(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024144216
(43)【公開日】2024-10-11
(54)【発明の名称】制御装置
(51)【国際特許分類】
G06F 13/28 20060101AFI20241003BHJP
【ＦＩ】
G06F13/28 310C
G06F13/28 310L
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2024040185
(22)【出願日】2024-03-14
(31)【優先権主張番号】P 2023051883
(32)【優先日】2023-03-28
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】110001195
【氏名又は名称】弁理士法人深見特許事務所
(72)【発明者】
【氏名】矢野 哲夫
(57)【要約】
【課題】制御対象機器を制御する制御装置において、受信データを用いてプロセッサが演算処理を実行する時間をできるだけ確保することが可能な技術を提供する。
【解決手段】制御対象機器を制御するための制御装置は、キャッシュメモリを有するプロセッサと、ディスクリプタを有するＤＭＡコントローラと、共有メモリと、接続ポートを介して制御対象機器と通信する通信装置とを備える。通信装置は、接続ポートを介して受信した受信フレームを共有メモリに格納した後、起動信号をＤＭＡコントローラへ送信することによりＤＭＡコントローラを起動する。ＤＭＡコントローラは、ディスクリプタに含まれる複数のエントリの中から受信フレームに対応する第１エントリを選択し、選択された第１エントリに含まれるＤＭＡ転送に関する設定情報に基づいて、受信フレームを共有メモリからキャッシュメモリへ転送する。
【選択図】図１
【解決手段】制御対象機器を制御するための制御装置は、キャッシュメモリを有するプロセッサと、ディスクリプタを有するＤＭＡコントローラと、共有メモリと、接続ポートを介して制御対象機器と通信する通信装置とを備える。通信装置は、接続ポートを介して受信した受信フレームを共有メモリに格納した後、起動信号をＤＭＡコントローラへ送信することによりＤＭＡコントローラを起動する。ＤＭＡコントローラは、ディスクリプタに含まれる複数のエントリの中から受信フレームに対応する第１エントリを選択し、選択された第１エントリに含まれるＤＭＡ転送に関する設定情報に基づいて、受信フレームを共有メモリからキャッシュメモリへ転送する。
【選択図】図１
【特許請求の範囲】
【請求項1】
制御対象機器を制御するための制御装置であって、
キャッシュメモリを有するプロセッサと、
ディスクリプタを有するＤＭＡコントローラと、
共有メモリと、
接続ポートを介して前記制御対象機器と通信する通信装置とを備え、
前記通信装置は、前記接続ポートを介して受信した受信フレームを前記共有メモリに格納した後、起動信号を前記ＤＭＡコントローラへ送信することにより前記ＤＭＡコントローラを起動し、
前記ＤＭＡコントローラは、
前記ディスクリプタに含まれる複数のエントリの中から前記受信フレームに対応する第１エントリを選択し、
選択された前記第１エントリに含まれるＤＭＡ転送に関する設定情報に基づいて、前記受信フレームを前記共有メモリから前記キャッシュメモリへ転送する、制御装置。
キャッシュメモリを有するプロセッサと、
ディスクリプタを有するＤＭＡコントローラと、
共有メモリと、
接続ポートを介して前記制御対象機器と通信する通信装置とを備え、
前記通信装置は、前記接続ポートを介して受信した受信フレームを前記共有メモリに格納した後、起動信号を前記ＤＭＡコントローラへ送信することにより前記ＤＭＡコントローラを起動し、
前記ＤＭＡコントローラは、
前記ディスクリプタに含まれる複数のエントリの中から前記受信フレームに対応する第１エントリを選択し、
選択された前記第１エントリに含まれるＤＭＡ転送に関する設定情報に基づいて、前記受信フレームを前記共有メモリから前記キャッシュメモリへ転送する、制御装置。
【請求項2】
前記通信装置は、
前記複数のエントリにそれぞれ対応する複数の設定値と、前記受信フレームに含まれる規定情報が示す値とを比較することにより、前記複数の設定値の中から前記規定情報に対応する１の設定値を判定し、
前記１の設定値に対応するエントリの番号を前記起動信号とともに前記ＤＭＡコントローラへ送信し、
前記ＤＭＡコントローラは、前記１の設定値に対応するエントリの番号に基づいて、前記複数のエントリの中から前記第１エントリを選択する、請求項１に記載の制御装置。
前記複数のエントリにそれぞれ対応する複数の設定値と、前記受信フレームに含まれる規定情報が示す値とを比較することにより、前記複数の設定値の中から前記規定情報に対応する１の設定値を判定し、
前記１の設定値に対応するエントリの番号を前記起動信号とともに前記ＤＭＡコントローラへ送信し、
前記ＤＭＡコントローラは、前記１の設定値に対応するエントリの番号に基づいて、前記複数のエントリの中から前記第１エントリを選択する、請求項１に記載の制御装置。
【請求項3】
前記１の設定値は、前記規定情報が示す値と同一の値であり、
前記ＤＭＡコントローラは、前記複数のエントリのうち、前記１の設定値に対応するエントリの番号と同一の番号を有するエントリを、前記第１エントリとして選択する、請求項２に記載の制御装置。
前記ＤＭＡコントローラは、前記複数のエントリのうち、前記１の設定値に対応するエントリの番号と同一の番号を有するエントリを、前記第１エントリとして選択する、請求項２に記載の制御装置。
【請求項4】
前記設定情報は、転送元アドレスと、転送先アドレスと、転送データのサイズとを含む、請求項１～請求項３のいずれか１項に記載の制御装置。
【請求項5】
前記規定情報は、前記受信フレームに含まれる送信元アドレスまたはタイプである、請求項３に記載の制御装置。
【請求項6】
前記第１エントリに含まれる前記設定情報は、前記受信フレームの前記共有メモリから前記キャッシュメモリへの転送処理が完了した後に、他のエントリに含まれる前記設定情報に基づく前記転送処理が実行されるか否かを示す第１フラグをさらに含み、
前記他のエントリに含まれる前記設定情報に基づく前記転送処理が実行されないことを前記第１フラグが示している場合、前記ＤＭＡコントローラは、前記第１エントリに含まれる前記設定情報に基づく前記転送処理が完了した後に当該完了を示す第１完了情報を前記通信装置へ送信する、請求項１～請求項３のいずれか１項に記載の制御装置。
前記他のエントリに含まれる前記設定情報に基づく前記転送処理が実行されないことを前記第１フラグが示している場合、前記ＤＭＡコントローラは、前記第１エントリに含まれる前記設定情報に基づく前記転送処理が完了した後に当該完了を示す第１完了情報を前記通信装置へ送信する、請求項１～請求項３のいずれか１項に記載の制御装置。
【請求項7】
前記通信装置は、
第１通信周期において前記受信フレームを受信する毎に前記受信フレームを前記共有メモリに格納するとともに、前記起動信号を前記ＤＭＡコントローラへ送信し、
前記第１通信周期が終了して第２通信周期へ切り替わり、かつ、前記第１通信周期において受信した各前記受信フレームについての前記第１完了情報を前記ＤＭＡコントローラから受信した場合、前記第１通信周期における前記転送処理の完了を示す第２完了情報を前記プロセッサに送信する、請求項６に記載の制御装置。
第１通信周期において前記受信フレームを受信する毎に前記受信フレームを前記共有メモリに格納するとともに、前記起動信号を前記ＤＭＡコントローラへ送信し、
前記第１通信周期が終了して第２通信周期へ切り替わり、かつ、前記第１通信周期において受信した各前記受信フレームについての前記第１完了情報を前記ＤＭＡコントローラから受信した場合、前記第１通信周期における前記転送処理の完了を示す第２完了情報を前記プロセッサに送信する、請求項６に記載の制御装置。
【請求項8】
前記第１エントリに含まれる前記設定情報は、前記第１エントリが最終エントリであるか否かを示す第２フラグをさらに含み、
前記他のエントリに含まれる前記設定情報に基づく前記転送処理が実行されることを前記第１フラグが示しており、かつ、前記第１エントリが前記最終エントリではないことを前記第２フラグが示している場合、前記ＤＭＡコントローラは、前記複数のエントリのうち、前記第１エントリの番号の次の番号を有する第２エントリを選択し、前記第２エントリに含まれる前記設定情報に基づいて、前記受信フレームを前記共有メモリから前記キャッシュメモリへ転送する、請求項６に記載の制御装置。
前記他のエントリに含まれる前記設定情報に基づく前記転送処理が実行されることを前記第１フラグが示しており、かつ、前記第１エントリが前記最終エントリではないことを前記第２フラグが示している場合、前記ＤＭＡコントローラは、前記複数のエントリのうち、前記第１エントリの番号の次の番号を有する第２エントリを選択し、前記第２エントリに含まれる前記設定情報に基づいて、前記受信フレームを前記共有メモリから前記キャッシュメモリへ転送する、請求項６に記載の制御装置。
【請求項9】
前記ＤＭＡコントローラは、複数の前記ディスクリプタを有し、
前記通信装置は、前記接続ポートの番号および前記通信装置の通信周期の番号の少なくとも一方に基づいて、複数の前記ディスクリプタのうちの対応するディスクリプタを起動するための前記起動信号を前記ＤＭＡコントローラに送信する、請求項１～請求項３のいずれか１項に記載の制御装置。
前記通信装置は、前記接続ポートの番号および前記通信装置の通信周期の番号の少なくとも一方に基づいて、複数の前記ディスクリプタのうちの対応するディスクリプタを起動するための前記起動信号を前記ＤＭＡコントローラに送信する、請求項１～請求項３のいずれか１項に記載の制御装置。
【請求項10】
前記通信装置は、前記受信フレームに含まれる規定サイズのデータを受信する毎に、前記規定サイズのデータを前記共有メモリに格納した後、前記起動信号を前記ＤＭＡコントローラへ送信し、
前記ＤＭＡコントローラは、前記起動信号を受信する毎に、前記受信フレームに対応する前記第１エントリに含まれる前記設定情報に基づいて、前記規定サイズのデータを前記共有メモリから前記キャッシュメモリへ転送する、請求項１～請求項３のいずれか１項に記載の制御装置。
前記ＤＭＡコントローラは、前記起動信号を受信する毎に、前記受信フレームに対応する前記第１エントリに含まれる前記設定情報に基づいて、前記規定サイズのデータを前記共有メモリから前記キャッシュメモリへ転送する、請求項１～請求項３のいずれか１項に記載の制御装置。
【請求項11】
前記通信装置は、
前記受信フレームの全データを受信した場合に、前記受信フレームが正常であるか否かを判断し、
前記受信フレームが正常であると判断した場合には、前記受信フレームの受信が完了したことを示す受信完了信号を前記ＤＭＡコントローラに送信し、
前記受信フレームが異常であると判断した場合には、前記受信フレームの受信が異常であることを示す受信異常信号を前記ＤＭＡコントローラに送信する、請求項１０に記載の制御装置。
前記受信フレームの全データを受信した場合に、前記受信フレームが正常であるか否かを判断し、
前記受信フレームが正常であると判断した場合には、前記受信フレームの受信が完了したことを示す受信完了信号を前記ＤＭＡコントローラに送信し、
前記受信フレームが異常であると判断した場合には、前記受信フレームの受信が異常であることを示す受信異常信号を前記ＤＭＡコントローラに送信する、請求項１０に記載の制御装置。
【請求項12】
前記ＤＭＡコントローラは、
前記規定サイズのデータを前記共有メモリから前記キャッシュメモリへ転送した後、前記設定情報に基づく転送データのサイズから前記規定サイズを減算した減算後のサイズを保持し、
前記受信完了信号を受信しており、かつ前記減算後のサイズが０である場合には、前記受信フレームの前記共有メモリから前記キャッシュメモリへの転送処理を完了し、
前記受信異常信号を受信している場合には前記受信フレームの前記転送処理を中断する、請求項１１に記載の制御装置。
前記規定サイズのデータを前記共有メモリから前記キャッシュメモリへ転送した後、前記設定情報に基づく転送データのサイズから前記規定サイズを減算した減算後のサイズを保持し、
前記受信完了信号を受信しており、かつ前記減算後のサイズが０である場合には、前記受信フレームの前記共有メモリから前記キャッシュメモリへの転送処理を完了し、
前記受信異常信号を受信している場合には前記受信フレームの前記転送処理を中断する、請求項１１に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、制御装置に関する。
【背景技術】
【0002】
プログラマブルロジックコントローラ（以下、ＰＬＣ）、コンピュータ数値制御（以下、ＣＮＣ）装置等は、産業用ネットワークを介して、Ｉ／Ｏデバイス、インバータ、サーボアンプ等の機器と接続される。産業用ネットワークには、複数の機器を安定的に制御するために通信周期が設定され、それによりリアルタイム性が確保される。
【0003】
しかし、接続される機器によって制御周期が異なったり、機器の制御データおよびその他のデータ等が存在したりする。そのため、重要なデータをより多くＣＰＵ（Central Processing Unit）が処理するために、より優先度の高いデータを共有メモリへ優先的に転送することが考えられる。
【0004】
例えば、国際公開第２０２１／１８１８７４号（特許文献１）に係る通信制御機器は、ネットワークから受信した受信データをメインメモリへと転送するために、受信データを互いに異なる優先順位が予め付与された複数の受信キューのいずれかに格納する。通信制御機器は、基準テーブルに従って、受信データを格納する受信キューを、複数の受信キューの中から選択する。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】国際公開第２０２１／１８１８７４号
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献１によると、優先度の高いデータをより多くメインメモリに転送することができると考えられる。しかし、ＣＰＵがデータを用いて演算等の処理を行なうためには、ＣＰＵが共有メモリとキャッシュメモリとの間でデータを転送（コピー）する必要があり、ＣＰＵが演算等の処理を行なうための時間が消費される。
【0007】
ＣＰＵの代わりに、ＤＭＡ（Direct Memory Access）コントローラがデータの転送処理を行なうことによりデータ転送時間を短縮することが考えられる。この場合、ネットワークからデータを受信する毎に、ＣＰＵがＤＭＡコントローラを起動するための設定処理を行なう時間が必要となる。そのため、ＣＰＵが実行する他処理の実行時間も延びてしまい、ＣＰＵが演算等の処理を行なうための時間が消費されてしまうという課題がある。
【0008】
本開示のある局面における目的は、制御対象機器を制御する制御装置において、受信データを用いてプロセッサが演算処理を実行する時間をできるだけ確保することが可能な技術を提供することである。
【課題を解決するための手段】
【0009】
ある実施の形態に従うと、制御対象機器を制御するための制御装置が提供される。制御装置は、キャッシュメモリを有するプロセッサと、ディスクリプタを有するＤＭＡコントローラと、共有メモリと、接続ポートを介して制御対象機器と通信する通信装置とを備える。通信装置は、接続ポートを介して受信した受信フレームを共有メモリに格納した後、起動信号をＤＭＡコントローラへ送信することによりＤＭＡコントローラを起動する。ＤＭＡコントローラは、ディスクリプタに含まれる複数のエントリの中から受信フレームに対応する第１エントリを選択し、選択された第１エントリに含まれるＤＭＡ転送に関する設定情報に基づいて、受信フレームを共有メモリからキャッシュメモリへ転送する。
【発明の効果】
【0010】
本開示によると、制御対象機器を制御する制御装置において、受信データを用いてプロセッサが演算処理を実行する時間をできるだけ確保することが可能となる。
【図面の簡単な説明】
【0011】
【図1】本実施の形態に従う制御システムの全体構成の一例を示す図である。
【図2】ＤＭＡ実行番号の生成方式の一例を説明するための図である。
【図3】ＤＭＡ設定情報の選択方式の一例を説明するための図である。
【図4】従来のデータ転送方式の一例を説明するための図である。
【図5】本実施の形態に従うデータ転送方式の一例を説明するための図である。
【図6】本実施の形態に従うデータ転送方式の他の例を説明するための図である。
【図7】ＤＭＡＣの処理手順の一例を示すフローチャートである。
【図8】本実施の形態の変形例に従うデータ転送方式を説明するための図である。
【発明を実施するための形態】
【0012】
以下、図面を参照しつつ、本開示の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
【0013】
＜全体構成＞
図１は、本実施の形態に従う制御システムの全体構成の一例を示す図である。図１を参照して、制御システム１０００は、制御装置１００と、複数の制御対象機器２０＿１～２０＿６（以下、「制御対象機器２０」とも総称する。）とを含む。
図１は、本実施の形態に従う制御システムの全体構成の一例を示す図である。図１を参照して、制御システム１０００は、制御装置１００と、複数の制御対象機器２０＿１～２０＿６（以下、「制御対象機器２０」とも総称する。）とを含む。
【0014】
制御装置１００は、例えば、ＰＬＣのような産業用コントローラである。ただし、制御装置１００は、産業用コントローラに限定されることなく、任意の制御装置であってもよい。制御対象機器２０は、Ｉ／Ｏデバイス、インバータ等の機器である。
【0015】
制御装置１００は、産業用ネットワークを介して各制御対象機器２０と接続されており、各制御対象機器２０とデータの送受信を行なう。産業用ネットワークには、例えば、ＣＣ－Ｌｉｎｋ ＩＥ ＴＳＮ（登録商標）、ＥｔｈｅｒＣＡＴ（登録商標）、ＰＲＯＦＩＮＥＴ（登録商標）等が採用される。なお、図１では、制御装置１００と制御対象機器２０とをライン接続というトポロジーで接続しているが、これは一例であり、接続のトポロジーについて制約するものではない。
【0016】
制御装置１００は、プロセッサ１０と、共有メモリ１１と、通信装置１２と、ＤＭＡコントローラ（以下、「ＤＭＡＣ」とも称する。）１３とを含む。なお、制御装置１００は、その他のハードウェアを含む構成であってもよい。また、制御装置１００の一部または全ての構成は、ＳｙｓｔｅｍＯｎＣｈｉｐ（以下、「ＳｏＣ」とも称する。）等により一つの部品で実現されてもよいし、個別の部品で実現されてもよい。
【0017】
プロセッサ１０は、例えば、ＣＰＵ、ＭＰＵ（microprocessor unit）等で構成される。プロセッサ１０は、図示しないストレージに記憶された各種プログラムを読み出し、制御対象機器２０に応じた制御を行なう。プロセッサ１０は、制御対象機器２０を制御するために、送信データの生成、通信装置１２の設定、その他の必要な処理を実行する。ストレージは、例えば、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）等の不揮発性記憶装置で構成される。
【0018】
また、プロセッサ１０は、共有メモリ１１、メインメモリ等へのアクセス頻度を低減して高速に処理を実行するためのキャッシュメモリ１０１を有している。
【0019】
共有メモリ１１は、プロセッサ１０と、プロセッサ１０以外の周辺装置（例えば、通信装置１２等）とデータを共有するためのメモリである。共有メモリ１１は、例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、ＳｏＣ内のメモリ等で構成される。また、メインメモリの一部領域を共有メモリ１１として使用してもよいし、メインメモリとは別に共有メモリ１１を設けてもよい。
【0020】
通信装置１２は、規定の通信周期で、産業用ネットワークを介して各制御対象機器２０と通信する。通信装置１２は、産業用ネットワークに接続される複数の接続ポート１２１，１２２を有する。図１の例では、通信装置１２は、接続ポート１２１を介して、制御対象機器２０＿１～２０＿４とデータを送受信し、接続ポート１２２を介して、制御対象機器２０＿５，２０＿６とデータを送受信する。なお、接続ポートは２つに限られず、１つであってもよいし、３つ以上であってもよい。
【0021】
通信装置１２は、通信周期の切り替わりを起点として、制御対象機器２０とフレーム（データ）の送受信を開始する。制御対象機器２０から受信する受信フレーム、および制御対象機器２０へ送信する送信フレームは、プロセッサ１０が参照可能な共有メモリ１１に格納される。共有メモリ１１における送信フレームおよび受信フレームの格納場所は、事前に指定されていてもよいし、プロセッサ１０が通信装置１２にアドレス設定を行なうことにより指定されてもよい。通信装置１２は、事前の指定またはアドレス設定に従って、共有メモリ１１から送信フレームを取得し、共有メモリ１１へ受信フレームを格納する。
【0022】
通信装置１２は、採用する産業用ネットワークのプロトコルに従って、受信フレームのエラーチェックを実行する。Ｅｔｈｅｒｎｅｔ（登録商標）をベースとした産業用ネットワークが採用される場合、通信装置１２は、例えば、ＦＣＳ（Frame Check Sequence）を用いてエラーチェックを実行する。通信装置１２は、エラーチェックの実行結果に基づいて受信フレームが正常であると判定した場合に受信フレームを共有メモリ１１へ格納する。続いて、通信装置１２は、ＤＭＡＣ１３を起動するための起動信号を発行する（すなわち、起動信号をＤＭＡＣ１３へ送信する）ことにより、ＤＭＡＣ１３を起動する。なお、受信フレームが異常である場合には、通信装置１２は、受信フレームを共有メモリ１１へ格納せず、起動信号をＤＭＡＣ１３に送信しない。
【0023】
起動信号は、例えば、通信装置１２とＤＭＡＣ１３とを１対１で接続した論理信号であり、パルスまたはレベルで通知される。なお、起動信号は、ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）のＭＳＩ（Message Signaled Interrupt）のように、バスを用いたメッセージで通知されてもよい。
【0024】
通信装置１２は、正常であると判定した受信フレームを共有メモリ１１へ格納した後、起動信号とともにＤＭＡ実行番号をＤＭＡＣ１３に送信する。ＤＭＡ実行番号は、各受信フレームに対応したＤＭＡ設定情報を指定するための情報である。ＤＭＡ設定情報は、ＤＭＡＣ１３によるデータ転送処理のためのＤＭＡ転送に関する設定情報であり、ＤＭＡＣ１３のディスクリプタに格納される。後述するように、ディスクリプタは、複数のエントリを有し、各エントリには番号が付与されている。ディスクリプタは、複数のＤＭＡ設定情報をそれぞれ複数のエントリに格納する。
【0025】
ＤＭＡ実行番号は、受信フレームの中に含まれる規定情報、ネットワーク接続ポート情報、通信周期の情報等に基づいて生成される。規定情報は、例えば、送信元アドレス、タイプ等の情報である。
【0026】
図２は、ＤＭＡ実行番号の生成方式の一例を説明するための図である。ここでは、受信フレームの規定情報に基づいてＤＭＡ実行番号を生成する方式について説明する。図２を参照して、受信フレームは、複数のフィールド３１～３５を含む。フィールド３１，３２，３３，３４，３５には、それぞれ宛先ＭＡＣアドレス、送信元ＭＡＣアドレス、タイプ、ペイロード、ＦＣＳが格納される。
【0027】
通信装置１２は、受信フレームの規定情報（例えば、送信元ＭＡＣアドレス、タイプ）が示す値を抽出する。通信装置１２は、例えば、フィールド３３のタイプの値を抽出する。フィールド３３を２Ｂｙｔｅとした場合、タイプの値は０～６５５３５を取り得る。
【0028】
通信装置１２は、ＤＭＡ実行番号の生成機能として、設定値格納部５０と、複数の比較器５２＿０～５２＿ｎと、生成器５４とを含む。設定値格納部５０は、ＤＭＡＣ１３のディスクリプタのエントリに対応する設定値を格納する。例えば、設定値Ｘ０はエントリ０に対応する設定値であり、設定値Ｘ１はエントリ１に対応する設定値であり、設定値Ｘｎはエントリｎに対応する設定値である。各エントリに対応する設定値は、プロセッサ１０により予め設定される。
【0029】
比較器５２＿０は、規定情報の値（ここでは、タイプの値）と、エントリ０に対応する設定値Ｘ０とを比較して、これらが同一である場合には、エントリ０の番号である“０”を出力する。これらが同一ではない場合には、比較器５２＿０は、同一ではないことを示す番号（ただし、０～ｎ以外の番号）を出力する、あるいは何も出力しない。同様に、比較器５２＿ｎは、タイプの値と設定値Ｘｎとを比較して、これらが同一である場合には、エントリｎの番号である“ｎ”を出力する。
【0030】
生成器５４は、各比較器５２＿０～５２＿ｎの出力結果に基づいて、０～ｎのいずれか１つの番号をＤＭＡ実行番号として出力する。例えば、タイプの値（例えば、０）とエントリ９に対応する設定値Ｘ９の値（例えば、０）とが同一である場合、生成器５４は、設定値Ｘ９に対応するエントリの番号（すなわち、９）をＤＭＡ実行番号として生成する。
【0031】
上記のように、通信装置１２は、複数のエントリ０～ｎにそれぞれ対応する複数の設定値Ｘ０～Ｘｎと、受信フレームに含まれる規定情報が示す値（例えば、タイプの値）とを比較することにより、複数の設定値Ｘ０～Ｘｎの中から規定情報に対応する設定値（例えば、タイプの値と同一の設定値）を判定し、当該設定値に対応するエントリの番号（例えば、ＤＭＡ実行番号）を起動信号とともにＤＭＡＣ１３へ送信する。
【0032】
図２の例では、規定情報の値としてタイプの値を適用する構成について説明したが当該構成に限られない。例えば、規定情報の値として、宛先ＭＡＣアドレス、送信元ＭＡＣアドレス、タイプ等のヘッダに含まれるフィールド値の他、産業用ネットワークに用意されているペイロード中のサブヘッダ等のフィールド値を適用してもよく、フィールド位置を制限する必要はない。
【0033】
なお、受信フレームの順番がシステム構成等から固定されている場合には、通信装置１２はＤＭＡ実行番号をＤＭＡＣ１３へ通知しなくてもよい。典型的には、受信フレームの順番が固定されていない場合、および毎周期同じフレームを受信するとは限らない場合等に、通信装置１２は、ＤＭＡ実行番号をＤＭＡＣ１３に通知する。
【0034】
再び、図１を参照して、ＤＭＡＣ１３は、プロセッサ１０を介さずに共有メモリ１１とキャッシュメモリ１０１との間で直接データ転送を行なうＤＭＡ転送処理（以下、単に「転送処理」とも称する。）を実行する。ＤＭＡＣ１３は、通信装置１２から起動信号およびＤＭＡ実行番号を受信すると、ディスクリプタに含まれる複数のエントリの中から受信フレームに対応するエントリを選択し、選択されたエントリに含まれるＤＭＡ設定情報に基づいて、受信フレームを共有メモリ１１からキャッシュメモリ１０１へ転送する。
【0035】
【0036】
ディスクリプタ６０は、複数のエントリ０～ｎを含む。選択器６１は、複数のエントリ０～ｎの番号と、通信装置１２から受信したＤＭＡ実行番号とを比較して、ＤＭＡ実行番号と同一の番号のエントリを選択し、当該エントリのＤＭＡ設定情報を出力する。
【0037】
このように、ＤＭＡＣ１３は、ＤＭＡ実行番号に対応するエントリの番号に基づいて、複数のエントリの中から所望のエントリを選択する。具体的には、ＤＭＡＣ１３は、複数のエントリのうち、ＤＭＡ実行番号と同一の番号を有するエントリを、所望のエントリとして選択する。続いて、ＤＭＡＣ１３は、選択されたエントリに含まれるＤＭＡ設定情報に基づいて、受信フレームを共有メモリ１１からキャッシュメモリ１０１へ転送する。
【0038】
ディスクリプタ６０の各エントリ０～ｎは、ＤＭＡ設定情報として、転送元アドレス、転送先アドレス、転送データのサイズ情報（例えば、転送データ量）と、ウェイトフラグと、エンドフラグとを含む。
【0039】
転送元アドレスは、ＤＭＡＣ１３がデータを転送する際の転送元のアドレスである。転送先アドレスは、ＤＭＡＣ１３が転送する際のデータの転送先のアドレスである。例えば、転送元として共有メモリ１１、転送先としてキャッシュメモリ１０１が設定されている場合、ＤＭＡＣ１３は、転送元アドレス、転送先アドレスおよび転送データ量に従って、受信フレームを共有メモリ１１からキャッシュメモリ１０１に転送する。
【0040】
ウェイトフラグは、ＤＭＡＣ１３がエントリのＤＭＡ設定情報（例えば、転送元アドレス、転送先アドレスおよび転送データ量）に基づく転送処理を完了した後に、他のエントリのＤＭＡ設定情報に基づく転送処理を実行するか否かを示す情報である。
【0041】
ＤＭＡＣ１３は、例えば、選択したエントリｋのウェイトフラグが０である場合、エントリｋのＤＭＡ設定情報に基づく第１転送処理の完了後、他のエントリのＤＭＡ設定情報に基づく第２転送処理を実行する。一方、ＤＭＡＣ１３は、エントリｋのウェイトフラグが１である場合、第１転送処理の完了後にＤＭＡ転送処理の完了を示す転送完了情報を通信装置１２に送信する。この場合、ＤＭＡＣ１３は、第２転送処理を実行せずに新たな起動信号を通信装置１２から受信するまで待機する。
【0042】
エンドフラグは、エントリが最終エントリであるか否かを示す。例えば、エンドフラグが０である場合には当該エンドフラグを有するエントリが最終エントリではないことを示し、エンドフラグが１である場合には当該エンドフラグを有するエントリが最終エントリであることを示す。
【0043】
上記において、ＤＭＡ実行番号が通知されない場合、ＤＭＡＣ１３は、例えば、ディスクリプタの先頭エントリに含まれるＤＭＡ設定情報に基づく転送処理を実行してもよい。
【0044】
また、各エントリをメモリで実装する構成であってもよい。この場合、ＤＭＡＣ１３は、ＤＭＡ実行番号をアドレスとしてメモリにリードアクセスを行ない、リードデータとしてエントリに含まれるＤＭＡ設定情報を取得してもよい。
【0045】
再び、図１を参照して、ＤＭＡＣ１３は、ディスクリプタ６０を有する設定回路を複数チャンネル（以下、「ＣＨ」と称する。）保有していてもよい。図１の例のように、通信装置１２が２つの接続ポート１２１，１２２を有する場合、ＤＭＡＣ１３が複数の設定回路（すなわち、複数のディスクリプタ６０）を有することにより、同一タイプのフレームを受信した場合においても、各接続ポートに応じて異なるＤＭＡ転送に関する設定が可能となる。また、ＤＭＡＣ１３は、２つの接続ポートからそれぞれ受信したフレームに対するＤＭＡ転送処理を並列に実行することができる。
【0046】
さらに、同一の接続ポートを利用してフレームを送受信する場合であっても、通信周期の種類（例えば、番号）に応じて送受信するフレームが異なる場合には、通信周期の番号の数だけ設定回路を保有することにより、通信周期ごとに異なるＤＭＡ設定情報を用いることができる。
【0047】
通信装置１２は、ＤＭＡＣ１３の起動回数（すなわち、起動信号を送信した回数）だけ、ＤＭＡＣ１３からＤＭＡ転送処理の転送完了情報を受信する。通常、産業用ネットワークから受信フレームを受信するデータレートと、ＤＭＡ転送処理のデータレートには差異があることから、ＤＭＡＣ１３の起動回数および転送完了情報の受信回数の管理にはキュー等が用いられる。
【0048】
通信装置１２は、通信周期Ｔ１が終了して通信周期Ｔ２へ切り替わり、かつ、通信周期Ｔ１において受信した複数の受信フレームについての転送完了情報をＤＭＡＣ１３から受信した場合、通信周期Ｔ１における各受信フレームの転送処理の完了を示す周期完了情報をプロセッサ１０に送信する。
【0049】
周期完了情報が送信される時点で、共有メモリ１１からキャッシュメモリ１０１への受信フレームの転送処理が完了している。そのため、プロセッサ１０は、通信装置１２からの周期完了情報を受信した時点から、キャッシュメモリ１０１に格納された受信フレームを用いた演算を実行することができ、通信周期の多くの時間を当該演算に活用することができる。
【0050】
＜データ転送方式＞
本実施の形態に従うデータ転送方式について説明する。まず、本実施の形態の効果の理解を容易にするため、従来のデータ転送方式について説明する。
本実施の形態に従うデータ転送方式について説明する。まず、本実施の形態の効果の理解を容易にするため、従来のデータ転送方式について説明する。
【0051】
【0052】
通信周期Ｔ１において、通信装置は、接続ポートＰ１を介してフレーム１＿１，１＿２，・・・，１＿Ｎを受信し、接続ポートＰ２を介してフレーム２＿１，２＿２，・・・，２＿Ｍを受信する。通信装置は、受信した各フレーム１＿１～１＿Ｎおよびフレーム２＿１～２＿Ｍを共有メモリに格納する。
【0053】
通信周期Ｔ２において、通信装置は、同様に、各フレーム１＿１～１＿Ｎおよびフレーム２＿１～２＿Ｍを受信し、これらを共有メモリに格納する。プロセッサは、通信周期Ｔ１において受信された各フレーム１＿１～１＿Ｎおよび各フレーム２＿１～２＿Ｍを共有メモリからキャッシュメモリに転送する。プロセッサは、当該転送が終了した後、受信された各フレームを用いた演算処理および他の処理を実行する。
【0054】
このように、従来のデータ転送方式では、通信周期Ｔ１で受信したフレームは、通信周期Ｔ１から通信周期Ｔ２に切り替わった後に、プロセッサによって共有メモリからキャッシュメモリへ転送される。したがって、通信周期Ｔ２において、プロセッサは、各フレームを用いた演算等の処理を行なうための時間を十分に確保することができない。通信周期Ｔ３においても同様である。
【0055】
図５は、本実施の形態に従うデータ転送方式の一例を説明するための図である。図５を参照して、通信装置１２は、接続ポートＰ１，Ｐ２（例えば、図１のポート１２１，１２２等）を用いてフレームを受信する。図５の例では、各フレーム１＿１～１＿Ｎおよび各フレーム２＿１～２＿ＭのＤＭＡ設定情報のウェイトフラグは“１”であるとする。
【0056】
各通信周期Ｔ１～Ｔ３において、通信装置１２が、接続ポートＰ１を介してフレーム１＿１～１＿Ｎを受信し、接続ポートＰ２を介して各フレーム２＿１～２＿Ｍを受信し、これらの各フレームを共有メモリ１１に格納する点は図４の例と同様である。
【0057】
本実施の形態に従う通信装置１２は、各通信周期Ｔ１～Ｔ３において、フレームを受信する毎に当該フレームを共有メモリ１１に格納するとともに起動信号をＤＭＡＣ１３に送信する。図５の例では、ＤＭＡＣ１３は、ディスクリプタ６０を有する設定回路を２ＣＨ（すなわち、ＣＨ１，ＣＨ２）保有している。例えば、ＣＨ１用のディスクリプタ６０は接続ポートＰ１と対応付けられ、ＣＨ２用のディスクリプタ６０は接続ポートＰ２と対応付けられている。そのため、ＣＨ１用のディスクリプタ６０には、各フレーム１＿１～１＿ＮをＤＭＡ転送するためのＤＭＡ設定情報が格納され、ＣＨ２用のディスクリプタ６０には、各フレーム２＿１～２＿ＭをＤＭＡ転送するためのＤＭＡ設定情報が格納される。
【0058】
通信装置１２は、フレーム１＿１を共有メモリ１１へ格納後、フレーム１＿１のタイプに基づいてＤＭＡ実行番号を選択し、ＤＭＡ実行番号とＣＨ１用のディスクリプタ６０を起動するための起動信号とをＤＭＡＣ１３に送信する。ＤＭＡＣ１３は、ＣＨ１用のディスクリプタ６０の複数のエントリからＤＭＡ実行番号に対応するエントリを選択し、当該選択されたエントリのＤＭＡ設定情報に従って、フレーム１＿１を共有メモリ１１からキャッシュメモリ１０１に転送する。ＤＭＡＣ１３は、時刻ｔ２にフレーム１＿１ついての転送完了情報を通信装置１２に送信する。
【0059】
各フレーム１＿２～１＿Ｎについても、通信装置１２およびＤＭＡＣ１３によって同様の処理が実行される。なお、ＤＭＡＣ１３は、時刻ｔ４，ｔ５にそれぞれフレーム１＿２，１＿Ｎについての転送完了情報を通信装置１２に送信する。
【0060】
また、通信装置１２は、フレーム２＿１を共有メモリ１１へ格納後、フレーム２＿１のタイプに基づくＤＭＡ実行番号と、ＣＨ２用のディスクリプタ６０を起動するための起動信号とをＤＭＡＣ１３に送信する。ＤＭＡＣ１３は、ＣＨ２用のディスクリプタ６０の複数のエントリからＤＭＡ実行番号に対応するエントリを選択し、当該選択されたエントリのＤＭＡ設定情報に従って、フレーム２＿１を共有メモリ１１からキャッシュメモリ１０１に転送する。ＤＭＡＣ１３は、時刻ｔ１にフレーム２＿１ついての転送完了情報を通信装置１２に送信する。
【0061】
各フレーム２＿２～２＿Ｍについても、通信装置１２およびＤＭＡＣ１３によって同様の処理が実行される。なお、ＤＭＡＣ１３は、時刻ｔ３，ｔ６にそれぞれフレーム２＿２，２＿Ｍについての転送完了情報を通信装置１２に送信する。
【0062】
通信装置１２は、ＤＭＡＣ１３からすべてのフレーム１＿１～１＿Ｎ，２＿１～２＿Ｍについての転送完了情報を受信し、かつ、通信周期Ｔ１が終了して通信周期Ｔ２に切り替わったと判断した場合、通信周期Ｔ１における転送処理の完了を示す周期完了情報をプロセッサ１０に送信する。例えば、通信装置１２は、起動信号の送信回数と同一の回数だけ転送完了情報を受信した場合にすべての転送完了情報を受信したと判断する。図５の例の場合、時刻ｔ６に、通信装置１２は、すべての転送完了情報を受信したと判断する。
【0063】
プロセッサ１０が周期完了情報を受信した時点で、共有メモリ１１からキャッシュメモリ１０１への各フレーム１＿１～１＿Ｎ，２＿１～２＿Ｍの転送は完了している。そのため、プロセッサ１０は、周期完了情報を受信した直後（例えば、通信周期Ｔ２の初期段階）から各フレームを用いた演算処理および他の処理を実行できる。これにより、プロセッサ１０は、多くの時間を当該演算処理等に活用できる。
【0064】
したがって、本実施の形態によると、同じ通信周期において、従来例よりも多くの制御対象機器２０を制御することができる。また、制御対象機器２０の数に差異がない場合には、本実施の形態の方が従来例よりも通信周期をより短くすることができる。
【0065】
さらに、受信フレームを受信した通信周期から、受信フレームに基づいて送信フレームを変更するようなフィードバック制御を行なう場合には、受信から送信までの制御周期を短縮することができ、フィードバック制御の応答性を高めることができる。
【0066】
また、従来例の場合、通信周期の時間は、“フレームを通信する時間”、あるいは“次の通信周期で実施するフレームの転送時間と演算等の処理時間との合計時間”のいずれか長い方により規定される。一方、本実施の形態の場合、フレームの通信およびフレーム転送が並行して実施される。そのため、通信周期の時間は、概ね“フレームを通信する時間”あるいは“演算等の処理時間”のいずれか長い方により規定される。そのため、従来例において、上記合計時間の方がフレームを通信する時間よりも長い場合、本実施の形態を適用することにより、通信周期を短くすることができる。
【0067】
また、通信装置１２は、複数の接続ポートＰの番号（例えば、“１”，“２”）に基づいて、複数のディスクリプタ６０のうちの対応するディスクリプタ６０を起動するための起動信号をＤＭＡＣ１３に送信する。図５の例では、通信装置１２は、接続ポートＰ１を介して受信したフレーム（例えば、フレーム１＿Ｎ）のタイプに基づくＤＭＡ実行番号と、ＣＨ１用のディスクリプタ６０を起動するための起動信号とをＤＭＡＣ１３に送信する。通信装置１２は、接続ポートＰ２を介して受信したフレーム（例えば、フレーム２＿Ｎ）のタイプに基づくＤＭＡ実行番号と、ＣＨ２用のディスクリプタ６０を起動するための起動信号とをＤＭＡＣ１３に送信する。これにより、ＤＭＡＣ１３は、複数の接続ポートＰ１，Ｐ２を介して受信されたそれぞれのフレームに対するＤＭＡ転送処理を並列に実行できる。
【0068】
図６は、本実施の形態に従うデータ転送方式の他の例を説明するための図である。図６を参照して、通信周期Ｔ１において、通信装置１２は、接続ポートＰ１を介してフレーム２＿１，２＿２を受信し、接続ポートＰ２を介してフレーム２＿５，２＿６を受信する。通信装置１２は、接続ポートＰ１を介して受信したフレーム２＿１，２＿２のタイプに基づくＤＭＡ実行番号と、ＣＨ１用のディスクリプタ６０を起動するための起動信号をＤＭＡＣ１３に送信する。また、通信装置１２は、接続ポートＰ２を介して受信したフレーム２＿５，２＿６のタイプに基づくＤＭＡ実行番号と、ＣＨ２用のディスクリプタ６０を起動するための起動信号をＤＭＡＣ１３に送信する。ＤＭＡＣ１３は、ＣＨ１用のディスクリプタ６０のＤＭＡ設定情報に基づいて、フレーム２＿１，２＿２の転送処理を実行し、ＣＨ２用のディスクリプタ６０のＤＭＡ設定情報に基づいて、フレーム２＿５，２＿６の転送処理を実行する。
【0069】
また、通信周期Ｔ２において、通信装置１２は、接続ポートＰ１を介してフレーム２＿３，２＿４を受信し、接続ポートＰ２を介してフレーム２＿５，２＿６を受信する。通信装置１２は、接続ポートＰ１を介して受信したフレーム２＿３，２＿４のタイプに基づくＤＭＡ実行番号と、ＣＨ３用のディスクリプタ６０を起動するための起動信号をＤＭＡＣ１３に送信する。また、通信装置１２は、接続ポートＰ２を介して受信したフレーム２＿５，２＿６のタイプに基づくＤＭＡ実行番号と、ＣＨ２用のディスクリプタ６０を起動するための起動信号をＤＭＡＣ１３に送信する。ＤＭＡＣ１３は、ＣＨ３用のディスクリプタ６０のＤＭＡ設定情報に基づいて、フレーム２＿３，２＿４の転送処理を実行し、ＣＨ２用のディスクリプタ６０のＤＭＡ設定情報に基づいて、フレーム２＿５，２＿６の転送処理を実行する。
【0070】
このように、通信装置１２は、接続ポートＰの番号（例えば、“１”または“２”）および通信周期Ｔの番号（例えば、“１”または“２”）に基づいて、複数のディスクリプタ６０のうちの対応するディスクリプタ６０を起動するための起動信号をＤＭＡＣ１２に送信する。例えば、通信周期Ｔ１において接続ポートＰ１を介して受信されたフレーム２＿１の転送処理のために、通信装置１２は、ＣＨ１用のディスクリプタ６０を起動するための起動信号をＤＭＡＣ１２に送信する。また、通信周期Ｔ２において接続ポートＰ１を介して受信されたフレーム２＿３の転送処理のために、通信装置１２は、ＣＨ３用のディスクリプタ６０を起動するための起動信号をＤＭＡＣ１２に送信する。
【0071】
フレーム２－１～２＿４は同一の接続ポートＰ１を介して受信されている。例えば、フレーム２＿１およびフレーム２＿３に対応するＤＭＡ実行番号が同一であり、フレーム２＿２およびフレーム２＿４に対応するＤＭＡ実行番号が同一であるような場合であっても、図６の例のように、ＤＭＡＣ１３に複数のＣＨを設け、通信装置１２が通信周期の番号に応じて起動するＣＨを変更することにより、それぞれのフレームに対応したＤＭＡ転送を実行することができる。なお、接続ポートＰが１つのみである場合、通信装置１２は、通信周期Ｔの番号のみに基づいて、対応するディスクリプタ６０を起動するための起動信号をＤＭＡＣ１２に送信してもよい。
【0072】
以上より、通信装置１２は、接続ポートＰの番号および通信周期Ｔの番号の少なくとも一方に基づいて、対応するディスクリプタ６０を起動するための起動信号をＤＭＡＣ１２に送信するように構成される。
【0073】
＜フローチャート＞
図７は、ＤＭＡＣの処理手順の一例を示すフローチャートである。図７を参照して、ＤＭＡＣ１３は、起動信号（およびＤＭＡ実行番号）を通信装置１２から受信したか否かを判断する（ステップＳ１０）。ＤＭＡＣ１３は、これらを受信していない場合（ステップＳ１０においてＮＯ）、ステップＳ１０の処理を繰り返す。
図７は、ＤＭＡＣの処理手順の一例を示すフローチャートである。図７を参照して、ＤＭＡＣ１３は、起動信号（およびＤＭＡ実行番号）を通信装置１２から受信したか否かを判断する（ステップＳ１０）。ＤＭＡＣ１３は、これらを受信していない場合（ステップＳ１０においてＮＯ）、ステップＳ１０の処理を繰り返す。
【0074】
ＤＭＡＣ１３は、これらを受信した場合（ステップＳ１０においてＹＥＳ）、ＤＭＡ実行番号で指定されたエントリのＤＭＡ設定情報を取得する（ステップＳ１２）。続いて、ＤＭＡＣ１３は、当該ＤＭＡ設定情報に含まれる転送元アドレス、転送先アドレス、転送データのサイズ情報（以下、単に「転送データサイズ」とも称する。）に従って、共有メモリ１１からキャッシュメモリ１０１へ受信フレームを転送する（ステップＳ１４）。
【0075】
ＤＭＡＣ１３は、当該ＤＭＡ設定情報のウェイトフラグが有効（すなわち、ウェイトフラグが“１”）であるか否かを判断する（ステップＳ１６）。ウェイトフラグが有効である場合（ステップＳ１６においてＹＥＳ）、ＤＭＡＣ１３はステップＳ１０に戻る。このとき、ＤＭＡＣ１３は、受信フレームの転送完了情報を通信装置１２へ送信する。
【0076】
ウェイトフラグが無効（すなわち、ウェイトフラグが“０”）である場合（ステップＳ１６においてＮＯ）、ＤＭＡＣ１３はエンドフラグが有効（すなわち、エンドフラグが“１”）であるか否かを判断する（ステップＳ１８）。エンドフラグが有効である場合（ステップＳ１８においてＹＥＳ）、ＤＭＡＣ１３は、受信フレームの転送完了情報を通信装置１２へ送信し、処理を終了する。
【0077】
エンドフラグが無効（すなわち、エンドフラグが“０”）である場合（ステップＳ１８においてＮＯ）、ＤＭＡＣ１３は、ステップＳ１２において指定されたエントリの番号の次の番号のエントリのＤＭＡ設定情報を取得して（ステップＳ２０）、ステップＳ１４の処理を実行する。具体的には、ＤＭＡＣ１３は、次の番号のエントリのＤＭＡ設定情報に含まれる転送元アドレス、転送先アドレス、転送データサイズに従って、共有メモリ１１からキャッシュメモリ１０１へ受信フレームを転送する。
【0078】
上記フローチャートによると、ウェイトフラグが有効である場合には、ＤＭＡＣ１３は、受信フレームの転送処理が完了した後、起動信号が送信されるまで待機する。一方、ウェイトフラグが無効であって、かつ、エンドフラグが無効である場合には、ＤＭＡＣ１３は、複数のエントリのうち、今回のエントリの番号の次の番号を有するエントリを選択し、当該選択したエントリに含まれるＤＭＡ設定情報に基づいて、受信フレームを共有メモリ１１からキャッシュメモリ１０１へ転送する。これは、受信フレームのサイズが大きく、１つのエントリのＤＭＡ設定情報に基づく転送処理では転送しきれないような場合に適用される転送方式である。
【0079】
本実施の形態によると、１つの受信フレームと、ディスクリプタ６０の１つのエントリとを関連付けることができる。例えば、各エントリのＤＭＡ設定情報のウェイトフラグを“１”に設定することで、フレームを受信する度に、ＤＭＡ転送の実行および完了を管理できる。
【0080】
なお、送信フレームをキャッシュメモリ１０１から共有メモリ１１へＤＭＡ転送する場合には、プロセッサ１０は、全ての送信フレームを生成した後にＤＭＡＣ１３を起動する。そのため、各送信フレームに対応するエントリのＤＭＡ設定情報を作成し、最後の送信フレームに対応するエントリのＤＭＡ設定情報のエンドフラグを１に設定し、それ以外のエントリに対応するＤＭＡ設定情報のウェイトフラグおよびエンドフラグを“０”に設定することにより、複数のエントリを用いた連続したＤＭＡ転送が可能となる。
【0081】
また、ＤＭＡＣ１３に受信フレーム用、送信フレーム用のディスクリプタ６０を設けて、ディスクリプタ６０の各エントリの初期設定を実施しておけば、各エントリの設定をプロセッサ１０が動的に変更する必要がない。
【0082】
＜変形例＞
変形例に従う通信装置１２は、受信フレームに含まれる規定サイズ（例えば、８Ｂｙｔｅ、６４Ｂｙｔｅ等）のデータを受信する毎に、当該データを共有メモリ１１に格納した後、起動信号をＤＭＡＣ１３へ送信する。ＤＭＡＣ１３は、当該起動信号を受信する毎に、受信フレームに対応するエントリに含まれるＤＭＡ設定情報に基づいて、当該データを共有メモリ１２からキャッシュメモリ１０１へ転送する。以下、具体的な処理内容について説明する。
変形例に従う通信装置１２は、受信フレームに含まれる規定サイズ（例えば、８Ｂｙｔｅ、６４Ｂｙｔｅ等）のデータを受信する毎に、当該データを共有メモリ１１に格納した後、起動信号をＤＭＡＣ１３へ送信する。ＤＭＡＣ１３は、当該起動信号を受信する毎に、受信フレームに対応するエントリに含まれるＤＭＡ設定情報に基づいて、当該データを共有メモリ１２からキャッシュメモリ１０１へ転送する。以下、具体的な処理内容について説明する。
【0083】
【0084】
図８を参照して、通信装置１２は、通信周期Ｔ１においてフレーム１＿１における規定サイズＺのデータＤ１を受信し、データＤ１を共有メモリ１１に格納する。通信装置１２は、フレーム１＿１のタイプに基づくＤＭＡ実行番号ｍと、ＣＨ１用のディスクリプタ６０を起動するための起動信号（以下、単に「ＣＨ１起動信号」とも称する。）とをＤＭＡＣ１３に送信する。以下、説明の容易化のため、フレーム１＿１のサイズが“２４Ｂｙｔｅ”、規定サイズＺが“８Ｂｙｔｅ”であるとする。
【0085】
ＤＭＡＣ１３は、通信装置１２からＤＭＡ実行番号ｍおよびＣＨ１起動信号を受信し、ＣＨ１用のディスクリプタ６０の複数のエントリからＤＭＡ実行番号ｍに対応するエントリを選択し、当該選択されたエントリのＤＭＡ設定情報に従って共有メモリ１１からキャッシュメモリ１０１にデータＤ１を転送する。ＤＭＡＣ１３は、データＤ１の転送後、ＤＭＡ設定情報に基づく転送データサイズＹから規定サイズＺを減算した減算後の残転送データサイズ（ここでは、“Ｙ－Ｚ”）を保持する。転送データサイズＹは、フレーム１＿１のサイズ以下に設定されている。ここでは、説明の容易化のため、転送データサイズＹは、フレーム１＿１のサイズと同一の“２４Ｂｙｔｅ”とする。この場合、Ｙ－Ｚ＝１６Ｂｙｔｅである。
【0086】
通信装置１２は、フレーム１＿１の次の規定サイズＺのデータＤ２を受信して、データＤ２を共有メモリ１１に格納し、ＤＭＡ実行番号ｍとＣＨ１起動信号とをＤＭＡＣ１３に送信する。
【0087】
ＤＭＡＣ１３は、通信装置１２からＤＭＡ実行番号ｍおよびＣＨ１起動信号を受信し、ＤＭＡ実行番号ｍに対応するエントリのＤＭＡ設定情報に従って共有メモリ１１からキャッシュメモリ１０１にデータＤ２を転送する。この時点では、残転送データサイズが０ではないため、ＤＭＡＣ１３は、ＤＭＡ設定情報に含まれる転送元アドレスＧおよび転送先アドレスＨ自体ではなく、アドレス（Ｇ＋Ｚ）およびアドレス（Ｈ＋Ｚ）に従ってデータＤ２を転送する。ＤＭＡＣ１３は、データＤ２の転送後、現在の残転送データサイズから、規定サイズＺを減算して更新した残転送データサイズ（ここでは、“Ｙ－２×Ｚ”＝８Ｂｙｔｅ）を保持する。
【0088】
通信装置１２は、フレーム１＿１の次の規定サイズＺのデータＤ３を受信して、データＤ３を共有メモリ１１に格納し、ＤＭＡ実行番号ｍとＣＨ１起動信号とをＤＭＡＣ１３に送信する。
【0089】
また、通信装置１２は、８Ｂｙｔｅの各データＤ１～Ｄ３の受信に基づいて、２４Ｂｙｔｅのフレーム１＿１の全データの受信を完了したと判断する。この場合、通信装置１２は、ＦＣＳを用いたエラーチェックの結果に基づいて、フレーム１＿１が正常であるか否かを判断する。通信装置１２は、フレーム１＿１が正常であると判断した場合には、フレーム１＿１の受信が完了したことを示す受信完了信号をＤＭＡＣ１２に送信する。一方、通信装置１２は、フレーム１＿１が異常であると判断した場合には、受信したフレーム１＿１が異常であることを示す受信異常信号をＤＭＡＣ１３に送信する。以下の説明では、ＤＭＡ実行番号ｍおよびＣＨ１起動信号の送信タイミングＴｓ１と、受信完了信号または受信異常信号の送信タイミングＴｓ２とは同一であるとする。なお、送信タイミングＴｓ１が、送信タイミングＴｓ２よりも早いタイミングであってもよい。
【0090】
ＤＭＡＣ１３は、通信装置１２からＤＭＡ実行番号ｍと、ＣＨ１起動信号と、受信完了信号または受信異常信号とを受信する。ＤＭＡＣ１３は、受信完了信号を受信している場合には、ＤＭＡ実行番号ｍに対応するエントリのＤＭＡ設定情報に従って共有メモリ１１からキャッシュメモリ１０１にデータＤ３を転送する。このとき、ＤＭＡＣ１３は、現在の残転送データサイズ（すなわち、“Ｙ－２×Ｚ”）から規定サイズＺを減算して、残転送データサイズが０であると判断する。
【0091】
そして、ＤＭＡＣ１３は、受信完了信号を受信し、かつ残転送データサイズが０である場合、転送データサイズＹで規定されたフレーム１＿１の転送処理を完了し、時刻ｐ２にフレーム１＿１についての転送完了情報を通信装置１２に送信する。なお、ＤＭＡＣ１３は、受信異常信号を受信している場合、フレーム１＿１の転送処理を中断し、次の起動信号を受信するまで待機する。
【0092】
各フレーム１＿２～１＿Ｎについても、通信装置１２およびＤＭＡＣ１３によって上記と同様の転送処理が実行される。ＤＭＡＣ１３は、時刻ｐ４，ｐ５にそれぞれフレーム１＿２，１＿Ｎについての転送完了情報を通信装置１２に送信する。
【0093】
さらに、接続ポートＰ２を介して受信される各フレーム２＿２～２＿Ｎについても、通信装置１２およびＤＭＡＣ１３によって上記と同様の転送処理が実行される。ＤＭＡＣ１３は、時刻ｐ１，ｐ３，ｐ６にそれぞれフレーム２＿１，２＿２，２＿Ｎについての転送完了情報を通信装置１２に送信する。また、時刻ｐ６に、通信装置１２は、すべての転送完了情報を受信したと判断する。
【0094】
ここで、フレームのサイズおよび転送データサイズＹが同一（すなわち、２４Ｂｙｔｅ）ではなく、フレームのサイズが、転送データサイズＹよりも大きい場合について説明する。例えば、フレームのサイズが“２４Ｂｙｔｅ”、転送データサイズＹが“２０Ｂｙｔｅ”、規定サイズＺが“８Ｂｙｔｅ”であるとする。この場合、データＤ１，Ｄ２の転送後に、残転送データサイズは“４Ｂｙｔｅ”となる。したがって、ＤＭＡＣ１３は、データＤ３のサイズ“８Ｂｙｔｅ”のうちの残転送データサイズ“４Ｂｙｔｅ”分のデータを、共有メモリ１１からキャッシュメモリ１０１に転送する。
【0095】
上述した図８に示す変形例に従うデータ転送方式によると、フレームに含まれる規定サイズのデータの受信とほぼ同一のタイミングで、当該データが共有メモリ１１からキャッシュメモリ１０１に転送される。そのため、例えば、図８のフレーム１＿１の転送完了タイミング（すなわち、転送完了情報の送信タイミング）である時刻ｐ２は、図５の当該転送完了タイミングである時刻ｔ２よりも早い。他のフレームについても同様である。そして、図８において通信装置１２がすべての転送完了情報を受信するタイミングである時刻ｐ６も、図５の当該タイミングである時刻ｔ６よりも早い。したがって、プロセッサ１０は、より多くの時間を各フレームを用いた演算処理等に活用できる。
【0096】
＜利点＞
本実施の形態によると、プロセッサ１０がＤＭＡＣ１３を起動する必要がないため、プロセッサ１０は、他処理のプログラムの実行停止、必要な情報の退避、ＤＭＡＣの起動プログラムの実行、退避した情報の復元、他処理のプラグラム再開等のプロセスの切り替えが不要となる。また、通信周期が切り替わった後の早い段階で、プロセッサ１０は、キャッシュメモリ１０１に格納された受信フレームにアクセスできるため、受信フレームを用いた演算等の処理を行なうための時間を最大限確保することができる。
本実施の形態によると、プロセッサ１０がＤＭＡＣ１３を起動する必要がないため、プロセッサ１０は、他処理のプログラムの実行停止、必要な情報の退避、ＤＭＡＣの起動プログラムの実行、退避した情報の復元、他処理のプラグラム再開等のプロセスの切り替えが不要となる。また、通信周期が切り替わった後の早い段階で、プロセッサ１０は、キャッシュメモリ１０１に格納された受信フレームにアクセスできるため、受信フレームを用いた演算等の処理を行なうための時間を最大限確保することができる。
【0097】
その他の実施の形態．
上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。
上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。
【0098】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0099】
以下、本開示の諸態様を付記としてまとめて記載する。
（付記１）
制御対象機器を制御するための制御装置であって、キャッシュメモリを有するプロセッサと、ディスクリプタを有するＤＭＡコントローラと、共有メモリと、接続ポートを介して前記制御対象機器と通信する通信装置とを備え、前記通信装置は、前記接続ポートを介して受信した受信フレームを前記共有メモリに格納した後、起動信号を前記ＤＭＡコントローラへ送信することにより前記ＤＭＡコントローラを起動し、前記ＤＭＡコントローラは、前記ディスクリプタに含まれる複数のエントリの中から前記受信フレームに対応する第１エントリを選択し、選択された前記第１エントリに含まれるＤＭＡ転送に関する設定情報に基づいて、前記受信フレームを前記共有メモリから前記キャッシュメモリへ転送する、制御装置。
（付記１）
制御対象機器を制御するための制御装置であって、キャッシュメモリを有するプロセッサと、ディスクリプタを有するＤＭＡコントローラと、共有メモリと、接続ポートを介して前記制御対象機器と通信する通信装置とを備え、前記通信装置は、前記接続ポートを介して受信した受信フレームを前記共有メモリに格納した後、起動信号を前記ＤＭＡコントローラへ送信することにより前記ＤＭＡコントローラを起動し、前記ＤＭＡコントローラは、前記ディスクリプタに含まれる複数のエントリの中から前記受信フレームに対応する第１エントリを選択し、選択された前記第１エントリに含まれるＤＭＡ転送に関する設定情報に基づいて、前記受信フレームを前記共有メモリから前記キャッシュメモリへ転送する、制御装置。
【0100】
（付記２）
前記通信装置は、前記複数のエントリにそれぞれ対応する複数の設定値と、前記受信フレームに含まれる規定情報が示す値とを比較することにより、前記複数の設定値の中から前記規定情報に対応する１の設定値を判定し、前記１の設定値に対応するエントリの番号を前記起動信号とともに前記ＤＭＡコントローラへ送信し、前記ＤＭＡコントローラは、前記１の設定値に対応するエントリの番号に基づいて、前記複数のエントリの中から前記第１エントリを選択する、付記１に記載の制御装置。
前記通信装置は、前記複数のエントリにそれぞれ対応する複数の設定値と、前記受信フレームに含まれる規定情報が示す値とを比較することにより、前記複数の設定値の中から前記規定情報に対応する１の設定値を判定し、前記１の設定値に対応するエントリの番号を前記起動信号とともに前記ＤＭＡコントローラへ送信し、前記ＤＭＡコントローラは、前記１の設定値に対応するエントリの番号に基づいて、前記複数のエントリの中から前記第１エントリを選択する、付記１に記載の制御装置。
【0101】
（付記３）
前記１の設定値は、前記規定情報が示す値と同一の値であり、前記ＤＭＡコントローラは、前記複数のエントリのうち、前記１の設定値に対応するエントリの番号と同一の番号を有するエントリを、前記第１エントリとして選択する、付記２に記載の制御装置。
前記１の設定値は、前記規定情報が示す値と同一の値であり、前記ＤＭＡコントローラは、前記複数のエントリのうち、前記１の設定値に対応するエントリの番号と同一の番号を有するエントリを、前記第１エントリとして選択する、付記２に記載の制御装置。
【0102】
（付記４）
前記設定情報は、転送元アドレスと、転送先アドレスと、転送データのサイズとを含む、付記１～付記３のいずれかに記載の制御装置。
前記設定情報は、転送元アドレスと、転送先アドレスと、転送データのサイズとを含む、付記１～付記３のいずれかに記載の制御装置。
【0103】
（付記５）
前記規定情報は、前記受信フレームに含まれる送信元アドレスまたはタイプである、付記１～付記４のいずれかに記載の制御装置。
前記規定情報は、前記受信フレームに含まれる送信元アドレスまたはタイプである、付記１～付記４のいずれかに記載の制御装置。
【0104】
（付記６）
前記第１エントリに含まれる前記設定情報は、前記受信フレームの前記共有メモリから前記キャッシュメモリへの転送処理が完了した後に、他のエントリに含まれる前記設定情報に基づく前記転送処理が実行されるか否かを示す第１フラグをさらに含み、前記他のエントリに含まれる前記設定情報に基づく前記転送処理が実行されないことを前記第１フラグが示している場合、前記ＤＭＡコントローラは、前記第１エントリに含まれる前記設定情報に基づく前記転送処理が完了した後に当該完了を示す第１完了情報を前記通信装置へ送信する、付記１～付記５のいずれかに記載の制御装置。
前記第１エントリに含まれる前記設定情報は、前記受信フレームの前記共有メモリから前記キャッシュメモリへの転送処理が完了した後に、他のエントリに含まれる前記設定情報に基づく前記転送処理が実行されるか否かを示す第１フラグをさらに含み、前記他のエントリに含まれる前記設定情報に基づく前記転送処理が実行されないことを前記第１フラグが示している場合、前記ＤＭＡコントローラは、前記第１エントリに含まれる前記設定情報に基づく前記転送処理が完了した後に当該完了を示す第１完了情報を前記通信装置へ送信する、付記１～付記５のいずれかに記載の制御装置。
【0105】
（付記７）
前記通信装置は、第１通信周期において前記受信フレームを受信する毎に前記受信フレームを前記共有メモリに格納するとともに、前記起動信号を前記ＤＭＡコントローラへ送信し、前記第１通信周期が終了して第２通信周期へ切り替わり、かつ、前記第１通信周期において受信した各前記受信フレームについての前記第１完了情報を前記ＤＭＡコントローラから受信した場合、前記第１通信周期における前記転送処理の完了を示す第２完了情報を前記プロセッサに送信する、付記６に記載の制御装置。
前記通信装置は、第１通信周期において前記受信フレームを受信する毎に前記受信フレームを前記共有メモリに格納するとともに、前記起動信号を前記ＤＭＡコントローラへ送信し、前記第１通信周期が終了して第２通信周期へ切り替わり、かつ、前記第１通信周期において受信した各前記受信フレームについての前記第１完了情報を前記ＤＭＡコントローラから受信した場合、前記第１通信周期における前記転送処理の完了を示す第２完了情報を前記プロセッサに送信する、付記６に記載の制御装置。
【0106】
（付記８）
前記第１エントリに含まれる前記設定情報は、前記第１エントリが最終エントリであるか否かを示す第２フラグをさらに含み、前記他のエントリに含まれる前記設定情報に基づく前記転送処理が実行されることを前記第１フラグが示しており、かつ、前記第１エントリが前記最終エントリではないことを前記第２フラグが示している場合、前記ＤＭＡコントローラは、前記複数のエントリのうち、前記第１エントリの番号の次の番号を有する第２エントリを選択し、前記第２エントリに含まれる前記設定情報に基づいて、前記受信フレームを前記共有メモリから前記キャッシュメモリへ転送する、付記６または付記７に記載の制御装置。
前記第１エントリに含まれる前記設定情報は、前記第１エントリが最終エントリであるか否かを示す第２フラグをさらに含み、前記他のエントリに含まれる前記設定情報に基づく前記転送処理が実行されることを前記第１フラグが示しており、かつ、前記第１エントリが前記最終エントリではないことを前記第２フラグが示している場合、前記ＤＭＡコントローラは、前記複数のエントリのうち、前記第１エントリの番号の次の番号を有する第２エントリを選択し、前記第２エントリに含まれる前記設定情報に基づいて、前記受信フレームを前記共有メモリから前記キャッシュメモリへ転送する、付記６または付記７に記載の制御装置。
【0107】
（付記９）
前記ＤＭＡコントローラは、複数の前記ディスクリプタを有し、前記通信装置は、前記接続ポートの番号および前記通信装置の通信周期の番号の少なくとも一方に基づいて、複数の前記ディスクリプタのうちの対応するディスクリプタを起動するための前記起動信号を前記ＤＭＡコントローラに送信する、付記１～付記３のいずれかに記載の制御装置。
前記ＤＭＡコントローラは、複数の前記ディスクリプタを有し、前記通信装置は、前記接続ポートの番号および前記通信装置の通信周期の番号の少なくとも一方に基づいて、複数の前記ディスクリプタのうちの対応するディスクリプタを起動するための前記起動信号を前記ＤＭＡコントローラに送信する、付記１～付記３のいずれかに記載の制御装置。
【0108】
（付記１０）
前記通信装置は、前記受信フレームに含まれる規定サイズのデータを受信する毎に、前記規定サイズのデータを前記共有メモリに格納した後、前記起動信号を前記ＤＭＡコントローラへ送信し、前記ＤＭＡコントローラは、前記起動信号を受信する毎に、前記受信フレームに対応する前記第１エントリに含まれる前記設定情報に基づいて、前記規定サイズのデータを前記共有メモリから前記キャッシュメモリへ転送する、付記１～付記３のいずれかに記載の制御装置。
前記通信装置は、前記受信フレームに含まれる規定サイズのデータを受信する毎に、前記規定サイズのデータを前記共有メモリに格納した後、前記起動信号を前記ＤＭＡコントローラへ送信し、前記ＤＭＡコントローラは、前記起動信号を受信する毎に、前記受信フレームに対応する前記第１エントリに含まれる前記設定情報に基づいて、前記規定サイズのデータを前記共有メモリから前記キャッシュメモリへ転送する、付記１～付記３のいずれかに記載の制御装置。
【0109】
（付記１１）
前記通信装置は、
前記受信フレームの全データを受信した場合に、前記受信フレームが正常であるか否かを判断し、前記受信フレームが正常であると判断した場合には、前記受信フレームの受信が完了したことを示す受信完了信号を前記ＤＭＡコントローラに送信し、前記受信フレームが異常であると判断した場合には、前記受信フレームの受信が異常であることを示す受信異常信号を前記ＤＭＡコントローラに送信する、付記１０に記載の制御装置。
前記通信装置は、
前記受信フレームの全データを受信した場合に、前記受信フレームが正常であるか否かを判断し、前記受信フレームが正常であると判断した場合には、前記受信フレームの受信が完了したことを示す受信完了信号を前記ＤＭＡコントローラに送信し、前記受信フレームが異常であると判断した場合には、前記受信フレームの受信が異常であることを示す受信異常信号を前記ＤＭＡコントローラに送信する、付記１０に記載の制御装置。
【0110】
（付記１２）
前記ＤＭＡコントローラは、前記規定サイズのデータを前記共有メモリから前記キャッシュメモリへ転送した後、前記設定情報に基づく転送データのサイズから前記規定サイズを減算した減算後のサイズを保持し、前記受信完了信号を受信しており、かつ前記減算後のサイズが０である場合には、前記受信フレームの前記共有メモリから前記キャッシュメモリへの転送処理を完了し、前記受信異常信号を受信している場合には前記受信フレームの前記転送処理を中断する、付記１１に記載の制御装置。
前記ＤＭＡコントローラは、前記規定サイズのデータを前記共有メモリから前記キャッシュメモリへ転送した後、前記設定情報に基づく転送データのサイズから前記規定サイズを減算した減算後のサイズを保持し、前記受信完了信号を受信しており、かつ前記減算後のサイズが０である場合には、前記受信フレームの前記共有メモリから前記キャッシュメモリへの転送処理を完了し、前記受信異常信号を受信している場合には前記受信フレームの前記転送処理を中断する、付記１１に記載の制御装置。
【符号の説明】
【0111】
１０ プロセッサ、１１ 共有メモリ、１２ 通信装置、２０ 制御対象機器、３１～３５ フィールド、５０ 設定値格納部、５２ 比較器、５４ 生成器、６０ ディスクリプタ、６１ 選択器、１００ 制御装置、１０１ キャッシュメモリ、１２１，１２２ 接続ポート、１０００ 制御システム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】