(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024144894
(43)【公開日】2024-10-15
(54)【発明の名称】電力増幅回路
(51)【国際特許分類】
H03F 1/32 20060101AFI20241004BHJP
H03F 3/24 20060101ALI20241004BHJP
H03F 1/02 20060101ALI20241004BHJP
H03F 3/68 20060101ALI20241004BHJP
【ＦＩ】
H03F1/32 141
H03F3/24
H03F1/02 188
H03F3/68
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2023057063
(22)【出願日】2023-03-31
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100079108
【弁理士】
【氏名又は名称】稲葉 良幸
(74)【代理人】
【識別番号】100109346
【弁理士】
【氏名又は名称】大貫 敏史
(74)【代理人】
【識別番号】100117189
【弁理士】
【氏名又は名称】江口 昭彦
(74)【代理人】
【識別番号】100134120
【弁理士】
【氏名又は名称】内藤 和彦
(74)【代理人】
【識別番号】100126480
【弁理士】
【氏名又は名称】佐藤 睦
(72)【発明者】
【氏名】長谷 昌俊
(72)【発明者】
【氏名】祢津 誠晃
(72)【発明者】
【氏名】柳原 真悟
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA21
5J500AA41
5J500AA59
5J500AA62
5J500AA63
5J500AA64
5J500AA65
5J500AC26
5J500AF10
5J500AF15
5J500AF19
5J500AH06
5J500AH25
5J500AH29
5J500AK02
5J500AK09
5J500AK12
5J500AK29
5J500AK42
5J500AM08
5J500AS14
5J500AT01
5J500AT02
5J500CK06
5J500CK07
5J500NG03
(57)【要約】
【課題】信号の品質を改善可能な電力増幅回路を提供する。
【解決手段】歪み補償増幅回路であって、入力信号から分配された第１の信号を第１のゲインで増幅する第１の増幅器と、前記第１の増幅器に並列接続される第２の増幅器であって、前記入力信号から分配され、前記第１の信号と位相が異なる第２の信号を第２のゲインで増幅する第２の増幅器と、を含み、前記第１の増幅器から出力される信号と、前記第２の増幅器から出力される信号と、が合成された増幅信号を出力する歪み補償増幅回路と、前記増幅信号を増幅した出力信号を出力する出力増幅回路と、を備え、前記歪み補償増幅回路は、前記入力信号の電力に基づいて、前記出力増幅回路に入力される信号の電力の変化に対する前記出力増幅回路の位相の変化を補償するように、前記第１のゲインと、前記第２のゲインと、を制御する制御回路をさらに含む。
【選択図】図１
【解決手段】歪み補償増幅回路であって、入力信号から分配された第１の信号を第１のゲインで増幅する第１の増幅器と、前記第１の増幅器に並列接続される第２の増幅器であって、前記入力信号から分配され、前記第１の信号と位相が異なる第２の信号を第２のゲインで増幅する第２の増幅器と、を含み、前記第１の増幅器から出力される信号と、前記第２の増幅器から出力される信号と、が合成された増幅信号を出力する歪み補償増幅回路と、前記増幅信号を増幅した出力信号を出力する出力増幅回路と、を備え、前記歪み補償増幅回路は、前記入力信号の電力に基づいて、前記出力増幅回路に入力される信号の電力の変化に対する前記出力増幅回路の位相の変化を補償するように、前記第１のゲインと、前記第２のゲインと、を制御する制御回路をさらに含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
歪み補償増幅回路であって、
入力信号から分配された第１の信号を第１のゲインで増幅する第１の増幅器と、
前記第１の増幅器に並列接続される第２の増幅器であって、前記入力信号から分配され、前記第１の信号と位相が異なる第２の信号を第２のゲインで増幅する第２の増幅器と、
を含み、
前記第１の増幅器から出力される信号と、前記第２の増幅器から出力される信号と、が合成された増幅信号を出力する歪み補償増幅回路と、
前記増幅信号を増幅した出力信号を出力する出力増幅回路と、
を備え、
前記歪み補償増幅回路は、前記入力信号の電力に基づいて、前記出力増幅回路に入力される信号の電力の変化に対する前記出力増幅回路の位相の変化を補償するように、前記第１のゲインと、前記第２のゲインと、を制御する制御回路をさらに含む、
電力増幅回路。
入力信号から分配された第１の信号を第１のゲインで増幅する第１の増幅器と、
前記第１の増幅器に並列接続される第２の増幅器であって、前記入力信号から分配され、前記第１の信号と位相が異なる第２の信号を第２のゲインで増幅する第２の増幅器と、
を含み、
前記第１の増幅器から出力される信号と、前記第２の増幅器から出力される信号と、が合成された増幅信号を出力する歪み補償増幅回路と、
前記増幅信号を増幅した出力信号を出力する出力増幅回路と、
を備え、
前記歪み補償増幅回路は、前記入力信号の電力に基づいて、前記出力増幅回路に入力される信号の電力の変化に対する前記出力増幅回路の位相の変化を補償するように、前記第１のゲインと、前記第２のゲインと、を制御する制御回路をさらに含む、
電力増幅回路。
【請求項2】
前記歪み補償増幅回路は、
前記第１の増幅器に第１のバイアスを供給し、前記第２の増幅器に第２のバイアスを供給するバイアス回路をさらに含み、
前記制御回路は、
前記入力信号の電力に基づいて、前記第１のバイアスと、前記第２のバイアスと、を制御する、
請求項１に記載の電力増幅回路。
前記第１の増幅器に第１のバイアスを供給し、前記第２の増幅器に第２のバイアスを供給するバイアス回路をさらに含み、
前記制御回路は、
前記入力信号の電力に基づいて、前記第１のバイアスと、前記第２のバイアスと、を制御する、
請求項１に記載の電力増幅回路。
【請求項3】
前記バイアス回路は、
前記第１の増幅器に前記第１のバイアスを供給する第１のトランジスタと、
前記第２の増幅器に前記第２のバイアスを供給する第２のトランジスタと、
を含み、
前記制御回路は、
第３のトランジスタと、第４のトランジスタと、で差動対を構成する差動回路と、
前記第３のトランジスタのエミッタまたはソースと、前記第４のトランジスタのエミッタまたはソースと、の接続点から、電流を引き抜く第５のトランジスタと、
を含み、
前記第３のトランジスタは、コレクタまたはドレインが前記第１のトランジスタのベースまたはゲートと電気的に接続され、エミッタまたはソースが前記第５のトランジスタのコレクタまたはドレインと電気的に接続され、
前記第４のトランジスタは、ベースまたはゲートに前記入力信号の電力が供給され、コレクタまたはドレインが前記第２のトランジスタのベースまたはゲートと電気的に接続され、エミッタまたはソースが前記第５のトランジスタのコレクタまたはドレインと電気的に接続される、
請求項２に記載の電力増幅回路。
前記第１の増幅器に前記第１のバイアスを供給する第１のトランジスタと、
前記第２の増幅器に前記第２のバイアスを供給する第２のトランジスタと、
を含み、
前記制御回路は、
第３のトランジスタと、第４のトランジスタと、で差動対を構成する差動回路と、
前記第３のトランジスタのエミッタまたはソースと、前記第４のトランジスタのエミッタまたはソースと、の接続点から、電流を引き抜く第５のトランジスタと、
を含み、
前記第３のトランジスタは、コレクタまたはドレインが前記第１のトランジスタのベースまたはゲートと電気的に接続され、エミッタまたはソースが前記第５のトランジスタのコレクタまたはドレインと電気的に接続され、
前記第４のトランジスタは、ベースまたはゲートに前記入力信号の電力が供給され、コレクタまたはドレインが前記第２のトランジスタのベースまたはゲートと電気的に接続され、エミッタまたはソースが前記第５のトランジスタのコレクタまたはドレインと電気的に接続される、
請求項２に記載の電力増幅回路。
【請求項4】
前記出力増幅回路は、
前記増幅信号を、第１の増幅信号と、前記第１の増幅信号の位相と１８０度異なる位相の第２の増幅信号と、に分配する第２の分配回路と、
前記第１の増幅信号を増幅した第１の出力信号を出力する第３の増幅器と、
前記第２の増幅信号を増幅した第２の出力信号を出力する第４の増幅器と、
前記第１の出力信号と、前記第２の出力信号と、が合成された前記出力信号を出力する合成回路と
を含む、
請求項１に記載の電力増幅回路。
前記増幅信号を、第１の増幅信号と、前記第１の増幅信号の位相と１８０度異なる位相の第２の増幅信号と、に分配する第２の分配回路と、
前記第１の増幅信号を増幅した第１の出力信号を出力する第３の増幅器と、
前記第２の増幅信号を増幅した第２の出力信号を出力する第４の増幅器と、
前記第１の出力信号と、前記第２の出力信号と、が合成された前記出力信号を出力する合成回路と
を含む、
請求項１に記載の電力増幅回路。
【請求項5】
前記歪み補償増幅回路は、
前記入力信号から分配された第１の入力信号を増幅した第１の増幅信号を出力する第１の増幅回路と、
前記入力信号が分配された、前記第１の入力信号と位相が９０度異なる第２の入力信号を増幅した第２の増幅信号を出力する第２の増幅回路と、
を含み、
前記出力増幅回路は、
前記第１の増幅信号を増幅するピーク増幅回路と、
前記第２の増幅信号を増幅するキャリア増幅回路と、
を含み、
前記第１の増幅回路は、
前記第１の入力信号から分配された第３の信号を第３のゲインで増幅する第３の増幅器と、
前記第３の増幅器に並列接続される第４の増幅器であって、前記第１の入力信号から分配され、前記第３の信号と位相が異なる第４の信号を第４のゲインで増幅する第４の増幅器と、
前記入力信号の電力に基づいて、前記ピーク増幅回路に入力される信号の電力の変化に対する前記ピーク増幅回路の位相の変化を補償するように、前記第３のゲインと、前記第４のゲインと、を制御する第１の制御回路と、
を含む、
請求項１に記載の電力増幅回路。
前記入力信号から分配された第１の入力信号を増幅した第１の増幅信号を出力する第１の増幅回路と、
前記入力信号が分配された、前記第１の入力信号と位相が９０度異なる第２の入力信号を増幅した第２の増幅信号を出力する第２の増幅回路と、
を含み、
前記出力増幅回路は、
前記第１の増幅信号を増幅するピーク増幅回路と、
前記第２の増幅信号を増幅するキャリア増幅回路と、
を含み、
前記第１の増幅回路は、
前記第１の入力信号から分配された第３の信号を第３のゲインで増幅する第３の増幅器と、
前記第３の増幅器に並列接続される第４の増幅器であって、前記第１の入力信号から分配され、前記第３の信号と位相が異なる第４の信号を第４のゲインで増幅する第４の増幅器と、
前記入力信号の電力に基づいて、前記ピーク増幅回路に入力される信号の電力の変化に対する前記ピーク増幅回路の位相の変化を補償するように、前記第３のゲインと、前記第４のゲインと、を制御する第１の制御回路と、
を含む、
請求項１に記載の電力増幅回路。
【請求項6】
前記第２の増幅回路は、
前記第２の入力信号から分配された第５の信号を第５のゲインで増幅する第５の増幅器と、
前記第５の増幅器に並列接続される第６の増幅器であって、前記第２の入力信号から分配され、前記第５の信号と位相が異なる第６の信号を第６のゲインで増幅する第６の増幅器と、
前記入力信号の電力に基づいて、前記キャリア増幅回路に入力される信号の電力の変化に対する前記キャリア増幅回路の位相の変化を補償するように、前記第５のゲインと、前記第６のゲインと、を制御する第２の制御回路と、
を含む、
請求項５に記載の電力増幅回路。
前記第２の入力信号から分配された第５の信号を第５のゲインで増幅する第５の増幅器と、
前記第５の増幅器に並列接続される第６の増幅器であって、前記第２の入力信号から分配され、前記第５の信号と位相が異なる第６の信号を第６のゲインで増幅する第６の増幅器と、
前記入力信号の電力に基づいて、前記キャリア増幅回路に入力される信号の電力の変化に対する前記キャリア増幅回路の位相の変化を補償するように、前記第５のゲインと、前記第６のゲインと、を制御する第２の制御回路と、
を含む、
請求項５に記載の電力増幅回路。
【請求項7】
前記歪み補償増幅回路は、
前記入力信号が分配された第１の入力信号を増幅した第１の増幅信号を出力する第１の増幅回路と、
前記入力信号が分配された第２の入力信号を増幅した第２の増幅信号を出力する第２の増幅回路と、
を含み、
前記出力増幅回路は、
前記第１の増幅信号を増幅するピーク増幅回路と、
前記第２の増幅信号を増幅するキャリア増幅回路と、
を含み、
前記第１の増幅回路は、
前記第１の入力信号から分配された第３の信号を第３のゲインで増幅する第３の増幅器と、
前記第３の増幅器に並列接続される第４の増幅器であって、前記第１の入力信号から分配され、前記第３の信号と位相が異なる第４の信号を第４のゲインで増幅する第４の増幅器と、
前記入力信号の電力に基づいて、前記ピーク増幅回路に入力される信号の電力の変化に対する前記ピーク増幅回路の位相の変化を補償するように、前記第３のゲインと、前記第４のゲインと、を制御する第１の制御回路と、
を含み、
前記第２の増幅回路は、
前記第２の入力信号から分配された第５の信号を第５のゲインで増幅する第５の増幅器と、
前記第５の増幅器に並列接続される第６の増幅器であって、前記第２の入力信号から分配され、前記第５の信号と位相が異なる第６の信号を第６のゲインで増幅する第６の増幅器と、
前記入力信号の電力に基づいて、前記キャリア増幅回路に入力される信号の電力の変化に対する前記キャリア増幅回路の位相の変化を補償するように、前記第５のゲインと、前記第６のゲインと、を制御する第２の制御回路と、
を含み、
前記第１の制御回路および前記第２の制御回路の少なくとも一方は、前記第１の入力信号の位相と９０度異なるように前記第２の入力信号の位相を調整する、
請求項１に記載の電力増幅回路。
前記入力信号が分配された第１の入力信号を増幅した第１の増幅信号を出力する第１の増幅回路と、
前記入力信号が分配された第２の入力信号を増幅した第２の増幅信号を出力する第２の増幅回路と、
を含み、
前記出力増幅回路は、
前記第１の増幅信号を増幅するピーク増幅回路と、
前記第２の増幅信号を増幅するキャリア増幅回路と、
を含み、
前記第１の増幅回路は、
前記第１の入力信号から分配された第３の信号を第３のゲインで増幅する第３の増幅器と、
前記第３の増幅器に並列接続される第４の増幅器であって、前記第１の入力信号から分配され、前記第３の信号と位相が異なる第４の信号を第４のゲインで増幅する第４の増幅器と、
前記入力信号の電力に基づいて、前記ピーク増幅回路に入力される信号の電力の変化に対する前記ピーク増幅回路の位相の変化を補償するように、前記第３のゲインと、前記第４のゲインと、を制御する第１の制御回路と、
を含み、
前記第２の増幅回路は、
前記第２の入力信号から分配された第５の信号を第５のゲインで増幅する第５の増幅器と、
前記第５の増幅器に並列接続される第６の増幅器であって、前記第２の入力信号から分配され、前記第５の信号と位相が異なる第６の信号を第６のゲインで増幅する第６の増幅器と、
前記入力信号の電力に基づいて、前記キャリア増幅回路に入力される信号の電力の変化に対する前記キャリア増幅回路の位相の変化を補償するように、前記第５のゲインと、前記第６のゲインと、を制御する第２の制御回路と、
を含み、
前記第１の制御回路および前記第２の制御回路の少なくとも一方は、前記第１の入力信号の位相と９０度異なるように前記第２の入力信号の位相を調整する、
請求項１に記載の電力増幅回路。
【請求項8】
前記第１の増幅器は、
ベースまたはゲートに前記第１の信号が入力され、エミッタまたはソースが基準電位と電気的に接続される第１の前段トランジスタと、
エミッタまたはソースが基準電位と電気的に接続され、ベースまたはゲートが第１のキャパシタを通じて前記第１の前段トランジスタのエミッタまたはソースと電気的に接続される第１の後段トランジスタと、
を含み、
前記第２の増幅器は、
ベースまたはゲートに前記第２の信号が入力され、エミッタまたはソースが基準電位と電気的に接続される第２の前段トランジスタと、
エミッタまたはソースが基準電位と電気的に接続され、ベースまたはゲートが第２のキャパシタを通じて前記第２の前段トランジスタのエミッタまたはソースと電気的に接続される第２の後段トランジスタと、
を含み、
前記歪み補償増幅回路は、
前記第１の後段トランジスタのコレクタまたはドレインと、前記第２の後段トランジスタのコレクタまたはドレインと、の接続点から前記増幅信号を出力する、
請求項１に記載の電力増幅回路。
ベースまたはゲートに前記第１の信号が入力され、エミッタまたはソースが基準電位と電気的に接続される第１の前段トランジスタと、
エミッタまたはソースが基準電位と電気的に接続され、ベースまたはゲートが第１のキャパシタを通じて前記第１の前段トランジスタのエミッタまたはソースと電気的に接続される第１の後段トランジスタと、
を含み、
前記第２の増幅器は、
ベースまたはゲートに前記第２の信号が入力され、エミッタまたはソースが基準電位と電気的に接続される第２の前段トランジスタと、
エミッタまたはソースが基準電位と電気的に接続され、ベースまたはゲートが第２のキャパシタを通じて前記第２の前段トランジスタのエミッタまたはソースと電気的に接続される第２の後段トランジスタと、
を含み、
前記歪み補償増幅回路は、
前記第１の後段トランジスタのコレクタまたはドレインと、前記第２の後段トランジスタのコレクタまたはドレインと、の接続点から前記増幅信号を出力する、
請求項１に記載の電力増幅回路。
【請求項9】
前記バイアス回路は、
前記第１の増幅器に前記第１のバイアスを供給する第１のトランジスタと、
前記第２の増幅器に前記第２のバイアスを供給する第２のトランジスタと、
高周波成分を減衰させる第１のフィルタ回路と、
高周波成分を減衰させる第２のフィルタ回路と、
を含み、
前記第１のトランジスタは、前記制御回路から前記第１のバイアスを制御するための信号が、前記第１のフィルタ回路を通じてベースまたはゲートに入力され、
前記第２のトランジスタは、前記制御回路から前記第２のバイアスを制御するための信号が、前記第２のフィルタ回路を通じてベースまたはゲートに入力される、
請求項２に記載の電力増幅回路。
前記第１の増幅器に前記第１のバイアスを供給する第１のトランジスタと、
前記第２の増幅器に前記第２のバイアスを供給する第２のトランジスタと、
高周波成分を減衰させる第１のフィルタ回路と、
高周波成分を減衰させる第２のフィルタ回路と、
を含み、
前記第１のトランジスタは、前記制御回路から前記第１のバイアスを制御するための信号が、前記第１のフィルタ回路を通じてベースまたはゲートに入力され、
前記第２のトランジスタは、前記制御回路から前記第２のバイアスを制御するための信号が、前記第２のフィルタ回路を通じてベースまたはゲートに入力される、
請求項２に記載の電力増幅回路。
【請求項10】
前記第１のフィルタ回路は、
前記第１のトランジスタのベースまたはゲートと直列に接続される第１の抵抗素子と、
一端が前記第１のトランジスタのベースまたはゲートと電気的に接続され、他端が基準電位に接続される第１のキャパシタと、
前記第１のキャパシタと並列接続される第１の分圧抵抗素子と、
を含み、
前記第２のフィルタ回路は、
前記第２のトランジスタのベースまたはゲートと直列に接続される第２の抵抗素子と、
一端が前記第２のトランジスタのベースまたはゲートと電気的に接続され、他端が基準電位に接続される第２のキャパシタと、
前記第２のキャパシタと並列接続される第２の分圧抵抗素子と、
を含む、
請求項９に記載の電力増幅回路。
前記第１のトランジスタのベースまたはゲートと直列に接続される第１の抵抗素子と、
一端が前記第１のトランジスタのベースまたはゲートと電気的に接続され、他端が基準電位に接続される第１のキャパシタと、
前記第１のキャパシタと並列接続される第１の分圧抵抗素子と、
を含み、
前記第２のフィルタ回路は、
前記第２のトランジスタのベースまたはゲートと直列に接続される第２の抵抗素子と、
一端が前記第２のトランジスタのベースまたはゲートと電気的に接続され、他端が基準電位に接続される第２のキャパシタと、
前記第２のキャパシタと並列接続される第２の分圧抵抗素子と、
を含む、
請求項９に記載の電力増幅回路。
【請求項11】
前記第１のトランジスタと、前記第２のトランジスタと、前記第３のトランジスタと、前記第４のトランジスタと、前記第５のトランジスタと、が電界効果トランジスタで構成される、
請求項３に記載の電力増幅回路。
請求項３に記載の電力増幅回路。
【請求項12】
前記制御回路は、
前記第３のトランジスタのドレインに、第１の電界効果トランジスタを通じて、前記第１のバイアスの大きさを調整するための制御信号が入力され、
前記第４のトランジスタのドレインに、第２の電界効果トランジスタを通じて前記制御信号が入力される、
請求項１１に記載の電力増幅回路。
前記第３のトランジスタのドレインに、第１の電界効果トランジスタを通じて、前記第１のバイアスの大きさを調整するための制御信号が入力され、
前記第４のトランジスタのドレインに、第２の電界効果トランジスタを通じて前記制御信号が入力される、
請求項１１に記載の電力増幅回路。
【請求項13】
前記歪み補償増幅回路は、シリコン基板に形成され、
前記出力増幅回路は、化合物半導体基板に形成される、
請求項１に記載の電力増幅回路。
前記出力増幅回路は、化合物半導体基板に形成される、
請求項１に記載の電力増幅回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力増幅回路に関する。
【背景技術】
【0002】
無線及び衛星通信のような種々のマルチキャリア（多搬送波）通信システムにおいて、通信容量の改善および高いデータ通信速度のために、デジタル変調方式が広く使用されている。デジタル変調方式において伝送される情報は、変調された後、信号の振幅と位相の双方に含めて伝送される。特許文献１には、このような信号を増幅して伝送する場合に、信号の品質を低下させ得る振幅特性および位相特性の歪みを改善する線形増幅器が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００１－２２３５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に記載の線形増幅器では、ドライバ段の増幅器と並列にアクティブフィードフォワード型プレディストータが接続されている。アクティブフィードフォワード型プレディストータは、入力電力レベルの変化にともなって、最終段電力増幅器の利得および位相応答とは反対の利得および位相応答を持つように設計されている。すなわち、アクティブフィードフォワード型プレディストータは、最終段電力増幅器の非直線性を補償するように、ドライバ段の電力増幅器において入力信号を予め歪ませる。これにより、線形増幅器全体としての出力の線形性を改善することができる。
【0005】
しかし、アクティブフィードフォワード型プレディストータは、トランジスタで構成される最終段電力増幅器と異なる特性を有するダイオード（コンデンサを通じてコレクタが接地されているバイポーラトランジスタ）によって、最終段増幅器の非直線性を補償するよう構成されている。そのため、当該線形増幅器では、補償効果が得られる動作条件（例えば、周波数、温度、出力領域など）が限定されるという問題が生じる。
【0006】
本発明は、かかる事情に鑑みてなされたものであり、より広い動作条件で信号の品質を改善可能な電力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【0007】
かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、歪み補償増幅回路であって、入力信号から分配された第１の信号を第１のゲインで増幅する第１の増幅器と、前記第１の増幅器に並列接続される第２の増幅器であって、前記入力信号から分配され、前記第１の信号と位相が異なる第２の信号を第２のゲインで増幅する第２の増幅器と、を含み、前記第１の増幅器から出力される信号と、前記第２の増幅器から出力される信号と、が合成された増幅信号を出力する歪み補償増幅回路と、前記増幅信号を増幅した出力信号を出力する出力増幅回路と、を備え、前記歪み補償増幅回路は、前記入力信号の電力に基づいて、前記出力増幅回路に入力される信号の電力の変化に対する前記出力増幅回路の位相の変化を補償するように、前記第１のゲインと、前記第２のゲインと、を制御する制御回路をさらに含む。
【発明の効果】
【0008】
本発明によれば、より広い動作条件で信号の品質を改善可能な電力増幅回路を提供することができる。
【図面の簡単な説明】
【0009】
【図1】第１実施形態に係る電力増幅回路の構成例を示す図である。
【図2】歪み補償増幅回路の構成例を示す図である。
【図3】歪み補償増幅回路の詳細な構成例を示す図である。
【図4】トランジスタＴｒ３およびトランジスタＴｒ４のコレクタ電流と入力信号ＲＦｉｎとの関係を示すグラフである。
【図5】トランジスタＴｒ３およびトランジスタＴｒ４のコレクタ電圧と入力信号ＲＦｉｎとの関係を示すグラフである。
【図6】第１の変形例に係る歪み補償増幅回路の構成例を示す図である。
【図7】第２の変形例に係る歪み補償増幅回路の構成例を示す図である。
【図8】第３の変形例に係る歪み補償増幅回路の構成例を示す図である。
【図9】第２実施形態に係る電力増幅回路の構成例を示す図である。
【図10】第３実施形態に係る電力増幅回路の構成例を示す図である。
【図11】第３実施形態に係る電力増幅回路の変形例を示す図である。
【図12】第３実施形態に係る電力増幅回路の変形例を示す図である。
【図13】電力増幅回路の各構成要素の配置例を示す図である。
【発明を実施するための形態】
【0010】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【0011】
＝＝＝第１実施形態に係る電力増幅回路１００ａ＝＝＝
図１を参照して、第１実施形態に係る電力増幅回路１００ａについて説明する。図１は、第１実施形態に係る電力増幅回路１００ａの構成例を示す図である。図１に示す電力増幅回路１００ａは、例えば、携帯電話等の移動体通信機に搭載され、基地局に送信する無線周波数（ＲＦ：Ｒａｄｉｏ－Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために用いられる。
図１を参照して、第１実施形態に係る電力増幅回路１００ａについて説明する。図１は、第１実施形態に係る電力増幅回路１００ａの構成例を示す図である。図１に示す電力増幅回路１００ａは、例えば、携帯電話等の移動体通信機に搭載され、基地局に送信する無線周波数（ＲＦ：Ｒａｄｉｏ－Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために用いられる。
【0012】
電力増幅回路１００ａは、例えば、２Ｇ（第２世代移動通信システム）、３Ｇ（第３世代移動通信システム）、４Ｇ（第４世代移動通信システム）、５Ｇ（第５世代移動通信システム）、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）－ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）、ＬＴＥ－ＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）、ＬＴＥ－Ａｄｖａｎｃｅｄ、ＬＴＥ－Ａｄｖａｎｃｅｄ Ｐｒｏ等の通信規格の信号の電力を増幅する。また、ＲＦ信号の周波数は、例えば数百ＭＨｚ～数十ＧＨｚ程度である。なお、電力増幅回路１００ａが増幅する信号の通信規格及び周波数はこれらに限られない。
【0013】
電力増幅回路１００ａは、入力信号ＲＦｉｎの変動に対する振幅および位相の非直線性を補償する回路である。電力増幅回路１００ａは、例えば、入力整合回路１１０、段間整合回路１２０、出力整合回路１３０、歪み補償増幅回路１４０、出力増幅回路１５０を備える。
【0014】
入力整合回路１１０は、歪み補償増幅回路１４０の前段に設けられ、入力端子ｔ１と歪み補償増幅回路１４０とのインピーダンスを整合させる回路である。
【0015】
段間整合回路１２０は、歪み補償増幅回路１４０の後段に設けられ、歪み補償増幅回路１４０と出力増幅回路１５０とのインピーダンスを整合させる回路である。
【0016】
出力整合回路１３０は、出力増幅回路１５０の後段に設けられ、出力増幅回路１５０と出力端子ｔ２の後段の回路（不図示）とのインピーダンスを整合させる回路である。
【0017】
歪み補償増幅回路１４０は、入力端子ｔ１から入力整合回路１１０を通じて入力される入力信号ＲＦｉｎを増幅して、段間整合回路１２０を通じて出力増幅回路１５０に増幅信号ＲＦａｐを出力する。歪み補償増幅回路１４０は、入力信号ＲＦｉｎから分岐された信号（以下、「入力制御信号ＲＦｓ」という。）に基づき、出力増幅回路１５０の位相の変化を補償するように（出力増幅回路１５０の位相の変化と逆方向の位相の変化となるように）、位相を調整して増幅信号ＲＦａｐを出力する。なお、出力増幅回路１５０の位相の変化とは、例えば出力増幅回路１５０から出力される信号の位相の変化を示し、以下において同様の表現が使われる場合も同じことを示す。
【0018】
出力増幅回路１５０は、歪み補償増幅回路１４０から出力される増幅信号ＲＦａｐを増幅した出力信号ＲＦｏｕｔを、出力整合回路１３０を通じて出力端子ｏｕｔに出力する。出力増幅回路１５０は、出力増幅器１５１と、出力バイアス回路１５２を含む。出力増幅器１５１は、例えばトランジスタを含んで構成され、増幅信号ＲＦａｐを増幅して出力信号ＲＦｏｕｔを出力する。出力バイアス回路１５２は、出力増幅器１５１（例えばトランジスタのベース）にゲインを調整するためのバイアスを供給する。
【0019】
歪み補償増幅回路１４０および出力増幅回路１５０は、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタを含んで構成される。なお、歪み補償増幅回路１４０および出力増幅回路１５０は、ＨＢＴに替えて電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を含んで構成されていてもよい。本実施形態では、歪み補償増幅回路１４０および出力増幅回路１５０は、バイポーラトランジスタで構成されるものとして説明する。
【0020】
このように、電力増幅回路１００ａでは、歪み補償増幅回路１４０と出力増幅回路１５０とが同じ線形性を有するため、広い動作条件（例えば、周波数、温度、出力領域など）において出力増幅回路１５０の位相の変化を補償することが可能となる。
【0021】
なお、本実施形態では、一例として、電力増幅回路１００ａが二段階で電力を増幅する構成を有することとして説明するが、これに限定されず例えば三段階以上で電力を増幅する構成を有していてもよい。
【0022】
【0023】
図２（ａ）に示すように、増幅回路１４０は、例えば、分配回路１４１、増幅器１４２、増幅器１４３、バイアス回路１４４、制御回路１４５を含む。
【0024】
分配回路１４１は、入力信号ＲＦｉｎを、信号ＲＦ１１（第１の信号）と、信号ＲＦ１１と位相が異なる信号ＲＦ１２（第２の信号）とに分配する。電力増幅回路１００ａでは、一例として、分配回路１４１において、信号ＲＦ１１と位相が９０度異なる信号ＲＦ１２に分配されることとして説明する。９０度とは、略９０度である場合も含み、例えば４５度～１２５度の範囲を含む。分配回路１４１は、例えば、バラン、結合線路３ｄＢカプラなどの分布定数回路、またはウィルキンソン型分配器やウェブ型分配器などを含んで構成されていてもよい。さらに、分配回路１４１は、例えば、１以上のインダクタと１以上の容量とを含む固定移相回路を含んでいても良い。図２では、信号ＲＦ１１の位相をφで示し、信号ＲＦ１２の位相をψで示す。
【0025】
増幅器増幅信号ＲＦａｐは、信号ＲＦ１１を増幅する。増幅器１４３は、信号ＲＦ１２を増幅する。増幅器１４２および増幅器１４３のそれぞれは、後述する制御回路１４５によって制御されるバイアス回路１４４からバイアスが供給される。
【0026】
バイアス回路１４４は、増幅器１４２および増幅器１４３にバイアスを供給する。バイアス回路１４４は、供給するバイアスが後述する制御回路１４５によって制御される。以下、バイアス回路１４４から増幅器１４２に供給されるバイアスを「第１のバイアス」とし、バイアス回路１４４から増幅器１４３に供給されるバイアスを「第２のバイアス」として説明する。
【0027】
制御回路１４５は、バイアス回路１４４から供給される第１のバイアスおよび第２のバイアスのそれぞれの大きさを制御する回路である。制御回路１４５には、入力制御信号ＲＦｓが入力される。入力制御信号ＲＦｓは、例えば、入力端子ｉｎと入力整合回路１１０との間のノードｎ１（図１を参照）から入力信号ＲＦｉｎが分岐された信号である。また、制御回路１４５には、基準電流Ｉｒｅｆおよび制御信号ｃｔｒｌが入力される。
【0028】
このように、歪み補償増幅回路１４０は、分配回路１４１において入力信号ＲＦｉｎを略９０度位相が異なる信号ＲＦ１１および信号ＲＦ１２に分配し、信号ＲＦ１１を第１のバイアスが供給される増幅器１４２で増幅し、信号ＲＦ１２を第２のバイアスが供給される増幅器１４３で増幅する。
【0029】
これにより、図２（ｂ）に示すように、歪み補償増幅回路１４０は、ベクトルθで示すようなゲインおよび位相を示す増幅信号ＲＦａｐを出力する。ベクトルφは、増幅器１４２から出力される信号を示し、当該信号の大きさをベクトルの長さで示し、当該信号の位相をベクトルの方向で示したものである。同様に、ベクトルψは、増幅器１４３から出力される信号を示したものである。
【0030】
すなわち、歪み補償増幅回路１４０は、入力信号ＲＦｉｎの電力に基づいて、出力増幅回路１５０に入力される信号の電力の変化に対する出力増幅回路１５０の位相の変化を補償するように、増幅器１４２のゲイン（第１のゲイン）と、増幅器１４３のゲイン（第２のゲイン）とを制御する。このように、歪み補償増幅回路１４０は、増幅器１４２のゲインと、増幅器１４３のゲインとを制御することによって、出力増幅回路１５０の位相の変化を補償可能な、位相が調整された増幅信号ＲＦａｐを出力することができる。
【0031】
＜＜歪み補償増幅回路１４０の詳細な構成＞＞
図３を参照して、歪み補償増幅回路１４０の詳細な構成について説明する。図３は、歪み補償増幅回路１４０の詳細な構成例を示す図である。以下では、便宜上、制御回路１４５、バイアス回路１４４および増幅器１４２，１４３の順に説明する。
図３を参照して、歪み補償増幅回路１４０の詳細な構成について説明する。図３は、歪み補償増幅回路１４０の詳細な構成例を示す図である。以下では、便宜上、制御回路１４５、バイアス回路１４４および増幅器１４２，１４３の順に説明する。
【0032】
制御回路１４５は、基準回路１４５ａと、バイアス制御回路１４５ｂとを含む。
【0033】
基準回路１４５ａは、バイアス制御回路１４５ｂに基準電流を供給する回路である。基準回路１４５ａは、ダイオード接続されたトランジスタＤ１と、ダイオード接続されたトランジスタＤ２とが、抵抗Ｒ１１を通じて直列に接続される。トランジスタＤ１のコレクタ（アノード）には基準電流Ｉｒｅｆが供給される。トランジスタＤ１のベースは、高周波成分を減衰させるためのキャパシタＣ１１を通じて、基準電位と電気的に接続される。トランジスタＤ２のエミッタ（カソード）は基準電位と電気的に接続される。
【0034】
バイアス制御回路１４５ｂは、入力制御信号ＲＦｓ（入力信号ＲＦｉｎ）の電力に基づき、バイアス回路１４４から供給される第１のバイアスおよび第２のバイアスのそれぞれの大きさを制御する回路である。バイアス制御回路１４５ｂは、トランジスタＴｒ３と、トランジスタＴｒ４と、トランジスタＴｒ５とを含む。トランジスタＴｒ３とトランジスタＴｒ４とは差動対を形成する。
【0035】
トランジスタＴｒ３は、ベースが抵抗Ｒ２１を通じてトランジスタＤ１のベースと電気的に接続され、コレクタには抵抗Ｒ２２を通じて制御信号ｃｔｒｌが入力され、エミッタが抵抗Ｒ２３を通じてトランジスタＴｒ５のコレクタと電気的に接続される。トランジスタＴｒ３のベースは、高周波成分を減衰させるためのキャパシタＣ２１を通じて、基準電位と電気的に接続される。トランジスタＴｒ３のコレクタは、バイアス回路１４４のトランジスタＴｒ１のベースと電気的に接続される。
【0036】
トランジスタＴｒ４は、ベースが抵抗Ｒ２４を通じてトランジスタＤ１のベースと電気的に接続され、コレクタには抵抗Ｒ２５を通じて制御信号ｃｔｒｌが入力され、エミッタが抵抗Ｒ２６を通じてトランジスタＴｒ５のコレクタと電気的に接続される。トランジスタＴｒ４のベースには、キャパシタＣ２２を通じて入力制御信号ＲＦｓが入力される。トランジスタＴｒ４のコレクタは、バイアス回路１４４のトランジスタＴｒ２のベースと電気的に接続される。
【0037】
トランジスタＴｒ５は、ベースが抵抗Ｒ２７を通じてトランジスタＤ２のベースと電気的に接続され、エミッタが基準電位と電気的に接続される。
【0038】
バイアス回路１４４は、トランジスタＴｒ１、トランジスタＴｒ２、フィルタ回路１４４ａ、フィルタ回路１４４ｂを含む。
【0039】
トランジスタＴｒ１は、ベースがフィルタ回路１４４ａを通じてトランジスタＴｒ３のコレクタと電気的に接続され、コレクタには定電圧Ｖｂａｔｔが供給され、エミッタが後述する増幅器１４２のトランジスタＴｒ６のベースと電気的に接続される。
【0040】
トランジスタＴｒ２は、ベースがフィルタ回路１４４ｂを通じてトランジスタＴｒ４のコレクタと電気的に接続され、コレクタには定電圧Ｖｂａｔｔが供給され、エミッタが後述する増幅器１４３のトランジスタＴｒ７のベースと電気的に接続される。
【0041】
フィルタ回路１４４ａおよびフィルタ回路１４４ｂは、高周波成分を減衰させる回路である。
【0042】
増幅器１４２は、分配回路１４１で分配される信号ＲＦ１１を増幅する回路である。増幅器１４２は、トランジスタＴｒ６、抵抗Ｒ３１、キャパシタＣ３１、抵抗Ｒ３２を含む。トランジスタＴｒ６は、ベースにはキャパシタＣ３１を通じて信号ＲＦ１１が入力され、コレクタは出力端子ｔ２０と電気的に接続され、エミッタは抵抗Ｒ３２を通じて基準電位と電気的に接続される。トランジスタＴｒ６のベースには、抵抗Ｒ３１を通じてバイアス回路１４４のトランジスタＴｒ１のエミッタが電気的に接続され、バイアスが供給される。
【0043】
増幅器１４３は、分配回路１４１で分配される、信号ＲＦ１１と位相が異なる信号ＲＦ１２を増幅する回路である。増幅器１４３は、トランジスタＴｒ７、抵抗Ｒ３３、キャパシタＣ３２、抵抗Ｒ３４を含む。トランジスタＴｒ７は、ベースにはキャパシタＣ３２を通じて信号ＲＦ１２が入力され、コレクタは出力端子ｔ２０と電気的に接続され、エミッタは抵抗Ｒ３４を通じて基準電位と電気的に接続される。トランジスタＴｒ７のベースには、抵抗Ｒ３３を通じてバイアス回路１４４のトランジスタＴｒ２のエミッタが電気的に接続され、バイアスが供給される。
【0044】
＜＜歪み補償増幅回路１４０の動作＞＞
次に、図３、図４、図５を参照して、歪み補償増幅回路１４０の動作について説明する。図４は、トランジスタＴｒ３およびトランジスタＴｒ４のコレクタ電流と入力信号ＲＦｉｎとの関係を示すグラフである。図４では、縦軸がコレクタ電流（Ａ）の大きさを示し、横軸が入力信号ＲＦｉｎの大きさ（ｄＢｍ）を示す。図５は、トランジスタＴｒ３およびトランジスタＴｒ４のコレクタ電圧と入力信号ＲＦｉｎとの関係を示すグラフである。図５では、縦軸がコレクタ電圧（Ｖ）を示し、横軸が入力信号ＲＦｉｎの電力（ｄＢｍ）を示す。
次に、図３、図４、図５を参照して、歪み補償増幅回路１４０の動作について説明する。図４は、トランジスタＴｒ３およびトランジスタＴｒ４のコレクタ電流と入力信号ＲＦｉｎとの関係を示すグラフである。図４では、縦軸がコレクタ電流（Ａ）の大きさを示し、横軸が入力信号ＲＦｉｎの大きさ（ｄＢｍ）を示す。図５は、トランジスタＴｒ３およびトランジスタＴｒ４のコレクタ電圧と入力信号ＲＦｉｎとの関係を示すグラフである。図５では、縦軸がコレクタ電圧（Ｖ）を示し、横軸が入力信号ＲＦｉｎの電力（ｄＢｍ）を示す。
【0045】
制御回路１４５では、差動対のトランジスタＴｒ３およびトランジスタＴｒ４のコレクタに一定の電圧の制御信号ｃｔｒｌが供給される。また、トランジスタＴｒ３、トランジスタＴｒ４およびトランジスタＴｒ５のベースには、基準回路１４５ａから一定のバイアスが供給される。すなわち、制御回路１４５では、差動対のトランジスタＴｒ３およびトランジスタＴｒ４のエミッタからトランジスタＴｒ５によって一定電流が引き抜かれる。そして、トランジスタＴｒ４のベースには、入力制御信号ＲＦｓが入力される。
【0046】
入力制御信号ＲＦｓの電力が増加する場合（入力信号ＲＦｉｎの電力が増加する場合）、トランジスタＴｒ４のエミッタ電流が増加する一方で、トランジスタＴｒ３のエミッタ電流およびトランジスタＴｒ４のエミッタ電流を合成した電流が一定であるため、トランジスタＴｒ３のエミッタ電流は減少する。同様に、入力制御信号ＲＦｓの電力が減少する場合、トランジスタＴｒ４のエミッタ電流は減少する。
【0047】
このように、制御回路１４５は、入力信号ＲＦｉｎの電力に基づき、トランジスタＴｒ３およびトランジスタＴｒ４のいずれかのエミッタ電流が大きくなると、他方のエミッタ電流が小さくなるように動作する。すなわち、制御回路１４５は、入力信号ＲＦｉｎの電力が増加するにしたがって、トランジスタＴｒ３およびトランジスタＴｒ４のエミッタ電流がよりアンバランスになるように動作する。
【0048】
バイアス回路１４４では、トランジスタＴｒ３およびトランジスタＴｒ４のコレクタ電流に対応する電流が、トランジスタＴｒ１のベースおよびトランジスタＴｒ２のベースに供給される。
【0049】
図４に示すように、バイアス回路１４４では、上述したように、入力制御信号ＲＦｓの電力（横軸の入力信号ＲＦｉｎ）が増加するにしたがって、トランジスタＴｒ４のコレクタ電流（破線）が増加する。すなわち、トランジスタＴｒ２のベース電流が増加するため、エミッタ電流が増加する。これにより、増幅器１４３では、抵抗３３における電圧降下が増加するため、増幅器１４３のコレクタ電流が減少する。
【0050】
一方、図４に示すように、バイアス回路１４４では、入力制御信号ＲＦｓの電力（横軸の入力信号ＲＦｉｎ）が増加するにしたがって、トランジスタＴｒ３のコレクタ電流（実線）が減少する。すなわち、トランジスタＴｒ１のベース電流が減少するため、エミッタ電流が減少する。これにより、増幅器１４２では、抵抗３１における電圧降下が減少するため、増幅器１４２のコレクタ電流が増加する。ここで、図５に示すように、トランジスタＴｒ４のコレクタ電圧は、コレクタ電流とは逆の特性を示す。
【0051】
このように、歪み補償増幅回路１４０では、入力信号ＲＦｉｎの電力が増加するにしたがって、増幅器１４２と増幅器１４３の出力がアンバランスとなる。アンバランスの程度は、例えば、基準電流Ｉｒｅｆおよび制御信号ｃｔｒｌを調整することによって設定可能である。なお、位相特性の変化方向は、入力制御信号ＲＦｓが入力されるトランジスタを切り替える（ここではトランジスタＴｒ３に切り替える）ことで調整可能である。
【0052】
すなわち、歪み補償増幅回路１４０では、図２（ｂ）のベクトル図における、増幅器１４２の出力の大きさを示すベクトルφの長さと、増幅器１４３の出力の大きさを示すベクトルψの長さとが調整されて、出力の位相を調整する。また、歪み補償増幅回路１４０の分配回路１４１は、ベクトルφとベクトルψとの位相差を調整可能である。このように、歪み補償増幅回路１４０は、入力信号ＲＦｉｎの電力に基づき、分配回路１４１で増幅器１４２と増幅器１４３との位相差を調整し、さらに増幅器１４２と増幅器１４３とのバイアス（ゲイン）を調整することにより、出力増幅回路１５０の位相の変化と逆方向に位相が変化する増幅信号ＲＦａｐを出力できる。
【0053】
以上から、出力増幅回路１５０の位相特性を予め特定し、当該位相特性と逆の方向に変化する位相特性を有する歪み補償増幅回路１４０を設けることにより、電力増幅回路１００ａの利得の線形性を改善できる。
【0054】
【0055】
図６に示すように、第１の変形例に係る歪み補償増幅回路１４０ａは、増幅器１４２ａおよび増幅器１４３ａがキャパシタを通じてダーリントン接続されたトランジスタを含んで構成される。
【0056】
増幅器１４２ａは、トランジスタＴｒ６ａと、トランジスタＴｒ６ｂと、抵抗Ｒ３１ａと、抵抗Ｒ３１ａと、抵抗Ｒ３２ａと、抵抗Ｒ３２ｂと、キャパシタＣ３１ａと、キャパシタＣ３１ｂとを含む。
【0057】
トランジスタＴｒ６ａ（第１の前段トランジスタ）は、ベースにキャパシタＣ３１ａを通じて信号ＲＦ１１が入力され、エミッタが抵抗Ｒ３２ａを通じて基準電位と電気的に接続され、コレクタが出力端子ｔ２０と電気的に接続される。トランジスタＴｒ６ａのベースには、抵抗Ｒ３１ａを通じてバイアス回路１４４のトランジスタｔｒ１ａのエミッタと電気的に接続され、バイアスが供給される。
【0058】
トランジスタＴｒ６ｂ（第１の後段トランジスタ）は、ベースがキャパシタＣ３１ｂを通じてトランジスタＴｒ６ａのエミッタと電気的に接続され、エミッタが抵抗Ｒ３２ｂを通じて基準電位と電気的に接続され、コレクタが出力端子ｔ２０と電気的に接続される。言い換えると、トランジスタＴｒ６ｂのベースは、キャパシタＣ３１ｂを通じて基準電位と電気的に接続されている。また、トランジスタＴｒ６ｂのベースには、抵抗Ｒ３１ｂを通じてバイアス回路１４４のトランジスタｔｒ１ｂのエミッタと電気的に接続され、バイアスが供給される。
【0059】
バイアス回路１４４は、増幅器１４２ａがダーリントン接続されたトランジスタｔｒ６ａおよびトランジスタｔｒ６ｂのそれぞれにバイアスを供給するための、トランジスタＴｒ１ａおよびトランジスタｔｒ１ｂを備える。トランジスタＴｒ１ａおよびトランジスタｔｒ１ｂのそれぞれは、トランジスタＴｒ１と同様であるため、その説明を省略する。
【0060】
このように、増幅器１４２ａは、トランジスタＴｒ６ａとトランジスタＴｒ６ｂとをキャパシタＣ３１ｂを通じてダーリントン接続して構成されている。通常のダーリントン接続では、キャパシタＣ３１ｂを介さずに、二つのトランジスタを電気的に接続する。仮に、この場合、トランジスタＴｒ６ａのベース電位が、トランジスタＴｒ６ｂのベースエミッタ間電圧と、自らのベースエミッタ間電圧との二つ分のベースエミッタ間電圧上昇する。また、トランジスタＴｒ６ａは、バイアス回路１４４のトランジスタＴｒ１ａからバイアスが供給される。すなわち、トランジスタＴｒ６ａとトランジスタＴｒ６ｂとをキャパシタＣ３１ｂを介さずにダーリントン接続する場合、バイアス回路１４４のトランジスタＴｒ１ａのコレクタに供給する電源電圧は、三つ分のベースエミッタ間電圧が必要となり、高い電源電圧を用いる必要があるという問題が生じる。
【0061】
第１の変形例に係る歪み補償増幅回路１４０ａでは、キャパシタＣ３１ｂを通じてトランジスタＴｒ６ａとトランジスタＴｒ６ｂとをダーリントン接続することにより、低い電源電圧で構成することが可能となる。具体的には、トランジスタＴｒ６ｂのベースは、キャパシタＣ３１ｂを通じて基準電位と電気的に接続されているため、キャパシタＣ３１ｂのラインが直流パスとなる。よって、トランジスタＴｒ６ａは、キャパシタＣ３１ｂを設けていない場合は二つ分のベースエミッタ間電圧上昇するところ、一つ分のベースエミッタ間電圧だけ上昇する。これにより、電力増幅回路１００ａは低い電源電圧Ｖｂａｔｔで位相の変化を補償できる。
【0062】
【0063】
図７に示すように、第２の変形例に係る歪み補償増幅回路１４０ｂは、上記におけるバイポーラに替えて電界効果トランジスタで構成されている。また、第２の変形例に係る歪み補償増幅回路１４０ｂのバイアス制御回路１４５ｂにおいて、トランジスタＴｒ３のドレインには、抵抗素子（図３の抵抗Ｒ２２）に替えて電界効果トランジスタであるトランジスタＴｒ８を通じて制御信号ｃｔｒｌが入力され、トランジスタＴｒ４のドレインには、抵抗素子（図３の抵抗Ｒ２５）に替えて電界効果トランジスタであるトランジスタＴｒ９を通じて制御信号ｃｔｒｌが入力される。トランジスタＴｒ９は、ソースとゲートとが電気的に接続される。
【0064】
第２の変形例に係る歪み補償増幅回路１４０ｂでは、バイアス制御回路１４５ｂにおいて抵抗素子に替えて能動負荷であるトランジスタＴｒ８およびトランジスタｔｒ９を用いることにより、抵抗値の絶対値のばらつきによる出力電圧が不安定になるという問題を解消することができる。
【0065】
【0066】
図８に示すように、第３の変形例に係る歪み補償増幅回路１４０ｃのバイアス回路１４４は、キャパシタと抵抗とで形成されるフィルタ回路１４４ａおよびフィルタ回路１４４ｂを含む。
【0067】
フィルタ回路１４４ａは、キャパシタＣ４１、抵抗Ｒ４１（第１の分圧抵抗素子）、抵抗Ｒ４２（第１の抵抗素子）を含む。キャパシタＣ４１は、一端がトランジスタＴｒ１のベースと電気的に接続され、他端が基準電位と電気的に接続される。抵抗Ｒ４１は、キャパシタＣ４１と並列に接続される。トランジスタＴｒ１のベースは、抵抗Ｒ４２を通じてトランジスタＴｒ３のコレクタと電気的に接続される。すなわち、抵抗Ｒ４２はトランジスタＴｒ１のベースと直列に接続される。
【0068】
フィルタ回路１４４ｂは、キャパシタＣ４２、抵抗Ｒ４３（第２の分圧抵抗素子）、抵抗Ｒ４４（第２の抵抗素子）を含む。キャパシタＣ４２は、一端がトランジスタＴｒ２のベースと電気的に接続され、他端が基準電位と電気的に接続される。抵抗Ｒ４３は、キャパシタＣ４２と並列に接続される。トランジスタＴｒ２のベースは、抵抗Ｒ４４を通じてトランジスタＴｒ４のコレクタと電気的に接続される。すなわち、抵抗Ｒ４４はトランジスタＴｒ２のベースと直列に接続される。
【0069】
第３の変形例に係る歪み補償増幅回路１４０ｃでは、簡易な回路設計によって高周波成分を適切に減衰させることができる。
【0070】
＝＝＝第２実施形態に係る電力増幅回路１００ｂ＝＝＝
図９を参照して、第２実施形態に係る電力増幅回路１００ｂについて説明する。図９は、第２実施形態に係る電力増幅回路１００ｂの構成例を示す図である。なお、以下では、第１実施形態に係る電力増幅回路１００ａと共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については逐次言及しない。
図９を参照して、第２実施形態に係る電力増幅回路１００ｂについて説明する。図９は、第２実施形態に係る電力増幅回路１００ｂの構成例を示す図である。なお、以下では、第１実施形態に係る電力増幅回路１００ａと共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については逐次言及しない。
【0071】
図９に示すように、電力増幅回路１００ｂは、図１の電力増幅回路１００ａと比べて、出力増幅回路１５０ａが差動増幅回路で構成されている。具体的には、電力増幅回路１００ｂの出力増幅回路１５０ａは、増幅器１５１ａと、増幅器１５１ｂと、出力バイアス回路１５２と、分配回路１５３と、合成回路１５４とを含む。
【0072】
分配回路１５３は、歪み補償増幅回路１４０から出力される増幅信号ＲＦａｐを、第１の増幅信号ＲＦａｐ１と、第１の増幅信号ＲＦａｐ１の位相と１８０度異なる位相の第２の増幅信号ＲＦａｐ２とに分配する回路である。１８０度とは、略１８０度である場合も含み、例えば１３５度～２２５度の範囲を含む。分配回路１５３は、例えば、バラン、結合線路３ｄＢカプラなどの分布定数回路、またはウィルキンソン型分配器やウェブ型分配器などであってもよい。
【0073】
増幅器１５１ａは、増幅信号ＲＦａｐ１を増幅して出力信号ＲＦｏｕｔ１を出力する増幅器である。増幅器１５１ｂは、増幅信号ＲＦａｐ２を増幅して出力信号ＲＦｏｕｔ２を出力する増幅器である。このように、出力増幅回路１５０ａは、増幅器１５１ａと増幅器１５１ｂとが差動対を形成するように構成されている。
【0074】
出力バイアス回路１５２は、増幅器１５１ａおよび増幅器１５１ｂにバイアスを供給する回路である。
【0075】
合成回路１５４は、出力信号ＲＦｏｕｔ１と出力信号ＲＦｏｕｔ２とを合成して出力信号ＲＦｏｕｔを出力する回路である。
【0076】
電力増幅回路１００ｂでは、出力増幅回路１５０ａを差動対で構成することによって、歪み補償増幅回路１４０で利得の線形性を改善するとともに、高出力、高利得動作が可能となる。
【0077】
＝＝＝第３実施形態に係る電力増幅回路１００ｃ＝＝＝
図１０を参照して、第３実施形態に係る電力増幅回路１００ｃについて説明する。図１０は、第３実施形態に係る電力増幅回路１００ｃの構成例を示す図である。なお、以下では、第１実施形態に係る電力増幅回路１００ａと共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については逐次言及しない。
図１０を参照して、第３実施形態に係る電力増幅回路１００ｃについて説明する。図１０は、第３実施形態に係る電力増幅回路１００ｃの構成例を示す図である。なお、以下では、第１実施形態に係る電力増幅回路１００ａと共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については逐次言及しない。
【0078】
電力増幅回路１００ｃは、図１の電力増幅回路１００ａと比べて、出力増幅回路１５０ｂがドハティ増幅回路で構成されている。そして、電力増幅回路１００ｃは、例えば、ドライバ段の増幅回路が図１の歪み補償増幅回路１４０ではなく位相特性を調整する機能を有さない増幅回路１４０ａを含み、出力増幅回路１５０ｂに電力増幅回路１００ａの歪み補償増幅回路１４０の機能を有する増幅回路（歪み補償増幅回路１５５，１５６）を含むように構成される。
【0079】
出力増幅回路１５０ｂは、ピーク増幅回路１５１ｃと、キャリア増幅回路１５１ｄと、バイアス回路１５２ａと、分配回路１５３と、合成回路１５４と、歪み補償増幅回路１５５と、段間整合回路１５６ａ～１５６ｄとを含む。
【0080】
分配回路１５３は、ドライバ段の増幅回路１４０ａから出力される増幅信号ＲＦａｐを、増幅信号ＲＦａｐ１０と、増幅信号ＲＦａｐ１０の位相と９０度異なる位相の増幅信号ＲＦａｐ２０とに分配する回路である。分配回路１５３は、例えばバラン、結合線路３ｄＢカプラなどの分布定数回路、またはウィルキンソン型分配器やウェブ型分配器などを含んで構成されていてもよい。
【0081】
歪み補償増幅回路１５５は、歪み補償増幅回路１５５ａと、歪み補償増幅回路１５５ｂとを含む。歪み補償増幅回路１５５ａおよび歪み補償増幅回路１５５ｂは、例えば図１の歪み補償増幅回路１４０と同様の機能を有する回路である。すなわち、歪み補償増幅回路１５５ａおよび歪み補償増幅回路１５５ｂには、ドライバ段の増幅回路１４０から出力される増幅信号（入力信号ＲＦｉｎに対応する信号）からノードｎ２で分岐された入力制御信号ＲＦｓが入力される。また、歪み補償増幅回路１５５ａおよび歪み補償増幅回路１５５ｂは、例えば、図１の歪み補償増幅回路１４０における増幅器１４２に対応する増幅器（第３の増幅器，第５の増幅器）および増幅器１４３（第４の増幅器，第６の増幅器）のそれぞれに対応する増幅器を備える。
【0082】
歪み補償増幅回路１５５ａ（第１の増幅回路）は、入力制御信号ＲＦｓに基づき、後述するピーク増幅回路１５１ｃに入力される信号の電力の変化に対するピーク増幅回路１５１ｃの位相の変化を補償するように、図３の増幅器１４２に対応する増幅器（第３の増幅器）のゲイン（第３のゲイン）と、図３の増幅器１４３に対応する増幅器（第４の増幅器）のゲイン（第４のゲイン）とを制御する。歪み補償増幅回路１５５ａの構成は、図３と同様の構成であるとして、その説明を省略する。歪み補償増幅回路１５５ａは、増幅信号ＲＦａｐ１０を増幅して増幅信号ＲＦａｐ１１を出力する。
【0083】
歪み補償増幅回路１５５ｂ（第２の増幅回路）は、入力制御信号ＲＦｓの電力に基づき、後述するキャリア増幅回路１５１ｄに入力される信号の電力の変化に対するキャリア増幅回路１５１ｄの位相の変化を補償するように、図３の増幅器１４２に対応する増幅器（第５の増幅器）のゲイン（第５のゲイン）と、図３の増幅器１４３に対応する増幅器（第６の増幅器）のゲイン（第６のゲイン）とを制御する。歪み補償増幅回路１５５ｂの構成は、図３と同様の構成であるとして、その説明を省略する。歪み補償増幅回路１５５ｂは、増幅信号ＲＦａｐ２０を増幅して増幅信号ＲＦａｐ２１を出力する。
【0084】
ピーク増幅回路１５１ｃは、歪み補償増幅回路１５５ａから出力される増幅信号ＲＦａｐ１１が段間整合回路１５６ａを通じて入力される。ピーク増幅回路１５１ｃは、増幅信号ＲＦａｐ１１を増幅して増幅信号ＲＦａｐ１２を出力する。ピーク増幅回路１５１ｃは、例えば、入力される信号の電圧レベルが所定の電力レベル以上の領域において増幅作用を有する。また、ピーク増幅回路１５１ｃは、使用条件によって、Ａ級、ＡＢ級、Ｂ級、Ｃ級にバイアスされてもよい。
【0085】
キャリア増幅回路１５１ｄは、歪み補償増幅回路１５５ｂから出力される増幅信号ＲＦａｐ２１が段間整合回路１５６ｂを通じて入力される。キャリア増幅回路１５１ｄは、増幅信号ＲＦａｐ２１を増幅して増幅信号ＲＦａｐ２２を出力する。キャリア増幅回路１５１ｄは、例えば、Ａ級、ＡＢ級またはＢ級にバイアスされる。すなわち、キャリア増幅回路１５１ｄは、小さい瞬時入力電力など入力信号の電力レベルに関係なく、入力される信号を増幅して増幅信号を出力する。
【0086】
合成回路１５４は、例えば、ピーク増幅回路１５１ｃから出力される増幅信号ＲＦａｐ１２と、キャリア増幅回路１５１ｄから出力される増幅信号ＲＦａｐ２２と、が合成された出力信号ＲＦｏｕｔを出力する。
【0087】
電力増幅回路１００ｃでは、例えば、出力増幅回路１５０ｂをドハティ増幅回路で構成することによって、ピーク増幅回路１５１ｃが動作するとその働きにより負荷インピーダンスが半分の値となる。これにより、電力増幅回路１００ｃのバックオフ効率が改善される。さらに、電力増幅回路１００ｃでは、出力増幅回路１５０ｂのキャリア増幅回路１５１ｄおよびピーク増幅回路１５１ｃのそれぞれに、入力信号ＲＦｉｎの電力の変化に基づく位相の変化を改善するための歪み補償増幅回路１５５ａ，１５５ｂを設けることにより、利得の線形性を改善することができる。
【0088】
【0089】
図１１に示すように、第４の変形例に係る電力増幅回路１００ｃは、図１０の電力増幅回路１００ｃと比べて、出力増幅回路１５０ｃにおいて、ピーク増幅回路１５１ｃには歪み補償増幅回路１５５が設けられるものの、キャリア増幅回路１５１ｄには図１０に示す歪み補償増幅回路１５５ｂに替えて位相特性を調整する機能を有さない増幅回路１５５ｃが設けられて構成されている。すなわち、第４の変形例に係る電力増幅回路１００ｃは、ピーク増幅回路１５１ｃのみの位相特性を補償するように構成されている。
【0090】
ピーク増幅回路１５１ｃは、キャリア増幅回路１５１ｄに比べて低いバイアスで動作させる必要があるため、出力信号の位相がキャリア増幅回路１５１ｄの出力信号の位相より歪みやすい。第４の変形例に係る電力増幅回路１００ｃでは、出力信号の位相がより歪むピーク増幅回路１５１ｃの位相の変化を補償することによって、簡易な回路構成により利得の線形性を改善することができる。
【0091】
【0092】
図１２に示すように、第５の変形例に係る電力増幅回路１００ｃは、図１０の電力増幅回路１００ｃと比べて、出力増幅回路１５０ｄの分配回路１５３が、例えば、増幅信号ＲＦａｐ１０と、増幅信号ＲＦａｐ１０と同相の増幅信号ＲＦａｐ２０とを分配する。
【0093】
歪み補償増幅回路１５５ｂは、増幅信号ＲＦａｐ１０の位相と９０度異なるように増幅信号ＲＦａｐ２０の位相を調整する。さらに、歪み補償増幅回路１５５ｂは、入力制御信号ＲＦｓの電力に基づき、キャリア増幅回路１５１ｄに入力される信号の電力の変化に対するキャリア増幅回路１５１ｄの位相の変化を補償するように、図３の増幅器１４２に対応する増幅器（第５の増幅器）のゲイン（第５のゲイン）と、図３の増幅器１４３に対応する増幅器（第６の増幅器）のゲイン（第６のゲイン）とを制御する。歪み補償増幅回路１５５ｂの構成は、図３と同様の構成であるとして、その説明を省略する。なお、図１２においては、歪み補償増幅回路１５５ａ、１５５ｂのそれぞれは、ピーク増幅回路１５１ｃおよびキャリア増幅回路１５１ｄのそれぞれの前段に設けられているように説明したがこれに限定されない。例えば、歪み補償増幅回路は、ピーク増幅回路１５１ｃの前段のみ、或いは、キャリア増幅回路１５１ｄの前段のみに設けられていてもよい。
【0094】
第５の変形例に係る電力増幅回路１００ｃでは、段間整合回路を削減でき、ピーク増幅回路１５１ｃおよびキャリア増幅回路１５１ｄの位相の変化を補償することができるため、簡易な回路構成により線形性を改善することができる。
【0095】
【0096】
図１３に示すように、電力増幅回路１００ａにおいて、例えば、入力整合回路１１０および歪み補償増幅回路１４０がシリコンを含む基板材料とする半導体集積回路（図１３の一点鎖線）に実装され、段間整合回路１２０および出力増幅回路１５０が化合物半導体基板とする集積回路（図１３の二点鎖線）に実装され、出力整合回路１３０がパッケージ基板に実装される。化合物半導体基板は、例えばガリヒ素で構成される。
【0097】
すなわち、電力増幅回路１００ａは、ドライバ段の増幅回路が形成されるシリコンのチップと、パワー段の増幅回路が形成される化合物のチップとの二つのチップで構成される。このように、電力増幅回路１００ａでは、ドライバ段の増幅回路をシリコンのチップに形成することにより、配線の微細化が可能となり、回路を小型化でき、低コスト化を図ることができる。
【0098】
【0099】
図９に示す電力増幅回路１００ｂでは、入力整合回路１１０および歪み補償増幅回路１４０がシリコンを基板材料とする半導体集積回路に実装され、分配回路１５３および出力増幅回路１５０ａが化合物半導体基板とする集積回路に実装され、出力整合回路１３０がパッケージ基板に実装されていてもよい。
【0100】
図１０に示す電力増幅回路１００ｃでは、入力整合回路１１０、増幅回路１４０ａ、バイアス回路１４０ｂ１、分配回路１５３、段間整合回路１５６ａ，１５６ｃおよび歪み補償増幅回路１５５ａ，１５５ｂがシリコンを基板材料とする半導体集積回路に実装され、段間整合回路１５６ｂ，１５６ｄ、ピーク増幅回路１５１ｃ、キャリア増幅回路１５１ｄ、バイアス回路１５２ａおよび合成回路１５４が化合物半導体基板とする集積回路に実装され、出力整合回路１３０がパッケージ基板に実装されていてもよい。図１１および図１２も同様に、段間整合回路１５６ｂ，１５６ｄよりも入力側の各構成要素がシリコンを基板材料とする半導体集積回路に実装される。
【0101】
これにより、電力増幅回路１００ｂおよび電力増幅回路１００ｃにおいても電力増幅回路１００ａと同様に、配線の微細化が可能となり、回路を小型化でき、低コスト化を図ることができる。
【0102】
＝＝＝まとめ＝＝＝
＜１＞本開示の例示的な実施形態に係る電力増幅回路１００ａは、歪み補償増幅回路１４０であって、入力信号ＲＦｉｎから分配された信号ＲＦ１１（第１の信号）を第１のゲインで増幅する増幅器１４２（第１の増幅器）と、増幅器１４２（第１の増幅器）に並列接続される増幅器１４３（第２の増幅器）であって、入力信号ＲＦｉｎから分配され、信号ＲＦ１１（第１の信号）と位相が異なる信号ＲＦ１２（第２の信号）を第２のゲインで増幅する増幅器１４３（第２の増幅器）と、を含み、増幅器１４２（第１の増幅器）から出力される信号と、増幅器１４３（第２の増幅器）から出力される信号と、が合成された増幅信号ＲＦａｐを出力する歪み補償増幅回路１４０と、増幅信号ＲＦａｐを増幅した出力信号ＲＦｏｕｔを出力する出力増幅回路１５０と、を備え、歪み補償増幅回路１４０は、入力信号ＲＦｉｎの電力に基づいて、出力増幅回路１５０に入力される信号の電力の変化に対する出力増幅回路１５０の位相の変化を補償するように、第１のゲインと、第２のゲインと、を制御する制御回路１４５をさらに含む。これにより、電力増幅回路１００ａは、より広い動作条件において、利得の線形性を改善可能となり、信号の品質を改善することができる。
＜１＞本開示の例示的な実施形態に係る電力増幅回路１００ａは、歪み補償増幅回路１４０であって、入力信号ＲＦｉｎから分配された信号ＲＦ１１（第１の信号）を第１のゲインで増幅する増幅器１４２（第１の増幅器）と、増幅器１４２（第１の増幅器）に並列接続される増幅器１４３（第２の増幅器）であって、入力信号ＲＦｉｎから分配され、信号ＲＦ１１（第１の信号）と位相が異なる信号ＲＦ１２（第２の信号）を第２のゲインで増幅する増幅器１４３（第２の増幅器）と、を含み、増幅器１４２（第１の増幅器）から出力される信号と、増幅器１４３（第２の増幅器）から出力される信号と、が合成された増幅信号ＲＦａｐを出力する歪み補償増幅回路１４０と、増幅信号ＲＦａｐを増幅した出力信号ＲＦｏｕｔを出力する出力増幅回路１５０と、を備え、歪み補償増幅回路１４０は、入力信号ＲＦｉｎの電力に基づいて、出力増幅回路１５０に入力される信号の電力の変化に対する出力増幅回路１５０の位相の変化を補償するように、第１のゲインと、第２のゲインと、を制御する制御回路１４５をさらに含む。これにより、電力増幅回路１００ａは、より広い動作条件において、利得の線形性を改善可能となり、信号の品質を改善することができる。
【0103】
＜２＞本開示の例示的な実施形態に係る電力増幅回路１００ａは、歪み補償増幅回路１４０は、増幅器１４２（第１の増幅器）に第１のバイアスを供給し、増幅器１４３（第２の増幅器）に第２のバイアスを供給するバイアス回路１４４をさらに含み、制御回路１４５は、入力信号ＲＦｉｎの電力に基づいて、第１のバイアスと、第２のバイアスと、を制御する。これにより、電力増幅回路１００ａは、利得の線形性を改善可能となり、信号の品質を改善することができる。
【0104】
＜３＞本開示の例示的な実施形態に係る電力増幅回路１００ａにおいて、バイアス回路１４４は、増幅器１４２（第１の増幅器）に第１のバイアスを供給するトランジスタＴｒ１（第１のトランジスタ）と、増幅器１４３（第２の増幅器）に第２のバイアスを供給するトランジスタＴｒ２（第２のトランジスタ）と、を含み、制御回路１４５は、トランジスタＴｒ３（第３のトランジスタ）と、トランジスタＴｒ４（第４のトランジスタ）と、で差動対を構成する差動回路と、トランジスタＴｒ３（第３のトランジスタ）のエミッタまたはソースと、トランジスタＴｒ４（第４のトランジスタ）のエミッタまたはソースと、の接続点から、電流を引き抜くトランジスタＴｒ５（第５のトランジスタ）と、を含み、トランジスタＴｒ３（第３のトランジスタ）は、コレクタまたはドレインがトランジスタＴｒ１（第１のトランジスタ）のベースまたはゲートと電気的に接続され、エミッタまたはソースがトランジスタＴｒ５（第５のトランジスタ）のコレクタまたはドレインと電気的に接続され、トランジスタＴｒ４（第４のトランジスタ）は、ベースまたはゲートに入力信号ＲＦｉｎの電力が供給され、コレクタまたはドレインがトランジスタＴｒ２（第２のトランジスタ）のベースまたはゲートと電気的に接続され、エミッタまたはソースがトランジスタＴｒ５（第５のトランジスタ）のコレクタまたはドレインと電気的に接続される、を含む＜１＞または＜２＞に記載の電力増幅回路。これにより、電力増幅回路１００ａは、利得の線形性を改善可能となり、信号の品質を改善することができる。
【0105】
＜４＞本開示の例示的な実施形態に係る電力増幅回路１００ｂにおいて、出力増幅回路１５０ａは、増幅信号ＲＦａｐを、増幅信号ＲＦａｐ１（第１の増幅信号）と、増幅信号ＲＦａｐ１（第１の増幅信号）の位相と１８０度異なる位相の増幅信号ＲＦａｐ２（第２の増幅信号）と、に分配する分配回路１５３（第２の分配回路）と、増幅信号ＲＦａｐ１（第１の増幅信号）を増幅した出力信号ＲＦｏｕｔ１（第１の出力信号）を出力する増幅器１５１ａ（第３の増幅器）と、増幅信号ＲＦａｐ２（第２の増幅信号）を増幅した第２の出力信号を出力する第４の増幅器と、出力信号ＲＦｏｕｔ１（第１の出力信号）と、出力信号ＲＦｏｕｔ２（第２の出力信号）と、が合成された出力信号ＲＦｏｕｔを出力する合成回路１５４とを含む、＜１＞から＜３＞のいずれか一つに記載の電力増幅回路。これにより、電力増幅回路１００ｂでは、歪み補償増幅回路１４０で利得の線形性を改善するとともに、高出力、高利得動作が可能となる。
【0106】
＜５＞本開示の例示的な実施形態に係る電力増幅回路１００ｃにおいて、歪み補償増幅回路は、入力信号ＲＦｉｎ（図１０では増幅信号ＲＦａｐ）から分配された増幅信号ＲＦａｐ１０（第１の入力信号）を増幅した増幅信号ＲＦａｐ１１（第１の増幅信号）を出力する歪み補償増幅回路１５５ａ（第１の増幅回路）と、入力信号ＲＦｉｎ（図１０では増幅信号ＲＦａｐ）が分配された、増幅信号ＲＦａｐ１０（第１の入力信号）と位相が９０度異なる増幅信号ＲＦａｐ２０（第２の入力信号）を増幅した増幅信号ＲＦａｐ２１（第２の増幅信号）を出力する増幅回路１５５ｃ（第２の増幅回路）と、を含み、出力増幅回路１５０ｂは、増幅信号ＲＦａｐ１１（第１の増幅信号）を増幅するピーク増幅回路１５１ｃと、増幅信号ＲＦａｐ２１（第２の増幅信号）を増幅するキャリア増幅回路１５１ｄと、を含み、歪み補償増幅回路１５５ａ（第１の増幅回路）は、増幅信号ＲＦａｐ１０（第１の入力信号）から分配された第３の信号（図３の信号ＲＦ１１）を第３のゲインで増幅する第３の増幅器（図３の増幅器１４２）と、第３の増幅器（図３の増幅器１４２）に並列接続される第４の増幅器（図３の増幅器１４３）であって、増幅信号ＲＦａｐ１０（第１の入力信号）から分配され、第３の信号（図３の信号ＲＦ１１）と位相が異なる第４の信号（図３の信号ＲＦ１２）を第４のゲインで増幅する第４の増幅器（図３の増幅器１４３）と、入力信号ＲＦｉｎの電力に基づいて、ピーク増幅回路１５１ｃに入力される信号の電力の変化に対するピーク増幅回路１５１ｃの位相の変化を補償するように、第３のゲインと、第４のゲインと、を制御する第１の制御回路（図３の制御回路１４５）と、を含む＜１＞から＜３＞のいずれか一つに記載の電力増幅回路。これにより、電力増幅回路１００ｃは、バックオフ効率を改善するとともに、利得の線形性を改善することができる。
【0107】
＜６＞本開示の例示的な実施形態に係る電力増幅回路１００ｃにおいて、歪み補償増幅回路１５５ｂ（第２の増幅回路）は、増幅信号ＲＦａｐ２０（第２の入力信号）から分配された第５の信号（図３の信号ＲＦ１１）を第５のゲインで増幅する第５の増幅器（図３の増幅器１４２）と、第５の増幅器（図３の増幅器１４２）に並列接続される第６の増幅器（図３の増幅器１４３）であって、増幅信号ＲＦａｐ２０（第２の入力信号）から分配され、第５の信号（図３の信号ＲＦ１１）と位相が異なる第６の信号（図３の信号ＲＦ１２）を第６のゲインで増幅する第６の増幅器（図３の増幅器１４３）と、入力信号ＲＦｉｎの電力に基づいて、キャリア増幅回路１５１ｄに入力される信号の電力の変化に対するキャリア増幅回路１５１ｄの位相の変化を補償するように、第５のゲインと、第６のゲインと、を制御する第２の制御回路（図３の制御回路１４５）と、を含む＜５＞に記載の電力増幅回路。これにより、電力増幅回路１００ｃは、バックオフ効率を改善するとともに、利得の線形性を改善することができる。
【0108】
＜７＞本開示の例示的な実施形態に係る電力増幅回路１００ｃにおいて、歪み補償増幅回路は、入力信号ＲＦｉｎが分配された増幅信号ＲＦａｐ１０（第１の入力信号）を増幅した増幅信号ＲＦａｐ１１（第１の増幅信号）を出力する歪み補償増幅回路１５５ａ（第１の増幅回路）と、入力信号ＲＦｉｎが分配された増幅信号ＲＦａｐ２０（第２の入力信号）を増幅した増幅信号ＲＦａｐ２１（第２の増幅信号）を出力する歪み補償増幅回路１５５ｂ（第２の増幅回路）と、を含み、出力増幅回路１５０ｄは、増幅信号ＲＦａｐ１１（第１の増幅信号）を増幅するピーク増幅回路１５１ｃと、増幅信号ＲＦａｐ２１（第２の増幅信号）を増幅するキャリア増幅回路１５１ｄと、を含み、歪み補償増幅回路１５５ａ（第１の増幅回路）は、増幅信号ＲＦａｐ１０（第１の入力信号）から分配された第３の信号を第３のゲインで増幅する第３の増幅器（図３の増幅器１４２）と、第３の増幅器（図３の増幅器１４２）に並列接続される第４の増幅器（図３の増幅器１４３）であって、増幅信号ＲＦａｐ１０（第１の入力信号）から分配され、第３の信号と位相が異なる第４の信号を第４のゲインで増幅する第４の増幅器（図３の増幅器１４３）と、入力信号ＲＦｉｎの電力に基づいて、ピーク増幅回路１５１ｃに入力される信号の電力の変化に対するピーク増幅回路１５１ｃの位相の変化を補償するように、第３のゲインと、第４のゲインと、を制御する第１の制御回路（図３の制御回路１４５）と、を含み、歪み補償増幅回路１５５ｂ（第２の増幅回路）は、増幅信号ＲＦａｐ２０（第２の入力信号）から分配された第５の信号を第５のゲインで増幅する第５の増幅器（図３の増幅器１４２）と、第５の増幅器（図３の増幅器１４２）に並列接続される第６の増幅器（図３の増幅器１４３）であって、増幅信号ＲＦａｐ２０（第２の入力信号）から分配され、第５の信号と位相が異なる第６の信号を第６のゲインで増幅する第６の増幅器（図３の増幅器１４３）と、入力信号ＲＦｉｎの電力に基づいて、キャリア増幅回路１５１ｄに入力される信号の電力の変化に対するキャリア増幅回路１５１ｄの位相の変化を補償するように、第５のゲインと、第６のゲインと、を制御する第２の制御回路（図３の制御回路１４５）と、を含み、第１の制御回路（図３の制御回路１４５）、および、第２の制御回路（図３の制御回路１４５）の少なくとも一方は、増幅信号ＲＦａｐ１０（第１の入力信号）の位相と９０度異なるように増幅信号ＲＦａｐ２０（第２の入力信号）の位相を調整する、＜１＞から＜３＞のいずれか一つに記載の電力増幅回路。これにより、電力増幅回路１００ｃでは、段間整合回路を削減でき、ピーク増幅回路１５１ｃおよびキャリア増幅回路１５１ｄの位相の変化を補償することができるため、簡易な回路構成により線形性を改善することができる。
【0109】
＜８＞本開示の例示的な実施形態に係る電力増幅回路１００ａにおいて、増幅器１４２ａ（第１の増幅器）は、ベースまたはゲートに信号ＲＦ１１（第１の信号）が入力され、エミッタまたはソースが基準電位と電気的に接続されるトランジスタＴｒ６ａ（第１の前段トランジスタ）と、エミッタまたはソースが基準電位と電気的に接続され、ベースまたはゲートがキャパシタＣ３１ｂ（第１のキャパシタ）を通じてトランジスタＴｒ６ａ（第１の前段トランジスタ）のエミッタまたはソースと電気的に接続されるトランジスタＴｒ６ｂ（第１の後段トランジスタ）と、を含み、増幅器１４３ａ（第２の増幅器）は、ベースまたはゲートに信号ＲＦ１２（第２の信号）が入力され、エミッタまたはソースが基準電位と電気的に接続されるトランジスタＴｒ７ａ（第２の前段トランジスタ）と、エミッタまたはソースが基準電位と電気的に接続され、ベースまたはゲートが第２のキャパシタを通じてトランジスタＴｒ７ａ（第２の前段トランジスタ）のエミッタまたはソースと電気的に接続されるトランジスタＴｒ７ｂ（第２の後段トランジスタ）と、を含み、歪み補償増幅回路１４０ａは、トランジスタＴｒ６ｂ（第１の後段トランジスタ）のコレクタまたはドレインと、トランジスタＴｒ７ｂ（第２の後段トランジスタ）のコレクタまたはドレインと、の接続点から増幅信号ＲＦａｐを出力する＜１＞から＜７＞のいずれか一つに記載の電力増幅回路。これにより、電力増幅回路１００ａは、低い電源電圧Ｖｂａｔｔで位相の変化を補償できる。
【0110】
＜９＞本開示の例示的な実施形態に係る電力増幅回路１００ａおいて、バイアス回路１４４は、増幅器１４２（第１の増幅器）に第１のバイアスを供給するトランジスタＴｒ１（第１のトランジスタ）と、増幅器１４３（第２の増幅器）に第２のバイアスを供給するトランジスタＴｒ２（第２のトランジスタ）と、高周波成分を減衰させるフィルタ回路１４４ａ（第１のフィルタ回路）と、高周波成分を減衰させるフィルタ回路１４４ｂ（第２のフィルタ回路）と、を含みトランジスタＴｒ１（第１のトランジスタ）は、制御回路１４５から第１のバイアスを制御するための信号が、フィルタ回路１４４ａ（第１のフィルタ回路）を通じてベースまたはゲートに入力され、トランジスタＴｒ２（第２のトランジスタ）は、制御回路１４５から第２のバイアスを制御するための信号が、フィルタ回路１４４ｂ（第２のフィルタ回路）を通じてベースまたはゲートに入力される＜１＞から＜８＞のいずれか一つに記載の電力増幅回路。これにより、電力増幅回路１００ａは、簡易な回路設計によって高周波成分を適切に減衰させることができる。
【0111】
＜１０＞本開示の例示的な実施形態に係る電力増幅回路１００ａにおいて、フィルタ回路１４４ａ（第１のフィルタ回路）は、トランジスタＴｒ１（第１のトランジスタ）のベースまたはゲートと直列に接続される抵抗Ｒ４１（第１の抵抗素子）と、一端がトランジスタＴｒ１（第１のトランジスタ）のベースまたはゲートと電気的に接続され、他端が基準電位に接続されるキャパシタＣ４１（第１のキャパシタ）と、キャパシタＣ４１（第１のキャパシタ）と並列接続される抵抗Ｒ４２（第１の分圧抵抗素子）と、を含み、フィルタ回路１４４ｂ（第２のフィルタ回路）は、トランジスタＴｒ２（第２のトランジスタ）のベースまたはゲートと直列に接続される抵抗Ｒ４３（第２の抵抗素子）と、一端がトランジスタＴｒ２（第２のトランジスタ）のベースまたはゲートと電気的に接続され、他端が基準電位に接続されるキャパシタＣ４２（第２のキャパシタ）と、キャパシタＣ４２（第２のキャパシタ）と並列接続される抵抗Ｒ４４（第２の分圧抵抗素子）と、を含む＜９＞に記載の電力増幅回路。これにより、電力増幅回路１００ａは、簡易な回路設計によって高周波成分を適切に減衰させることができる。
【0112】
＜１１＞本開示の例示的な実施形態に係る電力増幅回路１００ａにおいて、トランジスタＴｒ１（第１のトランジスタ）と、トランジスタＴｒ２（第２のトランジスタ）と、トランジスタＴｒ３（第３のトランジスタ）と、トランジスタＴｒ４（第４のトランジスタ）と、トランジスタＴｒ５（第５のトランジスタ）と、が電界効果トランジスタで構成される＜１＞から＜１０＞のいずれか一つに記載の電力増幅回路。これにより、電力増幅回路１００ａは、低い電源電圧で動作可能となる。
【0113】
＜１２＞本開示の例示的な実施形態に係る電力増幅回路１００ａにおいて、制御回路１４５は、トランジスタＴｒ３（第３のトランジスタ）のドレインに、トランジスタＴｒ８（第１の電界効果トランジスタ）を通じて、第１のバイアスの大きさを調整するための制御信号ｃｔｒｌが入力され、トランジスタＴｒ４（第４のトランジスタ）のドレインに、トランジスタＴｒ９（第２の電界効果トランジスタ）を通じて制御信号ｃｔｒｌが入力される＜１１＞に記載の電力増幅回路。これにより、電力増幅回路１００ａは、抵抗値の絶対値のばらつきによる出力電圧が不安定になるという問題を解消することができる。
【0114】
＜１３＞本開示の例示的な実施形態に係る電力増幅回路１００ａにおいて、歪み補償増幅回路１４０は、シリコン基板に形成され、出力増幅回路１５０は、化合物半導体基板に形成される＜１＞から＜１２＞のいずれか一つに記載の電力増幅回路。これにより、電力増幅回路１００ａでは、ドライバ段の増幅回路をシリコンのチップに形成することにより、配線の微細化が可能となり、回路を小型化でき、低コスト化を図ることができる。
【0115】
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【0116】
１００ａ，１００ａ，１００ｃ…電力増幅回路、１１０…入力整合回路、１２０…段間整合回路、１３０…出力整合回路、１４０，１４０ａ，１４０ｂ，１４０ｃ…歪み補償増幅回路、１４１…分配回路、１４２，１４３…増幅器、１４４…バイアス回路、１４５…制御回路、１５０，１５０ａ，１５０ｂ，１５０ｃ，１５０ｄ…出力増幅回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】