ホーム > 特許ランキング > 千住金属工業株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024145229
(43)【公開日】2024-10-15
(54)【発明の名称】電子装置の製造方法および電子装置
(51)【国際特許分類】
H01L 21/60 20060101AFI20241004BHJP
H05K 3/34 20060101ALI20241004BHJP
B23K 35/26 20060101ALN20241004BHJP
C22C 12/00 20060101ALN20241004BHJP
C22C 13/02 20060101ALN20241004BHJP
【ＦＩ】
H01L21/92 602K
H05K3/34 505E
H05K3/34 503Z
H01L21/92 604S
B23K35/26 310A
B23K35/26 310C
C22C12/00
C22C13/02
【審査請求】有
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2023057491
(22)【出願日】2023-03-31
(11)【特許番号】
(45)【特許公報発行日】2024-01-10
(71)【出願人】
【識別番号】000199197
【氏名又は名称】千住金属工業株式会社
(74)【代理人】
【識別番号】100110928
【弁理士】
【氏名又は名称】速水 進治
(72)【発明者】
【氏名】浅見 愛
(72)【発明者】
【氏名】▲高▼木 晶子
(72)【発明者】
【氏名】吉田 久彦
【テーマコード（参考）】
5E319
【Ｆターム（参考）】
5E319AA03
5E319AA07
5E319AB06
5E319AC02
5E319AC03
5E319BB04
5E319CC33
5E319CD21
5E319GG20
(57)【要約】
【課題】耐衝撃性に優れた電子装置の製造方法を提供する。
【解決手段】本発明の電子装置の製造方法は、半導体チップの下面の電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の上部固定材料を接触させつつ、低融点はんだからなるはんだボールの上部を接合して、はんだバンプを形成するはんだバンプ形成工程と、実装基板の上面の電極部に対して、半導体チップに接合されたはんだバンプの下部を接合する実装工程と、を含み、はんだバンプ形成工程において、上部固定材料中のフラックス残渣の樹脂硬化物が、半導体チップの下面と前記はんだバンプの上部とに保持された状態となるものである。
【選択図】図１
【解決手段】本発明の電子装置の製造方法は、半導体チップの下面の電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の上部固定材料を接触させつつ、低融点はんだからなるはんだボールの上部を接合して、はんだバンプを形成するはんだバンプ形成工程と、実装基板の上面の電極部に対して、半導体チップに接合されたはんだバンプの下部を接合する実装工程と、を含み、はんだバンプ形成工程において、上部固定材料中のフラックス残渣の樹脂硬化物が、半導体チップの下面と前記はんだバンプの上部とに保持された状態となるものである。
【選択図】図１
【特許請求の範囲】
【請求項1】
半導体チップの下面の電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の上部固定材料を接触させつつ、低融点はんだからなるはんだボールの上部を接合して、はんだバンプを形成するはんだバンプ形成工程と、
実装基板の上面の電極部に対して、前記半導体チップに接合された前記はんだバンプの下部を接合する実装工程と、を含み、
前記はんだバンプ形成工程において、前記上部固定材料中のフラックス残渣の樹脂硬化物が、前記半導体チップの下面と前記はんだバンプの上部とに保持された状態となる、電子装置の製造方法。
実装基板の上面の電極部に対して、前記半導体チップに接合された前記はんだバンプの下部を接合する実装工程と、を含み、
前記はんだバンプ形成工程において、前記上部固定材料中のフラックス残渣の樹脂硬化物が、前記半導体チップの下面と前記はんだバンプの上部とに保持された状態となる、電子装置の製造方法。
【請求項2】
請求項１に記載の電子装置の製造方法であって、
前記実装工程は、
前記半導体チップに接合された前記はんだバンプの下部に対して、または前記実装基板の上面の前記電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の下部固定材料を供給した後、
前記実装基板の上部の前記電極部に対して、前記はんだバンプの下部を接合させるものであり、
前記実装工程において、前記下部固定材料中のフラックス残渣の樹脂硬化物が、前記実装基板の上面と前記はんだバンプの下部とに保持された状態となる、電子装置の製造方法。
前記実装工程は、
前記半導体チップに接合された前記はんだバンプの下部に対して、または前記実装基板の上面の前記電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の下部固定材料を供給した後、
前記実装基板の上部の前記電極部に対して、前記はんだバンプの下部を接合させるものであり、
前記実装工程において、前記下部固定材料中のフラックス残渣の樹脂硬化物が、前記実装基板の上面と前記はんだバンプの下部とに保持された状態となる、電子装置の製造方法。
【請求項3】
請求項２に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨＢ、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂高さをＨＥとしたとき、ＨＥ／ＨＢ×１００から算出される樹脂高さ比が、１０％以上である、電子装置の製造方法。
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨＢ、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂高さをＨＥとしたとき、ＨＥ／ＨＢ×１００から算出される樹脂高さ比が、１０％以上である、電子装置の製造方法。
【請求項4】
請求項２に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷＢ、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂幅をＷＥとしたとき、ＷＥ／ＷＢ×１００から算出される樹脂幅比が、３０％以上である、電子装置の製造方法。
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷＢ、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂幅をＷＥとしたとき、ＷＥ／ＷＢ×１００から算出される樹脂幅比が、３０％以上である、電子装置の製造方法。
【請求項5】
請求項１または２に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板と前記半導体チップとの間の空隙の全てをモールドアンダーフィル材で充填する工程を含まない、電子装置の製造方法。
前記実装工程の後、前記実装基板と前記半導体チップとの間の空隙の全てをモールドアンダーフィル材で充填する工程を含まない、電子装置の製造方法。
【請求項6】
請求項１または２に記載の電子装置の製造方法であって、
前記はんだバンプ形成工程および前記実装工程の少なくとも一方の後に、フラックス残渣を洗浄する洗浄工程を実施しない、電子装置の製造方法。
前記はんだバンプ形成工程および前記実装工程の少なくとも一方の後に、フラックス残渣を洗浄する洗浄工程を実施しない、電子装置の製造方法。
【請求項7】
請求項１または２に記載の電子装置の製造方法であって、
固相線温度を融点としたとき、前記低融点はんだからなるはんだボールの融点が１８０℃以下である、電子装置の製造方法。
固相線温度を融点としたとき、前記低融点はんだからなるはんだボールの融点が１８０℃以下である、電子装置の製造方法。
【請求項8】
請求項１または２に記載の電子装置の製造方法であって、
前記熱硬化性フラックスが、熱硬化性樹脂および活性剤を含み、
前記熱硬化性ソルダペーストが、前記熱硬化性フラックスおよびはんだ粉を含む、電子装置の製造方法。
前記熱硬化性フラックスが、熱硬化性樹脂および活性剤を含み、
前記熱硬化性ソルダペーストが、前記熱硬化性フラックスおよびはんだ粉を含む、電子装置の製造方法。
【請求項9】
請求項１または２に記載の電子装置の製造方法であって、
前記熱硬化性フラックスまたは前記熱硬化性ソルダペーストに含まれる前記熱硬化性フラックスについて、示差熱走査熱量計（ＤＳＣ）を用い、昇温速度２０℃／ｍｉｎで、２５℃～２５０℃の範囲で測定されるＤＳＣ曲線に基づいて、発熱ピーク温度（℃）を測定したとき、
前記発熱ピーク温度が、前記低融点はんだからなるはんだボールの融点をＴ（℃）としたとき、［Ｔ＋１０］℃以上［Ｔ＋５０］℃以下である、電子装置の製造方法。
前記熱硬化性フラックスまたは前記熱硬化性ソルダペーストに含まれる前記熱硬化性フラックスについて、示差熱走査熱量計（ＤＳＣ）を用い、昇温速度２０℃／ｍｉｎで、２５℃～２５０℃の範囲で測定されるＤＳＣ曲線に基づいて、発熱ピーク温度（℃）を測定したとき、
前記発熱ピーク温度が、前記低融点はんだからなるはんだボールの融点をＴ（℃）としたとき、［Ｔ＋１０］℃以上［Ｔ＋５０］℃以下である、電子装置の製造方法。
【請求項10】
実装基板と、
半導体チップと、
前記実装基板の上面の電極部と半導体チップの下面の電極部とを接合する低融点はんだからなるはんだバンプと、を備え、
前記半導体チップの下面と前記はんだバンプの上部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される上部樹脂補強部を備える、電子装置。
半導体チップと、
前記実装基板の上面の電極部と半導体チップの下面の電極部とを接合する低融点はんだからなるはんだバンプと、を備え、
前記半導体チップの下面と前記はんだバンプの上部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される上部樹脂補強部を備える、電子装置。
【請求項11】
請求項１０に記載の電子装置であって、
前記実装基板の上面と前記はんだバンプの下部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される下部樹脂補強部を備える、電子装置。
前記実装基板の上面と前記はんだバンプの下部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される下部樹脂補強部を備える、電子装置。
【請求項12】
請求項１１に記載の電子装置であって、
前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨＢ、前記下部樹脂補強部の樹脂高さをＨＥとしたとき、ＨＥ／ＨＢ×１００から算出される樹脂高さ比が、１０％以上である、電子装置。
前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨＢ、前記下部樹脂補強部の樹脂高さをＨＥとしたとき、ＨＥ／ＨＢ×１００から算出される樹脂高さ比が、１０％以上である、電子装置。
【請求項13】
請求項１１に記載の電子装置であって、
前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷＢ、前記下部樹脂補強部の樹脂幅をＷＥとしたとき、ＷＥ／ＷＢ×１００から算出される樹脂幅比が、３０％以上である、電子装置。
前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷＢ、前記下部樹脂補強部の樹脂幅をＷＥとしたとき、ＷＥ／ＷＢ×１００から算出される樹脂幅比が、３０％以上である、電子装置。
【請求項14】
請求項１０または１１に記載の電子装置であって、
前記実装基板の上面と前記半導体チップの下面との間において、モールドアンダーフィル材が充填していない空隙部が形成されている、電子装置。
前記実装基板の上面と前記半導体チップの下面との間において、モールドアンダーフィル材が充填していない空隙部が形成されている、電子装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子装置の製造方法および電子装置に関する。
【背景技術】
【0002】
これまで電子装置の製造過程で使用されるはんだ接合方法について様々な開発がなされてきた。
この種の技術として、例えば、特許文献１に記載の技術が知られている。特許文献１には、バンプ付電子部品のはんだバンプに、第１のボンドを塗布した後、基板の電極に位置合わせして搭載した後、第２のボンドをディスペンサによりバンプ付電子部品と基板との間の全体に充填する方法が記載されている（特許文献１の図１～２など）。
この種の技術として、例えば、特許文献１に記載の技術が知られている。特許文献１には、バンプ付電子部品のはんだバンプに、第１のボンドを塗布した後、基板の電極に位置合わせして搭載した後、第２のボンドをディスペンサによりバンプ付電子部品と基板との間の全体に充填する方法が記載されている（特許文献１の図１～２など）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０００－０３１１８７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、本発明者が検討した結果、上記特許文献１に記載の電子装置の製造方法において、電子装置の耐衝撃性の点で改善の余地があることが判明した。
【課題を解決するための手段】
【0005】
一般的に、低融点を有する低温はんだを使用してはんだ接合した場合、落下時における電子装置の耐衝撃性が低いことが知られている。
そこで、上記の特許文献１のはんだ接続方法のように、低温はんだバンプの下部と実装基板の上面とを熱硬化性樹脂で補強することを検討したが、耐衝撃性を十分に高められないでいた。
本発明者により、低温はんだバンプを使用した電子装置について、落下時の破断箇所を観察した結果、半導体チップの下面と低温はんだバンプの下部との間に多くの破断箇所が確認された。
このような知見に基づきさらに鋭意研究したところ、半導体チップの下面にある電極部と低温はんだバンプの下部とのはんだ接続構造を樹脂補強することにより、低温はんだを使用した電子装置における耐衝撃性を高められることを見出し、本発明を完成するに至った。
そこで、上記の特許文献１のはんだ接続方法のように、低温はんだバンプの下部と実装基板の上面とを熱硬化性樹脂で補強することを検討したが、耐衝撃性を十分に高められないでいた。
本発明者により、低温はんだバンプを使用した電子装置について、落下時の破断箇所を観察した結果、半導体チップの下面と低温はんだバンプの下部との間に多くの破断箇所が確認された。
このような知見に基づきさらに鋭意研究したところ、半導体チップの下面にある電極部と低温はんだバンプの下部とのはんだ接続構造を樹脂補強することにより、低温はんだを使用した電子装置における耐衝撃性を高められることを見出し、本発明を完成するに至った。
【0006】
本発明の一態様によれば、以下の電子装置の製造方法および電子装置が提供される。
１． 半導体チップの下面の電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の上部固定材料を接触させつつ、低融点はんだからなるはんだボールの上部を接合して、はんだバンプを形成するはんだバンプ形成工程と、
実装基板の上面の電極部に対して、前記半導体チップに接合された前記はんだバンプの下部を接合する実装工程と、を含み、
前記はんだバンプ形成工程において、前記上部固定材料中のフラックス残渣の樹脂硬化物が、前記半導体チップの下面と前記はんだバンプの上部とに保持された状態となる、電子装置の製造方法。
２． １．に記載の電子装置の製造方法であって、
前記実装工程は、
前記半導体チップに接合された前記はんだバンプの下部に対して、または前記実装基板の上面の前記電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の下部固定材料を供給した後、
前記実装基板の上部の前記電極部に対して、前記はんだバンプの下部を接合させるものであり、
前記実装工程において、前記下部固定材料中のフラックス残渣の樹脂硬化物が、前記実装基板の上面と前記はんだバンプの下部とに保持された状態となる、電子装置の製造方法。
３． ２．に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨＢ、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂高さをＨＥとしたとき、ＨＥ／ＨＢ×１００から算出される樹脂高さ比が、１０％以上である、電子装置の製造方法。
４． ２．に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷＢ、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂幅をＷＥとしたとき、ＷＥ／ＷＢ×１００から算出される樹脂幅比が、３０％以上である、電子装置の製造方法。
５． １．～４．のいずれか一つに記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板と前記半導体チップとの間の空隙の全てをモールドアンダーフィル材で充填する工程を含まない、電子装置の製造方法。
６． １．～５．のいずれか一つに記載の電子装置の製造方法であって、
前記はんだバンプ形成工程および前記実装工程の少なくとも一方の後に、フラックス残渣を洗浄する洗浄工程を実施しない、電子装置の製造方法。
７． １．～６．のいずれか一つに記載の電子装置の製造方法であって、
固相線温度を融点としたとき、前記低融点はんだからなるはんだボールの融点が１８０℃以下である、電子装置の製造方法。
８． １．～７．のいずれか一つに記載の電子装置の製造方法であって、
前記熱硬化性フラックスが、熱硬化性樹脂および活性剤を含み、
前記熱硬化性ソルダペーストが、前記熱硬化性フラックスおよびはんだ粉を含む、電子装置の製造方法。
９． １．～８．のいずれか一つに記載の電子装置の製造方法であって、
前記熱硬化性フラックスまたは前記熱硬化性ソルダペーストに含まれる前記熱硬化性フラックスについて、示差熱走査熱量計（ＤＳＣ）を用い、昇温速度２０℃／ｍｉｎで、２５℃～２５０℃の範囲で測定されるＤＳＣ曲線に基づいて、発熱ピーク温度（℃）を測定したとき、
前記発熱ピーク温度が、前記低融点はんだからなるはんだボールの融点をＴ（℃）としたとき、［Ｔ＋１０］℃以上［Ｔ＋５０］℃以下である、電子装置の製造方法。
１０． 実装基板と、
半導体チップと、
前記実装基板の上面の電極部と半導体チップの下面の電極部とを接合する低融点はんだからなるはんだバンプと、を備え、
前記半導体チップの下面と前記はんだバンプの上部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される上部樹脂補強部を備える、電子装置。
１１． １０．に記載の電子装置であって、
前記実装基板の上面と前記はんだバンプの下部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される下部樹脂補強部を備える、電子装置。
１２． １１．に記載の電子装置であって、
前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨＢ、前記下部樹脂補強部の樹脂高さをＨＥとしたとき、ＨＥ／ＨＢ×１００から算出される樹脂高さ比が、１０％以上である、電子装置。
１３． １０．または１１．に記載の電子装置であって、
前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷＢ、前記下部樹脂補強部の樹脂幅をＷＥとしたとき、ＷＥ／ＷＢ×１００から算出される樹脂幅比が、３０％以上である、電子装置。
１４． １１．～１３．のいずれか一つに記載の電子装置であって、
前記実装基板の上面と前記半導体チップの下面との間において、モールドアンダーフィル材が充填していない空隙部が形成されている、電子装置。
１． 半導体チップの下面の電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の上部固定材料を接触させつつ、低融点はんだからなるはんだボールの上部を接合して、はんだバンプを形成するはんだバンプ形成工程と、
実装基板の上面の電極部に対して、前記半導体チップに接合された前記はんだバンプの下部を接合する実装工程と、を含み、
前記はんだバンプ形成工程において、前記上部固定材料中のフラックス残渣の樹脂硬化物が、前記半導体チップの下面と前記はんだバンプの上部とに保持された状態となる、電子装置の製造方法。
２． １．に記載の電子装置の製造方法であって、
前記実装工程は、
前記半導体チップに接合された前記はんだバンプの下部に対して、または前記実装基板の上面の前記電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の下部固定材料を供給した後、
前記実装基板の上部の前記電極部に対して、前記はんだバンプの下部を接合させるものであり、
前記実装工程において、前記下部固定材料中のフラックス残渣の樹脂硬化物が、前記実装基板の上面と前記はんだバンプの下部とに保持された状態となる、電子装置の製造方法。
３． ２．に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨＢ、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂高さをＨＥとしたとき、ＨＥ／ＨＢ×１００から算出される樹脂高さ比が、１０％以上である、電子装置の製造方法。
４． ２．に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷＢ、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂幅をＷＥとしたとき、ＷＥ／ＷＢ×１００から算出される樹脂幅比が、３０％以上である、電子装置の製造方法。
５． １．～４．のいずれか一つに記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板と前記半導体チップとの間の空隙の全てをモールドアンダーフィル材で充填する工程を含まない、電子装置の製造方法。
６． １．～５．のいずれか一つに記載の電子装置の製造方法であって、
前記はんだバンプ形成工程および前記実装工程の少なくとも一方の後に、フラックス残渣を洗浄する洗浄工程を実施しない、電子装置の製造方法。
７． １．～６．のいずれか一つに記載の電子装置の製造方法であって、
固相線温度を融点としたとき、前記低融点はんだからなるはんだボールの融点が１８０℃以下である、電子装置の製造方法。
８． １．～７．のいずれか一つに記載の電子装置の製造方法であって、
前記熱硬化性フラックスが、熱硬化性樹脂および活性剤を含み、
前記熱硬化性ソルダペーストが、前記熱硬化性フラックスおよびはんだ粉を含む、電子装置の製造方法。
９． １．～８．のいずれか一つに記載の電子装置の製造方法であって、
前記熱硬化性フラックスまたは前記熱硬化性ソルダペーストに含まれる前記熱硬化性フラックスについて、示差熱走査熱量計（ＤＳＣ）を用い、昇温速度２０℃／ｍｉｎで、２５℃～２５０℃の範囲で測定されるＤＳＣ曲線に基づいて、発熱ピーク温度（℃）を測定したとき、
前記発熱ピーク温度が、前記低融点はんだからなるはんだボールの融点をＴ（℃）としたとき、［Ｔ＋１０］℃以上［Ｔ＋５０］℃以下である、電子装置の製造方法。
１０． 実装基板と、
半導体チップと、
前記実装基板の上面の電極部と半導体チップの下面の電極部とを接合する低融点はんだからなるはんだバンプと、を備え、
前記半導体チップの下面と前記はんだバンプの上部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される上部樹脂補強部を備える、電子装置。
１１． １０．に記載の電子装置であって、
前記実装基板の上面と前記はんだバンプの下部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される下部樹脂補強部を備える、電子装置。
１２． １１．に記載の電子装置であって、
前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨＢ、前記下部樹脂補強部の樹脂高さをＨＥとしたとき、ＨＥ／ＨＢ×１００から算出される樹脂高さ比が、１０％以上である、電子装置。
１３． １０．または１１．に記載の電子装置であって、
前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷＢ、前記下部樹脂補強部の樹脂幅をＷＥとしたとき、ＷＥ／ＷＢ×１００から算出される樹脂幅比が、３０％以上である、電子装置。
１４． １１．～１３．のいずれか一つに記載の電子装置であって、
前記実装基板の上面と前記半導体チップの下面との間において、モールドアンダーフィル材が充填していない空隙部が形成されている、電子装置。
【発明の効果】
【0007】
本発明によれば、耐衝撃性に優れた電子装置の製造方法が提供される。
【図面の簡単な説明】
【0008】
【図1】本実施形態の半導体装置の製造工程の一例を模式的に示す工程断面図である。
【図2】本実施形態の半導体装置の製造工程の一例を模式的に示す工程断面図である。
【図3】本実施形態の半導体装置の一例を模式的に示す図である。
【発明を実施するための形態】
【0009】
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、図は概略図であり、実際の寸法比率とは一致していない。
なお、本実施の形態では図示するように前後左右上下の方向を規定して説明する。しかし、これは構成要素の相対関係を簡単に説明するために便宜的に規定するものである。したがって、本発明を実施する製品の製造時や使用時の方向を限定するものではない。
なお、本実施の形態では図示するように前後左右上下の方向を規定して説明する。しかし、これは構成要素の相対関係を簡単に説明するために便宜的に規定するものである。したがって、本発明を実施する製品の製造時や使用時の方向を限定するものではない。
【0010】
本実施形態の電子装置の製造方法の概要を説明する。
本実施形態の電子装置の製造方法は、半導体チップの下面の電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の上部固定材料を接触させつつ、低融点はんだからなるはんだボールの上部を接合して、はんだバンプを形成するはんだバンプ形成工程と、実装基板の上面の電極部に対して、半導体チップに接合されたはんだバンプの下部を接合する実装工程と、を含み、はんだバンプ形成工程において、上部固定材料中のフラックス残渣の樹脂硬化物が、半導体チップの下面とはんだバンプの上部とに保持された状態となる。
本実施形態の電子装置の製造方法は、半導体チップの下面の電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の上部固定材料を接触させつつ、低融点はんだからなるはんだボールの上部を接合して、はんだバンプを形成するはんだバンプ形成工程と、実装基板の上面の電極部に対して、半導体チップに接合されたはんだバンプの下部を接合する実装工程と、を含み、はんだバンプ形成工程において、上部固定材料中のフラックス残渣の樹脂硬化物が、半導体チップの下面とはんだバンプの上部とに保持された状態となる。
【0011】
本発明者の知見によれば、低融点はんだ接合部分において、半導体チップの下面とはんだバンプの上部とを樹脂補強することにより、電子装置における耐衝撃性を向上できることが判明した。
【0012】
詳細なメカニズムは定かではないが、半導体チップの下面と低融点はんだバンプの上部とに保持された上部樹脂補強部（樹脂補強構造）が、落下時などの外部衝撃を緩和することにより、低温はんだ接合の破損を抑制できる、と考えられる。
【0013】
好ましい形態の一つでは、はんだバンプの上部に加えて、実装基板の上面と低融点はんだバンプの下部を下部樹脂部（樹脂補強構造）により補強できる。これにより、電子装置における耐衝撃性をより一層向上できる。これにより、低温はんだ接合の接合寿命の長期化が期待できる。
【0014】
また好ましい形態の一つでは、低融点はんだバンプの上部を樹脂補強することにより、または低融点はんだバンプの上部および下部のそれぞれを樹脂補強することにより、モールドアンダーフィル材の充填・硬化工程の一部または全部を省略することが可能になる。
また、モールドアンダーフィル材の充填・硬化工程を省略することにより、モールドアンダーフィル材を使用した場合に懸念される、硬化不良、マイグレーション、膨張による断線等の不具合を回避することが可能になる。
また、モールドアンダーフィル材の充填・硬化工程を省略することにより、モールドアンダーフィル材を使用した場合に懸念される、硬化不良、マイグレーション、膨張による断線等の不具合を回避することが可能になる。
【0015】
＜電子装置の製造方法＞
以下、本実施形態の電子装置の製造方法の各工程を詳述する。
以下、本実施形態の電子装置の製造方法の各工程を詳述する。
【0016】
本実施形態の電子装置の製造方法の一例は、はんだバンプ形成工程と実装工程とを少なくとも含む。
はんだバンプ形成工程では、上部固定材料を介してはんだボールと半導体チップの電極部とをはんだ接合する。また、実装工程では、下部固定材料または、下部固定材料以外の通常使用されるフラックスを介してはんだバンプと実装基板の電極部とをはんだ接合する。
はんだバンプ形成工程では、上部固定材料を介してはんだボールと半導体チップの電極部とをはんだ接合する。また、実装工程では、下部固定材料または、下部固定材料以外の通常使用されるフラックスを介してはんだバンプと実装基板の電極部とをはんだ接合する。
【0017】
かかる実装工程の一例は、半導体チップに接合されたはんだバンプの下部に、または実装基板の上面の電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の下部固定材料を供給した後、実装基板の上部の電極部に対して、はんだバンプの下部を接合させるものである。このような実装工程において、下部固定材料中のフラックス残渣の樹脂硬化物が、実装基板の上面とはんだバンプの下部とに保持された状態となる。
【0018】
図１および図２は、本実施形態の半導体装置の製造工程の一例を模式的に示す工程断面図である。図１は、はんだバンプ形成工程に対応し、図２は、実装工程に対応する。
以下、半導体装置の製造工程の一例について、図１（ａ）～（ｃ）および図２（ａ）～（ｃ）を用いて具体的に説明する。
以下、半導体装置の製造工程の一例について、図１（ａ）～（ｃ）および図２（ａ）～（ｃ）を用いて具体的に説明する。
【0019】
まず、図１（ａ）に示すように、半導体チップ１０の下面１２の電極部１４に対して、上部固定材料５０を供給する。
供給方法としては、フラックスやペーストに用いられる公知の供給方法のいずれかを用いることができるが、例えば、スクリーン印刷等の用印刷方法、ピン転写等の転写方法、ジェットディスペンス、ディスペンス等の吐出方法が用いられる。
また、上部固定材料５０の供給量や供給位置については、適宜設計可能である。
供給方法としては、フラックスやペーストに用いられる公知の供給方法のいずれかを用いることができるが、例えば、スクリーン印刷等の用印刷方法、ピン転写等の転写方法、ジェットディスペンス、ディスペンス等の吐出方法が用いられる。
また、上部固定材料５０の供給量や供給位置については、適宜設計可能である。
【0020】
半導体チップ１０とは、ＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ－ｌｅａｄｅｄ Ｐａｃｋａｇｅ）、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ－ｌｅａｄｅｄ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＬＦ－ＢＧＡ（Ｌｅａｄ Ｆｌａｍｅ ＢＧＡ）、ＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ ＢＧＡ）、ＭＡＰＢＧＡ（Ｍｏｌｄｅｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ ＢＧＡ）、ｅＷＬＢ（Ｅｍｂｅｄｄｅｄ Ｗａｆｅｒ－Ｌｅｖｅｌ ＢＧＡ）、Ｆａｎ－Ｉｎ型ｅＷＬＢ、Ｆａｎ－Ｏｕｔ型ｅＷＬＢなどが挙げられる。
なお、半導体チップ１０の他にも、ＰＣＢ基板上にはんだ接続により搭載される電子部品であればとくに限定なく使用できる。
なお、半導体チップ１０の他にも、ＰＣＢ基板上にはんだ接続により搭載される電子部品であればとくに限定なく使用できる。
【0021】
続いて、図１（ｂ）に示すように、はんだボール２０を、上部固定材料５０により覆われた電極部１４に搭載する。具体的には、はんだボール２０と半導体チップ１０の下面１２側にある電極部１４とを位置合わせした後、上部固定材料５０を介して、はんだボール２０の上部と電極部１４とを接触させる。
搭載方法としては、公知の方法を使用できるが、例えば、ボール振り込み法やマウント法などが用いられる。
搭載方法としては、公知の方法を使用できるが、例えば、ボール振り込み法やマウント法などが用いられる。
【0022】
その後、図１（ｃ）に示すように、はんだボール２０の融点以上に加熱して、はんだボール２０の上部と電極部１４とをはんだ接合する。加熱の開始は、はんだボール２０と電極部１４との接触させた後、あるいは、両者の接触と同時に実施する。加熱方法としては、リフロー炉で加熱するリフローが好ましい。
はんだ接合時の加熱により、はんだボール２０は、はんだボール２０が溶融し、その一部が、電極部１４に接合することにより、図１（ｃ）に示すはんだバンプ２１となる。以降のプロセスでは、はんだボール２０をはんだバンプ２１と呼称する。
はんだ接合時の加熱により、はんだボール２０は、はんだボール２０が溶融し、その一部が、電極部１４に接合することにより、図１（ｃ）に示すはんだバンプ２１となる。以降のプロセスでは、はんだボール２０をはんだバンプ２１と呼称する。
【0023】
はんだボール２０の接合時において、上部固定材料５０のフラックス作用により、はんだボール２０の上部表面は、酸化膜が還元される等によりはんだ接合に良好な状態となる。
【0024】
また、図１（ｃ）に示すように、はんだボール２０の接合時の加熱により、上部固定材料５０に含まれるフラックス残渣が硬化して樹脂硬化物が形成される。この樹脂硬化物が、上部樹脂補強部５１（樹脂補強構造）となる。上部樹脂補強部５１は、少なくとも半導体チップ１０の下面１２とはんだバンプ２１の上部とに保持された構造を有する。ただし、上部樹脂補強部５１が、はんだバンプ２１の全面を被覆せずに、はんだバンプ２１の下部（実装基板３０側の電極部３４との接続部分）を少なくとも露出するように構成される。
【0025】
はんだボール２０は、低融点はんだ材料からなるものであればよい。
低融点はんだ材料として、例えば、Ｂｉ、Ｉｎ等の金属をＳｎに加えて合金化させた共晶はんだを用いることができ、ＳｎＢｉ系はんだ合金が好ましい。
ＳｎＢｉ系はんだ合金は、約２０～７０質量％のＢｉを含んでもよく、必要に応じて、Ａｇ、Ｃｕ、Ｓｂ、およびＮｉ等の他の元素を一または二以上含んでもよい。なお、ＳｎＢｉ系はんだ合金は、例えば、約５質量％以下の他の元素を含んでもよい。ＳｎＢｉ系はんだ合金中の、Ｂｉおよび他の元素の残部がＳｎとなる。
低融点はんだ材料の融点の上限は、例えば、１８０℃以下、好ましくは１６０℃以下、より好ましくは１５０℃以下、さらに好ましくは１４０℃以下である。
一方、低融点はんだ材料の融点の下限は、とくに限定されないが、例えば、１００℃以上としてもよい。
なお、低融点はんだ材料の融点は、ＪＩＳ Ｚ３１９８－１：２０１４に準じて、ＤＳＣにより得られた溶融曲線に基づいて算出された固相線温度（℃）を採用する。
低融点はんだ材料として、例えば、Ｂｉ、Ｉｎ等の金属をＳｎに加えて合金化させた共晶はんだを用いることができ、ＳｎＢｉ系はんだ合金が好ましい。
ＳｎＢｉ系はんだ合金は、約２０～７０質量％のＢｉを含んでもよく、必要に応じて、Ａｇ、Ｃｕ、Ｓｂ、およびＮｉ等の他の元素を一または二以上含んでもよい。なお、ＳｎＢｉ系はんだ合金は、例えば、約５質量％以下の他の元素を含んでもよい。ＳｎＢｉ系はんだ合金中の、Ｂｉおよび他の元素の残部がＳｎとなる。
低融点はんだ材料の融点の上限は、例えば、１８０℃以下、好ましくは１６０℃以下、より好ましくは１５０℃以下、さらに好ましくは１４０℃以下である。
一方、低融点はんだ材料の融点の下限は、とくに限定されないが、例えば、１００℃以上としてもよい。
なお、低融点はんだ材料の融点は、ＪＩＳ Ｚ３１９８－１：２０１４に準じて、ＤＳＣにより得られた溶融曲線に基づいて算出された固相線温度（℃）を採用する。
【0026】
上部固定材料５０は、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方である。
熱硬化性フラックスおよび熱硬化性ソルダペーストは、フラックス作用を有しており、フラックス残渣の樹脂硬化物により樹脂補強構造を形成するものであればよい。
フラックス作用とは、はんだ表面に生じた酸化皮膜を除去するという還元作用、やはんだの表面張力を低下させて、濡れ性を促進する作用等を意味する。
熱硬化性フラックスおよび熱硬化性ソルダペーストは、フラックス作用を有しており、フラックス残渣の樹脂硬化物により樹脂補強構造を形成するものであればよい。
フラックス作用とは、はんだ表面に生じた酸化皮膜を除去するという還元作用、やはんだの表面張力を低下させて、濡れ性を促進する作用等を意味する。
【0027】
上述のはんだバンプ形成工程で得られた、図２（ａ）に示すはんだバンプ２１付きの半導体チップ１０と、実装基板３０とを準備する。
【0028】
実装基板３０は、プリント基板（ＰＣＢ基板）でもよいし、フレキシブル・プリント基板でもよい。実装基板３０の用途は、特に制限されない。
【0029】
続いて、半導体チップ１０側あるいは実装基板３０側のいずれか一方に下部固定材料６０を供給する。
半導体チップ１０側に供給する場合、図２（ｂ１）に示すように、半導体チップ１０に接合されたはんだバンプ２１の下部に対して下部固定材料６０を供給する。
あるいは、実装基板３０側に供給する場合、図２（ｂ２）に示すように、実装基板３０の上面３２の電極部３４に対して、下部固定材料６０を供給する。
半導体チップ１０側に供給する場合、図２（ｂ１）に示すように、半導体チップ１０に接合されたはんだバンプ２１の下部に対して下部固定材料６０を供給する。
あるいは、実装基板３０側に供給する場合、図２（ｂ２）に示すように、実装基板３０の上面３２の電極部３４に対して、下部固定材料６０を供給する。
【0030】
ここで、実装基板３０は、半導体チップ１０のはんだバンプ２１と接続するための電極部３４の他に、半導体チップ１０以外の電気部品と接続するための電極部３５を上面３２に有してもよい。このような実装基板３０側に供給する場合、はんだバンプ２１に対応する電極部３４にのみ、下部固定材料６０を供給する。
また、実装基板３０は、１個または２個以上の半導体チップ１０を搭載する搭載エリアを上面３２に有する。この搭載エリア毎に、半導体チップ１０が有する複数の電極部１４の配列パターンに対応した、複数の電極部３４の配列パターンを有している。
また、実装基板３０は、１個または２個以上の半導体チップ１０を搭載する搭載エリアを上面３２に有する。この搭載エリア毎に、半導体チップ１０が有する複数の電極部１４の配列パターンに対応した、複数の電極部３４の配列パターンを有している。
【0031】
下部固定材料６０の供給方法は、上部固定材料５０の供給方法で例示したものを使用できる。ただし、はんだバンプ２１の下部に下部固定材料６０を供給する場合、上述の例示に加えて、ディッピング法を用いてもよい。
また、下部固定材料６０の供給量や供給位置については、適宜設計可能である。
また、下部固定材料６０の供給量や供給位置については、適宜設計可能である。
【0032】
続いて、図２（ｃ）に示すように、下部固定材料６０で覆われたはんだバンプ２１の下部と実装基板３０の上面３２の電極部３４とを接触させ、または、はんだバンプ２１の下部と実装基板３０の上面３２の下部固定材料６０で覆われた電極部３４とを接触させる。そして、接触した後または接触と同時に、加熱することにより、はんだバンプ２１の下部と電極部３４とをはんだ接合する。加熱方法としては、リフロー炉で加熱するリフローが好ましい。
【0033】
ここで、下部固定材料６０のフラックス作用により、はんだバンプ２１の下部表面は、酸化膜が還元される等によりはんだ接合に良好な状態となる。
また、図２（ｃ）に示すように、はんだバンプ２１の接合の加熱により、下部固定材料６０に含まれるフラックス残渣が硬化して樹脂硬化物が形成される。この樹脂硬化物が、下部樹脂補強部６１（樹脂補強構造）となる。下部樹脂補強部６１は、少なくともはんだバンプ２１の下部と実装基板３０の上面３２とに保持された構造を有する。
また、図２（ｃ）に示すように、はんだバンプ２１の接合の加熱により、下部固定材料６０に含まれるフラックス残渣が硬化して樹脂硬化物が形成される。この樹脂硬化物が、下部樹脂補強部６１（樹脂補強構造）となる。下部樹脂補強部６１は、少なくともはんだバンプ２１の下部と実装基板３０の上面３２とに保持された構造を有する。
【0034】
以上により、はんだバンプ２１の上部および下部のそれぞれを補強する上部樹脂補強部５１および下部樹脂補強部６１を備える電子装置１が得られる。得られた電子装置１の一部を模式的に示す断面図を図３に示す。
【0035】
別の形態の一つでは、電子装置の製造方法は、実装工程の後（例えば、図２（ｃ）の後）、実装基板３０と半導体チップ１０との間の空隙の全てをモールドアンダーフィル材で充填する工程を含まなくてもよい。ここで、空隙とは、半導体チップ１０の下面１２と実装基板３０の上面３２とに挟まれた空間のうち、はんだバンプ２１、上部樹脂補強部５１、場合によっては、下部樹脂補強部６１や電極部３４などを除外した充填可能空間を意味する。充填可能空間には、一部にモールドアンダーフィル材が充填されていてもよいが、全体に充填されていないことが好ましい。
【0036】
また、別の形態の一つでは、電子装置の製造方法は、はんだバンプ形成工程および実装工程の少なくとも一方の後に、フラックス残渣を洗浄する洗浄工程を実施しないでもよい。これにより、電子装置の製造方法の製造効率を高められる。
【0037】
また、別の形態の一つでは、実装工程は、下部固定材料６０に代えて、水溶性フラックッス等の公知のフラックスを使用してもよい。これにより、図２（ｃ）の電子装置１は、はんだバンプ２１の上部に形成された上部樹脂補強部５１のみ有していて、その下部に形成された下部樹脂補強部６１を有しないものでもよい。
【0038】
別の形態では、下部固定材料６０の供給量などを調整して、図２（ｃ）で形成される下部樹脂補強部６１の構造を制御することが可能である。
【0039】
得られる電子装置１の所定の基板厚み方向の断面視において、同じはんだバンプ２１に形成される上部樹脂補強部５１と下部樹脂補強部６１とは、互いに分離した構造を有してもよいが、下部樹脂補強部６１の少なくとも一部が上部樹脂補強部５１に接合した構造を有してもよく、下部樹脂補強部６１が上部樹脂補強部５１の表面全体を被覆する構造を有してもよい。
【0040】
また、得られる電子装置１の所定の基板厚み方向の断面視において、最隣接する２つのはんだバンプ２１の間の離間部において、一方の下部樹脂補強部６１の一部が他方の下部樹脂補強部６１の一部と接合していてもよく、一方または他方あるいは両方の下部樹脂補強部６１により離間部の一部または全体が充填されていてもよい。
【0041】
図３に示す電子装置１（または、図２（ｃ）に示す、実装工程後における実装基板３０）の断面の少なくとも一つにおいて、はんだバンプ２１の高さをＨＢ、はんだバンプ２１の半径をＷＢとし、下部樹脂補強部６１の樹脂高さをＨＥ、下部樹脂補強部６１の樹脂幅をＨＥと定義する。
はんだバンプ２１の高さは最大値、はんだバンプ２１の半径は、最大径の半分を意味する。また、下部樹脂補強部６１の樹脂高さおよび樹脂幅は最大値を意味する。
測定対象となるはんだバンプ２１には、半導体チップ１０が実装される実装エリア中の最外周に位置するはんだバンプＡ、および、実装エリアの内部でも、隣接はんだバンプ距離が上記ＷＢの４倍以上となるはんだバンプＢを含める。測定対象となる下部樹脂補強部６１には、はんだバンプＡおよびはんだバンプＢのそれぞれに形成された下部樹脂補強部６１のうち、隣接はんだバンプ距離が４×ＷＢ以上の側にあるものを含める。そして、測定対象となるはんだバンプ２１および下部樹脂補強部６１のそれぞれの測定値の平均値を、下記の樹脂高さ比、下記の樹脂幅比とする。
はんだバンプ２１の高さは最大値、はんだバンプ２１の半径は、最大径の半分を意味する。また、下部樹脂補強部６１の樹脂高さおよび樹脂幅は最大値を意味する。
測定対象となるはんだバンプ２１には、半導体チップ１０が実装される実装エリア中の最外周に位置するはんだバンプＡ、および、実装エリアの内部でも、隣接はんだバンプ距離が上記ＷＢの４倍以上となるはんだバンプＢを含める。測定対象となる下部樹脂補強部６１には、はんだバンプＡおよびはんだバンプＢのそれぞれに形成された下部樹脂補強部６１のうち、隣接はんだバンプ距離が４×ＷＢ以上の側にあるものを含める。そして、測定対象となるはんだバンプ２１および下部樹脂補強部６１のそれぞれの測定値の平均値を、下記の樹脂高さ比、下記の樹脂幅比とする。
【0042】
上記のＨＥ、ＨＢを用いて、はんだバンプ２１の高さに対する下部樹脂補強部６１の樹脂高さの割合、すなわち、樹脂高さ比（％）を、ＨＥ／ＨＢ×１００から算出する。
上記の樹脂高さ比（％）の下限は、例えば、１０％以上、好ましくは２０％以上、より好ましくは３０％以上である。これにより、電子装置における耐衝撃性をより一層向上できる。
上記の樹脂高さ比（％）の上限は、特に限定されないが、１００％以下でもよく、９０％以下でもよい。
上記の樹脂高さ比（％）の下限は、例えば、１０％以上、好ましくは２０％以上、より好ましくは３０％以上である。これにより、電子装置における耐衝撃性をより一層向上できる。
上記の樹脂高さ比（％）の上限は、特に限定されないが、１００％以下でもよく、９０％以下でもよい。
【0043】
また、上記のＷＥ、ＷＢを用いて、はんだバンプ２１の半径に対する下部樹脂補強部６１の樹脂幅の割合、すなわち、樹脂幅比（％）を、ＷＥ／ＷＢ×１００から算出する。
上記の樹脂幅比（％）の下限は、例えば、３０％以上、好ましくは５０％以上、より好ましくは６０％以上である。これにより、電子装置における耐衝撃性をより一層向上できる。
上記の樹脂幅比（％）の上限は、特に限定されないが、１００％超えでもよく、１００％以下でもよく、９０％以下でもよい。
上記の樹脂幅比（％）の下限は、例えば、３０％以上、好ましくは５０％以上、より好ましくは６０％以上である。これにより、電子装置における耐衝撃性をより一層向上できる。
上記の樹脂幅比（％）の上限は、特に限定されないが、１００％超えでもよく、１００％以下でもよく、９０％以下でもよい。
【0044】
＜＜熱硬化性フラックスおよび熱硬化性ソルダペースト＞＞
熱硬化性フラックスの一例は、熱硬化性樹脂と活性剤とを含むものが使用できる。
また、熱硬化性ソルダペーストの一例は、熱硬化性フラックスに含まれる成分に加えて、さらにはんだ粉を含むものが使用できる。
熱硬化性フラックスの一例は、熱硬化性樹脂と活性剤とを含むものが使用できる。
また、熱硬化性ソルダペーストの一例は、熱硬化性フラックスに含まれる成分に加えて、さらにはんだ粉を含むものが使用できる。
【0045】
熱硬化性樹脂としては、例えば、エポキシ樹脂等が挙げられる。
また、必要なら、熱硬化性樹脂の硬化剤や熱硬化性樹脂の硬化触媒を含んでもよい。
後述の発熱ピーク温度を所望の範囲に調整するための要素として、例えば、硬化剤の種類、触媒の種類、あるいはこれらの配合比率を適当に調整すること等が挙げられる。
また、必要なら、熱硬化性樹脂の硬化剤や熱硬化性樹脂の硬化触媒を含んでもよい。
後述の発熱ピーク温度を所望の範囲に調整するための要素として、例えば、硬化剤の種類、触媒の種類、あるいはこれらの配合比率を適当に調整すること等が挙げられる。
【0046】
活性剤としては、例えば、有機酸、有機ハロゲン化合物、アミンハロゲン化水素酸塩等が挙げられる。
【0047】
熱硬化性フラックスは、上記の成分の他に、ベース樹脂、チクソ剤、溶剤等を含んでもよい。
また、熱硬化性フラックスは、さらに、本発明の効果を損なわない範囲で、上記以外の他の添加剤を含んでもよい。添加剤としては、例えば、着色剤、消泡剤、界面活性剤、つや消し剤等が挙げられる。
これらを単独で用いても２種以上を組み合わせて用いてもよい。
また、熱硬化性フラックスは、さらに、本発明の効果を損なわない範囲で、上記以外の他の添加剤を含んでもよい。添加剤としては、例えば、着色剤、消泡剤、界面活性剤、つや消し剤等が挙げられる。
これらを単独で用いても２種以上を組み合わせて用いてもよい。
【0048】
熱硬化性ソルダペーストに含まれるはんだ粉は、上述の低融点はんだ材料からなるはんだ粉が好ましい。
はんだ粉の平均粒径（メジアン径）は、例えば、５μｍ～４５μｍ、好ましくは１０μｍ～３５μｍである。
また、熱硬化性ソルダペーストに含まれる熱硬化性フラックスの含有量は、例えば、１０質量％～８０質量％、好ましくは１５質量％～７０質量％である。
本明細書中、「～」は、特に明示しない限り、上限値と下限値を含むことを表す。
はんだ粉の平均粒径（メジアン径）は、例えば、５μｍ～４５μｍ、好ましくは１０μｍ～３５μｍである。
また、熱硬化性ソルダペーストに含まれる熱硬化性フラックスの含有量は、例えば、１０質量％～８０質量％、好ましくは１５質量％～７０質量％である。
本明細書中、「～」は、特に明示しない限り、上限値と下限値を含むことを表す。
【0049】
熱硬化性フラックスまたは熱硬化性ソルダペーストに含まれる熱硬化性フラックスについて、示差熱走査熱量計（日立ハイテクサイエンス社製、ＤＳＣ７０２０）を用い、昇温速度２０℃／ｍｉｎで、２５℃～２５０℃の範囲で測定されるＤＳＣ曲線に基づいて、発熱ピーク温度（℃）を測定する。
ＤＳＣの測定対象として、熱硬化性ソルダペーストについては、熱硬化性ソルダペーストからはんだ粉を除外したフラックス成分を使用すればよく、熱硬化性ソルダペーストを遠心分離してはんだ粉を除外して抽出した熱硬化性フラックスを使用してもよい。
また、得られたＤＳＣ曲線において、平坦な部分を初期としてベースラインを引くのが好ましい。
ＤＳＣの測定対象として、熱硬化性ソルダペーストについては、熱硬化性ソルダペーストからはんだ粉を除外したフラックス成分を使用すればよく、熱硬化性ソルダペーストを遠心分離してはんだ粉を除外して抽出した熱硬化性フラックスを使用してもよい。
また、得られたＤＳＣ曲線において、平坦な部分を初期としてベースラインを引くのが好ましい。
【0050】
上記の発熱ピーク温度は、例えば、［Ｔ＋１０］℃以上［Ｔ＋５０］℃以下、好ましくは［Ｔ＋１５］℃以上［Ｔ＋４５］℃以下、より好ましくは［Ｔ＋２０］℃以上［Ｔ＋４０］℃以下である。
発熱ピーク温度を上記下限値以上とすることにより、はんだ付け不良を抑制できる。また、発熱ピーク温度を上記上限値以下とすることにより、上述のはんだ接合時の加熱（リフロー）によって、上部固定材料５０や下部固定材料６０に含まれるフラックス残渣を適度に硬化させることが可能となる。なお、必要ならリフロー後にアフターキュアを実施してもよいが、発熱ピーク温度を上記上限値以下とすることにより、かかるアフターキュアが不要となり、生産性を高められる。
発熱ピーク温度を上記下限値以上とすることにより、はんだ付け不良を抑制できる。また、発熱ピーク温度を上記上限値以下とすることにより、上述のはんだ接合時の加熱（リフロー）によって、上部固定材料５０や下部固定材料６０に含まれるフラックス残渣を適度に硬化させることが可能となる。なお、必要ならリフロー後にアフターキュアを実施してもよいが、発熱ピーク温度を上記上限値以下とすることにより、かかるアフターキュアが不要となり、生産性を高められる。
【0051】
＜電子装置＞
図２は、本実施形態の電子装置１の一例を模式的に示す断面図である。
本実施形態の電子装置１は、実装基板３０と、半導体チップ１０と、実装基板３０の上面３２の電極部３４と半導体チップ１０の下面１２の電極部１４とを接合する低融点はんだからなるはんだバンプと、を備える。このような電子装置１は、半導体チップ１０の下面１２とはんだバンプ２１の上部とに保持されている上部樹脂補強部５１を備える。この上部樹脂補強部５１は、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される。
図２は、本実施形態の電子装置１の一例を模式的に示す断面図である。
本実施形態の電子装置１は、実装基板３０と、半導体チップ１０と、実装基板３０の上面３２の電極部３４と半導体チップ１０の下面１２の電極部１４とを接合する低融点はんだからなるはんだバンプと、を備える。このような電子装置１は、半導体チップ１０の下面１２とはんだバンプ２１の上部とに保持されている上部樹脂補強部５１を備える。この上部樹脂補強部５１は、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される。
【0052】
また別の形態の電子装置１は、実装基板３０の上面３２とはんだバンプ２１の下部とに保持されている下部樹脂補強部６１をさらに備えることが好ましい。この下部樹脂補強部６１は、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される。
【0053】
また別の形態の電子装置１は、実装基板３０の上面３２と半導体チップ１０の下面１２との間において、モールドアンダーフィル材が充填していない空隙部が形成されていてもよい。
【0054】
以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することができる。また、本発明は上述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれる。
【実施例0055】
以下、本発明について実施例を参照して詳細に説明するが、本発明は、これらの実施例の記載に何ら限定されるものではない。
【0056】
＜電子装置の製造＞
［実施例１］
図１～２に概要を示すように、下記の具体的な手順に従って電子装置１を製造した。
下記のＣＳＰ（半導体チップ１０）の下面１２にある複数の電極部１４のそれぞれに、下記の熱硬化性フラックス（上部固定材料５０）を塗布した（図１（ａ））。続いて、複数の電極部１４に対応する位置のそれぞれに、はんだボール２０（ＳｎＢｉ系はんだ合、融点：約１３９℃、直径：約３００μｍ）を搭載した（図１（ｂ））。続いて、ピーク温度約１９０℃でリフローして、はんだバンプ２１と電極部１４と接合させた（図１（ｃ））。このとき、熱硬化性フラックのフラックス残渣が硬化して上部樹脂補強部５１が形成された（はんだバンプ形成工程）。以上により得られた、図２（ａ）に示すはんだバンプ２１付きの半導体チップ１０において、上部樹脂補強部５１は、半導体チップ１０の下面１２の一部とはんだバンプ２１の上部の一部とを覆うが、はんだバンプ２１の下部は露出するように形成された状態であった。
続いて、下記のＰＣＢ基板（実装基板３０）の複数の電極部３４に、下記の熱硬化性ソルダペーストを塗布した後（図２（ｂ２））、半導体チップ１０のはんだバンプ２１の下部と実装基板３０の上面３２の電極部３４とを接触させ、ピーク温度約１９０℃でリフローして、はんだバンプ２１と電極部３４とを接合させた（図２（ｃ））。このとき、熱硬化性ソルダペーストのフラックス残渣が硬化して下部樹脂補強部６１が形成された（実装工程）。下部樹脂補強部６１は、実装基板３０の上面３２の一部とはんだバンプ２１の下部の一部とを少なくとも覆う状態であった。
以上により、図３の概要に示される、電子装置１を得た。
［実施例１］
図１～２に概要を示すように、下記の具体的な手順に従って電子装置１を製造した。
下記のＣＳＰ（半導体チップ１０）の下面１２にある複数の電極部１４のそれぞれに、下記の熱硬化性フラックス（上部固定材料５０）を塗布した（図１（ａ））。続いて、複数の電極部１４に対応する位置のそれぞれに、はんだボール２０（ＳｎＢｉ系はんだ合、融点：約１３９℃、直径：約３００μｍ）を搭載した（図１（ｂ））。続いて、ピーク温度約１９０℃でリフローして、はんだバンプ２１と電極部１４と接合させた（図１（ｃ））。このとき、熱硬化性フラックのフラックス残渣が硬化して上部樹脂補強部５１が形成された（はんだバンプ形成工程）。以上により得られた、図２（ａ）に示すはんだバンプ２１付きの半導体チップ１０において、上部樹脂補強部５１は、半導体チップ１０の下面１２の一部とはんだバンプ２１の上部の一部とを覆うが、はんだバンプ２１の下部は露出するように形成された状態であった。
続いて、下記のＰＣＢ基板（実装基板３０）の複数の電極部３４に、下記の熱硬化性ソルダペーストを塗布した後（図２（ｂ２））、半導体チップ１０のはんだバンプ２１の下部と実装基板３０の上面３２の電極部３４とを接触させ、ピーク温度約１９０℃でリフローして、はんだバンプ２１と電極部３４とを接合させた（図２（ｃ））。このとき、熱硬化性ソルダペーストのフラックス残渣が硬化して下部樹脂補強部６１が形成された（実装工程）。下部樹脂補強部６１は、実装基板３０の上面３２の一部とはんだバンプ２１の下部の一部とを少なくとも覆う状態であった。
以上により、図３の概要に示される、電子装置１を得た。
【0057】
（材料）
・半導体チップ
ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）
パッケージサイズ：１２×１２×１．１ｍｍ
ピッチ：０．５ｍｍ
Ｂａｌｌ Ｓｉｚｅ：直径０．３ｍｍ
Ｂｕｍｐ：１９２個
・実装基板
ＰＣＢ基板
基板サイズ：１７４×１４０×０．８ｍｍ
素材：ＦＲ－４（ＭＣＬ－Ｅ－６７ Ｈｉｔａｃｈｉ ｃｈｅｍｉｃａｌ社製）
Ｌａｎｄ：ＮＳＭＤ
・半導体チップ
ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）
パッケージサイズ：１２×１２×１．１ｍｍ
ピッチ：０．５ｍｍ
Ｂａｌｌ Ｓｉｚｅ：直径０．３ｍｍ
Ｂｕｍｐ：１９２個
・実装基板
ＰＣＢ基板
基板サイズ：１７４×１４０×０．８ｍｍ
素材：ＦＲ－４（ＭＣＬ－Ｅ－６７ Ｈｉｔａｃｈｉ ｃｈｅｍｉｃａｌ社製）
Ｌａｎｄ：ＮＳＭＤ
【0058】
・熱硬化性フラックス
エポキシ樹脂、アミン系硬化剤、および活性剤を、所定割合で混合して、熱硬化性フラックスを調整した。熱硬化性フラックスの発熱ピーク温度は、約１７０℃であった。
発熱ピーク温度は、示差熱走査熱量計（日立ハイテクサイエンス社製、ＤＳＣ７０２０）を用い、昇温速度２０℃／ｍｉｎで、２５℃～２５０℃の範囲で、熱硬化性フラックスのＤＳＣ曲線を測定し、得られたＤＳＣ曲線から求めた。ＤＳＣ曲線は、平坦な部分を初期としてベースラインを引いたものを使用した。
・熱硬化性ソルダペースト
上記の熱硬化性フラックスが６０質量％となるように、低融点はんだ材料のはんだ粉（ＳｎＢｉ系はんだ合、融点：約１３９℃、平均粒径：約２０μｍ）を混合して、熱硬化性ソルダペーストを得た。
エポキシ樹脂、アミン系硬化剤、および活性剤を、所定割合で混合して、熱硬化性フラックスを調整した。熱硬化性フラックスの発熱ピーク温度は、約１７０℃であった。
発熱ピーク温度は、示差熱走査熱量計（日立ハイテクサイエンス社製、ＤＳＣ７０２０）を用い、昇温速度２０℃／ｍｉｎで、２５℃～２５０℃の範囲で、熱硬化性フラックスのＤＳＣ曲線を測定し、得られたＤＳＣ曲線から求めた。ＤＳＣ曲線は、平坦な部分を初期としてベースラインを引いたものを使用した。
・熱硬化性ソルダペースト
上記の熱硬化性フラックスが６０質量％となるように、低融点はんだ材料のはんだ粉（ＳｎＢｉ系はんだ合、融点：約１３９℃、平均粒径：約２０μｍ）を混合して、熱硬化性ソルダペーストを得た。
【0059】
（電子装置の断面観察）
図３に示す電子装置１の断面の一つにおいて、はんだバンプ２１の高さをＨＢ、はんだバンプ２１の半径をＷＢとし、下部樹脂補強部６１の樹脂高さをＨＥ、下部樹脂補強部６１の樹脂幅をＨＥと定義する。
はんだバンプ２１の高さは最大値、はんだバンプ２１の半径は、最大径の半分を意味する。また、下部樹脂補強部６１の樹脂高さおよび樹脂幅は最大値を意味する。
上記のＨＥ、ＨＢを用いて、はんだバンプ２１の高さに対する下部樹脂補強部６１の樹脂高さの割合、すなわち、樹脂高さ比（％）を、ＨＥ／ＨＢ×１００から算出する。また、上記のＷＥ、ＷＢを用いて、はんだバンプ２１の半径に対する下部樹脂補強部６１の樹脂幅の割合、すなわち、樹脂幅比（％）を、ＷＥ／ＷＢ×１００から算出する。
測定対象となるはんだバンプ２１には、半導体チップ１０が実装される実装エリア中の最外周に位置するはんだバンプＡ、および、実装エリアの内部でも、隣接はんだバンプ距離が上記ＷＢの４倍以上となるはんだバンプＢを含める。測定対象となる下部樹脂補強部６１には、はんだバンプＡおよびはんだバンプＢのそれぞれに形成された下部樹脂補強部６１のうち、隣接はんだバンプ距離が４×ＷＢ以上の側にあるものを含める。そして、測定対象となるはんだバンプ２１および下部樹脂補強部６１のそれぞれの測定値の平均値を、上記の樹脂高さ比、上記の樹脂幅比とする。
ここで、実施例１および後述の実施例２～３、比較例２における電子装置１の断面の写真には、１６個のはんだバンプ２１が含まれており、隣接するはんだバンプ２１の間隔は、基本的には、上記のピッチ（０．５ｍｍ）であった。ただし、左端を基準として、５番目と６番目の間、８番目と９番目の間、１１番目と１２の間における隣接はんだバンプ距離が４×ＷＥ以上であった。
実施例１および後述の実施例２～３、比較例２では、測定対象として、はんだバンプＡに分類される１、１６番目のはんだバンプ２１、はんだバンプＢに分類される５番目、６番目、８番目、９番目、１１番目、および１２番目のはんだバンプ２１を合わせた８点を採用した。
図３に示す電子装置１の断面の一つにおいて、はんだバンプ２１の高さをＨＢ、はんだバンプ２１の半径をＷＢとし、下部樹脂補強部６１の樹脂高さをＨＥ、下部樹脂補強部６１の樹脂幅をＨＥと定義する。
はんだバンプ２１の高さは最大値、はんだバンプ２１の半径は、最大径の半分を意味する。また、下部樹脂補強部６１の樹脂高さおよび樹脂幅は最大値を意味する。
上記のＨＥ、ＨＢを用いて、はんだバンプ２１の高さに対する下部樹脂補強部６１の樹脂高さの割合、すなわち、樹脂高さ比（％）を、ＨＥ／ＨＢ×１００から算出する。また、上記のＷＥ、ＷＢを用いて、はんだバンプ２１の半径に対する下部樹脂補強部６１の樹脂幅の割合、すなわち、樹脂幅比（％）を、ＷＥ／ＷＢ×１００から算出する。
測定対象となるはんだバンプ２１には、半導体チップ１０が実装される実装エリア中の最外周に位置するはんだバンプＡ、および、実装エリアの内部でも、隣接はんだバンプ距離が上記ＷＢの４倍以上となるはんだバンプＢを含める。測定対象となる下部樹脂補強部６１には、はんだバンプＡおよびはんだバンプＢのそれぞれに形成された下部樹脂補強部６１のうち、隣接はんだバンプ距離が４×ＷＢ以上の側にあるものを含める。そして、測定対象となるはんだバンプ２１および下部樹脂補強部６１のそれぞれの測定値の平均値を、上記の樹脂高さ比、上記の樹脂幅比とする。
ここで、実施例１および後述の実施例２～３、比較例２における電子装置１の断面の写真には、１６個のはんだバンプ２１が含まれており、隣接するはんだバンプ２１の間隔は、基本的には、上記のピッチ（０．５ｍｍ）であった。ただし、左端を基準として、５番目と６番目の間、８番目と９番目の間、１１番目と１２の間における隣接はんだバンプ距離が４×ＷＥ以上であった。
実施例１および後述の実施例２～３、比較例２では、測定対象として、はんだバンプＡに分類される１、１６番目のはんだバンプ２１、はんだバンプＢに分類される５番目、６番目、８番目、９番目、１１番目、および１２番目のはんだバンプ２１を合わせた８点を採用した。
【0060】
［実施例２～３］
上記の実装工程において、下部樹脂補強部６１の樹脂高さ比や樹脂幅比が表１の値となるように、上記の熱硬化性ソルダペーストを塗布した以外、実施例１と同様にして、電子装置１を得た。
上記の実装工程において、下部樹脂補強部６１の樹脂高さ比や樹脂幅比が表１の値となるように、上記の熱硬化性ソルダペーストを塗布した以外、実施例１と同様にして、電子装置１を得た。
【0061】
［実施例４］
上記の実装工程において、上記の熱硬化性ソルダペーストに代えて、市販の水溶性フラックスを塗布した以外、実施例１と同様にして、電子装置１を得た。ただし、実施例４の電子装置１には、上部樹脂補強部５１が形成されたが、下部樹脂補強部６１が形成されなかった。
上記の実装工程において、上記の熱硬化性ソルダペーストに代えて、市販の水溶性フラックスを塗布した以外、実施例１と同様にして、電子装置１を得た。ただし、実施例４の電子装置１には、上部樹脂補強部５１が形成されたが、下部樹脂補強部６１が形成されなかった。
【0062】
［比較例１］
上記のはんだバンプ形成工程において、熱硬化性フラックに代えて、市販の水溶性フラックスを使用し、上記の実装工程において、上記の熱硬化性ソルダペーストに代えて、市販の水溶性フラックスを塗布した以外、実施例１と同様にして、電子装置１を得た。ただし、比較例１の電子装置１には、上部樹脂補強部５１および下部樹脂補強部６１が形成されなかった。
上記のはんだバンプ形成工程において、熱硬化性フラックに代えて、市販の水溶性フラックスを使用し、上記の実装工程において、上記の熱硬化性ソルダペーストに代えて、市販の水溶性フラックスを塗布した以外、実施例１と同様にして、電子装置１を得た。ただし、比較例１の電子装置１には、上部樹脂補強部５１および下部樹脂補強部６１が形成されなかった。
【0063】
［比較例２］
上記のはんだバンプ形成工程において、熱硬化性フラックに代えて、市販の水溶性フラックスを使用し、かつ、上記の実装工程において、下部樹脂補強部６１の樹脂高さ比や樹脂幅比が表１の値となるように、上記の熱硬化性ソルダペーストを塗布した以外、実施例１と同様にして、電子装置１を得た。ただし、比較例２の電子装置１には、上部樹脂補強部５１が形成されないが、下部樹脂補強部６１が形成された。
上記のはんだバンプ形成工程において、熱硬化性フラックに代えて、市販の水溶性フラックスを使用し、かつ、上記の実装工程において、下部樹脂補強部６１の樹脂高さ比や樹脂幅比が表１の値となるように、上記の熱硬化性ソルダペーストを塗布した以外、実施例１と同様にして、電子装置１を得た。ただし、比較例２の電子装置１には、上部樹脂補強部５１が形成されないが、下部樹脂補強部６１が形成された。
【0064】
【表1】
【0065】
上記で製造された電子装置について、以下の項目を評価した。
【0066】
＜落下衝撃試験＞
ＪＥＤＥＣ規格である「１５００Ｇ、０．５ｍｓの衝撃波形」を発生させる衝撃試験機（神栄テクノロジー株式会社製、ＨＤＳＴ－２３０）を用いて、上記で得られた電子装置に対して、規格の衝撃を加える落下衝撃試験を繰り返し実施した。
ＪＥＤＥＣ規格である「１５００Ｇ、０．５ｍｓの衝撃波形」を発生させる衝撃試験機（神栄テクノロジー株式会社製、ＨＤＳＴ－２３０）を用いて、上記で得られた電子装置に対して、規格の衝撃を加える落下衝撃試験を繰り返し実施した。
【0067】
（平均落下回数）
上記で得られた電子装置について、複数の電子機器をつなぐことにより（デイジーチェーン）、抵抗値を測定できるシステムを構築した。
１．上記＜落下衝撃試験＞の前に、初期の抵抗値（Ｒ０）を測定した。
２．続いて、上記＜落下衝撃試験＞を１回行う毎に、抵抗値を測定した。このとき、Ｘ回目の電子装置の抵抗値をＲＸとした。ただし、Ｘは落下回数とする。
３．ＲＸ／Ｒ０が１．５以上となったとき、電子装置中の半導体チップ１０と実装基板３０との接続部分に破断が発生したと判断した（落下衝撃試験中に破断し始めた箇所は、導通が取れなくなるため、抵抗が上がり始めるため）。そして、この破断が発生したときの、Ｘを破断時落下回数とする。
上記１．～３．の手順を、繰り返し８回実施した。そして、破断時落下回数の平均値を算出し、上記の平均落下回数とした。結果を表１に示す。
上記で得られた電子装置について、複数の電子機器をつなぐことにより（デイジーチェーン）、抵抗値を測定できるシステムを構築した。
１．上記＜落下衝撃試験＞の前に、初期の抵抗値（Ｒ０）を測定した。
２．続いて、上記＜落下衝撃試験＞を１回行う毎に、抵抗値を測定した。このとき、Ｘ回目の電子装置の抵抗値をＲＸとした。ただし、Ｘは落下回数とする。
３．ＲＸ／Ｒ０が１．５以上となったとき、電子装置中の半導体チップ１０と実装基板３０との接続部分に破断が発生したと判断した（落下衝撃試験中に破断し始めた箇所は、導通が取れなくなるため、抵抗が上がり始めるため）。そして、この破断が発生したときの、Ｘを破断時落下回数とする。
上記１．～３．の手順を、繰り返し８回実施した。そして、破断時落下回数の平均値を算出し、上記の平均落下回数とした。結果を表１に示す。
【0068】
（故障率）
上記で得られた電子装置に対して、表１の平均落下回数分だけ、上記＜落下衝撃試験＞を実施した。
その後、電子装置の断面の一つ（ただし、バンプに破断がある列を選択する）を観察して、破断があるバンプ数をカウントした。
観察した電子装置の断面中、破断があるバンプ数をＮ個とし、全バンプ数をＰ個（今回は１６個）としたとき、破断のある列の全バンプ数から破断バンプ数の占める割合、すなわち、式：Ｎ／Ｐ×１００に基づいて、故障率（％）を算出した。結果を表１に示す。
上記で得られた電子装置に対して、表１の平均落下回数分だけ、上記＜落下衝撃試験＞を実施した。
その後、電子装置の断面の一つ（ただし、バンプに破断がある列を選択する）を観察して、破断があるバンプ数をカウントした。
観察した電子装置の断面中、破断があるバンプ数をＮ個とし、全バンプ数をＰ個（今回は１６個）としたとき、破断のある列の全バンプ数から破断バンプ数の占める割合、すなわち、式：Ｎ／Ｐ×１００に基づいて、故障率（％）を算出した。結果を表１に示す。
【0069】
（総合評価）
上記（平均落下回数）および上記（故障率）の結果を踏まえて、電子装置の耐衝撃性について、優、良、可、不可の順の４段階で判断した。結果を表１に示す。
上記（平均落下回数）および上記（故障率）の結果を踏まえて、電子装置の耐衝撃性について、優、良、可、不可の順の４段階で判断した。結果を表１に示す。
【0070】
実施例１～４の製造方法で得られた電子装置は、比較例１，２と比べて、耐衝撃性に優れる結果を示した。
【符号の説明】
【0071】
１ 電子装置
１０ 半導体チップ
１２ 下面
１４ 電極部
２０ はんだボール
２１ はんだバンプ
３０ 実装基板
３２ 上面
３４、３５ 電極部
５０ 上部固定材料
５１ 上部樹脂補強部
６０ 下部固定材料
６１ 下部樹脂補強部
１０ 半導体チップ
１２ 下面
１４ 電極部
２０ はんだボール
２１ はんだバンプ
３０ 実装基板
３２ 上面
３４、３５ 電極部
５０ 上部固定材料
５１ 上部樹脂補強部
６０ 下部固定材料
６１ 下部樹脂補強部
【図1】
【図2】
【図3】
【手続補正書】
【提出日】2023-10-19
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
半導体チップの下面の電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の上部固定材料を接触させつつ、融点が１８０℃以下の低融点はんだからなるはんだボールの上部を接合して、はんだバンプを形成するはんだバンプ形成工程と、
実装基板の上面の電極部に対して、前記半導体チップに接合された前記はんだバンプの下部を接合する実装工程と、を含み、
前記はんだバンプ形成工程において、前記上部固定材料中のフラックス残渣の樹脂硬化物が、前記半導体チップの下面と前記はんだバンプの上部とに保持された状態となる、電子装置の製造方法。
実装基板の上面の電極部に対して、前記半導体チップに接合された前記はんだバンプの下部を接合する実装工程と、を含み、
前記はんだバンプ形成工程において、前記上部固定材料中のフラックス残渣の樹脂硬化物が、前記半導体チップの下面と前記はんだバンプの上部とに保持された状態となる、電子装置の製造方法。
【請求項2】
請求項１に記載の電子装置の製造方法であって、
前記実装工程は、
前記半導体チップに接合された前記はんだバンプの下部に対して、または前記実装基板の上面の前記電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の下部固定材料を供給した後、
前記実装基板の上部の前記電極部に対して、前記はんだバンプの下部を接合させるものであり、
前記実装工程において、前記下部固定材料中のフラックス残渣の樹脂硬化物が、前記実装基板の上面と前記はんだバンプの下部とに保持された状態となる、電子装置の製造方法。
前記実装工程は、
前記半導体チップに接合された前記はんだバンプの下部に対して、または前記実装基板の上面の前記電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の下部固定材料を供給した後、
前記実装基板の上部の前記電極部に対して、前記はんだバンプの下部を接合させるものであり、
前記実装工程において、前記下部固定材料中のフラックス残渣の樹脂硬化物が、前記実装基板の上面と前記はんだバンプの下部とに保持された状態となる、電子装置の製造方法。
【請求項3】
半導体チップの下面の電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の上部固定材料を接触させつつ、融点が１８０℃以下の低融点はんだからなるはんだボールの上部を接合して、はんだバンプを形成するはんだバンプ形成工程と、
実装基板の上面の電極部に対して、前記半導体チップに接合された前記はんだバンプの下部を接合する実装工程と、を含み、
前記実装工程は、
前記半導体チップに接合された前記はんだバンプの下部に対して、または前記実装基板の上面の前記電極部に対して、融点が１８０℃以下の低融点はんだ材料からなるはんだ粉を含む熱硬化性ソルダペーストの下部固定材料を供給した後、
前記実装基板の上部の前記電極部に対して、前記はんだバンプの下部を接合させるものであり、
前記はんだバンプ形成工程において、前記上部固定材料中のフラックス残渣の樹脂硬化物が、前記半導体チップの下面と前記はんだバンプの上部とに保持された状態となり、
前記実装工程において、前記下部固定材料中のフラックス残渣の樹脂硬化物が、前記実装基板の上面と前記はんだバンプの下部とに保持された状態となる、電子装置の製造方法。
実装基板の上面の電極部に対して、前記半導体チップに接合された前記はんだバンプの下部を接合する実装工程と、を含み、
前記実装工程は、
前記半導体チップに接合された前記はんだバンプの下部に対して、または前記実装基板の上面の前記電極部に対して、融点が１８０℃以下の低融点はんだ材料からなるはんだ粉を含む熱硬化性ソルダペーストの下部固定材料を供給した後、
前記実装基板の上部の前記電極部に対して、前記はんだバンプの下部を接合させるものであり、
前記はんだバンプ形成工程において、前記上部固定材料中のフラックス残渣の樹脂硬化物が、前記半導体チップの下面と前記はんだバンプの上部とに保持された状態となり、
前記実装工程において、前記下部固定材料中のフラックス残渣の樹脂硬化物が、前記実装基板の上面と前記はんだバンプの下部とに保持された状態となる、電子装置の製造方法。
【請求項4】
請求項２または３に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨＢ、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂高さをＨＥとしたとき、ＨＥ／ＨＢ×１００から算出される樹脂高さ比が、１０％以上である、電子装置の製造方法。
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨＢ、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂高さをＨＥとしたとき、ＨＥ／ＨＢ×１００から算出される樹脂高さ比が、１０％以上である、電子装置の製造方法。
【請求項5】
請求項２または３に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷＢ、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂幅をＷＥとしたとき、ＷＥ／ＷＢ×１００から算出される樹脂幅比が、３０％以上である、電子装置の製造方法。
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷＢ、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂幅をＷＥとしたとき、ＷＥ／ＷＢ×１００から算出される樹脂幅比が、３０％以上である、電子装置の製造方法。
【請求項6】
請求項１または３に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板と前記半導体チップとの間の空隙の全てをモールドアンダーフィル材で充填する工程を含まない、電子装置の製造方法。
前記実装工程の後、前記実装基板と前記半導体チップとの間の空隙の全てをモールドアンダーフィル材で充填する工程を含まない、電子装置の製造方法。
【請求項7】
請求項１または３に記載の電子装置の製造方法であって、
前記はんだバンプ形成工程および前記実装工程の少なくとも一方の後に、フラックス残渣を洗浄する洗浄工程を実施しない、電子装置の製造方法。
前記はんだバンプ形成工程および前記実装工程の少なくとも一方の後に、フラックス残渣を洗浄する洗浄工程を実施しない、電子装置の製造方法。
【請求項8】
請求項１または３に記載の電子装置の製造方法であって、
前記熱硬化性フラックスが、熱硬化性樹脂および活性剤を含み、
前記熱硬化性ソルダペーストが、前記熱硬化性フラックスおよび融点が１８０℃以下の低融点はんだ材料からなるはんだ粉を含む、電子装置の製造方法。
前記熱硬化性フラックスが、熱硬化性樹脂および活性剤を含み、
前記熱硬化性ソルダペーストが、前記熱硬化性フラックスおよび融点が１８０℃以下の低融点はんだ材料からなるはんだ粉を含む、電子装置の製造方法。
【請求項9】
請求項１または３に記載の電子装置の製造方法であって、
前記熱硬化性フラックスまたは前記熱硬化性ソルダペーストに含まれる前記熱硬化性フラックスについて、示差熱走査熱量計（ＤＳＣ）を用い、昇温速度２０℃／ｍｉｎで、２５℃～２５０℃の範囲で測定されるＤＳＣ曲線に基づいて、発熱ピーク温度（℃）を測定したとき、
前記発熱ピーク温度が、前記低融点はんだからなるはんだボールの融点をＴ（℃）としたとき、［Ｔ＋１０］℃以上［Ｔ＋５０］℃以下である、電子装置の製造方法。
前記熱硬化性フラックスまたは前記熱硬化性ソルダペーストに含まれる前記熱硬化性フラックスについて、示差熱走査熱量計（ＤＳＣ）を用い、昇温速度２０℃／ｍｉｎで、２５℃～２５０℃の範囲で測定されるＤＳＣ曲線に基づいて、発熱ピーク温度（℃）を測定したとき、
前記発熱ピーク温度が、前記低融点はんだからなるはんだボールの融点をＴ（℃）としたとき、［Ｔ＋１０］℃以上［Ｔ＋５０］℃以下である、電子装置の製造方法。
【請求項10】
実装基板と、
半導体チップと、
前記実装基板の上面の電極部と半導体チップの下面の電極部とを接合する低融点はんだからなるはんだバンプと、を備え、
前記低融点はんだからなるはんだボールの融点が１８０℃以下であり、
前記半導体チップの下面と前記はんだバンプの上部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される上部樹脂補強部を備え、
下記の落下衝撃試験により求められる平均落下回数が７４回以上である、
電子装置。
＜落下衝撃試験＞
ＪＥＤＥＣ規格である「１５００Ｇ、０．５ｍｓの衝撃波形」を発生させる衝撃試験機を用いて、当該電子装置に対して、規格の衝撃を加える落下衝撃試験を繰り返し実施する。
（平均落下回数の算出）
当該電子装置について、複数の電子機器をつなぐことにより（デイジーチェーン）、抵抗値を測定できるシステムを構築する。
１．上記＜落下衝撃試験＞の前に、初期の抵抗値（Ｒ ０ ）を測定する。
２．続いて、上記＜落下衝撃試験＞を１回行う毎に、抵抗値を測定した。このとき、Ｘ回目の電子装置の抵抗値をＲ Ｘ とした。ただし、Ｘは落下回数とする。
３．Ｒ Ｘ ／Ｒ ０ が１．５以上となったとき、当該電子装置中の半導体チップと実装基板との接続部分に破断が発生したと判断する。そして、この破断が発生したときの、Ｘを破断時落下回数とする。
上記１．～３．の手順を、繰り返し８回実施する。そして、破断時落下回数の平均値を算出し、上記の平均落下回数とする。
半導体チップと、
前記実装基板の上面の電極部と半導体チップの下面の電極部とを接合する低融点はんだからなるはんだバンプと、を備え、
前記低融点はんだからなるはんだボールの融点が１８０℃以下であり、
前記半導体チップの下面と前記はんだバンプの上部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される上部樹脂補強部を備え、
下記の落下衝撃試験により求められる平均落下回数が７４回以上である、
電子装置。
＜落下衝撃試験＞
ＪＥＤＥＣ規格である「１５００Ｇ、０．５ｍｓの衝撃波形」を発生させる衝撃試験機を用いて、当該電子装置に対して、規格の衝撃を加える落下衝撃試験を繰り返し実施する。
（平均落下回数の算出）
当該電子装置について、複数の電子機器をつなぐことにより（デイジーチェーン）、抵抗値を測定できるシステムを構築する。
１．上記＜落下衝撃試験＞の前に、初期の抵抗値（Ｒ ０ ）を測定する。
２．続いて、上記＜落下衝撃試験＞を１回行う毎に、抵抗値を測定した。このとき、Ｘ回目の電子装置の抵抗値をＲ Ｘ とした。ただし、Ｘは落下回数とする。
３．Ｒ Ｘ ／Ｒ ０ が１．５以上となったとき、当該電子装置中の半導体チップと実装基板との接続部分に破断が発生したと判断する。そして、この破断が発生したときの、Ｘを破断時落下回数とする。
上記１．～３．の手順を、繰り返し８回実施する。そして、破断時落下回数の平均値を算出し、上記の平均落下回数とする。
【請求項11】
請求項１０に記載の電子装置であって、
落下耐衝撃性を有する電子装置。
落下耐衝撃性を有する電子装置。
【請求項12】
請求項１０に記載の電子装置であって、
前記実装基板の上面と前記はんだバンプの下部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される下部樹脂補強部を備える、電子装置。
前記実装基板の上面と前記はんだバンプの下部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される下部樹脂補強部を備える、電子装置。
【請求項13】
請求項１０に記載の電子装置であって、
前記実装基板の上面と前記はんだバンプの下部とに保持されており、融点が１８０℃以下の低融点はんだ材料からなるはんだ粉を含む熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される下部樹脂補強部を備える、電子装置。
前記実装基板の上面と前記はんだバンプの下部とに保持されており、融点が１８０℃以下の低融点はんだ材料からなるはんだ粉を含む熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される下部樹脂補強部を備える、電子装置。
【請求項14】
請求項１２または１３に記載の電子装置であって、
前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨＢ、前記下部樹脂補強部の樹脂高さをＨＥとしたとき、ＨＥ／ＨＢ×１００から算出される樹脂高さ比が、１０％以上である、電子装置。
前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨＢ、前記下部樹脂補強部の樹脂高さをＨＥとしたとき、ＨＥ／ＨＢ×１００から算出される樹脂高さ比が、１０％以上である、電子装置。
【請求項15】
請求項１２または１３に記載の電子装置であって、
前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷＢ、前記下部樹脂補強部の樹脂幅をＷＥとしたとき、ＷＥ／ＷＢ×１００から算出される樹脂幅比が、３０％以上である、電子装置。
前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷＢ、前記下部樹脂補強部の樹脂幅をＷＥとしたとき、ＷＥ／ＷＢ×１００から算出される樹脂幅比が、３０％以上である、電子装置。
【請求項16】
請求項１０または１１に記載の電子装置であって、
前記実装基板の上面と前記半導体チップの下面との間において、モールドアンダーフィル材が充填していない空隙部が形成されている、電子装置。
前記実装基板の上面と前記半導体チップの下面との間において、モールドアンダーフィル材が充填していない空隙部が形成されている、電子装置。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【0054】
以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することができる。また、本発明は上述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれる。
以下、参考形態の例を付記する。
１． 半導体チップの下面の電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の上部固定材料を接触させつつ、低融点はんだからなるはんだボールの上部を接合して、はんだバンプを形成するはんだバンプ形成工程と、
実装基板の上面の電極部に対して、前記半導体チップに接合された前記はんだバンプの下部を接合する実装工程と、を含み、
前記はんだバンプ形成工程において、前記上部固定材料中のフラックス残渣の樹脂硬化物が、前記半導体チップの下面と前記はんだバンプの上部とに保持された状態となる、電子装置の製造方法。
２． １．に記載の電子装置の製造方法であって、
前記実装工程は、
前記半導体チップに接合された前記はんだバンプの下部に対して、または前記実装基板の上面の前記電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の下部固定材料を供給した後、
前記実装基板の上部の前記電極部に対して、前記はんだバンプの下部を接合させるものであり、
前記実装工程において、前記下部固定材料中のフラックス残渣の樹脂硬化物が、前記実装基板の上面と前記はんだバンプの下部とに保持された状態となる、電子装置の製造方法。
３． ２．に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨ Ｂ 、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂高さをＨ Ｅ としたとき、Ｈ Ｅ ／Ｈ Ｂ ×１００から算出される樹脂高さ比が、１０％以上である、電子装置の製造方法。
４． ２．に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷ Ｂ 、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂幅をＷ Ｅ としたとき、Ｗ Ｅ ／Ｗ Ｂ ×１００から算出される樹脂幅比が、３０％以上である、電子装置の製造方法。
５． １．または２．に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板と前記半導体チップとの間の空隙の全てをモールドアンダーフィル材で充填する工程を含まない、電子装置の製造方法。
６． １．または２．に記載の電子装置の製造方法であって、
前記はんだバンプ形成工程および前記実装工程の少なくとも一方の後に、フラックス残渣を洗浄する洗浄工程を実施しない、電子装置の製造方法。
７． １．または２．に記載の電子装置の製造方法であって、
固相線温度を融点としたとき、前記低融点はんだからなるはんだボールの融点が１８０℃以下である、電子装置の製造方法。
８． １．または２．に記載の電子装置の製造方法であって、
前記熱硬化性フラックスが、熱硬化性樹脂および活性剤を含み、
前記熱硬化性ソルダペーストが、前記熱硬化性フラックスおよびはんだ粉を含む、電子装置の製造方法。
９． １．または２．に記載の電子装置の製造方法であって、
前記熱硬化性フラックスまたは前記熱硬化性ソルダペーストに含まれる前記熱硬化性フラックスについて、示差熱走査熱量計（ＤＳＣ）を用い、昇温速度２０℃／ｍｉｎで、２５℃～２５０℃の範囲で測定されるＤＳＣ曲線に基づいて、発熱ピーク温度（℃）を測定したとき、
前記発熱ピーク温度が、前記低融点はんだからなるはんだボールの融点をＴ（℃）としたとき、［Ｔ＋１０］℃以上［Ｔ＋５０］℃以下である、電子装置の製造方法。
１０． 実装基板と、
半導体チップと、
前記実装基板の上面の電極部と半導体チップの下面の電極部とを接合する低融点はんだからなるはんだバンプと、を備え、
前記半導体チップの下面と前記はんだバンプの上部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される上部樹脂補強部を備える、電子装置。
１１． １０．に記載の電子装置であって、
前記実装基板の上面と前記はんだバンプの下部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される下部樹脂補強部を備える、電子装置。
１２． １１．に記載の電子装置であって、
前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨ Ｂ 、前記下部樹脂補強部の樹脂高さをＨ Ｅ としたとき、Ｈ Ｅ ／Ｈ Ｂ ×１００から算出される樹脂高さ比が、１０％以上である、電子装置。
１３． １１．に記載の電子装置であって、
前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷ Ｂ 、前記下部樹脂補強部の樹脂幅をＷ Ｅ としたとき、Ｗ Ｅ ／Ｗ Ｂ ×１００から算出される樹脂幅比が、３０％以上である、電子装置。
１４． １０．または１１．に記載の電子装置であって、
前記実装基板の上面と前記半導体チップの下面との間において、モールドアンダーフィル材が充填していない空隙部が形成されている、電子装置。
以下、参考形態の例を付記する。
１． 半導体チップの下面の電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の上部固定材料を接触させつつ、低融点はんだからなるはんだボールの上部を接合して、はんだバンプを形成するはんだバンプ形成工程と、
実装基板の上面の電極部に対して、前記半導体チップに接合された前記はんだバンプの下部を接合する実装工程と、を含み、
前記はんだバンプ形成工程において、前記上部固定材料中のフラックス残渣の樹脂硬化物が、前記半導体チップの下面と前記はんだバンプの上部とに保持された状態となる、電子装置の製造方法。
２． １．に記載の電子装置の製造方法であって、
前記実装工程は、
前記半導体チップに接合された前記はんだバンプの下部に対して、または前記実装基板の上面の前記電極部に対して、熱硬化性フラックスおよび熱硬化性ソルダペーストの少なくとも一方の下部固定材料を供給した後、
前記実装基板の上部の前記電極部に対して、前記はんだバンプの下部を接合させるものであり、
前記実装工程において、前記下部固定材料中のフラックス残渣の樹脂硬化物が、前記実装基板の上面と前記はんだバンプの下部とに保持された状態となる、電子装置の製造方法。
３． ２．に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨ Ｂ 、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂高さをＨ Ｅ としたとき、Ｈ Ｅ ／Ｈ Ｂ ×１００から算出される樹脂高さ比が、１０％以上である、電子装置の製造方法。
４． ２．に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷ Ｂ 、前記下部固定材料中のフラックス残渣の樹脂硬化物からなる下部樹脂補強部の樹脂幅をＷ Ｅ としたとき、Ｗ Ｅ ／Ｗ Ｂ ×１００から算出される樹脂幅比が、３０％以上である、電子装置の製造方法。
５． １．または２．に記載の電子装置の製造方法であって、
前記実装工程の後、前記実装基板と前記半導体チップとの間の空隙の全てをモールドアンダーフィル材で充填する工程を含まない、電子装置の製造方法。
６． １．または２．に記載の電子装置の製造方法であって、
前記はんだバンプ形成工程および前記実装工程の少なくとも一方の後に、フラックス残渣を洗浄する洗浄工程を実施しない、電子装置の製造方法。
７． １．または２．に記載の電子装置の製造方法であって、
固相線温度を融点としたとき、前記低融点はんだからなるはんだボールの融点が１８０℃以下である、電子装置の製造方法。
８． １．または２．に記載の電子装置の製造方法であって、
前記熱硬化性フラックスが、熱硬化性樹脂および活性剤を含み、
前記熱硬化性ソルダペーストが、前記熱硬化性フラックスおよびはんだ粉を含む、電子装置の製造方法。
９． １．または２．に記載の電子装置の製造方法であって、
前記熱硬化性フラックスまたは前記熱硬化性ソルダペーストに含まれる前記熱硬化性フラックスについて、示差熱走査熱量計（ＤＳＣ）を用い、昇温速度２０℃／ｍｉｎで、２５℃～２５０℃の範囲で測定されるＤＳＣ曲線に基づいて、発熱ピーク温度（℃）を測定したとき、
前記発熱ピーク温度が、前記低融点はんだからなるはんだボールの融点をＴ（℃）としたとき、［Ｔ＋１０］℃以上［Ｔ＋５０］℃以下である、電子装置の製造方法。
１０． 実装基板と、
半導体チップと、
前記実装基板の上面の電極部と半導体チップの下面の電極部とを接合する低融点はんだからなるはんだバンプと、を備え、
前記半導体チップの下面と前記はんだバンプの上部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される上部樹脂補強部を備える、電子装置。
１１． １０．に記載の電子装置であって、
前記実装基板の上面と前記はんだバンプの下部とに保持されており、熱硬化性フラックスまたは熱硬化性ソルダペーストのフラックス残渣の樹脂硬化物で構成される下部樹脂補強部を備える、電子装置。
１２． １１．に記載の電子装置であって、
前記実装基板の断面の一つにおいて、前記はんだバンプの高さをＨ Ｂ 、前記下部樹脂補強部の樹脂高さをＨ Ｅ としたとき、Ｈ Ｅ ／Ｈ Ｂ ×１００から算出される樹脂高さ比が、１０％以上である、電子装置。
１３． １１．に記載の電子装置であって、
前記実装基板の断面の一つにおいて、前記はんだバンプの半径をＷ Ｂ 、前記下部樹脂補強部の樹脂幅をＷ Ｅ としたとき、Ｗ Ｅ ／Ｗ Ｂ ×１００から算出される樹脂幅比が、３０％以上である、電子装置。
１４． １０．または１１．に記載の電子装置であって、
前記実装基板の上面と前記半導体チップの下面との間において、モールドアンダーフィル材が充填していない空隙部が形成されている、電子装置。