特開 2024-145411 鉄道車上制御装置のリセット回路及びリセット方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024145411

(43)【公開日】2024-10-15

(54)【発明の名称】鉄道車上制御装置のリセット回路及びリセット方法

(51)【国際特許分類】

   B60R 16/02 20060101AFI20241004BHJP

   G06F 11/14 20060101ALI20241004BHJP

   G06F 1/24 20060101ALI20241004BHJP

【ＦＩ】

B60R16/02 660L

G06F11/14 641A

G06F1/24 351

B60R16/02 660M

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023057740

(22)【出願日】2023-03-31

(71)【出願人】

【識別番号】000005108

【氏名又は名称】株式会社日立製作所

(74)【代理人】

【識別番号】110000062

【氏名又は名称】弁理士法人第一国際特許事務所

(72)【発明者】

【氏名】越後 潔

(72)【発明者】

【氏名】佐藤 究

(57)【要約】

【課題】リムーバブルメモリーのデータ破損を防止し、適切なリセット処理を可能とするリセット回路及びリセット方法を提供することを目的とする。
【解決手段】装置電源と、前記装置電源の電圧低下を検知する装置電源電圧低下検知部と、前記装置電源からバックアップ電源を生成するバックアップ電源部と、リムーバブルメモリーと、前記リムーバブルメモリーのアクセスを制御する制御部と、リムーバブルメモリー電源制御部と、前記バックアップ電源部の電圧低下を検知するバックアップ電源電圧低下検知部と、前記バックアップ電源部と前記バックアップ電源電圧低下検知部との間に介在するバックアップ電源検知用スイッチ部と、前記装置電源のリセットの状態を記憶するリセットフラグ部と、前記リセットフラグ部からのフラグ状態信号と前記制御部からのマスク制御信号により前記バックアップ電源検知用スイッチ部のスイッチを制御するリセットマスク部とを備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

リセット回路の電源を供給する装置電源と、前記装置電源の電圧低下を検知する装置電源電圧低下検知部と、前記装置電源からバックアップ電源を生成するバックアップ電源部と、脱着可能な不揮発性のリムーバブルメモリーと、前記バックアップ電源部でバックアップされた電源により動作し前記リムーバブルメモリーのアクセスを制御する制御部と、前記リムーバブルメモリーの電源を制御するリムーバブルメモリー電源制御部と、前記バックアップ電源部の電圧低下を検知するバックアップ電源電圧低下検知部と、前記バックアップ電源部と前記バックアップ電源電圧低下検知部との間に介在するバックアップ電源検知用スイッチ部と、前記装置電源のリセットの状態を記憶するリセットフラグ部と、前記リセットフラグ部からのフラグ状態信号と前記制御部からのマスク制御信号により前記バックアップ電源検知用スイッチ部のスイッチを制御するリセットマスク部とを備え、
前記制御部は、前記装置電源電圧低下検知部が前記装置電源の電圧低下を検知した後に前記リムーバブルメモリーの終了処理を行う鉄道車上制御装置のリセット回路。

【請求項2】

請求項１に記載の鉄道車上制御装置のリセット回路において、
前記制御部は、前記装置電源の電圧低下を検出した前記装置電源電圧低下検知部からの低下検知信号を、前記制御部への割り込み入力信号として使用することで、前記リムーバブルメモリーの終了処理を行うことを特徴とする鉄道車上制御装置のリセット回路。

【請求項3】

請求項１に記載の鉄道車上制御装置のリセット回路において、
前記リムーバブルメモリーの終了処理は、前記制御部が、前記リムーバブルメモリーへのアクセスを停止し、前記リムーバブルメモリー電源制御部に前記リムーバブルメモリーへの電源を遮断する制御を行う処理であることを特徴とする鉄道車上制御装置のリセット回路。

【請求項4】

請求項１に記載の鉄道車上制御装置のリセット回路において、
前記リセットフラグ部は、前記装置電源電圧低下検知部からの前記装置電源の電圧低下を検出した低下検知信号を受信しその信号が解除された場合、リセット発生の状態として記憶し、前記リセットマスク部にリセット発生のフラグ状態信号を出力することを特徴とする鉄道車上制御装置のリセット回路。

【請求項5】

請求項４に記載の鉄道車上制御装置のリセット回路において、
前記制御部は、前記リムーバブルメモリーの終了処理後に、前記リセットマスク部にマスクを解除するマスク制御信号を出力することを特徴とする鉄道車上制御装置のリセット回路。

【請求項6】

請求項５に記載の鉄道車上制御装置のリセット回路において、
前記リセットマスク部は、前記リセットフラグ部からリセット発生のフラグ状態信号と、前記制御部からマスクを解除するマスク制御信号を入力した場合、バックアップ電源検知用スイッチ部のスイッチを開く制御を行うことで、前記バックアップ電源電圧低下検知部に入力する電圧を低下させることを特徴とする鉄道車上制御装置のリセット回路。

【請求項7】

請求項１に記載の鉄道車上制御装置のリセット回路において、
前記バックアップ電源電圧低下検知部は、電圧の低下を検知した場合、前記制御部に低下検知信号を出力し、
前記制御部は、前記バックアップ電源電圧低下検知部から前記低下検知信号を入力した場合、前記リムーバブルメモリーの終了処理後に当該制御部のソフトを動作させないリセット状態に移行することを特徴とする鉄道車上制御装置のリセット回路。

【請求項8】

リセット回路の電源を供給する装置電源と、前記装置電源の電圧低下を検知する装置電源電圧低下検知手段と、前記装置電源からバックアップ電源を生成するバックアップ電源手段と、脱着可能な不揮発性のリムーバブルメモリーと、前記バックアップ電源手段でバックアップされた電源により動作し前記リムーバブルメモリーのアクセスを制御する制御手段と、前記リムーバブルメモリーの電源を制御するリムーバブルメモリー電源制御手段と、バックアップ電源の電圧低下を検知するバックアップ電源電圧低下検知手段と、前記バックアップ電源手段と前記バックアップ電源電圧低下検知手段との間に介在するバックアップ電源検知用スイッチ手段と、前記装置電源のリセットの状態を記憶するリセットフラグ手段と、前記リセットフラグ手段からのフラグ状態信号と前記制御手段からのマスク制御信号により前記バックアップ電源検知用スイッチ手段のスイッチを制御するリセットマスク手段とを備えるリセット回路を用いたリセット方法であって、
前記制御手段により、前記装置電源電圧低下検知手段が前記装置電源の電圧低下を検知した後に前記リムーバブルメモリーの終了処理を行うステップを含む鉄道車上制御装置のリセット方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、鉄道車上制御装置のリセット回路及びリセット方法に関し、リムーバブルメモリーを用いる鉄道車上制御装置のリセット回路及びリセット方法に関する。

【背景技術】

【0002】

一般的に、リムーバブルメモリーの電源を遮断するには、事前にメモリーへのアクセスを終了しておく必要がある。これを守らずメモリーへのアクセス中に電源が喪失した場合、メモリーに記録されたデータが破損する恐れがある。

【0003】

例えば、特許文献１、２では、主電源からの電源供給が断たれてから、少なくとも予め設定されたバックアップ時間が経過するまで継続してメモリーカードへ電源を供給するバックアップ電源を備えるデータ記憶制御装置が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１５－０７９４２８号公報

【特許文献2】特開２０１５－０７９４３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

一方、鉄道車上制御装置は予告無く電源が遮断される装置であるため、鉄道車上装置においてリムーバブルメモリーを適用する場合、メモリーアクセス中の電源喪失によりデータが破損するリスクが非常に高い。このため、バックアップ電源を利用することが考えられるが、この場合、バックアップ電源を利用したことにより不安定な状況とならないようにマイコンの適切なリセット処理が必要である。

【0006】

また、特許文献１、２では、バックアップ電源の記載はあるものの、バックアップ電源を利用したことによる不安定な状況を回避するためのリセット処理については記載されていない。

【0007】

本発明は、上記課題に鑑みて、リムーバブルメモリーのデータ破損を防止し、適切なリセット処理を可能とするリセット回路及びリセット方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

上記目的を達成するため、代表的な本発明の鉄道車上制御装置のリセット回路の一つは、リセット回路の電源を供給する装置電源と、前記装置電源の電圧低下を検知する装置電源電圧低下検知部と、前記装置電源からバックアップ電源を生成するバックアップ電源部と、脱着可能な不揮発性のリムーバブルメモリーと、前記バックアップ電源部でバックアップされた電源により動作し前記リムーバブルメモリーのアクセスを制御する制御部と、前記リムーバブルメモリーの電源を制御するリムーバブルメモリー電源制御部と、前記バックアップ電源部の電圧低下を検知するバックアップ電源電圧低下検知部と、前記バックアップ電源部と前記バックアップ電源電圧低下検知部との間に介在するバックアップ電源検知用スイッチ部と、前記装置電源のリセットの状態を記憶するリセットフラグ部と、前記リセットフラグ部からのフラグ状態信号と前記制御部からのマスク制御信号により前記バックアップ電源検知用スイッチ部のスイッチを制御するリセットマスク部とを備え、前記制御部は、前記装置電源電圧低下検知部が前記装置電源の電圧低下を検知した後に前記リムーバブルメモリーの終了処理を行う。

【発明の効果】

【0009】

本発明によれば、鉄道車上制御装置のリセット回路及びリセット方法において、リムーバブルメモリーのデータ破損を防止し、適切なリセット処理を可能とする。
上記以外の課題、構成及び効果は、以下の実施形態により明らかにされる。

【図面の簡単な説明】

【0010】

【図1】図１は、本開示の実施形態による態様を実施するためのコンピュータシステムのブロック図である。

【図2】図２は、本発明の一実施形態を示す回路ブロック図である。

【図3】図３は、本発明の動作の一例を示すフローチャートである。

【図4】図４は、図３のサブルーチンの一例を示すフローチャートである。

【発明を実施するための形態】

【0011】

本発明を実施するための形態を説明する。

【0012】

＜実施形態による態様を実施するためのコンピュータシステム＞
図１は、本開示の実施形態による態様を実施するためのコンピュータシステム３００のブロック図である。本明細書で開示される様々な実施形態の機構及び装置は、任意の適切なコンピューティングシステムに適用されてもよい。コンピュータシステム３００の主要コンポーネントは、１つ以上のプロセッサ３０２、メモリ３０４、端末インターフェース３１２、ストレージインターフェース３１４、Ｉ／Ｏ（入出力）デバイスインターフェース３１６、及びネットワークインターフェース３１８を含む。これらのコンポーネントは、メモリバス３０６、Ｉ／Ｏバス３０８、バスインターフェースユニット３０９、及びＩ／Ｏバスインターフェースユニット３１０を介して、相互的に接続されてもよい。

【0013】

コンピュータシステム３００は、プロセッサ３０２と総称される１つ又は複数の処理装置３０２Ａ及び３０２Ｂを含んでもよい。各プロセッサ３０２は、メモリ３０４に格納された命令を実行し、オンボードキャッシュを含んでもよい。ある実施形態では、コンピュータシステム３００は複数のプロセッサを備えてもよく、また別の実施形態では、コンピュータシステム３００は単一の処理装置によるシステムであってもよい。処理装置としては、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｏｎｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等を適用できる。

【0014】

ある実施形態では、メモリ３０４は、データ及びプログラムを記憶するためのランダムアクセス半導体メモリ、記憶装置、又は記憶媒体（揮発性又は不揮発性のいずれか）を含んでもよい。ある実施形態では、メモリ３０４は、コンピュータシステム３００の仮想メモリ全体を表しており、ネットワークを介してコンピュータシステム３００に接続された他のコンピュータシステムの仮想メモリを含んでもよい。メモリ３０４は、概念的には単一のものとみなされてもよいが、他の実施形態では、このメモリ３０４は、キャッシュおよび他のメモリデバイスの階層など、より複雑な構成となる場合がある。例えば、メモリは複数のレベルのキャッシュとして存在し、これらのキャッシュは機能毎に分割されてもよい。その結果、１つのキャッシュは命令を保持し、他のキャッシュはプロセッサによって使用される非命令データを保持する構成であってもよい。メモリは、いわゆるＮＵＭＡ（Ｎｏｎ－Ｕｎｉｆｏｒｍ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コンピュータアーキテクチャのように、分散され、種々の異なる処理装置に関連付けられてもよい。

【0015】

メモリ３０４は、本明細書で説明する機能を実施するプログラム、モジュール、及びデータ構造のすべて又は一部を格納してもよい。例えば、メモリ３０４は、潜在因子特定アプリケーション３５０を格納していてもよい。ある実施形態では、潜在因子特定アプリケーション３５０は、後述する機能をプロセッサ３０２上で実行する命令又は記述を含んでもよく、あるいは別の命令又は記述によって解釈される命令又は記述を含んでもよい。ある実施形態では、潜在因子特定アプリケーション３５０は、プロセッサベースのシステムの代わりに、またはプロセッサベースのシステムに加えて、半導体デバイス、チップ、論理ゲート、回路、回路カード、および／または他の物理ハードウェアデバイスを介してハードウェアで実施されてもよい。ある実施形態では、潜在因子特定アプリケーション３５０は、命令又は記述以外のデータを含んでもよい。

【0016】

コンピュータシステム３００は、プロセッサ３０２、メモリ３０４、表示システム３２４、及びＩ／Ｏバスインターフェースユニット３１０間の通信を行うバスインターフェースユニット３０９を含んでもよい。Ｉ／Ｏバスインターフェースユニット３１０は、様々なＩ／Ｏユニットとの間でデータを転送するためのＩ／Ｏバス３０８と連結していてもよい。Ｉ／Ｏバスインターフェースユニット３１０は、Ｉ／Ｏバス３０８を介して、Ｉ／Ｏプロセッサ（ＩＯＰ）又はＩ／Ｏアダプタ（ＩＯＡ）としても知られる複数のＩ／Ｏインターフェースユニット３１２、３１４、３１６、及び３１８と通信してもよい。また、コンピュータシステム３００は、データを収集し、プロセッサ３０２に当該データを提供するように構成された１つまたは複数のセンサ等のデバイスを含んでもよい。同様に、バスインターフェースユニット３０９が提供する機能は、プロセッサ３０２を含む集積回路によって実現されてもよい。

【0017】

Ｉ／Ｏインターフェースユニットは、様々なストレージ又はＩ／Ｏデバイスと通信する機能を備える。

【0018】

ストレージインターフェース３１４は、１つ又は複数のディスクドライブや直接アクセスストレージ装置３２２の取り付けが可能である。ある実施形態では、ストレージ装置３２２は、任意の二次記憶装置として実装されてもよい。メモリ３０４の内容は、ストレージ装置３２２に記憶され、必要に応じてストレージ装置３２２から読み出されてもよい。ネットワークインターフェース３１８は、コンピュータシステム３００と他のデバイスが相互的に通信できるように、通信経路を提供してもよい。この通信経路は、例えば、ネットワーク３３０であってもよい。

【0019】

図１に示されるコンピュータシステム３００は、プロセッサ３０２、メモリ３０４、バスインタフェース３０９、表示システム３２４、及びＩ／Ｏバスインターフェースユニット３１０の間の直接通信経路を提供するバス構造を備えているが、他の実施形態では、コンピュータシステム３００は、階層構成、スター構成、又はウェブ構成のポイントツーポイントリンク、複数の階層バス、平行又は冗長の通信経路を含んでもよい。さらに、Ｉ／Ｏバスインターフェースユニット３１０及びＩ／Ｏバス３０８が単一のユニットとして示されているが、実際には、コンピュータシステム３００は複数のＩ／Ｏバスインターフェースユニット３１０又は複数のＩ／Ｏバス３０８を備えてもよい。また、Ｉ／Ｏバス３０８を様々なＩ／Ｏデバイスに繋がる各種通信経路から分離するための複数のＩ／Ｏインターフェースユニットが示されているが、他の実施形態では、Ｉ／Ｏデバイスの一部または全部が、１つのシステムＩ／Ｏバスに直接接続されてもよい。

【0020】

ある実施形態では、コンピュータシステム３００は、マルチユーザメインフレームコンピュータシステム、シングルユーザシステム、又はサーバコンピュータ等の、直接的ユーザインターフェースを有しない、他のコンピュータシステム（クライアント）からの要求を受信するデバイスであってもよい。

【0021】

＜ブロック図＞
図２は、本発明の一実施形態を示す回路ブロック図である。図２の中で実線の矢印が電源供給の方向を示しており、実際に電力が供給される。また、図２の中で破線の矢印が信号送信の方向を示している。

【0022】

図２で示す鉄道車上制御装置のリセット回路は、装置電源１１、バックアップ電源部１２、装置電源電圧低下検知部１３、リムーバブルメモリー制御部１４、リセットフラグ部１５、リセットマスク部１６、バックアップ電源電圧低下検知部１７、リムーバブルメモリー１８、リムーバブルメモリー電源制御部１９、バックアップ電源検知用スイッチ部２０、回路部２１を備えている。なお、鉄道車上制御装置は、列車に搭載され列車の走行等を制御できる装置である。

【0023】

図２の二点鎖線で示す範囲が電源バックアップ範囲２０１である。電源バックアップ範囲２０１は、リムーバブルメモリー制御部１４、リセットフラグ部１５、リセットマスク部１６、バックアップ電源電圧低下検知部１７、リムーバブルメモリー１８、リムーバブルメモリー電源制御部１９、バックアップ電源検知用スイッチ部２０、回路部２１を含む。

【0024】

ここで、バックアップ電源部１２、装置電源電圧低下検知部１３、リムーバブルメモリー制御部１４、リセットフラグ部１５、リセットマスク部１６、バックアップ電源電圧低下検知部１７、リムーバブルメモリー電源制御部１９、バックアップ電源検知用スイッチ部２０、回路部２１は、同じ基板上に構成することも可能である。また、それぞれもしくはいくつかごとに、別の基板上に構成することも可能である。

【0025】

装置電源１１から回路に電源を供給する。ここでの回路は図２に示す電源バックアップ範囲２０１とすることができる。また、装置電源１１は、鉄道車上制御装置の電源とすることができる。装置電源１１から電力が供給されている限りはリムーバブルメモリー１８が正常に作動することができる。

【0026】

バックアップ電源部１２は、装置電源１１と接続されており、装置電源１１が遮断した後は一定時間の間、電源バックアップ範囲２０１の回路に電源を供給する。バックアップ電源部１２は、例えば、キャパシタやバッテリなどによる構成を備えており、電気を貯えておくことが可能である。このとき、特に、数１０ｍＦ以上の大きな静電容量スパーキャパシタであれば、寿命が長く大きな電気を溜められるため有利です。一方、バックアップ電源部１２は、装置電源１１が遮断されておらず、正常に電気が供給されている場合は、そのまま回路に電気を供給する構成である。

【0027】

装置電源電圧低下検知部１３は、装置電源１１から回路に供給される電源電圧の低下を検知し、そのための機構を備えている。装置電源電圧低下検知部１３は、電圧低下を検知した場合は、低下検知信号１０１を出力する。ここでの電圧低下の検知は、閾値を設けて、それ以下の電圧になった場合に検知する。例えば、装置電源１１の電圧が安定稼働電圧を下回る場合等である。具体的には、５Ｖの電源であれば、安定稼働電圧４．５Ｖを下回る場合等である。この場合は、電源が喪失しているともいえる。低下検知信号１０１は、リムーバブルメモリー制御部１４とリセットフラグ部１５へ出力される。低下検知信号１０１は、リムーバブルメモリー制御部１４であれば、リムーバブルメモリー制御部１４の割り込み入力端子から入力され、割り込み処理の実行を要求する。

【0028】

リムーバブルメモリー制御部１４は、リムーバブルメモリー１８のアクセスを制御する。さらに、リムーバブルメモリー制御部１４は、割り込み処理で、リムーバブルメモリー１８の終了処理と、次回の装置電源１１の再投入時への待機のための、もしくは、装置電源１１の電源遮断のための、リセット処理を実行する。リムーバブルメモリー制御部１４は、マイコンで構成可能であり、例えば、図１で示したコンピュータシステム３００を適用することができる。

【0029】

リセットフラグ部１５には、低下検知信号１０１が入力される。リセットフラグ部１５への装置電源電圧低下検知部１３からの低下検知信号１０１の出力が解除されることで、入力されていた低下検知信号１０１が入力されなくなる。この場合は、装置電源１１の電圧が低下（遮断）後に、装置電源１１の電源が再投入された（正常な電圧値に回復した）ことになるため、その状態を記憶するためリセットフラグを立てる（セットする）。リセットフラグ部１５は、リセットフラグを立てる状態は、例えば、「１」の情報として記憶し、リセットフラグをクリアした状態は、例えば「０」の情報として記憶する。リセットフラグ部１５は、このためのＩＣ（集積回路）等による機構として構成される。

【0030】

リセットフラグ部１５に記憶された情報は、フラグ状態信号１０２としてリムーバブルメモリー制御部１４のＩＯ入力ポートに入力される。また、フラグ状態信号１０２はリセットマスク部１６にも入力される。

【0031】

リセットマスク部１６は、リムーバブルメモリー制御部１４のＩＯポート出力から出力されるマスク制御信号１０４が入力される。リセットマスク部１６は、このマスク制御信号１０４と、リセットフラグ部１５から入力されたフラグ状態信号１０２により、バックアップ電源検知用スイッチ部２０のスイッチを開くか否かを制御する。ここでの制御は、フラグ状態信号１０２を後段回路のバックアップ電源検知用スイッチ部２０に伝達するか否かを決定するマスクにより行うことができる。マスク状態であれば、信号の伝達が阻止され、マスクＯＦＦの状態であれば、信号が伝達される。リセットマスク部１６は、通常はマスクの状態を保持する。

【0032】

バックアップ電源電圧低下検知部１７は、バックアップ電源部１２のバックアップ電源の電圧低下を検知する。バックアップ電源の電圧低下を検知した場合は、低下検知信号１０３を出力する。低下検知信号１０３はリムーバブルメモリー制御部１４のリセット入力端子に入力される。低下検知信号１０３がリセット入力端子に入力されると、リムーバブルメモリー制御部１４は、リセット処理が要求され、リムーバブルメモリー１８の終了処理後にリセット処理を開始する。バックアップ電源電圧低下検知部１７は、このためのＩＣ（集積回路）等による機構として構成される。また、低下検知信号１０３は回路部２１にも出力する。

【0033】

ここでリセット処理は、リセット状態にすることをいう。リセット状態はリムーバブルメモリー制御部１４のマイコンに電源は入っているが、ソフト（アプリケーション）を動かさない状態（意図的にソフトが走らないように抑え込んでいる状態）である。

【0034】

リムーバブルメモリー１８は、取り外し可能な不揮発性の記憶装置である。例えば、ＳＤメモリーカード、ＵＳＢメモリ、外付けハードディスク等を適用できる。

【0035】

リムーバブルメモリー電源制御部１９は、バックアップ電源部１２からの電力をリムーバブルメモリー１８へ供給するか否かの制御を行う。この制御は、リムーバブルメモリー制御部１４からの指示により行うことができる。リムーバブルメモリー電源制御部１９は、このためのＩＣ（集積回路）等による機構として構成される。例えば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のスイッチを用いることができる。

【0036】

バックアップ電源検知用スイッチ部２０は、バックアップ電源部１２とバックアップ電源電圧低下検知部１７との間に介在して設けられる。バックアップ電源検知用スイッチ部２０は、バックアップ電源部１２からの電力を、バックアップ電源電圧低下検知部１７に供給するか否かを制御するスイッチ機能を備えている。ここでのスイッチ機能はリセットマスク部１６から制御信号１０５に基づいて行うことができる。スイッチが開いている場合は、バックアップ電源電圧低下検知部１７へは電力は供給されず、スイッチが閉じている場合は、バックアップ電源電圧低下検知部１７へ電力が供給される。バックアップ電源検知用スイッチ部２０のスイッチは通常の場合はスイッチが閉じている状態である。バックアップ電源電圧低下検知部１７は、供給される電力を電圧情報として取り扱うことができる。バックアップ電源検知用スイッチ部２０は、このためのＩＣ（集積回路）等による機構として構成される。

【0037】

回路部２１は、バックアップ電源電圧低下検知部１７からの低下検知信号１０３と、リムーバブルメモリー制御部１４からのフラグクリア信号１０６を入力する。これらのうちどちらかの信号を入力した場合でも、フラグクリア信号１０７をリセットフラグ部１５に送信する。回路部２１は、このためのＩＣ（集積回路）等による機構として構成される。具体的には、回路部２１はＯＲ回路を備えている。フラグクリア信号１０７を入力したリセットフラグ部１５はリセットフラグをクリアして「０」とする。

【0038】

リムーバブルメモリー制御部１４は、装置電源１１から適切に電源供給されている間は、リムーバブルメモリー１８に対しデータ授受のアクセス（データ信号１１０の送受信）を行う。装置電源１１の電圧が低下し、電源がバックアップ電源部１２からの電源に切り替わる場合について説明する。この場合は、装置電源電圧低下検知部１３から低下検知信号１０１が出力され、リムーバブルメモリー制御部１４の割り込み端子に低下検知信号１０１が入力される。すると、リムーバブルメモリー制御部１４で割り込み処理が要求されたことになり、リムーバブルメモリー１８へのアクセス停止処理を行う。

【0039】

リムーバブルメモリー１８へのアクセス停止処理が正常に終了したら、リムーバブルメモリー制御部１４は、リムーバブルメモリー電源制御部１９に指示を行い、リムーバブルメモリー１８への電源を遮断する。これらは、リムーバブルメモリー１８の終了処理となる。

【0040】

リムーバブルメモリー１８へのアクセスが正常終了した後に、リムーバブルメモリー制御部１４を、装置電源１１の次回再投入のための待機状態に遷移させる。このために、バックアップ電源電圧低下検知部１７、バックアップ電源検知用スイッチ部２０を用いる。これらは、リセットフラグ部１５、リセットマスク部１６と組み合わせて使用する。

【0041】

リムーバブルメモリー１８の終了処理を実行した後に、バックアップ電源部１２のバックアップ電源が低下（喪失）する場合について説明する。この場合、バックアップ電源電圧低下検知部１７は、バックアップ電源の電圧低下を検知して低下検知信号１０３を出力する。そして、低下検知信号１０３をリセット入力端子に入力したリムーバブルメモリー電源制御部１９は、リセット処理を開始する。これにより、リムーバブルメモリー制御部１４はリセット処理状態に遷移する。そして、その後にバックアップ電源部１２が喪失すると、この電源喪失に伴いリムーバブルメモリー制御部１４は動作を停止し、次回の装置電源１１の再投入に備えることができる。また、低下検知信号１０３は回路部２１にも出力し、回路部２１からはフラグクリア信号１０７が出力され、リセットフラグ部１５はリセットフラグをクリアする。

【0042】

一方で、装置電源１１の電源が喪失した後、バックアップ電源部１２の電圧が低下する前に、装置電源１１が再投入されると、電源バックアップ範囲２０１以外は初期化処理が実行されて初期化状態になる。しかし、電源バックアップ範囲２０１にはバックアップ電源部１２から電力供給が継続されているため、リムーバブルメモリー電源制御部１９にはリセットがかからず正常に初期化処理が行われない状態となる。このような状態となると、電源バックアップ範囲２０１の内側と外側で初期化処理の齟齬が生じ通信処理等に悪影響を与える。この状態を回避するために、以下の方法で、リムーバブルメモリー１８の終了処理後に、リムーバブルメモリー電源制御部１９をリセット処理状態に遷移させる。

【0043】

装置電源１１の電源は一度、喪失しているため、装置電源電圧低下検知部１３は低下検知信号１０１を出力する。次にリムーバブルメモリー制御部１４は、低下検知信号１０１の入力による割り込み処理でリムーバブルメモリー１８の終了処理を行う。その後、リムーバブルメモリー制御部１４は、リセットマスク部１６に対しマスク制御信号１０４を出力する。この場合のマスク制御信号１０４はマスクＯＦＦ（マスク解除）の指示を出す信号である。

【0044】

このとき装置電源１１の電源が一度、喪失して再投入しているため、リセットフラグ部１５のフラグ状態信号１０２はリセットフラグが立った状態（「１」の状態）である。このためリセットマスク部１６は、リセットフラグ部１５よりリセットフラグが立った状態のフラグ状態信号１０２を受けている状態である。すなわち、リセットマスク部１６は、マスクＯＦＦのマスク制御信号１０４と、リセットフラグが立った状態のフラグ状態信号１０２を入力した場合、バックアップ電源検知用スイッチ部２０にスイッチを開くための制御信号１０５を出力する。

【0045】

制御信号１０５を入力したバックアップ電源検知用スイッチ部２０は、内部のスイッチを開き、意図的にバックアップ電源部１２からの電源供給を断つ。このことで、バックアップ電源電圧低下検知部１７が電圧低下を検知し、低下検知信号１０３をリムーバブルメモリー制御部１４に出力してリセット処理を要求する。低下検知信号１０３をリセット入力に入力したリムーバブルメモリー制御部１４は、リムーバブルメモリー１８の終了処理後にリセット状態に移行することで、次回の装置電源１１の投入時に備えた状態に遷移する。そしてリセット状態で装置電源１１の再投入がされるため、リムーバブルメモリー制御部１４は初期化処理を行う。また、このとき、低下検知信号１０３は回路部２１にも出力し、回路部２１からはフラグクリア信号１０７が出力され、リセットフラグ部１５はリセットフラグをクリアする。

【0046】

なお、リムーバブルメモリーの終了処理の際に、リムーバブルメモリー制御部１４のＩＯポート出力からフラグクリア信号１０６を回路部２１出力される。この場合も、フラグクリア信号１０７が回路部２１から出力されてリセットフラグ部１５はリセットフラグをクリア（「０」の状態）にする。このことで次のリセットフラグのクリアを的確に行うことができる。

【0047】

＜フローチャート＞
図３は、本発明の動作の一例を示すフローチャートである。

【0048】

最初にステップＳ１０１では、装置電源が投入される。ここでは、装置電源１１が電源供給を開始する。すると、バックアップ電源部１２の電圧が上昇しスパーキャパシタ等に充電される。同時に装置電源１１の電源が電源バックアップ範囲２０１にも供給される。このとき、リセットマスク部１６は、通常時のマスク状態を維持して、これによりバックアップ電源検知用スイッチ部２０はＯＮの状態（スイッチが接続された状態）となる。

【0049】

次にステップＳ１０２では、リセットフラグがセットされる。装置電源電圧低下検知部１３は、装置電源１１の電圧上昇により、低下検知信号１０１の出力を解除する。これにより、リセットフラグ部１５がリセットフラグをセットする（立てる）。

【0050】

次にステップＳ１０３では、初期化処理を行う。この状態においては、リムーバブルメモリー制御部１４に電源が投入されて、バックアップ電源電圧低下検知部１７は電力低下を検知しない。このため、低下検知信号１０３はリムーバブルメモリー制御部１４のリセット入力に入力されず、リムーバブルメモリー制御部１４はリセット解除になるため初期化処理を実行する。

【0051】

次にステップＳ１０４では、通常動作を開始する。電源バックアップ範囲２０１は、装置電源１１を電源として通常動作状態となる。

【0052】

次にステップＳ１０５では、装置電源遮断が発生する。ここでは装置電源１１の電源が供給停止した場合を想定している。

【0053】

次にステップＳ１０６では、装置低電圧を検知する。装置電源電圧低下検知部１３が、装置電源１１の電圧低下を検知して、低下検知信号１０１を出力する。

【0054】

次にステップＳ１０７では、割り込みが発生する。リムーバブルメモリー制御部１４は、装置電源電圧低下検知部１３から出力された低下検知信号１０１を割り込み入力に入力する。これにより、リムーバブルメモリー制御部１４では、割り込み処理が発生する。

【0055】

次にステップＳ１０８では、サブルーチン実行する。リムーバブルメモリー制御部１４は、サブルーチンを実行する。このサブルーチンの内容は図４で説明する。

【0056】

次にステップＳ１０９では、装置電源の再投入待機状態となる。リムーバブルメモリー制御部１４がサブルーチンを実行後、装置電源１１の電源が再投入を待機する。電源の再投入が無いままバックアップ電源部１２の電圧が低下した場合はリムーバブルメモリー制御部１４を含む基板の動作は終了する。

【0057】

図４は、図３のサブルーチンの一例を示すフローチャートである。ここでは図３のステップ１０８の処理を示している。

【0058】

最初にステップＳ２０１では、割り込み禁止処理を行う。割り込み処理を開始したリムーバブルメモリー制御部１４は、新たな割り込みの禁止処理を行う。

【0059】

次にステップＳ２０２では、リセットフラグのクリア処理を行う。リムーバブルメモリー制御部１４が、リセットフラグ部１５のリセットフラグをクリアする。これは、リムーバブルメモリー制御部１４のＩＯポート出力からフラグクリア信号１０６を出力することにより行うことができる。回路部２１を介してフラグクリア信号１０７を入力したリセットフラグ部１５がリセットフラグをクリアする。

【0060】

次にステップＳ２０３では、リムーバブルメモリーの終了処理を行う。リムーバブルメモリー制御部１４が、リムーバブルメモリー１８のアクセスを停止させ、リムーバブルメモリー電源制御部１９に対し、電源遮断指示を実行する。

【0061】

次にステップＳ２０４では、リセットマスクを解除する。リムーバブルメモリー制御部１４がリセットマスク部にマスク解除の指示をする。これは、リムーバブルメモリー制御部１４のＩＯポート出力からマスク解除のマスク制御信号１０４を出力することにより行う。

【0062】

ステップＳ２０４の処理が終了した時点では、Ｓ２０２によりリセットマスク部１６は、リセットフラグ部１５からリセットフラグがクリアしたフラグクリア信号１０７を入力している。また、Ｓ２０４によりリセットマスク部１６は、リムーバブルメモリー制御部１４からマスク解除のマスク制御信号１０４を入力している。ここでは、リセットフラグがクリアしているため、リセットマスク部１６はバックアップ電源検知用スイッチ部２０にスイッチを開くための制御信号１０５を出力しない。

【0063】

一方で、次に装置電源１１の電源を再投入すると、リセットフラグ部１５はリセットフラグを立てた信号をリセットマスク部１６に送信する。この場合は、図１でも説明したように、マスク解除のマスク制御信号１０４を入力しているリセットマスク部１６はバックアップ電源検知用スイッチ部２０にスイッチを開くための制御信号１０５を出力する。このことで、バックアップ電源検知用スイッチ部１２０のスイッチが開き、バックアップ電源電圧低下検知部１７が電圧低下を検知し、低下検知信号１０３をリムーバブルメモリー制御部１４に出力する。そして、低下検知信号１０３を入力したリムーバブルメモリー制御部１４はリセット状態に移行する。

【0064】

＜効果＞
以上のような実施形態により、まず、装置電源１１が突然遮断した場合でも、リムーバブルメモリー１８へのアクセスを正常に終了させることができる。さらに、その後にリムーバブルメモリー１８の電源を遮断することで、以降、リムーバブルメモリー１８の記録内容が破損しない（意図せず書き換わらない）状態を保持することが可能となる。

【0065】

さらに、リムーバブルメモリー１８の終了処理を実行した後にバックアップ電源の電圧低下を検知してリセット状態に遷移する。このことで、リムーバブルメモリー制御部１４は電源電圧が不安定な状態でソフトを作動させないため、誤動作を防止することが可能となる。

【0066】

さらに、装置電源１１の電源が喪失した後、バックアップ電源部１２の電圧が低下する前に、装置電源１１が再投入された場合、リムーバブルメモリー制御部１４をリセット状態に移行する。このことでリムーバブルメモリー制御部１４も初期化処理が行われ、電源バックアップ範囲２０１の内側と外側で初期化処理の齟齬による通信処理等の悪影響を防止する。

【0067】

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

【0068】

本明細書には以下の態様の開示も含まれる。
（態様１）
リセット回路の電源を供給する装置電源と、前記装置電源の電圧低下を検知する装置電源電圧低下検知部と、前記装置電源からバックアップ電源を生成するバックアップ電源部と、脱着可能な不揮発性のリムーバブルメモリーと、前記バックアップ電源部でバックアップされた電源により動作し前記リムーバブルメモリーのアクセスを制御する制御部と、前記リムーバブルメモリーの電源を制御するリムーバブルメモリー電源制御部と、前記バックアップ電源部の電圧低下を検知するバックアップ電源電圧低下検知部と、前記バックアップ電源部と前記バックアップ電源電圧低下検知部との間に介在するバックアップ電源検知用スイッチ部と、前記装置電源のリセットの状態を記憶するリセットフラグ部と、前記リセットフラグ部からのフラグ状態信号と前記制御部からのマスク制御信号によりバックアップ電源検知用スイッチ部のスイッチを制御するリセットマスク部とを備え、
前記制御部は、前記装置電源電圧低下検知部が前記装置電源の電圧低下を検知した後に前記リムーバブルメモリーの終了処理を行う鉄道車上制御装置のリセット回路。

【0069】

（態様２）
態様１に記載の鉄道車上制御装置のリセット回路において、
前記制御部は、前記装置電源の電圧低下を検出した前記装置電源電圧低下検知部からの低下検知信号を、前記制御部への割り込み入力信号として使用することで、前記リムーバブルメモリーの終了処理を行うことを特徴とする鉄道車上制御装置のリセット回路。

【0070】

（態様３）
態様１又は態様２に記載の鉄道車上制御装置のリセット回路において、
前記リムーバブルメモリーの終了処理は、前記制御部が、前記リムーバブルメモリーへのアクセスを停止し、前記リムーバブルメモリー電源制御部に前記リムーバブルメモリーへの電源を遮断する制御を行う処理であることを特徴とする鉄道車上制御装置のリセット回路。

【0071】

（態様４）
態様１から態様３のいずれかに記載の鉄道車上制御装置のリセット回路において、
前記リセットフラグ部は、前記装置電源電圧低下検知部からの前記装置電源の電圧低下を検出した低下検知信号を受信しその信号が解除された場合、リセット発生の状態として記憶し、前記リセットマスク部にリセット発生のフラグ状態信号を出力することを特徴とする鉄道車上制御装置のリセット回路。

【0072】

（態様５）
態様４に記載の鉄道車上制御装置のリセット回路において、
前記制御部は、前記リムーバブルメモリーの終了処理後に、前記リセットマスク部にマスクを解除するマスク制御信号を出力することを特徴とする鉄道車上制御装置のリセット回路。

【0073】

（態様６）
態様５に記載の鉄道車上制御装置のリセット回路において、
前記リセットマスク部は、前記リセットフラグ部からリセット発生のフラグ状態信号と、前記制御部からマスクを解除するマスク制御信号を入力した場合、バックアップ電源検知用スイッチ部のスイッチを開く制御を行うことで、前記バックアップ電源電圧低下検知部に入力する電圧を低下させることを特徴とする鉄道車上制御装置のリセット回路。

【0074】

（態様７）
態様１から態様６のいずれかに記載の鉄道車上制御装置のリセット回路において、
前記バックアップ電源電圧低下検知部は、電圧の低下を検知した場合、前記制御部に低下検知信号を出力し、
前記制御部は、前記バックアップ電源電圧低下検知部から前記低下検知信号を入力した場合、前記リムーバブルメモリーの終了処理後に当該制御部のソフトを動作させないリセット状態に移行することを特徴とする鉄道車上制御装置のリセット回路。

【0075】

（態様８）
リセット回路の電源を供給する装置電源と、前記装置電源の電圧低下を検知する装置電源電圧低下検知部と、前記装置電源からバックアップ電源を生成するバックアップ電源部と、脱着可能な不揮発性のリムーバブルメモリーと、前記バックアップ電源部でバックアップされた電源により動作し前記リムーバブルメモリーのアクセスを制御する制御部と、前記リムーバブルメモリーの電源を制御するリムーバブルメモリー電源制御部と、バックアップ電源の電圧低下を検知するバックアップ電源電圧低下検知部と、前記バックアップ電源部と前記バックアップ電源電圧低下検知部との間に介在するバックアップ電源検知用スイッチ部と、前記装置電源のリセットの状態を記憶するリセットフラグ部と、前記リセットフラグ部からのフラグ状態信号と前記制御部からのマスク制御信号によりバックアップ電源検知用スイッチ部のスイッチを制御するリセットマスク部とを備えるリセット回路を用いたリセット方法であって、
前記制御部により、前記装置電源電圧低下検知部が前記装置電源の電圧低下を検知した後に前記リムーバブルメモリーの終了処理を行うステップを含む鉄道車上制御装置のリセット方法。

【符号の説明】

【0076】

１１…装置電源、１２…バックアップ電源部、１３…装置電源電圧低下検知部、１４…リムーバブルメモリー制御部、１５…リセットフラグ部、１６…リセットマスク部、１７…バックアップ電源電圧低下検知部、１８…リムーバブルメモリー、１９…リムーバブルメモリー電源制御部、２０…バックアップ電源検知用スイッチ部、２１…回路部、１０１…低下検知信号、１０２…フラグ状態信号、１０３…低下検知信号、１０４…マスク制御信号、１０５…制御信号、１０６…フラグクリア信号、１０７…フラグクリア信号、１０８…ステップ、１１０…データ信号、１２０…バックアップ電源検知用スイッチ部、２０１…電源バックアップ範囲、３００…コンピュータシステム、３０２…プロセッサ、３０２Ａ、３０２Ｂ…処理装置、３０４…メモリ、３０６…メモリバス、３０８…Ｉ／Ｏバス、３０９…バスインターフェースユニット、３１０…Ｉ／Ｏバスインターフェースユニット、３１２…端末インターフェースユニット、３１４…ストレージインターフェース、３１６…Ｉ／Ｏデバイスインターフェース、３１８…ネットワークインターフェース、３２０…ユーザＩ／Ｏデバイス、３２２…ストレージ装置、３２４…表示システム、３２６…表示装置、３３０…ネットワーク、３５０…潜在因子特定アプリケーション

【図1】

【図2】

【図3】

【図4】