知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024145848
(43)【公開日】2024-10-15
(54)【発明の名称】電子部品
(51)【国際特許分類】
C04B 35/195 20060101AFI20241004BHJP
C03C 10/08 20060101ALI20241004BHJP
H01F 17/00 20060101ALI20241004BHJP
H01F 17/02 20060101ALI20241004BHJP
【ＦＩ】
C04B35/195
C03C10/08
H01F17/00 D
H01F17/02
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023058383
(22)【出願日】2023-03-31
(71)【出願人】
【識別番号】000003067
【氏名又は名称】ＴＤＫ株式会社
(74)【代理人】
【識別番号】110001494
【氏名又は名称】前田・鈴木国際特許弁理士法人
(72)【発明者】
【氏名】梅田 秀信
(72)【発明者】
【氏名】▲高▼橋 聖樹
(72)【発明者】
【氏名】佐々木 香
(72)【発明者】
【氏名】榎本 奈美
【テーマコード（参考）】
4G062
5E070
【Ｆターム（参考）】
4G062AA11
4G062BB01
4G062MM23
4G062MM27
4G062MM28
4G062MM31
4G062MM34
4G062NN33
4G062NN40
4G062QQ15
4G062QQ16
5E070AA01
5E070AB06
5E070CA06
(57)【要約】
【課題】低誘電率、高強度、高Ｑ値の両立を実現することが可能な電子部品を提供すること。
【解決手段】ガラスセラミックス焼結体を含む電子部品である。ガラスセラミック焼結体は、コージェライト相およびインディアライト相の少なくとも一方を含む主相粒子と、主相粒子を覆うように存在するフォルステライト相を含む被覆層と、を有する。
【選択図】図２Ａ
【解決手段】ガラスセラミックス焼結体を含む電子部品である。ガラスセラミック焼結体は、コージェライト相およびインディアライト相の少なくとも一方を含む主相粒子と、主相粒子を覆うように存在するフォルステライト相を含む被覆層と、を有する。
【選択図】図２Ａ
【特許請求の範囲】
【請求項1】
ガラスセラミックス焼結体を含む電子部品であって、
前記ガラスセラミック焼結体は、
コージェライト相およびインディアライト相の少なくとも一方を含む主相粒子と、
前記主相粒子を覆うように存在するフォルステライト相を含む被覆層と、を有する電子部品。
前記ガラスセラミック焼結体は、
コージェライト相およびインディアライト相の少なくとも一方を含む主相粒子と、
前記主相粒子を覆うように存在するフォルステライト相を含む被覆層と、を有する電子部品。
【請求項2】
前記主相粒子が、前記インディアライト相である請求項１に記載の電子部品。
【請求項3】
前記主相粒子の粒子サイズは、０．３５μｍ以上である請求項１または２に記載の電子部品。
【請求項4】
前記被覆層の厚みは０．０２μｍ以上である請求項１または２に記載の電子部品。
【請求項5】
前記被覆層はウィレマイト相を含む請求項１または２に記載の電子部品
【請求項6】
前記被覆層におけるフォルステライト相とウィレマイト相との合計面積に対するウィレマイト相の面積割合が、１～７３％である請求項５記載の電子部品。
【請求項7】
前記被覆層はＣｅまたはＣｕを含有する請求項１または２に記載の電子部品。
【請求項8】
ガラスセラミックス焼結体を含む電子部品であって、
前記ガラスセラミック焼結体は、
Ｓｉ、ＭｇおよびＡｌを主成分として含む複合酸化物を含む主相粒子と、
前記主相粒子を覆うように存在し、Ｍｇ、ＳｉおよびＺｎを主成分として含む複合酸化物を含む被覆層と、を有する電子部品。
前記ガラスセラミック焼結体は、
Ｓｉ、ＭｇおよびＡｌを主成分として含む複合酸化物を含む主相粒子と、
前記主相粒子を覆うように存在し、Ｍｇ、ＳｉおよびＺｎを主成分として含む複合酸化物を含む被覆層と、を有する電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、たとえばガラスセラミックス焼結体を含む電子部品に関する。
【背景技術】
【0002】
コンデンサ、インダクタ、あるいは基板などの電子部品に用いられるセラミックにおいては、内部導体と端子間に発生する浮遊容量を低減するため、低誘電率（ε）の材料（たとえば特許文献１などの組成物）を用いることが一般的である。
【0003】
近年の電子部品は、第５世代移動通信システムの発達により高周波特性が求められている。高周波特性が求められている電子部品は、浮遊容量によるノイズか懸念されるため、さらなる低誘電率化が要求されている。また近年では、電気自動車の発達により、低誘電率化と共に部品強度の向上が求められている。しかし、上記の特性を向上させるためコアとなる材料の組成の開発は進んでいるが、セラミック焼結体として用いる場合に、低誘電率、高強度、高Ｑ値の両立は、依然として困難であり、生産化には至っていないことが実情である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００４－１６８５５７号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、このような実状に鑑みてなされ、その目的は、低誘電率、高強度、高Ｑ値の両立を実現することが可能な電子部品を提供することである。
【課題を解決するための手段】
【0006】
上記目的を達成するために、本発明の好ましい態様に係る電子部品は、
ガラスセラミックス焼結体を含む電子部品であって、
前記ガラスセラミック焼結体は、
コージェライト相およびインディアライト相の少なくとも一方を含む主相粒子と、
前記主相粒子を覆うように存在するフォルステライト相を含む被覆層と、を有する。
ガラスセラミックス焼結体を含む電子部品であって、
前記ガラスセラミック焼結体は、
コージェライト相およびインディアライト相の少なくとも一方を含む主相粒子と、
前記主相粒子を覆うように存在するフォルステライト相を含む被覆層と、を有する。
【0007】
この態様に係る電子部品では、低誘電率、高強度、高Ｑ値の両立を実現することが可能になる。その理由としては必ずしも明らかではないが、たとえば以下のように推測される。一般的に、コージェライト相およびインディアライト相、特にインディアライト相は、フォルステライト相に比較して、熱膨張係数が相対的に低い。したがって、熱膨張率が相対的に低い主相粒子を、熱膨張率が相対的に高い被覆層が覆うことで、主相粒子に応力がかかり続け、外部から応力をかけた際にクラックが進展しにくいため、低誘電率と高強度を両立することができると共に、Q値も高い状態を維持することができると考えられる。
【0008】
また、本発明の好ましい他の態様に係る電子部品は、
ガラスセラミックス焼結体を含む電子部品であって、
前記ガラスセラミック焼結体は、
Ｓｉ、ＭｇおよびＡｌを主成分として含む複合酸化物を含む主相粒子と、
前記主相粒子を覆うように存在し、Ｍｇ、ＳｉおよびＺｎを主成分として含む複合酸化物を含む被覆層と、を有する。
ガラスセラミックス焼結体を含む電子部品であって、
前記ガラスセラミック焼結体は、
Ｓｉ、ＭｇおよびＡｌを主成分として含む複合酸化物を含む主相粒子と、
前記主相粒子を覆うように存在し、Ｍｇ、ＳｉおよびＺｎを主成分として含む複合酸化物を含む被覆層と、を有する。
【0009】
たとえば、コージェライト相またはインディアライト相となるように、Ｓｉ、ＭｇおよびＡｌを主成分として含む複合酸化物は、フォルステライト相となるようにＭｇ、ＳｉおよびＺｎを主成分として含む複合酸化物に比較して、熱膨張係数が相対的に低い。したがって、熱膨張率が相対的に低い主相粒子を、熱膨張率が相対的に高い被覆層が覆うことで、主相粒子に応力がかかり続け、外部から応力をかけた際にクラックが進展しにくいため、低誘電率と高強度を両立することができると共に、Q値も高い状態を維持することができると考えられる。
【0010】
好ましくは、主相粒子が、インディアライト相である。コージェライトに比較してインディアライトの方がＱ値が高いことから、低誘電率と高強度を両立することができると共に、Ｑ値がさらに向上する。
【0011】
好ましくは、主相粒子の粒子サイズは、０．３５μｍ以上である。粒子サイズが大きくなるほど、電子部品の強度が向上する傾向にあるが、粒子サイズが大きすぎる場合には、Ｑ値が低下する傾向にあると共に誘電率が上昇する傾向にある。
【0012】
好ましくは、被覆層の厚みは０．０２μｍ以上である。
【0013】
被覆層の厚み（たとえばフォルステライト量に対応／またはＭｇ、ＳｉおよびＺｎを主成分として含む複合酸化物の量に対応）が適切な範囲に保たれることで、被覆層から主相粒子への応力が適切な範囲に保たれ、クラックの発生を抑止することができると考えられる。さらに、被覆層の厚みを適正範囲内に保つことで、電子部品の強度が向上する。これは、主相粒子に加わる圧縮応力が適正に保たれ、強度が向上すると考えられる。
【0014】
好ましくは、被覆層は、フォルステライト相（あるいはＭｇ、ＳｉおよびＺｎを主成分として含み、Ｚｎに比較してＭｇが多い複合酸化物／以下同様）と共に、ウィレマイト相（あるいはＭｇ、ＳｉおよびＺｎを主成分として含み、Ｍｇに比較してＺｎが多い複合酸化物／以下同様）を含んでもよい。被覆層の一部をウィレマイト相で構成することで、誘電率を低くし、Ｑ値を高くすることが可能となる。
【0015】
好ましくは、被覆層におけるフォルステライト相とウィレマイト相との合計面積に対するウィレマイト相の面積割合は、好ましくは０～７３％、１～７３％、あるいは７～７０％である。ウィレマイト相が多過ぎると強度が低下するとともに、熱膨張率が低下して電極（たとえばＡｇ）との同時焼成が困難になる傾向にある。
【0016】
好ましくは、前記被覆層はＣｅまたはＣｕを含有する。被覆層の一部に、ＣｅまたはＣｕを含有することで強度が高くなる。これらの元素は、フィラーの粒子として焼結体に含まれるのではなく、被覆層または主相粒子の表面に拡散していると考えられる。
【図面の簡単な説明】
【0017】
【発明を実施するための形態】
【0018】
以下、本発明の実施形態について説明する。ただし、本発明は以下に説明する実施形態のみには限定されない。また、以下に示す構成要素には、当業者が容易に想定できる変形または類似物が含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。
【0019】
（コイル電子部品）
図１に示すように、本発明の一実施形態に係る電子部品として、チップコイル１は、セラミックス層２と、内部電極層３とがＺ軸方向に交互に積層してあるチップ素体４を有する。
図１に示すように、本発明の一実施形態に係る電子部品として、チップコイル１は、セラミックス層２と、内部電極層３とがＺ軸方向に交互に積層してあるチップ素体４を有する。
【0020】
各層毎の内部電極層３は、Ｚ軸方向から見てリング状（円形、楕円形または多角形）またはＣ字形状を有し、隣接するセラミックス層２を貫通する内部電極接続用スルーホール電極（図示略）または段差状電極によりスパイラル状に接続され、コイル導体３０を構成している。
【0021】
チップ素体４のＹ軸方向の両端部には、それぞれ端子電極５が形成してある。各端子電極５には、スパイラル状に連続しているコイル導体３０からＹ軸に沿って相互に反対側に引き出されている引出電極３ａ、３ｂの端部が接続してある。すなわち、各端子電極５は、閉磁路コイル（巻線パターン）を構成するコイル導体３０の両端に接続される。
【0022】
本実施形態では、セラミックス層２および内部電極層３の積層方向がＺ軸に一致し、素子本体４の上下面がＸＹ平面に平行になり、端子電極５が形成されるＹ軸に沿って対向する端面がＸＺ平面に平行になる。なお、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直である。図１に示す積層チップコイル１では、コイル導体３０の巻回軸が、Ｚ軸に略一致する。
【0023】
チップ素体４の外形や寸法には特に制限はなく、用途に応じて適宜設定することができ、通常、外形はほぼ直方体形状とし、たとえばＸ軸寸法は０．１～０．８ｍｍ、Ｙ軸寸法は０．２～１．６ｍｍ、Ｚ軸寸法は０．１～１．０ｍｍである。
【0024】
また、セラミックス層２の電極間厚みおよびベース厚みには特に制限はなく、電極間厚み（内部電極層３および３の間隔）は２～５０μｍ、ベース厚み（コイル導体３０のＺ軸端からチップ素体４の上下面までの距離）は５～３００μｍ程度で設定することができる。
【0025】
本実施形態では、端子電極５としては、特に限定されず、素体４の外表面にＡｇやＰｄなどを主成分とする導電性ペーストを付着させた後に焼付け、さらに電気めっきを施すことにより形成される。電気めっきには、Ｃｕ、Ｎｉ、Ｓｎなどを用いることができる。
【0026】
コイル導体３０は、好ましくはＡｇ（Ａｇの合金含む）を含み、たとえばＡｇ単体、Ａｇ－Ｐｄ合金などで構成される。また、コイル導体の副成分として、Ｃｕ、Ｚｒ、Ｓｉ、Ａｌ、Ｔｉ、Ｍｇおよびそれらの酸化物を含むことができる。
【0027】
セラミックス層２は、本発明の一実施形態に係るガラスセラミックス焼結体で構成してある。以下、ガラスセラミックス焼結体について詳細に説明する。
【0028】
（ガラスセラミックス焼結体）
図２Ａに示すＳＴＥＭ－ＥＤＳの断面画像に示すように、セラミック層２を構成する本実施形態に係るガラスセラミックス焼結体は、結晶粒子である主相粒子２ａ１と、主相粒子２ａ１を覆うように存在する被覆層２ｂ１および補助被覆層２ｃ１と、を有する。なお、「主相粒子２ａ１を覆うように存在する」とは、断面画像において、主相粒子２ａ１を完全に覆うように存在する必要はなく、主相粒子２ａ１の周囲を５０％以上覆うように存在していればよく、あるいは８０％以上覆うように存在していてもよい。
図２Ａに示すＳＴＥＭ－ＥＤＳの断面画像に示すように、セラミック層２を構成する本実施形態に係るガラスセラミックス焼結体は、結晶粒子である主相粒子２ａ１と、主相粒子２ａ１を覆うように存在する被覆層２ｂ１および補助被覆層２ｃ１と、を有する。なお、「主相粒子２ａ１を覆うように存在する」とは、断面画像において、主相粒子２ａ１を完全に覆うように存在する必要はなく、主相粒子２ａ１の周囲を５０％以上覆うように存在していればよく、あるいは８０％以上覆うように存在していてもよい。
【0029】
本実施形態では、主相粒子２ａ１は、Ｓｉ、ＭｇおよびＡｌを主成分として含む複合酸化物で構成してあり、その他の成分として、Ｚｎ、Ｚｒ、Ｃｅ、Ｃｕ、Ｂ、Ｃａ、Ｓｒ、Ｂａ、Ｌｉ、Ｎａ、Ｋなどの酸化物などを含んでもよい。なお、本実施形態において、「主成分して含まれる元素」とは、主成分として含まれる各元素の酸化物換算の含有割合が、１０質量％（またはモル％／以下同様）以上の元素を意味している。
【0030】
本実施形態では、主相粒子２ａ１は、コージェライト相またはインディアライト相で構成してあり、好ましくはインディアライト相で構成してある。主相粒子２ａ１が、コージェライト相またはインディアライト相で構成してあるか否かは、たとえばＳＴＥＭ－ＥＤＳの結果（たとえば図２Ａまたは図２Ｂ）とＸＲＤの分析（たとえば図３Ａまたは図３Ｂ）から求めることができる。
【0031】
主相粒子２ａ１の粒子サイズは、好ましくは０．３５μｍ以上、０．４μｍ以上、０．５μｍ以上、あるいは０．５５μｍ以上であり、好ましくは、２．２μｍ以下、２．１５μｍ以下、２．０μｍ以下、あるいは１．９μｍ以下である。粒子サイズが大きくなるほど、電子部品としてのチップコイル１の強度が向上する傾向にあるが、粒子サイズが大きすぎる場合には、Ｑ値が低下する傾向にあると共に誘電率が上昇する傾向にある。高周波対応のチップコイル１では、誘電率は低いことが好ましい。
【0032】
主相粒子２ａ１の粒子サイズは、たとえばＳＥＭの断面画像から各主相粒子２ａ１の面積を求め、その面積を持つ仮想真円の直径を、粒子サイズとし、ランダムに選択した３００個以上の主相粒子２ａ１の平均として求めることができる。なお、ＳＥＭの断面画像の観察倍率は、２，０００～１０，０００倍で１視野に主相粒子が３００個以上含まれるように適宜調整する。
【0033】
本実施形態では、被覆層２ｂ１は、フォルステライト相で構成してあるが、ウィレマイト相で構成してある補助被覆層２ｃ１を含んでいてもよい。被覆層２ｂ１は、Ｍｇ、ＳｉおよびＺｎを主成分として含み、Ｚｎに比較してＭｇが多い複合酸化物で構成してあると言うこともできる。被覆層２ｂ１は、その他の成分として、Ａｌ、Ｚｒ、Ｃｅ、Ｃｕ、Ｂ、Ｃａ、Ｓｒ、Ｂａ、Ｌｉ、Ｎａ、Ｋなどの酸化物などを含んでもよい。
【0034】
また、補助被覆層２ｃ１は、Ｍｇ、ＳｉおよびＺｎを主成分として含み、Ｍｇに比較してＺｎが多い複合酸化物で構成してあると言うこともできる。この補助被覆層２ｃ１は、その他の成分として、被覆層２ｂ１と同様なその他の成分の酸化物を含んでもよい。被覆層２ｂ１（２ｃ１）の一部に、ＣｅまたはＣｕを含有することで電子部品の強度が高くなる。これらの元素は、フィラーの粒子として焼結体に含まれるのではなく、被覆層２ｂ１（２ｃ１）または主相粒子２ａ１の表面に拡散していると考えられる。
【0035】
フォルステライト相で構成してある被覆層２ｂ１が、ウィレマイト相で構成してある補助被覆層２ｃ１を含むことで、誘電率を低くし、Ｑ値を高くすることが可能となる。
【0036】
被覆層２ｂ１（補助被覆層２ｃ１も含む／以下同様）の厚みは、好ましくは、０．０２μｍ以上、０．０２５μｍ以上、あるいは０．０５μｍ以上であり、好ましくは０．６μｍ以下、０．５５μｍ以下、あるいは０．５μｍ以下である。
【0037】
被覆層２ｂ１の厚み（たとえばフォルステライト量に対応／またはＭｇ、ＳｉおよびＺｎを主成分として含む複合酸化物の量に対応）が適切な範囲に保たれることで、被覆層２ｂ１の熱膨張率が適切な範囲に保たれ、クラックの発生を抑止することができると考えられる。また、たとえば内部電極相（たとえばＡｇ）３との同時焼成も容易になる。さらに、被覆層２ｂ１の厚みを適正範囲内に保つことで、チップコイル１の強度が向上する。これは、主相粒子２ａ１に加わる圧縮応力が適正に保たれ、強度が向上すると考えられる。
【0038】
なお、被覆層２ｂ１の厚みは、たとえば図２Ａに示すＳＴＥＭ－ＥＤＳで得られた画像から、主相粒子２ａ１とコントラストが相違して主相粒子２ａ１を囲むように延びる部分の厚さを５０点以上測定し、その平均値を被覆層２ｂ１および補助被覆層２ｃ１の厚さとすることができる。このとき、観察倍率は５，０００～２０，０００倍とし、１視野中に主相粒子が３０個以上含まれるように適宜調整する。なお、本実施形態では、被覆層２ｂ１および補助被覆層２ｃ１により周囲が５０％以上で覆われている主相粒子２ａ１は、７．５μｍ×７．５μｍの範囲内のセラミック焼結体の断面画像内に、好ましくは３０個以上、あるいは２０個以上で存在している。
【0039】
あるいは、たとえば図２Ａと同様にしてＳＴＥＭ－ＥＤＳで測定したＭｇの元素分布から、主相粒子２ａ１を被覆している部分のＭｇ層の厚さを５０点以上測定し、その平均値を被覆層２ｂ１の厚さとしてもよい。なお、Ｍｇは、フォルステライト相から成る被覆層２ｂ１を構成している主成分の元素の内で、一番多く含まれる元素である。また、ウィレマイト相から成る補助被覆層２ｃ１の厚みに関しては、図２Ａと同様にしてＳＴＥＭ－ＥＤＳで測定したＺｎの元素分布から、主相粒子２ａ１を被覆している部分のＺｎ層の厚さを５０点以上測定し、その平均値を補助被覆層２ｃ１の厚さとしてもよい。なお、Ｚｎは、ウィレマイト相から成る補助被覆層２ｃ１を構成している主成分の元素の内で、一番多く含まれる元素である。
【0040】
図２Ａに示すように、セラミック層を構成するセラミック焼結体には、その他の粒子として、第１副相粒子２ｄ１および第２副相粒子２ｅ１などが含まれていてもよい。第１副相粒子２ｄ１は、Ｃｅ酸化物および／またはＣｕ酸化物で主として構成してあり、被覆層２ｂ１または補助被覆層２ｃ１の一部として存在していることが好ましい。第１副相粒子２ｄ１におけるＣｅおよび／またはＣｕの含有割合は、酸化物換算で、たとえば９５質量％以上、あるいは９７質量％以上であり、その他の成分として、たとえばＳｉ、ＺｎおよびＡｌなどの酸化物が５質量％未満、あるいは３質量％未満で含まれていてもよい。
【0041】
第２副相粒子２ｅ１は、Ｓｉ酸化物で主として構成してあり、被覆層２ｂ１または補助被覆層２ｃ１の一部として存在していてもよい。第２副相粒子２ｅ１におけるＳｉの含有割合は、酸化物換算で、たとえば９５質量％以上、あるいは９７質量％以上であり、その他の成分として、たとえば、Ｍｇ、Ｚｎ、ＡｌおよびＣｅなどの酸化物が５質量％未満、あるいは３質量％未満で含まれていてもよい。第２副相粒子２ｅ１は、ＳｉＯ2単体からなるフィラー、Ａｌ2Ｏ3単体からなるフィラー、もしくはそれらの複合酸化物からなるフィラーとして含まれていてもよい。
【0042】
本実施形態では、ＳＴＥＭ－ＥＤＳの１視野内に主相粒子２ａ１が３０個以上含まれる場合における主相粒子２ａ１の１視野内の面積割合は、好ましくは３０～７０％、あるいは４０～６０％である。
【0043】
また、同様な条件で、被覆層２ｂ１と補助被覆層２ｃ１との合計の面積比率（１視野を１００％として）は、特に限定されないが、主相粒子２ａ１の面積比率よりも小さく、好ましくは１５～４５％、あるいは２０～４０％程度である。また、被覆層２ｂ１と補助被覆層２ｃ１の合計面積に対する補助被覆層２ｃ１の面積割合は、好ましくは０～７３％、１～７３％、あるいは７～７０％である。ウィレマイト相から成る補助被覆層２ｃ１が多過ぎると強度が低下するとともに、熱膨張率が低下して電極（たとえばＡｇ）との同時焼成が困難になる傾向にある。
【0044】
また、同様な条件で、第１副相粒子２ｄ１の１視野内の面積割合は、好ましくは１％以下、あるいは０．５％以下、あるいは０．３％以下である。また、同様な条件で、第２副相粒子２ｅ１の１視野内の面積割合は、好ましくは１５％以下、あるいは１３％以下である。
【0045】
【0046】
導体ペーストとは別に、図１に示すセラミック層２を構成するガラスセラミック焼結体の原料を含むセラミックペーストを準備する。セラミックペーストには、焼成後に上述した組成と結晶構造を有するガラスセラミック焼結体となる原料が含まれている。ガラスセラミック焼結体となる原料としては、特に限定されないが、たとえば図２Ａに示す主相粒子２ａ１および被覆層２ｂ１に含まれる金属元素と、必要に応じて、補助被覆層２ｃ１および／または副相粒子２ｄ１、２ｅ１に含まれる金属元素と、を含む各種酸化物、各種化合物、あるいは単一または複数のガラス組成物などが例示される。
【0047】
たとえば原料としての単一種類または複数種類のガラス組成物を粉砕し、その他の酸化物粉末、焼結助剤、フィラーなどを添加し、さらに、バインダーと溶剤とともに混練することで、セラミックペーストを得ることができる。
【0048】
なお、本実施形態では、ガラス組成物に含まれるＺｎの量を制御することなどで、図２Ａに示す被覆層２ｂ１と補助被覆層２ｃ１の合計面積に対する補助被覆層２ｃ１の面積割合を制御することができる。たとえばＺｎの量を増やすことで、補助被覆層２ｃ１の面積割合を大きくすることができる。
【0049】
また、たとえばフィラーとして、比表面積が大きい（たとえばＳＳＡが５ｍ2 ／ｇ以上）ＣｅＯ2 および／またはＣｕＯなどを少量添加することなどで、被覆層２ｂ１や補助被覆層２ｃ１にＣｅおよび／またはＣｕを含ませることができる。なお、フィラーの一部は、副相粒子２ｄ１を生成することもある。また、フィラーとしてのシリコン酸化物は、副相粒子２ｅ１を生成することになると共に、一部は、被覆層２ｂ１や補助被覆層２ｃ１に拡散すると考えられる。
【0050】
次に、上述したセラミックペーストと導体ペーストとを、たとえば交互に印刷し、異なる層間の導体ペーストのバターンをスルーホールまたは段差で接続し、スパイラル状の導体パターンをセラミックペースト層の積層体の内部に形成する。次に、必要に応じて、積層体をプレスし、所定サイズに切断して、グリーンチップを得て、グリーンチップを焼成することで、図１に示すチップ素体４を形成することができる（印刷法）。
【0051】
あるいはセラミックスペーストを用いてグリーンシートを作製し、グリーンシートの表面に内部電極ペーストを印刷し、それらを積層して焼成することでチップ素体４を形成しても良い（シート法）。いずれにしても、チップ素体４を形成した後に、端子電極５を焼き付けあるいはメッキなどで形成すれば良い。
【0052】
セラミックスペースト中のバインダーおよび溶剤の含有量には制限はなく、たとえば、セラミックペースト全体の合計を１００質量％として、バインダーの含有量は５～２５質量％、溶剤の含有量は３０～８０質量％程度の範囲で設定することができる。また、ペースト中には、必要に応じて分散剤、可塑剤などを、２０質量％以下の範囲で含有させることができる。
【0053】
Ａｇなどを含む導体ペーストも同様にして作製することができる。また、焼成条件などは、特に限定されないが、内部電極層にＡｇなどが含まれる場合には、焼成温度は、好ましくは９６０°Ｃ以下、９２０°Ｃ以下、あるいは９００°Ｃ以下、好ましくは８７０°Ｃ以上である。焼成時の最高温度を制御することで、たとえば図２Ａに示す被覆層２ｂ１や補助被覆層２ｃ１の厚みを制御することができる。
【0054】
焼成時間は特に限定はされないが、０．５～１０時間程度が好ましい。焼成時間によっても主相粒子２ａ１の粒子サイズを制御することができ、焼成時間が長くなるほど、粒子サイズが大きくなる傾向にある。焼成時の昇温速度は、特に限定されないが、昇温速度を速くする（たとえば通常の３倍から１０倍）ことで、図２Ａに示す主相粒子２ａ１の粒子サイズを大きくすることもできる。
【0055】
また、焼成時の最高温度で焼成後の熱処理を制御することで、主相粒子２ａ１の結晶構造などを制御することもできる。たとえば焼成時の最高温度で焼成後に、最高温度よりも低い温度でアニールする時間を長くすることで、コージェライトから成る主相粒子２ａ１を生成しやすい。また、焼成時の最高温度で焼成後のアニール時間を短くするか、アニールせずに降温すると、インディアライトから成る主相粒子２ａ１を生成しやすい。
【0056】
（実施形態のまとめ）
本実施形態に係る電子部品としてのチップコイル１では、低誘電率、高強度、高Ｑ値の両立を実現することが可能になる。その理由としては必ずしも明らかではないが、たとえば以下のように推測される。一般的に、コージェライト相およびインディアライト相、特にインディアライト相は、フォルステライト相に比較して、熱膨張係数が相対的に低い。したがって、熱膨張率が相対的に低い主相粒子を、熱膨張率が相対的に高い被覆層が覆うことで、主相粒子に応力がかかり続け、外部から応力をかけた際にクラックが進展しにくいため、低誘電率と高強度を両立することができると共に、Q値も高い状態を維持することができると考えられる。
本実施形態に係る電子部品としてのチップコイル１では、低誘電率、高強度、高Ｑ値の両立を実現することが可能になる。その理由としては必ずしも明らかではないが、たとえば以下のように推測される。一般的に、コージェライト相およびインディアライト相、特にインディアライト相は、フォルステライト相に比較して、熱膨張係数が相対的に低い。したがって、熱膨張率が相対的に低い主相粒子を、熱膨張率が相対的に高い被覆層が覆うことで、主相粒子に応力がかかり続け、外部から応力をかけた際にクラックが進展しにくいため、低誘電率と高強度を両立することができると共に、Q値も高い状態を維持することができると考えられる。
【0057】
あるいは、コージェライト相またはインディアライト相となるようにＳｉ、ＭｇおよびＡｌを主成分として含む複合酸化物は、フォルステライト相となるようにＭｇ、ＳｉおよびＺｎを主成分として含む複合酸化物に比較して、熱膨張係数が相対的に低い。したがって、熱膨張率が相対的に低い主相粒子を、熱膨張率が相対的に高い被覆層が覆うことで、主相粒子に圧縮応力が印加され、低誘電率と高強度を両立することができると共に、Ｑ値も高い状態を維持することができると考えられる。
【0058】
また、本実施形態では、好ましくは、主相粒子２ａ１が、インディアライト相である。コージェライトに比較してインディアライトの方がＱ値が高いことから、低誘電率と高強度を両立することができると共に、Ｑ値がさらに向上する。
【0059】
本実施形態では、被覆層２ｂ１、２ｃ１は、フォルステライト相（あるいはＭｇ、ＳｉおよびＺｎを主成分として含み、Ｚｎに比較してＭｇが多い複合酸化物／以下同様）と共に、ウィレマイト相（あるいはＭｇ、ＳｉおよびＺｎを主成分として含み、Ｍｇに比較してＺｎが多い複合酸化物／以下同様）を含んでいる。被覆層の一部をウィレマイト相で構成することで、誘電率を低くし、Ｑ値を高くすることが可能となる。
【0060】
本実施形態では、被覆層２ｂ１、２ｃ１は、ＣｅまたはＣｕを含有する。被覆層２ｂ１、２ｃ１の一部に、ＣｅまたはＣｕを含有することで強度が高くなる。これらの元素は、フィラーの粒子として焼結体に含まれるのではなく、被覆層または主相粒子の表面に拡散していると考えられる。なお、原料として含まれるＣｅまたはＣｕは、その一部が、被覆層２ｂ１、２ｃ１の内部に取り込まれる形態で、酸化物粒子（図２Ａに示す第１副相粒子２ｄ１）の形態で存在していてもよい。
【0061】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【0062】
たとえば、本実施形態に係るガラスセラミックス焼結体は、半導体装置に組み込まれたコイル素子の要素などとして用いることもできる。たとえば、本実施形態のガラスセラミックス焼結体を薄膜化し、半導体装置が形成してある基板に組み込んでもよい。
【0063】
また、本実施形態に係るガラスセラミックス焼結体は、高周波コイル用層間材料として好適に用いることができる。
【0064】
本実施形態に係るガラスセラミックス焼結体は、誘電率が低く、かつ十分な強度を有するため、特に、内部電極層３および３間のセラミックス層２を構成する層間材料としてより好適に用いることができる。
【0065】
本実施形態に係るセラミックス焼結体によれば、誘電率、強度、焼結性をバランスよく改善でき、電子部品として、高周波領域での高いＱ値を実現できる。セラミックス焼結体は、特に、１ＧＨｚ以上の周波数領域で使用される高周波コイル用として特に好適である。
【0066】
また、上記本実施形態では、チップコイル１のセラミックス層２は、同一の材料で形成している例を示しているが、必ずしも同一材料にて形成する必要はない。上述のように、本実施形態に係るガラスセラミックス焼結体は、内部電極層３、３間のセラミックス層２を構成する層間材料として特に好適であり、コイル導体３０に接していないセラミックス層２は、他のセラミック材料により構成されていてもよい。
【実施例0067】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【0068】
（試料番号１ａ）
原材料として、Ｍｇ、Ａｌ、ＺｎおよびＳｉを含むガラス粉末（シリカマグネシウムアルミ系ガラスフリット）を８３質量部以上と、比表面積（ＳＳＡ）が６．４ｍ2 ／ｇ以上のコージェライト粉末を０．５質量部以下と、セリウム酸化物（ＣｅＯ2 ）を２．０質量部以下と、シリカ（ＳｉＯ2 ）フィラーを１５質量部以下と、Ｂを含む焼結補助剤を１質量部以下を、全体で１００質量部となるように用意し、ボールミルにて混合することで、ガラスセラミックペーストを準備した。
原材料として、Ｍｇ、Ａｌ、ＺｎおよびＳｉを含むガラス粉末（シリカマグネシウムアルミ系ガラスフリット）を８３質量部以上と、比表面積（ＳＳＡ）が６．４ｍ2 ／ｇ以上のコージェライト粉末を０．５質量部以下と、セリウム酸化物（ＣｅＯ2 ）を２．０質量部以下と、シリカ（ＳｉＯ2 ）フィラーを１５質量部以下と、Ｂを含む焼結補助剤を１質量部以下を、全体で１００質量部となるように用意し、ボールミルにて混合することで、ガラスセラミックペーストを準備した。
【0069】
得られたガラスセラミックペーストをＰＥＴフィルム上にコーターによって塗布し、グリーンシートを形成した。また、乾燥後のグリーンシートの上にスクリーン印刷によりＡｇ電極パターンを形成した。ＰＥＴフィルムを剥離したのち、各シート上の電極パターンが螺旋状に接続されるようにシートを重ねてプレスし、さらに、得られた積層体を切断することにより、グリーンチップを準備した。
【0070】
グリーンチップの焼結は以下の手順で行った。室温から４００°Ｃまで昇温し、脱バイ処理を行った。１０００°Ｃ／時間の速度で８００°Ｃまで昇温したのち、２００°Ｃ／時間の速度で９００°Ｃまで昇温した。そして、大気中９００°Ｃで１時間焼結し、アニール処理を行うことなく、２００°Ｃ／時間の速度で室温まで冷却し、図１に示すチップ素体４のサンプルを得た。そのチップ素体４のサンプルを切断し、セラミック層２を構成するセラミック焼結体サンプルを得た。得られたセラミック焼結体サンプルとチップ素体のサンプルについて、以下の評価を行った。
【0071】
＜断面分析＞
ＳＴＥＭ－ＥＤＳによって焼結体サンプルの断面分析を行ったところ、図２Ａに示すような画像を取得した。多数の主相粒子２ａ１の回りを被覆層２ｂ１（一部では補助被覆層２ｃ１）が囲んでいることが確認できた。また、副相粒子２ｄ１、２ｅ１も観察された。主相粒子２ａ１の組成分析を行ったところ、主相粒子２ａ１には、Ｓｉが酸化物換算で４５～７０質量％、Ｍｇが酸化物換算で１５～２０質量％、Ａｌが酸化物換算で１５～２０質量％、Ｚｎが酸化物換算で４質量％以下、Ｃｅが酸化物換算で０．１質量％以下、Ｚｒが酸化物換算で０．２質量％以下で含まれていた。
ＳＴＥＭ－ＥＤＳによって焼結体サンプルの断面分析を行ったところ、図２Ａに示すような画像を取得した。多数の主相粒子２ａ１の回りを被覆層２ｂ１（一部では補助被覆層２ｃ１）が囲んでいることが確認できた。また、副相粒子２ｄ１、２ｅ１も観察された。主相粒子２ａ１の組成分析を行ったところ、主相粒子２ａ１には、Ｓｉが酸化物換算で４５～７０質量％、Ｍｇが酸化物換算で１５～２０質量％、Ａｌが酸化物換算で１５～２０質量％、Ｚｎが酸化物換算で４質量％以下、Ｃｅが酸化物換算で０．１質量％以下、Ｚｒが酸化物換算で０．２質量％以下で含まれていた。
【0072】
また、被覆層２ｂ１には、Ｓｉが酸化物換算で３０～４０質量％、Ｍｇが酸化物換算で３０～４０質量％、Ａｌが酸化物換算で３質量％以下、Ｚｎが酸化物換算で２０～３０質量％、Ｃｅが酸化物換算で０．１～０．２質量％、Ｚｒが酸化物換算で０．３～０．７モルで含まれていた。
【0073】
さらに、主相粒子２ａ１および被覆層２ｂ１を含む焼結体サンプルについて、ＸＲＤ分析を行ったところ、図３Ａに示すように、インディアライトのピーク（黒丸）とフォルステライトのピーク（Ｘ）とが観察された。ＳＴＥＭ－ＥＤＳとＸＲＤの結果から、主相粒子はインディアライト相を含み、被覆層２ｂ１は、フォルステライト相を含むと考えられた。
【0074】
また、同様な分析方法により、被覆層２ｂ１とは画像のコントラストが異なる被覆層２ｃ１には、Ｓｉが酸化物換算で２０～３０質量％、Ｍｇが酸化物換算で３～１０質量％、Ａｌが酸化物換算で１質量％以下、Ｚｎが酸化物換算で６０～７０質量％、Ｃｅが酸化物換算で０．１～０．２質量％、Ｚｒが酸化物換算で０．２以下で含まれていることが判明した。その他の観察結果も含めて総合的に判断して、被覆層２ｃ１は、ウィレマイト相を含むと考えられた。
【0075】
さらに、同様な分析方法により、副相粒子２ｄ１には、Ｃｅが酸化物換算で９９質量％以上で含まれており、副相粒子２ｅ１には、Ｓｉが酸化物換算で９９質量％以上含まれていることが確認できた。Ｃｅは、被覆層２ｂ１および２ｃ１にも拡散していることが確認できた。
【0076】
＜主相粒子のサイズ＞
ＳＥＭによって焼結体サンプルの断面分析を行い、図２Ａに示すような画像を取得した。このとき、観察倍率は２，０００～１０，０００倍とし、１視野中に主相粒子が３００個以上含まれるようにした。３００個以上の主相粒子２ａ１について断面積から円換算径を求め、この平均値を主相粒子の粒子サイズとした。結果を表１に示す。
ＳＥＭによって焼結体サンプルの断面分析を行い、図２Ａに示すような画像を取得した。このとき、観察倍率は２，０００～１０，０００倍とし、１視野中に主相粒子が３００個以上含まれるようにした。３００個以上の主相粒子２ａ１について断面積から円換算径を求め、この平均値を主相粒子の粒子サイズとした。結果を表１に示す。
【0077】
＜被覆層厚み＞
ＳＴＥＭ－ＥＤＳによって焼結体サンプルの断面分析を行い、図２Ａに示すような画像を取得した。このとき、観察倍率は５，０００～２０，０００倍とし、１視野中に主相粒子が３０個以上含まれるようにした。主相粒子２ａ１を被覆している被覆層２ｂ１の厚みを、５０個以上の主相粒子２ａ１の被覆層２ｂ１についてランダムに測定を行い、その平均値を被覆層の厚みとした。結果を表１に示す。
ＳＴＥＭ－ＥＤＳによって焼結体サンプルの断面分析を行い、図２Ａに示すような画像を取得した。このとき、観察倍率は５，０００～２０，０００倍とし、１視野中に主相粒子が３０個以上含まれるようにした。主相粒子２ａ１を被覆している被覆層２ｂ１の厚みを、５０個以上の主相粒子２ａ１の被覆層２ｂ１についてランダムに測定を行い、その平均値を被覆層の厚みとした。結果を表１に示す。
【0078】
＜比誘電率＞
比誘電率（単位なし）は、ネットワークアナライザー（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社製ＰＮＡ Ｎ５２２２Ａ）を用いて、共振法（ＪＩＳ Ｒ １６２７）にて測定した。なお、本実施例では、比誘電率が５．８以下、好ましくは５．７以下、あるいは５．６以下を良好とした。なお、表では、誘電率として記載している。結果を表１に示す。
比誘電率（単位なし）は、ネットワークアナライザー（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社製ＰＮＡ Ｎ５２２２Ａ）を用いて、共振法（ＪＩＳ Ｒ １６２７）にて測定した。なお、本実施例では、比誘電率が５．８以下、好ましくは５．７以下、あるいは５．６以下を良好とした。なお、表では、誘電率として記載している。結果を表１に示す。
【0079】
＜強度＞
チップ素体の角柱型サンプル（外径２０ｍｍ×５ｍｍ×２ｍｍ）について、INSTRON社製万能材料試験機5543を用い、３点曲げ試験（支点間距離１５ｍｍ）により焼結体の曲げ強度を測定した。なお、本実施例では１８５ＭＰａ以上、好ましくは２００Ｍｐａ以上を良好とした。結果を表１に示す。
チップ素体の角柱型サンプル（外径２０ｍｍ×５ｍｍ×２ｍｍ）について、INSTRON社製万能材料試験機5543を用い、３点曲げ試験（支点間距離１５ｍｍ）により焼結体の曲げ強度を測定した。なお、本実施例では１８５ＭＰａ以上、好ましくは２００Ｍｐａ以上を良好とした。結果を表１に示す。
【0080】
＜Ｑ値＞
Ｑ値は、日本工業規格「マイクロ波用ファインセラミックスの誘電特性の試験方法（ＪＩＳ Ｒ１６２７ １９９６年度）」に従って測定した。具体的には、ガラスセラミック焼結体から成る１５ｍｍφ×５ｍｍの円柱（ペレット）を作製し、両端短絡形誘電体共振器法により誘電正接ｔａｎδを算出した。さらに、１／ｔａｎδ＝Ｑとした。Ｑ値は、６３０以上であり、好ましくは７００以上、８００以上、９００以上、１０００以上と大きい方が好ましい。結果を表１に示す。
Ｑ値は、日本工業規格「マイクロ波用ファインセラミックスの誘電特性の試験方法（ＪＩＳ Ｒ１６２７ １９９６年度）」に従って測定した。具体的には、ガラスセラミック焼結体から成る１５ｍｍφ×５ｍｍの円柱（ペレット）を作製し、両端短絡形誘電体共振器法により誘電正接ｔａｎδを算出した。さらに、１／ｔａｎδ＝Ｑとした。Ｑ値は、６３０以上であり、好ましくは７００以上、８００以上、９００以上、１０００以上と大きい方が好ましい。結果を表１に示す。
【0081】
（試料番号１ｂ）
ガラス組成物として、試料番号１ａで用いたガラス組成物よりもＺｎの含有量が少ないガラス組成物を用いると共に、添加物としてセリウム酸化物を含ませなかった以外は、試料番号１ａと同様にして、チップ素体および焼結体サンプルを作製し、試料番号１ａと同様の評価を行った。結果を表１に示す。
ガラス組成物として、試料番号１ａで用いたガラス組成物よりもＺｎの含有量が少ないガラス組成物を用いると共に、添加物としてセリウム酸化物を含ませなかった以外は、試料番号１ａと同様にして、チップ素体および焼結体サンプルを作製し、試料番号１ａと同様の評価を行った。結果を表１に示す。
【0082】
この試料番号１ｂのガラスセラミック焼結体の断面には、Ｃｅの酸化物から成る副相粒子が観察されないと共に、被覆層２ｂ１は観察されたが、補助被覆層２ｃ１は観察されなかった。
【0083】
（試料番号２）
コージェライト粉末、セリウム酸化物（ＣｅＯ2 ）、シリカ（ＳｉＯ2 ）フィラーを原料粉末に含ませずに、しかも、９００°Ｃで１時間焼結した後に、これを８５０°Ｃまで１５分かけて冷却し、大気中で８５０°Ｃにて６０分間アニールを行い、その後、２００°Ｃ／時間の速度で室温まで冷却した以外は、試料番号１ｂと同様に、チップ素体および焼結体サンプルを作製し、試料番号１ｂと同様の評価を行った。結果を表１に示す。
コージェライト粉末、セリウム酸化物（ＣｅＯ2 ）、シリカ（ＳｉＯ2 ）フィラーを原料粉末に含ませずに、しかも、９００°Ｃで１時間焼結した後に、これを８５０°Ｃまで１５分かけて冷却し、大気中で８５０°Ｃにて６０分間アニールを行い、その後、２００°Ｃ／時間の速度で室温まで冷却した以外は、試料番号１ｂと同様に、チップ素体および焼結体サンプルを作製し、試料番号１ｂと同様の評価を行った。結果を表１に示す。
【0084】
また、実施例１ａと同様にして、ガラスセラミック焼結体におけるＳＴＥＭ－ＥＤＳの画像を撮像した結果を図２Ｂに示す。
【0085】
図２Ｂに示すように、主相粒子２ａ２はコージェライト相であることは確認できたが、その表面を覆っている主相表面層２ｂ２は、Ｓｉが酸化物換算で４５～５０質量％、Ｍｇが酸化物換算で１５～２０質量％、Ａｌが酸化物換算で５～８質量％、Ｚｎが酸化物換算で２５～３０質量％で含まれ、主相粒子２ａ２よりもＺｎリッチな主相表面層であり、フォルステライトでもなく、ウィレマイトでもないことが確認された。すなわち、比較例である試料番号２の試料には、実施例である試料番号１ａ、１ｂに示すような被覆層２ｂ１、２ｃ１は観察されなかった。表では、観察されなかったことを、被覆層厚みの欄で「－」で表している。
【0086】
比較例である試料番号２のサンプルでは、第３副相粒子２ｃ２、第４副相粒子２ｄ２および非晶質相２ｅ２が観察された。なお、実施例では、非晶質相２ｅ２は観察されなかった。第３副相粒子２ｃ２は、ウィレマイト相から成り、第４副相粒子２ｄ２は、フォルステライト相またはエンスタタイト相から成ることが確認された。
【0087】
（試料番号３）
９００°Ｃで１時間焼結した後に、これを８５０°Ｃまで１５分かけて冷却し、大気中で８５０°Ｃにて６０分間アニールを行い、その後、２００°Ｃ／時間の速度で室温まで冷却した以外は、試料番号１ｂと同様にして、チップ素体のサンプルと焼結体のサンプルを作製し、試料番号１ｂと同様な評価を行った。結果を表１に示す。主相粒子は、コージェライト相であることが確認された。
９００°Ｃで１時間焼結した後に、これを８５０°Ｃまで１５分かけて冷却し、大気中で８５０°Ｃにて６０分間アニールを行い、その後、２００°Ｃ／時間の速度で室温まで冷却した以外は、試料番号１ｂと同様にして、チップ素体のサンプルと焼結体のサンプルを作製し、試料番号１ｂと同様な評価を行った。結果を表１に示す。主相粒子は、コージェライト相であることが確認された。
【0088】
（試料番号４）
アニール処理を行わなかった以外は、試料番号２と同様にして、チップ素体のサンプルと焼結体のサンプルを作製し、試料番号２と同様な評価を行った。結果を表１に示す。主相粒子は、コージェライト相であることが確認された。
アニール処理を行わなかった以外は、試料番号２と同様にして、チップ素体のサンプルと焼結体のサンプルを作製し、試料番号２と同様な評価を行った。結果を表１に示す。主相粒子は、コージェライト相であることが確認された。
【0089】
（評価１）
表１に示すように、フォルステライト相の被覆層が形成されている試料番号１ａ、１ｂおよび３の実施例では、試料番号２および４の比較例と比較して、高い強度と高いＱ値が達成できることが確認できた。特に、主相粒子がインディアライト相から成る実施例では、主相粒子がコージェライト相から成る実施例に比較して、特にＱ値や強度が向上することが確認できた。
表１に示すように、フォルステライト相の被覆層が形成されている試料番号１ａ、１ｂおよび３の実施例では、試料番号２および４の比較例と比較して、高い強度と高いＱ値が達成できることが確認できた。特に、主相粒子がインディアライト相から成る実施例では、主相粒子がコージェライト相から成る実施例に比較して、特にＱ値や強度が向上することが確認できた。
【0090】
（試料番号５～８）
焼成時間と昇温時間を制御することで、主相粒子のサイズを表２に記載の数値へと調整したこと以外は、試料番号３と同様に、チップ素体のサンプルと焼結体のサンプルを作製し、試料番号３と同様の評価を行った。結果を表２に示す。なお、表２においては、被覆層の厚みが０．０２μｍ以上と認められた場合に、被覆層が「有」と記載した。また、焼成時間が長くなるほど、粒子サイズが大きくなる傾向にあり、昇温速度を速くすることでも、粒子サイズを大きくできることが確認できた。
焼成時間と昇温時間を制御することで、主相粒子のサイズを表２に記載の数値へと調整したこと以外は、試料番号３と同様に、チップ素体のサンプルと焼結体のサンプルを作製し、試料番号３と同様の評価を行った。結果を表２に示す。なお、表２においては、被覆層の厚みが０．０２μｍ以上と認められた場合に、被覆層が「有」と記載した。また、焼成時間が長くなるほど、粒子サイズが大きくなる傾向にあり、昇温速度を速くすることでも、粒子サイズを大きくできることが確認できた。
【0091】
（試料番号９～１２）
試料番号５～８と同様にして焼成時間と昇温時間を制御することで、主相粒子のサイズを表２に記載の数値へと調整したこと以外は、試料番号１ｂと同様に、チップ素体のサンプルと焼結体のサンプルを作製し、試料番号１ｂと同様の評価を行った。なお、表２においては、被覆層の厚みが０．０２μｍ以上と認められた場合に、被覆層が「有」と記載した。結果を表２に示す。
試料番号５～８と同様にして焼成時間と昇温時間を制御することで、主相粒子のサイズを表２に記載の数値へと調整したこと以外は、試料番号１ｂと同様に、チップ素体のサンプルと焼結体のサンプルを作製し、試料番号１ｂと同様の評価を行った。なお、表２においては、被覆層の厚みが０．０２μｍ以上と認められた場合に、被覆層が「有」と記載した。結果を表２に示す。
【0092】
（評価２）
表２に示すように、主相粒子サイズの異なる各実施例においても、被覆層が形成され、低誘電率、高強度、高いＱ値を実現したセラミック焼結体を得られることが確認できた。また、主相粒子サイズが大きくなると、誘電率が上昇し、強度が上昇し、Ｑ値が低下する傾向が確認できた。特に、主相粒子がインディアライト相から成る実施例では、主相粒子がコージェライト相から成る実施例に比較して、特にＱ値が向上することが確認できた。
表２に示すように、主相粒子サイズの異なる各実施例においても、被覆層が形成され、低誘電率、高強度、高いＱ値を実現したセラミック焼結体を得られることが確認できた。また、主相粒子サイズが大きくなると、誘電率が上昇し、強度が上昇し、Ｑ値が低下する傾向が確認できた。特に、主相粒子がインディアライト相から成る実施例では、主相粒子がコージェライト相から成る実施例に比較して、特にＱ値が向上することが確認できた。
【0093】
（試料番号１３～１６）
【0094】
試料番号３と比較して、焼成時の最高温度と保持時間を制御することで、被覆層の厚みを変化させた以外は、試料番号３と同様に、焼結体サンプルを作製し、試料番号３と同様の評価を行った。結果を表３に示す。なお、焼成時の最高温度を高くするほど、被覆層の厚みは、厚くなる傾向にあり、焼成時の最高温度の保持時間を長くするほど、被覆層の厚みは、厚くなることが確認できた。
【0095】
また、以下に示す手順でクラック試験を行った。クラック試験の結果も表３に示す。
【0096】
＜クラック試験＞
５０個のチップ素体のサンプルを用意し、以下に示す試験方法で、クラック試験を行った。
５０個のチップ素体のサンプルを用意し、以下に示す試験方法で、クラック試験を行った。
【0097】
各試料番号のチップ素体のサンプルを、基板（ガラスエポキシ基板、大きさ１００ｍｍ×４０ｍｍ、厚さ０．０８ｍｍ）の中央部に試料をはんだ付けした後、試料がはんだ付けされた面とは別の面（基板裏）から１．２ｍｍのたわみ量で５秒間、荷重を加え、荷重印加後の試料について外観および内部におけるクラックの有無を評価した。
【0098】
クラックが観察された個数が少ないほど好ましい。
【0099】
（試料番号１７～２０）
試料番号１ｂと比較して、焼成時の最高温度を制御することで、被覆層の厚みを変化させた以外は、試料番号１ｂと同様に、焼結体サンプルを作製し、試料番号１３～１６と同様の評価を行った。結果を表３に示す。
試料番号１ｂと比較して、焼成時の最高温度を制御することで、被覆層の厚みを変化させた以外は、試料番号１ｂと同様に、焼結体サンプルを作製し、試料番号１３～１６と同様の評価を行った。結果を表３に示す。
【0100】
（評価３）
表３に示すように、被覆層の厚みを変量した各実施例においても、低誘電率、高強度、高いＱ値を実現したセラミック焼結体を得られることが確認できた。さらに、被覆層厚みが厚くなることにより、誘電率が上昇し、Ｑ値が低下する傾向が確認された。また、被覆層の厚みが厚くなると強度が強くなり内部クラックが減少する傾向にあるが、被覆層の厚みが厚くなりすぎると逆に強度が低下し、内部クラックが増加する傾向があることが確認できた。
表３に示すように、被覆層の厚みを変量した各実施例においても、低誘電率、高強度、高いＱ値を実現したセラミック焼結体を得られることが確認できた。さらに、被覆層厚みが厚くなることにより、誘電率が上昇し、Ｑ値が低下する傾向が確認された。また、被覆層の厚みが厚くなると強度が強くなり内部クラックが減少する傾向にあるが、被覆層の厚みが厚くなりすぎると逆に強度が低下し、内部クラックが増加する傾向があることが確認できた。
【0101】
（試料番号２１～２５）
ガラス組成物に含まれるＺｎの量を制御すると共に、焼結温度（焼成時の最高温度）を制御することで、被覆層中におけるウィレマイト相の存在割合（面積割合）を表４に記載の数値となるように調整した以外は、試料番号３と同様に焼結体サンプルを作製し、試料番号１３～１６と同様の評価を行った。結果を表４に示す。なお、表４においては、視野中のフォルステライトの面積割合が３．５％以上と認められた場合に、フォルステライト「有」と記載した。
ガラス組成物に含まれるＺｎの量を制御すると共に、焼結温度（焼成時の最高温度）を制御することで、被覆層中におけるウィレマイト相の存在割合（面積割合）を表４に記載の数値となるように調整した以外は、試料番号３と同様に焼結体サンプルを作製し、試料番号１３～１６と同様の評価を行った。結果を表４に示す。なお、表４においては、視野中のフォルステライトの面積割合が３．５％以上と認められた場合に、フォルステライト「有」と記載した。
【0102】
（試料番号２６～３０）
ガラス組成物に含まれるＺｎの量を制御することで、被覆層中におけるウィレマイト相の存在割合（面積割合）を表４に記載の数値となるように調整した以外は、試料番号１ｂと同様に焼結体サンプルを作製し、試料番号１７～２０と同様の評価を行った。結果を表４に示す。なお、表４においては、視野中のフォルステライトの面積割合が３．５％以上と認められた場合に、フォルステライト「有」と記載した。
ガラス組成物に含まれるＺｎの量を制御することで、被覆層中におけるウィレマイト相の存在割合（面積割合）を表４に記載の数値となるように調整した以外は、試料番号１ｂと同様に焼結体サンプルを作製し、試料番号１７～２０と同様の評価を行った。結果を表４に示す。なお、表４においては、視野中のフォルステライトの面積割合が３．５％以上と認められた場合に、フォルステライト「有」と記載した。
【0103】
（評価４）
表４に示すように、被覆層にウィレマイトを含有する各実施例においても、低誘電率、高強度、高いＱ値を実現したセラミック焼結体が得られることが確認できた。また、被覆層中のウィレマイトの存在割合を増やすことにより、誘電率が低下し、強度が低下し、Ｑ値が上昇する傾向が確認された。強度が低下しクラックが増加した原因としては、ウィレマイトの量が増えて熱膨張率が低下したことが考えられる。なお、ガラス組成物に含まれるＺｎの量を増やすことで、被覆層中におけるウィレマイト相の存在割合が多くなることが確認できた。また、ガラス組成物に含まれるＺｎの量を増やすことで、焼結温度も低下させることができることが確認できた。
表４に示すように、被覆層にウィレマイトを含有する各実施例においても、低誘電率、高強度、高いＱ値を実現したセラミック焼結体が得られることが確認できた。また、被覆層中のウィレマイトの存在割合を増やすことにより、誘電率が低下し、強度が低下し、Ｑ値が上昇する傾向が確認された。強度が低下しクラックが増加した原因としては、ウィレマイトの量が増えて熱膨張率が低下したことが考えられる。なお、ガラス組成物に含まれるＺｎの量を増やすことで、被覆層中におけるウィレマイト相の存在割合が多くなることが確認できた。また、ガラス組成物に含まれるＺｎの量を増やすことで、焼結温度も低下させることができることが確認できた。
【0104】
（試料番号３１～３７）
原料に含ませるＣｅおよび／またはＣｕの酸化物の量を調整し、表５に記載の数値（質量％）となるように、被覆層におけるＣｅＯ2 およびＣｕＯの割合を調整した以外は、試料番号３と同様にして、チップ素体のサンプルと焼結体のサンプルを作製し、試料番号３と同様の評価を行った。結果を表５に示す。なお、表５においては、視野中のフォルステライトの面積割合が３．５％以上と認められた場合に、フォルステライト「有」と記載した。
原料に含ませるＣｅおよび／またはＣｕの酸化物の量を調整し、表５に記載の数値（質量％）となるように、被覆層におけるＣｅＯ2 およびＣｕＯの割合を調整した以外は、試料番号３と同様にして、チップ素体のサンプルと焼結体のサンプルを作製し、試料番号３と同様の評価を行った。結果を表５に示す。なお、表５においては、視野中のフォルステライトの面積割合が３．５％以上と認められた場合に、フォルステライト「有」と記載した。
【0105】
（試料番号３８～４４）
原料に含ませるＣｅおよび／またはＣｕの酸化物の量を調整し、表５に記載の数値（質量％）となるように、被覆層におけるＣｅＯ2 およびＣｕＯの質量％割合を調整した以外は、試料番号１ｂと同様にして、チップ素体のサンプルと焼結体のサンプルを作製し、試料番号１ｂと同様の評価を行った。結果を表５に示す。なお、表５においては、視野中のフォルステライトの面積割合が３．５％以上と認められた場合に、フォルステライト「有」と記載した。
原料に含ませるＣｅおよび／またはＣｕの酸化物の量を調整し、表５に記載の数値（質量％）となるように、被覆層におけるＣｅＯ2 およびＣｕＯの質量％割合を調整した以外は、試料番号１ｂと同様にして、チップ素体のサンプルと焼結体のサンプルを作製し、試料番号１ｂと同様の評価を行った。結果を表５に示す。なお、表５においては、視野中のフォルステライトの面積割合が３．５％以上と認められた場合に、フォルステライト「有」と記載した。
【0106】
（評価５）
表５に示すように、被覆層にＣｅまたはＣｕを含有する各実施例においても、低誘電率、高強度、高いＱ値を実現したセラミック焼結体を得られることが確認できた。さらに、被覆層にＣｅおよびＣｕを含有しない実施例３と比較して、実施例３１～３７では、より高い強度およびＱ値を達成可能であることが確認できた。また、被覆層にＣｅおよびＣｕを含有しない実施例１ｂと比較して、実施例３８～４４では、より高い強度およびＱ値を達成可能であることが確認できた。
表５に示すように、被覆層にＣｅまたはＣｕを含有する各実施例においても、低誘電率、高強度、高いＱ値を実現したセラミック焼結体を得られることが確認できた。さらに、被覆層にＣｅおよびＣｕを含有しない実施例３と比較して、実施例３１～３７では、より高い強度およびＱ値を達成可能であることが確認できた。また、被覆層にＣｅおよびＣｕを含有しない実施例１ｂと比較して、実施例３８～４４では、より高い強度およびＱ値を達成可能であることが確認できた。
【0107】
【表1】
【0108】
【表2】
【0109】
【表3】
【0110】
【表4】
【0111】
【表5】
【符号の説明】
【0112】
１…チップコイル
２…セラミックス層
２ａ１…主相粒子（コージェライト／インディアライト）
２ｂ１…被覆層（フォルステライト）
２ｃ１…補助被覆層（ウィレマイト）
２ｄ１…第１副相粒子（セリウム酸化物）
２ｅ１…第２副相粒子（シリコン酸化物）
２ａ２…主相粒子（コージェライト）
２ｂ２…主相表面層（亜鉛リッチ）
２ｃ２…第３副相粒子（ウィレマイト）
２ｄ２…第４副相粒子（フォルステライト／エンスタタイト）
２ｅ２…非晶質相（シリコン酸化物）
３…内部電極層
３ａ、３ｂ…引出電極
３０…コイル導体
４…チップ素体
５…端子電極
２…セラミックス層
２ａ１…主相粒子（コージェライト／インディアライト）
２ｂ１…被覆層（フォルステライト）
２ｃ１…補助被覆層（ウィレマイト）
２ｄ１…第１副相粒子（セリウム酸化物）
２ｅ１…第２副相粒子（シリコン酸化物）
２ａ２…主相粒子（コージェライト）
２ｂ２…主相表面層（亜鉛リッチ）
２ｃ２…第３副相粒子（ウィレマイト）
２ｄ２…第４副相粒子（フォルステライト／エンスタタイト）
２ｅ２…非晶質相（シリコン酸化物）
３…内部電極層
３ａ、３ｂ…引出電極
３０…コイル導体
４…チップ素体
５…端子電極
【図1】
【図2A】
【図2B】
【図3A】
【図3B】