(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024145988
(43)【公開日】2024-10-15
(54)【発明の名称】ドハティ増幅回路
(51)【国際特許分類】
H03F 1/02 20060101AFI20241004BHJP
H03F 3/21 20060101ALI20241004BHJP
H03F 3/68 20060101ALI20241004BHJP
【ＦＩ】
H03F1/02 188
H03F3/21
H03F3/68 220
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023058639
(22)【出願日】2023-03-31
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】今井 翔平
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA21
5J500AA41
5J500AA51
5J500AC01
5J500AC25
5J500AC36
5J500AC81
5J500AF10
5J500AF15
5J500AH25
5J500AH29
5J500AK12
5J500AK41
5J500AM20
(57)【要約】
【課題】ドハティ増幅回路における高周波出力信号の品質の低下を抑制する。
【解決手段】ドハティ増幅回路は、高周波信号を増幅するキャリアアンプと、高周波信号を増幅し、かつ、ドライバ段のピークアンプと、前記ドライバ段のピークアンプの出力を入力とするパワー段のピークアンプと、を含むピークアンプと、前記キャリアアンプのドライブレベルを検出するドライブレベル検出回路と、前記ドライブレベル検出回路によって検出されるドライブレベルを示すドライブレベル信号に基づいて、前記ドライバ段のピークアンプのバイアスを設定するための信号を出力する制御回路と、前記ドライバ段のピークアンプの動作状態に応じた電流または電圧を生成する生成回路と、を含み、前記生成回路で生成された前記ドライバ段のピークアンプの動作状態に応じた電流または電圧に基づいて、前記パワー段のピークアンプの動作状態が制御される。
【選択図】図１
【解決手段】ドハティ増幅回路は、高周波信号を増幅するキャリアアンプと、高周波信号を増幅し、かつ、ドライバ段のピークアンプと、前記ドライバ段のピークアンプの出力を入力とするパワー段のピークアンプと、を含むピークアンプと、前記キャリアアンプのドライブレベルを検出するドライブレベル検出回路と、前記ドライブレベル検出回路によって検出されるドライブレベルを示すドライブレベル信号に基づいて、前記ドライバ段のピークアンプのバイアスを設定するための信号を出力する制御回路と、前記ドライバ段のピークアンプの動作状態に応じた電流または電圧を生成する生成回路と、を含み、前記生成回路で生成された前記ドライバ段のピークアンプの動作状態に応じた電流または電圧に基づいて、前記パワー段のピークアンプの動作状態が制御される。
【選択図】図１
【特許請求の範囲】
【請求項1】
高周波信号を増幅するキャリアアンプと、
高周波信号を増幅し、かつ、ドライバ段のピークアンプと、前記ドライバ段のピークアンプの出力を入力とするパワー段のピークアンプと、を含むピークアンプと、
前記キャリアアンプのドライブレベルを検出するドライブレベル検出回路と、
前記ドライブレベル検出回路によって検出されるドライブレベルを示すドライブレベル信号に基づいて、前記ドライバ段のピークアンプのバイアスを設定するための信号を出力する制御回路と、
前記ドライバ段のピークアンプの動作状態に応じた電流または電圧を生成する生成回路と、
を含み、
前記生成回路で生成された前記ドライバ段のピークアンプの動作状態に応じた電流または電圧に基づいて、前記パワー段のピークアンプの動作状態が制御される
ドハティ増幅回路。
高周波信号を増幅し、かつ、ドライバ段のピークアンプと、前記ドライバ段のピークアンプの出力を入力とするパワー段のピークアンプと、を含むピークアンプと、
前記キャリアアンプのドライブレベルを検出するドライブレベル検出回路と、
前記ドライブレベル検出回路によって検出されるドライブレベルを示すドライブレベル信号に基づいて、前記ドライバ段のピークアンプのバイアスを設定するための信号を出力する制御回路と、
前記ドライバ段のピークアンプの動作状態に応じた電流または電圧を生成する生成回路と、
を含み、
前記生成回路で生成された前記ドライバ段のピークアンプの動作状態に応じた電流または電圧に基づいて、前記パワー段のピークアンプの動作状態が制御される
ドハティ増幅回路。
【請求項2】
前記生成回路は、前記ドライバ段のピークアンプから出力される高周波信号に応じた検出電流または検出電圧を生成する検出回路であり、
前記検出回路はさらに、前記検出電流または前記検出電圧に基づいて、前記パワー段のピークアンプの動作状態を制御する制御信号を前記パワー段のピークアンプに出力する、
請求項１に記載のドハティ増幅回路。
前記検出回路はさらに、前記検出電流または前記検出電圧に基づいて、前記パワー段のピークアンプの動作状態を制御する制御信号を前記パワー段のピークアンプに出力する、
請求項１に記載のドハティ増幅回路。
【請求項3】
前記制御回路は、
入力信号が無い時または低い時に、前記キャリアアンプのバイアス点より低いバイアス点を前記ドライバ段のピークアンプに設定し、
あるバックオフレベルより高いドライブレベルにおいて、前記ドライバ段のピークアンプのバイアス点を上昇させ、
前記ドライバ段のピークアンプの飽和状態におけるバイアス点を、前記入力信号が無い時または低い時より高いバイアス点に設定し、
前記ドライバ段のピークアンプの動作がＡＢ級となるように前記バイアス点を設定する
請求項２に記載のドハティ増幅回路。
入力信号が無い時または低い時に、前記キャリアアンプのバイアス点より低いバイアス点を前記ドライバ段のピークアンプに設定し、
あるバックオフレベルより高いドライブレベルにおいて、前記ドライバ段のピークアンプのバイアス点を上昇させ、
前記ドライバ段のピークアンプの飽和状態におけるバイアス点を、前記入力信号が無い時または低い時より高いバイアス点に設定し、
前記ドライバ段のピークアンプの動作がＡＢ級となるように前記バイアス点を設定する
請求項２に記載のドハティ増幅回路。
【請求項4】
前記制御回路は、さらに、前記パワー段のピークアンプの状態を制御する制御信号を出力する
請求項２または請求項３に記載のドハティ増幅回路。
請求項２または請求項３に記載のドハティ増幅回路。
【請求項5】
前記パワー段のピークアンプは、前記制御信号によって、動作状態または非動作状態に制御される
請求項４に記載のドハティ増幅回路。
請求項４に記載のドハティ増幅回路。
【請求項6】
前記生成回路は、前記ドライバ段のピークアンプの供給電流に応じたモニタ電流を生成する電流モニタ回路であり、
前記モニタ電流に基づいて、前記パワー段のピークアンプのバイアスを設定するバイアス回路
をさらに含み、
前記バイアス回路が設定するバイアスにより、前記パワー段のピークアンプの動作状態が制御される、
請求項１に記載のドハティ増幅回路。
前記モニタ電流に基づいて、前記パワー段のピークアンプのバイアスを設定するバイアス回路
をさらに含み、
前記バイアス回路が設定するバイアスにより、前記パワー段のピークアンプの動作状態が制御される、
請求項１に記載のドハティ増幅回路。
【請求項7】
前記電流モニタ回路は、前記ドライバ段のピークアンプの電流を複製した電流を出力するカレントミラー回路を含み、
前記バイアス回路は、前記カレントミラー回路によって複製された電流に基づいて、前記パワー段のピークアンプのバイアスを設定する
請求項６に記載のドハティ増幅回路。
前記バイアス回路は、前記カレントミラー回路によって複製された電流に基づいて、前記パワー段のピークアンプのバイアスを設定する
請求項６に記載のドハティ増幅回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ドハティ増幅回路に関する。
【背景技術】
【0002】
高効率な電力増幅回路として、ドハティ（Doherty）増幅回路が知られている。ドハティ増幅回路は、一般的に、入力信号の電力レベルにかかわらず動作するキャリアアンプと、入力信号の電力レベルが小さい場合はオフとなり、大きい場合にオンとなるピークアンプとが並列に接続された構成である。当該構成では、高周波入力信号の電力レベルが大きい場合、キャリアアンプが飽和出力電力レベルで飽和を維持しながら動作する。これにより、ドハティ増幅回路は、通常の電力増幅回路に比べて効率を向上させることができる。
【0003】
下記の特許文献１から特許文献３までには、ピークアンプのバイアスを制御する技術が記載されている。
【0004】
特許文献１に記載の技術は、キャリアアンプの飽和をキャリアアンプのバイアス回路を介して検出し、検出信号に応じてピークアンプのバイアス回路を制御するものである。
【0005】
特許文献２に記載の技術は、キャリアアンプの飽和をキャリアアンプの出力信号によって検出し、検出信号に応じてピークアンプのバイアス回路を制御するものである。
【0006】
特許文献３に記載の技術は、ドハティ増幅回路に入力される高周波入力信号レベルまたはキャリアアンプに入力される高周波入力信号レベルに応じて、ピークアンプのバイアス回路を制御するものである。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】米国特許出願公開第２０１６／０２４１２０９号明細書
【特許文献2】米国特許出願公開第２０２０／００２８４７２号明細書
【特許文献3】特開２０１９－４１２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
特許文献１および特許文献２に記載の技術では、キャリアアンプの飽和を検出するための回路が応答するまでの時間として、数十ｎｓ程度を要する。従って、次のような不都合が生じ得る。例えば、瞬間的（数十ｎｓよりもかなり短い時間）な電力の増加がある高周波入力信号がドハティ増幅回路に入力された場合、キャリアアンプが飽和を開始してからピークアンプのバイアス点が変動するまでの数十ｎｓの間に、キャリアアンプが飽和している時間が発生し得る。これにより、ドハティ増幅回路の高周波出力信号の品質を高く保てないことがあり得る。また、当該ドハティ増幅回路が通信装置に適用されている場合、通信品質を高く保てないことがあり得る。
【0009】
特許文献３に記載の技術は、高周波入力信号レベルに応じて動作するものの、高周波入力信号レベルをバイアス回路で検出しており、基本的に応答速度は低速であると考えられ、ドハティ増幅回路の高周波出力信号の品質を高く保てないことがあり得ると考えられる。
【0010】
本発明は、上記に鑑みてなされたものであって、ドハティ増幅回路における高周波出力信号の品質の低下を抑制することを目的とする。
【課題を解決するための手段】
【0011】
本発明の一側面のドハティ増幅回路は、高周波信号を増幅するキャリアアンプと、高周波信号を増幅するピークアンプと、前記キャリアアンプのドライブレベルを検出するドライブレベル検出回路と、前記ドライブレベル検出回路によって検出されるドライブレベルを示すドライブレベル信号に基づいて、前記ピークアンプのバイアスを設定するための信号を出力する制御回路と、を含む。
【発明の効果】
【0012】
本発明によれば、高周波出力信号の品質の低下を抑制することができる。
【図面の簡単な説明】
【0013】
【発明を実施するための形態】
【0014】
以下に、本発明の実施形態を図面に基づいて詳細に説明する。以下の各実施形態の説明において、他の実施形態と同一または同等の構成部分については同一の符号を付し、その説明を簡略または省略する。各実施形態により本発明が限定されるものではない。また、各実施形態の構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。以下に記載した構成は適宜組み合わせることが可能である。発明の要旨を逸脱しない範囲で構成の省略、置換または変更を行うことができる。なお、第２実施形態以降では第１実施形態と共通の事柄についての記述を適宜省略し、異なる点について説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【0015】
＜第１実施形態＞
（全体構成）
図１は、第１実施形態のドハティ増幅回路の構成を示す図である。図１において、第１実施形態のドハティ増幅回路１は、９０°ハイブリッド回路１１と、初段（ドライバ段）のキャリアアンプ１２と、最終段（パワー段）のキャリアアンプ１３と、バイアス回路１４および１５と、初段のピークアンプ１６と、最終段のピークアンプ１７と、結合器２０と、ドライブレベル検出回路３４と、制御回路２２と、検出回路３１と、を含む。
（全体構成）
図１は、第１実施形態のドハティ増幅回路の構成を示す図である。図１において、第１実施形態のドハティ増幅回路１は、９０°ハイブリッド回路１１と、初段（ドライバ段）のキャリアアンプ１２と、最終段（パワー段）のキャリアアンプ１３と、バイアス回路１４および１５と、初段のピークアンプ１６と、最終段のピークアンプ１７と、結合器２０と、ドライブレベル検出回路３４と、制御回路２２と、検出回路３１と、を含む。
【0016】
また、ドハティ増幅回路１は、９０°ハイブリッド回路１１は、高周波信号ＲＦｉｎを、互いに位相が略９０°異なる高周波信号ＲＦ１およびＲＦ４に分け、高周波信号ＲＦ１をキャリアアンプ１２に出力し、高周波信号ＲＦ４をピークアンプ１６に出力する。なお、「略９０°」とは、９０°の位相のみではなく、９０°±４５°の位相をも含むものとする。
【0017】
高周波信号ＲＦ４の位相は、高周波信号ＲＦ１より９０°遅れていることが例示される。高周波信号ＲＦ１の電力と、高周波信号ＲＦ４の電力とは、同じであることが例示される。
【0018】
バイアス回路１４は、キャリアアンプ１２にバイアスを与える。バイアス回路１５は、キャリアアンプ１３にバイアスを与える。キャリアアンプ１２は、高周波信号ＲＦ１を増幅した高周波信号ＲＦ２をキャリアアンプ１３に出力する。キャリアアンプ１３は、高周波信号ＲＦ２を増幅した高周波信号ＲＦ３を結合器２０に出力する。
【0019】
キャリアアンプ１２の出力側には、インダクタＬ１２を介して電源Ｖｃｃが接続される。キャリアアンプ１２とキャリアアンプ１３との間には、キャパシタＣ１２が設けられる。キャパシタＣ１２により、高周波信号ＲＦ２の直流成分がカットされる。
【0020】
キャリアアンプ１３の出力側には、インダクタＬ１３を介して電源Ｖｃｃが接続される。キャリアアンプ１３と結合器２０との間には、キャパシタＣ１３が設けられる。キャパシタＣ１３により、高周波信号ＲＦ３の直流成分がカットされる。
【0021】
ピークアンプ１６は、高周波信号ＲＦ４を増幅した高周波信号ＲＦ５をピークアンプ１７に出力する。ピークアンプ１７は、高周波信号ＲＦ５を増幅した高周波信号ＲＦ６を結合器２０に出力する。
【0022】
ピークアンプ１６の出力側には、インダクタＬ１７を介して電源Ｖｃｃが接続される。ピークアンプ１６とピークアンプ１７との間には、キャパシタＣ１６が設けられる。キャパシタＣ１６により、高周波信号ＲＦ５の直流成分がカットされる。
【0023】
ピークアンプ１７の出力側には、インダクタＬ１７を介して電源Ｖｃｃが接続される。ピークアンプ１７と結合器２０との間には、キャパシタＣ１７が設けられる。キャパシタＣ１７により、高周波信号ＲＦ６の直流成分がカットされる。
【0024】
結合器２０は、高周波信号ＲＦ３と高周波信号ＲＦ６とを結合する。第１の実施の形態では、結合器２０は位相シフタとするが、本開示はこれに限定されない。結合器２０は、高周波信号ＲＦ３の位相を９０°遅らせる。結合器２０は、位相を９０°遅らせた高周波信号ＲＦ３と、高周波信号ＲＦ６との和を、高周波信号ＲＦｏｕｔとして出力する。
【0025】
検出回路３１には、ドライバ段のピークアンプ１６から出力された高周波信号ＲＦ５が入力される。検出回路３１は、高周波信号ＲＦ５を検出する回路であり、高周波信号ＲＦ５に応じた検出電流、または、検出電圧を生成する。高周波信号ＲＦ５に応じた検出電流、または、検出電圧は、高周波信号ＲＦ５の強度に応じて変化する電流、または、電圧であり、ドライバ段のピークアンプ１６の動作状態が反映された電流、または、電圧である。言い換えれば、検出電流、または、検出電圧は、ドライバ段のピークアンプの動作状態に応じた電流、または、電圧である。検出回路３１は、生成した検出電流、または、検出電圧に基づいて、ピークアンプ１７の動作状態を制御する制御信号をさらに生成し、ピークアンプ１７に出力する。検出回路３１が、本開示の「生成回路」に相当する。
【0026】
ドライブレベル検出回路３４は、高周波信号ＲＦ３を入力する。ドライブレベル検出回路３４は、高周波信号ＲＦ３に基づいて、キャリアアンプ１３のドライブレベル（動作レベル）を検出する。ドライブレベル検出回路３４は、ドライブレベルを示す信号Ｓ１を生成する。信号Ｓ１は、制御回路２２に入力される。信号Ｓ１は、キャリアアンプ１３のドライブレベルに相補的に変化する信号（反転信号）であっても良い。
【0027】
制御回路２２は、信号Ｓ１に基づいて、信号Ｓ２を出力する。信号Ｓ２は、ピークアンプ１６のバイアス点を設定するための信号である。制御回路２２の動作については、後述する。
【0028】
なお、制御回路２２は、信号Ｓ１に基づいて、さらに制御信号Ｓ４（不図示）を出力してもよい。この場合、制御信号Ｓ４は、例えば、ピークアンプ１７を補助的に制御する信号として利用される。具体的に、制御信号Ｓ４は、例えば、検出回路３１から出力される制御信号Ｓ３と併用されて、ピークアンプ１７の状態を制御する信号である。この構成によれば、ピークアンプ１７の効率をより向上させることができる。
【0029】
（ドライブレベル検出回路の構成）
次に、図２、図３を参照して、ドライブレベル検出回路３４の構成について具体的に説明する。図２は、図１中のドライブレベル検出回路３４の構成の一例を示す図である。図３は、図１中のドライブレベル検出回路３４の構成の具体例を示す図である。
次に、図２、図３を参照して、ドライブレベル検出回路３４の構成について具体的に説明する。図２は、図１中のドライブレベル検出回路３４の構成の一例を示す図である。図３は、図１中のドライブレベル検出回路３４の構成の具体例を示す図である。
【0030】
図２を参照して、ドライブレベル検出回路３４の構成の概要について説明する。図２に示すように、ドライブレベル検出回路３４は、キャリアアンプ１３の出力端子と電気的に接続される入力端子３４０１と、キャリアアンプ１３における出力の信号レベルを検出するための検出端子３４０２とを含む。
【0031】
ドライブレベル検出回路３４は、例えば、入力端子３４０１と、検出端子３４０２と、比較部３４１０と、直流除去部３４２０と、検出部３４３０とを含む。
【0032】
入力端子３４０１は、例えば、キャリアアンプ１３の出力端子と電気的に接続される端子である。
【0033】
検出端子３４０２は、例えば、制御回路２２の入力端子と電気的に接続される端子である。すなわち、検出端子３４０２は、キャリアアンプ１３における出力の信号レベルを制御回路２２に入力するための端子である。
【0034】
比較部３４１０は、例えば、コンパレータであって、１つの入力端子に入力される基準電圧を境として、他の１つの入力端子に入力される電圧に応じた出力信号を出力する。
【0035】
具体的には、比較部３４１０は、例えば、２つの入力端子３４１０ａ，３４１０ｂと、出力端子３４１０ｃとを有する。比較部３４１０は、一方の入力端子３４１０ａがキャリアアンプ１３の出力端子と電気的に接続され、他方の入力端子３４１０ｂが基準電圧Ｖｒｅｆと電気的に接続される。比較部３４１０の出力端子３４１０ｃは、後述する直流除去部３４２０と電気的に接続される。
【0036】
直流除去部３４２０は、比較部３４１０から出力される出力信号の直流成分を除去する。すなわち、直流除去部３４２０は、当該出力信号における高周波成分を通過させる。
【0037】
直流除去部３４２０は、例えば、一方の端子が比較部３４１０の出力端子３４１０ｃと電気的に接続され、他方の端子が後述する検出部３４３０と電気的に接続される。
【0038】
検出部３４３０は、直流除去部３４２０を通じて直流成分が除去された出力信号を検出する。ここで、検出部３４３０は、当該出力信号を直流成分に変換して信号Ｓ１として出力する。
【0039】
検出部３４３０の入力端子は、直流除去部３４２０の他方の端子と電気的に接続される。検出部３４３０の出力端子は、検出端子３４０２と電気的に接続される。
【0040】
このように、ドライブレベル検出回路３４は、比較部３４１０から出力される出力信号の直流成分を除去することで、当該直流成分による比較部３４１０の応答時間の遅れを改善できる。また、ドライブレベル検出回路３４は、比較部３４１０から出力される出力信号の直流成分を除去することで、検出部３４３０のバイアス点の変動を抑制できる。
【0041】
一方、特許文献２における飽和検出回路では、コンパレータから出力される出力信号の直流成分を安定させるために多くの時間を要する。言い換えると、当該飽和検出回路では、コンパレータから出力される直流成分がコンパレータ自身の動作に作用するため、応答が安定するまでに多くの時間を要する。
【0042】
すなわち、ドライブレベル検出回路３４では、比較部３４１０の出力信号の直流成分を除去する構成を有することで、出力信号を比較部３４１０の動作に作用させない。これにより、ドライブレベル検出回路３４は、比較部３４１０の応用時間の遅れを改善できるという、先行技術と比較した顕著な効果を有する。
【0043】
次に、図３を参照して、ドライブレベル検出回路３４の具体的な構成の一例について説明する。
【0044】
図３に示すように、比較部３４１０は、例えばトランジスタＱ１０を含む。トランジスタＱ１０のエミッタはキャリアアンプ１３の出力端子（例えばコレクタ）と電気的に接続される。トランジスタＱ１０のベースは基準電圧Ｖｒｅｆ１と電気的に接続される。トランジスタＱ１０のコレクタは直流除去部３４２０の一方の端子と電気的に接続される。トランジスタＱ１０のコレクタは、抵抗Ｒ１０を介して電源Ｖｃｃに電気的に接続される。
【0045】
直流除去部３４２０は、比較部３４１０から出力される、比較部３４１０の動作（トランジスタＱ１０の動作）の影響によって安定するまでに時間を要する直流成分を除去する。そして、直流除去部３４２０は、検出信号として利用される高周波成分を検出部３４３０に出力する。すなわち、直流除去部３４２０は、安定するまでに時間を要する直流成分が検出部３４３０に作用しないように、比較部３４１０と検出部３４３０とを直流的に分離する。このように、ドライブレベル検出回路３４は、安定するまでに時間を要する直流成分を除去して、高周波成分を検出信号として利用する。これにより、比較部３４１０から出力される直流成分を検出信号として利用する場合には生じる応答の遅延を解消できる。
【0046】
直流除去部３４２０は、例えばキャパシタＣ２０を含む。キャパシタＣ２０は、一方の端子がトランジスタＱ１０のコレクタと電気的に接続され、他方の端子が検出部３４３０と電気的に接続される。
【0047】
検出部３４３０は、例えばトランジスタＱ３０を含んで構成される。トランジスタＱ３０は、例えばエミッタフォロワである。トランジスタＱ３０は、基準電圧Ｖｒｅｆ２によって導通角が調整されて、直流除去部３４２０から出力される信号の高周波成分を不図示のキャパシタを用いて直流に平滑化する。
【0048】
トランジスタＱ３０のベースは直流除去部３４２０のキャパシタＣ２０の他方の端子と電気的に接続される。トランジスタＱ３０のコレクタは電源Ｖｃｃと電気的に接続される。トランジスタＱ３０のエミッタは検出端子３４０２と電気的に接続される。さらに、トランジスタＱ３０のベースは抵抗Ｒ３０を介して基準電圧Ｖｒｅｆ２と電気的に接続される。トランジスタＱ３０のエミッタは定電流源Ｉ１に電気的に接続される。
【0049】
次に、ドライブレベル検出回路３４の動作の概要について説明する。
【0050】
ドライブレベル検出回路３４には、エミッタ接地のキャリアアンプ１３のコレクタが電気的に接続される。この場合、キャリアアンプ１３のコレクタの瞬時最小電圧は、キャリアアンプ１３が飽和に近づくと小さくなる（０Ｖに近づく）。すなわち、ドライブレベル検出回路３４では、入力端子３４０１に入力される高周波信号ＲＦ３の電圧（信号レベル）が基準電圧Ｖｒｅｆ１よりも小さい期間に導通状態となる。
【0051】
ここで、導通状態となる期間を角度の範囲で表したものを導通角といい、高周波信号ＲＦ３が大きくなるにつれて導通角が増える。導通角が増加するにつれて、比較部３４１０から出力される出力信号の直流成分も増加する。ドライブレベル検出回路３４では、この直流成分を直流除去部３４２０で除去する。
【0052】
ドライブレベル検出回路３４では、エミッタフォロワの検出部３４３０を用いる。これにより、検出部３４３０は、入カインピーダンスが高いため、入力電流が小さくてよい。検出部３４３０の入カインピーダンスが高いため、高周波信号ＲＦ３は、エミッタフォロワを動作させるものとして作用するものの、信号Ｓ１の直流成分に直接作用しない。すなわち、ドライブレベル検出回路３４では、検出部３４３０をエミッタフォロワとすることによって、比較部３４１０と検出部３４３０との間の交流的な相互作用を抑制できる（交流の入カインピーダンスを高くする）。
【0053】
これは、比較部３４１０の交流の出カインピーダンスが高くても、検出部３４３０との交流的な相互作用を抑制できることを示す。例えば、比較部３４１０の交流の出カインピーダンスが高く、検出部３４３０の交流の入カインピーダンスが低い場合、検出部３４３０が動作し始めると、通常、比較部３４１０の入カインピーダンスが下がる。すなわち、通常は、比較部３４１０の交流の出力が不安定になるところ、ドライブレベル検出回路３４では、検出部３４３０にエミッタフォロワを用いて入カインピーダンスを高めることで、比較部３４１０の交流の出力を安定させる。
【0054】
なお、図３では、比較部３４１０がベース接地のトランジスタで構成されるように説明したが、これに限定されない。例えば、比較部３４１０は、エミッタ接地のトランジスタで構成されていてもよい。すなわち、比較部３４１０は、トランジスタのコレクタの電圧とベースの電圧との関係を比較するコンパレータであってもよい。
【0055】
具体的には、比較部３４１０においては、コレクタの電位がベースの電位よりもベース・エミッタ間の電圧Ｖｂｅ以上低くなると、ベース電流が増加する現象を利用してコンパレータの機能を実現する。すなわち、比較部３４１０は、トランジスタのベースをベース・エミッタ間の電圧Ｖｂｅにバイアスして、コレクタの電位が「０」に近づくとベース電流を流すように構成されてもよい。
【0056】
この場合、比較部３４１０のトランジスタのエミッタはグランドと電気的に接続される。比較部３４１０のコレクタはキャリアアンプ１３のコレクタ（出力端子）と電気的に接続される。比較部３４１０のベースは基準電圧Ｖｒｅｆ１と電気的に接続されるとともに直流除去部３４２０の一方の端子と電気的に接続される。
【0057】
このように、比較部３４１０にエミッタ接地のトランジスタを用いることで、ベース接地のトランジスタを用いる場合と比較して、トランジスタの故障を減らすことができる。これは、ベース接地のトランジスタを用いる場合、ベース・エミッタ間に大きな電圧が加わるところ、エミッタ接地のトランジスタを用いる場合はベース・エミッタ間に大きな電圧が加わらないためである。
【0058】
（制御回路の動作）
図４は、図１中の制御回路２２の動作を説明する図である。図４において、横軸はドライブレベル（Ｄｒｉｖｅ Ｌｅｖｅｌ）を示し、縦軸はバイアス点（Ｂｉａｓ Ｐｏｉｎｔ）を示す。バイアス点は、Ａ級（Ｃｌａｓｓ Ａ）およびＢ級（Ｃｌａｓｓ Ｂ）を破線で示す。Ａ級とＢ級との間はＡＢ級（Ｃｌａｓｓ ＡＢ）であり、Ｂ級より低い部分がＣ級（Ｃｌａｓｓ Ｃ）である。図４中の一点鎖線ＢＰ１で示すキャリアアンプのバイアス点をどのレベルに設定するか、については、設計事項である。また、ピークアンプのバイアス点を実線ＢＰ１１、ＢＰ１２、ＢＰ１３のいずれに設定するか、については、設計事項である。図４中の一点鎖線ＢＰ０は、信号が入力されていない場合のピークアンプのバイアス点である。制御回路２２は、ドライバ段のピークアンプ１６が、飽和点（Ｓａｔｕｒａｔｉｏｎ）においてＡＢ級になるようにバイアス点（Ｂｉａｓ Ｐｏｉｎｔ）を制御する。
図４は、図１中の制御回路２２の動作を説明する図である。図４において、横軸はドライブレベル（Ｄｒｉｖｅ Ｌｅｖｅｌ）を示し、縦軸はバイアス点（Ｂｉａｓ Ｐｏｉｎｔ）を示す。バイアス点は、Ａ級（Ｃｌａｓｓ Ａ）およびＢ級（Ｃｌａｓｓ Ｂ）を破線で示す。Ａ級とＢ級との間はＡＢ級（Ｃｌａｓｓ ＡＢ）であり、Ｂ級より低い部分がＣ級（Ｃｌａｓｓ Ｃ）である。図４中の一点鎖線ＢＰ１で示すキャリアアンプのバイアス点をどのレベルに設定するか、については、設計事項である。また、ピークアンプのバイアス点を実線ＢＰ１１、ＢＰ１２、ＢＰ１３のいずれに設定するか、については、設計事項である。図４中の一点鎖線ＢＰ０は、信号が入力されていない場合のピークアンプのバイアス点である。制御回路２２は、ドライバ段のピークアンプ１６が、飽和点（Ｓａｔｕｒａｔｉｏｎ）においてＡＢ級になるようにバイアス点（Ｂｉａｓ Ｐｏｉｎｔ）を制御する。
【0059】
制御回路２２は、信号Ｓ１に基づいて、ピークアンプ１６のバイアス点を制御する。制御回路２２は、ピークアンプ１６のバイアスを設定するための信号Ｓ２を出力する。
【0060】
ピークアンプ１６は、入力される高周波信号ＲＦ４が大きい時に増幅動作を行う。図４に示すように、高周波信号ＲＦ４が入力されていないときに、ピークアンプ１６がＣ級動作を行う場合において、あるバックオフレベル（Ｂａｃｋ Ｏｆｆ Ｌｅｖｅｌ）より高いドライブレベルにおいてドライブレベル検出回路３４が飽和点（Ｓａｔｕｒａｔｉｏｎ）を検出する。すると、制御回路２２は、入力が小さくても増幅動作を行うようにピークアンプ１６のバイアス点を制御する。つまり、ドライブレベル検出回路３４が飽和点（Ｓａｔｕｒａｔｉｏｎ）を検出した場合、制御回路２２は、入力が小さくても増幅動作を行うようにピークアンプ１６のバイアス点を制御する。
【0061】
つまり、制御回路２２は、パワー段のキャリアアンプ１３のドライブレベルを、ドライバ段のピークアンプ１６に入力する、インタフェース回路としての機能を有する。制御回路２２は、ドライブレベル信号をそのままピークアンプ１６に入力したり、ドライブレベル信号を反転してピークアンプ１６に入力したりすることもあり得る。
【0062】
制御回路２２は、入力信号が無い時または低い時に、キャリアアンプ１２のバイアス点より低いバイアス点をドライバ段のピークアンプ１６に設定する。このとき、キャリアアンプ１２のバイアス点と、ドライバ段のピークアンプ１６に設定されるバイアス点との高低の比較は、例えば、入力信号が無い時または低い時の、キャリアアンプ１２、および、ドライバ段のピークアンプ１６それぞれを構成するトランジスタのコレクタ(またはドレイン)電流を、当該トランジスタのエミッタ面積(またはゲート幅)で規格化した値を用いて行われる。また、制御回路２２は、あるバックオフレベルより高いドライブレベルにおいて、ドライバ段のピークアンプ１６のバイアス点を上昇させる。さらに、制御回路２２は、ドライバ段のピークアンプ１６の飽和状態におけるバイアス点を、入力信号が無い時または低い時より高いバイアス点に設定する。なお、制御回路２２は、ドライバ段のピークアンプ１６の動作がＡＢ級となるようにバイアス点を設定する。
【0063】
（ピークアンプ）
図５は、図１中のドハティ増幅回路１に含まれるピークアンプ１７の構成を示す図である。図５において、各トランジスタは、バイポーラトランジスタとするが、本開示はこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）が例示されるが、本開示はこれに限定されない。トランジスタは、例えば、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）であっても良い。トランジスタは、複数の単位トランジスタを電気的に並列接続した、マルチフィンガートランジスタであっても良い。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。
図５は、図１中のドハティ増幅回路１に含まれるピークアンプ１７の構成を示す図である。図５において、各トランジスタは、バイポーラトランジスタとするが、本開示はこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）が例示されるが、本開示はこれに限定されない。トランジスタは、例えば、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）であっても良い。トランジスタは、複数の単位トランジスタを電気的に並列接続した、マルチフィンガートランジスタであっても良い。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。
【0064】
各トランジスタがＦＥＴである場合、ソースがバイポーラトランジスタのエミッタに対応し、ゲートがバイポーラトランジスタのベースに対応し、ドレインがバイポーラトランジスタのコレクタに対応する。
【0065】
ピークアンプ１７は、イネーブル端子１７－１ａを有する。イネーブル端子１７－１ａには、制御信号Ｓ３が検出回路３１（図１参照）から入力される。ピークアンプ１７の端子１７－１ｂには、バイアス回路１９から出力されるバイアス信号が入力される。ピークアンプ１７の端子１７－１ｃには、高周波信号ＲＦ５がから入力される。ピークアンプ１７の端子１７－１ｄからは、高周波信号ＲＦ６が結合器２０（図１参照）へ出力される。
【0066】
ピークアンプ１７は、セルＣＬ１、ＣＬ２、・・・、ＣＬＮと、を含む。つまり、ピークアンプ１７は、複数のセルを含むマルチフィンガー（マルチセル）トランジスタで構成されている。ただし、本開示はこれに限定されない。ピークアンプ１７は、１個のセルを含むシングルフィンガー（シングルセル）トランジスタで構成されることとしても良い。
【0067】
ピークアンプ１７は、セルＣＬ１、ＣＬ２、・・・、ＣＬＮを動作状態（高周波信号増幅状態）または非動作状態（高周波信号非増幅状態）に制御する状態制御回路ＣＣを更に含む。状態制御回路ＣＣは、トランジスタＱＣを含む。
【0068】
セルＣＬ１は、トランジスタＱＲＦ１と、キャパシタＣＢＢ１と、抵抗ＲＢＢ１およびＲＢＳ１と、を含む。トランジスタＱＲＦ１は、単位トランジスタが例示されるが、本開示はこれに限定されない。
【0069】
抵抗ＲＢＢ１の一端は、端子１７－１ｂに電気的に接続されている。端子１７―１ｂはピークアンプ１７にバイアスを供給するバイアス回路１９に接続される端子である。抵抗ＲＢＢ１は、ピークアンプ１７のバイアス回路１９の出力段のトランジスタに接続される。例えば、抵抗ＲＢＢ１は、バイアス回路１９の中のトランジスタとエミッタフォロワ接続される。抵抗ＲＢＢ１の他端は、ノードＮ１に電気的に接続されている。キャパシタＣＢＢ１の一端は、端子１７－１ｃに電気的に接続されている。キャパシタＣＢＢ１の他端は、ノードＮ１に電気的に接続されている。トランジスタＱＲＦ１のベースは、ノードＮ１に電気的に接続されている。トランジスタＱＲＦ１のエミッタは、基準電位に電気的に接続されている。トランジスタＱＲＦ１のコレクタは、端子１７－１ｄに電気的に接続されている。
【0070】
トランジスタＱＲＦ１のベースには、抵抗ＲＢＢ１を介してバイアス電流またはバイアス電圧が入力される。また、トランジスタＱＲＦ１のベースには、キャパシタＣＢＢ１を介して高周波信号ＲＦ５が入力される。トランジスタＱＲＦ１は、高周波信号ＲＦ５を増幅して、高周波信号ＲＦ６をコレクタから端子１７－１ｄに出力する。
【0071】
抵抗ＲＢＳ１の一端は、ノードＮ１に電気的に接続されている。抵抗ＲＢＳ１の他端は、トランジスタＱＣのコレクタに電気的に接続されている。
【0072】
セルＣＬ２は、トランジスタＱＲＦ２と、キャパシタＣＢＢ２と、抵抗ＲＢＢ２およびＲＢＳ２と、を含む。トランジスタＱＲＦ２は、単位トランジスタが例示されるが、本開示はこれに限定されない。トランジスタＱＲＦ２、キャパシタＣＢＢ２、ノードＮ２、並びに、抵抗ＲＢＢ２およびＲＢＳ２の接続関係は、トランジスタＱＲＦ１、キャパシタＣＢＢ１、ノードＮ１、並びに、抵抗ＲＢＢ１およびＲＢＳ１の接続関係と同様であるので、説明を省略する。
【0073】
セルＣＬＮは、トランジスタＱＲＦＮと、キャパシタＣＢＢＮと、抵抗ＲＢＢＮおよびＲＢＳＮと、を含む。トランジスタＱＲＦＮは、単位トランジスタが例示されるが、本開示はこれに限定されない。トランジスタＱＲＦＮ、キャパシタＣＢＢＮ、ノードＮＮ、並びに、抵抗ＲＢＢＮおよびＲＢＳＮの接続関係は、トランジスタＱＲＦ１、キャパシタＣＢＢ１、ノードＮ１、並びに、抵抗ＲＢＢ１およびＲＢＳ１の接続関係と同様であるので、説明を省略する。
【0074】
トランジスタＱＣのコレクタは、抵抗ＲＢＳ１の他端、抵抗ＲＢＳ２の他端、・・・、抵抗ＲＢＳＮの他端に電気的に接続されている。トランジスタＱＣのベースは、イネーブル端子１７－１ａに電気的に接続されている。トランジスタＱＣのベースには、制御信号Ｓ３が入力される。トランジスタＱＣのエミッタは、基準電位に電気的に接続されている。
【0075】
状態制御回路ＣＣの動作について説明する。
【0076】
制御信号Ｓ３がハイレベルの場合、トランジスタＱＣはオン状態となり、ノードＮ１、ノードＮ２、・・・、ノードＮＮから抵抗ＲＢＳ１、抵抗ＲＢＳ２、・・・、抵抗ＲＢＳＮを夫々介して、トランジスタＱＣのコレクタへ電流Ｉが流れる。つまり、トランジスタＱＣは、ノードＮ１、ノードＮ２、・・・、ノードＮＮから電流Ｉを引き抜く。
【0077】
ノードＮ１から電流が引き抜かれることにより、引き抜き電流が流れる抵抗ＲＢＢ１で電圧降下が発生し、ノードＮ１の電圧が低下する。従って、トランジスタＱＲＦ１は、ベース電圧が低下するので、高周波信号ＲＦ５の増幅を行えなくなる。
【0078】
同様に、ノードＮ２から電流が引き抜かれることにより、引き抜き電流が流れる抵抗ＲＢＢ２で電圧降下が発生し、ノードＮ２の電圧が低下する。従って、トランジスタＱＲＦ２は、ベース電圧が低下するので、高周波信号ＲＦ５の増幅を行えなくなる。
【0079】
同様に、ノードＮＮから電流が引き抜かれることにより、引き抜き電流が流れる抵抗ＲＢＢＮで電圧降下が発生し、ノードＮＮの電圧が低下する。従って、トランジスタＱＲＦＮは、ベース電圧が低下するので、高周波信号ＲＦ５の増幅を行えなくなる。
【0080】
つまり、制御信号Ｓ３がハイレベルになると、ピークアンプ１７は、非動作状態（高周波信号非増幅状態）となる。
【0081】
制御信号Ｓ３がローレベルの場合、トランジスタＱＣはオフ状態となり、ノードＮ１、ノードＮ２、・・・、ノードＮＮからトランジスタＱＣのコレクタへ電流Ｉが流れない。つまり、トランジスタＱＣは、ノードＮ１、ノードＮ２、・・・、ノードＮＮから電流Ｉを引き抜かない。
【0082】
従って、トランジスタＱＲＦ１は、ベース電圧が低下しないので、高周波信号ＲＦ５の増幅を行える。同様に、トランジスタＱＲＦ２は、ベース電圧が低下しないので、高周波信号ＲＦ５の増幅を行える。同様に、トランジスタＱＲＦＮは、ベース電圧が低下しないので、高周波信号ＲＦ５の増幅を行える。
【0083】
つまり、制御信号Ｓ３がローレベルとなると、ピークアンプ１７は、動作状態（高周波信号増幅状態）となる。
【0084】
なお、状態制御回路ＣＣの配置場所は、セルＣＬ１、ＣＬ２、・・・、ＣＬＮの配置場所から離れていても良い。電流Ｉは、温度差の影響を受けにくいためである。通常、制御信号Ｓ３の生成部である検出回路３１は、最終段増幅器であるピークアンプ１７から距離を取って配置される。したがって、高い出力電力が要求されるために高温になりがちであるピークアンプ１７と、検出回路３１とは、温度差が発生することが多い。その結果、ピークアンプ１７付近に配置されるトランジスタの閾値電圧は、検出回路３１付近に配置されるトランジスタの閾値電圧と比較して低くなりやすい。ここで、状態制御回路ＣＣを、ピークアンプ１７付近に配置した場合、ピークアンプ１７付近の温度上昇により、状態制御回路ＣＣに含まれるトランジスタＱＣの閾値電圧が低下してしまう。つまり、状態制御回路ＣＣを、セルＣＬ１、ＣＬ２、・・・、ＣＬＮの配置場所の近くに配置した場合、検波回路３３により生成された制御信号Ｓ３がローレベルであった場合でも、状態制御回路ＣＣが「制御信号Ｓ３はハイレベルである」と誤認識してしまう可能性がある。これに対して、状態制御回路ＣＣをセルＣＬ１、ＣＬ２、・・・、ＣＬＮの配置場所から離した配置にすると、状態制御回路ＣＣに含まれるトランジスタＱＣの閾値電圧の低下を抑制できる。このため、状態制御回路ＣＣの制御信号Ｓ３に関する誤認識を防止しやすくなる。例えば、状態制御回路ＣＣは、制御回路２２（図１参照）の中に配置されていても良い。その場合、電流Ｉが制御信号Ｓ３に相当すると考えることができる。
【0085】
一方、抵抗ＲＢＢ１の配置場所とトランジスタＱＲＦ１の配置場所とは、近いことが好ましい。電圧は、寄生容量の影響を受けやすいからである。もし、抵抗ＲＢＢ１の配置場所とトランジスタＱＲＦ１の配置場所とが離れていると、寄生容量の影響により、抵抗ＲＢＢ１で発生する電圧降下がトランジスタＱＲＦ１のベースに伝わるのが遅くなってしまう。つまり、トランジスタＱＲＦ１の動作状態と非動作状態との切り替えが遅くなってしまう。従って、トランジスタＱＲＦ１の状態の切り替えを速くするために、抵抗ＲＢＢ１の配置場所とトランジスタＱＲＦ１の配置場所とは、近いことが好ましい。他のセルも同様である。
【0086】
図６は、検出回路３１の構成例を示す図である。
【0087】
検出回路３１の端子３３ａには、バイアス電流ＢＩＡＳが入力される。制御回路３３の端子３３ｂには、第１相の高周波信号ＲＦ３２－１が入力される。制御回路３３の端子３３ｃには、第２相の高周波信号ＲＦ３２－２が入力される。制御回路３３の端子３３ｄからは、電圧Ｖが出力される。なお、ここでは、ピークアンプ１６が差動電力増幅器であった場合、すなわち、ピークアンプ１６が第１相の高周波信号ＲＦ３２－１、および、第１相の高周波信号ＲＦ３２－１と略１８０度位相が異なる第２相の高周波信号ＲＦ３２－２を出力する場合における検出回路３１を説明する。なお、ピークアンプ１６がシングルエンドの電力増幅器であった場合には、後述のトランジスタＱＤＥ１からトランジスタＱＤＥ4、および、抵抗ＲＤＥ1、ＲＤＥ２を含んで構成される差動増幅器から、トランジスタＱＤＥ2、トランジスタＱＤＥ４,抵抗ＲＤＥ２、および、端子３３ｃを除いたシングルエンド増幅器（不図示）に変更される。
【0088】
検出回路３１は、トランジスタＱＤＥ０からトランジスタＱＤＥ７までと、抵抗ＲＤＥ１、ＲＤＥ２及びＲＤＥ５と、コンデンサＣＤＥ１と、を含む。
【0089】
トランジスタＱＤＥ１とトランジスタＱＤＥ２とは、差動対を構成する。トランジスタＱＤＥ０及びＱＤＥ３からＱＤＥ６まで、並びに、抵抗ＲＤＥ１及びＲＤＥ２は、差動対にバイアスを与える。
【0090】
トランジスタＱＤＥ０のコレクタ及びベースは、ノードＮ２１を介して端子３３ａに電気的に接続されている。つまり、トランジスタＱＤＥ０は、ダイオード接続されている。トランジスタＱＤＥ０のエミッタは、トランジスタＱＤＥ５のコレクタ及びベースに、電気的に接続されている。つまり、トランジスタＱＤＥ５は、ダイオード接続されている。トランジスタＱＤＥ５のエミッタは、基準電位に電気的に接続されている。
【0091】
トランジスタＱＤＥ０のコレクタには、ノードＮ２１から電流が入力される。トランジスタＱＤＥ０及びトランジスタＱＤＥ５は、一定の電圧を生じる。この電圧が、ノードＮ２１の電圧である。ノードＮ２１の電圧は、トランジスタＱＤＥ６のベース及びトランジスタＱＤＥ７のベースに入力される。
【0092】
トランジスタＱＤＥ６のコレクタは、電源電圧Ｖｃｃに電気的に接続されている。トランジスタＱＤＥ６のベースは、ノードＮ２１に電気的に接続されている。トランジスタＱＤＥ６のエミッタは、抵抗ＲＤＥ１の一端及び抵抗ＲＤＥ２の一端に電気的に接続されている。トランジスタＱＤＥ６は、ノードＮ２１の電圧に応じた電流を、抵抗ＲＤＥ１の一端及び抵抗ＲＤＥ２の一端に出力する。
【0093】
抵抗ＲＤＥ１の他端は、トランジスタＱＤＥ１のベースに電気的に接続されている。抵抗ＲＤＥ２の他端は、トランジスタＱＤＥ２のベースに電気的に接続されている。
【0094】
トランジスタＱＤＥ１のベースは、端子３３ｂに電気的に接続されており、第１相の高周波信号ＲＦ３２－１が入力される。トランジスタＱＤＥ１のエミッタは、基準電位に電気的に接続されている。トランジスタＱＤＥ１のコレクタは、ノードＮ２２に電気的に接続されている。
【0095】
トランジスタＱＤＥ２のベースは、端子３３ｃに電気的に接続されており、第２相の高周波信号ＲＦ３２－２が入力される。トランジスタＱＤＥ２のエミッタは、基準電位に電気的に接続されている。トランジスタＱＤＥ２のコレクタは、ノードＮ２２に電気的に接続されている。
【0096】
トランジスタＱＤＥ３のコレクタは、抵抗ＲＤＥ１の他端及びトランジスタＱＤＥ１のベースに電気的に接続されている。トランジスタＱＤＥ３のエミッタは、基準電位に電気的に接続されている。トランジスタＱＤＥ３のベースは、トランジスタＱＤＥ５のベース及びコレクタに電気的に接続されている。つまり、トランジスタＱＤＥ３とトランジスタＱＤＥ５とは、カレントミラー接続されている。
【0097】
トランジスタＱＤＥ６、抵抗ＲＤＥ１及びトランジスタＱＤＥ３は、第１相の高周波信号ＲＦ３２－１が無信号の場合にトランジスタＱＤＥ１がオフになり、第１相の高周波信号ＲＦ３２－１が無信号ではなくなった場合にトランジスタＱＤＥ１が動作するように、素子値が設定される。
【0098】
トランジスタＱＤＥ４のコレクタは、抵抗ＲＤＥ２の他端及びトランジスタＱＤＥ２のベースに電気的に接続されている。トランジスタＱＤＥ４のエミッタは、基準電位に電気的に接続されている。トランジスタＱＤＥ４のベースは、トランジスタＱＤＥ５のベース及びコレクタに電気的に接続されている。つまり、トランジスタＱＤＥ４とトランジスタＱＤＥ５とは、カレントミラー接続されている。
【0099】
トランジスタＱＤＥ６、抵抗ＲＤＥ２及びトランジスタＱＤＥ４は、第２相の高周波信号ＲＦ３２－２が無信号の場合にトランジスタＱＤＥ２がオフになり、第２相の高周波信号ＲＦ３２－２が無信号ではなくなった場合にトランジスタＱＤＥ２が動作するように、素子値が設定される。
【0100】
トランジスタＱＤＥ７のコレクタは、電源電圧Ｖｃｃに電気的に接続されている。トランジスタＱＤＥ７のベースは、ノードＮ２１に電気的に接続されている。トランジスタＱＤＥ７のエミッタは、ノードＮ２２に電気的に接続されている。
【0101】
コンデンサＣＤＥ１の一端は、ノードＮ２２に電気的に接続されている。コンデンサＣＤＥ１の他端は、基準電位に電気的に接続されている。コンデンサＣＤＥ１は、ノードＮ２２の電圧を安定化させるローパスフィルタである。ノードＮ２２の電圧が、電圧Ｖである。
【0102】
制御回路３３の動作について説明する。
【0103】
第１相の高周波信号ＲＦ３２－１及び第２相の高周波信号ＲＦ３２－２が無信号の場合、トランジスタＱＤＥ１及びＱＤＥ２がオフであるので、トランジスタＱＤＥ１及びＱＤＥ２のコレクタ電流が流れない。従って、抵抗ＲＤＥ５での電圧降下は発生せず，電圧ＶはトランジスタＱＤＥ７のエミッタに近い電圧となる。トランジスタＱＤＥ７はエミッタフォロワとして動作をするため、おおよそこの電圧は，トランジスタＱＤＥ8をＯＮさせる程度の電圧となる。
【0104】
第１相の高周波信号ＲＦ３２－１及び第２相の高周波信号ＲＦ３２－２が無信号ではない場合、トランジスタＱＤＥ１及びＱＤＥ２のコレクタ電流が流れ、抵抗ＲＤＥ５の他端、つまりノードＮ２２で電圧降下が発生する。従って、電圧Ｖは、低下する。
【0105】
第１相の高周波信号ＲＦ３２－１及び第２相の高周波信号ＲＦ３２－２が大きくなるほど、トランジスタＱＤＥ１及びＱＤＥ２のコレクタ電流が多くなり、抵抗ＲＤＥ５の他端、つまりノードＮ２２で発生する電圧降下が大きくなり、電圧Ｖが大きく低下する。
【0106】
つまり、制御回路３３は、第１相の高周波信号ＲＦ３２－１及び第２相の高周波信号ＲＦ３２－２が無信号の場合に、電圧Ｖを最も高くし、第１相の高周波信号ＲＦ３２－１及び第２相の高周波信号ＲＦ３２－２に応じて、電圧Ｖを低下させる。
【0107】
電圧Ｖは、状態制御回路ＣＣに入力される。
【0108】
状態制御回路ＣＣは、トランジスタＱＤＥ８と、抵抗ＲＤＥ６と、を含む。トランジスタＱＤＥ８のベースは、端子３３ｄに電気的に接続されており、電圧Ｖが入力される。トランジスタＱＤＥ８のコレクタは、ローパスフィルタＬＦ１に電気的に接続されている。トランジスタＱＤＥ８のエミッタは、抵抗ＲＤＥ６の一端に電気的に接続されている。抵抗ＲＤＥ６の他端は、基準電位に電気的に接続されている。
【0109】
ローパスフィルタＬＦ１は、抵抗ＲＤＥ９と、コンデンサＣＤＥ２と、を含む。抵抗ＲＤＥ９の一端は、トランジスタＱＤＥ８のコレクタに電気的に接続されている。抵抗ＲＤＥ９の他端は、端子Ｔ１に電気的に接続されている。端子Ｔ１は、次段のピークアンプ１７（図１参照）の中のセルに電気的に接続されている。
【0110】
状態制御回路ＣＣは、電圧Ｖが高い場合、つまり、第１相の高周波信号ＲＦ３２－１及び第２相の高周波信号ＲＦ３２－２が無信号の場合、電流Ｉ１を次段のピークアンプ１７の中のセルから引き抜く。これにより、次段のピークアンプ１７は、非動作状態となる。
【0111】
状態制御回路ＣＣは、電圧Ｖが低い場合、つまり、第１相の高周波信号ＲＦ３２－１及び第２相の高周波信号ＲＦ３２－２が無信号ではない場合、電流Ｉ１を次段のピークアンプ１７の中のセルから引き抜かない。これにより、次段のピークアンプ１７は、動作状態となる。
【0112】
（効果）
例えば特許文献１に記載の技術のように、バイアス回路２８が、バイアス電流またはバイアス電圧を変化させることにより、ピークアンプ１７の動作状態（高周波信号増幅状態）と非動作状態（高周波信号非増幅状態）とを制御することとすると、切り替えが遅くなる。なぜならば、直流電流（バイアス電流）または直流電圧（バイアス電圧）を変化させることは、時間がかかるからである。
例えば特許文献１に記載の技術のように、バイアス回路２８が、バイアス電流またはバイアス電圧を変化させることにより、ピークアンプ１７の動作状態（高周波信号増幅状態）と非動作状態（高周波信号非増幅状態）とを制御することとすると、切り替えが遅くなる。なぜならば、直流電流（バイアス電流）または直流電圧（バイアス電圧）を変化させることは、時間がかかるからである。
【0113】
一方、ピークアンプ１７は、イネーブル端子１７－１ａにハイレベルまたはローレベルの制御信号Ｓ３を入力することにより、動作状態と非動作状態とを制御することができる。ピークアンプ１７は、制御信号Ｓ３によって、動作状態または非動作状態に制御される。制御信号Ｓ３によって、ピークアンプ１７を、動作状態または非動作状態に制御することができる。従って、バイアス回路２８は、バイアス電流またはバイアス電圧を変化させる必要がない。
【0114】
これにより、ピークアンプ１７は、動作状態と非動作状態との切り替えを速くすることができる。
【0115】
また、ピークアンプ１７は、状態制御回路ＣＣがノードＮ１、Ｎ２、・・・、ＮＮから電流Ｉを引き抜くことにより、ピークアンプ１７の動作状態と非動作状態とを制御することができる。
【0116】
このように、ピークアンプ１７は、電流Ｉの引き抜きにより動作状態と非動作状態とを制御することができるので、電圧によって動作状態と非動作状態とを制御することに比べて、切り替えを速くすることができる。
【0117】
上記の構成により、ドハティ増幅回路における高周波出力信号の品質の低下を抑制できる。また、上記の制御回路２２は、パワー段のキャリアアンプ１３のドライブレベルに基づく信号Ｓ１によって制御される。パワー段のキャリアアンプ１３のドライブレベルは、キャリアアンプ１３のバイアスによって変化する信号である。制御回路２２は、パワー段のキャリアアンプ１３のドライブレベルに基づく信号Ｓ１に基づくバイアスをドライバ段のピークアンプ１６に入力する。また、ドライバ段のピークアンプ１６の出力信号が検出回路３１に出力され、当該検出回路３１の出力信号がパワー段のピークアンプ１７の端子１７－１に出力されることにより、パワー段のピークアンプ１７のバイアス点が制御される。言い換えれば、パワー段のピークアンプ１７のバイアス点を制御する制御信号をドライバ段のピークアンプ１６の出力信号に基づいて生成している。このため、パワー段のピークアンプ１７のバイアス点を制御する制御信号を生成するための制御信号生成回路を別に設ける必要がない。その結果、ドハティ増幅回路１の回路規模を小さくすることができる。
【0118】
＜第２実施形態＞
（全体構成）
図７は、第２実施形態のドハティ増幅回路の構成を示す図である。図７において、第２実施形態のドハティ増幅回路１ａは、図１を参照して説明したドハティ増幅回路１の構成において、検出回路３１の代わりに、電流モニタ回路３２と、バイアス回路１９と、を含む。
（全体構成）
図７は、第２実施形態のドハティ増幅回路の構成を示す図である。図７において、第２実施形態のドハティ増幅回路１ａは、図１を参照して説明したドハティ増幅回路１の構成において、検出回路３１の代わりに、電流モニタ回路３２と、バイアス回路１９と、を含む。
【0119】
電流モニタ回路３２は、ドライバ段のピークアンプ１６の電流を検出する。具体的に、電流モニタ回路３２は、ドライバ段のピークアンプ１６に電源から供給される供給電流を検出する。電流モニタ回路３２は、供給電流に応じたモニタ電流を生成する。供給電流に応じたモニタ電流は、ドライバ段のピークアンプ１６に入力される高周波信号ＲＦ４の強度に応じて変化する電流、または、電圧であり、ドライバ段のピークアンプ１６の動作状態が反映された電流である。言い換えれば、モニタ電流は、ドライバ段のピークアンプ１６の動作状態に応じた電流である。電流モニタ回路３２は、検出したピークアンプ１６の電流をバイアス回路１９に出力する。電流モニタ回路３２が、本開示の「生成回路」に相当する。バイアス回路１９は、パワー段のピークアンプ１７のバイアスを設定する。
【0120】
また、第２実施形態のドハティ増幅回路１ａは、図１を参照して説明したドハティ増幅回路１の構成において、制御回路２２の代わりに、制御回路２２ａを含む。制御回路２２ａは、信号Ｓ１に基づいて、信号Ｓ２を出力する。信号Ｓ２は、ピークアンプ１６のバイアスを設定するための信号である。
【0121】
（電流モニタ回路、バイアス回路など）
図８は、図７中の電流モニタ回路３２、バイアス回路１９などの構成例を示す図である。本例では、ドライバ段のピークアンプ１６を１つのトランジスタＱ１６として示す。また、パワー段のピークアンプ１７を１つのトランジスタＱ１７として示す。
図８は、図７中の電流モニタ回路３２、バイアス回路１９などの構成例を示す図である。本例では、ドライバ段のピークアンプ１６を１つのトランジスタＱ１６として示す。また、パワー段のピークアンプ１７を１つのトランジスタＱ１７として示す。
【0122】
トランジスタＱ１６のゲートには、高周波信号ＲＦ５が入力される。トランジスタＱ１６のドレインとトランジスタＱ１７のゲートとの間にはキャパシタＣ１６が直列に接続される。トランジスタＱ１７のドレインから高周波信号ＲＦ６が出力される。トランジスタＱ１６のソースおよびトランジスタＱ１７のソースは、基準電位に電気的に接続される。
【0123】
電流モニタ回路３２は端子３２－１を有する。バイアス回路１９は端子１９－１および１９－２を有する。電流モニタ回路３２の端子３２－１は、バイアス回路１９の端子１９－１に電気的に接続される。バイアス回路１９の端子１９－２は、トランジスタＱ１７のゲートに電気的に接続される。
【0124】
電流モニタ回路３２は、カレントミラー回路を構成するトランジスタＱ１１およびＱ１２を含む。トランジスタＱ１１およびＱ１２はいずれもＰチャンネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。トランジスタＱ１１およびＱ１２のソースは、電源Ｖｃｃに電気的に接続される。トランジスタＱ１１のソースとトランジスタＱ１２のソースとが電気的に接続される。トランジスタＱ１１のゲートとトランジスタＱ１２のゲートとが電気的に接続される。トランジスタＱ１１のゲートとトランジスタＱ１１のドレインとが電気的に接続される。トランジスタＱ１２のドレインは、電流モニタ回路３２の端子３２－１に電気的に接続される。
【0125】
電流モニタ回路３２のトランジスタＱ１１のドレインとトランジスタＱ１６のドレインとの間には抵抗Ｒ１６が電気的に接続される。抵抗Ｒ１６は、電流を検出するための負荷抵抗である。
【0126】
バイアス回路１９は、トランジスタＱ２１、Ｑ２２およびＱ２３と、抵抗Ｒ１９とを含む。トランジスタＱ２１、Ｑ２２およびＱ２３は、Ｎチャンネル型のＭＯＳＦＥＴである。トランジスタＱ２１およびＱ２２は、端子１９－１と基準電位との間にダイオード接続される。トランジスタＱ２３のゲートは端子１９－１に電気的に接続される。トランジスタＱ２３のドレインは、電源Ｖｃｃに電気的に接続される。トランジスタＱ２３のソースは、抵抗Ｒ１９を介して端子１９－２に電気的に接続される。なお、図７に示す電流モニタ回路３２およびバイアス回路１９は、ＦＥＴによって構成されているが、バイポーラトランジスタによって構成されていてもよい。
【0127】
次に、動作について説明する。トランジスタＱ１１およびＱ１によるカレントミラー回路は、ピークアンプ１６に相当するトランジスタＱ１６を流れる電流を複製した電流を出力する。バイアス回路１９は、上記のカレントミラー回路によって複製された電流に基づいて、ピークアンプ１７のバイアスを設定する。
【0128】
高周波信号ＲＦ５がトランジスタＱ１６のゲートに入力されると、トランジスタＱ１６がオンになる。トランジスタＱ１６がオンになって、抵抗Ｒ１６を流れる電流が大きくなると、電流モニタ回路３２によって検出される電流が大きくなる。これにより、電流モニタ回路３２の端子３２－１からバイアス回路１９の端子１９－１に流れ込む電流が大きくなる。端子１９－１に流れ込む電流が大きくなると、トランジスタＱ２１およびＱ２２を流れる電流が大きくなり、ノードＮａの電圧が高くなる。これにより、トランジスタＱ２３のソースから抵抗Ｒ１９を介して端子１９－２から電流が出力され、バイアスとしてトランジスタＱ１７のゲートに印加される。当該バイアスにより、トランジスタＱ１７を含むパワー段のピークアンプ１７の動作状態、例えば、増幅動作状態と非増幅動作状態との切替えや、増幅動作状態におけるゲインが制御される。
【0129】
上記の構成により、ドハティ増幅回路における高周波出力信号の品質の低下を抑制できる。また、上記の制御回路２２は、パワー段のキャリアアンプ１３のドライブレベルに基づく信号Ｓ１によって制御される。パワー段のキャリアアンプ１３のドライブレベルは、キャリアアンプ１３のバイアスによって変化する信号である。制御回路２２は、パワー段のキャリアアンプ１３のドライブレベルに基づく信号Ｓ１に基づくバイアスをドライバ段のピークアンプ１６に入力する。また、ドライバ段のピークアンプ１６の出力信号が電流モニタ回路３２に出力され、当該電流モニタ回路３２の出力信号がバイアス回路１９に出力されることにより、パワー段のピークアンプ１７のバイアス点が制御される。言い換えれば、パワー段のピークアンプ１７のバイアス点を制御する制御信号をドライバ段のピークアンプ１６の出力信号に基づいて生成している。このため、パワー段のピークアンプ１７のバイアス点を制御する制御信号を生成するための制御信号生成回路を別に設ける必要がない。その結果、ドハティ増幅回路１の回路規模を小さくすることができる。
【0130】
１、１ａ ドハティ増幅回路
１１ ９０°ハイブリッド回路
１２、１３ キャリアアンプ
１４、１５、１９、２８ バイアス回路
１６、１７ ピークアンプ
２０ 結合器
２２、２２ａ 制御回路
３１ 検出回路
３２ 電流モニタ回路
３４ ドライブレベル検出回路
１１ ９０°ハイブリッド回路
１２、１３ キャリアアンプ
１４、１５、１９、２８ バイアス回路
１６、１７ ピークアンプ
２０ 結合器
２２、２２ａ 制御回路
３１ 検出回路
３２ 電流モニタ回路
３４ ドライブレベル検出回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】