特開 2024-146400 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024146400

(43)【公開日】2024-10-15

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/739 20060101AFI20241004BHJP

   H01L 29/78 20060101ALI20241004BHJP

【ＦＩ】

H01L29/78 655G

H01L29/78 655A

H01L29/78 652Q

H01L29/78 653A

H01L29/78 652K

H01L29/78 652M

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023059266

(22)【出願日】2023-03-31

(71)【出願人】

【識別番号】000233273

【氏名又は名称】ミネベアパワーデバイス株式会社

(74)【代理人】

【識別番号】110001807

【氏名又は名称】弁理士法人磯野国際特許商標事務所

(72)【発明者】

【氏名】加藤 豊

(57)【要約】

【課題】適切に動作する半導体装置を提供する。
【解決手段】ドリフト領域を有する第１導電層２０と、前記第１導電層２０に接する第１絶縁層３４と、長尺状に形成され、少なくとも一端がゲート配線１０６に接続され、前記第１絶縁層３４に沿って延設され、前記第１絶縁層３４を介して前記第１導電層２０に電圧を印加するサイドゲート層３０と、前記サイドゲート層３０よりも体積抵抗率が低い金属含有材料によって形成され、前記サイドゲート層３０に接しつつ延設されたコンタクト層３２と、を半導体装置に備えた。
【選択図】図２

【特許請求の範囲】

【請求項1】

ドリフト領域を有する第１導電層と、
前記第１導電層に接する第１絶縁層と、
ゲート配線と、
長尺状に形成され、少なくとも一端が前記ゲート配線に接続され、前記第１絶縁層に沿って延設され、前記第１絶縁層を介して前記第１導電層に電圧を印加するサイドゲート層と、
前記サイドゲート層よりも体積抵抗率が低い金属含有材料によって形成され、前記サイドゲート層に接しつつ延設されたコンタクト層と、を備える
ことを特徴とする半導体装置。

【請求項2】

前記サイドゲート層は、その延設方向に沿って凹部が形成されているものであり、
前記コンタクト層は前記凹部に嵌入されている
ことを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記ゲート配線は、所定方向に沿って平行に、少なくとも一対形成されているものであり、
前記コンタクト層の両端は一対の前記ゲート配線にそれぞれ接合している
ことを特徴とする請求項２に記載の半導体装置。

【請求項4】

前記第１導電層は、第２導電層の表面に形成されるものであり、
前記第１導電層は第１導電型のドリフト領域を有するものであり、
前記第２導電層は第２導電型のドリフト領域を有するものであり、
前記第１絶縁層は、前記第１導電層および前記第２導電層の双方に渡って形成されるものであり、
前記サイドゲート層は、前記第１絶縁層を介して、前記第１導電層および前記第２導電層の双方に電圧を印加する
ことを特徴とする請求項３に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

本技術分野の背景技術として、下記特許文献１の要約には、「半導体装置のオン損失等の特性を調整する。」と記載されている。
また、下記特許文献２の要約には、「電気的特性を向上させた半導体素子。」と記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－１２２０７６号公報

【特許文献2】特開２００７－２７３９０７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、上述した技術において、一層適切に半導体装置を動作させたいという要望がある。
この発明は上述した事情に鑑みてなされたものであり、適切に動作する半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0005】

上記課題を解決するため本発明の半導体装置は、ドリフト領域を有する第１導電層と、前記第１導電層に接する第１絶縁層と、ゲート配線と、長尺状に形成され、少なくとも一端が前記ゲート配線に接続され、前記第１絶縁層に沿って延設され、前記第１絶縁層を介して前記第１導電層に電圧を印加するサイドゲート層と、前記サイドゲート層よりも体積抵抗率が低い金属含有材料によって形成され、前記サイドゲート層に接しつつ延設されたコンタクト層と、を備えることを特徴とする。

【発明の効果】

【0006】

本発明によれば、適切に動作する半導体装置を実現できる。

【図面の簡単な説明】

【0007】

【図1】第１実施形態による半導体装置の模式的な平面図である。

【図2】半導体装置の要部の模式的な拡大平面図である。

【図3】半導体装置の要部の模式的な断面図である。

【発明を実施するための形態】

【0008】

［第１実施形態］
図１は、第１実施形態による半導体装置１００の模式的な平面図である。
半導体装置１００は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）であり、略矩形板状に形成されている。半導体装置１００の表面方向の直交する軸をＸ軸およびＹ軸とし、半導体装置１００の厚み方向の軸をＺ軸とする。なお、以下の説明において、便宜上、Ｘ軸方向の正負の向きを「右」および「左」と呼び、Ｙ軸方向の正負の向きを「前」および「後」と呼び、Ｚ軸方向の正負の向きを「上」および「下」と呼ぶ。これらは、半導体装置１００の実装時における方向を指すものではない。

【0009】

半導体装置１００の右後隅には、略矩形状のゲートパッド１０２が形成されている。一対のゲート配線１０４は、半導体装置１００の左右辺に沿って前後方向に延設されている。また、５本のゲート配線１０６のうち２本は半導体装置１００の前後辺に沿って左右方向に延設され、残りの３本は、半導体装置１００を前後方向に略４等分する位置に、左右方向に沿って延設されている。ゲートパッド１０２と、ゲート配線１０４，１０６と、は相互に導通するように接続されている。

【0010】

また、ゲートパッド１０２と、ゲート配線１０４，１０６と、に囲まれた４箇所の位置には、ゲートパッド１０２およびゲート配線１０４，１０６に対して絶縁された、略略矩形状の４枚のエミッタ電極１１０が形成されている。ゲートパッド１０２、ゲート配線１０４，１０６およびエミッタ電極１１０は、金属含有材料によって形成されている。ここで「金属含有材料」とは、少なくとも一部の領域に金属を含む材料であり、ここに含まれる金属は、例えば、アルミニウム、アルミニウム‐シリコン合金等である。

【0011】

図２は、半導体装置１００の要部の模式的な拡大平面図である。すなわち、図２は、図１のII部における活性領域の拡大平面図である。ここで、「活性領域」とは、半導体装置１００を動作させた場合に電流が流れる領域を指す。
前後方向に隣接する一対のゲート配線１０６（図１参照）の間には、左右方向に沿った所定間隔で、複数の第１導電層２０が形成されている。第１導電層２０は前後方向に延設された長尺の略直方体状に形成され、第１導電型（例えばＰ型）のドリフト領域を有する半導体である。

【0012】

また、第１導電層２０の左右側面には、その上面が左下方向および右下方向に傾斜するようにサイドゲート層３０が形成されている。サイドゲート層３０は、例えばポリシリコンであり、その体積抵抗率は、ゲート配線１０６等の金属含有材料よりも高い。第１導電層２０とサイドゲート層３０との間には、第１絶縁層３４が挿入されている。第１絶縁層３４は、例えば二酸化シリコン等の絶縁物で形成されている。

【0013】

サイドゲート層３０の上面には、前後方向に沿って、断面略台形の柱体状に形成されたコンタクト層３２（図３参照）が形成されている。コンタクト層３２の前後端は、一対のゲート配線１０６に結合されている。また、第１導電層２０の上面には、前後方向に沿って、略直方体状のコンタクト層２２が形成されている。また、コンタクト層２２の前後端は、ゲート配線１０６から所定距離だけ隔てられている。

【0014】

また、左右方向に隣接する一対の第１導電層２０の略中間位置には、略直方体状に形成されたポリシリコン層４０が形成されている。ポリシリコン層４０の前後端は、ゲート配線１０６から所定距離隔てられている。また、ポリシリコン層４０の上面には、前後方向に沿って、略直方体状のコンタクト層４２が形成されている。これらコンタクト層２２，３２，４２は、金属含有材料によって形成されている。

【0015】

図３は、半導体装置１００の要部の模式的な断面図である。すなわち、図３は、図２におけるIII－III線矢視断面図である。なお、図３においては、エミッタ電極１１０およびその下面の絶縁層等も図示している。
図３に示すように、上述した第１導電層２０、サイドゲート層３０およびポリシリコン層４０は、第２導電層５０の上面に形成されているものである。なお、上述した第１絶縁層３４は、サイドゲート層３０と第１導電層２０との間、およびサイドゲート層３０と第２導電層５０との間に挿入されている。

【0016】

第２導電層５０は、第２導電型（例えばＮ型）のドリフト領域を有する半導体である。第１導電層２０、サイドゲート層３０、ポリシリコン層４０、およびこれらの上面に形成されたコンタクト層２２，３２，４２は、第２絶縁層６０に埋設されている。第２絶縁層６０は、例えば二酸化シリコン（二酸化ケイ素）等の絶縁物で形成された層である。上述したように、コンタクト層３２は断面が略台形状になるように形成されている。特に、コンタクト層３２の下面は、第１導電層２０から離れるほど下方に向かうように傾斜している。

【0017】

第２絶縁層６０の上面には、コンタクト層２２，３２，４２の上面が露出している。また、第２絶縁層６０の上面には、コンタクト層３２の上面を覆うように、同様の絶縁物による第３絶縁層６２が形成されている。そして、エミッタ電極１１０は、第２絶縁層６０、第３絶縁層６２、コンタクト層２２，４２の上面を覆うように形成されている。これにより、コンタクト層２２，４２は、エミッタ電極１１０と接合しエミッタ電極１１０と導通する。

【0018】

上述したコンタクト層２２，３２，４２は、第２絶縁層６０を形成した後に形成するとよい。すなわち、第２絶縁層６０を形成した段階の半導体装置１００にエッチングを施し、コンタクト層２２，３２，４２を形成すべき部分にコンタクトホールを形成する。その際、これらコンタクトホールは、第１導電層２０、サイドゲート層３０およびポリシリコン層４０の上面から所定の深さまで達するように形成する。

【0019】

その後、各コンタクトホールに、上述した金属含有材料を埋設することにより、コンタクト層２２，３２，４２を形成するとよい。すなわち、コンタクト層２２，３２，４２は、サイドゲート層３０よりも体積抵抗率が低い金属含有材料（例えば、上述したアルミニウム、アルミニウム‐シリコン合金等）によって形成され、サイドゲート層３０に接しつつ延設されている。換言すれば、第１導電層２０、サイドゲート層３０およびポリシリコン層４０の上面には、それぞれ前後方向に沿って溝状の凹部（符号なし）が形成されており、コンタクト層２２，３２，４２は、これら凹部に嵌入されている。

【0020】

［比較例］
次に、第１実施形態の効果を明確にするため、比較例について説明する。
比較例の構成について図示は省略するが、比較例においては、サイドゲート層３０にコンタクト層３２が設けられていない点を除いて、上述の第１実施形態のもの（図１～３参照）と同様である。
ゲートパッド１０２に印加されたゲート電圧は、ゲート配線１０４，１０６を介してサイドゲート層３０にも印加される。しかし、サイドゲート層３０の材質は金属含有材料よりも体積抵抗率が高く、しかもサイドゲート層３０が前後方向に沿って長尺状に形成されているため、サイドゲート層３０等が有する寄生容量の影響が大きくなる。

【0021】

すなわち、サイドゲート層３０において、ゲート配線１０６から離れた位置ほど、ゲート配線１０６から見た抵抗値が高くなる。これにより、比較例の構成によれば、ゲート電圧が伝搬する遅延時間が長くなり、半導体装置１００のスイッチング動作における遅延時間が長くなるという問題が生じる。

【0022】

［実施形態の効果］
以上のように上述した実施形態によれば、半導体装置１００は、少なくとも一端がゲート配線１０６に接続され、第１絶縁層３４に沿って延設され、第１絶縁層３４を介して第１導電層２０に電圧を印加するサイドゲート層３０と、サイドゲート層３０よりも体積抵抗率が低い金属含有材料によって形成され、サイドゲート層３０に接しつつ延設されたコンタクト層３２と、を備える。

【0023】

これにより、半導体装置１００を適切に動作させることができる。すなわち、コンタクト層３２を介して、ゲート配線１０６からコンタクト層３２の各部に至るまでの抵抗値を低くできるため、半導体装置１００のスイッチング動作における遅延時間を短くすることができる。

【0024】

また、サイドゲート層３０は、その延設方向に沿って凹部が形成されているものであり、コンタクト層３２は凹部に嵌入されていると一層好ましい。これにより、サイドゲート層３０とコンタクト層３２との接触面積を広くすることができ、ゲート配線１０６からサイドゲート層３０の各部に至るまでの抵抗値を一層低くできる。

【0025】

また、ゲート配線１０６は、所定方向（Ｘ軸方向）に沿って平行に、少なくとも一対形成されているものであり、コンタクト層３２の両端は一対のゲート配線１０６にそれぞれ接合していると一層好ましい。これにより、一対のゲート配線１０６からコンタクト層３２の両端に電圧を印加できるため、ゲート配線１０６からサイドゲート層３０の各部に至るまでの抵抗値を一層低くできる。

【0026】

また、第１導電層２０は、第２導電層５０の表面に形成されるものであり、第１導電層２０は第１導電型のドリフト領域を有するものであり、第２導電層５０は第２導電型のドリフト領域を有するものであり、第１絶縁層３４は、第１導電層２０および第２導電層５０の双方に渡って形成されるものであり、サイドゲート層３０は、第１絶縁層３４を介して、第１導電層２０および第２導電層５０の双方に電圧を印加すると一層好ましい。これにより、ゲート配線１０６からコンタクト層３２を介して、第１導電層２０および第２導電層５０の双方に電圧を印加することができる。

【0027】

［変形例］
本発明は上述した実施形態に限定されるものではなく、種々の変形が可能である。上述した実施形態は本発明を理解しやすく説明するために例示したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、上記実施形態の構成に他の構成を追加してもよく、構成の一部について他の構成に置換をすることも可能である。また、図中に示した制御線や情報線は説明上必要と考えられるものを示しており、製品上で必要な全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。上記実施形態に対して可能な変形は、例えば以下のようなものである。

【0028】

（１）上記実施形態においては、半導体装置１００としてＩＧＢＴを適用した例を説明した。しかし、本発明はＩＧＢＴに限定されるものではなく、例えばＦＥＴ（Field-Effect Transistor）等、サイドゲート層３０を適用できる他の半導体装置であってもよい。

【0029】

（２）上記実施形態においては、第１導電型として「Ｐ型」、第２導電型として「Ｎ型」を適用した例を説明したが、これとは逆に、第１導電型として「Ｎ型」、第２導電型として「Ｐ型」を適用してもよい。

【0030】

（３）上記実施形態において、コンタクト層３２の前後端は、一対のゲート配線１０６にそれぞれ接合していた。しかし、コンタクト層３２の前後端のうち一方のみを、一方のゲート配線１０６に接合させてもよい。

【符号の説明】

【0031】

２０ 第１導電層
３０ サイドゲート層
３２ コンタクト層
３４ 第１絶縁層
５０ 第２導電層
１００ 半導体装置
１０６ ゲート配線

【図1】

【図2】

【図3】