特開 2024-146448 積層セラミック電子部品及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024146448

(43)【公開日】2024-10-15

(54)【発明の名称】積層セラミック電子部品及びその製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20241004BHJP

【ＦＩ】

H01G4/30 201M

H01G4/30 201N

H01G4/30 311Z

H01G4/30 512

H01G4/30 517

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023059348

(22)【出願日】2023-03-31

(71)【出願人】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】▲柳▼井 拓夢

(72)【発明者】

【氏名】楠本 昌司

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC09

5E001AD02

5E001AD03

5E001AE01

5E001AE02

5E001AE03

5E001AF06

5E001AH02

5E001AJ02

5E082AA01

5E082AB03

5E082BC31

5E082EE04

5E082EE23

5E082EE35

5E082FF05

5E082FG04

5E082FG26

5E082FG52

5E082GG10

5E082GG11

5E082GG28

5E082JJ03

5E082JJ12

5E082JJ23

(57)【要約】

【課題】衝撃に対する信頼性が高い積層セラミック電子部品及びその製造方法を提供すること。
【解決手段】積層セラミック電子部品は、第１方向に向いた端面と、端面と連接し前記第１方向に延びる複数の周面と、第１方向に沿って延びる凹部を有し複数の周面の間を接続する稜部と、を含む保護部、保護部の内方に配置された機能部を有するセラミック素体、及び、外部電極を備える。機能部は、第１方向と直交する第２方向に積層された複数の内部電極を有する。保護部は、機能部に対し第２方向に積層されたカバー部と、機能部を第１方向と第２方向とに直交する第３方向から覆うサイドマージン部とを含む。稜部は凹部を隔てて、カバー部側に設けられた第１稜線部と、サイドマージン部側に設けられた第２稜線部とを含む。第２方向と前記第３方向とを含む断面において、第１稜線部の曲率半径Ｒ１は、第２稜線部の曲率半径Ｒ２よりも大きい。
【選択図】図５

【特許請求の範囲】

【請求項1】

第１方向に向いた端面と、前記端面と連接し前記第１方向に延びる複数の周面と、前記第１方向に沿って延びる凹部を有し前記複数の周面の間を接続する稜部と、を含む保護部と、前記保護部の内方に配置された機能部と、を有するセラミック素体と、
前記端面を覆う下地膜と、前記下地膜上に形成されたメッキ膜と、を有する外部電極と、
を具備し、
前記機能部は、前記第１方向と直交する第２方向に積層された複数の内部電極を有し、
前記保護部は、前記機能部に対し前記第２方向に沿って積層されたカバー部と、前記機能部を前記第１方向と前記第２方向とに直交する第３方向から覆うサイドマージン部と、を含み、
前記稜部は前記凹部を隔てて、前記カバー部側に設けられた第１稜線部と、前記サイドマージン部側に設けられた第２稜線部と、を含み、
前記第２方向と前記第３方向とを含む断面において、前記第１稜線部の曲率半径Ｒ１は、前記第２稜線部の曲率半径Ｒ２よりも大きい、
積層セラミック電子部品。

【請求項2】

請求項１に記載の積層セラミック電子部品であって、
前記積層セラミック電子部品の前記第２方向の寸法は、前記積層セラミック電子部品の前記第３方向の寸法よりも大きい、
積層セラミック電子部品。

【請求項3】

請求項１に記載の積層セラミック電子部品であって、
前記第１稜線部の曲率半径Ｒ１は、１５μｍ以上２５μｍ以下である、
積層セラミック電子部品。

【請求項4】

請求項１に記載の積層セラミック電子部品であって、
前記第２稜線部の曲率半径Ｒ２は、０μｍ以上２０μｍ以下である、
積層セラミック電子部品。

【請求項5】

請求項１に記載の積層セラミック電子部品であって、
前記下地膜は、
前記端面上に形成された第１被覆部と、前記複数の周面上にそれぞれ形成された複数の第２被覆部と、前記凹部上に形成され前記複数の第２被覆部の少なくとも一つと離間する第３被覆部と、を含み、
前記メッキ膜は、前記第１被覆部、前記複数の第２被覆部及び前記第３被覆部を連続的に覆う
積層セラミック電子部品。

【請求項6】

請求項１に記載の積層セラミック電子部品であって、
前記機能部は、前記第１方向と直交する第２方向に積層された複数の内部電極を有し、
前記複数の内部電極は、前記第１方向及び前記第２方向と直交する第３方向の端部の位置が前記第３方向に０．５μｍの範囲内に相互に揃っている
積層セラミック電子部品。

【請求項7】

第１方向に向いた端面を有し、前記第１方向と直交する第２方向に複数の内部電極が積層され、かつ前記第１方向及び前記第２方向と直交する第３方向に向いた側面から前記複数の内部電極が露出する機能部を備え、当該機能部に対し前記第２方向に沿ってカバー部が積層されたセラミック積層チップを作製し、
前記端面と連接し前記第１方向に延びる周面と前記側面とを接続する第１稜線部を形成し、
前記側面上に積層され、前記第１方向に沿って延び、凹部を隔てて前記第１稜線部と平行に設けられた第２稜線部を備えたサイドマージン部を形成してセラミック素体を作製し、
前記セラミック積層チップと、前記サイドマージン部と、を焼成し、
前記端面を覆う下地膜と、前記下地膜上に形成されたメッキ膜と、を有する外部電極を形成し、
前記第１稜線部を形成する工程は、前記第２方向と前記第３方向とを含む断面において、前記第１稜線部の曲率半径Ｒ１が、前記第２稜線部の曲率半径Ｒ２よりも大きくする面取り加工を含む、
積層セラミック電子部品の製造方法。

【請求項8】

請求項７に記載の積層セラミック電子部品の製造方法であって、
前記外部電極を形成する工程では、前記セラミック素体が有する前記端面上に形成された第１被覆部と、前記端面と連接し前記第１方向に延びる複数の周面上にそれぞれ形成された複数の第２被覆部と、前記凹部上に形成され前記複数の第２被覆部の少なくとも一つと縁部において離間する第３被覆部と、を含む導電性の下地膜を形成し、
前記第１被覆部、前記複数の第２被覆部及び前記第３被覆部を連続的に覆うメッキ膜を形成する
積層セラミック電子部品の製造方法。

【請求項9】

請求項７に記載の積層セラミック電子部品の製造方法であって、
前記サイドマージン部を形成する工程では、前記側面上に積層された第１サイドマージン部と、前記第１サイドマージン部上に積層され前記第１サイドマージン部よりも熱収縮率の大きい第２サイドマージン部と、を形成する、
積層セラミック電子部品の製造方法。

【請求項10】

請求項９に記載の積層セラミック電子部品の製造方法であって、
前記第１サイドマージン部は、前記側面上に第１セラミックシートを貼り付けることで形成され、
前記第２サイドマージン部は、前記第１セラミックシート上に前記第１セラミックシートよりも熱収縮率の大きい第２セラミックシートを貼り付けることで形成される
積層セラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミック電子部品及びその製造方法に関する。

【背景技術】

【0002】

積層セラミックコンデンサ等の積層セラミック電子部品は、機能部と、この機能部の側面に設けられた保護部を備えることがある。機能部は、複数の誘電体層と複数の内部電極とが交互に積層されて形成され、複数の内部電極は、機能部の側面から露出している。機能部の側面に設けられた保護部は、サイド部やサイドマージン部と称され、側面から露出した内部電極を覆っている。従来、機能部の側面に設けられたサイド部を備え、内部電極の末端を連結する仮想線とサイド部のなす角度が９０°以下とする構成が提案されている（例えば、特許文献１参照）。特許文献１は、このような構成によって、信頼性に優れた積層セラミック電子部品を提供することができるとしている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１２－１９１１５９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１に記載の構成におけるサイド部は、内部電極の積層方向の端縁に向かうに従って薄くなる。このため、外部からの衝撃に対するサイド部の衝撃緩和効果が低下することが考えられる。

【0005】

そこで、本発明の目的は、衝撃に対する信頼性が高い積層セラミック電子部品及びその製造方法を提供することにある。

【課題を解決するための手段】

【0006】

上記目的を達成するため、積層セラミック電子部品は、第１方向に向いた端面と、前記端面と連接し前記第１方向に延びる複数の周面と、前記第１方向に沿って延びる凹部を有し前記複数の周面の間を接続する稜部と、を含む保護部と、前記保護部の内方に配置された機能部と、を有するセラミック素体と、前記端面を覆う下地膜と、前記下地膜上に形成されたメッキ膜と、を有する外部電極と、を具備し、前記機能部は、前記第１方向と直交する第２方向に積層された複数の内部電極を有し、前記保護部は、前記機能部に対し前記第２方向に沿って積層されたカバー部と、前記機能部を前記第１方向と前記第２方向とに直交する第３方向から覆うサイドマージン部と、を含み、前記稜部は前記凹部を隔てて、前記カバー部側に設けられた第１稜線部と、前記サイドマージン部側に設けられた第２稜線部と、を含み、前記第２方向と前記第３方向とを含む断面において、前記第１稜線部の曲率半径Ｒ１は、前記第２稜線部の曲率半径Ｒ２よりも大きい。

【0007】

上記構成の積層セラミック電子部品において、前記積層セラミック電子部品の前記第２方向の寸法は、前記積層セラミック電子部品の前記第３方向の寸法よりも大きい態様とすることができる。

【0008】

また、上記構成の積層セラミック電子部品において、前記第１稜線部の曲率半径Ｒ１は、１５μｍ以上２５μｍ以下である態様とすることができる。

【0009】

さらに、上記構成の積層セラミック電子部品において、前記第２稜線部の曲率半径Ｒ２は、０μｍ以上２０μｍ以下である態様とすることができる。

【0010】

上記構成の積層セラミック電子部品において、前記下地膜は、前記端面上に形成された第１被覆部と、前記複数の周面上にそれぞれ形成された複数の第２被覆部と、前記凹部上に形成され前記複数の第２被覆部の少なくとも一つと離間する第３被覆部と、を含み、前記メッキ膜は、前記第１被覆部、前記複数の第２被覆部及び前記第３被覆部を連続的に覆う態様とすることができる。

【0011】

また、上記構成の積層セラミック電子部品において、前記機能部は、前記第１方向と直交する第２方向に積層された複数の内部電極を有し、前記複数の内部電極は、前記第１方向及び前記第２方向と直交する第３方向の端部の位置が前記第３方向に０．５μｍの範囲内に相互に揃っている態様とすることができる。

【0012】

また、上記目的を達成するため、積層セラミック電子部品の製造方法は、第１方向に向いた端面を有し、前記第１方向と直交する第２方向に複数の内部電極が積層され、かつ前記第１方向及び前記第２方向と直交する第３方向に向いた側面から前記複数の内部電極が露出する機能部を備え、当該機能部に対し前記第２方向に沿ってカバー部が積層されたセラミック積層チップを作製し、前記端面と連接し前記第１方向に延びる周面と前記側面とを接続する第１稜線部を形成し、前記側面上に積層され、前記第１方向に沿って延び、凹部を隔てて前記第１稜線部と平行に設けられた第２稜線部を備えたサイドマージン部を形成してセラミック素体を作製し、前記セラミック積層チップと、前記サイドマージン部と、を焼成し、前記端面を覆う下地膜と、前記下地膜上に形成されたメッキ膜と、を有する外部電極を形成し、前記第１稜線部を形成する工程は、前記第２方向と前記第３方向とを含む断面において、前記第１稜線部の曲率半径Ｒ１が、前記第２稜線部の曲率半径Ｒ２よりも大きくする面取り加工を含む。

【0013】

上記構成の積層セラミック電子部品の製造方法において、前記外部電極を形成する工程では、前記セラミック素体が有する前記端面上に形成された第１被覆部と、前記端面と連接し前記第１方向に延びる複数の周面上にそれぞれ形成された複数の第２被覆部と、前記凹部上に形成され前記複数の第２被覆部の少なくとも一つと縁部において離間する第３被覆部と、を含む導電性の下地膜を形成し、前記第１被覆部、前記複数の第２被覆部及び前記第３被覆部を連続的に覆うメッキ膜を形成する態様とすることができる。

【0014】

また、上記構成の積層セラミック電子部品の製造方法において、前記サイドマージン部を形成する工程では、前記側面上に積層された第１サイドマージン部と、前記第１サイドマージン部上に積層され前記第１サイドマージン部よりも熱収縮率の大きい第２サイドマージン部と、を形成する態様とすることができる。

【0015】

さらに、上記構成の積層セラミック電子部品の製造方法において、前記第１サイドマージン部は、前記側面上に第１セラミックシートを貼り付けることで形成され、前記第２サイドマージン部は、前記第１セラミックシート上に前記第１セラミックシートよりも熱収縮率の大きい第２セラミックシートを貼り付けることで形成される態様とすることができる。

【発明の効果】

【0016】

本発明によれば、衝撃に対する信頼性が高い積層セラミック電子部品及びその製造方法を提供することができる。

【図面の簡単な説明】

【0017】

【図1】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。

【図2】上記積層セラミックコンデンサのＡ－Ａ´線に沿った断面図である。

【図3】上記積層セラミックコンデンサのＢ－Ｂ´線に沿った断面図である。

【図4】上記積層セラミックコンデンサのＣ－Ｃ´線に沿った断面図である。

【図5】図４の拡大断面図である。

【図6】（Ａ）は実施形態の積層セラミックコンデンサにおける第１稜線部の曲率半径と第２稜線部の曲率半径を測定する位置を示す説明図である。（Ｂ）は第１稜線部の曲率半径と第２稜線部の曲率半径の測定方法を説明する図である。（Ｃ）は第１稜線部の曲率半径と第２稜線部の曲率半径の他の測定方法を説明する図である。

【図7】（Ａ）は実施形態の積層セラミックコンデンサにおける第１稜線部と第２稜線部とを示す一部拡大断面図である。（Ｂ）は比較例の積層セラミックコンデンサにおける第１稜線部と第２稜線部とを示す一部拡大断面図である。

【図8】（Ａ）は実施形態の積層セラミックコンデンサにおいて第１稜線部と第２稜線部とを結ぶ接線がセラミック素体の主面からＹ軸方向に沿って延びる線分と成す角度θ１と、積層セラミックコンデンサの設置面から第２稜線部までの高さｔ１を示す図である。（Ｂ）は比較例の積層セラミックコンデンサにおいて第１稜線部と第２稜線部とを結ぶ接線がセラミック素体の主面からＹ軸方向に沿って延びる線分と成す角度θ２と、積層セラミックコンデンサの設置面から第２稜線部までの高さｔ２を示す図である。

【図9】上記積層セラミックコンデンサの製造方法の一例を示すフローチャートである。

【図10】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図11】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図12】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図13】上記積層セラミックコンデンサの製造過程を示す模式的な断面図である。

【図14】上記積層セラミックコンデンサの製造過程を示す模式的な断面図である。

【図15】上記積層セラミックコンデンサの製造過程を示す模式的な断面図である。

【図16】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図17】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図18】実施例と比較例の衝撃付加テストにおけるクラック発生率を示すグラフである。

【発明を実施するための形態】

【0018】

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。Ｘ軸方向は第１方向、Ｙ軸方向は第３方向、Ｚ軸方向は第２方向に相当する。

【0019】

［積層セラミックコンデンサ１０の全体構成］
図１～４は、本発明の第１の実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ´線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ´線に沿った断面図である。図４は、積層セラミックコンデンサ１０の図１のＣ－Ｃ´線に沿った断面図である。

【0020】

積層セラミックコンデンサ１０は、セラミック素体１１と、２つの外部電極１４ａ，１４ｂを備える。２つの外部電極１４ａ，１４ｂは、それぞれセラミック素体１１の表面に形成されている。

【0021】

セラミック素体１１は、容量形成部１６と、保護部１７と、を有する。保護部１７は、セラミック素体１１の周縁部を構成し、Ｘ軸方向を向いた２つの端面１１ａと、Ｙ軸方向を向いた２つの側面１１ｂと、Ｚ軸方向を向いた２つの主面１１ｃと、主面１１ｃと側面１１ｂとの間を接続する稜部１１ｅと、を有する。側面１１ｂと主面１１ｃとは、本実施形態における複数の周面を構成する。端面１１ａ，側面１１ｂ及び主面１１ｃは、例えば、略平坦な面で構成されているが、丸みを帯びていても良い。

【0022】

保護部１７は、詳細には、容量形成部１６のＺ軸方向外側に位置するカバー部１８と、容量形成部１６のＹ軸方向外側に位置するサイドマージン部１９と、容量形成部１６のＸ軸方向外側に位置するエンドマージン部２０と、を有する。

【0023】

容量形成部１６は、保護部１７の内方に配置され、本実施形態における機能部を構成する。容量形成部１６は、複数の第１内部電極１２と、複数の第２内部電極１３と、がセラミック層１５（図２参照）を介してＺ軸方向に積層されている。内部電極１２，１３は、いずれもＸ－Ｙ平面に沿って延びるシート状であり、Ｚ軸方向に沿って交互に配置されている。

【0024】

内部電極１２，１３はそれぞれ、電気の良導体により形成され、積層セラミックコンデンサ１０の内部電極として機能する。内部電極１２，１３を形成する電気の良導体としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金が用いられる。

【0025】

図２に示すように、第１内部電極１２は、例えばセラミック素体１１の端面１１ａの一方に引き出され、一方の外部電極１４ａに接続されている。第２内部電極１３は、端面１１ａの他方に引き出され、他方の外部電極１４ｂに接続されている。

【0026】

セラミック層１５は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ１０では、内部電極１２，１３間の各セラミック層１５の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。

【0027】

また、上記誘電体セラミックスは、チタン酸バリウム系以外にも、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系、酸化チタン（ＴｉＯ_２）系などであってもよい。

【0028】

保護部１７も、誘電体セラミックスによって形成されている。保護部１７を形成する材料は、絶縁性セラミックスであればよいが、セラミック層１５と同様の組成系の材料を用いることにより、製造効率が向上するとともに、セラミック素体１１における内部応力が抑制される。

【0029】

外部電極１４ａ，１４ｂは、それぞれ端面１１ａを覆うように形成された下地膜２１と、下地膜２１上に形成されたメッキ膜２２と、を有する。下地膜２１は、例えば導電性ペーストを焼成した焼き付け膜や、スパッタ膜等で構成される。メッキ膜２２は、電解メッキにより形成される膜である。外部電極１４ａ，１４ｂの各膜は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金で形成される。

【0030】

外部電極１４ａ，１４ｂの下地膜２１は、端面１１ａ上に形成された端面被覆部２５と、主面１１ｃ上に形成された主面被覆部２６ｃと、側面１１ｂ上に形成された側面被覆部２６ｂと、後述する凹部２３上に形成された凹部被覆部２７と、を有する。本実施形態において、端面被覆部２５は第１被覆部、主面被覆部２６ｃ及び側面被覆部２６ｂは複数の第２被覆部、凹部被覆部２７は第３被覆部をそれぞれ構成する。

【0031】

本実施形態では、下地膜２１の側面被覆部２６ｂ及び主面被覆部２６ｃが稜部１１ｅにおいて凹部被覆部２７とそれぞれ離間しており、かつ、この途切れた部分もメッキ膜２２に覆われていることを特徴とする。以下、稜部１１ｅ付近の構成について詳細に説明する。

【0032】

［積層セラミックコンデンサ１０の詳細な構成］
図５は、図４の拡大図であり、稜部１１ｅとその周囲の構成を示す図である。図５では１つの稜部１１ｅとその周囲の構成を示しているが、他の稜部１１ｅとその周囲の構成についても同様である。

【0033】

稜部１１ｅは、Ｘ軸方向に沿って延びる凹部２３を有する。凹部２３の外縁には、カバー部１８側に設けられ、主面１１ｃとの境界部を構成し、外方に凸な第１稜線部２４ａが形成されている。また、凹部２３の外縁には、サイドマージン部１９側に設けられ、側面１１ｂとの境界部を構成し、外方に凸な第２稜線部２４ｂが形成されている。第１稜線部２４ａと第２稜線部２４ｂとは、凹部２３を隔てて設けられ、いずれもＸ軸方向に沿って延びている。

【0034】

凹部２３は、Ｚ軸方向に切断した断面、具体的にＺ軸方向とＹ軸方向とを含む断面において、第１稜線部２４ａと第２稜線部２４ｂ間を接続する直線Ｌｅを引いた場合、その直線Ｌｅからセラミック素体１１の内方に陥凹する部分である。凹部２３内には、直線Ｌｅから突出しないような小さな段差や凹凸が形成されていてもよい。

【0035】

第１稜線部２４ａは、Ｚ軸方向とＹ軸方向とを含む断面において曲率半径Ｒ１を有する円弧状部分を有している。また、第２稜線部２４ｂは、Ｚ軸方向とＹ軸方向とを含む断面において曲率半径Ｒ２を有する円弧状部分を有している。第１稜線部２４ａの曲率半径Ｒ１は、第２稜線部２４ｂの曲率半径Ｒ２よりも大きい。

【0036】

第１稜線部２４ａの曲率半径Ｒ１は、１５μｍ以上２５μｍ以下の範囲で適宜設定することができる。また、第２稜線部２４ｂの曲率半径Ｒ２は、０μｍ以上２０μｍ以下の範囲で適宜設定することができる。双方の範囲は重複する範囲を含んでいるが、第１稜線部２４ａの曲率半径Ｒ１は、第２稜線部２４ｂの曲率半径Ｒ２よりも大きいとの条件が優先して適用され、双方の値は、この条件を充足する範囲内で設定される。なお、第２稜線部２４ｂの曲率半径Ｒ２が０μｍとは、Ｚ軸方向とＹ軸方向とを含む断面において第２稜線部２４ｂが直角であることを意味する。

【0037】

ここで、図６（Ａ）及び図６（Ｂ）を参照して、曲率半径Ｒ１及び曲率半径Ｒ２の測定位置及び測定方法について説明する。図６（Ａ）を参照すると、一方の外部電極１４ａのＸ軸に沿う方向の長さがＬ［１４ａ］に設定されている。本実施形態において曲率半径Ｒ１及び曲率半径Ｒ２の測定位置は、外部電極１４ａの端面からＬ［１４ａ］／２の位置とした。そのため、まず、外部電極１４ａの端面からＬ［１４ａ］／２の位置まで積層セラミックコンデンサ１０を研磨して断面を露出させる。そして、光学顕微鏡を用い、露出させた断面を撮影する。

【0038】

そして、撮影した写真に表れた第１稜線部２４ａや第２稜線部２４ｂに対し、例えば、図６（Ｂ）で模式的に示すように、仮想円Ｖｃを用いて曲率半径Ｒ１及び曲率半径Ｒ２を測定することができる（第１の方法）。曲率半径Ｒ１と曲率半径Ｒ２は、同様の要領で測定することができる。ここでは、第１稜線部２４ａの曲率半径Ｒ１の測定について説明する。まず、写真に表れた第１稜線部２４ａの輪郭上に第１点Ｐ１、第２点Ｐ２及び第３点Ｐ３の３点を設定する。第１点Ｐ１は、以下の要領で設定する。主面１１ｃに沿ってＹ軸方向に延びる仮想線Ｌ１を設定する。第１点Ｐ１は、この仮想線Ｌ１が第１稜線部２４ａから離れる位置に設定する。第２点Ｐ２は、第１稜線部２４ａの第１点Ｐ１とは反対側の端部に設定する。第３点Ｐ３は、第１稜線部２４ａの頂点に設定する。第１稜線部２４ａの頂点（第３点Ｐ３）は、以下の要領で特定する。第２点Ｐ２を通過し、Ｚ方向に延びる仮想線Ｌ２を設定する。仮想線Ｌ１と仮想線Ｌ２とは直交する。仮想線Ｌ１と仮想線Ｌ２との交点を通過し、仮想線Ｌ１からの角度がθ＝４５°となる仮想線Ｌ３を設定する。仮想線Ｌ３と第１稜線部２４ａの輪郭との交点が第１稜線部２４ａの頂点であると特定し、この点に、第３点Ｐ３を設定する。

【0039】

そして、第１点Ｐ１～第３点Ｐ３との一致度が所定値以上となる仮想円Ｖｃを設定し、その仮想円Ｖｃの有する半径を曲率半径Ｒ１とする。第２稜線部２４ｂの曲率半径Ｒ２についても同様の要領で測定することができる。この場合、仮想線Ｌ１は、第１稜線部２４ａ側からＹ軸方向に延び、第２仮想線Ｌ２は側面１１ｂに沿ってＺ軸方向に延びるように設定される。

【0040】

曲率半径Ｒ１及び曲率半径Ｒ２は、他の方法によって測定することもできる。例えば、図６（Ｃ）に示すように、種々の半径Ｒｎの仮想円Ｖｃを第１稜線部２４ａの輪郭や第２稜線部２４ｂの輪郭と重ねる。そして、第１稜線部２４ａや第２稜線部２４ｂの輪郭と、仮想円Ｖｃとの一致度が所定値以上となった場合、その仮想円Ｖｃの有する半径を曲率半径Ｒ１及び曲率半径Ｒ２としてもよい（第２の方法）。

【0041】

曲率半径Ｒ１及び曲率半径Ｒ２は、上述の第１の方法または第２の方法のいずれかの方法で測定することができる。本実施形態は、第１の方法で測定された曲率半径Ｒ１及び曲率半径Ｒ２が上述の関係を満たしている場合と、第２の方法で測定された曲率半径Ｒ１及び曲率半径Ｒ２が上述の関係を満たしている場合の双方が含まれる。つまり、第１の方法で測定された曲率半径Ｒ１及び曲率半径Ｒ２が上述の関係を満たしているが、第２の方法で測定された曲率半径Ｒ１及び曲率半径Ｒ２が上述の関係を満たしてない場合であっても、本実施形態に含まれる。これとは逆に、第１の方法で測定された曲率半径Ｒ１及び曲率半径Ｒ２が上述の関係を満たしてないが、第２の方法で測定された曲率半径Ｒ１及び曲率半径Ｒ２が上述の関係を満たしている場合も、本実施形態に含まれる。もちろん、第１の方法で測定された曲率半径Ｒ１及び曲率半径Ｒ２が上述の関係を満たし、第２の方法で測定された曲率半径Ｒ１及び曲率半径Ｒ２が上述の関係を満たしている場合は、本実施形態に含まれる。

【0042】

なお、測定位置は一例であり、Ｘ軸方向に沿った他の位置を測定位置としてもよいし、複数の位置を測定位置としてもよい。複数個所の測定を行った場合は、その平均値を採用してもよい。

【0043】

上述のように、主面１１ｃ上には下地膜２１の主面被覆部２６ｃが形成され、側面１１ｂ上には下地膜２１の側面被覆部２６ｂが形成される。凹部２３上には、下地膜２１の凹部被覆部２７が形成される。凹部被覆部２７は、稜部１１ｅにおいて、主面被覆部２６ｃ及び側面被覆部２６ｂの少なくとも一方と離間している。本実施形態では、凹部被覆部２７は、主面被覆部２６ｃ及び側面被覆部２６ｂの双方と離間している。

【0044】

メッキ膜２２は、本実施形態において、複数の層構造を有する。メッキ膜２２は、下地膜２１上に形成された中間膜２８と、中間膜２８上に形成された表層膜２９と、を有する。中間膜２８及び表層膜２９は、下地膜２１の端面被覆部２５、主面被覆部２６ｃ、側面被覆部２６ｂ及び凹部被覆部２７の全体を連続的に覆っている。中間膜２８と表層膜２９を構成する金属材料は同一でもよいし異なっていてもよい。当該金属材料は、例えば、銅、ニッケル、錫又はこれらの合金から選択されてもよい。

【0045】

下地膜２１が相互に離間する主面被覆部２６ｃ、側面被覆部２６ｂ及び凹部被覆部２７を有することで、温度変化によって生じるセラミック素体１１のクラック等の欠陥を防止することができる。

【0046】

下地膜２１を構成する電極材料と、セラミック素体１１を構成するセラミック材料とは、線膨張係数が異なる。これにより、下地膜２１の焼き付け後や実装後の発熱後の冷却時に、下地膜２１がセラミック素体１１よりも大きく収縮し、下地膜２１に引張応力が生じる。一方で、セラミック素体１１には、当該引張応力に起因した圧縮応力が生じる。

【0047】

下地膜２１の主面被覆部２６ｃには、例えばＹ軸方向内方に向かう引張応力が生じる。下地膜２１の側面被覆部２６ｂには、例えばＺ軸方向内方に向かう引張応力が生じる。これにより、稜部１１ｅ付近の下地膜２１には、異なる方向に向かう引張応力が生じることとなる。

【0048】

本実施形態では、主面被覆部２６ｃと側面被覆部２６ｂとが離間している。これにより、上記引張応力が生じた場合にも、下地膜２１に応力が蓄積されることがない。したがって、セラミック素体１１に大きな圧縮応力が生じてセラミック素体１１にクラック等の欠陥が生じることを防止できる。

【0049】

さらに、本実施形態では、凹部２３上に凹部被覆部２７が形成される。凹部被覆部２７により、下地膜２１の電極材料が凹部２３内に留まり、下地膜２１間の離間幅を最小限に抑えることができる。

【0050】

本実施形態では、凹部２３内に留まった電極材料により凹部被覆部２７が形成される。これにより、下地膜２１における主面被覆部２６ｃ又は側面被覆部２６ｂと凹部被覆部２７との離間幅を規制し、メッキ膜２２が下地膜２１全体を連続的に被覆することができる。これにより、外部電極１４ａ，１４ｂとセラミック素体１１との間の隙間の発生を防止し、絶縁不良を防止することができる。したがって、積層セラミックコンデンサ１０の信頼性を高めることができる。

【0051】

ここで、第１稜線部２４ａの曲率半径Ｒ１が、第２稜線部２４ｂの曲率半径Ｒ２よりも大きく設定されたことの効果について、比較例と対比しつつ、説明する。図７（Ａ）は、一つの第１稜線部２４ａ及び一つの第２稜線部２４ｂの周囲を示す一部拡大断面図であり、図８（Ａ）は、実施形態の積層セラミックコンデンサ１０の断面図である。図７（Ｂ）は、一つの第１稜線部２２４ａ及び一つの第２稜線部２２４ｂの周囲を示す一部拡大断面図であり、図８（Ｂ）は比較例の積層セラミックコンデンサ５０の断面図である。

【0052】

比較例の積層セラミックコンデンサ５０は、実施形態の積層セラミックコンデンサ１０と同様に、稜部５１ｅを備える。また、積層セラミックコンデンサ５０は、容量形成部５６の周囲にカバー部５８とサイドマージン部５９を備える。稜部５１ｅは、Ｘ軸方向に沿って延びる凹部５３を有する。凹部５３の外縁には、カバー部５８側に設けられ、主面５１ｃとの境界部を構成し、外方に凸な第１稜線部２２４ａが形成されている。また、凹部５３の外縁には、サイドマージン部５９側に設けられ、側面５１ｂとの境界部を構成し、外方に凸な第２稜線部２２４ｂが形成されている。第１稜線部２２４ａと第２稜線部２２４ｂとは、凹部５３を隔てて設けられ、いずれもＸ軸方向に沿って延びている。

【0053】

第１稜線部２２４ａは、Ｚ軸方向とＹ軸方向とを含む断面において円弧状部分を有している。また、第２稜線部２４ｂは、Ｚ軸方向とＹ軸方向とを含む断面において円弧状部分を有している。ここで、第１稜線部２４ａの曲率半径と、第２稜線部２４ｂの曲率半径は概ね同一である。この点が実施形態の積層セラミックコンデンサ１０と異なっている。

【0054】

図７（Ａ）を参照すると、実施形態の積層セラミックコンデンサ１０の稜部１１ｅに衝撃力が加わったときの力の伝播の様子が模式的に描かれている。第１稜線部２４ａの曲率半径Ｒ１と第２稜線部２４ｂの曲率半径Ｒ２が異なっている。このため、第１稜線部２４ａと第２稜線部２４ｂとでは、衝撃力の入力方向が異なる。このため、セラミック素体１１の内部に伝播される衝撃力がセラミック素体１１内で相殺されることが期待される。この結果、容量形成部１６に向かう衝撃力が緩和される。

【0055】

一方、図７（Ｂ）を参照すると、比較例の積層セラミックコンデンサ５０の稜部５１ｅに衝撃力が加わったときの力の伝播の様子が模式的に描かれている。第１稜線部２２４ａの曲率半径と第２稜線部２２４ｂの曲率半径Ｒは概ね同一である。このため、第１稜線部２２４ａと第２稜線部２２４ｂとで、衝撃力の入力方向が概ね一致する。このため、実施形態の積層セラミックコンデンサ１０のように、セラミック素体５１の内部に伝搬される衝撃力がセラミック素体５１内で相殺される効果は低いと考えられる。

【0056】

図８（Ａ）を参照すると、第１稜線部２４ａと第２稜線部２４ｂとを結ぶ接線がセラミック素体１１の主面１１ｃからＹ軸方向に沿って延びる線分と成す角度θ１が示されている。また、積層セラミックコンデンサ１０の設置面となる主面１１ｃから第２稜線部２４ｂまでの高さｔ１が示されている。図８（Ｂ）を参照すると、比較例について、第１稜線部２２４ａと第２稜線部２２４ｂとを結ぶ接線がセラミック素体５１の主面５１ｃからＹ軸方向に沿って延びる線分と成す角度θ２が示されている。また、積層セラミックコンデンサ５０の設置面となる主面４１ｃから第２稜線部２２４ｂまでの高さｔ２が示されている。

【0057】

角度θ１は角度θ２よりも小さく、高さｔ１は高さｔ２よりも低い。このため、実施形態の積層セラミックコンデンサ１０は、比較例の積層セラミックコンデンサ５０と比べて実装時に倒れにくい。

【0058】

なお、本実施形態の積層セラミックコンデンサ１０では、第１稜線部２４ａの曲率半径Ｒ１が第２稜線部２４ｂの曲率半径Ｒよりも大きい。仮に、第２稜線部２４ｂの曲率半径Ｒ２を第１稜線部２４ａの曲率半径Ｒ１よりも大きくすると、サイドマージン部１９においてその厚さが薄くなる領域が拡大する。これは、曲率半径が大きくなると、面取りされる領域が広くなり、描かれる円弧がセラミック素体１１の内方に近づくためである。本実施形態ではこれを回避するため、曲率半径Ｒ１を曲率半径Ｒ２よりも大きくしている。

【0059】

［積層セラミックコンデンサ１０の製造方法］
図９は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図１０～１７は積層セラミックコンデンサ１０の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図９に沿って、図１０～１７を適宜参照しながら説明する。

【0060】

（ステップＳ０１：セラミック積層チップＣの作製）
ステップＳ０１では、容量形成部１６形成用のセラミックシート１０１及びセラミックシート１０２と、カバー部１８形成用のセラミックシート１０３と、を積層し、切断することで、未焼成のセラミック積層チップ（積層チップ）Ｃを作製する。

【0061】

図１０に示すセラミックシート１０１，１０２，１０３は、誘電体セラミックスからなるセラミック材料と、有機バインダと、その他の添加剤と、を含む未焼成の誘電体グリーンシートとして構成される。セラミックシート１０１には、第１内部電極１２に対応する未焼成の第１内部電極１１２が形成される。セラミックシート１０２には、第２内部電極１３に対応する未焼成の第２内部電極１１３が形成される。セラミックシート１０３には、内部電極が形成されていない。

【0062】

各内部電極１１２，１１３は、Ｘ軸方向に平行な切断線Ｌｘを横切り、かつＹ軸方向に平行な切断線Ｌｙに沿って延びる複数の帯状の電極パターンを有する。これらの内部電極１１２，１１３は、印刷法等により、導電性ペーストをセラミックシート１０１，１０２に塗布することで形成される。

【0063】

セラミックシート１０１，１０２は、図１０に示すように、Ｚ軸方向に交互に積層される。セラミックシート１０１，１０２の積層体は、容量形成部１６及びエンドマージン部２０に対応する。セラミックシート１０３は、セラミックシート１０１，１０２の積層体のＺ軸方向上下面に積層される。セラミックシート１０３の積層体は、カバー部１８に対応する。なお、セラミックシート１０１，１０２，１０３の積層枚数等は、適宜調整可能である。

【0064】

続いて、セラミックシート１０１，１０２，１０３の積層体をＺ軸方向から圧着し、切断線Ｌｘ，Ｌｙに沿って切断する。これにより、図９に示す積層チップＣが作製される。

【0065】

積層チップＣは、未焼成の内部電極１１２，１１３が形成された未焼成の容量形成部１１６と、未焼成のカバー部１１８と、未焼成のエンドマージン部１２０と、を有する。積層チップＣには、切断線Ｌｘに対応する切断面である側面Ｃｂと、切断線Ｌｙに対応する切断面である端面Ｃａと、が形成される。側面Ｃｂからは、未焼成の内部電極１１２，１１３の端部が露出している。

【0066】

（ステップＳ０２：第１稜線部１２４ａ形成）
ステップＳ０２では、積層チップＣの側面Ｃｂと主面Ｃｃとを接続する辺部分に第１稜線部１２４ａを形成する。第１稜線部１２４ａは、焼成後の第１稜線部２４ａに対応する部分であり、焼成後に第１稜線部２４ａの曲率半径Ｒ１となるように円弧形状に加工される。本実施形態では、ノズル４０を用いたブラスト加工によって面取り加工を行い、第１稜線部１２４ａを形成する。なお、所望の円弧形状を備えた第１稜線部２４ａを実現することができるものであれば、従来公知の他の工法を採用してもよい。

【0067】

（ステップＳ０３：サイドマージン部１１９形成）
ステップＳ０３では、積層チップＣの側面Ｃｂにサイドマージン部１１９を形成する。以下、形成方法の一例を示す。

【0068】

まず、図１３に示すように、平板状の弾性部材Ｅの上にセラミックシートの積層体である積層シートＳを配置し、テープＴで一方の側面Ｃｂを保持した積層チップＣの他方の側面Ｃｂを積層シートＳに対向させる。

【0069】

積層シートＳは、本実施形態において、サイドマージン形成用の第１セラミックシート１０４、第２セラミックシート１０５及び第３セラミックシート１０６の積層構造を有する。各セラミックシート１０４，１０５，１０６は、セラミックシート１０１，１０２，１０３と同様に、セラミック材料と、有機バインダと、その他の添加剤と、を含む。

【0070】

第２セラミックシート１０５は、第１セラミックシート１０４よりも大きな熱収縮率を有する。さらに、第３セラミックシート１０６は、第２セラミックシート１０５よりも大きな熱収縮率を有する。熱収縮率は、有機バインダや添加剤の量を調整することにより調整することができる。

【0071】

次に、図１４に示すように、積層チップＣの側面Ｃｂで積層シートＳを打ち抜くことで、側面Ｃｂに積層シートＳを貼り付ける。具体的には、積層チップＣを積層シートＳに対してＹ軸方向に向かって強く押圧する。これにより、積層チップＣが、積層シートＳとともに弾性部材Ｅに局所的に深く沈み込む。このとき、側面Ｃｂの外縁に沿って積層シートＳにせん断力が作用し、このせん断力が積層シートＳのせん断強さ以上になると、積層シートＳが打ち抜かれる。

【0072】

そして、図１５に示すように、積層チップＣとともに沈み込んだ積層シートＳの一部が切り離される。これにより、側面Ｃｂ上に積層された第１サイドマージン部１１９ａと、第１サイドマージン部１１９ａ上に積層された第２サイドマージン部１１９ｂと、が形成される。さらに、本実施形態では、第２サイドマージン部１１９ｂ上に積層された第３サイドマージン部１１９ｃが形成される。これにより、積層チップＣの側面Ｃｂに、第１サイドマージン部１１９ａ、第２サイドマージン部１１９ｂ及び第３サイドマージン部１１９ｃを含む未焼成のサイドマージン部１１９が形成される。

【0073】

そして、他方の側面Ｃｂについても、同様にサイドマージン部１１９が形成される。これにより、図１６に示す未焼成のセラミック素体１１１が作製される。この段階では、主面１１１ｃ及び側面１１１ｂの間の稜部１１１ｅに、凹部２３は形成されていない。

【0074】

（ステップＳ０４：焼成）
ステップＳ０４では、ステップＳ０３で得られたセラミック素体１１１を焼成することにより、図１７及び図１～３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。ステップＳ０４における焼成温度は、セラミック素体１１１の焼結温度に基づいて決定することができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

【0075】

焼成により、各サイドマージン部１１９ａ，１１９ｂ，１１９ｃがそれぞれ異なる割合で熱収縮する。具体的に、第２サイドマージン部１１９ｂは、第１サイドマージン部１１９ａよりも大きな収縮量で収縮する。第３サイドマージン部１１９ｃは、第２サイドマージン部１１９ｂよりも大きな収縮量で収縮する。

【0076】

その結果、図１７に示すように、セラミック素体１１の稜部１１ｅには、緩やかな段差又は傾斜が形成される。各サイドマージン部１１９ａ，１１９ｂ，１１９ｃの外縁は、この順にＺ軸方向内方へ収縮し、凹部２３を形成する。第３サイドマージン部１１９ｃの外縁は、第２稜線部２４ｂを形成する。

【0077】

第３サイドマージン部１１９ｃの熱収縮率を設定することで、焼成後に形成される第２稜線部２４ｂの曲率半径Ｒ２が所望の値となるように調節ことができる。また、所望の曲率半径Ｒ２を実現するために、焼成後の第２稜線部２４ｂに対して面取り加工を実施してもよい。面取り加工は、ブラスト工法や従来公知の工法を採用することができる。第２稜線部２４ｂに対する加工を施すときに、その影響が第１稜線部２４ａに及ぶことがある。このため、ステップＳ０２における第１稜線部２４ａに対する面取り加工では、第２稜線部２４ｂに対する加工の影響を考慮した加工を行うことができる。また、第２稜線部２４ｂに対する面取り加工は焼成前に実施してもよい。

【0078】

なお、図１７では、サイドマージン部１９における各サイドマージン部１１９ａ，１１９ｂ，１１９ｃに対応する領域を一点鎖線で示しているが、焼成後は境界がほぼ視認できなくなる。

【0079】

（ステップＳ０５：下地膜形成）
ステップＳ０５では、端面１１ａ上に形成された端面被覆部２６ａと、側面１１ｂ上に形成された側面被覆部２６ｂと、主面１１ｃ上に形成された主面被覆部２６ｃと、凹部２３上に形成され側面被覆部２６ｂ及び主面被覆部２６ｃとそれぞれ離間する凹部被覆部２７と、を含む導電性の下地膜２１を形成する。

【0080】

具体的に、まず、端面１１ａに未焼成の電極材料を塗布するとともに、端面１１ａに連接する側面１１ｂ、主面１１ｃ及び稜部１１ｅの一部にも未焼成の電極材料を塗布する。塗布方法は、例えばディップ法である。ディップ法では、セラミック素体１１の端面１１ａ側を、導電性ペースト等の電極材料を含むディップ槽に浸漬させる。これにより、端面１１ａとほぼ同時に、側面１１ｂ、主面１１ｃ及び凹部２３にも、未焼成の電極材料を塗布できる。

【0081】

未焼成の電極材料は、焼き付け後の凹部被覆部２７と、側面被覆部２６ｂ及び主面被覆部２６ｃと、が相互に離間するように、薄く塗布される。但し、塗布した時点ではこれらが離間していなくてもよい。電極材料の塗布厚みは、浸漬時間や引き上げ速度、電極材料の粘度等により調整可能である。

【0082】

なお、下地膜の形成方法はディップ法に限定されず、例えば印刷法やスパッタ法等、あるいはこれらを組み合わせた方法でもよい。

【0083】

続いて、未焼成の電極材料を焼き付ける。焼き付けは、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。焼き付け時には、各面に形成された電極材料が熱により収縮する。電極材料の収縮率は、セラミック素体１１の収縮率よりも大きい。このため、各面に塗布された電極材料が、稜部１１ｅから離間する方向に向かって引張応力を生じる。これにより、凹部被覆部２７と、側面被覆部２６ｂ及び主面被覆部２６ｃと、が相互に離間して形成される。

【0084】

（ステップＳ０６：メッキ膜形成）
ステップＳ０６では、端面被覆部２６ａ、側面被覆部２６ｂ、主面被覆部２６ｃ及び凹部被覆部２７を連続的に覆うメッキ膜２２を形成する。具体的に、下地膜２１が形成された積層セラミックコンデンサ１０を、中間膜２８及び表層膜２９のそれぞれに対応するメッキ液に浸漬させて電解メッキを行う。これにより、中間膜２８及び表層膜２９の複数層を有するメッキ膜２２が形成される。

【0085】

以上により、図１～３に示す積層セラミックコンデンサ１０が製造される。本実施形態では、積層チップＣにサイドマージン部１１９が後付けされることにより、内部電極１１２，１１３の端部の位置がＹ軸方向に０．５μｍの範囲内で相互に揃っている。これにより、セラミック素体１１内において容量形成部１６の占める体積の割合を高め、積層セラミックコンデンサ１０のサイズを大きくすることなく大容量化を図ることができる。

【0086】

［他の実施形態］
以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

【0087】

各サイドマージン部１９を形成するセラミックシートの枚数は３枚に限定されない。例えば、サイドマージン部１９を形成するセラミックシートを２枚以上４枚以下とすることで、所望の形状の凹部２３を形成できるとともに、貼り付け後のサイドマージン部１９の剥がれ等の不具合を防止できる。

【0088】

例えば、以上の実施形態では異なるセラミックシートが積層された積層シートＳを貼り付けることで未焼成のサイドマージン部１１９を形成すると説明したが、複数のセラミックシートを一枚ずつ貼り付けても良い。

【0089】

また、セラミックシートを貼り付ける方法もシートの打ち抜きに限定されず、所定のサイズに予め切断したセラミックシートを側面Ｃｂに貼り付けてもよい。

【0090】

あるいは、サイドマージン部１９は、熱収縮率の異なるセラミック材料を、積層チップＣの側面Ｃｂに層状に塗布することで形成されてもよい。これによっても、熱収縮率の異なる複数のサイドマージン部の積層構造を形成することができる。

【0091】

また、カバー部１８を熱収縮率の異なる複数のセラミックシートで形成することで、凹部を形成することもできる。この場合は、内部電極の周囲にサイドマージン部分が形成された複数のセラミックシートを積層し、そのＺ軸方向上下に熱収縮率が徐々に大きくなるような複数のセラミックシートを積層する。これにより、カバー部形成用のセラミックシートの外縁部に凹部を含む稜部が形成される。

【0092】

さらに、セラミック材料の熱収縮によって凹部を形成する方法に限定されず、直方体形状に形成されたセラミック素体の稜部を研削することによって凹部を形成してもよい。

【0093】

また、積層セラミックコンデンサは、Ｚ軸方向に沿う方向の寸法がＹ軸方に沿う方向の寸法よりも大きい、いわゆる高背型とすることができる。

【実施例0094】

つぎに、実施例に対する衝撃付加試験の結果について、比較例と共に説明する。実施例は、実施形態の積層セラミックコンデンサ１０に対応し、以下に示す寸法とされたものである。比較例は、図７（Ｂ）や図８（Ｂ）のような積層セラミックコンデンサ５０を以下に示す寸法としたものである。

【0095】

以下に、衝撃付加試験の条件を示す。
設備（試験装置）：
ＩＭＹ株式会社製 ｉ２２０
試験方法：
指定のプラスチックケースに試験対象品（積層セラミックコンデンサ）を入れて振動させる。
試験対象品寸法：
０６０３（長さ×幅×高さ＝０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）
試験対象数：
７，０００個（０６０３形状想定）
振動周波数：
１０Ｈｚ
サイクル数：
６００回
評価方法：
実体顕微鏡にて目視評価（ｎ＝１００個）

【0096】

試験結果を図１８に示す。実施例におけるクラック発生率は概ね３％程度であった。これに対し、比較例におけるクラック発生率は概ね１５％程度であった。このように、実施例は、比較例に対比して衝撃に対する信頼性が高い。

【0097】

試験に供された各試験対象品は、振動することで衝撃が付加される。比較例では、第１稜線部１２４ａと第２稜線部１２４ｂから入力される衝撃力の方向が概ね一致する。このため、衝撃力は分散せずに、容量形成部５６が存在する方向に伝搬され易いと考えられる（図８（Ｂ）参照）。この結果、クラック発生率も高いと考えられる。一方、実施例では、第１稜線部２４ａと第２稜線部２４ｂから入力される衝撃力の方向が異なっている。このため、衝撃力が相殺され、容量形成部１６が存在する方向に伝播される衝撃力が緩和されると考えられる（図８（Ａ）参照）。この結果、クラック発生率が低いと考えられる。

【0098】

このように、実施例は、比較例に対比して衝撃に対する信頼性が高いことが確認された。

【0099】

上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ１０について説明したが、本発明はセラミック層と内部電極とが積層された積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。

【符号の説明】

【0100】

１０…積層セラミックコンデンサ
１１…セラミック素体
１１ａ…端面
１１ｂ…側面
１１ｃ…主面
１１ｅ…稜部
１２，１３…内部電極
１４ａ，１４ｂ…外部電極
２１…下地膜
２２…メッキ膜
２３…凹部
２４ａ…第１稜線部
２４ｂ…第2稜線部
２５…第１被覆部（端面被覆部）
２６ｂ，２６ｃ…第２被覆部（側面被覆部、主面被覆部）
２７…第３被覆部（凹部被覆部）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】