▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024146756
(43)【公開日】2024-10-15
(54)【発明の名称】回路基板及びその製造方法
(51)【国際特許分類】
H05K 3/18 20060101AFI20241004BHJP
【ＦＩ】
H05K3/18 J
【審査請求】未請求
【請求項の数】18
【出願形態】ＯＬ
(21)【出願番号】P 2024015090
(22)【出願日】2024-02-02
(31)【優先権主張番号】10-2023-0043105
(32)【優先日】2023-03-31
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】鄭 相 鎬
(72)【発明者】
【氏名】朴 鍾 殷
(72)【発明者】
【氏名】李 用 悳
(72)【発明者】
【氏名】金 起 煥
(72)【発明者】
【氏名】朴 昌 華
【テーマコード（参考）】
5E343
【Ｆターム（参考）】
5E343AA02
5E343AA13
5E343AA15
5E343AA17
5E343AA18
5E343BB23
5E343BB24
5E343BB25
5E343BB28
5E343BB34
5E343BB35
5E343BB44
5E343DD25
5E343DD33
5E343DD76
5E343EE53
5E343GG08
(57)【要約】
【課題】ビアホール内部に位置するシード層のカバレージを向上させて不良を最少化することができる回路基板及びその製造方法を提供する。
【解決手段】本発明による回路基板は、第１絶縁層と、第１絶縁層の上に配置される回路配線と、回路配線の少なくとも一部を覆い、回路配線の少なくとも一部と重畳し、互いに異なる傾斜角を有し、第１絶縁層の厚さ方向につながる第１側壁と第２側壁とを含み、ビアホールを有する第２絶縁層と、ビアホールの第１側壁と第２側壁を覆う第１シード層と、ビアホールに配置され、第１シード層を覆う第２シード層と、第２絶縁層の上部面に配置され、第２シード層と同一の物質を含む第３シード層と、第２シード層の上に配置される第１導電層と、第３シード層の上に配置される第２導電層と、を有する。
【選択図】図１
【解決手段】本発明による回路基板は、第１絶縁層と、第１絶縁層の上に配置される回路配線と、回路配線の少なくとも一部を覆い、回路配線の少なくとも一部と重畳し、互いに異なる傾斜角を有し、第１絶縁層の厚さ方向につながる第１側壁と第２側壁とを含み、ビアホールを有する第２絶縁層と、ビアホールの第１側壁と第２側壁を覆う第１シード層と、ビアホールに配置され、第１シード層を覆う第２シード層と、第２絶縁層の上部面に配置され、第２シード層と同一の物質を含む第３シード層と、第２シード層の上に配置される第１導電層と、第３シード層の上に配置される第２導電層と、を有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１絶縁層と、
前記第１絶縁層の上に配置される回路配線と、
前記回路配線の少なくとも一部を覆い、前記回路配線の少なくとも一部と重畳し、互いに異なる傾斜角を有し、前記第１絶縁層の厚さ方向につながる第１側壁と第２側壁とを含み、ビアホールを有する第２絶縁層と、
前記ビアホールの前記第１側壁と前記第２側壁を覆う第１シード層と、
前記ビアホールに配置され、前記第１シード層を覆う第２シード層と、
前記第２絶縁層の上部面に配置され、前記第２シード層と同一の物質を含む第３シード層と、
前記第２シード層の上に配置される第１導電層と、
前記第３シード層の上に配置される第２導電層と、を有することを特徴とする回路基板。
前記第１絶縁層の上に配置される回路配線と、
前記回路配線の少なくとも一部を覆い、前記回路配線の少なくとも一部と重畳し、互いに異なる傾斜角を有し、前記第１絶縁層の厚さ方向につながる第１側壁と第２側壁とを含み、ビアホールを有する第２絶縁層と、
前記ビアホールの前記第１側壁と前記第２側壁を覆う第１シード層と、
前記ビアホールに配置され、前記第１シード層を覆う第２シード層と、
前記第２絶縁層の上部面に配置され、前記第２シード層と同一の物質を含む第３シード層と、
前記第２シード層の上に配置される第１導電層と、
前記第３シード層の上に配置される第２導電層と、を有することを特徴とする回路基板。
【請求項2】
前記第１側壁は、前記第２絶縁層の上部面から延長され、
前記第２側壁は、前記第１側壁から前記回路配線の上部面まで延長されることを特徴とする請求項１に記載の回路基板。
前記第２側壁は、前記第１側壁から前記回路配線の上部面まで延長されることを特徴とする請求項１に記載の回路基板。
【請求項3】
前記回路配線の上部面を基準にした前記第１側壁の第１傾斜角は、前記第２側壁の第２傾斜角より小さいことを特徴とする請求項２に記載の回路基板。
【請求項4】
前記第１側壁の長さは、前記第２側壁の長さより小さいことを特徴とする請求項２に記載の回路基板。
【請求項5】
前記第１シード層は、
前記第１側壁を覆う第１上部シード層と、
前記第２側壁を覆う第１下部シード層と、
前記回路配線の上部面を覆う第１底シード層と、を含み、
前記第１下部シード層の厚さは、均一であることを特徴とする請求項２に記載の回路基板。
前記第１側壁を覆う第１上部シード層と、
前記第２側壁を覆う第１下部シード層と、
前記回路配線の上部面を覆う第１底シード層と、を含み、
前記第１下部シード層の厚さは、均一であることを特徴とする請求項２に記載の回路基板。
【請求項6】
前記第１上部シード層の最大厚さは、前記第１下部シード層の最大厚さより厚いことを特徴とする請求項５に記載の回路基板。
【請求項7】
前記第２シード層は
前記第１上部シード層を覆う第２上部シード層と、
前記第１下部シード層を覆う第２下部シード層と、
前記第１底シード層を覆う第２底シード層と、を含み、
前記第２下部シード層の厚さは、均一でないことを特徴とする請求項５に記載の回路基板。
前記第１上部シード層を覆う第２上部シード層と、
前記第１下部シード層を覆う第２下部シード層と、
前記第１底シード層を覆う第２底シード層と、を含み、
前記第２下部シード層の厚さは、均一でないことを特徴とする請求項５に記載の回路基板。
【請求項8】
前記第１導電層と前記第２導電層は、同一の物質を含むことを特徴とする請求項１に記載の回路基板。
【請求項9】
第１絶縁層の上に回路配線を形成する段階と、
前記第１絶縁層の上に前記回路配線を覆う第２絶縁層と、前記第２絶縁層を覆う保護フィルムと、を含む絶縁層を形成する段階と、
レーザー加工工程を用いて前記絶縁層に前記回路配線の少なくとも一部と重畳するビアホールを形成する段階と、
化学銅メッキ工程を用いて前記ビアホールの側壁及び前記保護フィルムの上部面を覆う第１シード層を形成する段階と、
前記保護フィルムを除去する段階と、
前記第１シード層の上に第２シード層及び第１導電層を形成する段階と、を有することを特徴とする回路基板の製造方法。
前記第１絶縁層の上に前記回路配線を覆う第２絶縁層と、前記第２絶縁層を覆う保護フィルムと、を含む絶縁層を形成する段階と、
レーザー加工工程を用いて前記絶縁層に前記回路配線の少なくとも一部と重畳するビアホールを形成する段階と、
化学銅メッキ工程を用いて前記ビアホールの側壁及び前記保護フィルムの上部面を覆う第１シード層を形成する段階と、
前記保護フィルムを除去する段階と、
前記第１シード層の上に第２シード層及び第１導電層を形成する段階と、を有することを特徴とする回路基板の製造方法。
【請求項10】
前記第２シード層及び第１導電層を形成する段階は、
スパッタリング工程を用いて前記第１シード層を覆うスパッタリングシード層を形成する段階と、
前記スパッタリングシード層の上に前記第１シード層に対応する第１開口部を有するレジスト層を形成する段階と、
メッキ工程を用いて前記第１開口部に位置する前記スパッタリングシード層の第１部分の上に第１導電層を形成する段階と、
前記レジスト層を除去する段階と、
エッチング工程を行って前記第１導電層と重畳する第２シード層を形成する段階と、を含むことを特徴とする請求項９に記載の回路基板の製造方法。
スパッタリング工程を用いて前記第１シード層を覆うスパッタリングシード層を形成する段階と、
前記スパッタリングシード層の上に前記第１シード層に対応する第１開口部を有するレジスト層を形成する段階と、
メッキ工程を用いて前記第１開口部に位置する前記スパッタリングシード層の第１部分の上に第１導電層を形成する段階と、
前記レジスト層を除去する段階と、
エッチング工程を行って前記第１導電層と重畳する第２シード層を形成する段階と、を含むことを特徴とする請求項９に記載の回路基板の製造方法。
【請求項11】
前記スパッタリング工程で、前記スパッタリングシード層の第２部分は前記第２絶縁層の上部面を覆い、
メッキ工程を用いて前記スパッタリングシード層の第２部分の上に第２導電層を形成する段階と、をさらに有し、
前記スパッタリングシード層の第２部分に対応する前記レジスト層の第２開口部を通じて、前記第２導電層が形成されることを特徴とする請求項１０に記載の回路基板の製造方法。
メッキ工程を用いて前記スパッタリングシード層の第２部分の上に第２導電層を形成する段階と、をさらに有し、
前記スパッタリングシード層の第２部分に対応する前記レジスト層の第２開口部を通じて、前記第２導電層が形成されることを特徴とする請求項１０に記載の回路基板の製造方法。
【請求項12】
前記第２シード層を形成すると同時に前記第２導電層と重畳する第３シード層を形成する段階をさらに有することを特徴とする請求項１１に記載の回路基板の製造方法。
【請求項13】
表面処理工程を用いて前記レーザー加工工程によって前記ビアホール内部に発生する残余物を除去する段階をさらに有し、
前記表面処理工程で、前記ビアホールの側壁中の前記保護フィルムに隣接した部分に凹の第１側壁が形成されることを特徴とする請求項１２に記載の回路基板の製造方法。
前記表面処理工程で、前記ビアホールの側壁中の前記保護フィルムに隣接した部分に凹の第１側壁が形成されることを特徴とする請求項１２に記載の回路基板の製造方法。
【請求項14】
前記回路配線の上部面を基準にした、前記ビアホールの側壁中の前記第１側壁の第１傾斜角は、残り部分である第２側壁の第２傾斜角より小さいことを特徴とする請求項１３に記載の回路基板の製造方法。
【請求項15】
前記第１シード層は、前記第１側壁及び前記第２側壁を覆い、
前記第２シード層は、前記第１側壁の全部及び前記第２側壁の一部を覆うことを特徴とする請求項１４に記載の回路基板の製造方法。
前記第２シード層は、前記第１側壁の全部及び前記第２側壁の一部を覆うことを特徴とする請求項１４に記載の回路基板の製造方法。
【請求項16】
前記第２シード層及び前記第３シード層は、前記第１導電層及び前記第２導電層と重畳しない前記スパッタリングシード層の第３部分をエッチングして形成することを特徴とする請求項１２に記載の回路基板の製造方法。
【請求項17】
前記保護フィルムを除去する段階は、前記保護フィルムを除去すると同時に、前記保護フィルムの上部面を覆う前記第１シード層の一部を除去することを特徴とする請求項９に記載の回路基板の製造方法。
【請求項18】
第１絶縁層と、
前記第１絶縁層の上に配置される回路配線と、
前記回路配線の少なくとも一部を覆い、前記回路配線の少なくとも一部と重畳し、ビアホールを有する第２絶縁層と、
前記ビアホールの側壁を覆う第１シード層と、
前記ビアホールに配置され前記第１シード層を覆う第２シード層と、
前記第２絶縁層の上部面に配置され前記第２シード層と同一の物質を含む第３シード層と、
前記第２シード層の上に配置される第１導電層と、
前記第３シード層の上に配置され前記第１導電層と同一の物質を含む第２導電層と、を有し、
前記第３シード層の厚さは、前記第１シード層の厚さより薄いことを特徴とする回路基板。
前記第１絶縁層の上に配置される回路配線と、
前記回路配線の少なくとも一部を覆い、前記回路配線の少なくとも一部と重畳し、ビアホールを有する第２絶縁層と、
前記ビアホールの側壁を覆う第１シード層と、
前記ビアホールに配置され前記第１シード層を覆う第２シード層と、
前記第２絶縁層の上部面に配置され前記第２シード層と同一の物質を含む第３シード層と、
前記第２シード層の上に配置される第１導電層と、
前記第３シード層の上に配置され前記第１導電層と同一の物質を含む第２導電層と、を有し、
前記第３シード層の厚さは、前記第１シード層の厚さより薄いことを特徴とする回路基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、回路基板及びその製造方法に関し、特に、ビアホール内部に位置するシード層のカバレージを向上させて不良を最少化することができる回路基板及びその製造方法に関する。
【背景技術】
【0002】
近年、高集積の回路基板が要求されるにつれて微細回路の実現が必要である。
微細回路を実現するためにはシード層（ｓｅｅｄ ｌａｙｅｒ）の厚さを低めなければならないが、一般的な化学銅メッキ工程では限界があってスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程で低い厚さのシード層を形成する。
微細回路を実現するためにはシード層（ｓｅｅｄ ｌａｙｅｒ）の厚さを低めなければならないが、一般的な化学銅メッキ工程では限界があってスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程で低い厚さのシード層を形成する。
【0003】
しかし、ビアホールの深さが深い場合に、ビアホール内部にスパッタリング工程で形成するシード層は、カバレージ（ｃｏｖｅｒａｇｅ）が良くない。
即ち、ビアホールの底に行くほどカバレージが低まるので、ビアホール内部に未メッキ領域が発生する可能性がある。
このような状態でビアホール内部のシード層をシードにしてメッキ工程で導電層を形成する場合、未メッキ領域にボイド（ｖｏｉｄ）不良が発生する可能性がある。
即ち、ビアホールの底に行くほどカバレージが低まるので、ビアホール内部に未メッキ領域が発生する可能性がある。
このような状態でビアホール内部のシード層をシードにしてメッキ工程で導電層を形成する場合、未メッキ領域にボイド（ｖｏｉｄ）不良が発生する可能性がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平９－１９９６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は上記従来の回路基板における問題点に鑑みてなされたものであって、本発明の目的は、ビアホール内部に位置するシード層のカバレージを向上させて不良を最少化することができる回路基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【0006】
上記目的を達成するためになされた本発明による回路基板は、第１絶縁層と、前記第１絶縁層の上に配置される回路配線と、前記回路配線の少なくとも一部を覆い、前記回路配線の少なくとも一部と重畳し、互いに異なる傾斜角を有し、前記第１絶縁層の厚さ方向につながる第１側壁と第２側壁とを含み、ビアホールを有する第２絶縁層と、前記ビアホールの前記第１側壁と前記第２側壁を覆う第１シード層と、前記ビアホールに配置され、前記第１シード層を覆う第２シード層と、前記第２絶縁層の上部面に配置され、前記第２シード層と同一の物質を含む第３シード層と、前記第２シード層の上に配置される第１導電層と、前記第３シード層の上に配置される第２導電層と、を有することを特徴とする。
【0007】
前記第１側壁は、前記第２絶縁層の上部面から延長され、前記第２側壁は、前記第１側壁から前記回路配線の上部面まで延長されることが好ましい。
前記回路配線の上部面を基準にした前記第１側壁の第１傾斜角は、前記第２側壁の第２傾斜角より小さいことが好ましい。
前記第１側壁の長さは、前記第２側壁の長さより小さいことが好ましい。
前記第１シード層は、前記第１側壁を覆う第１上部シード層と、前記第２側壁を覆う第１下部シード層と、前記回路配線の上部面を覆う第１底シード層と、を含み、前記第１下部シード層の厚さは、均一であることが好ましい。
前記第１上部シード層の最大厚さは、前記第１下部シード層の最大厚さより厚いことが好ましい。
前記第２シード層は前記第１上部シード層を覆う第２上部シード層と、前記第１下部シード層を覆う第２下部シード層と、前記第１底シード層を覆う第２底シード層と、を含み、前記第２下部シード層の厚さは、均一でないことが好ましい。
前記第１導電層と前記第２導電層は、同一の物質を含むことが好ましい。
前記回路配線の上部面を基準にした前記第１側壁の第１傾斜角は、前記第２側壁の第２傾斜角より小さいことが好ましい。
前記第１側壁の長さは、前記第２側壁の長さより小さいことが好ましい。
前記第１シード層は、前記第１側壁を覆う第１上部シード層と、前記第２側壁を覆う第１下部シード層と、前記回路配線の上部面を覆う第１底シード層と、を含み、前記第１下部シード層の厚さは、均一であることが好ましい。
前記第１上部シード層の最大厚さは、前記第１下部シード層の最大厚さより厚いことが好ましい。
前記第２シード層は前記第１上部シード層を覆う第２上部シード層と、前記第１下部シード層を覆う第２下部シード層と、前記第１底シード層を覆う第２底シード層と、を含み、前記第２下部シード層の厚さは、均一でないことが好ましい。
前記第１導電層と前記第２導電層は、同一の物質を含むことが好ましい。
【0008】
上記目的を達成するためになされた本発明による回路基板の製造方法は、第１絶縁層の上に回路配線を形成する段階と、前記第１絶縁層の上に前記回路配線を覆う第２絶縁層と、前記第２絶縁層を覆う保護フィルムと、を含む絶縁層を形成する段階と、レーザー加工工程を用いて前記絶縁層に前記回路配線の少なくとも一部と重畳するビアホールを形成する段階と、化学銅メッキ工程を用いて前記ビアホールの側壁及び前記保護フィルムの上部面を覆う第１シード層を形成する段階と、前記保護フィルムを除去する段階と、前記第１シード層の上に第２シード層及び第１導電層を形成する段階と、を有することを特徴とする。
【0009】
前記第２シード層及び第１導電層を形成する段階は、スパッタリング工程を用いて前記第１シード層を覆うスパッタリングシード層を形成する段階と、前記スパッタリングシード層の上に前記第１シード層に対応する第１開口部を有するレジスト層を形成する段階と、メッキ工程を用いて前記第１開口部に位置する前記スパッタリングシード層の第１部分の上に第１導電層を形成する段階と、前記レジスト層を除去する段階と、エッチング工程を行って前記第１導電層と重畳する第２シード層を形成する段階と、を含むことが好ましい。
前記スパッタリング工程で、前記スパッタリングシード層の第２部分は前記第２絶縁層の上部面を覆い、メッキ工程を用いて前記スパッタリングシード層の第２部分の上に第２導電層を形成する段階と、をさらに有し、前記スパッタリングシード層の第２部分に対応する前記レジスト層の第２開口部を通じて、前記第２導電層が形成されることが好ましい。
前記第２シード層を形成すると同時に前記第２導電層と重畳する第３シード層を形成する段階をさらに有することが好ましい。
表面処理工程を用いて前記レーザー加工工程によって前記ビアホール内部に発生する残余物を除去する段階をさらに有し、前記表面処理工程で、前記ビアホールの側壁中の前記保護フィルムに隣接した部分に凹の第１側壁が形成されることが好ましい。
前記回路配線の上部面を基準にした、前記ビアホールの側壁中の前記第１側壁の第１傾斜角は、残り部分である第２側壁の第２傾斜角より小さいことが好ましい。
前記第１シード層は、前記第１側壁及び前記第２側壁を覆い、前記第２シード層は、前記第１側壁の全部及び前記第２側壁の一部を覆うことが好ましい。
前記第２シード層及び前記第３シード層は、前記第１導電層及び前記第２導電層と重畳しない前記スパッタリングシード層の第３部分をエッチングして形成することが好ましい。
前記保護フィルムを除去する段階は、前記保護フィルムを除去すると同時に、前記保護フィルムの上部面を覆う前記第１シード層の一部を除去することが好ましい。
前記スパッタリング工程で、前記スパッタリングシード層の第２部分は前記第２絶縁層の上部面を覆い、メッキ工程を用いて前記スパッタリングシード層の第２部分の上に第２導電層を形成する段階と、をさらに有し、前記スパッタリングシード層の第２部分に対応する前記レジスト層の第２開口部を通じて、前記第２導電層が形成されることが好ましい。
前記第２シード層を形成すると同時に前記第２導電層と重畳する第３シード層を形成する段階をさらに有することが好ましい。
表面処理工程を用いて前記レーザー加工工程によって前記ビアホール内部に発生する残余物を除去する段階をさらに有し、前記表面処理工程で、前記ビアホールの側壁中の前記保護フィルムに隣接した部分に凹の第１側壁が形成されることが好ましい。
前記回路配線の上部面を基準にした、前記ビアホールの側壁中の前記第１側壁の第１傾斜角は、残り部分である第２側壁の第２傾斜角より小さいことが好ましい。
前記第１シード層は、前記第１側壁及び前記第２側壁を覆い、前記第２シード層は、前記第１側壁の全部及び前記第２側壁の一部を覆うことが好ましい。
前記第２シード層及び前記第３シード層は、前記第１導電層及び前記第２導電層と重畳しない前記スパッタリングシード層の第３部分をエッチングして形成することが好ましい。
前記保護フィルムを除去する段階は、前記保護フィルムを除去すると同時に、前記保護フィルムの上部面を覆う前記第１シード層の一部を除去することが好ましい。
【0010】
また、上記目的を達成するためになされた本発明による回路基板は、第１絶縁層と、前記第１絶縁層の上に配置される回路配線と、前記回路配線の少なくとも一部を覆い、前記回路配線の少なくとも一部と重畳し、ビアホールを有する第２絶縁層と、前記ビアホールの側壁を覆う第１シード層と、前記ビアホールに配置され前記第１シード層を覆う第２シード層と、前記第２絶縁層の上部面に配置され前記第２シード層と同一の物質を含む第３シード層と、前記第２シード層の上に配置される第１導電層と、前記第３シード層の上に配置され前記第１導電層と同一の物質を含む第２導電層と、を有し、前記第３シード層の厚さは、前記第１シード層の厚さより薄いことを特徴とする。
【発明の効果】
【0011】
本発明に係る回路基板及びその製造方法によれば、絶縁層の上部面に付着された保護フィルムを剥離する前にビアホール内部に化学銅メッキ工程を行ってシード層を形成することによって、ビアホール内部に位置するシード層のカバレージを向上させることができる。
したがって、ビアホール内部に未メッキ領域の発生を最少化して不良を最少化することができるので、ビアホール内に位置する導電層の信頼性を確保することができる。
また、ビアホールを除いた絶縁層の上部面に付着された保護フィルムによって絶縁層の上部面には化学銅メッキ工程によるシード層が形成されず、スパッタリング工程によるシード層のみが形成されるので、絶縁層の上部面に位置するシード層の厚さを低めることができ微細回路パターンを実現するのが容易である。
したがって、ビアホール内部に未メッキ領域の発生を最少化して不良を最少化することができるので、ビアホール内に位置する導電層の信頼性を確保することができる。
また、ビアホールを除いた絶縁層の上部面に付着された保護フィルムによって絶縁層の上部面には化学銅メッキ工程によるシード層が形成されず、スパッタリング工程によるシード層のみが形成されるので、絶縁層の上部面に位置するシード層の厚さを低めることができ微細回路パターンを実現するのが容易である。
【図面の簡単な説明】
【0012】
【図1】本発明の一実施形態による回路基板の概略構成を示す断面図である。
【図3】本発明の一実施形態による回路基板の製造方法を説明するための順次に示す断面図である。
【図4】本発明の一実施形態による回路基板の製造方法を説明するための順次に示す断面図である。
【図5】本発明の一実施形態による回路基板の製造方法を説明するための順次に示す断面図である。
【図6】本発明の一実施形態による回路基板の製造方法を説明するための順次に示す断面図である。
【図7】本発明の一実施形態による回路基板の製造方法を説明するための順次に示す断面図である。
【発明を実施するための形態】
【0013】
次に、本発明に係る回路基板及びその製造方法を実施するための形態の具体例を図面を参照しながら説明する。
【0014】
以下、添付した図面を参照して本発明の様々な実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施することができるように詳しく説明する。
本発明は、様々の異なる形態に実現することができ、ここで説明する実施形態に限定されない。
本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一又は類似の構成要素については、同一の参照符号を付けるようにする。
また、添付した図面は、本明細書に開示された実施形態を容易に理解することができるようにするためのものに過ぎず、添付された図面によって本明細書に開示された技術的思想が制限されず、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むと理解されなければならない。
本発明は、様々の異なる形態に実現することができ、ここで説明する実施形態に限定されない。
本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一又は類似の構成要素については、同一の参照符号を付けるようにする。
また、添付した図面は、本明細書に開示された実施形態を容易に理解することができるようにするためのものに過ぎず、添付された図面によって本明細書に開示された技術的思想が制限されず、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むと理解されなければならない。
【0015】
また、図面に示した各構成の大きさ及び厚さは説明の便宜のために任意に示したので、本発明が必ずしも図示されたところに限定されない。
図面において様々の層及び領域を明確に表現するために厚さを拡大して示した。
そして図面において、説明の便宜のために、一部層及び領域の厚さを誇張して示した。
また、層、膜、領域、板などの部分が他の部分“の上に”又は“上に”あるという時、これは他の部分“の直上に”ある場合だけでなく、その中間にまた他の部分がある場合も含む。
逆に、ある部分が他の部分“の直上に”あるという時には中間に他の部分がないことを意味する。
また、基準となる部分“の上に”又は“上に”あるというのは基準となる部分の上又は下に位置することであり、必ずしも重力反対方向に向かって“の上に”又は“上に”位置することを意味するのではない。
図面において様々の層及び領域を明確に表現するために厚さを拡大して示した。
そして図面において、説明の便宜のために、一部層及び領域の厚さを誇張して示した。
また、層、膜、領域、板などの部分が他の部分“の上に”又は“上に”あるという時、これは他の部分“の直上に”ある場合だけでなく、その中間にまた他の部分がある場合も含む。
逆に、ある部分が他の部分“の直上に”あるという時には中間に他の部分がないことを意味する。
また、基準となる部分“の上に”又は“上に”あるというのは基準となる部分の上又は下に位置することであり、必ずしも重力反対方向に向かって“の上に”又は“上に”位置することを意味するのではない。
【0016】
また、明細書全体で、ある部分がある構成要素を“含む”という時、これは特に反対になる記載がない限り他の構成要素を除くのではなく他の構成要素をさらに含むことができることを意味する。
また、明細書全体で、“平面上”という時、これは対象部分を上から見た時を意味し、“断面上”という時、これは対象部分を垂直に切断した断面を横から見た時を意味する。
また、明細書全体で、“連結（接続）される”という時、これは二つ以上の構成要素が直接的に連結（接続）されることのみを意味するのではなく、二つ以上の構成要素が他の構成要素を通じて間接的に連結（接続）されること、物理的に連結（接続）されることだけでなく電気的に連結（接続）されること、又は位置や機能によって異なる名称で称されたが一体であるのを意味し得る。
また、明細書全体で、“平面上”という時、これは対象部分を上から見た時を意味し、“断面上”という時、これは対象部分を垂直に切断した断面を横から見た時を意味する。
また、明細書全体で、“連結（接続）される”という時、これは二つ以上の構成要素が直接的に連結（接続）されることのみを意味するのではなく、二つ以上の構成要素が他の構成要素を通じて間接的に連結（接続）されること、物理的に連結（接続）されることだけでなく電気的に連結（接続）されること、又は位置や機能によって異なる名称で称されたが一体であるのを意味し得る。
【0017】
以下、図面を参照して本発明の実施形態と変形例を詳細に説明する。
図１は、本発明の一実施形態による回路基板の概略構成を示す断面図であり、図２は、図１の一部拡大断面図である。
図１及び図２に示したように、本発明の一実施形態による回路基板は、第１絶縁層１００、回路配線２００、第２絶縁層３００、第１シード層４００、第２シード層５００、第３シード層６００、第１導電層７００、そして第２導電層８００を含む。
図１は、本発明の一実施形態による回路基板の概略構成を示す断面図であり、図２は、図１の一部拡大断面図である。
図１及び図２に示したように、本発明の一実施形態による回路基板は、第１絶縁層１００、回路配線２００、第２絶縁層３００、第１シード層４００、第２シード層５００、第３シード層６００、第１導電層７００、そして第２導電層８００を含む。
【0018】
第１絶縁層１００は、エポキシ樹脂、ポリイミド（ｐｏｌｙｉｍｉｄｅ）などのような熱硬化性樹脂、ポリエチレン（ＰＥ）、ポリカーボネート（ＰＣ）、ポリ塩化ビニル（ＰＶＣ）などのような熱可塑性樹脂、又はこれらと共にガラス繊維又は無機フィラーのような補強材を含む樹脂などを含む。
例えば、第１絶縁層１００は、プレプレグ（Ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄｕｐ Ｆｉｌｍ）、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅ－ａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）などを含む。
例えば、第１絶縁層１００は、プレプレグ（Ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄｕｐ Ｆｉｌｍ）、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅ－ａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）などを含む。
【0019】
回路配線２００は、第１絶縁層１００の上に位置し、電気的信号を伝達する。
回路配線２００は、多様なパターンに配置される。
回路配線２００は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質を含み得る。
本実施形態で、回路配線２００は、一つの層として図に示しているが、必ずしもこれに限定されるのではなく、複数の層で配置できる。
回路配線２００は、多様なパターンに配置される。
回路配線２００は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質を含み得る。
本実施形態で、回路配線２００は、一つの層として図に示しているが、必ずしもこれに限定されるのではなく、複数の層で配置できる。
【0020】
第２絶縁層３００は、回路配線２００を覆い、回路配線２００の一部と重畳するビアホールＶＨを有する。
第２絶縁層３００は、エポキシ樹脂、ポリイミド（ｐｏｌｙｉｍｉｄｅ）などのような熱硬化性樹脂、ポリエチレン（ＰＥ）、ポリカーボネート（ＰＣ）、ポリ塩化ビニル（ＰＶＣ）などのような熱可塑性樹脂、又はこれらと共にガラス繊維又は無機フィラーのような補強材を含む樹脂などを含み得る。
例えば、第２絶縁層３００は、プレプレグ（Ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄｕｐ Ｆｉｌｍ）、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅ－ａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）などを含み得る。
特に、ＡＢＦは、味の素（登録商標）ファインテクノカンパニー（Ａｊｉｎｏｍｏｔｏ Ｆｉｎｅ－Ｔｅｃｈｎｏ Ｃｏｍｐａｎｙ，Ｉｎｃ．）から購入可能な重合体エポキシフィルムであり得る。
第２絶縁層３００は、エポキシ樹脂、ポリイミド（ｐｏｌｙｉｍｉｄｅ）などのような熱硬化性樹脂、ポリエチレン（ＰＥ）、ポリカーボネート（ＰＣ）、ポリ塩化ビニル（ＰＶＣ）などのような熱可塑性樹脂、又はこれらと共にガラス繊維又は無機フィラーのような補強材を含む樹脂などを含み得る。
例えば、第２絶縁層３００は、プレプレグ（Ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄｕｐ Ｆｉｌｍ）、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅ－ａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）などを含み得る。
特に、ＡＢＦは、味の素（登録商標）ファインテクノカンパニー（Ａｊｉｎｏｍｏｔｏ Ｆｉｎｅ－Ｔｅｃｈｎｏ Ｃｏｍｐａｎｙ，Ｉｎｃ．）から購入可能な重合体エポキシフィルムであり得る。
【0021】
第２絶縁層３００のビアホールＶＨは、傾斜した側壁ＳＷを有する。
ビアホールＶＨの側壁ＳＷは、互いに異なる傾斜角を有し、第１絶縁層１００の厚さ方向につながる第１側壁ＳＷ１及び第２側壁ＳＷ２を含む。
第１側壁ＳＷ１は、第２絶縁層３００の上部面３００ｕから延長されて位置する上部側壁であり、第２側壁ＳＷ２は、第１側壁ＳＷ１から回路配線２００の上部面２００ｕまで延長される下部側壁である。
第２側壁ＳＷ２は、側壁ＳＷの大部分を占め、第２側壁ＳＷ２の最大長さＬ２は、第１側壁ＳＷ１の最大長さＬ１よりさらに大きい。
第１側壁ＳＷ１は、ビアホールＶＨの側壁に発生した残余物、例えばスミア（ｓｍｅａｒ）を、化学的薬品を用いて除去するデスミア（ｄｅｓｍｅａｒ）工程で発生する凹部、例えば、クレビス（ｃｒｅｖｉｃｅ）であり得る。
第１側壁ＳＷ１及び第２側壁ＳＷ２は、回路配線２００の上部面２００ｕを基準にして反時計回り方向に鋭角を有する。
この時、回路配線２００の上部面２００ｕを基準にした第１側壁ＳＷ１の第１傾斜角θ１は、第２側壁ＳＷ２の第２傾斜角θ２よりさらに小さい。
ビアホールＶＨの側壁ＳＷは、互いに異なる傾斜角を有し、第１絶縁層１００の厚さ方向につながる第１側壁ＳＷ１及び第２側壁ＳＷ２を含む。
第１側壁ＳＷ１は、第２絶縁層３００の上部面３００ｕから延長されて位置する上部側壁であり、第２側壁ＳＷ２は、第１側壁ＳＷ１から回路配線２００の上部面２００ｕまで延長される下部側壁である。
第２側壁ＳＷ２は、側壁ＳＷの大部分を占め、第２側壁ＳＷ２の最大長さＬ２は、第１側壁ＳＷ１の最大長さＬ１よりさらに大きい。
第１側壁ＳＷ１は、ビアホールＶＨの側壁に発生した残余物、例えばスミア（ｓｍｅａｒ）を、化学的薬品を用いて除去するデスミア（ｄｅｓｍｅａｒ）工程で発生する凹部、例えば、クレビス（ｃｒｅｖｉｃｅ）であり得る。
第１側壁ＳＷ１及び第２側壁ＳＷ２は、回路配線２００の上部面２００ｕを基準にして反時計回り方向に鋭角を有する。
この時、回路配線２００の上部面２００ｕを基準にした第１側壁ＳＷ１の第１傾斜角θ１は、第２側壁ＳＷ２の第２傾斜角θ２よりさらに小さい。
【0022】
第１シード層４００は、ビアホールＶＨの側壁ＳＷ及び回路配線２００の上部面２００ｕを覆う。
第１シード層４００は、第１側壁ＳＷ１を覆う第１上部シード層４１０、第２側壁ＳＷ２を覆う第１下部シード層４２０、及び回路配線２００の上部面２００ｕを覆う第１底シード層４３０を含む。
第１上部シード層４１０、第１下部シード層４２０、及び第１底シード層４３０は、連続して一体に形成される。
第１上部シード層４１０、第２側壁ＳＷ２を覆う第１下部シード層４２０、及び回路配線２００の上部面２００ｕを覆う第１底シード層４３０において、第１シード層４００は、化学銅メッキ工程で形成するので、第１下部シード層４２０の最大厚さｔ２は、第１底シード層４３０の最大厚さｔ３と同一であり、第１下部シード層４２０の厚さは、均一であり得る。
また、第１側壁ＳＷ１の第１傾斜角θ１は、第２側壁ＳＷ２の第２傾斜角θ２よりさらに小さなクレビス（ｃｒｅｖｉｃｅ）形状を有するので、クレビス形状の第１側壁ＳＷ１に位置する第１上部シード層４１０の最大厚さｔ１は、第１下部シード層４２０の最大厚さｔ２よりさらに厚い。
第１シード層４００は、第１側壁ＳＷ１を覆う第１上部シード層４１０、第２側壁ＳＷ２を覆う第１下部シード層４２０、及び回路配線２００の上部面２００ｕを覆う第１底シード層４３０を含む。
第１上部シード層４１０、第１下部シード層４２０、及び第１底シード層４３０は、連続して一体に形成される。
第１上部シード層４１０、第２側壁ＳＷ２を覆う第１下部シード層４２０、及び回路配線２００の上部面２００ｕを覆う第１底シード層４３０において、第１シード層４００は、化学銅メッキ工程で形成するので、第１下部シード層４２０の最大厚さｔ２は、第１底シード層４３０の最大厚さｔ３と同一であり、第１下部シード層４２０の厚さは、均一であり得る。
また、第１側壁ＳＷ１の第１傾斜角θ１は、第２側壁ＳＷ２の第２傾斜角θ２よりさらに小さなクレビス（ｃｒｅｖｉｃｅ）形状を有するので、クレビス形状の第１側壁ＳＷ１に位置する第１上部シード層４１０の最大厚さｔ１は、第１下部シード層４２０の最大厚さｔ２よりさらに厚い。
【0023】
第２シード層５００は、ビアホールＶＨに配置され、第１シード層４００を覆う。
第２シード層５００は、第２絶縁層３００の上部面３００ｕ及び第１上部シード層４１０を覆う第２上部シード層５１０、第１下部シード層４２０の一部を覆う第２下部シード層５２０、及び第１底シード層４３０を覆う第２底シード層５３０を含む。
ここで、第２シード層５００は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程で形成されたスパッタリングシード層６０（図６参照）をパターニングして形成するので、傾斜した第２側壁ＳＷ２に対応して位置する第２下部シード層５２０の厚さｔ２は、均一でなくてもよい。
第２シード層５００は、第２絶縁層３００の上部面３００ｕ及び第１上部シード層４１０を覆う第２上部シード層５１０、第１下部シード層４２０の一部を覆う第２下部シード層５２０、及び第１底シード層４３０を覆う第２底シード層５３０を含む。
ここで、第２シード層５００は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程で形成されたスパッタリングシード層６０（図６参照）をパターニングして形成するので、傾斜した第２側壁ＳＷ２に対応して位置する第２下部シード層５２０の厚さｔ２は、均一でなくてもよい。
【0024】
このように、第２シード層５００の第２下部シード層５２０の厚さｔ２が均一でなくても第１シード層４００の第１下部シード層４２０の厚さが均一であるので、ビアホールＶＨの傾斜した第２側壁ＳＷ２を第１下部シード層４２０が全て覆うことができる。
このような第２シード層５００は、チタン（Ｔｉ）及び銅（Ｃｕ）の二重層で形成される。
また、第２シード層５００の厚さは、第１シード層４００の厚さより薄い。
例えば、第１シード層４００は、５００ｎｍ～８００ｎｍの厚さを有し、第２シード層５００は、２００ｎｍ以下の厚さを有する。
このような第２シード層５００は、チタン（Ｔｉ）及び銅（Ｃｕ）の二重層で形成される。
また、第２シード層５００の厚さは、第１シード層４００の厚さより薄い。
例えば、第１シード層４００は、５００ｎｍ～８００ｎｍの厚さを有し、第２シード層５００は、２００ｎｍ以下の厚さを有する。
【0025】
第３シード層６００は、第２絶縁層３００の上部面３００ｕに配置される。
第３シード層６００は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程で形成されるスパッタリングシード層６０（図６参照）をパターニングして第２シード層５００と同時に形成されるので、第２シード層５００と同一の物質を含む。
このような第３シード層６００の厚さは、第１シード層４００の厚さより薄い。
第３シード層６００は、チタン（Ｔｉ）及び銅（Ｃｕ）の二重層で形成される。
第３シード層６００は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程で形成されるスパッタリングシード層６０（図６参照）をパターニングして第２シード層５００と同時に形成されるので、第２シード層５００と同一の物質を含む。
このような第３シード層６００の厚さは、第１シード層４００の厚さより薄い。
第３シード層６００は、チタン（Ｔｉ）及び銅（Ｃｕ）の二重層で形成される。
【0026】
第１導電層７００は、第２シード層５００の上に配置される。
第１導電層７００は、第１シード層４００及び第２シード層５００を含むシード層ＳＥＬをシード（ｓｅｅｄ）にして化学メッキ工程で形成される。
第１導電層７００は、ビアホールＶＨを満たし、ビア（ｖｉａ）を成す。
第１導電層７００は、銅（Ｃｕ）などの物質からなり得る。
第１導電層７００は、第１シード層４００及び第２シード層５００を含むシード層ＳＥＬをシード（ｓｅｅｄ）にして化学メッキ工程で形成される。
第１導電層７００は、ビアホールＶＨを満たし、ビア（ｖｉａ）を成す。
第１導電層７００は、銅（Ｃｕ）などの物質からなり得る。
【0027】
このように、ビアホールＶＨの側壁ＳＷを全て覆う第１シード層４００及び第２シード層５００を含むシード層ＳＥＬをシード（ｓｅｅｄ）にしてビアホールＶＨ内部に第１導電層７００を形成するので、ビアホールＶＨ内部に未メッキ領域が発生しない。
したがって、ビアホールＶＨ内部でボイド不良などが発生するのを最少化することができる。
第２導電層８００は、第３シード層６００の上に配置される。
第２導電層８００は、第１導電層７００を形成する化学メッキ工程で同時に形成されるので、第１導電層７００と同一の物質を含む。
したがって、ビアホールＶＨ内部でボイド不良などが発生するのを最少化することができる。
第２導電層８００は、第３シード層６００の上に配置される。
第２導電層８００は、第１導電層７００を形成する化学メッキ工程で同時に形成されるので、第１導電層７００と同一の物質を含む。
【0028】
以下、図１及び図２と共に図３～図７を参照して、本発明の一実施形態による回路基板の製造方法について詳しく説明する。
図３～図７は、本発明の一実施形態による回路基板の製造方法を説明するための順次に示す断面図である。
図３～図７は、本発明の一実施形態による回路基板の製造方法を説明するための順次に示す断面図である。
【0029】
図３に示すように、第１絶縁層１００の上に回路配線２００を形成する。
そして、第１絶縁層１００の上に回路配線２００を覆う絶縁層１０を形成する。
絶縁層１０は、第２絶縁層３００、及び第２絶縁層３００を覆う保護フィルム２０を含む。
本実施形態で、第２絶縁層３００は、ＡＢＦを含むが、必ずしもこれに限定されるのではなく、多様な材質からなり得る。
また、本実施形態で、保護フィルム２０は、ＰＥＴを含むが、必ずしもこれに限定されるのではなく、多様な材質からなり得る。
そして、第１絶縁層１００の上に回路配線２００を覆う絶縁層１０を形成する。
絶縁層１０は、第２絶縁層３００、及び第２絶縁層３００を覆う保護フィルム２０を含む。
本実施形態で、第２絶縁層３００は、ＡＢＦを含むが、必ずしもこれに限定されるのではなく、多様な材質からなり得る。
また、本実施形態で、保護フィルム２０は、ＰＥＴを含むが、必ずしもこれに限定されるのではなく、多様な材質からなり得る。
【0030】
そして、レーザー加工工程を用いて絶縁層１０に回路配線２００の一部と重畳するビアホールＶＨを形成する。
本実施形態のレーザー加工工程ではＣＯ２レーザーを用いるが、必ずしもこれに限定されるのではなく、多様なレーザーを用いてレーザー加工工程を行うことができる。
そして、デスミア（ｄｅｓｍｅａｒ）工程のような表面処理工程を用いてレーザー加工工程によってビアホールＶＨ内部に発生する残余物、例えばスミア（ｓｍｅａｒ）を除去する。
このような表面処理工程で、ビアホールＶＨの側壁ＳＷ中の保護フィルム２０に隣接した部分に凹の第１側壁ＳＷ１が形成される。
このような第１側壁ＳＷ１の第１傾斜角θ１は、側壁中の残り部分である第２側壁ＳＷ２の第２傾斜角θ２より小さい。
本実施形態のレーザー加工工程ではＣＯ２レーザーを用いるが、必ずしもこれに限定されるのではなく、多様なレーザーを用いてレーザー加工工程を行うことができる。
そして、デスミア（ｄｅｓｍｅａｒ）工程のような表面処理工程を用いてレーザー加工工程によってビアホールＶＨ内部に発生する残余物、例えばスミア（ｓｍｅａｒ）を除去する。
このような表面処理工程で、ビアホールＶＨの側壁ＳＷ中の保護フィルム２０に隣接した部分に凹の第１側壁ＳＷ１が形成される。
このような第１側壁ＳＷ１の第１傾斜角θ１は、側壁中の残り部分である第２側壁ＳＷ２の第２傾斜角θ２より小さい。
【0031】
図４に示すように、化学銅メッキ工程を用いてビアホールＶＨの側壁ＳＷ及び保護フィルム２０の上部面２０ｕを覆う第１シード層４００を形成する。
具体的には、第１シード層４００は、保護フィルム２０の上部面２０ｕ、第１側壁ＳＷ１、第２側壁ＳＷ２、及び、ビアホールＶＨによって露出された回路配線２００の上部面２００ｕを覆う。
具体的には、第１シード層４００は、保護フィルム２０の上部面２０ｕ、第１側壁ＳＷ１、第２側壁ＳＷ２、及び、ビアホールＶＨによって露出された回路配線２００の上部面２００ｕを覆う。
【0032】
図５に示すように、保護フィルム２０を除去する。
この時、保護フィルム２０の上部面２０ｕを覆う第１シード層４００の一部が共に除去される。
ビアホールＶＨ内に第１側壁ＳＷ１が形成されて保護フィルム２０と第２絶縁層３００が既に一部分離されているので、保護フィルム２０を第２絶縁層３００から分離することが容易であるので、ビアホールＶＨ内の第１シード層４００が剥がれて損傷する現象は発生しない。
したがって、第２絶縁層３００の上部面３００ｕには第１シード層４００が位置しない。
即ち、第１シード層４００は、第１側壁ＳＷ１を覆う第１上部シード層４１０、第２側壁ＳＷ２を覆う第１下部シード層４２０、及び回路配線２００の上部面２００ｕを覆う第１底シード層４３０を含む。
この時、保護フィルム２０の上部面２０ｕを覆う第１シード層４００の一部が共に除去される。
ビアホールＶＨ内に第１側壁ＳＷ１が形成されて保護フィルム２０と第２絶縁層３００が既に一部分離されているので、保護フィルム２０を第２絶縁層３００から分離することが容易であるので、ビアホールＶＨ内の第１シード層４００が剥がれて損傷する現象は発生しない。
したがって、第２絶縁層３００の上部面３００ｕには第１シード層４００が位置しない。
即ち、第１シード層４００は、第１側壁ＳＷ１を覆う第１上部シード層４１０、第２側壁ＳＷ２を覆う第１下部シード層４２０、及び回路配線２００の上部面２００ｕを覆う第１底シード層４３０を含む。
【0033】
図６に示すように、スパッタリング工程を用いてスパッタリングシード層６０を形成する。
スパッタリングシード層６０は、ビアホールＶＨに位置する第１シード層４００を覆う第１部分（６１、６２、６３）、第２絶縁層３００の上部面３００ｕを覆い以後工程で形成される第２導電層８００に対応する第２部分６４、及び第２絶縁層３００の上部面３００ｕを覆い以後工程で除去される第３部分６５を含む。
このようなスパッタリングシード層６０中のビアホールＶＨの側壁に位置する部分６２の厚さは、均一でなくてもよい。
即ち、ビアホールＶＨの側壁ＳＷが傾斜した形態を有するので、垂直下方にスパッタリングされるスパッタリングシード層６０中の傾斜した側壁ＳＷに位置する部分６２の厚さは、均一に形成されなくてもよい。
スパッタリングシード層６０は、ビアホールＶＨに位置する第１シード層４００を覆う第１部分（６１、６２、６３）、第２絶縁層３００の上部面３００ｕを覆い以後工程で形成される第２導電層８００に対応する第２部分６４、及び第２絶縁層３００の上部面３００ｕを覆い以後工程で除去される第３部分６５を含む。
このようなスパッタリングシード層６０中のビアホールＶＨの側壁に位置する部分６２の厚さは、均一でなくてもよい。
即ち、ビアホールＶＨの側壁ＳＷが傾斜した形態を有するので、垂直下方にスパッタリングされるスパッタリングシード層６０中の傾斜した側壁ＳＷに位置する部分６２の厚さは、均一に形成されなくてもよい。
【0034】
図７に示すように、スパッタリングシード層６０の上にレジスト層ＳＲを形成する。
レジスト層ＳＲは、第１導電層７００に対応する第１開口部ＯＨ１と第２導電層８００に対応する第２開口部ＯＨ２を有する。
第１開口部ＯＨ１は、ビアホールＶＨと重畳して位置し、第１開口部ＯＨ１の最大幅Ｄ１は、ビアホールＶＨの最大幅Ｄ２より大きい。
そして、メッキ工程を用いて第１開口部ＯＨ１によって露出されたスパッタリングシード層６０の第１部分（６１、６２、６３）の上に第１導電層７００を形成し、第２開口部ＯＨ２によって露出されたスパッタリングシード層６０の第２部分６４の上に第２導電層８００を形成する。
したがって、第１導電層７００と第２導電層８００は、同一の物質からなり得る。
この時、第１開口部ＯＨ１の最大幅Ｄ１は、ビアホールＶＨの最大幅Ｄ２より大きいので、第１開口部ＯＨ１に形成される第１導電層７００はビアホールＶＨを完全に満たすことができる。
レジスト層ＳＲは、第１導電層７００に対応する第１開口部ＯＨ１と第２導電層８００に対応する第２開口部ＯＨ２を有する。
第１開口部ＯＨ１は、ビアホールＶＨと重畳して位置し、第１開口部ＯＨ１の最大幅Ｄ１は、ビアホールＶＨの最大幅Ｄ２より大きい。
そして、メッキ工程を用いて第１開口部ＯＨ１によって露出されたスパッタリングシード層６０の第１部分（６１、６２、６３）の上に第１導電層７００を形成し、第２開口部ＯＨ２によって露出されたスパッタリングシード層６０の第２部分６４の上に第２導電層８００を形成する。
したがって、第１導電層７００と第２導電層８００は、同一の物質からなり得る。
この時、第１開口部ＯＨ１の最大幅Ｄ１は、ビアホールＶＨの最大幅Ｄ２より大きいので、第１開口部ＯＨ１に形成される第１導電層７００はビアホールＶＨを完全に満たすことができる。
【0035】
図１及び図２に示しているように、レジスト層ＳＲを除去する。
そして、第１導電層７００及び第２導電層８００の下にそれぞれ重畳して位置するスパッタリングシード層６０の第１部分（６１、６２、６３）及び第２部分６４を除いた、外部に露出されるスパッタリングシード層６０の第３部分６５を除去して第２シード層５００及び第３シード層６００を形成する。
第２シード層５００は、ビアホールＶＨ内部に形成され第１シード層４００の上に位置する。
ここで、第２シード層５００は、第２絶縁層３００の上部面３００ｕ及び第１上部シード層４１０を覆う第２上部シード層５１０、第１下部シード層４２０の一部を覆う第２下部シード層５２０、及び第１底シード層４３０を覆う第２底シード層５３０を含む。
ここで、第２下部シード層５２０の厚さは、均一でなくてもよい。
そして、第３シード層６００は、第２絶縁層３００の上部面３００ｕに位置する。
そして、第１導電層７００及び第２導電層８００の下にそれぞれ重畳して位置するスパッタリングシード層６０の第１部分（６１、６２、６３）及び第２部分６４を除いた、外部に露出されるスパッタリングシード層６０の第３部分６５を除去して第２シード層５００及び第３シード層６００を形成する。
第２シード層５００は、ビアホールＶＨ内部に形成され第１シード層４００の上に位置する。
ここで、第２シード層５００は、第２絶縁層３００の上部面３００ｕ及び第１上部シード層４１０を覆う第２上部シード層５１０、第１下部シード層４２０の一部を覆う第２下部シード層５２０、及び第１底シード層４３０を覆う第２底シード層５３０を含む。
ここで、第２下部シード層５２０の厚さは、均一でなくてもよい。
そして、第３シード層６００は、第２絶縁層３００の上部面３００ｕに位置する。
【0036】
このように、本発明の一実施形態では第２絶縁層３００の上部面３００ｕに付着された保護フィルム２０を剥離する前にビアホールＶＨ内部に化学銅メッキ工程を行って第１シード層４００を形成し、スパッタリング工程を行って第１シード層４００の上に第２シード層５００を形成することによって、ビアホールＶＨ内部に位置するシード層（４００、５００）のカバレージを向上させることができる。
したがって、ビアホールＶＨ内部に未メッキ領域の発生を最少化して不良を最少化することができるので、ビアホールＶＨ内に位置する第１導電層７００の信頼性を確保することができる。
また、ビアホールＶＨを除いた第２絶縁層３００の上部面３００ｕに付着された保護フィルム２０によって第２絶縁層３００の上部面３００ｕには化学銅メッキ工程による第１シード層４００が形成されず、スパッタリング工程による第２シード層のみが形成されるので、第２絶縁層３００の上部面３００ｕに位置する第２シード層５００の厚さを低めることができて微細回路パターンを実現することが容易である。
したがって、ビアホールＶＨ内部に未メッキ領域の発生を最少化して不良を最少化することができるので、ビアホールＶＨ内に位置する第１導電層７００の信頼性を確保することができる。
また、ビアホールＶＨを除いた第２絶縁層３００の上部面３００ｕに付着された保護フィルム２０によって第２絶縁層３００の上部面３００ｕには化学銅メッキ工程による第１シード層４００が形成されず、スパッタリング工程による第２シード層のみが形成されるので、第２絶縁層３００の上部面３００ｕに位置する第２シード層５００の厚さを低めることができて微細回路パターンを実現することが容易である。
【0037】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0038】
６０ スパッタリングシード層
１００ 第１絶縁層
２００ 回路配線
３００ 第２絶縁層
４００ 第１シード層
４１０ 第１上部シード層
４２０ 第１下部シード層
４３０ 第１底シード層
５００ 第２シード層
５１０ 第２上部シード層
５２０ 第２下部シード層
５３０ 第２底シード層
６００ 第３シード層
７００ 第１導電層
８００ 第２導電層
ＯＨ１ 第１開口部
ＯＨ２ 第２開口部
ＶＨ ビアホール
１００ 第１絶縁層
２００ 回路配線
３００ 第２絶縁層
４００ 第１シード層
４１０ 第１上部シード層
４２０ 第１下部シード層
４３０ 第１底シード層
５００ 第２シード層
５１０ 第２上部シード層
５２０ 第２下部シード層
５３０ 第２底シード層
６００ 第３シード層
７００ 第１導電層
８００ 第２導電層
ＯＨ１ 第１開口部
ＯＨ２ 第２開口部
ＶＨ ビアホール
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
