ホーム > 特許ランキング > 住友電気工業株式会社
特開2024-147239１ビットデジタル－アナログ変換器、信号処理装置、送信機、および変換方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024147239
(43)【公開日】2024-10-16
(54)【発明の名称】１ビットデジタル－アナログ変換器、信号処理装置、送信機、および変換方法
(51)【国際特許分類】
H03M 3/02 20060101AFI20241008BHJP
【ＦＩ】
H03M3/02
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023060131
(22)【出願日】2023-04-03
【国等の委託研究の成果に係る記載事項】（出願人による申告）令和２年度、国立研究開発法人新エネルギー・産業技術総合開発機構「ポスト５Ｇ情報通信システム基盤強化研究開発事業／ポスト５Ｇ情報通信システムの開発」に関する委託研究、産業技術力強化法第１７条の適用を受ける特許出願
(71)【出願人】
【識別番号】000002130
【氏名又は名称】住友電気工業株式会社
(74)【代理人】
【識別番号】110000280
【氏名又は名称】弁理士法人サンクレスト国際特許事務所
(72)【発明者】
【氏名】前畠 貴
【テーマコード（参考）】
5J064
【Ｆターム（参考）】
5J064BA03
5J064BB14
5J064BC07
5J064BC11
5J064BC16
(57)【要約】
【課題】遷移期間の波形部分の歪による影響が生じない信号を生成することができる技術を提供する。
【解決手段】１ビットデジタル－アナログ変換器１２は、１ビットのデジタル入力信号に基づいて再生クロック信号およびリカバリ信号を出力するクロックデータリカバリ回路２０と、再生クロック信号に基づくアナログパルス列が与えられるスイッチ２８と、を備え、スイッチ２８は、リカバリ信号によって断続制御され、リカバリ信号に応じてアナログパルス列を断続したアナログパルス信号を出力する。
【選択図】図３
【解決手段】１ビットデジタル－アナログ変換器１２は、１ビットのデジタル入力信号に基づいて再生クロック信号およびリカバリ信号を出力するクロックデータリカバリ回路２０と、再生クロック信号に基づくアナログパルス列が与えられるスイッチ２８と、を備え、スイッチ２８は、リカバリ信号によって断続制御され、リカバリ信号に応じてアナログパルス列を断続したアナログパルス信号を出力する。
【選択図】図３
【特許請求の範囲】
【請求項1】
１ビットのデジタル入力信号に基づいて再生クロック信号およびリカバリ信号を出力するクロックデータリカバリ回路と、
前記再生クロック信号に基づくアナログパルス列が与えられるスイッチと、を備え、
前記スイッチは、前記リカバリ信号によって断続制御され、前記リカバリ信号に応じて前記アナログパルス列を断続したアナログパルス信号を出力する
１ビットデジタル－アナログ変換器。
前記再生クロック信号に基づくアナログパルス列が与えられるスイッチと、を備え、
前記スイッチは、前記リカバリ信号によって断続制御され、前記リカバリ信号に応じて前記アナログパルス列を断続したアナログパルス信号を出力する
１ビットデジタル－アナログ変換器。
【請求項2】
前記アナログパルス列は、時間軸に沿って交互に並ぶ、前記再生クロック信号から得られる複数のパルスと、所定の時間間隔を有する複数の無信号期間と、を含む
請求項１に記載の１ビットデジタル－アナログ変換器。
請求項１に記載の１ビットデジタル－アナログ変換器。
【請求項3】
前記再生クロック信号に基づいて前記アナログパルス列を生成するパルス生成器をさらに備える
請求項２に記載の１ビットデジタル－アナログ変換器。
請求項２に記載の１ビットデジタル－アナログ変換器。
【請求項4】
前記パルス生成器は、前記再生クロック信号のうちの一部のみを増幅するように設定された動作点を有する増幅回路を含む
請求項３に記載の１ビットデジタル－アナログ変換器。
請求項３に記載の１ビットデジタル－アナログ変換器。
【請求項5】
前記リカバリ信号における一定レベル期間内に前記パルスが配置されるように前記再生クロック信号の位相または前記アナログパルス列の位相を調整する位相器をさらに備える
請求項２に記載の１ビットデジタル－アナログ変換器。
請求項２に記載の１ビットデジタル－アナログ変換器。
【請求項6】
前記再生クロック信号に含まれる高調波成分を前記再生クロック信号から除去するバンドパスフィルタをさらに備える
請求項１に記載の１ビットデジタル－アナログ変換器。
請求項１に記載の１ビットデジタル－アナログ変換器。
【請求項7】
前記１ビットのデジタル入力信号は、ΔΣ変調器によって変調された量子化信号である
請求項１から請求項６のいずれか一項に記載の１ビットデジタル－アナログ変換器。
請求項１から請求項６のいずれか一項に記載の１ビットデジタル－アナログ変換器。
【請求項8】
ΔΣ変調器と、
前記ΔΣ変調器が出力する量子化信号が１ビットのデジタル入力信号として与えられる請求項１に記載の１ビットデジタル－アナログ変換器と、を備える
信号処理装置。
前記ΔΣ変調器が出力する量子化信号が１ビットのデジタル入力信号として与えられる請求項１に記載の１ビットデジタル－アナログ変換器と、を備える
信号処理装置。
【請求項9】
ＲＦ信号をΔΣ変調するΔΣ変調器と、
前記ΔΣ変調器が出力する量子化信号が１ビットのデジタル入力信号として与えられる請求項１に記載の１ビットデジタル－アナログ変換器と、
前記アナログパルス信号を無線送信する送信部と、を備える
送信機。
前記ΔΣ変調器が出力する量子化信号が１ビットのデジタル入力信号として与えられる請求項１に記載の１ビットデジタル－アナログ変換器と、
前記アナログパルス信号を無線送信する送信部と、を備える
送信機。
【請求項10】
１ビットのデジタル入力信号を変換する変換方法であって、
前記デジタル入力信号に基づいて再生クロック信号およびリカバリ信号を生成するステップと、
前記再生クロック信号に基づいてアナログパルス列を生成するステップと、
前記リカバリ信号に応じて前記アナログパルス列を断続したアナログパルス信号を生成するステップと、を含む
変換方法。
前記デジタル入力信号に基づいて再生クロック信号およびリカバリ信号を生成するステップと、
前記再生クロック信号に基づいてアナログパルス列を生成するステップと、
前記リカバリ信号に応じて前記アナログパルス列を断続したアナログパルス信号を生成するステップと、を含む
変換方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、１ビットデジタル－アナログ変換器、信号処理装置、送信機、および変換方法に関する。
【背景技術】
【0002】
特許文献１には、ＲＦ信号を送信する送信機が開示されている。この送信機は、ΔΣ変調器を備えている。
ΔΣ変調器が生成する量子化信号は、所定の周波数（ターゲット周波数）においてＲＦ信号をアナログ信号成分として含む。
特許文献１は、ΔΣ変調後のパルス信号の波形において、立ち上がり波形部分および立ち下がり波形部分が非対象となるように波形が歪むと、信号成分としてパルス信号に含まれるＲＦ信号の品質を低下させること、を開示する。
ΔΣ変調器が生成する量子化信号は、所定の周波数（ターゲット周波数）においてＲＦ信号をアナログ信号成分として含む。
特許文献１は、ΔΣ変調後のパルス信号の波形において、立ち上がり波形部分および立ち下がり波形部分が非対象となるように波形が歪むと、信号成分としてパルス信号に含まれるＲＦ信号の品質を低下させること、を開示する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１４－１４０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
一般に、ΔΣ変調器の後段には１ビットデジタル－アナログ変換器が設けられる。１ビットデジタル－アナログ変換器は、ΔΣ変調器が生成するデジタル信号である量子化信号を２つの電圧レベル（２状態）のパルス信号として出力する。
よって、１ビットデジタル－アナログ変換器は、ΔΣ変調の信号波形に生じる上述の歪（立ち下がり波形部分と立ち下がり波形部分との非対象性）を助長している可能性がある他、１ビットデジタル－アナログ変換器自身が上述の歪を生じさせている可能性がある。
このため、立ち下がり波形部分および立ち下がり波形部分といった遷移期間の波形部分の歪による影響が生じない信号を生成することができる１ビットデジタル－アナログ変換器が望まれる。
よって、１ビットデジタル－アナログ変換器は、ΔΣ変調の信号波形に生じる上述の歪（立ち下がり波形部分と立ち下がり波形部分との非対象性）を助長している可能性がある他、１ビットデジタル－アナログ変換器自身が上述の歪を生じさせている可能性がある。
このため、立ち下がり波形部分および立ち下がり波形部分といった遷移期間の波形部分の歪による影響が生じない信号を生成することができる１ビットデジタル－アナログ変換器が望まれる。
【0005】
なお、１ビットデジタル－アナログ変換器が出力する信号波形の遷移期間に生じる歪は、ΔΣ変調器の量子化信号以外の他のデジタル信号を変換する際においても、そのデジタル信号の特性に影響を与えることが考えられる。よって、上記課題は、ΔΣ変調器の量子化信号以外のデジタル信号を変換する１ビットデジタル－アナログ変換器が有する課題でもある。
【課題を解決するための手段】
【0006】
実施形態である１ビットデジタル－アナログ変換器は、１ビットのデジタル入力信号に基づいて再生クロック信号およびリカバリ信号を出力するクロックデータリカバリ回路と、前記再生クロック信号に基づくアナログパルス列が与えられるスイッチと、を備える。前記スイッチは、前記リカバリ信号によって断続制御され、前記リカバリ信号に応じて前記アナログパルス列を断続したアナログパルス信号を出力する。
【発明の効果】
【0007】
本開示によれば、遷移期間の波形部分の歪による影響が生じない信号を生成することができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
最初に実施形態の内容を列記して説明する。
［実施形態の概要］
（１）実施形態である１ビットデジタル－アナログ変換器は、１ビットのデジタル入力信号に基づいて再生クロック信号およびリカバリ信号を出力するクロックデータリカバリ回路と、前記再生クロック信号に基づくアナログパルス列が与えられるスイッチと、を備える。前記スイッチは、前記リカバリ信号によって断続制御され、前記リカバリ信号に応じて前記アナログパルス列を断続したアナログパルス信号を出力する。
［実施形態の概要］
（１）実施形態である１ビットデジタル－アナログ変換器は、１ビットのデジタル入力信号に基づいて再生クロック信号およびリカバリ信号を出力するクロックデータリカバリ回路と、前記再生クロック信号に基づくアナログパルス列が与えられるスイッチと、を備える。前記スイッチは、前記リカバリ信号によって断続制御され、前記リカバリ信号に応じて前記アナログパルス列を断続したアナログパルス信号を出力する。
【0010】
上記構成によれば、アナログパルス信号は、再生クロック信号に基づくアナログパルス列を断続することで生成される。
よって、アナログパルス信号は、デジタル入力信号およびリカバリ信号の遷移期間（立ち下がり波形部分および立ち下がり波形部分の期間）に関係なく生成される。
このため、デジタル入力信号およびリカバリ信号の遷移期間の波形部分に歪が存在していたとしても、アナログパルス信号は、デジタル入力信号およびリカバリ信号が有する歪を引き継ぐことがない。
この結果、遷移期間における波形部分の歪による影響が生じない信号としてアナログパルス信号を生成することができる。
よって、アナログパルス信号は、デジタル入力信号およびリカバリ信号の遷移期間（立ち下がり波形部分および立ち下がり波形部分の期間）に関係なく生成される。
このため、デジタル入力信号およびリカバリ信号の遷移期間の波形部分に歪が存在していたとしても、アナログパルス信号は、デジタル入力信号およびリカバリ信号が有する歪を引き継ぐことがない。
この結果、遷移期間における波形部分の歪による影響が生じない信号としてアナログパルス信号を生成することができる。
【0011】
（２）上記（１）に記載の１ビットデジタル－アナログ変換器において、前記アナログパルス列は、時間軸に沿って交互に並ぶ、前記再生クロック信号から得られる複数のパルスと、所定の時間間隔を有する複数の無信号期間と、を含んでいてもよい。
この場合、無信号期間でアナログパルス列が断続されるようにスイッチを制御することができる。よって、スイッチの断続に伴う過渡成分が生じるのを抑制でき、スイッチの断続による歪の発生を抑制することができる。
この場合、無信号期間でアナログパルス列が断続されるようにスイッチを制御することができる。よって、スイッチの断続に伴う過渡成分が生じるのを抑制でき、スイッチの断続による歪の発生を抑制することができる。
【0012】
（３）上記（１）または（２）の１ビットデジタル－アナログ変換器において、前記再生クロック信号に基づいて前記アナログパルス列を生成するパルス生成器をさらに備えていてもよい。
（４）さらに（３）の前記パルス生成器は、前記再生クロック信号のうちの一部のみを増幅するように設定された動作点を有する増幅回路を含むものであってもよい。
この場合、パルス生成器は、再生クロック信号のうちの一部を増幅する期間において、再生クロック信号のうちの一部を出力する。一方、再生クロック信号のうちの一部を増幅する期間以外の期間は、無信号期間となる。よって、増幅回路を用いることで、交互に並ぶ、複数のパルスと、複数の無信号期間と、を含むアナログパルス信号を得ることができる。
（４）さらに（３）の前記パルス生成器は、前記再生クロック信号のうちの一部のみを増幅するように設定された動作点を有する増幅回路を含むものであってもよい。
この場合、パルス生成器は、再生クロック信号のうちの一部を増幅する期間において、再生クロック信号のうちの一部を出力する。一方、再生クロック信号のうちの一部を増幅する期間以外の期間は、無信号期間となる。よって、増幅回路を用いることで、交互に並ぶ、複数のパルスと、複数の無信号期間と、を含むアナログパルス信号を得ることができる。
【0013】
（５）上記（２）の１ビットデジタル－アナログ変換器において、前記リカバリ信号における一定レベル期間内に前記パルスが配置されるように前記再生クロック信号の位相または前記アナログパルス列の位相を調整する位相器をさらに備えることがある。
この場合、リカバリ信号において時間軸に沿って並ぶ遷移期間同士の間にパルスを配置させることができる。
この場合、リカバリ信号において時間軸に沿って並ぶ遷移期間同士の間にパルスを配置させることができる。
【0014】
（６）上記（１）から（５）のいずれかの１ビットデジタル－アナログ変換器において、前記再生クロック信号に含まれる高調波成分を前記再生クロック信号から除去するバンドパスフィルタをさらに備えていてもよい。
この場合、高調波成分を除いた再生クロック信号が得られる。つまり、主として基本波成分を含む再生クロック信号が得られる。これにより、再生クロック信号に含まれる歪成分を抑制することができる。
この場合、高調波成分を除いた再生クロック信号が得られる。つまり、主として基本波成分を含む再生クロック信号が得られる。これにより、再生クロック信号に含まれる歪成分を抑制することができる。
【0015】
（７）上記（１）から（６）のいずれかの１ビットデジタル－アナログ変換器において、前記１ビットのデジタル入力信号は、ΔΣ変調器によって変調された量子化信号であってもよい。
この場合、ΔΣ変調器による量子化信号を、遷移期間における波形部分に生じる歪による影響を受けないアナログ信号に変換することができる。
この場合、ΔΣ変調器による量子化信号を、遷移期間における波形部分に生じる歪による影響を受けないアナログ信号に変換することができる。
【0016】
（８）また、他の観点から見た実施形態である信号処理装置は、ΔΣ変調器と、前記ΔΣ変調器が出力する量子化信号が１ビットのデジタル入力信号として与えられる上記（１）の１ビットデジタル－アナログ変換器と、を備える。
【0017】
（９）また、他の観点から見た実施形態である送信機は、ＲＦ信号をΔΣ変調するΔΣ変調器と、前記ΔΣ変調器が出力する量子化信号が１ビットのデジタル入力信号として与えられる上記（１）に記載の１ビットデジタル－アナログ変換器と、前記アナログパルス信号を無線送信する送信部と、を備える。
【0018】
（１０）また、他の観点から見た実施形態である変換方法は、１ビットのデジタル入力信号を変換する変換方法である。この変換方法は、前記デジタル入力信号に基づいて再生クロック信号およびリカバリ信号を生成するステップと、前記再生クロック信号に基づいてアナログパルス列を生成するステップと、前記リカバリ信号に応じて前記アナログパルス列を断続したアナログパルス信号を生成するステップと、を含む。
【0019】
［実施形態の詳細］
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
〔送信機の構成〕
図１は、送信機の一例を示すブロック図である。この送信機１は、例えば、第５世代移動体通信システムの基地局や移動端末において用いられる送信機である。
図１中、送信機１は、デジタル信号処理部２と、送信部３と、アンテナ４とを備えている。
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
〔送信機の構成〕
図１は、送信機の一例を示すブロック図である。この送信機１は、例えば、第５世代移動体通信システムの基地局や移動端末において用いられる送信機である。
図１中、送信機１は、デジタル信号処理部２と、送信部３と、アンテナ４とを備えている。
【0020】
デジタル信号処理部２には、デジタルの送信信号であるベースバンド信号Ｉ，Ｑが与えられる。デジタル信号処理部２は、ベースバンド信号Ｉ，Ｑに対して信号処理を行い、信号処理によって得られた２値レベルのパルス信号であるアナログパルス信号を送信部３へ与える。
送信部３は、デジタル信号処理部２からのアナログパルス信号を増幅し、アナログパルス信号に含まれるＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号をアンテナ４へ与える。
アンテナ４は、送信部３から与えられたＲＦ信号を無線波として空間に放射する。
送信機１が送信するＲＦ信号は、例えば、第４世代移動体通信システムにおいて用いられる周波数帯域の信号の他、第５世代移動体通信システムにおいて用いられる周波数帯域の信号を含む。
送信部３は、デジタル信号処理部２からのアナログパルス信号を増幅し、アナログパルス信号に含まれるＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号をアンテナ４へ与える。
アンテナ４は、送信部３から与えられたＲＦ信号を無線波として空間に放射する。
送信機１が送信するＲＦ信号は、例えば、第４世代移動体通信システムにおいて用いられる周波数帯域の信号の他、第５世代移動体通信システムにおいて用いられる周波数帯域の信号を含む。
【0021】
デジタル信号処理部２は、直交変調部６と、周波数変換部８と、ΔΣ変調器１０と、１ビットデジタル－アナログ変換器１２とを備える。
【0022】
直交変調部６は、デジタル信号処理によって、ベースバンド信号Ｉ，Ｑに対して一次変調としての直交変調を行う機能を有する。
直交変調部６は、ベースバンド信号Ｉ，Ｑに対して直交変調を行い、デジタル信号であるＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）信号を出力する。
ＩＦ信号は、図１に示すように、マルチ（多値）レベルの離散時間信号である。ＩＦ信号に含まれる各離散値は中間周波数の変調信号を表す。つまり、ＩＦ信号は、離散時間信号によって表された中間周波数の変調信号である。ＩＦ信号は、周波数変換部８へ与えられる。
直交変調部６は、ベースバンド信号Ｉ，Ｑに対して直交変調を行い、デジタル信号であるＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）信号を出力する。
ＩＦ信号は、図１に示すように、マルチ（多値）レベルの離散時間信号である。ＩＦ信号に含まれる各離散値は中間周波数の変調信号を表す。つまり、ＩＦ信号は、離散時間信号によって表された中間周波数の変調信号である。ＩＦ信号は、周波数変換部８へ与えられる。
【0023】
周波数変換部８は、デジタル信号処理によって、ＩＦ信号に対して周波数変換を行う機能を有する。また、周波数変換部８は、デジタル信号処理によって、ＩＦ信号をアップサンプリングする機能を有する。
周波数変換部８は、ＩＦ信号を中間周波数から無線周波数へ周波数変換（アップコンバート）する。
周波数変換部８によるアップサンプリングは、無線周波数に応じたサンプリング周波数となるように行われる。
周波数変換部８は、ＩＦ信号に対して、アップコンバートを行うとともにアップサンプリングを行い、デジタル信号であるＲＦ信号を出力する。
周波数変換部８が出力するＲＦ信号は、図１に示すように、マルチ（多値）レベルの離散時間信号である。ＲＦ信号に含まれる各離散値は無線周波数の変調信号を表す。ＲＦ信号は、離散時間信号によって表された無線周波数の変調信号である。ＲＦ信号は、ΔΣ変調器１０へ与えられる。
周波数変換部８は、ＩＦ信号を中間周波数から無線周波数へ周波数変換（アップコンバート）する。
周波数変換部８によるアップサンプリングは、無線周波数に応じたサンプリング周波数となるように行われる。
周波数変換部８は、ＩＦ信号に対して、アップコンバートを行うとともにアップサンプリングを行い、デジタル信号であるＲＦ信号を出力する。
周波数変換部８が出力するＲＦ信号は、図１に示すように、マルチ（多値）レベルの離散時間信号である。ＲＦ信号に含まれる各離散値は無線周波数の変調信号を表す。ＲＦ信号は、離散時間信号によって表された無線周波数の変調信号である。ＲＦ信号は、ΔΣ変調器１０へ与えられる。
【0024】
ΔΣ変調器（ＢＰ－ＤＳＭ）１０は、デジタル信号処理によって、ＲＦ信号に対して二次変調としてのΔΣ変調を行う機能を有する。本実施形態のΔΣ変調器１０は、バンドパス型のΔΣ変調器である。
ΔΣ変調器１０は、ＲＦ信号に対してΔΣ変調を行い、デジタル信号である量子化信号を出力する。
量子化信号は、図１に示すように、２値レベルの離散時間信号である。量子化信号は、ＲＦ信号を周波数成分として含んでいる。
ΔΣ変調器１０は、ＲＦ信号に対してΔΣ変調を行い、デジタル信号である量子化信号を出力する。
量子化信号は、図１に示すように、２値レベルの離散時間信号である。量子化信号は、ＲＦ信号を周波数成分として含んでいる。
【0025】
図２は、ΔΣ変調器１０が出力する量子化信号の周波数スペクトラムの一例を示す図である。
図２に示すように、量子化信号の周波数スペクトラムは、量子化雑音阻止帯域を有する。量子化雑音阻止帯域は、量子化信号に含まれる量子化雑音が阻止される帯域である。
図２に示すように、量子化信号の周波数スペクトラムは、量子化雑音阻止帯域を有する。量子化雑音阻止帯域は、量子化信号に含まれる量子化雑音が阻止される帯域である。
【0026】
量子化雑音阻止帯域は、ΔΣ変調器１０が有するループフィルタ（図示省略）の通過帯域によって定まる。ΔΣ変調器１０は、前記ループフィルタの通過帯域に対応する周波数帯域に量子化雑音阻止帯域を有する。
ループフィルタの通過帯域は、ＲＦ信号の周波数帯域を含む帯域に設定されている。
よって、図２に示すよう、ＲＦ信号は、量子化雑音阻止帯域に表れている。つまり、量子化信号は、量子化雑音阻止帯域内にＲＦ信号を周波数成分として含む。
このように、ΔΣ変調器１０は、ＲＦ信号を含む量子化信号を生成する。
ループフィルタの通過帯域は、ＲＦ信号の周波数帯域を含む帯域に設定されている。
よって、図２に示すよう、ＲＦ信号は、量子化雑音阻止帯域に表れている。つまり、量子化信号は、量子化雑音阻止帯域内にＲＦ信号を周波数成分として含む。
このように、ΔΣ変調器１０は、ＲＦ信号を含む量子化信号を生成する。
【0027】
図１に示すように、ΔΣ変調器１０が生成した量子化信号は、１ビットデジタル－アナログ変換器（１ｂｉｔＤＡＣ）１２へ与えられる。
１ビットデジタル－アナログ変換器１２は、１ビットのデジタル信号である量子化信号を、アナログパルス信号に変換する機能を有する。
量子化信号に基づいて変換されたアナログパルス信号は、２値レベルのパルス信号である。よって、アナログパルス信号も、量子化信号と同様、ＲＦ信号を周波数成分として含んでいる。アナログパルス信号は、送信部３へ与えられる。
なお、１ビットデジタル－アナログ変換器１２については、後に詳述する。
１ビットデジタル－アナログ変換器１２は、１ビットのデジタル信号である量子化信号を、アナログパルス信号に変換する機能を有する。
量子化信号に基づいて変換されたアナログパルス信号は、２値レベルのパルス信号である。よって、アナログパルス信号も、量子化信号と同様、ＲＦ信号を周波数成分として含んでいる。アナログパルス信号は、送信部３へ与えられる。
なお、１ビットデジタル－アナログ変換器１２については、後に詳述する。
【0028】
本実施形態の直交変調部６、周波数変換部８、ΔΣ変調器１０、および１ビットデジタル－アナログ変換器１２の一部は、ＣＰＵや記憶部等の含んだコンピュータによって構成することもできる。この場合、コンピュータは、前記記憶部に記憶されたコンピュータプログラム等を読み出して実行することによって上記各部６、８、１０、および１２が有する各機能部を実現することができる。
また、本実施形態の上記各部６、８、１０、および１２は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の半導体集積回路によって構成することができる。
また、本実施形態の上記各部６、８、１０、および１２は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の半導体集積回路によって構成することができる。
【0029】
送信部３は、電力増幅器１４と、バンドパスフィルタ（ＢＰＦ）１６とを備える。
電力増幅器１４は、１ビットデジタル－アナログ変換器１２から与えられるアナログパルス信号を増幅する。
電力増幅器１４により増幅されたアナログパルス信号は、バンドパスフィルタ１６へ与えられる。
電力増幅器１４は、１ビットデジタル－アナログ変換器１２から与えられるアナログパルス信号を増幅する。
電力増幅器１４により増幅されたアナログパルス信号は、バンドパスフィルタ１６へ与えられる。
【0030】
バンドパスフィルタ１６は、ＲＦ信号を通過させる通過帯域を持つ。
アナログパルス信号がバンドパスフィルタ１６に与えられると、バンドパスフィルタ１６は、ＲＦ信号を出力する。つまり、バンドパスフィルタ１６は、２値レベルのパルス信号であるアナログパルス信号からＲＦ信号の帯域外の周波数成分（雑音成分等）を除去する。
バンドパスフィルタ１６から出力されたＲＦ信号は、アンテナ４へ与えられ、無線波として空間に放射される。
アナログパルス信号がバンドパスフィルタ１６に与えられると、バンドパスフィルタ１６は、ＲＦ信号を出力する。つまり、バンドパスフィルタ１６は、２値レベルのパルス信号であるアナログパルス信号からＲＦ信号の帯域外の周波数成分（雑音成分等）を除去する。
バンドパスフィルタ１６から出力されたＲＦ信号は、アンテナ４へ与えられ、無線波として空間に放射される。
【0031】
〔１ビットデジタル－アナログ変換器の構成〕
図３は、実施形態に係る１ビットデジタル－アナログ変換器１２の構成を示すブロック図である。
１ビットデジタル－アナログ変換器１２（以下、１ｂｉｔＤＡＣ１２ともいう）は、入力端子１８と、ＣＤＲ（クロックアンドデータリカバリ回路）２０と、バンドパスフィルタ（ＢＰＦ）２２と、位相器２４と、パルス生成器２６と、スイッチ２８と、出力端子３０と、を備える。
入力端子１８には、１ビットのデジタル入力信号が与えられる。本実施形態において、デジタル入力信号は、ΔΣ変調器１０からの量子化信号である。また、１ｂｉｔＤＡＣ１２の出力端子３０からは、アナログパルス信号が出力される。アナログパルス信号は、上述のように、２値レベルのパルス信号である。
図３は、実施形態に係る１ビットデジタル－アナログ変換器１２の構成を示すブロック図である。
１ビットデジタル－アナログ変換器１２（以下、１ｂｉｔＤＡＣ１２ともいう）は、入力端子１８と、ＣＤＲ（クロックアンドデータリカバリ回路）２０と、バンドパスフィルタ（ＢＰＦ）２２と、位相器２４と、パルス生成器２６と、スイッチ２８と、出力端子３０と、を備える。
入力端子１８には、１ビットのデジタル入力信号が与えられる。本実施形態において、デジタル入力信号は、ΔΣ変調器１０からの量子化信号である。また、１ｂｉｔＤＡＣ１２の出力端子３０からは、アナログパルス信号が出力される。アナログパルス信号は、上述のように、２値レベルのパルス信号である。
【0032】
ΔΣ変調器１０からの量子化信号は、まず、ＣＤＲ２０へ与えられる。
ＣＤＲ２０は、クロック再生回路２０ａと、データ再生回路２０ｂと、を有する。
クロック再生回路２０ａは、量子化信号に基づいて量子化信号におけるクロック信号を抽出し再生する回路である。クロック再生回路２０ａは、量子化信号からクロック信号を抽出し再生した再生クロック信号を出力する。
再生クロック信号は、２値レベルの矩形波信号である。
ＣＤＲ２０は、クロック再生回路２０ａと、データ再生回路２０ｂと、を有する。
クロック再生回路２０ａは、量子化信号に基づいて量子化信号におけるクロック信号を抽出し再生する回路である。クロック再生回路２０ａは、量子化信号からクロック信号を抽出し再生した再生クロック信号を出力する。
再生クロック信号は、２値レベルの矩形波信号である。
【0033】
データ再生回路２０ｂは、量子化信号および再生クロック信号に基づいて、リカバリ信号を出力する。データ再生回路２０ｂは、サンプルホールド回路等を含んでおり、量子化信号を再生したリカバリ信号を出力する。リカバリ信号は、量子化信号と同様、ＲＦ信号を信号成分として含む。
リカバリ信号は、２値レベルの矩形波信号である。リカバリ信号は、Ｈｉレベルの電圧値と、Ｌｏレベルの電圧値と、によって１ビットの量子化信号を表す。例えば、量子化信号の１データは、リカバリ信号のＨｉレベルの電圧値に対応する。また、量子化信号の０データは、リカバリ信号のＬｏレベルの電圧値に対応する。
データ再生回路２０ｂは、量子化信号のデータに応じて電圧レベルを保持する機能を有していればよく、サンプルホールド回路以外に、インバータ回路や、フリップフロップ回路等を含んで構成することもできる。
リカバリ信号は、２値レベルの矩形波信号である。リカバリ信号は、Ｈｉレベルの電圧値と、Ｌｏレベルの電圧値と、によって１ビットの量子化信号を表す。例えば、量子化信号の１データは、リカバリ信号のＨｉレベルの電圧値に対応する。また、量子化信号の０データは、リカバリ信号のＬｏレベルの電圧値に対応する。
データ再生回路２０ｂは、量子化信号のデータに応じて電圧レベルを保持する機能を有していればよく、サンプルホールド回路以外に、インバータ回路や、フリップフロップ回路等を含んで構成することもできる。
【0034】
ＣＤＲ２０が生成した再生クロック信号は、ＢＰＦ２２に与えられる。
ＢＰＦ２２は、再生クロック信号に含まれる高調波成分を再生クロック信号から除去する機能を有する。再生クロック信号は、上述のように、矩形波信号であり、基本波成分の他、３倍波、５倍波といった高調波成分を含む。
ＢＰＦ２２を通過した再生クロック信号は、高調波成分が除去され、基本波成分を含む信号となる。つまり、ＢＰＦ２２を通過した再生クロック信号（ＢＰＦ２２の出力）は、基本波周波数の正弦波となる。
ＢＰＦ２２は、再生クロック信号に含まれる高調波成分を再生クロック信号から除去する機能を有する。再生クロック信号は、上述のように、矩形波信号であり、基本波成分の他、３倍波、５倍波といった高調波成分を含む。
ＢＰＦ２２を通過した再生クロック信号は、高調波成分が除去され、基本波成分を含む信号となる。つまり、ＢＰＦ２２を通過した再生クロック信号（ＢＰＦ２２の出力）は、基本波周波数の正弦波となる。
【0035】
ＢＰＦ２２を通過した再生クロック信号は、位相器２４へ与えられる。位相器２４は、再生クロック信号の位相を調整する機能を有する。位相器２４による位相調整については後に説明する。
【0036】
位相器２４の出力は、パルス生成器２６へ与えられる。
パルス生成器２６は、位相器２４の出力（再生クロック信号）に基づいて、アナログパルス列を生成する。パルス生成器２６は、Ｃ級増幅回路を含む。
アナログパルス列は、再生クロック信号から得られる複数のパルスを含む。アナログパルス列については、後に説明する。
パルス生成器２６は、位相器２４の出力（再生クロック信号）に基づいて、アナログパルス列を生成する。パルス生成器２６は、Ｃ級増幅回路を含む。
アナログパルス列は、再生クロック信号から得られる複数のパルスを含む。アナログパルス列については、後に説明する。
【0037】
パルス生成器２６が生成したアナログパルス列は、出力線路３２に与えられる。出力線路３２は、パルス生成器２６と、出力端子３０と、を接続する線路である。
スイッチ２８は、出力線路３２に設けられている。
スイッチ２８は、出力線路３２を接続状態（オン状態）、または、遮断状態（オフ状態）のいずれかの状態に維持する。スイッチ２８は、リカバリ信号によって断続制御される。
例えば、リカバリ信号の電圧値がＨｉレベルである場合、スイッチ２８は、出力線路３２を接続状態で維持する。また、リカバリ信号の電圧値がＨｉレベルよりも低い電圧である場合、スイッチ２８は、出力線路３２を遮断状態で維持する。
よって、スイッチ２８は、リカバリ信号に応じてアナログパルス列を断続した信号（アナログパルス信号）を出力する。
スイッチ２８は、例えば、半導体スイッチ等を含む。
スイッチ２８は、出力線路３２に設けられている。
スイッチ２８は、出力線路３２を接続状態（オン状態）、または、遮断状態（オフ状態）のいずれかの状態に維持する。スイッチ２８は、リカバリ信号によって断続制御される。
例えば、リカバリ信号の電圧値がＨｉレベルである場合、スイッチ２８は、出力線路３２を接続状態で維持する。また、リカバリ信号の電圧値がＨｉレベルよりも低い電圧である場合、スイッチ２８は、出力線路３２を遮断状態で維持する。
よって、スイッチ２８は、リカバリ信号に応じてアナログパルス列を断続した信号（アナログパルス信号）を出力する。
スイッチ２８は、例えば、半導体スイッチ等を含む。
【0038】
図４は、１ｂｉｔＤＡＣ１２における各部の出力の信号波形の一例を示す図である。
図４中、最上段には、データ再生回路２０ｂの出力であるリカバリ信号の信号波形が示されている。以降、上から順番に、ＢＰＦ２２の出力、位相器２４の出力、パルス生成器２６の出力（アナログパルス列）、およびスイッチ２８の出力（アナログパルス信号）の信号波形が示されている。
図４中、横軸は時間であり、各段の図における横軸（時間）は互いに対応している。
図４では、再生クロック信号がＢＰＦ２２に与えられてから、スイッチ２８から出力されるまでの各部における信号の変化を示している。
図４中、最上段には、データ再生回路２０ｂの出力であるリカバリ信号の信号波形が示されている。以降、上から順番に、ＢＰＦ２２の出力、位相器２４の出力、パルス生成器２６の出力（アナログパルス列）、およびスイッチ２８の出力（アナログパルス信号）の信号波形が示されている。
図４中、横軸は時間であり、各段の図における横軸（時間）は互いに対応している。
図４では、再生クロック信号がＢＰＦ２２に与えられてから、スイッチ２８から出力されるまでの各部における信号の変化を示している。
【0039】
図４中、最上段のリカバリ信号において、ＨはＨｉレベルの電圧値、ＬはＬｏレベルの電圧値を示している。リカバリ信号は、遷移期間ＰＴと、一定レベル期間ＰＣと、を有する。
遷移期間ＰＴと、一定レベル期間ＰＣと、は、時間軸上に交互に並んでいる。
遷移期間ＰＴは、パルス信号（矩形波信号）の波形のうちの立ち上がり波形部分または立ち下がり波形部分を含む期間である。立ち上がり波形部分は、ＬｏレベルからＨｉレベルへ立ち上がる波形部分である。立ち下がり波形部分は、ＨｉレベルからＬｏレベルへ立ち下がる波形部分である。
一定レベル期間ＰＣは、パルス信号（矩形波信号）の波形において、ＨｉレベルまたはＬｏレベルのうちのいずれかのレベルを示す電圧となっている期間である。なお、図４では、一定レベル期間ＰＣ１、ＰＣ２、ＰＣ３と示している。一定レベル期間ＰＣ１、ＰＣ２、ＰＣ３を総括して一定レベル期間ＰＣと呼ぶ。
遷移期間ＰＴと、一定レベル期間ＰＣと、は、時間軸上に交互に並んでいる。
遷移期間ＰＴは、パルス信号（矩形波信号）の波形のうちの立ち上がり波形部分または立ち下がり波形部分を含む期間である。立ち上がり波形部分は、ＬｏレベルからＨｉレベルへ立ち上がる波形部分である。立ち下がり波形部分は、ＨｉレベルからＬｏレベルへ立ち下がる波形部分である。
一定レベル期間ＰＣは、パルス信号（矩形波信号）の波形において、ＨｉレベルまたはＬｏレベルのうちのいずれかのレベルを示す電圧となっている期間である。なお、図４では、一定レベル期間ＰＣ１、ＰＣ２、ＰＣ３と示している。一定レベル期間ＰＣ１、ＰＣ２、ＰＣ３を総括して一定レベル期間ＰＣと呼ぶ。
【0040】
図４中、一定レベル期間ＰＣ１、ＰＣ３は、Ｈｉレベルを示す電圧となっている期間である。一定レベル期間ＰＣ２は、Ｌｏレベルを示す電圧となっている期間である。
【0041】
図４に示すように、ＢＰＦ２２の出力（再生クロック信号）は、正弦波である。上述のように、ＢＰＦ２２を通過した再生クロック信号（ＢＰＦ２２の出力）は、基本波周波数の正弦波である。
ＢＰＦ２２の出力の位相は、ＢＰＦ２２を通過することで、ＢＰＦ２２を通過する前の信号の位相に対して遅延が生じることがある。このため、ＢＰＦ２２の出力の山部は、リカバリ信号の遷移期間ＰＴ付近に現れている。ＢＰＦ２２の出力の山部は、一定レベル期間ＰＣに対してずれが生じている。
ＢＰＦ２２の出力の位相は、ＢＰＦ２２を通過することで、ＢＰＦ２２を通過する前の信号の位相に対して遅延が生じることがある。このため、ＢＰＦ２２の出力の山部は、リカバリ信号の遷移期間ＰＴ付近に現れている。ＢＰＦ２２の出力の山部は、一定レベル期間ＰＣに対してずれが生じている。
【0042】
図４に示すように、位相器２４の出力も、正弦波である。
位相器２４の出力の山部は、リカバリ信号の一定レベル期間ＰＣのほぼ中央に位置しており、一定レベル期間ＰＣに対してほぼ一致している。
このように、位相器２４は、ＢＰＦ２２の出力の位相を調整し、ＢＰＦ２２の出力の位相と、リカバリ信号の位相と、を一致させる。
位相器２４の出力の山部は、リカバリ信号の一定レベル期間ＰＣのほぼ中央に位置しており、一定レベル期間ＰＣに対してほぼ一致している。
このように、位相器２４は、ＢＰＦ２２の出力の位相を調整し、ＢＰＦ２２の出力の位相と、リカバリ信号の位相と、を一致させる。
【0043】
この位相器２４の出力は、パルス生成器２６へ与えられる。
図４に示すように、パルス生成器２６の出力（アナログパルス列）は、時間軸に沿って交互に並ぶ複数のパルスｐと、複数の無信号期間ＰＮと、を含む。
複数のパルスｐは、位相器２４の出力から得られる信号である。パルスｐは、正弦波（位相器２４の出力波形）の一部分の波形を有する。
複数の無信号期間ＰＮは、出力される信号が無い期間である。
パルス生成器２６は、上述のように、Ｃ級増幅回路を含む。パルス生成器２６は、Ｃ級増幅回路を含むことで、上記アナログパルス列を出力する。
図４に示すように、パルス生成器２６の出力（アナログパルス列）は、時間軸に沿って交互に並ぶ複数のパルスｐと、複数の無信号期間ＰＮと、を含む。
複数のパルスｐは、位相器２４の出力から得られる信号である。パルスｐは、正弦波（位相器２４の出力波形）の一部分の波形を有する。
複数の無信号期間ＰＮは、出力される信号が無い期間である。
パルス生成器２６は、上述のように、Ｃ級増幅回路を含む。パルス生成器２６は、Ｃ級増幅回路を含むことで、上記アナログパルス列を出力する。
【0044】
図５は、パルス生成器２６が含むＣ級増幅回路のゲート－ソース間電圧Ｖｇと、ドレイン電流Ｉｄと、の関係を示す図である。図５中、横軸はゲート－ソース間電圧Ｖｇを示している。縦軸はドレイン電流Ｉｄを示している。線図Ｌは、Ｃ級増幅回路の特性を示している。線図Ｌは、図５中、原点０から立ち上がっている。よって、図５では、原点０がＣ級増幅回路のオン電圧である。
【0045】
図５中、線図Ｓは、位相器２４の出力を示している。パルス生成器２６が含むＣ級増幅回路の動作点Ｐは、オン電圧（原点０）よりも低い電圧に設定されている。
この場合、パルス生成器２６（Ｃ級増幅回路）は、図５中、位相器２４の出力のうちの破線Ｗで示す部分のみにおいて、位相器２４の出力を増幅した信号を出力する。破線Ｗで示す部分で出力される信号は、位相器２４の出力である正弦波の山部の波形を有する。
互いに並ぶ一対の破線Ｗの部分同士の間においては、位相器２４の出力の電圧がオン電圧よりも低い。よって、パルス生成器２６は、一対の破線Ｗの部分同士の間の期間においては、信号を出力しない。このため、一対の破線Ｗの部分同士の間は、無信号期間ＰＮとなる。
この場合、パルス生成器２６（Ｃ級増幅回路）は、図５中、位相器２４の出力のうちの破線Ｗで示す部分のみにおいて、位相器２４の出力を増幅した信号を出力する。破線Ｗで示す部分で出力される信号は、位相器２４の出力である正弦波の山部の波形を有する。
互いに並ぶ一対の破線Ｗの部分同士の間においては、位相器２４の出力の電圧がオン電圧よりも低い。よって、パルス生成器２６は、一対の破線Ｗの部分同士の間の期間においては、信号を出力しない。このため、一対の破線Ｗの部分同士の間は、無信号期間ＰＮとなる。
【0046】
つまり、パルス生成器２６の増幅回路は、位相器２４の出力（再生クロック信号）のうちの一部のみを増幅するように設定された動作点Ｐを有する。
この場合、パルス生成器２６は、位相器２４の出力のうちの一部を増幅する期間において、位相器２４の出力のうちの一部を出力する。一方、位相器２４の出力のうちの一部を増幅する期間以外の期間は、無信号期間ＰＮとなる。よって、Ｃ級増幅回路を用いることで、交互に並ぶ複数のパルスｐと、複数の無信号期間ＰＮと、を含むアナログパルス信号を得ることができる（図４参照）。
この場合、パルス生成器２６は、位相器２４の出力のうちの一部を増幅する期間において、位相器２４の出力のうちの一部を出力する。一方、位相器２４の出力のうちの一部を増幅する期間以外の期間は、無信号期間ＰＮとなる。よって、Ｃ級増幅回路を用いることで、交互に並ぶ複数のパルスｐと、複数の無信号期間ＰＮと、を含むアナログパルス信号を得ることができる（図４参照）。
【0047】
パルス生成器２６が生成したアナログパルス列は、スイッチ２８へ与えられる（図３参照）。
上述したように、スイッチ２８は、リカバリ信号の電圧値がＨｉレベルである場合、出力線路３２を接続状態で維持する。また、リカバリ信号の電圧値がＨｉレベルよりも低い電圧である場合、スイッチ２８は、出力線路３２を遮断状態に維持する。
上述したように、スイッチ２８は、リカバリ信号の電圧値がＨｉレベルである場合、出力線路３２を接続状態で維持する。また、リカバリ信号の電圧値がＨｉレベルよりも低い電圧である場合、スイッチ２８は、出力線路３２を遮断状態に維持する。
【0048】
図４中、一定レベル期間ＰＣ１の直前の遷移期間ＰＴでは、スイッチ２８は出力線路３２を遮断状態で維持する。よって、スイッチ２８は、遷移期間ＰＴでは、信号の出力を行わない。
遷移期間ＰＴを終えて一定レベル期間ＰＣ１に到達すると、リカバリ信号の電圧値はＨｉレベルとなる。よって、スイッチ２８は、出力線路３２を遮断状態から接続状態へ切り替え、出力線路３２を接続状態で維持する。一定レベル期間ＰＣ１の間、スイッチ２８は、パルス生成器２６の出力を出力する。
遷移期間ＰＴを終えて一定レベル期間ＰＣ１に到達すると、リカバリ信号の電圧値はＨｉレベルとなる。よって、スイッチ２８は、出力線路３２を遮断状態から接続状態へ切り替え、出力線路３２を接続状態で維持する。一定レベル期間ＰＣ１の間、スイッチ２８は、パルス生成器２６の出力を出力する。
【0049】
一定レベル期間ＰＣ１に到達した直後では、アナログパルス列は、無信号期間ＰＮである。よって、スイッチ２８は、信号等を出力しない。その後、無信号期間ＰＮが終わると、スイッチ２８は、図４に示すように、パルスｐを出力する。パルスｐの期間が終わると、アナログパルス列は、再度、無信号期間ＰＮとなる。よって、スイッチ２８は、信号等を出力しない。
その後、一定レベル期間ＰＣ１の後の遷移期間ＰＴに到達すると、リカバリ信号の電圧値はＨｉレベルよりも低くなる。よって、スイッチ２８は、出力線路３２を接続状態から遮断状態へ切り替え、出力線路３２を遮断状態で維持する。
その後、一定レベル期間ＰＣ１の後の遷移期間ＰＴに到達すると、リカバリ信号の電圧値はＨｉレベルよりも低くなる。よって、スイッチ２８は、出力線路３２を接続状態から遮断状態へ切り替え、出力線路３２を遮断状態で維持する。
【0050】
遷移期間ＰＴを終えて、一定レベル期間ＰＣ２に到達したとき、リカバリ信号の電圧値はＬｏレベルである。よって、スイッチ２８は、引き続き、出力線路３２を遮断状態で維持する。
一定レベル期間ＰＣ２の間、スイッチ２８は、信号の出力を行わない。よって、一定レベル期間ＰＣ２では、パルスｐは表れない。
一定レベル期間ＰＣ２の間、スイッチ２８は、信号の出力を行わない。よって、一定レベル期間ＰＣ２では、パルスｐは表れない。
【0051】
一定レベル期間ＰＣ２および遷移期間ＰＴを終えて、一定レベル期間ＰＣ３に到達すると、リカバリ信号の電圧値はＨｉレベルとなる。よって、スイッチ２８は、出力線路３２を遮断状態から接続状態へ切り替え、出力線路３２を接続状態で維持する。スイッチ２８は、一定レベル期間ＰＣ１と同様、パルス生成器２６の出力を出力する。
【0052】
以上のように、スイッチ２８は、リカバリ信号に応じてアナログパルス列を断続したアナログパルス信号を出力する。
アナログパルス信号は、リカバリ信号のＨｉレベルの期間においてパルスｐを出力し、リカバリ信号のＬｏレベルの期間においては無信号である。
よって、アナログパルス信号は、量子化信号およびリカバリ信号と同様、ＲＦ信号を信号成分として含む。
アナログパルス信号は、後段の送信部３へ与えられ、アナログパルス信号に含まれるＲＦ信号が無線波として放射される。
アナログパルス信号は、リカバリ信号のＨｉレベルの期間においてパルスｐを出力し、リカバリ信号のＬｏレベルの期間においては無信号である。
よって、アナログパルス信号は、量子化信号およびリカバリ信号と同様、ＲＦ信号を信号成分として含む。
アナログパルス信号は、後段の送信部３へ与えられ、アナログパルス信号に含まれるＲＦ信号が無線波として放射される。
【0053】
ここで、デジタル入力信号およびリカバリ信号の遷移期間ＰＴにおける波形部分は、立ち上がり波形部分および立ち下がり波形部分が非対象となるように波形が歪むことがある。
これに対して、上記構成によれば、アナログパルス信号は、再生クロック信号（位相器２４の出力）に基づくアナログパルス列を断続することで生成される。
よって、アナログパルス信号は、デジタル入力信号およびリカバリ信号の遷移期間ＰＴに関係なく生成される。
このため、デジタル入力信号およびリカバリ信号の遷移期間ＰＴにおける波形部分に上述の波形歪が存在していたとしても、アナログパルス信号は、デジタル入力信号およびリカバリ信号が有する歪を引き継ぐことがない。
この結果、遷移期間ＰＴにおける波形部分の歪による影響が生じない信号としてアナログパルス信号を生成することができる。
これに対して、上記構成によれば、アナログパルス信号は、再生クロック信号（位相器２４の出力）に基づくアナログパルス列を断続することで生成される。
よって、アナログパルス信号は、デジタル入力信号およびリカバリ信号の遷移期間ＰＴに関係なく生成される。
このため、デジタル入力信号およびリカバリ信号の遷移期間ＰＴにおける波形部分に上述の波形歪が存在していたとしても、アナログパルス信号は、デジタル入力信号およびリカバリ信号が有する歪を引き継ぐことがない。
この結果、遷移期間ＰＴにおける波形部分の歪による影響が生じない信号としてアナログパルス信号を生成することができる。
【0054】
また、本実施形態では、１ｂｉｔＤＡＣ１２に与えられるデジタル入力信号が、ΔΣ変調器１０によって変調された量子化信号であるので、この量子化信号を、遷移期間ＰＴにおける波形部分に生じる歪による影響を受けないアナログ信号に変換することができる。
【0055】
よって、このアナログパルス信号を送信部３へ与え、ＲＦ信号を無線波として放射する場合、ＲＦ信号には、上述の遷移期間ＰＴにおける波形部分の歪による影響が与えられることはない。よって、ＲＦ信号の信号品質の向上が図られる。
【0056】
また、本実施形態では、アナログパルス列が、時間軸に沿って交互に並ぶ、複数のパルスｐと、所定の時間間隔を有する複数の無信号期間ＰＮと、を含んでいるので、無信号期間ＰＮでアナログパルス列が断続されるようにスイッチ２８を制御することができる。よって、スイッチの断続に伴う過渡成分が生じるのを抑制でき、スイッチ２８の断続による歪の発生を抑制することができる。
【0057】
また、本実施形態の位相器２４は、リカバリ信号における一定レベル期間ＰＣ内にパルスｐが配置されるようにＢＰＦ２２の出力の位相を調整する。
これにより、リカバリ信号において時間軸に沿って並ぶ遷移期間ＰＴ同士の間にパルスｐを配置させることができる。
これにより、リカバリ信号において時間軸に沿って並ぶ遷移期間ＰＴ同士の間にパルスｐを配置させることができる。
【0058】
また、本実施形態では再生クロック信号に含まれる高調波成分を、再生クロック信号から除去するＢＰＦ２２を備えるので、高調波成分を除いた再生クロック信号が得られる。つまり、主として基本波成分を含む正弦波とされた再生クロック信号が得られる。これにより、再生クロック信号に含まれる歪成分を抑制することができる。
【0059】
なお、本実施形態では、パルス生成器２６がＣ級増幅回路を含む場合を例示したが、パルス生成器２６に含まれる増幅回路は、位相器２４の出力（再生クロック信号）のうちの一部のみを増幅するように設定された動作点Ｐを有していればよく、Ｃ級増幅回路に代えてＢ級増幅回路またはＡＢ級増幅回路を用いることができる。
【0060】
また、本実施形態では、１ｂｉｔＤＡＣ１２が位相器２４を有する場合を例示したが、リカバリ信号の遷移期間ＰＴ同士の間にパルスｐが配置できれば、位相器２４を省略した構成とすることができる。
また、本実施形態では、１ｂｉｔＤＡＣ１２がＢＰＦ２２を有する場合を例示したが、例えば、パルス生成器２６に含まれる増幅回路が基本周波数の帯域に制限された信号を出力する場合、ＢＰＦ２２を省略した構成とすることができる。
また、本実施形態では、１ｂｉｔＤＡＣ１２がＢＰＦ２２を有する場合を例示したが、例えば、パルス生成器２６に含まれる増幅回路が基本周波数の帯域に制限された信号を出力する場合、ＢＰＦ２２を省略した構成とすることができる。
【0061】
また、本実施形態では、ＢＰＦ２２と、パルス生成器２６と、の間に位相器２４を設けた場合を例示したが、位相器２４は、ＢＰＦ２２の後段に設けられていればよく、パルス生成器２６と、スイッチ２８と、の間に設けられていてもよい。
【0062】
なお、上記実施形態について、他の観点からみた場合、１ビットのデジタル入力信号（量子化信号）に同期した同期クロック信号が直接与えられる１ビットデジタル－アナログ変換器である場合がある。
この１ビットデジタル－アナログ変換器は、同期クロック信号に基づくアナログパルス列が与えられるスイッチを備える。
前記スイッチは、前記デジタル入力信号によって断続制御され、前記デジタル入力信号に応じて前記アナログパルス列を断続したアナログパルス信号を出力する。
つまり、同期クロック信号は、ＢＰＦ２２、位相器２４、およびパルス生成器２６を経てアナログパルス列に変換され、スイッチ２８へ与えられる。
この構成によれば、ＣＤＲ２０（クロック再生回路２０ａや、データ再生回路２０ｂ）が不要となる。
この１ビットデジタル－アナログ変換器は、同期クロック信号に基づくアナログパルス列が与えられるスイッチを備える。
前記スイッチは、前記デジタル入力信号によって断続制御され、前記デジタル入力信号に応じて前記アナログパルス列を断続したアナログパルス信号を出力する。
つまり、同期クロック信号は、ＢＰＦ２２、位相器２４、およびパルス生成器２６を経てアナログパルス列に変換され、スイッチ２８へ与えられる。
この構成によれば、ＣＤＲ２０（クロック再生回路２０ａや、データ再生回路２０ｂ）が不要となる。
【0063】
〔信号品質の評価〕
次に、上記実施形態の送信機１を用いてＲＦ信号を送信したときの信号品質を評価した結果について説明する。
評価方法としては、ΔΣ変調器１０に、中心周波数７ＧＨｚ、帯域幅１００ＭＨｚのＲＦ信号を与えたときのリカバリ信号、アナログパルス信号、および理想波形信号をコンピュータシミュレーションにより求め、求めた信号のＡＣＬＲ（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｌｅａｋａｇｅ Ｒａｔｉｏ：隣接チャネル漏洩電力比）を比較した。
なお、リカバリ信号は、データ再生回路２０ｂから出力される信号であり、従来技術では、このリカバリ信号が後段の送信部３へ与えられることがあった。
アナログパルス信号は、スイッチ２８から出力される信号である。
理想波形信号は、１ｂｉｔＤＡＣ１２から出力されるアナログパルス信号の波形を理想的な矩形波の波形にしたときの信号である。
次に、上記実施形態の送信機１を用いてＲＦ信号を送信したときの信号品質を評価した結果について説明する。
評価方法としては、ΔΣ変調器１０に、中心周波数７ＧＨｚ、帯域幅１００ＭＨｚのＲＦ信号を与えたときのリカバリ信号、アナログパルス信号、および理想波形信号をコンピュータシミュレーションにより求め、求めた信号のＡＣＬＲ（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｌｅａｋａｇｅ Ｒａｔｉｏ：隣接チャネル漏洩電力比）を比較した。
なお、リカバリ信号は、データ再生回路２０ｂから出力される信号であり、従来技術では、このリカバリ信号が後段の送信部３へ与えられることがあった。
アナログパルス信号は、スイッチ２８から出力される信号である。
理想波形信号は、１ｂｉｔＤＡＣ１２から出力されるアナログパルス信号の波形を理想的な矩形波の波形にしたときの信号である。
【0064】
図６は、リカバリ信号のアイパターンおよびパワースペクトラムを示す図である。
図７は、アナログパルス信号のアイパターンおよびパワースペクトラムを示す図である。
図８は、理想波形信号のアイパターンおよびパワースペクトラムを示す図である。
図６から図８において、上段にアイパターンが示され、下段にパワースペクトラムが示されている。また、図６から図８におけるパワースペクトラムは、ＲＦ信号の周波数帯域近傍を拡大して示している。
図７は、アナログパルス信号のアイパターンおよびパワースペクトラムを示す図である。
図８は、理想波形信号のアイパターンおよびパワースペクトラムを示す図である。
図６から図８において、上段にアイパターンが示され、下段にパワースペクトラムが示されている。また、図６から図８におけるパワースペクトラムは、ＲＦ信号の周波数帯域近傍を拡大して示している。
【0065】
図６に示すように、リカバリ信号のアイパターンでは、ゼロクロス点が下方にオフセットし、さらに立ち上がり波形部分と立ち下がり波形部分とが非対象となっている。
また、リカバリ信号のパワースペクトラムより、ＲＦ信号のＡＣＬＲが約２５ｄＢであることが判る。
また、リカバリ信号のパワースペクトラムより、ＲＦ信号のＡＣＬＲが約２５ｄＢであることが判る。
【0066】
図７に示すように、アナログパルス信号のアイパターンでは、パルスｐ（図４）を示す波形が表れているのみである。アナログパルス信号は、パルスｐ（図４）と、無信号期間ＰＮと、を含むアナログパルス列を断続した信号であるため、パルスｐを示す波形のみが表れている。
また、アナログパルス信号のパワースペクトラムより、ＲＦ信号のＡＣＬＲが約５２ｄＢであることが判る。
また、図８によると、理想波形信号におけるＲＦ信号のＡＣＬＲも約５２ｄＢである。
このように、アナログパルス信号におけるＲＦ信号のＡＣＬＲは、理想波形信号におけるＲＦ信号のＡＣＬＲと同等であり、本実施形態の１ｂｉｔＤＡＣ１２によって、ＲＦ信号の信号品質が向上していることが判る。
また、アナログパルス信号のパワースペクトラムより、ＲＦ信号のＡＣＬＲが約５２ｄＢであることが判る。
また、図８によると、理想波形信号におけるＲＦ信号のＡＣＬＲも約５２ｄＢである。
このように、アナログパルス信号におけるＲＦ信号のＡＣＬＲは、理想波形信号におけるＲＦ信号のＡＣＬＲと同等であり、本実施形態の１ｂｉｔＤＡＣ１２によって、ＲＦ信号の信号品質が向上していることが判る。
【0067】
アイパターンを比較すると、アナログパルス信号は、リカバリ信号の遷移期間ＰＴの波形部分に相当する部分を含んでおらず、遷移期間ＰＴに関係なく生成されていることが明らかである。このため、アナログパルス信号は、遷移期間ＰＴにおける波形部分の歪による影響が生じない信号となる。
また、アナログパルス信号におけるＲＦ信号のＡＣＬＲと、理想波形信号におけるＡＣＬＲとが、ほぼ同じ値であることから、遷移期間ＰＴにおける波形部分の歪による影響がＲＦ信号に及んでいないことが判る。
また、アナログパルス信号におけるＲＦ信号のＡＣＬＲと、理想波形信号におけるＡＣＬＲとが、ほぼ同じ値であることから、遷移期間ＰＴにおける波形部分の歪による影響がＲＦ信号に及んでいないことが判る。
【0068】
〔その他〕
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
上記実施形態では、１ｂｉｔＤＡＣ１２に与えられる１ビットのデジタル入力信号がΔΣ変調器１０からの量子化信号である場合を例示した。しかし、１ｂｉｔＤＡＣ１２は、１ビットのデジタル入力信号であれば、ΔΣ変調器以外のデバイスによる信号を入力信号として処理することができる。
本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
上記実施形態では、１ｂｉｔＤＡＣ１２に与えられる１ビットのデジタル入力信号がΔΣ変調器１０からの量子化信号である場合を例示した。しかし、１ｂｉｔＤＡＣ１２は、１ビットのデジタル入力信号であれば、ΔΣ変調器以外のデバイスによる信号を入力信号として処理することができる。
本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0069】
１ 送信機
２ デジタル信号処理部（信号処理装置）
３ 送信部
４ アンテナ
６ 直交変調部
８ 周波数変換部
１０ ΔΣ変調器
１２ １ビットデジタル－アナログ変換器
１４ 電力増幅器
１６ バンドパスフィルタ
１８ 入力端子
２０ クロックアンドデータリカバリ回路（ＣＤＲ）
２０ａ クロック再生回路
２０ｂ データ再生回路
２２ ＢＰＦ
２４ 位相器
２６ パルス生成器
２８ スイッチ
３０ 出力端子
３２ 出力線路
２ デジタル信号処理部（信号処理装置）
３ 送信部
４ アンテナ
６ 直交変調部
８ 周波数変換部
１０ ΔΣ変調器
１２ １ビットデジタル－アナログ変換器
１４ 電力増幅器
１６ バンドパスフィルタ
１８ 入力端子
２０ クロックアンドデータリカバリ回路（ＣＤＲ）
２０ａ クロック再生回路
２０ｂ データ再生回路
２２ ＢＰＦ
２４ 位相器
２６ パルス生成器
２８ スイッチ
３０ 出力端子
３２ 出力線路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
