知財求人 - 知財ポータルサイト「IP Force」
特開2024-14759両面ヒートシンクを備える、表面実装ディスクリートデバイストップ面冷却ベースのパワーブロック
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024014759
(43)【公開日】2024-02-01
(54)【発明の名称】両面ヒートシンクを備える、表面実装ディスクリートデバイストップ面冷却ベースのパワーブロック
(51)【国際特許分類】
H01L 23/40 20060101AFI20240125BHJP
H01L 25/07 20060101ALI20240125BHJP
【ＦＩ】
H01L23/40 A
H01L25/04 C
【審査請求】未請求
【請求項の数】34
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023108628
(22)【出願日】2023-06-30
(31)【優先権主張番号】63/391,264
(32)【優先日】2022-07-21
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】18/183,702
(32)【優先日】2023-03-14
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】517216431
【氏名又は名称】コルボ ユーエス インコーポレイテッド
(74)【代理人】
【識別番号】100145403
【弁理士】
【氏名又は名称】山尾 憲人
(74)【代理人】
【識別番号】100189555
【弁理士】
【氏名又は名称】徳山 英浩
(72)【発明者】
【氏名】ジュー，ケ
【テーマコード（参考）】
5F136
【Ｆターム（参考）】
5F136BC01
5F136DA27
5F136DA41
5F136EA43
(57)【要約】 （修正有）
【課題】ＰＣＢに取り付けられた半導体デバイスを冷却する冷却装置及び方法を提供する。
【解決手段】プリント回路基板１０のトップ面および底面上に配置される冷却装置２００であって、プリント回路基板と、第一のサーマルパッド２４を備え、かつ、プリント回路のトップ面上に実装された第一の半導体デバイス２０と、第二のサーマルパッド２４’を備え、かつ、プリント回路の底面上に実装された第二の半導体デバイス２０’と、第一のヒートシンク４０と、第一のサーマルパッドと第一のヒートシンクとの間に熱的に結合された第一のサーマルインターフェース構造３０と、第二のヒートシンク４０’と、第二のサーマルパッドと第二のヒートシンクとの間に熱的に結合された第二のサーマルインターフェース構造３０’と、を備える。
【選択図】図２
【解決手段】プリント回路基板１０のトップ面および底面上に配置される冷却装置２００であって、プリント回路基板と、第一のサーマルパッド２４を備え、かつ、プリント回路のトップ面上に実装された第一の半導体デバイス２０と、第二のサーマルパッド２４’を備え、かつ、プリント回路の底面上に実装された第二の半導体デバイス２０’と、第一のヒートシンク４０と、第一のサーマルパッドと第一のヒートシンクとの間に熱的に結合された第一のサーマルインターフェース構造３０と、第二のヒートシンク４０’と、第二のサーマルパッドと第二のヒートシンクとの間に熱的に結合された第二のサーマルインターフェース構造３０’と、を備える。
【選択図】図２
【特許請求の範囲】
【請求項1】
プリント回路基板と、
第一のサーマルパッドを備え、前記プリント回路基板のトップ面上に実装された第一の半導体デバイスと、
第二のサーマルパッドを備え、前記プリント回路基板の底面上に実装された第二の半導体デバイスと、
第一のヒートシンクと、
前記第一のサーマルパッドと前記第一のヒートシンクとの間に熱的に結合した第一のサーマルインターフェース構造と、
第二のヒートシンクと、
前記第二のサーマルパッドと前記第二のヒートシンクとの間に熱的に結合した第二のサーマルインターフェース構造と、を備える、冷却装置。
第一のサーマルパッドを備え、前記プリント回路基板のトップ面上に実装された第一の半導体デバイスと、
第二のサーマルパッドを備え、前記プリント回路基板の底面上に実装された第二の半導体デバイスと、
第一のヒートシンクと、
前記第一のサーマルパッドと前記第一のヒートシンクとの間に熱的に結合した第一のサーマルインターフェース構造と、
第二のヒートシンクと、
前記第二のサーマルパッドと前記第二のヒートシンクとの間に熱的に結合した第二のサーマルインターフェース構造と、を備える、冷却装置。
【請求項2】
前記第一のヒートシンク、前記プリント回路基板、および前記第二のヒートシンクを貫通して延在する複数の締結具をさらに備え、前記第一のヒートシンクを前記第一のサーマルインターフェース構造に当接し、かつ前記第二のヒートシンクを前記第二のサーマルインターフェース構造に当接する、請求項１に記載の冷却装置。
【請求項3】
前記複数の締結具がばね式締結具である、請求項２に記載の冷却装置。
【請求項4】
前記第一のサーマルインターフェース構造が、第一のサーマルインターフェース層、第二のサーマルインターフェース層、および前記第一のサーマルインターフェース層と前記第二のサーマルインターフェース層との間の第一の誘電体層を備え、
前記第二のサーマルインターフェース構造が、第三のサーマルインターフェース層、第四のサーマルインターフェース層、および前記第三のサーマルインターフェース層と前記第四のサーマルインターフェース層との間の第二の誘電体層を備える、請求項１に記載の冷却装置。
前記第二のサーマルインターフェース構造が、第三のサーマルインターフェース層、第四のサーマルインターフェース層、および前記第三のサーマルインターフェース層と前記第四のサーマルインターフェース層との間の第二の誘電体層を備える、請求項１に記載の冷却装置。
【請求項5】
前記第一の誘電体層および前記第二の誘電体層がセラミックを含む、請求項４に記載の冷却装置。
【請求項6】
前記第一のサーマルインターフェース層、前記第二のサーマルインターフェース層、前記第三のサーマルインターフェース層、および前記第四のサーマルインターフェース層が、銅、アルミニウム、はんだ、または焼結物を含む、請求項５に記載の冷却装置。
【請求項7】
前記第一のサーマルインターフェース層が、前記第一の誘電体層の底面の周辺部内に存在し、
前記第二のサーマルインターフェース層が、前記第一の誘電体層のトップ面の周辺部内に存在し、
前記第三のサーマルインターフェース層が、前記第二の誘電体層のトップ面の周辺部内に存在し、
前記第四のサーマルインターフェース層が、前記第二の誘電体層の底面の周辺部内に存在する、請求項４に記載の冷却装置。
前記第二のサーマルインターフェース層が、前記第一の誘電体層のトップ面の周辺部内に存在し、
前記第三のサーマルインターフェース層が、前記第二の誘電体層のトップ面の周辺部内に存在し、
前記第四のサーマルインターフェース層が、前記第二の誘電体層の底面の周辺部内に存在する、請求項４に記載の冷却装置。
【請求項8】
前記第一のサーマルパッドが、前記第一のサーマルインターフェース層の周辺部内に存在し、
前記第二のサーマルパッドが、前記第三のサーマルインターフェース層の周辺部内に存在する、請求項７に記載の冷却装置。
前記第二のサーマルパッドが、前記第三のサーマルインターフェース層の周辺部内に存在する、請求項７に記載の冷却装置。
【請求項9】
前記第一の誘電体層および前記第二の誘電体層がセラミックを含む、請求項８に記載の冷却装置。
【請求項10】
前記第一のヒートシンク、前記プリント回路基板、および前記第二のヒートシンクを貫通して延在する複数の締結具をさらに備え、前記第一のヒートシンクを前記第一のサーマルインターフェース構造に当接し、かつ前記第二のヒートシンクを前記第二のサーマルインターフェース構造に当接する、請求項９に記載の冷却装置。
【請求項11】
前記複数の締結具がばね式締結具である、請求項１０に記載の冷却装置。
【請求項12】
前記第一のサーマルパッドが、前記第一のサーマルインターフェース層の周辺部内に存在し、
前記第二のサーマルパッドが、前記第三のサーマルインターフェース層の周辺部内に存在する、請求項４に記載の冷却装置。
前記第二のサーマルパッドが、前記第三のサーマルインターフェース層の周辺部内に存在する、請求項４に記載の冷却装置。
【請求項13】
前記プリント回路基板の前記トップ面上の第一の配線であって、前記第一の半導体デバイスの第一のリードフレームが、前記第一の配線に電気的かつ機械的に結合している、第一の配線と、
前記プリント回路基板の前記トップ面上の第二の配線であって、前記第一の半導体デバイスの第二のリードフレームが、前記第二の配線に電気的かつ機械的に結合している、第二の配線と、
前記プリント回路基板の前記底面上および前記第一の配線の下の第三の配線であって、前記第二の半導体デバイスの第一のリードフレームが、前記第三の配線に電気的かつ機械的に結合している、第三の配線と、
前記プリント回路基板の前記底面上および前記第二の配線の下の第四の配線であって、前記第二の半導体デバイスの第二のリードフレームが、前記第四の配線に電気的かつ機械的に結合している、第四の配線と、をさらに備える、請求項１に記載の冷却装置。
前記プリント回路基板の前記トップ面上の第二の配線であって、前記第一の半導体デバイスの第二のリードフレームが、前記第二の配線に電気的かつ機械的に結合している、第二の配線と、
前記プリント回路基板の前記底面上および前記第一の配線の下の第三の配線であって、前記第二の半導体デバイスの第一のリードフレームが、前記第三の配線に電気的かつ機械的に結合している、第三の配線と、
前記プリント回路基板の前記底面上および前記第二の配線の下の第四の配線であって、前記第二の半導体デバイスの第二のリードフレームが、前記第四の配線に電気的かつ機械的に結合している、第四の配線と、をさらに備える、請求項１に記載の冷却装置。
【請求項14】
前記第一の配線の一部の上に延在する第一のバスバーと、
前記第二の配線の一部の上に延在する第二のバスバーと、
前記第三の配線の一部の上に延在する第三のバスバーと、
前記第四の配線の一部の上に延在する第四のバスバーと、を備える、請求項１３に記載の冷却装置。
前記第二の配線の一部の上に延在する第二のバスバーと、
前記第三の配線の一部の上に延在する第三のバスバーと、
前記第四の配線の一部の上に延在する第四のバスバーと、を備える、請求項１３に記載の冷却装置。
【請求項15】
前記第一のバスバー、前記プリント回路基板、および前記第三のバスバーを貫通して延在し、前記第一のバスバーを前記第一の配線に当接し、かつ前記第三のバスバーを前記第三の配線に当接する、第一のバスバー締結具と、
前記第二のバスバー、前記プリント回路基板、および前記第四のバスバーを貫通して延在し、前記第二のバスバーを前記第二の配線に当接し、かつ前記第四のバスバーを前記第四の配線に当接する、第二のバスバー締結具と、を備える、請求項１４に記載の冷却装置。
前記第二のバスバー、前記プリント回路基板、および前記第四のバスバーを貫通して延在し、前記第二のバスバーを前記第二の配線に当接し、かつ前記第四のバスバーを前記第四の配線に当接する、第二のバスバー締結具と、を備える、請求項１４に記載の冷却装置。
【請求項16】
前記プリント回路基板が、前記第二の配線から前記第四の配線まで延在する第一の複数のビアをさらに備える、請求項１５に記載の冷却装置。
【請求項17】
前記第一の半導体デバイスが、第一のソース端子および第一のドレイン端子を有するＭＯＳＦＥＴであり、
前記第二の半導体デバイスが、第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、
前記第一の半導体デバイスの第一のリードフレームが前記第一のドレイン端子であり、前記第一の半導体デバイスの前記第二のリードフレームが前記第一のソース端子であり、前記第二の半導体デバイスの前記第一のリードフレームが前記第二のソース端子であり、前記第二の半導体デバイスの前記第二のリードフレームが前記第二のドレイン端子であり、ハーフブリッジ回路接続を形成する、請求項１６に記載の冷却装置。
前記第二の半導体デバイスが、第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、
前記第一の半導体デバイスの第一のリードフレームが前記第一のドレイン端子であり、前記第一の半導体デバイスの前記第二のリードフレームが前記第一のソース端子であり、前記第二の半導体デバイスの前記第一のリードフレームが前記第二のソース端子であり、前記第二の半導体デバイスの前記第二のリードフレームが前記第二のドレイン端子であり、ハーフブリッジ回路接続を形成する、請求項１６に記載の冷却装置。
【請求項18】
前記第一の半導体デバイスが、第一のソース端子および第一のドレイン端子を有するＭＯＳＦＥＴであり、
前記第二の半導体デバイスが、第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、
前記第一の半導体デバイスの前記第一のリードフレームが前記第一のドレイン端子であり、前記第一の半導体デバイスの前記第二のリードフレームが前記第一のソース端子であり、前記第二の半導体デバイスの前記第一のリードフレームが前記第二のドレイン端子であり、前記第二の半導体デバイスの前記第二のリードフレームが前記第二のソース端子であり、共通ソース回路接続を形成する、請求項１６に記載の冷却装置。
前記第二の半導体デバイスが、第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、
前記第一の半導体デバイスの前記第一のリードフレームが前記第一のドレイン端子であり、前記第一の半導体デバイスの前記第二のリードフレームが前記第一のソース端子であり、前記第二の半導体デバイスの前記第一のリードフレームが前記第二のドレイン端子であり、前記第二の半導体デバイスの前記第二のリードフレームが前記第二のソース端子であり、共通ソース回路接続を形成する、請求項１６に記載の冷却装置。
【請求項19】
前記プリント回路基板が、前記第一の配線から前記第三の配線まで延在する第二の複数のビアをさらに備える、請求項１６に記載の冷却装置。
【請求項20】
前記第一の半導体デバイスが、第一のソース端子および第一のドレイン端子を有するＭＯＳＦＥＴであり、
前記第二の半導体デバイスが、第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、
前記第一の半導体デバイスの前記第一のリードフレームが前記第一のドレイン端子であり、前記第一の半導体デバイスの前記第二のリードフレームが前記第一のソース端子であり、前記第二の半導体デバイスの前記第一のリードフレームが前記第二のドレイン端子であり、前記第二の半導体デバイスの前記第二のリードフレームが前記第二のソース端子であり、並列回路接続を形成する、請求項１９に記載の冷却装置。
前記第二の半導体デバイスが、第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、
前記第一の半導体デバイスの前記第一のリードフレームが前記第一のドレイン端子であり、前記第一の半導体デバイスの前記第二のリードフレームが前記第一のソース端子であり、前記第二の半導体デバイスの前記第一のリードフレームが前記第二のドレイン端子であり、前記第二の半導体デバイスの前記第二のリードフレームが前記第二のソース端子であり、並列回路接続を形成する、請求項１９に記載の冷却装置。
【請求項21】
前記プリント回路基板が、前記第二の配線から前記第四の配線まで延在する第一の複数のビアをさらに備える、請求項１３に記載の冷却装置。
【請求項22】
前記第一の半導体デバイスが、第一のソース端子および第一のドレイン端子を有するＭＯＳＦＥＴであり、
前記第二の半導体デバイスが、第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、
前記第一の半導体デバイスの第一のリードフレームが前記第一のドレイン端子であり、前記第一の半導体デバイスの前記第二のリードフレームが前記第一のソース端子であり、前記第二の半導体デバイスの前記第一のリードフレームが前記第二のソース端子であり、前記第二の半導体デバイスの前記第二のリードフレームが前記第二のドレイン端子であり、ハーフブリッジ回路接続を形成する、請求項２１に記載の冷却装置。
前記第二の半導体デバイスが、第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、
前記第一の半導体デバイスの第一のリードフレームが前記第一のドレイン端子であり、前記第一の半導体デバイスの前記第二のリードフレームが前記第一のソース端子であり、前記第二の半導体デバイスの前記第一のリードフレームが前記第二のソース端子であり、前記第二の半導体デバイスの前記第二のリードフレームが前記第二のドレイン端子であり、ハーフブリッジ回路接続を形成する、請求項２１に記載の冷却装置。
【請求項23】
前記第一の半導体デバイスが、第一のソース端子および第一のドレイン端子を有するＭＯＳＦＥＴであり、
前記第二の半導体デバイスが、第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、
前記第一の半導体デバイスの前記第一のリードフレームが前記第一のドレイン端子であり、前記第一の半導体デバイスの前記第二のリードフレームが前記第一のソース端子であり、前記第二の半導体デバイスの前記第一のリードフレームが前記第二のドレイン端子であり、前記第二の半導体デバイスの前記第二のリードフレームが前記第二のソース端子であり、共通ソース回路接続を形成する、請求項２１に記載の冷却装置。
前記第二の半導体デバイスが、第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、
前記第一の半導体デバイスの前記第一のリードフレームが前記第一のドレイン端子であり、前記第一の半導体デバイスの前記第二のリードフレームが前記第一のソース端子であり、前記第二の半導体デバイスの前記第一のリードフレームが前記第二のドレイン端子であり、前記第二の半導体デバイスの前記第二のリードフレームが前記第二のソース端子であり、共通ソース回路接続を形成する、請求項２１に記載の冷却装置。
【請求項24】
前記プリント回路基板が、前記第一の配線から前記第三の配線まで延在する第二の複数のビアをさらに備える、請求項２１に記載の冷却装置。
【請求項25】
前記第一の半導体デバイスが、第一のソース端子および第一のドレイン端子を有するＭＯＳＦＥＴであり、
前記第二の半導体デバイスが、第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、
前記第一の半導体デバイスの前記第一のリードフレームが前記第一のドレイン端子であり、前記第一の半導体デバイスの前記第二のリードフレームが前記第一のソース端子であり、前記第二の半導体デバイスの前記第一のリードフレームが前記第二のドレイン端子であり、前記第二の半導体デバイスの前記第二のリードフレームが前記第二のソース端子であり、並列回路接続を形成する、請求項２４に記載の冷却装置。
前記第二の半導体デバイスが、第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、
前記第一の半導体デバイスの前記第一のリードフレームが前記第一のドレイン端子であり、前記第一の半導体デバイスの前記第二のリードフレームが前記第一のソース端子であり、前記第二の半導体デバイスの前記第一のリードフレームが前記第二のドレイン端子であり、前記第二の半導体デバイスの前記第二のリードフレームが前記第二のソース端子であり、並列回路接続を形成する、請求項２４に記載の冷却装置。
【請求項26】
前記第一のヒートシンク、前記プリント回路基板、および前記第二のヒートシンクを貫通して延在する複数の締結具をさらに備え、前記第一のヒートシンクを前記第一のサーマルインターフェース構造に当接し、かつ前記第二のヒートシンクを前記第二のサーマルインターフェース構造に当接し、
前記第一のサーマルインターフェース構造が、第一のサーマルインターフェース層、第二のサーマルインターフェース層、および前記第一のサーマルインターフェース層と前記第二のサーマルインターフェース層との間の第一の誘電体層を備え、
前記第二のサーマルインターフェース構造が、第三のサーマルインターフェース層、第四のサーマルインターフェース層、および前記第三のサーマルインターフェース層と前記第四のサーマルインターフェース層との間の第二の誘電体層を備える、請求項１に記載の冷却装置。
前記第一のサーマルインターフェース構造が、第一のサーマルインターフェース層、第二のサーマルインターフェース層、および前記第一のサーマルインターフェース層と前記第二のサーマルインターフェース層との間の第一の誘電体層を備え、
前記第二のサーマルインターフェース構造が、第三のサーマルインターフェース層、第四のサーマルインターフェース層、および前記第三のサーマルインターフェース層と前記第四のサーマルインターフェース層との間の第二の誘電体層を備える、請求項１に記載の冷却装置。
【請求項27】
前記複数の締結具がばね式締結具である、請求項２６に記載の冷却装置。
【請求項28】
前記プリント回路基板の前記トップ面上の第一の配線であって、前記第一の半導体デバイスの第一のリードフレームが、前記第一の配線に電気的かつ機械的に結合している、第一の配線と、
前記プリント回路基板の前記トップ面上の第二の配線であって、前記第一の半導体デバイスの第二のリードフレームが、前記第二の配線に電気的かつ機械的に結合している、第二の配線と、
前記プリント回路基板の前記底面上および前記第一の配線の下の第三の配線であって、前記第二の半導体デバイスの第一のリードフレームが、前記第三の配線に電気的かつ機械的に結合している、第三の配線と、
前記プリント回路基板の前記底面上および前記第二の配線の下の第四の配線であって、前記第二の半導体デバイスの第二のリードフレームが、前記第四の配線に電気的かつ機械的に結合している、第四の配線と、をさらに備える、請求項２７に記載の冷却装置。
前記プリント回路基板の前記トップ面上の第二の配線であって、前記第一の半導体デバイスの第二のリードフレームが、前記第二の配線に電気的かつ機械的に結合している、第二の配線と、
前記プリント回路基板の前記底面上および前記第一の配線の下の第三の配線であって、前記第二の半導体デバイスの第一のリードフレームが、前記第三の配線に電気的かつ機械的に結合している、第三の配線と、
前記プリント回路基板の前記底面上および前記第二の配線の下の第四の配線であって、前記第二の半導体デバイスの第二のリードフレームが、前記第四の配線に電気的かつ機械的に結合している、第四の配線と、をさらに備える、請求項２７に記載の冷却装置。
【請求項29】
前記第一の配線の一部の上に延在する第一のバスバーと、
前記第二の配線の一部の上に延在する第二のバスバーと、
前記第三の配線の一部の上に延在する第三のバスバーと、
前記第四の配線の一部の上に延在する第四のバスバーと、を備える、請求項２８に記載の冷却装置。
前記第二の配線の一部の上に延在する第二のバスバーと、
前記第三の配線の一部の上に延在する第三のバスバーと、
前記第四の配線の一部の上に延在する第四のバスバーと、を備える、請求項２８に記載の冷却装置。
【請求項30】
前記第一のバスバー、前記プリント回路基板、および前記第三のバスバーを貫通して延在し、前記第一のバスバーを前記第一の配線に当接し、かつ前記第三のバスバーを前記第三の配線に当接する、第一のバスバー締結具と、
前記第二のバスバー、前記プリント回路基板、および前記第四のバスバーを貫通して延在し、前記第二のバスバーを前記第二の配線に当接し、かつ前記第四のバスバーを前記第四の配線に当接する、第二のバスバー締結具と、をさらに備える、請求項２９に記載の冷却装置。
前記第二のバスバー、前記プリント回路基板、および前記第四のバスバーを貫通して延在し、前記第二のバスバーを前記第二の配線に当接し、かつ前記第四のバスバーを前記第四の配線に当接する、第二のバスバー締結具と、をさらに備える、請求項２９に記載の冷却装置。
【請求項31】
前記第一のヒートシンク、前記プリント回路基板、および前記第二のヒートシンクを貫通して延在する複数のばね式締結具をさらに備え、前記第一のヒートシンクを前記第一のサーマルインターフェース構造に当接し、かつ前記第二のヒートシンクを前記第二のサーマルインターフェース構造に当接する、請求項３０に記載の冷却装置。
【請求項32】
前記第一のヒートシンク、前記プリント回路基板、および前記第二のヒートシンクを貫通して延在する複数の締結具をさらに備え、前記第一のヒートシンクを前記第一のサーマルインターフェース構造に当接し、前記第二のヒートシンクを前記第二のサーマルインターフェース構造に当接する、請求項２６に記載の冷却装置。
【請求項33】
前記複数の締結具がばね式締結具である、請求項３２に記載の冷却装置。
【請求項34】
トップ面および底面を有するプリント回路基板を設けることと、
第一のサーマルパッドを備え、トップ面上に実装された第一の半導体デバイスを設けることと、
第二のサーマルパッドを備え、底面上に実装された第二の半導体デバイスを設けることと、
前記第一のサーマルパッドに熱的に結合する第一のサーマルインターフェース構造を設けることと、
第二のサーマルパッドに熱的に結合する第二のサーマルインターフェース構造を設けることと、を含む、半導体デバイスの冷却方法。
第一のサーマルパッドを備え、トップ面上に実装された第一の半導体デバイスを設けることと、
第二のサーマルパッドを備え、底面上に実装された第二の半導体デバイスを設けることと、
前記第一のサーマルパッドに熱的に結合する第一のサーマルインターフェース構造を設けることと、
第二のサーマルパッドに熱的に結合する第二のサーマルインターフェース構造を設けることと、を含む、半導体デバイスの冷却方法。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願
本出願は、２０２２年７月２１日に出願された仮特許出願第６３／３９１，２６４号の優先権を主張するものであり、その開示全体が参照によりここに組み込まれる。
本出願は、２０２２年７月２１日に出願された仮特許出願第６３／３９１，２６４号の優先権を主張するものであり、その開示全体が参照によりここに組み込まれる。
【0002】
本開示は、半導体デバイスに関する。より具体的には、本開示は、半導体デバイスを冷却するための冷却装置および方法に関する。
【背景技術】
【0003】
高電力半導体デバイス、例えばパワートランジスタは、動作中に大量の熱を発生させる可能性があるため、熱管理は半導体デバイスの集積化において不可欠な問題である。効率的な冷却装置により、より多くの半導体デバイスをプリント回路基板（ＰＣＢ）の一部として集積化できるようになる。
【0004】
半導体デバイスによって発生した熱を放散するために、ＰＣＢのトップ面上に実装される半導体デバイスのトップ面にヒートシンクが取り付けられる。しかし、この従来の方法では、ＰＣＢに集積化できる半導体デバイスの数が制限される。ＰＣＢのトップ面上に実装される半導体デバイスの数が増えると、ＰＣＢが変形、屈曲、または破損する可能性がある。あるいは、半導体デバイスの底面を通じて熱が放散される設計では、ＰＣＢに関連する高い熱抵抗の影響を受ける。
【0005】
したがって、ＰＣＢに取り付けられた半導体デバイスを冷却するための改良された装置が必要とされている。
【0006】
本明細書に提供される背景技術の項目は、概ね本開示の内容を示すことを目的としている。本明細書で特に指示しない限り、このセクションに記載されている材料は、本出願の特許請求の範囲に対する先行技術ではなく、このセクションに含めることによって先行技術であるとは認められない。
【発明の概要】
【0007】
本開示は、半導体デバイスを冷却するための冷却装置および方法に関し、冷却装置は、プリント回路基板のトップ面および底面上に配置される。一態様では、開示の冷却装置は、プリント回路基板（ＰＣＢ）と、第一のサーマルパッドを備え、かつＰＣＢのトップ面上に実装された第一の半導体デバイスと、第二のサーマルパッドを備え、かつＰＣＢの底面上に実装された第二の半導体デバイスと、第一のヒートシンクと、第一のサーマルパッドと第一のヒートシンクとの間に熱的に結合された第一のサーマルインターフェース構造と、第二のヒートシンクと、第二のサーマルパッドと第二のヒートシンクとの間に熱的に連結された第二のサーマルインターフェース構造と、を備える。
【0008】
一実施形態では、冷却装置は、第一のヒートシンク、プリント回路基板、および第二のヒートシンクを貫通して延在する複数の締結具をさらに備え、第一のヒートシンクを第一のサーマルインターフェース構造に当接し、かつ第二のヒートシンクを第二のサーマルインターフェース構造に当接する。
【0009】
一実施形態によれば、冷却装置の複数の締結具は、ばね式締結具である。
【0010】
別の実施形態では、冷却装置の第一のサーマルインターフェース構造は、第一のサーマルインターフェース層と、第二のサーマルインターフェース層と、第一のサーマルインターフェース層と第二のサーマルインターフェース層との間の第一の誘電体層とを備え、冷却装置の記第二のサーマルインターフェース構造は、第三のサーマルインターフェース層と、第四のサーマルインターフェース層と、第三のサーマルインターフェース層と第四のサーマルインターフェース層との間の第二の誘電体層とを備える。
【0011】
さらに別の実施形態では、第一の誘電体層および第二の誘電体層は、セラミックを含む。
【0012】
さらに別の実施形態によれば、第一のサーマルインターフェース層、第二のサーマルインターフェース層、第三のサーマルインターフェース層、および第四のサーマルインターフェース層は、銅、アルミニウム、はんだ、または焼結物を含む。
【0013】
一実施形態では、第一のサーマルインターフェース層は第一の誘電体層の底面の周辺部内に存在し、第二のサーマルインターフェース層は第一の誘電体層のトップ面の周辺部内に存在し、第三のサーマルインターフェース層は第二の誘電体層のトップ面の周辺部内に存在し、第四のサーマルインターフェース層は第二の誘電体層の底面の周辺部内に存在する。
【0014】
一実施形態では、第一のサーマルパッドは第一のサーマルインターフェース層の周辺部に存在し、第二のサーマルパッドは第三のサーマルインターフェース層の周辺部に存在する。
【0015】
一実施形態によれば、冷却装置は、プリント回路基板のトップ面上に第一の配線をさらに備え、第一の半導体デバイスの第一のリードフレームは、第一の配線、プリント回路基板のトップ面上の第二の配線に電気的かつ機械的に結合し、第一の半導体デバイスの第二のリードフレームは、第二の配線、プリント回路基板の底面上および第一の配線の下の第三の配線に電気的かつ機械的に結合し、第二の半導体デバイスの第一のリードフレームは、第三の配線、ならびにプリント回路基板の底面上および第二の配線の下の第四の配線に電気的かつ機械的に結合し、第二の半導体デバイスの第二のリードフレームは、第四の配線に電気的かつ機械的に結合する。
【0016】
一実施形態では、冷却装置は、第一の配線の一部の上に延在する第一のバスバーと、第二の配線の一部の上に延在する第二のバスバーと、第三の配線の一部の上に延在する第三のバスバーと、第四の配線の一部の上に延在する第四のバスバーとをさらに備える。
【0017】
別の実施形態によれば、冷却装置は、第一のバスバー、プリント回路基板、および第三のバスバーを貫通して延在し、第一のバスバーを第一の配線に当接し、かつ第三のバスバーを第三の回路に当接する、第一のバスバー締結具と、第二のバスバー、プリント回路基板、および第四のバスバーを貫通して延在し、第二のバスバーを第二の配線に当接し、かつ第四のバスバーを第四の配線に当接する、第二のバスバー締結具と、をさらに備える。
【0018】
さらに別の実施形態では、プリント回路基板は、第二の配線から第四の配線まで延在する第一の複数のビアをさらに備える。
【0019】
一実施形態によると、第一の半導体デバイスは第一のソース端子および第一のドレイン端子を有するＭＯＳＦＥＴであり、第二の半導体デバイスは第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、第一の半導体デバイスの第一のリードフレームは第一のドレイン端子であり、第一の半導体デバイスの第二のリードフレームは第一のソース端子であり、第二の半導体デバイスの第一のリードフレームは第二のソース端子であり、第二の半導体デバイスの第二のリードフレームは第二のドレイン端子であり、ハーフブリッジ回路接続を形成する。
【0020】
別の実施形態によると、第一の半導体デバイスは第一のソース端子および第一のドレイン端子を有するＭＯＳＦＥＴであり、第二の半導体デバイスは第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、第一の半導体デバイスの第一のリードフレームは第一のドレイン端子であり、第一の半導体デバイスの第二のリードフレームは第一のソース端子であり、第二の半導体デバイスの第一のリードフレームは第二のドレイン端子であり、第二の半導体デバイスの第二のリードフレームは共通ソース回路接続を形成する第二のソース端子である。
【0021】
一実施形態では、プリント回路基板は、第一の配線から第三の配線まで延在する第二の複数のビアをさらに備える。
【0022】
一実施形態によると、第一の半導体デバイスは、第一のソース端子および第一のドレイン端子を有するＭＯＳＦＥＴであり、第二の半導体デバイスは、第二のソース端子および第二のドレイン端子を有するＭＯＳＦＥＴであり、第一の半導体デバイスの第一のリードフレームは第一のドレイン端子であり、第一の半導体デバイスの第二のリードフレームは第一のソース端子であり、第二の半導体デバイスの第一のリードフレームは第二のドレイン端子であり、第二の半導体デバイスの第二のリードフレームは第二のソース端子であり、並列回路接続を形成する。
【0023】
別の態様では、前述の態様のいずれかを、個別にまたは一緒に、および／または本明細書に記載される様々な別個の態様および特徴を、さらなる利益のために組み合わせてもよい。本明細書に開示する様々な特徴および要素のいずれも、本明細書にこれと反対の指示がない限り、一つ以上の他の開示された特徴および要素と組み合わせることができる。
【0024】
当業者であれば、添付図面に関連して好ましい実施形態の以下の詳細な説明を読んだ後に、本開示の範囲を理解し、その追加的な態様を悟るであろう。
【図面の簡単な説明】
【0025】
本明細書に組み込まれ、本明細書の一部を形成する添付図面は、本開示のいくつかの態様を示し、説明と共に本開示の原理を説明する役割を果たす。
【0026】
【発明を実施するための形態】
【0027】
以下に記載される実施形態は、当業者が実施形態を実践することを可能にするために必要な情報を表し、実施形態を実践する最善モードを例示する。添付の図面に照らして以下の説明を読んだ後、当業者は、本開示の概念を理解し、本明細書に特に記載されていないこれらの概念の適用を認識するであろう。当然のことながら、これらの概念および適用は、本開示の範囲および付随する特許請求の範囲に含まれる。
【0028】
本明細書では、用語、第一、第二、等を使用して様々な要素を説明することができるが、これらの要素はこれらの用語によって限定されるべきではないことが理解されよう。これらの用語は、一つの要素を別の要素と区別するためにのみ使用される。例えば、本開示の範囲から逸脱することなく、第一の要素を第二の要素と呼ぶことができ、同様に、第二の要素を第一の要素と呼ぶことができる。本明細書で使用される「および／または」という用語は、関連する列挙された項目のうちの一つ以上のあらゆるすべての組み合わせを含む。
【0029】
層、領域、または基板などの要素が、別の要素の「上に」ある、または「上へ」延在すると言及される場合、別の要素の直接上にある、または直接上へ延在する、または介在する要素も存在し得ることが理解されよう。対照的に、要素が別の要素の「直接上に」ある、または「直接上へ」延在すると言及される場合、介在する要素は存在しない。同様に、層、領域、または基板などの要素が、別の要素の「上に」ある、または「上に」延在すると言及される場合、別の要素の直接上にある、または直接上に延在する、または介在する要素も存在し得ることが理解されよう。対照的に、要素が別の要素の「直接上に」ある、または「直接上に」延在すると言及される場合、介在する要素は存在しない。また、要素が別の要素に「連結」または「結合」していると呼ばれる場合、他の要素に直接連結もしくは結合する、または介在要素が存在することも理解されよう。対照的に、ある要素が別の要素に「直接連結している」または「直接結合している」と呼ばれる場合、介在要素は存在しない。
【0030】
図に示すように、一つの要素、層、または領域と別の要素、層、または領域との関係を記述するために、本明細書では、例えば「～より下」または「～より上」または「上の」または「下の」などの相対的用語が使用され得る。これらの用語および上述したものは、図に描写された配向に加えて、装置の異なる配向を包含することが意図されていることが理解される。
【0031】
本明細書で使用される用語は、特定の実施形態を記述する目的のみに使用され、本開示を限定することを意図するものではない。本明細書で使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈によって別途明確に示されない限り、複数形も含むことが意図される。本明細書で使用される場合、「ｃｏｍｐｒｉｓｅｓ（備える）」、「ｃｏｍｐｒｉｓｉｎｇ（備える）」、「ｉｎｃｌｕｄｅｓ（含む）」、および／または「ｉｎｃｌｕｄｉｎｇ（含む）」は、記載された特徴、整数、工程、動作、要素、および／または構成要素の存在を特定するが、一つ以上の他の特徴、整数、工程、動作、要素、および／またはそのグループの存在または追加を妨げないことがさらに理解されるであろう。
【0032】
別途定義されない限り、本明細書で使用されるすべての用語（技術用語および学術用語を含む）は、本開示が属する技術分野の当業者によって一般的に理解されるものと同じ意味を有する。さらに、本明細書で使用される用語は、本明細書および関連技術の文脈においてその意味と一致する意味を有するものとして解釈されるべきであり、本明細書に明示的に定義されない限り、理想化されたまたは過度に形式的な意味で解釈されないことが理解されるであろう。
【0033】
本明細書では、本開示の実施形態の概略図を参照して実施形態を説明する。したがって、層および要素の実際の寸法は異なる可能性があり、例えば製造技術および／または公差の結果として、図の形状とは異なることが予想される。例えば、正方形または長方形として例示または説明されている領域は、丸いまたは湾曲した形体であることができ、直線として示されている領域には、多少の凹凸がある可能性がある。したがって、図に例示される領域は概略的なものであり、その形状はデバイスの領域の正確な形状を例示することを意図したものでもなく、本開示の範囲を限定することを意図したものでもない。さらに、構造または領域のサイズは、説明の目的で他の構造または領域と比較して誇張される場合があり、したがって、本主題の一般的な構造を説明するために提供されており、縮尺通りに描かれている場合もいない場合もある。図面間の共通の要素は、ここでは共通の要素番号で示されており、後で再度説明することはない。
【0034】
図１Ａ～１Ｃは、電気エネルギーを整流する、反転する、変換する、あるいは操作するために本開示のさまざまな実施形態で実行される例示的な回路トポロジーを例示する。しかし、当業者であれば、本開示の実施形態が、図１Ａ～１Ｃの回路トポロジーに限定されないことを理解するであろう。図１Ａ～図１Ｃに例示するように、それぞれ、ハーフブリッジ回路トポロジー１００、並列トランジスタ接続回路トポロジー１００’、共通ソース回路トポロジー１００”は、第一のトランジスタおよび第二のトランジスタを備え、第一のトランジスタおよび第二のトランジスタは、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、接合ゲート電界効果トランジスタ（ＪＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）等のうちの一つであってもよい。図１Ａ～図１Ｃを参照して説明される、および本明細書の他の箇所でより詳細に説明される本開示のいくつかの実施形態では、第一のトランジスタおよび第二のトランジスタは、熱放散冷却装置を備えるプリント回路基板（ＰＣＢ）のトップ面および底面上に配置されることができるパワーＭＯＳＦＥＴデバイスである。
【0035】
それぞれ図１Ａ～図１Ｃにおいて、ハーフブリッジ回路トポロジー１００、並列トランジスタ接続回路トポロジー１００’、および共通ソース回路トポロジー１００”の動作は当業者にはよく知られているため、説明を簡潔にするためにここでは説明しない。本明細書の他の箇所でより詳細に説明される本開示の様々な実施形態では、ハーフブリッジ回路トポロジー１００、並列トランジスタ接続回路トポロジー１００’、および共通ソース回路トポロジー１００”のそれぞれは、図２および図３に例示するように、冷却装置２００または２００’に埋め込まれるＰＣＢの一部として組み込まれる。
【0036】
まず図１Ａを参照すると、ハーフブリッジ回路トポロジー１００が例示されている。ハーフブリッジ回路トポロジー１００は、第一のＭＯＳＦＥＴデバイスＭ１を含むハイサイドとラベル付けされたハイサイドパワー半導体スイッチングデバイス、および第二のＭＯＳＦＥＴデバイスＭ２を含むローサイドとラベル付けされたローサイドパワー半導体スイッチングデバイス、バルクコンデンサバンクＤＣリンクの形態の電源、ならびに正の直流（ＤＣ）バスバーＤＣ＋と負のＤＣバスバーＤＣ－との間に電気的に結合されるデカップリングコンデンサＣｄを備える。第一のＭＯＳＦＥＴデバイスＭ１は、第一のゲート端子Ｇ１、第一のソース端子Ｓ１、および第一のドレイン端子Ｄ１を備え、第二のＭＯＳＦＥＴデバイスＭ２は、第二のゲート端子Ｇ２、第二のソース端子Ｓ２、および第二のドレイン端子Ｄ２を備える。示すように、第一のＭＯＳＦＥＴデバイスＭ１の第一ドレイン端子Ｄ１は正のＤＣバスバーＤＣ＋に接続し、第二のＭＯＳＦＥＴデバイスＭ２の第二ソース端子Ｓ２は負のＤＣバスバーＤＣ－に接続し、第一のＭＯＳＦＥＴデバイスＭ１の第一のソース端子Ｓ１は、第二のＭＯＳＦＥＴデバイスＭ２の第二のドレイン端子Ｄ２に接続し、位相端子Ｔ１が接続する位相ノードＮ１を形成する。
【0037】
図１Ｂは、第一のＭＯＳＦＥＴデバイスＭ１および第二のＭＯＳＦＥＴデバイスＭ２が接続して共通ソースノードＮ３および共通ドレインノードＮ２を形成する並列トランジスタ接続回路トポロジー１００’を示す。第一のＭＯＳＦＥＴデバイスＭ１は、第一のゲート端子Ｇ１、第一のソース端子Ｓ１、および第一のドレイン端子Ｄ１を備え、第二のＭＯＳＦＥＴデバイスＭ２は、第二のゲート端子Ｇ２、第二のソース端子Ｓ２、および第二のドレイン端子Ｄ２を備える。図１Ｂに示すように、第一のＭＯＳＦＥＴデバイスＭ１の第一ドレイン端子Ｄ１および第二のＭＯＳＦＥＴデバイスＭ２の第二ドレイン端子Ｄ２は電気的に接続されて、共通ドレインノードＮ２および共通ドレイン入出力端子Ｔ２を形成する。同様に、第一のＭＯＳＦＥＴデバイスＭ１の第一のソース端子Ｓ１と第二のＭＯＳＦＥＴデバイスＭ２の第二のソース端子Ｓ２は電気的に接続されて、共通ソースノードＮ３および共通ソース入出力端子Ｔ３を形成する。並列トランジスタ接続回路トポロジー１００’は、個々のトランジスタが高電力用途で必要とされる大電流を流すことができない高電力用途で利用されることができる。
【0038】
図１Ｃは、共通ソース回路トポロジー１００”を示す。例示するように、共通ソーストランジスタ回路トポロジー１００”は、第一のゲート端子Ｇ１、第一のソース端子Ｓ１、および第一のドレイン端子Ｄ１を有する第一のＭＯＳＦＥＴ Ｍ１と、第二のゲート端子Ｇ２、第二のソース端子Ｓ２、および第二のドレイン端子Ｄ２を有する第二のＭＯＳＦＥＴ Ｍ２と、を備える。この構成では、第一のＭＯＳＦＥＴデバイスＭ１の第一のソースＳ１および第二のＭＯＳＦＥＴデバイスＭ２の第二のソースＳ２が電気的に接続されて共通ソースノードＮ４を形成する。さらに、第一のＭＯＳＦＥＴデバイスＭ１の第一のドレインＤ１は上部入出力端子Ｔ４を形成し、第二のＭＯＳＦＥＴデバイスＭ２の第二のドレインＤ２は下部入出力端子Ｔ５を形成する。上部入出力端子Ｔ４および下部入出力端子Ｔ５は、ＤＣ供給電圧を供給するように構成される電圧源（図示せず）と負荷との間に結合され、両方向の電流を遮断する機能を備えた双方向スイッチを形成し、オン状態電圧またはオフ状態電圧を提供する。
【0039】
図２は、本開示の実施形態による冷却装置２００の断面図を示す。冷却装置２００は、基材、例えば両面多層プリント回路基板（ＰＣＢ）１０、ＰＣＢ１０のトップ面上に表面実装された第一の半導体デバイス２０、ＰＣＢ１０の底面上に表面実装された第二の半導体デバイス２０’、第一のサーマルインターフェース構造３０、第二のサーマルインターフェース構造３０’、ならびに第一のサーマルインターフェース構造３０および第二のサーマルインターフェース構造３０’上にそれぞれ配置された、第一のヒートシンク４０および第二のヒートシンク４０’を備える。一実施形態では、例示のように、第一のサーマルインターフェース構造３０は、第一の半導体デバイス２０のトップ面と第一のヒートシンク４０との間に機械的かつ熱的に結合し、第二のサーマルインターフェース構造３０’は、第二の半導体デバイス２０’のトップ面と第二のヒートシンク４０’との間に機械的かつ熱的に結合する。
【0040】
ＰＣＢ１０の平面軸に対して冷却装置２００の対称的な構成は、より多くの半導体デバイスを単一のＰＣＢ上に実装することが可能になるので特に有利であり、そしてこれにより、第一の半導体デバイス２０および第二の半導体デバイス２０’のそれぞれの熱放散経路を設けながら、冷却装置２００に関連する電力密度を増加させることができる。当業者であれば理解するように、二つの半導体デバイスのみが図２に示されるが、半導体デバイスの数は、本開示の一つまたは複数の実施形態に従って、用途または設計により異なる場合がある。
【0041】
ここでＰＣＢ１０のトップ面を参照すると、第一の配線１２Ａおよび第二の配線１２Ｂを含む複数の導電性配線は、ギャップ（すなわち、水平距離）が第一の配線１２Ａと第二の配線１２Ｂとの間に形成されるようにＰＣＢ１０のトップ面上に配置される。適用する場合、ＰＣＢ１０のトップ面上の第一の配線１２Ａと第二の配線１２Ｂとの間のギャップにより、第一の半導体デバイス２０は第一の配線１２Ａおよび第二の配線１２Ｂの露出表面に電気的かつ機械的に結合することが可能になる。一般的に、正の直流（ＤＣ）バスバー（ＤＣ＋）、負のＤＣバスバー（ＤＣ－）、または位相バスバーのうちの一つとして動作するように構成されるプレート状バスバーは、ＰＣＢ１０のトップ面および底面上に延在する。このように、第一のバスバー１４Ａは、ＰＣＢ１０の第一の縁部からＰＣＢ１０のトップ面の第一の側上に延在し、ＰＣＢ１０のトップ面の第一の側上に配置された第一の配線１２Ａの一部を覆う。同様に、第二のバスバー１４Ｂは、ＰＣＢ１０の第二の縁部から、ＰＣＢ１０のトップ面の第二の側上に延在し、ＰＣＢ１０のトップ面の第二の側上に配置された第二の配線１２Ｂの一部を覆う。第一のバスバー１４Ａおよび第二のバスバー１４Ｂのそれぞれは導電性であり、それぞれ第一の配線１２Ａおよび第二の配線１２Ｂへの電気経路を形成する。さらに、第一のバスバー１４Ａおよび第二のバスバー１４Ｂのそれぞれは、第一の配線１２Ａおよび第二の配線１２Ｂへの電気経路のそれぞれに外部接続する外付けシャント接触面（図示せず）を備える場合がある。
【0042】
上述のＰＣＢ１０のトップ面の構造を参照して説明した構成と同様の構成において、ＰＣＢ１０の底面は、第三の配線１２Ｃと第四の配線１２Ｄとの間にギャップ（すなわち、水平距離）が形成されるように、ＰＣＢ１０の底面上に配置された第三の配線１２Ｃおよび第四の配線１２Ｄを含む複数の導電性配線を備える。適用する場合、第三の配線１２Ｃおよび第四の配線１２Ｄは、ＰＣＢ１０の底面上に、それぞれ第一の配線１２Ａおよび第二の配線１２Ｂの下に配置されてもよい。このように、ＰＣＢ１０のトップ面に関連して前述したように、第二の半導体デバイス２０’は、ギャップを有する第三の配線１２Ｃおよび第四の配線１２Ｄの露出面に電気的かつ機械的に結合することができ、第二の半導体デバイス２０’がＰＣＢ１０のトップ面上に配置された第一の半導体デバイス２０の下に配置される。さらに、第三のバスバー１４Ｃは、ＰＣＢ１０の第一の縁部からＰＣＢ１０の底面の第一の側上に延在し、ＰＣＢ１０の底面の第一の側上に配置された第三の配線１２Ｃの一部を覆う。同様に、第四のバスバー１４Ｄは、ＰＣＢ１０の第二の縁部からＰＣＢ１０の底面の第二の側上に延在し、ＰＣＢ１０の底面の第二の側上に配置された第四の配線１２Ｄの一部を覆う。第一のバスバー１４Ａおよび第二のバスバー１４Ｂと同様に、第三のバスバー１４Ｃおよび第四のバスバー１４Ｄは導電性であり、それぞれ第三の配線１２Ｃおよび第四の配線１２Ｄへの電気経路を形成する。さらに、第三のバスバー１４Ｃおよび第四のバスバー１４Ｄのそれぞれは、第三の配線１２Ｃおよび第四の配線１２Ｄへの電気経路のそれぞれに外部接続を提供する外付けシャント接触面（図示せず）を備える場合がある。
【0043】
ＰＣＢ１０は、ＰＣＢ１０内に信号層１６を形成するための複数の内部誘電体層および導電層（図示せず）をさらに備える。図２の一部として四つの信号層１６のみが示されているが、信号層１６の数は、本開示の一つまたは複数の実施形態による用途または設計により異なる場合があることに留意されたい。
【0044】
図２の構成と同様に、冷却装置２００は、第一のバスバー締結具５０および第二のバスバー締結具５０’を備える複数の締結具をさらに備える。一実施形態では、第一のバスバー締結具５０は、少なくとも第一のバスバー１４Ａ、ＰＣＢ１０、および第三のバスバー１４Ｃを貫通して延在し、第一のバスバー１４Ａを第一の回路１２Ａに当接し、かつＰＣＢ１０のトップ面上に保持し、第三のバスバー１４Ｃを第三の回路１２Ｃに当接し、かつＰＣＢ１０の底面上に保持する。いくつかの実施形態では、第一のバスバー締結具５０はまた、上に列挙したそれらの要素に加えて、第一の配線１２Ａおよび第三の配線１２Ｃを貫通して延在することができる。第二のバスバー締結具５０’は、少なくとも第二のバスバー１４Ｂ、ＰＣＢ１０、および第四のバスバー１４Ｄを貫通して延在し、第二のバスバー１４Ｂを第二の配線１２Ｂに当接し、かつＰＣＢ１０のトップ面上に保持し、第四のバスバー１４Ｄを第四の配線１２Ｄに当接し、かつＰＣＢ１０の底面上に保持することができる。第二のバスバー締結具５０’はまた、上に列挙したそれらの要素に加えて、第二の配線１２Ｂおよび第四の配線１２Ｄを貫通して延在することができる。第一のバスバー締結具５０および第二のバスバー締結具５０’は非導電性である。あるいは、またはさらに、第一のバスバー締結具５０および第二のバスバー締結具５０’はそれぞれ、第一のバスバー１４Ａおよび第三のバスバー１４Ｃ、第二のバスバー１４Ｂおよび第四のバスバー１４Ｄから電気的に絶縁されている。別の実施形態では、はんだ付け、焼結、ネジ取り付け、圧力クランプ、もしくはレーザー溶接、またはそれらの組み合わせを含むがこれらに限定されない他の方法を用いて、ＰＣＢ１０のトップ面上に第一のバスバー１４Ａおよび第二のバスバー１４Ｂを取り付け、ＰＣＢ１０の底面上に第三のバスバー１４Ｃおよび第四のバスバー１４Ｄを取り付ける。
【0045】
ＰＣＢ１０は、ＰＣＢ１０内で第二の配線１２Ｂと第四の配線１２Ｄとの間に垂直に延在する第一の複数のビア１８Ａをさらに備えることができる。このように、第二の配線１２Ｂ、およびしたがって第二のバスバー１４Ｂは、第四の配線１２Ｄおよび第四のバスバー１４Ｄに電気的に接続する。さらに、第一の複数のビア１８Ａは、特定の回路実装において必要とされる場合があるように、ＰＣＢ１０のトップ面上の第一の半導体デバイス２０と、ＰＣＢ１０の底面上の第二の半導体デバイス２０’とが共通ノードを形成することを可能にする。
【0046】
図２を再び参照すると、第一の半導体デバイス２０および第二の半導体デバイス２０’のそれぞれは、表面実装され、トップ面が冷却されることができる。第一の半導体デバイス２０は、第一のデバイスパッケージ２２のトップ面の一部を形成する第一のサーマルパッド２４を有する第一のデバイスパッケージ２２内に封入される第一の半導体ダイ（図示せず）を備える。第一の半導体デバイス２０は、リフローはんだ付けまたは他の手段、例えば接着材を介して、それぞれ第一の配線１２Ａおよび第二の配線１２Ｂに電気的かつ機械的に接続するように構成される少なくとも第一のリードフレーム２６Ａおよび第二のリードフレーム２６Ｂをさらに備える。第一の半導体デバイス２０のトップに圧力を加えると、第一のリードフレーム２６Ａおよび第二のリードフレーム２６Ｂがばねとして機能する。このように、第一の半導体デバイス２０はＰＣＢ１０のトップ面に押し付けられる。これは、第一の半導体デバイス２０および（以下の第二の半導体デバイス２０’を参照してより詳細に開示されるのと同じ特徴を有する）第二の半導体デバイス２０’のトップ面に圧力が加えられる冷却装置２００を組み立てる場合に特に有用である可能性がある。
【0047】
第一の半導体デバイス２０と同様に、第二の半導体デバイス２０’は、第二のデバイスパッケージ２２’のトップ面の一部を形成する第二のサーマルパッド２４’を有する第二のデバイスパッケージ２２’内に封入される第二の半導体ダイ（図示せず）を備える。第二の半導体デバイス２０’は、リフローはんだ付けまたは他の手段、例えば接着材を介して、それぞれ第三の配線１２Ｃおよび第四の配線１２Ｄに電気的かつ機械的に接続するように構成される少なくとも第三のリードフレーム２６Ａ’および第四のリードフレーム２６Ｂ’をさらに備える。第二の半導体デバイス２０’のトップ上に圧力を加えることにより、第三のリードフレーム２６Ａ’および第四のリードフレーム２６Ｂ’がばねとして作用し、第二の半導体デバイス２０’をＰＣＢ１０の底面に押し付ける。
【0048】
様々な実施形態では、第一のデバイスパッケージ２２および第二のデバイスパッケージ２２’は、プラスチックデュアルインライン集積回路パッケージ（ＰＤＩＰ）、スモールアウトライン集積回路（ＳＯＩＣ）、クアッドフラットパッケージ（ＱＦＰ）、薄型ＱＦＰ（ＴＱＦＰ）、小型シュリンクアウトラインプラスチックパッケージ（ＳＳＯＰ）、薄型ＳＳＯＰ（ＴＳＳＯＰ）、薄型超小型アウトラインパッケージ（ＴＶＳＯＰ）、または当業者によく知られている他の鉛含有パッケージのうちの一つであってもよい。別の実施形態では、第一の半導体デバイス２０および第二の半導体デバイス２０’はリードレスである。このような実施形態では、当業者は、ピングリッドアレイ（ＰＧＡ）を形成するためのピン、ボールグリッドアレイ（ＢＧＡ）を形成するためのはんだボール、ランドグリッドアレイ（ＬＧＡ）を形成するためのパッド、またはクワッドフラットノーリード（ＱＦＮ）アレイを含むがこれらに限定されない他の手段および構造により、第一の半導体デバイス２０および第二の半導体デバイス２０’がＰＣＢ１０へ容易に実装および電気接続できることを理解するであろう。
【0049】
第一の半導体デバイス２０および第二の半導体デバイス２０’は、個別のパワー半導体ダイを備えることができる。これには、例えば、パワースイッチ、整流器、インバーター、およびコンバーターで使用するための、ＰＮダイオード、ショットキーダイオード、ジャンクションバリアショットキーダイオード（ＪＢＳ）、マージ型ＰｉＮショットキーダイオード（ＭＰＳ）、パワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、静電誘導トランジスタ（ＳＩＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）等を含むがこれらに限定されない単一または同様の電子部品のアレイが含まれる場合がある。動作中、第一の半導体デバイス２０および第二の半導体デバイス２０’は発熱する可能性がある。
【0050】
第一のサーマルパッド２４および第二のサーマルパッド２４’は、第一の半導体デバイス２０の第一の半導体ダイおよび第二の半導体デバイス２０’の第二の半導体ダイにそれぞれ直接的または間接的に熱的に結合する、熱伝導性および／または導電性のパッド、プレート、またはブロックであってもよい。第一のサーマルパッド２４および第二のサーマルパッド２４’のそれぞれは、最小表面積１６０ｍｍ２および最大表面積６００ｍｍ２の正方形または長方形のトップ面を有する。動作中、第一の半導体ダイおよび第二の半導体ダイによって発生した熱が、外側に、第一の半導体デバイス２０および第二の半導体デバイス２０’のトップ面に向かってＰＣＢ１０から離れる方向に放散するように、第一のサーマルパッド２４および第二のサーマルパッド２４’は、第一の半導体デバイス２０および第二の半導体デバイス２０’のトップ面上に露出領域が設けられるように構成される。
【0051】
ここで、冷却装置２００の一部としての第一のサーマルインターフェース構造３０および第二のサーマルインターフェース構造３０’を参照すると、第一のサーマルインターフェース構造３０は、少なくとも一つの熱伝導性材料の層と少なくとも一つの電気絶縁材料の層とを有する多層構造であってもよい。第一のサーマルインターフェース構造３０は、第一の半導体デバイス２０のトップ面上の第一のサーマルパッド２４と第一のヒートシンク４０との間に連結される。このように、第一のサーマルインターフェース構造３０により、第一の半導体デバイス２０と第一のヒートシンク４０との間に電気的に絶縁された熱放散経路が設けられる。
【0052】
図２に例示するように、第一のサーマルインターフェース構造３０は、第一のサーマルインターフェース層３４と第二のサーマルインターフェース層３６との間に挟まれた第一の誘電体層３２を備えることができる。第一のサーマルインターフェース層３４は、第一の半導体デバイス２０の第一のサーマルパッド２４のトップ面と直接的または間接的に接触するか、またはその周辺部に存在してもよい。このように、第一のサーマルインターフェース層３４により、第一の半導体デバイス２０によって発生した熱がＰＣＢ１０から離れる方向かつ第一のヒートシンク４０に向かう方向に放散されるように、熱伝導経路が設けられる。第二のサーマルインターフェース層３６は、第一のヒートシンク４０の底面と直接的もしくは間接的に接触するか、またはその周辺部に存在してもよい。第一の誘電体層３２は、第一のサーマルインターフェース層３４と第二のサーマルインターフェース層３６との間に配置され、その周辺部に存在して、第一のサーマルインターフェース層３４と第二のサーマルインターフェース層３６との間に熱伝導経路を設けることができ、かつ第一のサーマルインターフェース層３４、したがって第一の半導体デバイス２０を、第二のサーマルインターフェース層３６、したがって第一のヒートシンク４０から電気的に絶縁することができる。
【0053】
第一のサーマルインターフェース構造３０と同様に、第二のサーマルインターフェース構造３０’は、少なくとも一つの熱伝導性材料の層と少なくとも一つの電気絶縁材料の層とを有する多層構造であってもよい。第二のサーマルインターフェース構造３０’は、第二の半導体デバイス２０’のトップ面上の第二のサーマルパッド２４’と第二のヒートシンク４０’との間に連結され、その周辺部に存在してもよい。このように、第二のサーマルインターフェース構造３０’により、第二の半導体デバイス２０’と第二のヒートシンク４０’との間に電気的に絶縁された熱放散経路が設けられる。
【0054】
第二のサーマルインターフェース構造３０’は、第三のサーマルインターフェース層３４’と第四のサーマルインターフェース層３６’との間に挟まれた第二の誘電体層３２’を備えることができる。第三のサーマルインターフェース層３４’は、第二の半導体デバイス２０’の第二のサーマルパッド２４’のトップ面と直接的または間接的に接触するか、またはその周辺部に存在することができる。このように、第三のサーマルインターフェース層３４’により、第二の半導体デバイス２０’によって発生した熱がＰＣＢ１０から離れる方向かつ第二のヒートシンク４０’に向かう方向に放散されるように、熱伝導経路が設けられる。第四のサーマルインターフェース層３６’は、第二のヒートシンク４０’のトップ面と直接的または間接的に接触するか、またはその周辺部に存在してもよい。第二の誘電体層３２’は、第三のサーマルインターフェース層３４’と第四のサーマルインターフェース層３６’との間に配置され、第三のサーマルインターフェース層３４’と第四のサーマルインターフェース層３６’との間に熱伝導経路を設け、かつ第三のサーマルインターフェース層３４’、したがって第二の半導体デバイス２０’を、第四のサーマルインターフェース層３６’、したがって第二のヒートシンク４０’から電気的に絶縁する。
【0055】
第一のサーマルインターフェース構造３０および第二のサーマルインターフェース構造３０’は、多かれ少なかれ他の数のサーマルインターフェース層および／または誘電体層を使用できるように構成されることができることが理解されるであろう。さらに、第一のサーマルインターフェース構造３０および第二のサーマルインターフェース構造３０’の層の数、材料、形状、サイズ、厚さ、配置、ならびに取り付けおよび組み立て方法は、非限定的であり、冷却装置２００の特定の構成に応じて変化することができることが理解されるであろう。
【0056】
一般的に、第一のサーマルインターフェース層３４および第三のサーマルインターフェース層３４’がそれぞれ第一のサーマルパッド２４および第二のサーマルパッド２４’の表面積より大きい表面積を有することが有利である。動作中、このようなより大きな表面積により最大の接触面が得られ、その結果、熱伝達効率の向上につながる。これに関して、溝、空隙、気泡、およびエアボイドが実質的に充填または除去される結合技術は、第一のサーマルインターフェース層３４と第一のサーマルパッド２４との間、および第三のサーマルインターフェース層３４’と第二のサーマルパッド２４’との間のそれぞれの熱伝達効率を改善するのにさらに有利である。したがって、第一のサーマルインターフェース層３４および第三のサーマルインターフェース層３４’は、５Ｗ／ｍＫ以上の熱伝導率を有する乾燥固体またはペーストまたはパテのうちの一つとすることができる。さらに、第一のサーマルインターフェース層３４および第三のサーマルインターフェース層３４’は、１６０ｍｍ２の最小表面積および５０μｍの最小厚さを有することができる。第一のサーマルインターフェース層３４および第三のサーマルインターフェース層３４’の例示的な材料としては、銅、アルミニウム、はんだ、焼結物、または複合材料が挙げられるが、これらに限定されない。
【0057】
第二のサーマルインターフェース層３６および第四のサーマルインターフェース層３６’のそれぞれは、それぞれ第一のヒートシンク４０の底面および第二のヒートシンク４０’のトップ面と直接的もしくは間接的に接触するか、またはそれらの周辺部に存在することができ、第一の誘電体層３２および第二の誘電体層３２’から第一のヒートシンク４０および第二のヒートシンク４０’への熱伝達のための熱移動経路が設けられる。第二のサーマルインターフェース層３６および第四のサーマルインターフェース層３６’は、最小表面積１６０ｍｍ２および最小厚さ５０μｍを有する乾燥固体またはペーストまたはパテのうちの一つとすることができる。さらに、第二のサーマルインターフェース層３６および第四のサーマルインターフェース層３６’は熱伝導性であり、５Ｗ／ｍＫの最小熱伝導率を有する。いくつかの実施形態では、第二のサーマルインターフェース層３６および第四のサーマルインターフェース層３６’は、第一のサーマルインターフェース層３４および第三のサーマルインターフェース層３４’よりも大きな表面積を有する。第二のサーマルインターフェース層３６および第四のサーマルインターフェース層３６’の例示的な材料としては、銅、アルミニウム、はんだ、焼結物、または複合材料が挙げられるが、これらに限定されない。
【0058】
第一の誘電体層３２および第二の誘電体層３２’は、熱伝導性および電気絶縁性であり、酸化アルミニウム（ＡＬ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化ベリリウム（ＢｅＯ）および窒化ケイ素（Ｓｉ３Ｎ４）を含むがこれらに限定されないポリマー、複合材料、またはセラミック材料を含んでもよい。動作中、第一の誘電体層３２および第二の誘電体層３２’は、それぞれ、第一のサーマルインターフェース層３４と第二のサーマルインターフェース層３６との間、および第三のサーマルインターフェース層３４’と第四のサーマルインターフェース層３６’との間の熱膨張係数または温度の違いによって引き起こされる機械的応力を低減することによって、熱伝導経路、電気的絶縁、ならびに熱的および機械的安定性が得られる。
【0059】
一実施形態では、第一の誘電体層３２は、第一のサーマルインターフェース層３４および第二のサーマルインターフェース層３６のそれぞれの最小表面積よりも大きい最小表面積を有する。第一の誘電体層３２および第二の誘電体層３２’のそれぞれの縁部は、ＰＣＢ１０と実質的に平行に、またはＰＣＢ１０と整列して、かつそれぞれ、第一のサーマルインターフェース層３４および第二のサーマルインターフェース層３６、ならびに第三のサーマルインターフェース層３４’および第四のサーマルインターフェース層３６’のそれぞれの縁部を越えて、横方向に延在することができる。このように、例えば、図２に示すように、第一の誘電体層３２および第二の誘電体層３２’のそれぞれの縁部は、ＰＣＢ１０の第一の縁部および第二の縁部に向かって延在し、それぞれ、第一のサーマルインターフェース層３４および第二のサーマルインターフェース層３６、ならびに第三のサーマルインターフェース層３４’および第四のサーマルインターフェース層３６’の側縁部を超えて広がる（すなわち、越えて延在する）。この特徴の必要性は、電気的絶縁が問題となる場合に特に顕著である。すぐ上で論じたように、第一の誘電体層３２および第二の誘電体層３２’を利用して、第一のサーマルインターフェース層３４および第三のサーマルインターフェース層３４’のそれぞれを電気的に絶縁し、したがって第一の半導体デバイス２０および第二の半導体デバイス２０’を、それぞれ第一のヒートシンク４０および第二のヒートシンク４０’から電気的に絶縁する。このように、第一の誘電体層３２および第二の誘電体層３２’は、それぞれ第一の半導体デバイス２０および第二の半導体デバイス２０’に対して空間距離および沿面距離を設けるのに十分に大きくなければならない。一実施形態では、第一の誘電体層３２および第二の誘電体層３２’のそれぞれは、第一の半導体デバイス２０および第二の半導体デバイス２０’に対して３．２ｍｍの最小空間距離および５．６ｍｍの最小沿面距離を設ける。
【0060】
さまざまな実施形態によれば、取り付け方法、例えば、ろう付け、接合、拡散接合、はんだ付け、または圧接、例えば、クランプもしくは締結を使用して、第一のサーマルインターフェース構造３０および第二のサーマルインターフェース構造３０のさまざまな内層を連結することができる。当業者であれば、第一のサーマルインターフェース構造３０および第二のサーマルインターフェース構造３０’のそれぞれは、空隙、気泡、もしくは溝をさらに除去するか、または上記の中間層の結合表面上の欠陥を補修、パッチ処理し、修復するために、熱接着剤、サーマルペースト、もしくはさまざまなタイプのギャップパッド等をさらに備えてもよいことを理解するであろう。第一のサーマルインターフェース構造３０および第二のサーマルインターフェース構造３０’の内層に関してすぐ上で論じた方法を適用して、第一の半導体デバイス２０のトップ面と第一のヒートシンク４０との間、および第二の半導体デバイス２０’のトップ面と第二のヒートシンク４０’との間に、それぞれ第一のサーマルインターフェース構造３０および第二のサーマルインターフェース構造３０’を取り付けてもよい。さらに、同様の方法で、熱接着剤、熱ペースト、もしくはさまざまなタイプのギャップパッド等を使用して、空隙、気泡、もしくは溝をさらに除去するか、または上記の表面の結合表面上の欠陥を補修、パッチ処理および修復することができる。
【0061】
ここで図２の冷却装置２００に戻ると、第一のヒートシンク４０および第二のヒートシンク４０’は、流体媒体、例えば、空気冷媒または液体冷却剤を使用して、第一のサーマルインターフェース構造３０および第二のサーマルインターフェース構造３０’を介して第一の半導体デバイス２０および第二の半導体デバイス２０’から放散される熱を取り出すことができる。一実施形態では、アルミニウムまたは銅を含む固体金属シートは、第一のヒートシンク４０および第二のヒートシンク４０’のそれぞれの一部を形成し、第一のサーマルインターフェース構造３０および第二のサーマルインターフェース構造３０’が連結する表面を提供する。第一のヒートシンク４０および第二のヒートシンク４０’はそれぞれ単一のユニット構造であってもよい。あるいは、またはそれに加えて、第一のヒートシンク４０および第二のヒートシンク４０’のそれぞれは、複数の相互接続されたユニットまたは個別のユニットであってもよい。しかし、例示された実施形態にかかわらず、第一のヒートシンク４０および第二のヒートシンク４０’の動作および構造は当業者にはよく知られており、したがって説明を簡潔にするためにここでは詳しくは説明しない。
【0062】
本明細書で使用する場合、第一のヒートシンク４０の底面は、第一のサーマルインターフェース構造３０の第二のサーマルインターフェース層３６のトップ面と少なくとも部分的に直接的あるいは間接的に接触するか、またはその周辺部に存在してもよい。このようにして、第一の半導体デバイス２０の半導体ダイによって発生した熱は、第一のデバイスパッケージ２２の第一のサーマルパッド２４によって回収され、第一のサーマルインターフェース構造３０を通って、第一のヒートシンク４０に向かって、ＰＣＢ１０から離れる方向に放散される。同様に、第二のヒートシンク４０’のトップ面は、第二のサーマルインターフェース構造３０’の第四のサーマルインターフェース層３６’の底面と少なくとも部分的に直接的あるいは間接的に接触するか、またはその周囲に存在してもよい。このようにして、第二の半導体デバイス２０’の半導体ダイによって発生した熱は、第二のデバイスパッケージ２２’の第二のサーマルパッド２４’によって回収され、第二のサーマルインターフェース構造３０’を通って、第二のヒートシンク４０’に向かって、ＰＣＢ１０から離れる方向に放散される。適用する場合、熱接着剤、熱ペースト、フィラーパッド等を含む充填剤（図示せず）を使用して、第一のサーマルインターフェース構造３０のトップ面と第一のヒートシンク４０との間、および第二のサーマルインターフェース構造３０’の底面と第二のヒートシンク４０’との間の溝を充填する、または空隙、気泡、およびエアボイドを除去することができる。
【0063】
図２の構成と同様に、冷却装置２００はさらに、第一のばね式締結具６０および第二のばね式締結具６０’を備える。一般的に、第一のばね式締結具６０は、第一のボルトヘッド６２、第一のばね式キャップ６４、第一の端部および第二の端部を有する第一のシャフト６６、第一のスペーサー６８Ａ、および第二のスペーサー６８Ｂを備える。示すように、第一のシャフト６６は、ＰＣＢ１０の第一の側上に配置され、少なくとも第一のヒートシンク４０、ＰＣＢ１０、および第二のヒートシンク４０’を貫通して延在する。このように、第一のシャフト６６の第一の端部は、第一のヒートシンク４０が横方向の固定位置に保持されるように、第一のヒートシンク４０上の第一のボルトヘッド６２に連結する。第一のシャフト６６の第二の端部は、第二のヒートシンク４０’が横方向の固定位置に保持されるように、第二のヒートシンク４０’の下で第一のばね式キャップ６４に連結する。いくつかの実施形態では、第一のシャフト６６がＰＣＢ１０の第一の側を貫通して延在する際に、第一のシャフト６６が第一のバスバー１４Ａおよび第三のバスバー１４Ｃと接触しないように、第一のスペーサー６８Ａおよび第二のスペーサー６８Ｂを用いて電気的に絶縁する。
【0064】
動作中、本明細書で後により詳細に開示されるように、第二のばね式締結具６０’と関連して、第一のばね式キャップ６４を締めて、第一のヒートシンク４０、したがって第一のサーマルインターフェース構造３０および第一の半導体デバイス２０に下向きの圧力を加え、第二のヒートシンク４０’、したがって第二のサーマルインターフェース構造３０’および第二の半導体デバイス２０’に上向きの圧力を加えることができる。
【0065】
第一のばね式締結具６０と同様に、第二のばね式締結具６０’は、第二のボルトヘッド６２’、第二のばね式キャップ６４’、第一の端部および第二の端部を有する第二のシャフト６６’、第三のスペーサー６８Ａ’、および第四のスペーサー６８Ｂ’を備える。第二のシャフト６６’は、ＰＣＢ１０の第二の側上に配置され、少なくとも第一のヒートシンク４０、ＰＣＢ１０、および第二のヒートシンク４０’を貫通して延在する。このように、第二のシャフト６６’の第一の端部は、第一のヒートシンク４０が横方向の固定位置に保持されるように、第一のヒートシンク４０上の第二のボルトヘッド６２’に連結する。第二のシャフト６６’の第二の端部は、第二のヒートシンク４０’が横方向の固定位置に保持されるように、第二のヒートシンク４０’の下で第二のばね式キャップ６４’に連結する。いくつかの実施形態では、第三のスペーサー６８Ａ’および第四のスペーサー６８Ｂ’を用いて、第二のシャフト６６’がＰＣＢ１０の第二の側を貫通して延在する際に、第二のシャフト６６’が第二のバスバー１４Ｂおよび第四のバスバー１４Ｄと接触しないように電気的に絶縁する。あるいは、またはさらに、第一のばね式締結具６０および第二のばね式締結具６０’は、導電性ではない。
【0066】
さらに別の実施形態では、第一のスペーサー６８Ａおよび第三のスペーサー６８Ａ’を用いて、第一のヒートシンク４０によって引き起こされる可能性がある過剰な下向きの圧力を除去することによって、第一のサーマルインターフェース構造３０の層の厚さを調整することができる。このように、第一のスペーサー６８Ａおよび第三のスペーサー６８Ａ’は、第一のサーマルインターフェース構造３０の層が所望のおよび所定の厚さで硬化および固化するように、ＰＣＢ１０のトップ面と第一のヒートシンク４０との間に所望のおよび所定の距離を維持する。第一のスペーサー６８Ａおよび第三のスペーサー６８Ａ’をさらに利用して、ＰＣＢ１０のトップ面上に第一のヒートシンク４０を保持するための機械的支持体を設け、組み立て中に第一のヒートシンク４０が意図せず傾くのを妨げることができる。同様に、第二のスペーサー６８Ｂおよび第四のスペーサー６８Ｂ’を用いて、第二のヒートシンク４０’によって引き起こされる過剰な上向き圧力を除去することによって、第二のサーマルインターフェース構造３０’の層の厚さを調整することができる。このように、第二のスペーサー６８Ｂおよび第四のスペーサー６８Ｂ’は、第二のサーマルインターフェース構造３０’の層が所望のおよび所定の厚さで硬化および固化するように、ＰＣＢ１０の底面と第二のヒートシンク４０’との間に所望のおよび所定の距離を維持する。第二のスペーサー６８Ｂおよび第四のスペーサー６８Ｂ’をさらに利用して、ＰＣＢ１０の底面上に第二のヒートシンク４０’を保持するための機械的支持体を設け、組み立て中に第二のヒートシンク４０’が意図せず傾くのを妨げることができる。
【0067】
動作中、第二のばね式キャップ６４’を締めて、第一のヒートシンク４０、したがって第一のサーマルインターフェース構造３０および第一の半導体デバイス２０に下向きの圧力を加え、第二のヒートシンク４０’、したがって第二のサーマルインターフェース構造３０’および第二の半導体デバイス２０’に上向きの圧力を加えることができる。ＰＣＢ１０の第一の側に第一のばね式締結具６０によって加えられる圧力と併せて、ＰＣＢ１０の第二の側にかかるこのような圧力により、冷却装置２００は、ばね式機構によって提供される垂直方向の位置合わせにある程度の柔軟性を備える単一で特異な構造を形成することができる。当業者には理解されるように、他の手段、例えば、シーラント、エポキシ、はんだ、または他の種類の締結具（例えば、ねじもしくはリベット）を、第一のばね式締結具６０および第二のばね式締結具６０’と組み合わせて実装して、所望のアセンブリを得ることができる。
【0068】
二つのばね式締結具６０および６０’のみを示してあるが、本開示の範囲はこれに限定されないことを理解されたい。別の実施形態では、第一のばね式締結具６０および第二のばね式締結具６０’を含むばね式締結具の数、位置、および加えられる圧力は、ＰＣＢ１０のトップ面および底面上に配置される半導体デバイスの数に応じて、所望の実装圧力を確保するように調整される。
【0069】
これは、電力用途で使用される発熱するパワー半導体デバイスを冷却するための組み立て方法を提供するという点で特に有利である。これに関して、第一のヒートシンク４０、第一のサーマルインターフェース構造３０、第一の半導体デバイス２０、ＰＣＢ１０、第二の半導体デバイス２０’、第二のサーマルインターフェース構造３０’、および第二のヒートシンク４０’は、ＰＣＢ１０のトップ面および底面上に、互いに対称的に機械的に結合され、固定され、保持される。冷却装置２００の構造の対称性により、垂直方向の力が均一に分散されてＰＣＢ１０の屈曲または反りが防止される。さらに、冷却装置２００は、ＰＣＢ１０の所定の表面積に対する電力密度を二倍にし、ＰＣＢ１０の片側のみに半導体デバイスが実装されている従来の冷却装置によくあることであるＰＣＢ１０の反りも屈曲も生じることなく、より高い電力レベルに適応し、より多くの半導体デバイスを備えるように容易に拡張することができるという点で、特に有用である。
【0070】
例示的な実施形態では、第一の半導体デバイス２０および第二の半導体デバイス２０’は、個別のパワーＭＯＳＦＥＴデバイスであり、それぞれがゲート端子、ソース端子、およびドレイン端子を備える三つの端子を有する。同じ実施形態では、冷却装置２００は、図１Ａに関して説明したハーフブリッジ回路トポロジー１００と本質的に同一である回路を組み立てるために利用される。あるいは、冷却装置２００を利用して、図１Ｃで提供される共通ソース回路トポロジー１００”と同一である回路を組み立てることもできる。
【0071】
ハーフブリッジ回路トポロジー１００の場合、図１Ａに例示するように、第一の半導体デバイス２０および第二の半導体デバイス２０’は、第一のＭＯＳＦＥＴデバイスＭ１および第二のＭＯＳＦＥＴデバイスＭ２を表す。この点において、第一のバスバー１４Ａおよび第三のバスバー１４Ｃは、バルクコンデンサバンクＤＣリンク（図の簡略化のために、図２には示されていない）に接続する正のＤＣバスバーＤＣ＋および負のＤＣバスバーＤＣ－にそれぞれ対応する。さらに、第一の半導体デバイス２０の第一のリードフレーム２６Ａおよび第二のリードフレーム２６Ｂは、それぞれ、第一のＭＯＳＦＥＴデバイスＭ１の第一のドレイン端子Ｄ１および第一のソース端子Ｓ１に相当する。一方、第二の半導体デバイス２０’の第三のリードフレーム２６Ａ’および第四のリードフレーム２６Ｂ’は、それぞれ、第二のＭＯＳＦＥＴ Ｍ２の第二のソース端子Ｓ２および第二のドレイン端子Ｄ２を表す。第一のＭＯＳＦＥＴ Ｍ１の第一のゲート端子Ｇ１および第二のＭＯＳＦＥＴ Ｍ２の第二のゲート端子Ｇ２は、図の簡略化のために図２には示されていないことに留意されたい。図２に示される回路アセンブリは、デカップリングコンデンサ、例えば、図１Ａに示すようなデカップリングコンデンサＣｄを必要としないが、抵抗－コンデンサ（ＲＣ）スナバー（図示せず）を利用して、電磁干渉をさらに低減し、電磁両立性を高めることができる。あるいは、またはさらに、第一のバスバー１４Ａおよび第三のバスバー１４Ｃは、ＰＣＢ１０の第一の側の端部まで延在する。（ＰＣＢ１０の厚さが薄いため）第一のバスバー１４Ａと第三のバスバー１４Ｃとが近接していることにより、回路全体のパワーループインダクタンスが低減される。全体のパワーループインダクタンスを低減することにより、パワーＭＯＳＦＥＴにわたる過剰な電圧リンギングおよび過電圧ストレスを引き起こすことなく、パワーＭＯＳＦＥＴの高速スイッチング速度が可能となり、これにより開示されるようなハーフブリッジ回路トポロジー１００に関連する効率および信頼性が向上する。
【0072】
図２に示すように、第一の複数のビア１８Ａを用いて、第二のバスバー１４Ｂと第四のバスバー１４Ｄを電気的に接続して、図１Ａに例示するハーフブリッジ回路トポロジー１００の位相ノードＮ１および位相端子Ｔ１を形成する。これに関して、位相端子Ｔ１は、ハイサイドパワー半導体スイッチングデバイス ハイサイドとローサイドパワー半導体スイッチングデバイス ローサイドとの間の中間ノード（すなわち、位相ノードＮ１）に接続し、その電圧電位は、第一のＭＯＳＦＥＴ Ｍ１および第二のＭＯＳＦＥＴデバイスＭ２のスイッチング状態に従って変化する。
【0073】
動作中、ＤＣリンクコンデンサ（図示せず）は、第一のバスバー１４Ａおよび第三のバスバー１４Ｃを介してＤＣ電圧の安定した供給を提供する。一方、第一の半導体デバイス２０および第二の半導体デバイス２０’は、冷却装置２００のハーフブリッジ回路トポロジー１００の第二のバスバー１４Ｂおよび第四のバスバー１４Ｄからの出力電力を調整する目的で、交互に導通モードに駆動される。第一の半導体デバイス２０および第二の半導体デバイス２０’のそれぞれによって発生した熱は、第一のデバイスパッケージ２２の第一のサーマルパッド２４および第二のデバイスパッケージ２２’の第二のサーマルパッド２４’によって回収され、第一のサーマルインターフェース構造３０および第二のサーマルインターフェース構造３０’を通って、第一のヒートシンク４０および第二のヒートシンク４０’に向かって、かつＰＣＢ１０から離れる方向に放散される。
【0074】
ここで、図１Ｃに例示される共通ソース回路トポロジー１００”を参照する。第一の半導体デバイス２０の第一のリードフレーム２６Ａおよび第二のリードフレーム２６Ｂは、それぞれ、第一のＭＯＳＦＥＴデバイスＭ１の第一のドレイン端子Ｄ１および第一のソース端子Ｓ１に相当する。第二の半導体デバイス２０’の第三のリードフレーム２６Ａ’および第四のリードフレーム２６Ｂ’は、それぞれ第二のＭＯＳＦＥＴ Ｍ２の第二のドレイン端子Ｄ２および第二のソース端子Ｓ２を表す。第一のＭＯＳＦＥＴ Ｍ１の第一のゲート端子Ｇ１および第二のＭＯＳＦＥＴ Ｍ２の第二のゲート端子Ｇ２は、図の簡略化のために図２には示されていないことに留意されたい。
【0075】
動作中、第一のＭＯＳＦＥＴデバイスＭ１と第二のＭＯＳＦＥＴデバイスＭ２は、図１Ｃに示すように共通ソースノードＮ４を形成するように接続される。このように、第一の半導体デバイス２０および第二の半導体デバイス２０’は、両方向の電流を遮断する能力を有するアクティブスイッチを提供することを目的とする双方向パワースイッチを形成する。これは、短絡および逆電圧等に対する効果的な保護のためにソリッドステートサーキットブレーカーとしてスイッチを必要とする用途で特に役立つ。一方、第一の半導体デバイス２０および第二の半導体デバイス２０’のそれぞれによって発生した熱は、第一のデバイスパッケージ２２の第一のサーマルパッド２４および第二のデバイスパッケージ２２’の第二のサーマルパッド２４’によって回収され、第一のサーマルインターフェース構造３０および第二のサーマルインターフェース構造３０’を通って、第一のヒートシンク４０および第二のヒートシンク４０’に向かって、かつＰＣＢ１０から離れる方向に放散される。
【0076】
図３は、本発明の別の実施形態による冷却装置２００’の例示的な実施形態を例示する。ＰＣＢ１０の第一の側内で垂直に延在し、第一の配線１２Ａ、したがって第一のバスバー１４Ａを、第三の配線１２Ｃ、したがって第三のバスバー１４Ｃに電気的に接続する第二の複数のビア１８Ｂを備えることを除けば、冷却装置２００’は、図２に示す冷却装置２００と実質的に同様である。冷却装置２００’は、図２を参照して説明したものと同じ参照符号を有する。
【0077】
例示的な実施形態では、冷却装置２００’は、図１Ｂを参照して説明した並列トランジスタ接続回路トポロジー１００’と本質的に同一である回路を組み立てるために利用される。このように、第一の半導体デバイス２０および第二の半導体デバイス２０’は、図１Ｂに例示する第一のＭＯＳＦＥＴデバイスＭ１および第二のＭＯＳＦＥＴデバイスＭ２を表す。さらに、第一の半導体デバイス２０の第一のリードフレーム２６Ａおよび第二のリードフレーム２６Ｂは、それぞれ第一のＭＯＳＦＥＴデバイスＭ１の第一のドレイン端子Ｄ１および第一のソース端子Ｓ１に相当する。第二の半導体デバイス２０’の第三のリードフレーム２６Ａ’および第四のリードフレーム２６Ｂ’は、それぞれ第二のＭＯＳＦＥＴ Ｍ２の第二のドレイン端子Ｄ２および第二のソース端子Ｓ２を表す。第一のＭＯＳＦＥＴ Ｍ１の第一のゲート端子Ｇ１および第二のＭＯＳＦＥＴ Ｍ２の第二のゲート端子Ｇ２は、図の簡略化のために図３には示されていないことに留意されたい。
【0078】
示すように、第二のバスバー１４Ｂおよび第四のバスバー１４Ｄ、したがって第二のリードフレーム２６Ｂおよび第四のリードフレーム２６Ｂ’は、第一の複数のビア１８Ａを使用して電気的に接続され、図１Ｂに示すように共通ソースノードＮ３および共通ドレイン端子Ｔ３を表す。同様の方法で、第一のバスバー１４Ａおよび第三のバスバー１４Ｃ、したがって第一のリードフレーム２６Ａおよび第三のリードフレーム２６Ａ’は、第二の複数のビア１８Ｂを使用して電気的に接続され、図１Ｂに示すように共通ドレインノードＮ２および共通ドレイン端子Ｔ２を表す。さらに、第一のＭＯＳＦＥＴ Ｍ１の第一のゲート端子Ｇ１および第二のＭＯＳＦＥＴ Ｍ２の第二のゲート端子Ｇ２は、図の簡略化のために図３には示されていないことに留意されたい。
【0079】
この構成は、単一のトランジスタではデバイスの高電流の要件を満たすことができない特定の高電力用途で特に役立つ。このように、第一のＭＯＳＦＥＴデバイスＭ１および第二のＭＯＳＦＥＴデバイスＭ２を含む複数の個別のＭＯＳＦＥＴデバイスが並列に接続され、第一のＭＯＳＦＥＴデバイスＭ１と第二のＭＯＳＦＥＴデバイスＭ２との間に大電流を分配するために使用され、これにより、複数のトランジスタのそれぞれに関連する動作温度および導通損失を低減し、より高い出力電力定格を提供することにつながる。
【0080】
動作中、高温につながる電力損失はシステムの性能に悪影響を及ぼす。したがって、冷却装置２００’および冷却装置２００’に関連する並列トランジスタ接続回路トポロジー１００’は、ＰＣＢ１０の両側に組み立てられた並列トランジスタ（この場合はＭＯＳＦＥＴ）間に入力電流を分配し、ＰＣＢ１０の所定の表面積の電力密度を二倍にするだけでなく、第一の半導体デバイス２０および第二の半導体デバイス２０’のそれぞれによって発生する熱を、第一のデバイスパッケージ２２の第一のサーマルパッド２４および第二のデバイスパッケージ２２’の第二のサーマルパッド２４’から、第一のサーマルインターフェース構造３０および第二のサーマルインターフェース構造３０’を通って、第一のヒートシンク４０および第二のヒートシンク４０’に向かって、かつＰＣＢ１０から離れる方向に放散させる。
【0081】
図４～図７は、冷却装置２００または２００’の上面図を示す。これに関して、図４～図７に例示される冷却装置２００”および２００’’’は、図２および図３を参照して説明した冷却装置２００および２００’と実質的に類似している。冷却装置２００”および２００’’’に関する図４～７に示すすべての要素は、特に明記しない限り、すでに説明された要素と同じ参照符号が付けられた図２および図３の要素に関連して、すでに説明されている。さらに、図４～図７に示す第一の複数の半導体デバイス２０”は、図２および図３に関連して示す第一の半導体デバイス２０と同様のパッケージングを有する。したがって、開示を簡略化するために、冷却装置２００”および２００”の一部を形成する複数の第一の半導体デバイス２０”には、第一の半導体デバイス２０およびその構成要素に関連する同じ参照符号が付けられる。
【0082】
まず図４を参照すると、ＰＣＢ１０のトップ面上に配置された第一の複数の半導体デバイス２０”を備える冷却装置２００または２００’（ここでは参照符号２００”で示す）の上面図が示されている。冷却装置２００”は、第一の配線１２Ａに電気的に結合する第一の複数のリードフレーム端子２６Ａ”および第二の配線１２Ｂに電気的に結合する第二の複数のリードフレーム端子２６Ｂ”を有するＰＣＢ１０のトップ面上に配置された第一の複数の半導体デバイス２０”を備える。一実施形態では、第一の複数の半導体デバイス２０”は、第一の複数の半導体デバイス２０”に関連する全体の電力レベルを高めるために並列接続されたＭＯＳＦＥＴであってもよい。一実施形態では、第一の複数のリードフレーム端子２６Ａ”または第二の複数のリードフレーム端子２６Ｂ”のうちの一つまたは複数は、第一のデバイスパッケージ２２内に封入された第一のＭＯＳＦＥＴデバイスＭ１のダイ（図示せず）の第一のゲート端子Ｇ１に電気的にボンディングワイヤ接続することができ、信号層１６（図２の一部として示される）と接続するために、第一の配線１２Ａおよび第二の配線１２Ｂから電気的に絶縁される。
【0083】
図５は、ＰＣＢ１０のトップ面上に配置される第一のバスバー１４Ａおよび第二のバスバー１４Ｂ、ならびにＰＣＢ１０の底面上に配置される第四のバスバー１４Ｄを有する冷却装置２００または２００’（ここでは参照符号２００”で示す）の上面図を例示する。実際には、第一、第二、および第三のバスバー締結具５０、５０’、５０”の数は、バスバーをＰＣＢ１０に保持するように構成され、大量生産のために減らすことができる。一実施形態では、第一、第二、および第三のバスバー締結具５０、５０’、５０”は導電性ではない。さらに、第一、第二、および第三のバスバー締結具５０、５０’、５０”の位置は、ＰＣＢ１０の表面全体に圧力を均一に分散するように調整されることができる。
【0084】
図６は、第一の複数の半導体デバイス２０”のトップ面上に配置された第一のヒートシンク４０を有する冷却装置２００または２００’（ここでは参照符号２００”で示す）の上面図を例示する。示すように、第一のヒートシンク４０は、複数のばね式締結具６０、６０’を使用してＰＣＢ１０に連結する。第一のサーマルインターフェース構造３０（図示せず）は、第一のヒートシンク４０と第一の複数の半導体デバイス２０”との間に配置される。さらに、図６に示される実施形態では、第一のヒートシンク４０は、第一、第二、および第三のバスバー締結具５０、５０’、５０”が利用可能な状態であるような幾何学的形状に構成される。
【0085】
図７は、冷却装置２００または２００’（ここでは参照符号２００’’’で示す）の別の上面図を例示し、第一のヒートシンク４０が第一の複数の半導体デバイス２０”のトップ面上に配置される。この実施形態では、第一のヒートシンク４０は、第一、第二、および第三のバスバー締結具５０、５０’、５０”を利用できないような幾何学的形状に構成される。
【0086】
前述の態様のいずれか、および／または本明細書に記載される様々な別個の態様および特徴を、さらなる利点を得るために組み合わせてもよいことが考えられる。本明細書に開示する様々な実施形態のいずれも、本明細書に特に記載のない限り、一つまたは複数の他の開示された実施形態と組み合わせることができる。
【0087】
当業者であれば、本開示の好ましい実施形態に対する改善および変更を認識するであろう。こうしたすべての改善および変更は、本明細書に開示される概念および以下の特許請求の範囲内であると見なされる。
【図1A】
【図1B】
【図1C】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【外国語明細書】