特開 2024-147982 半導体発光素子および半導体発光素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024147982

(43)【公開日】2024-10-17

(54)【発明の名称】半導体発光素子および半導体発光素子の製造方法

(51)【国際特許分類】

   H01L 33/44 20100101AFI20241009BHJP

【ＦＩ】

H01L33/44

【審査請求】有

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023060795

(22)【出願日】2023-04-04

(11)【特許番号】

(45)【特許公報発行日】2024-04-22

(71)【出願人】

【識別番号】000226242

【氏名又は名称】日機装株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(72)【発明者】

【氏名】稲津 哲彦

(72)【発明者】

【氏名】丹羽 紀隆

【テーマコード（参考）】

5F241

【Ｆターム（参考）】

5F241AA34

5F241CA05

5F241CA40

5F241CA57

5F241CA65

5F241CA66

5F241CA74

5F241CA88

5F241CA92

5F241CB11

(57)【要約】

【課題】半導体発光素子の信頼性を向上させる。
【解決手段】半導体発光素子１０は、第１厚さｔ１を有する基板２０と、第１厚さｔ１よりも小さい第２厚さｔ２を有するベース層２２と、ベース層２２上の外周領域Ｗ１とは異なる内側領域Ｗ２に設けられるｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｎ側電極３０と、ｐ側電極３２と、ｎ側電極３０およびｐ側電極３２を被覆し、ｎ型半導体層２４、活性層２６およびｐ型半導体層２８を被覆し、外周領域Ｗ１においてベース層２２と接触し、外周領域Ｗ１において第２厚さｔ２よりも小さい第３厚さｔ３を有する第１保護層３４と、第１保護層３４を被覆し、外周領域Ｗ１において第１保護層３４と接触し、外周領域Ｗ１において第３厚さｔ３よりも小さい第４厚さｔ４を有する第２保護層３６と、ｎ側パッド電極３８と、ｐ側パッド電極４０と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１厚さを有する基板と、
前記基板上に設けられ、前記第１厚さよりも小さい第２厚さを有するベース層と、
前記ベース層上の外周領域とは異なる内側領域に設けられ、第１上面および第２上面を有するｎ型半導体層と、
前記ｎ型半導体層の前記第１上面に設けられる活性層と、
前記活性層上に設けられるｐ型半導体層と、
前記ｎ型半導体層の前記第２上面に設けられるｎ側電極と、
前記ｐ型半導体層上に設けられるｐ側電極と、
前記ｎ側電極上に設けられる第１ｎ側開口を有し、前記ｐ側電極上に設けられる第１ｐ側開口を有し、前記第１ｎ側開口とは異なる箇所において前記ｎ側電極を被覆し、前記第１ｐ側開口とは異なる箇所において前記ｐ側電極を被覆し、前記ｎ型半導体層、前記活性層および前記ｐ型半導体層を被覆し、前記外周領域において前記ベース層と接触し、酸化物誘電体材料から構成され、前記外周領域において前記第２厚さよりも小さい第３厚さを有する第１保護層と、
前記ｎ側電極上に設けられる第２ｎ側開口を有し、前記ｐ側電極上に設けられる第２ｐ側開口を有し、前記第２ｎ側開口および前記第２ｐ側開口とは異なる箇所において前記第１保護層を被覆し、前記外周領域において前記第１保護層と接触し、窒化物誘電体材料から構成され、前記外周領域において前記第３厚さよりも小さい第４厚さを有する第２保護層と、
前記第２ｎ側開口において前記ｎ側電極と接続するｎ側パッド電極と、
前記第２ｐ側開口において前記ｐ側電極と接続するｐ側パッド電極と、を備える半導体発光素子。

【請求項2】

前記第２厚さは、前記第１厚さの半分以下であり、
前記第３厚さは、前記第２厚さの半分以下であり、
前記第４厚さは、前記第３厚さの半分以下である、請求項１に記載の半導体発光素子。

【請求項3】

前記第２厚さは、１μｍ以上３μｍ以下であり、
前記第３厚さは、０．５μｍ以上１．５μｍ以下であり、
前記第３厚さは、０．１μｍ以上０．４μｍ以下である、請求項１または２に記載の半導体発光素子。

【請求項4】

第１厚さを有する基板上に、前記第１厚さよりも小さい第２厚さを有するベース層を形成する工程と、
前記ベース層上に、ｎ型半導体層、活性層およびｐ型半導体層を順に形成する工程と、
前記活性層および前記ｐ型半導体層を一部領域において除去し、前記ｎ型半導体層の上面を露出させる工程と、
前記ｎ型半導体層の前記上面にｎ側電極を形成する工程と、
前記ｐ型半導体層上にｐ側電極を形成する工程と、
前記ｎ型半導体層を素子分離領域において除去し、前記ベース層の上面を露出させる工程と、
前記ｎ側電極、前記ｐ側電極、前記ｎ型半導体層、前記活性層、前記ｐ型半導体層を被覆し、前記素子分離領域において前記ベース層の前記上面と接触し、酸化物誘電体材料から構成され、前記第２厚さよりも小さい第３厚さを有する第１保護層を形成する工程と、
前記ｎ側電極上の前記第１保護層を除去して第１ｎ側開口を形成する工程と、
前記ｐ側電極上の前記第１保護層を除去して第１ｐ側開口を形成する工程と、
前記第１保護層を被覆し、前記第１ｎ側開口において前記ｎ側電極を被覆し、前記第１ｐ側開口において前記ｐ側電極を被覆し、前記素子分離領域において前記第１保護層と接触し、窒化物誘電体材料から構成され、前記第３厚さよりも小さい第４厚さを有する第２保護層を形成する工程と、
前記ｎ側電極上の前記第２保護層を除去して第２ｎ側開口を形成する工程と、
前記ｐ側電極上の前記第２保護層を除去して第２ｐ側開口を形成する工程と、
前記第２ｎ側開口において前記ｎ側電極と接続するｎ側パッド電極を形成する工程と、
前記第２ｐ側開口において前記ｐ側電極と接続するｐ側パッド電極を形成する工程と、
前記素子分離領域において前記基板内にレーザを照射して改質部を形成する工程と、
前記素子分離領域において前記第２保護層の上からブレードを押し当てて、前記第２保護層、前記第１保護層、前記ベース層および前記基板を切断する工程と、を備える半導体発光素子の製造方法。

【請求項5】

前記ｎ側パッド電極および前記ｐ側パッド電極の上に、粘着性および伸縮性を有するシートを配置する工程をさらに備え、
前記切断する工程において、前記シートの上から前記ブレードを押し当てる、請求項４に記載の半導体発光素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体発光素子および半導体発光素子の製造方法に関する。

【背景技術】

【0002】

半導体発光素子は、基板上に積層されるｎ型半導体層、活性層およびｐ型半導体層を有し、ｎ型半導体層上にｎ側電極が設けられ、ｐ型半導体層上にｐ側電極が設けられる。半導体発光素子の表面には、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＳｉＮなどの誘電体材料から構成される被覆層が設けられる（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１１３７４１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体発光素子の信頼性をさらに向上させるためには、耐湿性のより優れた保護層が設けられることが好ましい。

【0005】

本発明はこうした課題に鑑みてなされたものであり、半導体発光素子の信頼性を向上させる技術を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明のある態様の半導体発光素子は、第１厚さを有する基板と、基板上に設けられ、第１厚さよりも小さい第２厚さを有するベース層と、ベース層上の外周領域とは異なる領域に設けられ、第１上面および第２上面を有するｎ型半導体層と、ｎ型半導体層の第１上面に設けられる活性層と、活性層上に設けられるｐ型半導体層と、ｎ型半導体層の第２上面に設けられるｎ側電極と、ｐ型半導体層上に設けられるｐ側電極と、ｎ側電極上に設けられる第１ｎ側開口を有し、ｐ側電極上に設けられる第１ｐ側開口を有し、第１ｎ側開口とは異なる箇所においてｎ側電極を被覆し、第１ｐ側開口とは異なる箇所においてｐ側電極を被覆し、ｎ型半導体層、活性層およびｐ型半導体層を被覆し、外周領域においてベース層と接触し、酸化物誘電体材料から構成され、外周領域において第２厚さよりも小さい第３厚さを有する第１保護層と、ｎ側電極上に設けられる第２ｎ側開口を有し、ｐ側電極上に設けられる第２ｐ側開口を有し、第２ｎ側開口および第２ｐ側開口とは異なる箇所において第１保護層を被覆し、外周領域において第１保護層と接触し、窒化物誘電体材料から構成され、外周領域において第３厚さよりも小さい第４厚さを有する第２保護層と、第２ｎ側開口においてｎ側電極と接続するｎ側パッド電極と、第２ｐ側開口においてｐ側電極と接続するｐ側パッド電極と、を備える。

【0007】

本発明の別の態様は、半導体発光素子の製造方法である。この方法は、第１厚さを有する基板上に、第１厚さよりも小さい第２厚さを有するベース層を形成する工程と、ベース層上に、ｎ型半導体層、活性層およびｐ型半導体層を順に形成する工程と、活性層およびｐ型半導体層を一部領域において除去し、ｎ型半導体層の上面を露出させる工程と、ｎ型半導体層の上面にｎ側電極を形成する工程と、ｐ型半導体層上にｐ側電極を形成する工程と、ｎ型半導体層を素子分離領域において除去し、ベース層の上面を露出させる工程と、ｎ側電極、ｐ側電極、ｎ型半導体層、活性層、ｐ型半導体層を被覆し、素子分離領域においてベース層の上面と接触し、酸化物誘電体材料から構成され、第２厚さよりも小さい第３厚さを有する第１保護層を形成する工程と、ｎ側電極上の第１保護層を除去して第１ｎ側開口を形成する工程と、ｐ側電極上の第１保護層を除去して第１ｐ側開口を形成する工程と、第１保護層を被覆し、第１ｎ側開口においてｎ側電極を被覆し、第１ｐ側開口においてｐ側電極を被覆し、素子分離領域において第１保護層と接触し、窒化物誘電体材料から構成され、第３厚さよりも小さい第４厚さを有する第２保護層を形成する工程と、ｎ側電極上の第２保護層を除去して第２ｎ側開口を形成する工程と、ｐ側電極上の第２保護層を除去して第２ｐ側開口を形成する工程と、第２ｎ側開口においてｎ側電極と接続するｎ側パッド電極を形成する工程と、第２ｐ側開口においてｐ側電極と接続するｐ側パッド電極を形成する工程と、素子分離領域において基板内にレーザを照射して改質部を形成する工程と、素子分離領域において第２保護層の上からブレードを押し当てて、第２保護層、第１保護層、ベース層および基板を切断する工程と、を備える。

【発明の効果】

【0008】

本発明によれば、半導体発光素子の信頼性を向上できる。

【図面の簡単な説明】

【0009】

【図1】実施形態に係る半導体発光素子の構成を概略的に示す断面図である。

【図2】実施形態に係る半導体発光素子の製造工程を概略的に示す図である。

【図3】実施形態に係る半導体発光素子の製造工程を概略的に示す図である。

【図4】実施形態に係る半導体発光素子の製造工程を概略的に示す図である。

【図5】実施形態に係る半導体発光素子の製造工程を概略的に示す図である。

【図6】実施形態に係る半導体発光素子の製造工程を概略的に示す図である。

【図7】実施形態に係る半導体発光素子の製造工程を概略的に示す図である。

【図8】実施形態に係る半導体発光素子の製造工程を概略的に示す図である。

【図9】実施形態に係る半導体発光素子の製造工程を概略的に示す図である。

【図10】実施形態に係る半導体発光素子の製造工程を概略的に示す図である。

【図11】実施形態に係る半導体発光素子の製造工程を概略的に示す図である。

【発明を実施するための形態】

【0010】

以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。

【0011】

本実施形態に係る半導体発光素子は、中心波長λが約３６０ｎｍ以下となる「深紫外光」を発するように構成され、いわゆるＤＵＶ－ＬＥＤ（Deep UltraViolet-Light Emitting Diode）チップである。このような波長の深紫外光を出力するため、バンドギャップが約３．４ｅＶ以上となる窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料が用いられる。本実施形態では、特に、中心波長λが約２４０ｎｍ～３２０ｎｍの深紫外光を発する場合について示す。

【0012】

本明細書において、「ＡｌＧａＮ系半導体材料」とは、少なくとも窒化アルミニウム（ＡｌＮ）および窒化ガリウム（ＧａＮ）を含む半導体材料のことをいい、窒化インジウム（ＩｎＮ）などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「ＡｌＧａＮ系半導体材料」は、例えば、Ｉｎ_{１－ｘ－ｙ}Ａｌ_ｘＧａ_ｙＮ（０＜ｘ＋ｙ≦１、０＜ｘ＜１、０＜ｙ＜１）の組成で表すことができ、ＡｌＧａＮまたはＩｎＡｌＧａＮを含む。本明細書の「ＡｌＧａＮ系半導体材料」は、例えば、ＡｌＮおよびＧａＮのそれぞれのモル分率が１％以上であり、好ましくは５％以上、１０％以上または２０％以上である。

【0013】

また、ＡｌＮを含まない材料を区別するために「ＧａＮ系半導体材料」ということがある。「ＧａＮ系半導体材料」には、ＧａＮやＩｎＧａＮが含まれる。同様に、ＧａＮを含まない材料を区別するために「ＡｌＮ系半導体材料」ということがある。「ＡｌＮ系半導体材料」には、ＡｌＮやＩｎＡｌＮが含まれる。

【0014】

図１は、実施形態に係る半導体発光素子１０の構成を概略的に示す断面図である。半導体発光素子１０は、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｎ側電極３０と、ｐ側電極３２と、第１保護層３４と、第２保護層３６と、ｎ側パッド電極３８と、ｐ側パッド電極４０とを備える。

【0015】

図１において、矢印Ａで示される方向を「上下方向」または「厚み方向」ということがある。また、基板２０から見て、基板２０から離れる方向を上側、基板２０に向かう方向を下側ということがある。

【0016】

基板２０は、半導体発光素子１０が発する深紫外光に対して透光性を有する材料から構成される。基板２０は、酸化物誘電体材料から構成され、例えば、サファイア（Ａｌ_２Ｏ_３）から構成される。基板２０が有する第１厚さｔ１は、５０μｍ以上であり、例えば１００μｍ以上５００μｍ以下である。

【0017】

ベース層２２は、基板２０の上に設けられる。ベース層２２は、窒化物材料から構成される。ベース層２２は、例えば、アンドープのＡｌＮから構成され、例えば、高温成長させたＡｌＮ（ＨＴ－ＡｌＮ；High Temperature-AlN）層である。ベース層２２が有する第２厚さｔ２は、第１厚さｔ１よりも小さく、例えば第１厚さｔ１の半分以下である。第２厚さｔ２は、１μｍ以上３μｍ以下であり、例えば１．５μｍ以上２．５μｍ以下であり、例えば２μｍ程度である。

【0018】

ｎ型半導体層２４は、ベース層２２の上に設けられる。ｎ型半導体層２４は、ベース層２２上の外周領域Ｗ１を除く内側領域Ｗ２に設けられる。ｎ型半導体層２４は、ｎ型のＡｌＧａＮ系半導体材料から構成され、例えば、ｎ型の不純物としてＳｉがドープされる。ｎ型半導体層２４は、例えば、ｎ型のＡｌＧａＮ層である。ｎ型半導体層２４のＡｌＮモル分率は、２５％以上、４０％以上、５０％以上または６０％以上である。ｎ型半導体層２４のＡｌＮモル分率は、８０％以下または７０％以下である。ｎ型半導体層２４の厚さは、１μｍ以上３μｍ以下であり、例えば１．５μｍ以上２．５μｍ以下であり、例えば２μｍ程度である。ｎ型半導体層２４は、第１上面２４ａおよび第２上面２４ｂを有する。

【0019】

活性層２６は、ｎ型半導体層２４の第１上面２４ａに設けられる。活性層２６は、ＡｌＧａＮ系半導体材料から構成され、ｎ型半導体層２４とｐ型半導体層２８の間に挟まれてダブルへテロ構造を形成する。活性層２６は、例えば、単層または多層の量子井戸構造を有し、アンドープのＡｌＧａＮ系半導体材料から構成される障壁層と、アンドープのＡｌＧａＮ系半導体材料から構成される井戸層とを含む。活性層２６は、例えば、ｎ型半導体層２４と接触する第１障壁層と、第１障壁層上に設けられる第１井戸層とを含む。第１井戸層とｐ型半導体層２８の間に、障壁層および井戸層の一以上のペアが追加的に設けられてもよい。障壁層および井戸層のそれぞれは、１ｎｍ以上２０ｎｍ以下の厚さを有し、例えば、２ｎｍ以上１０ｎｍ以下の厚さを有する。

【0020】

活性層２６とｐ型半導体層２８の間には、電子ブロック層がさらに設けられてもよい。電子ブロック層は、アンドープまたはｐ型のＡｌＧａＮ系半導体材料から構成される。電子ブロック層のＡｌＮモル分率は、４０％以上、５０％以上、６０％以上、７０％以上、または８０％以上である。電子ブロック層は、ＡｌＮ層であってもよい。電子ブロック層の厚さは、１ｎｍ以上１０ｎｍ以下であり、例えば、２ｎｍ以上５ｎｍ以下である。

【0021】

ｐ型半導体層２８は、活性層２６の上に形成される。ｐ型半導体層２８は、ｐ型のＡｌＧａＮ系半導体材料層またはｐ型のＧａＮ系半導体材料層であり、例えば、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされるＡｌＧａＮ層またはＧａＮ層である。ｐ型半導体層２８は、例えば、２０ｎｍ以上４００ｎｍ以下の厚さを有する。

【0022】

ｐ型半導体層２８は、複数層によって構成されてもよい。ｐ型半導体層２８は、例えば、ｐ型クラッド層とｐ型コンタクト層を有してもよい。ｐ型クラッド層は、活性層２６または電子ブロック層と接触する。ｐ型クラッド層のＡｌＮモル分率は、２５％以上であり、例えば４０％以上、５０％以上、６０％以上、７０％以上または８０％以上である。ｐ型クラッド層の厚さは、１０ｎｍ以上１００ｎｍ以下であり、例えば１５ｎｍ以上７０ｎｍ以下である。ｐ型コンタクト層は、ｐ側電極３２と接触する。ｐ型コンタクト層のＡｌＮモル分率は、２０％以下であり、例えば１０％以下、５％以下または０％である。ｐ型コンタクト層の厚さは、５ｎｍ以上３０ｎｍ以下であり、例えば１０ｎｍ以上２０ｎｍ以下である。

【0023】

ｎ側電極３０は、ｎ型半導体層２４の第２上面２４ｂに設けられる。ｎ側電極３０は、ｎ側コンタクト電極４２と、ｎ側電流拡散層４４とを含む。ｎ側コンタクト電極４２は、例えば、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮの積層構造を有する。ｎ側電流拡散層４４は、ｎ側コンタクト電極４２の上面および側面を被覆する。ｎ側電流拡散層４４は、例えば、Ｔｉ層、第１ＴｉＮ層、Ｔｉ層、Ｒｈ層、第２ＴｉＮ層、Ｔｉ層、Ａｕ層を順に積層させたＴｉ／ＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮ／Ｔｉ／Ａｕの積層構造を有する。ｎ側電流拡散層４４は、第１ＴｉＮ層と第２ＴｉＮ層の間において、交互に積層される複数のＴｉ層と複数のＲｈ層を有してもよい。

【0024】

ｐ側電極３２は、ｐ型半導体層２８の上に設けられる。ｐ型半導体層２８は、ｐ側コンタクト電極４６と、ｐ側電流拡散層４８とを含む。ｐ側コンタクト電極４６は、例えばＲｈ層を含む。ｐ側コンタクト電極４６は、Ｒｈ層のみから構成されてもよい。ｐ側コンタクト電極４６は、酸化錫（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、インジウム錫酸化物（ＩＴＯ）などの透明導電性酸化物（ＴＣＯ）から構成されてもよい。ｐ側コンタクト電極４６は、Ｎｉ／Ａｕの積層構造を有してもよい。ｐ側電流拡散層４８は、ｐ側コンタクト電極４６の上面および側面を被覆する。ｐ側電流拡散層４８は、例えば、Ｔｉ層、第１ＴｉＮ層、Ｔｉ層、Ｒｈ層、第２ＴｉＮ層、Ｔｉ層、Ａｕ層を順に積層させたＴｉ／ＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮ／Ｔｉ／Ａｕの積層構造を有する。ｐ側電流拡散層４８は、第１ＴｉＮ層と第２ＴｉＮ層の間において、交互に積層される複数のＴｉ層と複数のＲｈ層を有してもよい。

【0025】

第１保護層３４は、素子上部の全体を被覆するように設けられる。第１保護層３４は、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８、ｎ側電極３０、およびｐ側電極３２を被覆する。第１保護層３４は、第１保護層３４は、外周領域Ｗ１においてベース層２２の上面２２ａと接触し、ベース層２２の上面２２ａを被覆する。第１保護層３４は、例えば、外周領域Ｗ１においてベース層２２の上面２２ａの全体を被覆する。第１保護層３４は、ｎ側電極３０の上に設けられる第１ｎ側開口３４ｎと、ｐ側電極３２の上に設けられる第１ｐ側開口３４ｐとを有する。第１保護層３４は、第１ｎ側開口３４ｎとは異なる箇所においてｎ側電極３０を被覆し、第１ｐ側開口３４ｐとは異なる箇所においてｐ側電極３２を被覆する。第１保護層３４は、酸化シリコン（ＳｉＯ_２）、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化ハフニウム（ＨｆＯ_２）などの酸化物誘電体材料から構成される。第１保護層３４は、好ましくはＳｉＯ_２から構成される。第１保護層３４が有する第３厚さｔ３は、第２厚さｔ２よりも小さく、例えば第２厚さｔ２の半分以下である。第３厚さｔ３は、０．５μｍ以上１．５μｍ以下であり、例えば０．７μｍ以上１．２μｍ以下であり、例えば０．８μｍ以上１μｍ以下である。

【0026】

第２保護層３６は、素子上部の全体を被覆するように設けられる。第２保護層３６は、第１保護層３４の表面全体を被覆するように設けられる。第２保護層３６は、ｎ側電極３０の上に設けられる第２ｎ側開口３６ｎと、ｐ側電極３２の上に設けられる第２ｐ側開口３６ｐとを有する。第２保護層３６は、第２ｎ側開口３６ｎおよび第２ｐ側開口３６ｐとは異なる箇所において第１保護層３４を被覆する。第２保護層３６は、第１ｎ側開口３４ｎを規定する第１保護層３４の内周面３４ａを被覆する。第２保護層３６は、第１ｐ側開口３４ｐを規定する第１保護層３４の内周面３４ｂを被覆する。第２保護層３６は、外周領域Ｗ１において第１保護層３４と接触し、第１保護層３４の上に重なる。第２保護層３６は、ベース層２２と接触しない。第２保護層３６は、窒化シリコン（ＳｉＮ）などの窒化物誘電体材料から構成される。第２保護層３６が有する第４厚さｔ４は、第３厚さｔ３よりも小さく、例えば第３厚さｔ３の半分以下である。第４厚さｔ４は、０．１μｍ以上０．４μｍ以下であり、例えば０．１５μｍ以上０．３μｍ以下であり、例えば０．２μｍ程度である。

【0027】

ｎ側パッド電極３８は、第２ｎ側開口３６ｎにおいてｎ側電極３０と接続する。ｎ側パッド電極３８は、第２ｎ側開口３６ｎを塞ぐように設けられ、第２保護層３６の上に重なるように設けられる。ｐ側パッド電極４０は、第２ｐ側開口３６ｐにおいてｐ側電極３２と接続する。ｐ側パッド電極４０は、第２ｐ側開口３６ｐを塞ぐように設けられ、第２保護層３６の上に重なるように設けられる。ｎ側パッド電極３８およびｐ側パッド電極４０は、例えばＮｉ／Ａｕ、Ｔｉ／Ａｕ、またはＴｉ／Ｐｔ／Ａｕの積層構造を含む。ｎ側パッド電極３８およびｐ側パッド電極４０のそれぞれの厚さは、０．１μｍ以上であり、例えば０．２μｍ以上２μｍ以下である。

【0028】

つづいて、実施形態に係る半導体発光素子１０の製造方法について説明する。図２～図１１は、実施形態に係る半導体発光素子１０の製造工程を概略的に示す。まず、図２において、基板２０の上にベース層２２を形成する。次に、ベース層２２の上に、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８を順に形成する。ベース層２２、ｎ型半導体層２４、活性層２６およびｐ型半導体層２８は、有機金属化学気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法や、分子線エピタキシ（ＭＢＥ；Molecular Beam Epitaxy）法などの周知のエピタキシャル成長法を用いて形成できる。

【0029】

次に、図３に示すように、例えばエッチングマスクを用いて、ｐ型半導体層２８および活性層２６を一部領域Ｗ３においてドライエッチングなどにより除去し、ｎ型半導体層２４の第２上面２４ｂを露出させる。

【0030】

次に、図４に示すように、例えばリフトオフマスクを用いて、ｎ側電極３０およびｐ側電極３２を形成する。ｎ型半導体層２４の第２上面２４ｂにｎ側コンタクト電極４２を形成し、ｎ側コンタクト電極４２の形成後にｎ側コンタクト電極４２をアニールする。ｐ型半導体層２８の上面にｐ側コンタクト電極４６を形成し、ｐ側コンタクト電極４６をアニールする。その後、ｎ側コンタクト電極４２を被覆するｎ側電流拡散層４４を形成し、ｐ側コンタクト電極４６を被覆するｐ側電流拡散層４８を形成する。ｎ側電極３０およびｐ側電極３２は、蒸着法やスパッタリング法により形成できる。

【0031】

次に、図５に示すように、例えばエッチングマスクを用いて、ｎ型半導体層２４を素子分離領域Ｗ４においてドライエッチングなどにより除去し、ベース層２２の上面２２ａを露出させる。

【0032】

次に、図６に示すように、素子上部の全体を被覆するように第１保護層３４を形成する。第１保護層３４は、プラズマ励起化学気相成長（ＰＥＣＶＤ；Plasma Enhanced Chemical Vapor Deposition）法、原子層堆積（ＡＬＤ；Atomic Layer Deposition）法、スパッタ法などを用いて形成できる。

【0033】

次に、図７に示すように、例えばエッチングマスクを用いて、ｎ側電極３０の上およびｐ側電極３２の上の第１保護層３４をドライエッチングなどにより除去し、第１ｎ側開口３４ｎおよび第１ｐ側開口３４ｐを形成する。

【0034】

次に、図８に示すように、素子上部の全体を被覆するように第２保護層３６を形成する。第２保護層３６は、ＰＥＣＶＤ法、ＡＬＤ法、スパッタ法などを用いて形成できる。

【0035】

次に、図９に示すように、例えばエッチングマスクを用いて、ｎ側電極３０の上およびｐ側電極３２の上の第２保護層３６をドライエッチングなどにより除去し、第２ｎ側開口３６ｎおよび第２ｐ側開口３６ｐを形成する。

【0036】

次に、図１０に示すように、第２ｎ側開口３６ｎにおいてｎ側電極３０と接続するｎ側パッド電極３８を形成する。また、第２ｐ側開口３６ｐにおいてｐ側電極３２と接続するｐ側パッド電極４０を形成する。ｎ側パッド電極３８およびｐ側パッド電極４０は、蒸着法やスパッタリング法により形成できる。

【0037】

次に、図１１に示すように、素子分離領域Ｗ４において、基板２０にレーザを照射して基板２０の内部に改質部５０を形成する。改質部５０は、例えば、基板２０に対して透明な波長帯域の高強度短パルスレーザを照射することによって形成できる。改質部５０は、例えば、基板２０の内部において厚み方向の複数箇所に形成されてもよい。

【0038】

つづいて、図１１に示すように、ｎ側パッド電極３８およびｐ側パッド電極４０と接触する第１保護シート５２を配置する。第１保護シート５２は、粘着性および伸縮性を有する樹脂シートである。また、基板２０と接触する第２保護シート５４を配置する。第２保護シート５４は、粘着性および伸縮性を有さない樹脂シートである。第１保護シート５２は、例えば、ポリオレフィン系やポリ塩化ビニル系などの軟質樹脂から構成される伸縮層と、アクリル系やシリコーン系などの樹脂粘着剤から構成される粘着層とを含む。第２保護シート５４は、例えば、ポリオレフィン系やポリエステル系などの硬質樹脂から構成される樹脂層を含む。第１保護シート５２および第２保護シート５４の厚さは特に限られないが、例えば０．２ｍｍ以下であり、０．１５ｍｍ以下または０．１ｍｍ以下である。第１保護シート５２および第２保護シート５４を配置した状態で、第１保護シート５２の上から素子分離領域Ｗ４に向けてブレード５６を矢印５８で示されるように厚み方向に押し当てる。ブレード５６を押し当てると、改質部５０が起点となり、素子分離領域Ｗ４において基板２０、ベース層２２、第１保護層３４および第２保護層３６が破断される。これにより、基板２０が個片化され、図１に示される半導体発光素子１０ができあがる。

【0039】

本実施形態によれば、半導体発光素子１０の外周が基板２０、ベース層２２、第１保護層３４および第２保護層３６の積層構造によって形成されるため、ｎ型半導体層２４、活性層２６およびｐ型半導体層２８を含む発光構造の封止性を向上できる。

【0040】

本実施形態によれば、外周領域Ｗ１（または素子分離領域Ｗ４）において、基板２０、ベース層２２、第１保護層３４および第２保護層３６が順に積層された構造が形成され、基板２０から第２保護層３６に向けて厚さが順に小さくなる（つまり、ｔ１＞ｔ２＞ｔ３＞ｔ４）。その結果、素子分離領域Ｗ４を切断して個片化する工程において、切断部分にクラックが生じるのを防ぐことができる。特に、外周領域Ｗ１（または素子分離領域Ｗ４）の積層構造の途中に厚みの小さな層が挿入される場合に比べて、クラックの発生を抑制できる。これにより、信頼性の高い封止構造を形成できる。

【0041】

本実施形態によれば、ｎ側パッド電極３８およびｐ側パッド電極４０の上に粘着性および伸縮性を有する第１保護シート５２を配置し、第１保護シート５２の上からブレード５６を押し当てて素子分離領域Ｗ４を切断することにより、切断部分にクラックが生じるのを防ぐことができる。粘着性および伸縮性を有する第１保護シート５２を用いることにより、切断時における素子分離領域Ｗ４に対するブレード５６の位置ずれを防ぐことができる。これにより、素子分離領域Ｗ４から外れた箇所にブレード５６が押し当てられ、半導体層や電極が損傷することを防ぐことができる。

【0042】

本実施形態に係る半導体発光素子１０は、耐湿性に優れるため、パッケージ内に封止することなく使用できる。半導体発光素子１０は、第２保護層３６が外部環境に露出した状態のまま通電使用でき、例えば、チップオンサブマウント（ＣｏＳ；Chip on Submount）の形態で使用できる。

【0043】

以上、本発明を実施形態にもとづいて説明した。本発明は上述の実施形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。

【0044】

以下、本発明のいくつかの態様について説明する。

【0045】

本発明の第１の態様は、第１厚さを有する基板と、前記基板上に設けられ、前記第１厚さよりも小さい第２厚さを有するベース層と、前記ベース層上の外周領域とは異なる領域に設けられ、第１上面および第２上面を有するｎ型半導体層と、前記ｎ型半導体層の前記第１上面に設けられる活性層と、前記活性層上に設けられるｐ型半導体層と、前記ｎ型半導体層の前記第２上面に設けられるｎ側電極と、前記ｐ型半導体層上に設けられるｐ側電極と、前記ｎ側電極上に設けられる第１ｎ側開口を有し、前記ｐ側電極上に設けられる第１ｐ側開口を有し、前記第１ｎ側開口とは異なる箇所において前記ｎ側電極を被覆し、前記第１ｐ側開口とは異なる箇所において前記ｐ側電極を被覆し、前記ｎ型半導体層、前記活性層および前記ｐ型半導体層を被覆し、前記外周領域において前記ベース層と接触し、酸化物誘電体材料から構成され、前記外周領域において前記第２厚さよりも小さい第３厚さを有する第１保護層と、前記ｎ側電極上に設けられる第２ｎ側開口を有し、前記ｐ側電極上に設けられる第２ｐ側開口を有し、前記第２ｎ側開口および前記第２ｐ側開口とは異なる箇所において前記第１保護層を被覆し、前記外周領域において前記第１保護層と接触し、窒化物誘電体材料から構成され、前記外周領域において前記第３厚さよりも小さい第４厚さを有する第２保護層と、前記第２ｎ側開口において前記ｎ側電極と接続するｎ側パッド電極と、前記第２ｐ側開口において前記ｐ側電極と接続するｐ側パッド電極と、を備える半導体発光素子である。第１の態様によれば、外周領域において積層される基板、ベース層、第１保護層および第２保護層の厚さが積層順に小さくなるため、外周領域を切断して半導体発光素子に個片化する工程において、切断部分にクラックが生じるのを防ぐことができる。これにより、基板、ベース層、第１保護層および第２保護層が積層された封止構造の信頼性を向上できる。

【0046】

本発明の第２の態様は、前記第２厚さは、前記第１厚さの半分以下であり、前記第３厚さは、前記第２厚さの半分以下であり、前記第４厚さは、前記第３厚さの半分以下である、第１の態様に記載の半導体発光素子である。第２の態様によれば、外周領域において積層される基板、ベース層、第１保護層および第２保護層の厚さが積層順に半分以下となるため、外周領域を切断して半導体発光素子に個片化する工程において、切断部分にクラックが生じるのを好適に防ぐことができる。これにより、基板、ベース層、第１保護層および第２保護層が積層された封止構造の信頼性を向上できる。

【0047】

本発明の第３の態様は、前記第２厚さは、１μｍ以上３μｍ以下であり、前記第３厚さは、０．５μｍ以上１．５μｍ以下であり、前記第３厚さは、０．１μｍ以上０．４μｍ以下である、第１または第２の態様に記載の半導体発光素子である。第３の態様によれば、ベース層、第１保護層および第２保護層の厚さを適切に設定することにより、基板、ベース層、第１保護層および第２保護層が積層された封止構造の信頼性を向上できる。

【0048】

本発明の第４の態様は、第１厚さを有する基板上に、前記第１厚さよりも小さい第２厚さを有するベース層を形成する工程と、前記ベース層上に、ｎ型半導体層、活性層およびｐ型半導体層を順に形成する工程と、前記活性層および前記ｐ型半導体層を一部領域において除去し、前記ｎ型半導体層の上面を露出させる工程と、前記ｎ型半導体層の前記上面にｎ側電極を形成する工程と、前記ｐ型半導体層上にｐ側電極を形成する工程と、前記ｎ型半導体層を素子分離領域において除去し、前記ベース層の上面を露出させる工程と、前記ｎ側電極、前記ｐ側電極、前記ｎ型半導体層、前記活性層、前記ｐ型半導体層を被覆し、前記素子分離領域において前記ベース層の前記上面と接触し、酸化物誘電体材料から構成され、前記第２厚さよりも小さい第３厚さを有する第１保護層を形成する工程と、前記ｎ側電極上の前記第１保護層を除去して第１ｎ側開口を形成する工程と、前記ｐ側電極上の前記第１保護層を除去して第１ｐ側開口を形成する工程と、前記第１保護層を被覆し、前記第１ｎ側開口において前記ｎ側電極を被覆し、前記第１ｐ側開口において前記ｐ側電極を被覆し、前記素子分離領域において前記第１保護層と接触し、窒化物誘電体材料から構成され、前記第３厚さよりも小さい第４厚さを有する第２保護層を形成する工程と、前記ｎ側電極上の前記第２保護層を除去して第２ｎ側開口を形成する工程と、前記ｐ側電極上の前記第２保護層を除去して第２ｐ側開口を形成する工程と、前記第２ｎ側開口において前記ｎ側電極と接続するｎ側パッド電極を形成する工程と、前記第２ｐ側開口において前記ｐ側電極と接続するｐ側パッド電極を形成する工程と、前記素子分離領域において前記基板内にレーザを照射して改質部を形成する工程と、前記素子分離領域において前記第２保護層の上からブレードを押し当てて、前記第２保護層、前記第１保護層、前記ベース層および前記基板を切断する工程と、を備える半導体発光素子の製造方法である。第４の態様によれば、素子分離領域において積層される基板、ベース層、第１保護層および第２保護層の厚さが積層順に小さくなるため、素子分離領域を切断して半導体発光素子に個片化する工程において、切断部分にクラックが生じるのを防ぐことができる。これにより、基板、ベース層、第１保護層および第２保護層が積層された封止構造の信頼性を向上できる。

【0049】

本発明の第５の態様は、前記ｎ側パッド電極および前記ｐ側パッド電極の上に、粘着性および伸縮性を有するシートを配置する工程をさらに備え、前記切断する工程において、前記シートの上から前記ブレードを押し当てる、第４の態様に記載の半導体発光素子の製造方法である。第５の態様によれば、粘着性および伸縮性を有するシートを用いることにより、切断時における素子分離領域に対するブレードの位置ずれを防ぐことができる。これにより、素子分離領域から外れた箇所にブレードが押し当てられ、半導体層や電極が損傷することを防ぐことができる。

【符号の説明】

【0050】

１０…半導体発光素子、２０…基板、２２…ベース層、２２ａ…上面、２４…ｎ型半導体層、２４ａ…第１上面、２４ｂ…第２上面、２６…活性層、２８…ｐ型半導体層、３０…ｎ側電極、３２…ｐ側電極、３４…第１保護層、３４ｎ…第１ｎ側開口、３４ｐ…第１ｐ側開口、３６…第２保護層、３６ｎ…第２ｎ側開口、３６ｐ…第２ｐ側開口、３８…ｎ側パッド電極、４０…ｐ側パッド電極、５０…改質部、５２…第１保護シート、５６…ブレード、Ｗ１…外周領域、Ｗ２…内側領域、Ｗ４…素子分離領域。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】