特開 2024-148033 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024148033

(43)【公開日】2024-10-17

(54)【発明の名称】表示装置

(51)【国際特許分類】

   G09F 9/33 20060101AFI20241009BHJP

   G09F 9/30 20060101ALI20241009BHJP

   H01L 33/62 20100101ALI20241009BHJP

   H01L 33/60 20100101ALN20241009BHJP

【ＦＩ】

G09F9/33

G09F9/30 337

G09F9/30 348A

G09F9/30 349D

H01L33/62

H01L33/60

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023060913

(22)【出願日】2023-04-04

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】宮坂 光一

(72)【発明者】

【氏名】今関 佳克

(72)【発明者】

【氏名】上條 陽一

(72)【発明者】

【氏名】大澤 修一

(72)【発明者】

【氏名】亀井 義史

【テーマコード（参考）】

5C094

5F142

【Ｆターム（参考）】

5C094AA10

5C094BA03

5C094BA25

5C094CA19

5C094DB01

5C094ED11

5C094FA01

5C094FA02

5C094FB02

5C094FB12

5C094FB15

5C094JA01

5F142AA04

5F142BA02

5F142BA32

5F142CA11

5F142CA13

5F142CB23

5F142CD02

5F142CD16

5F142CD17

5F142CD25

5F142CD32

5F142CD43

5F142CD44

5F142CE04

5F142CE06

5F142CE13

5F142CE32

5F142CG03

5F142CG27

5F142DB24

5F142FA03

5F142FA21

5F142GA02

5F142HA03

(57)【要約】

【課題】表示装置の性能を向上させる。
【解決手段】表示装置ＤＳＰ１は、ＬＥＤ素子（無機発光ダイオード素子）２０の第１電極と電気的に接続されている端子ＴＭ１と、ＬＥＤ素子２０の電極２０Ｅ２と電気的に接続されている端子ＴＭ２と、を有している。平面視において、端子ＴＭ１はＬＥＤ素子２０と重なる位置に配置され、端子ＴＭ２は、ＬＥＤ素子２０の周囲を連続的に囲むように配置されている。
【選択図】図４

【特許請求の範囲】

【請求項1】

第１主面に配置された第１電極、および前記第１主面の反対側の第２主面に配置された第２電極を有している第１無機発光ダイオード素子と、
前記第１電極と電気的に接続されている第１端子と、
前記第２電極と電気的に接続されている第２端子と、
前記第１端子、前記第１無機発光ダイオード素子、および前記第２端子を覆う第１絶縁層と、
前記第１絶縁層の上に配置され、前記第１無機発光ダイオード素子の前記第２電極、および前記第２端子のそれぞれと電気的に接続されている第１導体パターンと、
を有し、
平面視において、
前記第１端子は前記第１無機発光ダイオード素子と重なる位置に配置され、
前記第２端子は、前記第１無機発光ダイオード素子の周囲を連続的に囲むように配置されている、表示装置。

【請求項2】

請求項１において、
前記第２端子は、第１金属層に覆われ、
平面視において、前記第１金属層は、前記第１無機発光ダイオード素子の周囲を連続的に囲むように配置されている、表示装置。

【請求項3】

請求項２において、
前記第１端子および前記第２端子は、第２絶縁層の第１面の上に配置され、
前記第２絶縁層の第１面を基準面とすると、前記第１金属層の頂部の前記基準面からの高さは、前記第１無機発光ダイオード素子の発光層の前記基準面からの高さよりも高い、表示装置。

【請求項4】

請求項３において、
前記第１金属層の頂部の前記基準面からの高さは、前記第１無機発光ダイオード素子の前記第２主面の前記基準面からの高さ以下である、表示装置。

【請求項5】

請求項２において、
前記第１端子および前記第２端子は、第２絶縁層の第１面の上に配置され、
前記第１金属層の頂部から前記第２端子までの距離は、前記第２端子の厚さよりも大きい、表示装置。

【請求項6】

請求項２において、
前記第１金属層は、前記第１絶縁層を介して前記第１無機発光ダイオード素子と対向する第１側面を有し、
前記第１側面は曲面を成す、表示装置。

【請求項7】

請求項２において、
前記第１端子と前記第１無機発光ダイオード素子の前記第１電極との間には、バンプ電極が形成され、前記第１端子は、前記バンプ電極を介して前記第１電極と電気的に接続され、
前記バンプ電極を構成する材料は、少なくとも一部に前記第１金属層を構成する材料と同一の材料を含んでいる、表示装置。

【請求項8】

請求項２において、
平面視において、前記第１金属層は、円環形状を成す、表示装置。

【請求項9】

請求項１において、
前記第１主面、前記第２主面、前記第１電極、および前記第２電極を有している第２無機発光ダイオード素子と、
前記第２無機発光ダイオード素子の前記第１電極と電気的に接続されている第３端子と、
を更に有し、
前記第２端子は、前記第２無機発光ダイオード素子の前記第２電極と電気的に接続され、
平面視において、
前記第３端子は前記第２無機発光ダイオード素子と重なる位置に配置され、
前記第２端子は、第１開口部および前記第１開口部と離間している第２開口部を有し、
前記第１無機発光ダイオード素子は、前記第１開口部内に配置され、
前記第２無機発光ダイオード素子は、前記第２開口部内に配置されている、表示装置。

【請求項10】

請求項８において、
前記第２端子は、金属層に覆われ、
平面視において、前記金属層は、前記第１無機発光ダイオード素子の周囲を連続的に囲むように配置されている、表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置に関する。

【背景技術】

【0002】

表示装置として、基板上に、自発光素子である発光ダイオード素子が行列上に配列されたＬＥＤ（Light Emitting Diode）表示装置がある。例えば、特開２０２１－４８３７３号公報（特許文献１）には、マイクロＬＥＤの周囲に金属層が配置された表示装置が記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－４８３７３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＬＥＤ表示装置は、基板上に搭載された複数のＬＥＤ素子を光源として利用する。複数のＬＥＤ素子のそれぞれは、周囲の全方位に向かって光を出射する。表示装置の消費電力を向上させる観点からは、ＬＥＤ素子から基板の方向に向かって出射される光を表示装置の前面側に向かって反射させる事が好ましい。

【課題を解決するための手段】

【0005】

本発明の一態様である表示装置は、第１主面に配置された第１電極、および前記第１主面の反対側の第２主面に配置された第２電極を有している第１無機発光ダイオード素子と、前記第１電極と電気的に接続されている第１端子と、前記第２電極と電気的に接続されている第２端子と、前記第１端子、前記第１無機発光ダイオード素子、および前記第２端子を覆う第１絶縁層と、前記第１絶縁層の上に配置され、前記第１無機発光ダイオード素子の前記第２電極、および前記第２端子のそれぞれと電気的に接続されている第１導体パターンと、を有している。平面視において、前記第１端子は前記第１無機発光ダイオード素子と重なる位置に配置され、前記第２端子は、前記第１無機発光ダイオード素子の周囲を連続的に囲むように配置されている。

【図面の簡単な説明】

【0006】

【図1】一実施形態である表示装置の構成例を示す平面図である。

【図2】図１に示す画素周辺の回路の構成例を示す回路図である。

【図3】図１に示す表示装置の複数の画素のそれぞれに配置されるＬＥＤ素子の周辺構造の一例を示す透過拡大平面図である。

【図4】図３に示す３つの画素（副画素）のうちの一つをさらに拡大して示す透過拡大平面図である。

【図5】図４のＡ－Ａ線に沿った拡大断面図である。

【図6】図５に示すＬＥＤ素子から出射した光の進行方向を模式的に示す拡大断面図である。

【図7】図６に対する変形例を示す拡大断面図である。

【図8】図７に示す表示装置の透過拡大平面図である。

【図9】図８のＢ－Ｂ線に沿った拡大断面図である。

【図10】図８に対する変形例を示す透過拡大平面図である。

【図11】図４に対する変形例を示す透過拡大平面図である。

【図12】図１１のＣ－Ｃ線に沿った拡大断面図である。

【図13】図１１に対する変形例を示す透過拡大平面図である。

【図14】図１３のＤ－Ｄ線に沿った拡大断面図である。

【図15】表示装置の製造方法の一例を示すフロー図である。

【図16】図１５に示す第１金属層形成工程を示す拡大断面図である。

【図17】図１５に示す第１メッキ工程を示す拡大断面図である。

【図18】図１５に示す第２メッキ工程を示す拡大断面図である。

【図19】図１５に示す第２金属層形成工程を示す拡大断面図である。

【発明を実施するための形態】

【0007】

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一または関連する符号を付して、詳細な説明を適宜省略することがある。

【0008】

以下の実施の形態では、複数の無機発光素子を用いた表示装置の例として、複数のマイクロＬＥＤ素子を備えるマイクロＬＥＤ表示装置を取り上げて説明する。マイクロＬＥＤ素子は、一般的なＬＥＤ素子と比較して素子のサイズ（外径寸法）が小さいので、高精細な画像を表示できるというメリットがある。

【0009】

なお、自発光素子である発光ダイオード素子として、有機発光ダイオード素子（ＯＬＥＤ：Organic Light-Emitting Diode）がある。以下の実施の形態で説明する無機発光ダイオード素子（マイクロＬＥＤ素子）は、有機発光ダイオード素子とは区別される。無機発光ダイオード素子を用いた表示装置の場合、有機発光ダイオード素子を用いた表示装置と比較してＬＥＤ素子の信頼性が高いので、高輝度化が要求される用途での利用が期待されている。

【0010】

＜表示装置＞
まず、本実施の形態の表示装置であるマイクロＬＥＤ表示装置の構成例について説明する。図１は、一実施形態である表示装置の構成例を示す平面図である。図１では、表示領域ＤＡと周辺領域ＰＦＡとの境界、制御回路５、駆動回路６、および複数の画素ＰＩＸのそれぞれを二点鎖線で示している。図２は、図１に示す画素周辺の回路の構成例を示す回路図である。なお、図２に示す画素回路ＰＣは、図１に示す一つの画素ＰＩＸに対応する等価回路の一例を示している。

【0011】

図１には、Ｘ方向およびＹ方向が示されている。Ｘ方向およびＹ方向は、互いに交差している。以下で説明する例においては、Ｘ方向はＹ方向に直交する。以下では、Ｘ方向およびＹ方向を含むＸ－Ｙ平面を表示装置の表示面に対して平行な面として説明する。以下の説明において、特に異なる意味で解釈すべきことを明示した場合を除き、「平面視」とは、Ｘ－Ｙ平面に対して平行な面を視た場合を意味する。また、後述するように、Ｘ－Ｙ平面に対する法線方向のことを「Ｚ方向」または厚さ方向として説明する。Ｘ方向、Ｙ方向およびＺ方向は、互いに交差する方向であり、より特定的には互いに直交する方向である。

【0012】

図１に示すように、本実施の形態の表示装置ＤＳＰ１は、表示領域ＤＡと、表示領域ＤＡの周囲を枠状に囲む周辺領域ＰＦＡと、表示領域ＤＡ内に行列上に配列された複数の画素ＰＩＸと、を有している。また、表示装置ＤＳＰ１は、基板１０と、基板１０上に形成された制御回路５と、基板１０上に形成された駆動回路６と、を有している。

【0013】

制御回路５は、表示装置ＤＳＰ１の表示機能の駆動を制御する制御回路である。例えば、制御回路５は、基板１０上に実装されたドライバＩＣ（Integrated Circuit）である。図１に示す例では、制御回路５は、基板１０が備える４辺のうち、一つの短辺に沿って配置されている。また、本実施の形態の例では、制御回路５は、複数の画素ＰＩＸに接続される映像信号線ＶＬ（図２参照）を駆動する信号線駆動回路（映像ドライバ）を含んでいる。ただし、制御回路５の位置および構成例は、図１に示す例には限定されず、種々の変形例がある。例えば、図１において、制御回路５として示す位置に、フレキシブル基板などの回路基板が接続され、上記したドライバＩＣは、回路基板上に搭載されている場合がある。また例えば、映像信号線ＶＬを駆動する信号線駆動回路は、制御回路５とは別に形成されている場合がある。

【0014】

駆動回路（走査ドライバ）６は、複数の画素ＰＩＸのうち、走査信号線ＧＬを駆動する回路である。駆動回路６は、制御回路５からの制御信号に基づいて、複数の走査信号線ＧＬを駆動する。図１に示す例では、駆動回路６は、基板１０が備える４辺のうち、二つの長辺のそれぞれに沿って配置されている。図１に示す例では、平面視において、表示領域ＤＡは、二つの駆動回路６の間に配置されている。ただし、駆動回路６の位置および構成例は、図１に示す例には限定されず、種々の変形例がある。例えば、図１において、制御回路５として示す位置に、フレキシブル基板などの回路基板が接続され、上記した駆動回路６が回路基板上に搭載されている場合がある。

【0015】

次に、図２を用いて図１に示す画素ＰＩＸを駆動する画素回路ＰＣの構成例について説明する。なお、図２では、一つの画素を駆動する一つの画素回路ＰＣを代表的に取り上げて図示している。図１に示す複数の画素ＰＩＸのそれぞれが、図２に示す画素回路ＰＣと同様の回路を備えている。画素回路ＰＣは、制御回路５（図１参照）から供給される映像信号Ｖｓｇに応じてＬＥＤ素子２０の発光状態を制御する電圧信号方式の回路である。

【0016】

図２に示すように、画素ＰＩＸは、ＬＥＤ素子２０を備えている。ＬＥＤ素子２０は、上記したマイクロ発光ダイオードである。ＬＥＤ素子２０はアノード電極２０ＥＡおよびカソード電極２０ＥＣを有している。

【0017】

表示装置ＤＳＰ１は、表示領域ＤＡにおいて複数種類の配線を備えている。これら配線は、複数の走査信号線ＧＬＳ，ＧＬＲ，ＧＬＢと、複数の映像信号線ＶＬと、複数の電源線ＰＬ１と、複数の電源線ＰＬ２と、複数のリセット配線ＲＳＬとを含む。

【0018】

走査信号線ＧＬＳ，ＧＬＲ，ＧＬＢは、Ｘ方向に延びており、駆動回路６に接続されている。例えば、図１に示すように、Ｙ方向に並ぶ画素ＰＩＸのうち、偶数番目の画素ＰＩＸを駆動するための走査信号線ＧＬＳ，ＧＬＲ，ＧＬＢが一方の駆動回路６に接続され、奇数番目の画素ＰＩＸを駆動するための走査信号線ＧＬＳ，ＧＬＲ，ＧＬＢが他方の駆動回路６に接続されている。他の例として、例えば走査信号線ＧＬＳ，ＧＬＲが全て一方の駆動回路６に接続されるとともに走査信号線ＧＬＢが全て他方の駆動回路６に接続されるなど、走査信号線ＧＬＳ，ＧＬＲ，ＧＬＢのいずれかが一方の駆動回路６に接続され、残りが他方の駆動回路６に接続されている場合もある。

【0019】

映像信号線ＶＬ、電源線ＰＬ１，ＰＬ２およびリセット配線ＲＳＬは、Ｙ方向に延びている。映像信号線ＶＬは、制御回路５（図１参照）に接続されている。映像信号線ＶＬには、制御回路５から映像信号Ｖｓｇと初期化信号が供給される。電源線ＰＬ１には、制御回路５から高電位Ｐｖｄｄが供給される。電源線ＰＬ２には、制御回路５から高電位Ｐｖｄｄよりも低い低電位Ｐｖｓｓが供給される。リセット配線ＲＳＬには、制御回路５からリセット信号Ｖｒｓが供給される。

【0020】

制御回路５は、駆動回路６に図示しないスタートパルス信号やクロック信号を出力する。駆動回路６は複数のシフトレジスタ回路を含んでおり、クロック信号に応じてスタートパルス信号を次段のシフトレジスタ回路に順次転送し、各走査信号線ＧＬＳ，ＧＬＲ，ＧＬＢに走査信号を順次供給する。

【0021】

画素回路ＰＣは、映像信号線ＶＬに供給される映像信号Ｖｓｇに応じてＬＥＤ素子２０を制御する。このような制御を実現するために、本実施形態における画素回路ＰＣは、リセットトランジスタ（スイッチング素子）ＲＳＴ、画素選択トランジスタ（スイッチング素子）ＳＳＴ、出力トランジスタ（スイッチング素子）ＢＣＴ、駆動トランジスタ（スイッチング素子）ＤＲＴ、保持容量Ｃｓおよび補助容量Ｃａｄを有している。補助容量Ｃａｄは発光電流量を調整するために設けられる素子であり、場合によっては不要となることもある。

【0022】

リセットトランジスタＲＳＴ、画素選択トランジスタＳＳＴ、出力トランジスタＢＣＴおよび駆動トランジスタＤＲＴは、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）から成るスイッチング素子である。薄膜トランジスタの導電型は特に限定されず、例えば、全てのトランジスタがＮチャネル型のＴＦＴにより構成されている場合もあるし、これらの少なくとも１つがＰチャネル型のＴＦＴにより構成されている場合もある。

【0023】

本実施形態において、リセットトランジスタＲＳＴ、画素選択トランジスタＳＳＴ、出力トランジスタＢＣＴおよび駆動トランジスタＤＲＴは、同一工程かつ同一層構造で形成され、半導体層に多結晶シリコンを用いたボトムゲート構造を有している。他の例として、リセットトランジスタＲＳＴ、画素選択トランジスタＳＳＴ、出力トランジスタＢＣＴおよび駆動トランジスタＤＲＴは、トップゲート構造を有してもよい。なお、半導体層としては、酸化物半導体や多結晶ＧａＮ半導体などを用いる場合がある。

【0024】

リセットトランジスタＲＳＴ、画素選択トランジスタＳＳＴ、出力トランジスタＢＣＴおよび駆動トランジスタＤＲＴは、ソース電極、ドレイン電極、およびゲート電極を有している。各トランジスタが備えているゲート電極は制御電極と言い換えることができる。また、各トランジスタが備えているソース電極およびドレイン電極は、単に電極と言い換えることができる。

【0025】

駆動トランジスタＤＲＴおよび出力トランジスタＢＣＴは、電源線ＰＬ１と電源線ＰＬ２の間でＬＥＤ素子２０と直列に接続されている。電源線ＰＬ１に供給される高電位Ｐｖｄｄは例えば１０Ｖに設定され、電源線ＰＬ２に供給される低電位Ｐｖｓｓは例えば１．５Ｖに設定されている。

【0026】

出力トランジスタＢＣＴのドレイン電極は、電源線ＰＬ１に接続されている。出力トランジスタＢＣＴのソース電極は、駆動トランジスタＤＲＴのドレイン電極に接続されている。出力トランジスタＢＣＴのゲート電極は、走査信号線ＧＬＢに接続されている。出力トランジスタＢＣＴは、走査信号線ＧＬＢに与えられる制御信号Ｇｓｂによりオン、オフされる。ここで、オンは導通状態を表し、オフは非導通状態を表す。出力トランジスタＢＣＴは、制御信号Ｇｓｂに基づきＬＥＤ素子２０の発光時間を制御する。

【0027】

駆動トランジスタＤＲＴのソース電極は、ＬＥＤ素子２０の一方の電極（ここでは陽極）に接続されている。ＬＥＤ素子２０の他方の電極（ここでは陰極）は、電源線ＰＬ２に接続されている。駆動トランジスタＤＲＴは、映像信号Ｖｓｇに応じた駆動電流をＬＥＤ素子２０に出力する。

【0028】

画素選択トランジスタＳＳＴのソース電極は、映像信号線ＶＬに接続されている。画素選択トランジスタＳＳＴのドレイン電極は、駆動トランジスタＤＲＴのゲート電極に接続されている。画素選択トランジスタＳＳＴのゲート電極は、信号書き込み制御用のゲート配線として機能する走査信号線ＧＬＳに接続されている。画素選択トランジスタＳＳＴは、走査信号線ＧＬＳから供給される制御信号Ｇｓｓによりオン、オフされ、画素回路ＰＣと映像信号線ＶＬの接続および非接続を切り替える。すなわち、画素選択トランジスタＳＳＴがオンされることにより、映像信号線ＶＬの映像信号Ｖｓｇまたは初期化信号が駆動トランジスタＤＲＴのゲート電極に供給される。

【0029】

リセットトランジスタＲＳＴのソース電極は、リセット配線ＲＳＬに接続されている。リセットトランジスタＲＳＴのドレイン電極は、駆動トランジスタＤＲＴのソース電極およびＬＥＤ素子２０の陽極に接続されている。リセットトランジスタＲＳＴのゲート電極は、リセット制御用ゲート配線として機能する走査信号線ＧＬＲに接続されている。リセットトランジスタＲＳＴは、走査信号線ＧＬＲから供給される制御信号Ｇｒｓによりオン、オフされる。リセットトランジスタＲＳＴがオンに切り替えられることにより、駆動トランジスタＤＲＴのソース電極およびＬＥＤ素子２０の陽極の電位をリセット配線ＲＳＬのリセット信号Ｖｒｓにリセットすることができる。すなわち、リセット配線ＲＳＬは、ＬＥＤ素子２０の電圧をリセットするための配線である。

【0030】

保持容量Ｃｓは、駆動トランジスタＤＲＴのゲート電極とソース電極の間に接続されている。補助容量Ｃａｄは、駆動トランジスタＤＲＴのソース電極と電源線ＰＬ２の間に接続されている。

【0031】

制御信号Ｇｓｓ，Ｇｒｓ，Ｇｓｂは、駆動回路６が上述のスタートパルス信号およびクロック信号に基づいて、各ライン（Ｘ方向に並ぶ一連の画素ＰＩＸ）の走査信号線ＧＬＳ，ＧＬＲ，ＧＬＢに対し順次供給される。また、図２に示した制御回路５から供給される信号に基づいて、制御回路５が各映像信号線ＶＬに映像信号Ｖｓｇおよび初期化信号を順次供給する。映像信号Ｖｓｇの供給に伴い保持容量Ｃｓに保持された電荷は、初期化信号の供給に伴い初期化される。

【0032】

以上のような構成においては、走査信号線ＧＬＳ，ＧＬＲ，ＧＬＢに供給される制御信号Ｇｓｓ，Ｇｒｓ，Ｇｓｂによって画素回路ＰＣが駆動され、映像信号線ＶＬの映像信号Ｖｓｇに応じた輝度でＬＥＤ素子２０が発光する。

【0033】

＜ＬＥＤ素子の周辺構造＞
次に、図１に示す画素ＰＩＸに配置されるＬＥＤ素子の周辺構造について説明する。図３は、図１に示す表示装置の複数の画素のそれぞれに配置されるＬＥＤ素子の周辺構造の一例を示す透過拡大平面図である。図４は、図３に示す複数の画素（副画素）のうちの一つをさらに拡大して示す透過拡大平面図である。図５は、図４のＡ－Ａ線に沿った拡大断面図である。図３では、ＬＥＤ素子２０および導体パターンＣＰ１を実線で示し、図５に示す配線層ＷＬ３に配置された導体パターンを点線で示している。図４では、ＬＥＤ素子２０および図５に示す配線層ＷＬ３に配置された導体パターンを実線で示し、配線層ＷＬ２に配置された導体パターン、および配線層ＷＬ３と配線層ＷＬ４とを電気的に接続するコンタクトホールを点線で示している。また、図３に示す画素ＰＩＸＡ、画素ＰＩＸＢ、および画素ＰＩＸＣのそれぞれは同じ構造を有している。このため、図４および図５では、代表例として一つの画素ＰＩＸ（図４参照）の構造を示し、画素ＰＩＸＡ、画素ＰＩＸＢ、および画素ＰＩＸＣのそれぞれに対応する符号を付している。

【0034】

また、図２に示す画素回路ＰＣは、図３に示す画素ＰＩＸＡ、画素ＰＩＸＢ、および画素ＰＩＸＣのそれぞれに対応した回路である。したがって、図３に示す画素ＰＩＸＡ、画素ＰＩＸＢ、および画素ＰＩＸＣのそれぞれは、図２を用いて説明したリセットトランジスタＲＳＴ、画素選択トランジスタＳＳＴ、出力トランジスタＢＣＴおよび駆動トランジスタＤＲＴを備えている。同様に、図３に示す画素ＰＩＸＡ、画素ＰＩＸＢ、および画素ＰＩＸＣのそれぞれは、図２を用いて説明した保持容量Ｃｓおよび補助容量Ｃａｄを有している。

【0035】

表示装置ＤＳＰ１は、基板１０（図５参照）の上に積層された複数の配線層を備えた基板構造体ＳＵＢ１と、基板構造体ＳＵＢ１の上に搭載された複数のＬＥＤ素子（無機発光ダイオード素子）２０と、を有している。表示装置ＤＳＰ１は、基板構造体ＳＵＢ１上に搭載された複数のＬＥＤ素子２０のそれぞれを駆動することにより、画像を表示する。

【0036】

図５に示す基板１０は、面１０ｆおよび面１０ｆの反対側の面１０ｂを有する。複数の配線層および複数の絶縁層は、基板１０の面１０ｆ上に積層されている。基板１０は、例えばガラスから成るガラス基板である。ただし、基板１０を構成する材料には種々の変形例があり、例えば、樹脂からなる樹脂基板を用いる場合もある。

【0037】

図５に示す例の場合、表示装置ＤＳＰ１が備えている複数の配線層は、配線層ＷＬ４から基板１０に向かって順に積層された、配線層ＷＬ４、配線層ＷＬ３、配線層ＷＬ２、および配線層ＷＬ１を有している。また、表示装置ＤＳＰ１が備えている複数の絶縁層は、基板１０の面１０ｆ上から順に積層された絶縁層１１，１２，１３，１４，１５を有している。

【0038】

絶縁層１１は薄膜トランジスタの下地層であり、無機材料から成る無機絶縁層である。配線層ＷＬ１は、絶縁層１１上に配置され、絶縁層１２に覆われている。配線層ＷＬ１に形成された導体パターンは、図５に示すゲート電極ＥＧや、図２を用いて説明した走査信号線ＧＬＢ，ＧＬＳ，ＧＬＲなどを含んでいる。絶縁層１２も無機材料から成る無機絶縁層である。絶縁層１２のうち、トランジスタのゲート電極ＥＧと半導体層５０との間に配置されている部分は、ゲート絶縁膜として機能する。

【0039】

ゲート電極ＥＧを含む駆動トランジスタＤＲＴは、半導体層５０、ゲート電極ＥＧ、ソース電極ＥＳ、およびドレイン電極ＥＤを有している。図５に示す例では、ボトムゲート構造の薄膜トランジスタを一例として示しているが、変形例としてトップゲート構造とする場合もある。ゲート電極ＥＧは、絶縁層１１上に配置されている。半導体層５０は、絶縁層１２上に配置されている。半導体層５０の一部分はソース領域に相当し、ソース領域にはソース電極ＥＳが接続されている。半導体層５０の他の一部分はドレイン領域に相当し、ドレイン領域にはドレイン電極ＥＤが接続されている。ソース領域とドレイン領域との間の領域は、チャネル領域として機能する。

【0040】

配線層ＷＬ２は、駆動トランジスタＤＲＴを覆う絶縁層１３上に配置されている。絶縁層１３は無機材料から成る無機絶縁層である。配線層ＷＬ２に形成された導体パターンは、複数のトランジスタのそれぞれに接続された配線を含んでいる。例えば、図５に示すように、駆動トランジスタＤＲＴのソース電極ＥＳに接続された配線パターンＭＷ１、および駆動トランジスタＤＲＴのドレイン電極ＥＤに接続された配線パターンＭＷ２は、配線層ＷＬ２に含まれる。また、配線層ＷＬ２に形成された導体パターンは、図２に示す映像信号線ＶＬと、電源線ＰＬ１と、電源線ＰＬ２と、リセット配線ＲＳＬとを含んでいる。

【0041】

配線層ＷＬ２を覆う絶縁層１４、および絶縁層１４上に積層されている絶縁層１５のそれぞれは、有機材料から成る有機絶縁膜である。絶縁層１４は、配線層ＷＬ２と配線層ＷＬ３との間に配置された絶縁層である。絶縁層１５は、配線層ＷＬ３と配線層ＷＬ４との間に配置された絶縁層である。図５に示すように配線層ＷＬ２と配線層ＷＬ３との電気的な接続、および配線層ＷＬ３と配線層ＷＬ４との電気的な接続には、コンタクトホールＣＨが用いられる。有機絶縁層は、無機絶縁層と比較した開口部（例えばコンタクトホール）に対する埋め込み特性が優れている。言い換えれば、有機絶縁層の場合、下地に開口部があった場合でも、上面を平坦化し易い。このため、多数のコンタクトホールＣＨが形成されている絶縁層１４および絶縁層１５のそれぞれは有機材料から成る。

【0042】

また、ＬＥＤ素子２０は絶縁層１５により封止されている。言い換えれば、絶縁層１５は、ＬＥＤ素子２０を封止する封止材として利用されている。封止材としての絶縁層１５を有機材料とすることで、ＬＥＤ素子２０と絶縁層１５との間に隙間が生じ難くなるので、封止特性を向上させることができる。

【0043】

配線層ＷＬ３は、絶縁層１４上に配置されている。配線層ＷＬ２に形成された導体パターンは、ＬＥＤ素子２０の電極２０Ｅ１に接続された端子ＴＭ１、およびＬＥＤ素子２０の電極２０Ｅ２に接続された端子ＴＭ２を含んでいる。詳しくは、端子ＴＭ１とＬＥＤ素子２０の電極２０Ｅ１との間には、バンプ電極ＭＢ１が形成され、端子ＴＭ１は、バンプ電極ＭＢ１を介して電極２０Ｅ１と電気的に接続されている。
バンプ電極ＭＢ１は、例えば金属の積層膜から成る。バンプ電極ＭＢ１の一例として、端子ＴＭ１側から順に銅膜、ニッケル膜、および錫膜が積層された積層膜を例示することができる。

【0044】

また、端子ＴＭ１は、金属から成り、絶縁層１４に形成されたコンタクトホールＣＨ１を介して配線層ＷＬ２の配線パターンＭＷ１と電気的に接続されている。端子ＴＭ２は、金属から成り、絶縁層１４に形成されたコンタクトホールＣＨ３（図４参照）を介して配線層ＷＬ２の電源線ＰＬ２と電気的に接続されている。

【0045】

配線層ＷＬ１、配線層ＷＬ２、および配線層ＷＬ３のそれぞれに形成されている導体パターンは、金属から成る金属パターンである。金属パターンの一例としては、例えば、下層から順にチタン膜、アルミニウム膜、チタン膜の積層膜から成るＴＡＴ膜、あるいは、チタン膜およびアルミニウム膜の積層膜等を例示することができる。

【0046】

配線層ＷＬ４は、絶縁層１５上に配置されている。配線層ＷＬ４は、ＬＥＤ素子２０の電極２０Ｅ２、および端子ＴＭ２のそれぞれと電気的に接続されている導体パターンＣＰ１を含んでいる。導体パターンＣＰ１は、絶縁層１５に形成されたコンタクトホールＣＨ２を介して端子ＴＭ２と電気的に接続されている。

【0047】

配線層ＷＬ４は、複数の配線層のうち、最上層に配置された配線層である。配線層ＷＬ４は、ＬＥＤ素子２０よりも前面側（表示面側）に配置されているので、配線層ＷＬ２に形成された導体パターンＣＰ１には、可視光透過性が要求される。このため、導体パターンＣＰ１は、可視光透過性を備えた、所謂、透明導電性材料から成る。透明導電性材料としては、例えばＩＴＯ（Indium Tin Oxide）を例示することができる。また、ＬＥＤ素子２０から出射された光が導体パターンＣＰのパターン端部で屈折または散乱することを抑制することが好ましい。このため、導体パターンＣＰ１は、少なくとも、ＬＥＤ素子２０の全体を覆うように形成されている。また、複数の画素ＰＩＸ（図１参照）のそれぞれにおいて、導体パターンＣＰ１が絶縁層１５の全体を覆うように形成されていることが好ましい。また、複数の画素ＰＩＸに跨って導体パターンＣＰ１が形成されていることが特に好ましい。

【0048】

図３に示すように表示装置ＤＳＰ１は複数のＬＥＤ素子２０を有している。図３では、表示装置が有する複数のＬＥＤ素子２０のうち、ＬＥＤ素子２０Ａと、ＬＥＤ素子２０Ａの隣に配置されているＬＥＤ素子２０Ｂと、ＬＥＤ素子２０Ｂの隣に配置されているＬＥＤ素子２０Ｃと、を図示している。

【0049】

複数のＬＥＤ素子２０のぞれぞれは、図５に示すように、面２０ｂに配置された電極２０Ｅ１、および面２０ｂの反対側の面２０ｆに配置された電極２０Ｅ２を有している。図５に示す電極２０Ｅ１は、例えば図２に示すアノード電極２０ＥＡである。また、図５に示す電極２０Ｅ２は、例えば図２に示すカソード電極２０ＥＣである。また、ＬＥＤ素子２０は、面２０ｆと面２０ｂとの間に、発光層２０ＬＬを有している。発光層２０ＬＬで発生した光は、発光層２０ＬＬの周囲の全方位に向かって出射される。

【0050】

ＬＥＤ素子２０は、複数の配線層のうち、配線層ＷＬ３の上に搭載されている。また、表示装置ＤＳＰ１の基板構造体ＳＵＢ１は、スイッチング素子としてのトランジスタを有している。図５では、基板１０の上に配置されたスイッチング素子の例として、駆動トランジスタＤＲＴを図示している。ただし、基板１０の上（詳しくは絶縁層１１の上）には、図２を用いて説明したリセットトランジスタＲＳＴ、画素選択トランジスタＳＳＴ、出力トランジスタＢＣＴ、および駆動トランジスタＤＲＴのそれぞれが配置されている。図２に示す、リセットトランジスタＲＳＴ、画素選択トランジスタＳＳＴ、出力トランジスタＢＣＴ、および駆動トランジスタＤＲＴのそれぞれは、図５に示す駆動トランジスタＤＲＴと同様な構造になっている。

【0051】

また、上記したように、表示装置ＤＳＰ１は、電極２０Ｅ１と電気的に接続されている端子ＴＭ１と、電極２０Ｅ２と電気的に接続されている端子ＴＭ２と、端子ＴＭ１、ＬＥＤ素子２０、および端子ＴＭ２を覆う絶縁層１５と、絶縁層１５の上に配置され、ＬＥＤ素子２０の電極２０Ｅ２、および端子ＴＭ２のそれぞれと電気的に接続されている導体パターンＣＰ１と、を有している。

【0052】

図６は、図５に示すＬＥＤ素子から出射した光の進行方向を模式的に示す拡大断面図である。図６では、図５に示す配線層ＷＬ３と基板１０との間の各層の図示を省略し、単に、基板構造体ＳＵＢ１として図示している。

【0053】

図６に示すように、ＬＥＤ素子２０の発光層２０ＬＬで発生した光は、発光層２０ＬＬの周囲の全方位に向かって出射される。したがって、表示装置ＤＳＰ１の輝度を向上させる観点からは、ＬＥＤ素子２０から基板構造体ＳＵＢ１の方向に向かう光を表示面側には反射させることが好ましい。ただし、光を反射させるための専用部材を設ける場合、製造効率が低下する原因になる。

【0054】

本実施の形態の場合、図４に示すように、平面視において、端子ＴＭ１は電極２０Ｅ１と重なる位置に配置され、端子ＴＭ２は、ＬＥＤ素子２０の周囲を連続的に囲むように配置されている。言い換えれば、本実施の形態の場合、端子ＴＭ２の形状を工夫し、ＬＥＤ素子２０の周囲を連続的に囲むように配置することで、端子ＴＭ２を光反射部材として利用している。

【0055】

図６に示すように、ＬＥＤ素子２０から出射した光のうち、端子ＴＭ２に照射された光は、端子ＴＭ２により反射されて、基板構造体ＳＵＢ１から離れる方向（言い換えれば表示装置ＤＳＰ１の観察者の方向）に向かって進む。このため、表示装置ＤＳＰ１の輝度向上に寄与する光を増加させることができる。

【0056】

また、図４に示すように、端子ＴＭ２は、ＬＥＤ素子２０の周囲を連続的に囲むように配置されている。言い換えれば、端子ＴＭ２は、途中で分断されない枠形状（または環形状）を成す。このため、平面視において、ＬＥＤ素子２０から全方位に向かって出射される光は、端子ＴＭ２により反射され易い。

【0057】

上記の通り、本実施の形態によれば、端子ＴＭ２を可視光反射部材として利用することにより、表示装置ＤＳＰ１の輝度（詳しくは正面輝度）を向上させることができる。表示装置ＤＳＰ１は、構造的に輝度を向上させることができるので、消費電力を低減させることができる。表示装置ＤＳＰ１は、消費電力を低減させることができるので、ＬＥＤ素子２０の発熱量が低減する。この結果、熱に起因する故障等の発生を抑制できるので、製品寿命を長寿命化することができる。

【0058】

また、端子ＴＭ２により光を反射させる方法の場合、光反射用の専用部材を形成する場合と比較して、製造工程の複雑化を抑制できる。表示装置ＤＳＰ１の製造方法において、端子ＴＭ２を形成する工程は、可視光の反射を考慮しない場合でも必要不可欠であり、端子ＴＭ２の形状を変更することに伴う製造工程の追加は生じないからである。なお、端子ＴＭ２は、端子ＴＭ１と同じ材料から成る。したがって、表示装置ＤＳＰ１の製造方法において、端子ＴＭ２は、端子ＴＭ１と一括して形成される。

【0059】

ところで、端子ＴＭ１の場合、複数の画素ＰＩＸにおいて固有の電位が供給されるため、端子ＴＭ１の面積を大きくする場合、配線層ＷＬ３における配線レイアウト上の制約が大きくなる。一方、端子ＴＭ２は、図２に示すＬＥＤ素子２０のカソード電極２０ＥＣに接続される端子であり、複数の画素ＰＩＸにおいて共通の電位が供給されている。このため、端子ＴＭ２は、端子ＴＭ１の周囲を囲むように配置した場合でも、配線レイアウト上の制約が生じにくい。

【0060】

なお、図３に示すように、表示装置ＤＳＰ１は、複数の画素ＰＩＸのそれぞれにＬＥＤ素子２０を備えている。例えば、表示装置ＤＳＰ１は、画素ＰＩＸＡに搭載されたＬＥＤ素子２０Ａと、画素ＰＩＸＢに搭載されたＬＥＤ素子２０Ｂと、画素ＰＩＸＣに搭載されたＬＥＤ素子２０Ｃと、を有している。ＬＥＤ素子２０Ａ，２０Ｂ，２０Ｃのそれぞれは、図５に示す面２０ｆおよび面２０ｂを有している。また、ＬＥＤ素子２０Ａ，２０Ｂ，２０Ｃのそれぞれは、図５に示す電極２０Ｅ１および電極２０Ｅ２を有している。

【0061】

ＬＥＤ素子２０Ａの電極２０Ｅ１（図５参照）は、端子ＴＭ１に接続され、ＬＥＤ素子２０Ａの電極２０Ｅ２（図５参照）は、導体パターンＣＰ１（図５参照）を介して端子ＴＭ２に接続されている。

【0062】

ＬＥＤ素子２０Ｂの電極２０Ｅ１（図５参照）は、端子ＴＭ３に接続され、ＬＥＤ素子２０Ｂの電極２０Ｅ２（図５参照）は、導体パターンＣＰ１（図５参照）を介して端子ＴＭ４に接続されている。

【0063】

ＬＥＤ素子２０Ｃの電極２０Ｅ１（図５参照）は、端子ＴＭ５に接続され、ＬＥＤ素子２０Ｃの電極２０Ｅ２（図５参照）は、導体パターンＣＰ１（図５参照）を介して端子ＴＭ６に接続されている。

【0064】

重複する説明は省略するが、図３に示す端子ＴＭ３および端子ＴＭ５は、上記した端子ＴＭ１に対応し、端子ＴＭ１と同一な形状を有する。図３に示す端子ＴＭ４および端子ＴＭ６は、上記した端子ＴＭ２に対応し、端子ＴＭ２と同一な形状を有する。

【0065】

上記したように、導体パターンＣＰ１には、複数の画素ＰＩＸにおいて共通の電位が供給される。このため導体パターンＣＰ１は、端子ＴＭ２、端子ＴＭ４、および端子ＴＭ６のそれぞれに接続されている。

【0066】

＜変形例１＞
次に、図１～図６を用いて説明した表示装置ＤＳＰ１の変形例について説明する。図７は、図６に対する変形例を示す拡大断面図である。図８は、図７に示す表示装置の透過拡大平面図である。図９は、図８のＢ－Ｂ線に沿った拡大断面図である。なお、図８は、図４の拡大平面図に対応する変形例であり、図９は、図５に対応する変形例である。図７では、端子ＴＭ２，ＴＭ４と金属層３０との識別を容易にするため、端子ＴＭ２，ＴＭ４の輪郭を二点鎖線で示し、金属層３０の輪郭を実線で示している。他の部材は、図４と同様の線種で示している。

【0067】

図７～図９に示す表示装置ＤＳＰ２は、以下の点で図４～図６に示す表示装置ＤＳＰ１と相違する。すなわち、表示装置ＤＳＰ２が備えている端子ＴＭ２は、金属層３０に覆われている。また、図８に示すように、平面視において、金属層３０は、ＬＥＤ素子２０の周囲を連続的に囲むように配置されている。
図７に示すように、端子ＴＭ２が金属層３０に覆われている場合、ＬＥＤ素子２０から出射される光は金属層３０により反射される。表示装置ＤＳＰ２が備える金属層３０に照射される光の量は、図６に示す表示装置ＤＳＰ１が備える端子ＴＭ２に照射される光の量よりも多い。この結果、表示装置ＤＳＰ２の場合、図６に示す表示装置ＤＳＰ１と比較して、表示装置ＤＳＰ２の観察者の方向に向かって進む光の量が増加するので、輝度を向上させることができる。

【0068】

金属層３０を構成する材料は、少なくとも表層の材料が可視光を反射させることが可能な材料になっていれば特に限定されない。後述するように、金属層３０を形成する工程における製造効率を向上させる観点からは、バンプ電極ＭＢ１を構成する材料は、少なくとも一部に金属層３０を構成する材料と同一の材料を含んでいることが好ましい。本実施の形態の場合、金属層３０は、例えばニッケルから成る。バンプ電極ＭＢ１は、上記したように、端子ＴＭ１側から順に銅膜、ニッケル膜、および錫膜が積層された積層膜から成る。このため、金属層３０を構成する材料（例えばニッケル）は、バンプ電極ＭＢ１を構成する材料に含まれている。

【0069】

バンプ電極ＭＢ１を構成する銅、ニッケル、および錫のうち、ニッケルを選択したのは、ニッケルが銅および錫と比較して酸化し難い材料だからである。金属層３０の表面に酸化膜が形成されることにより、金属層表面の可視光反射特性の低下を抑制できる。

【0070】

なお、本実施の形態の場合、金属層３０は、ニッケルの単一の膜であるが、例えば端子ＴＭ２側から順に、銅膜およびニッケル膜の積層膜とする場合もある。銅膜が金属層３０の表層に露出していない場合には、銅膜は、可視光の反射には直接的には寄与しないので、銅膜の全体がニッケル膜で覆われていることが好ましい。

【0071】

ところで、金属層３０は、以下のような構造を備えていることが特に好ましい。まず、図９に示すように、端子ＴＭ２は、絶縁層１４の面１４ｆの上に配置されている。絶縁層１４の面１４ｆを基準面とすると、金属層３０の頂部の基準面（面１４ｆ）からの高さＨ３０は、ＬＥＤ素子２０の発光層２０ＬＬの基準面（面１４ｆ）からの高さＨ２０ＬＬよりも高い。
高さＨ３０を高くすることにより金属層３０に照射される光の量を増大させることができる。特に、図９に示すように、高さＨ３０が高さＨ２０ＬＬよりも高い場合、発光層２０ＬＬから水平方向（Ｘ方向およびＹ方向を含むＸ－Ｙ平面に沿った方向）に進む光が確実に金属層３０に照射される。

【0072】

図９に示す金属層３０の頂部の高さ、言い換えれば、金属層３０の厚さの程度に関し、以下のように表現することができる。すなわち、金属層３０の頂部から端子ＴＭ２までの距離Ｄ３０は、端子ＴＭ２の厚さＴＴＭ２よりも大きい。
さらに、図９に示す金属層３０の構造は、ＬＥＤ素子２０の電極２０Ｅ１から端子ＴＭ１までの距離Ｄ２０Ｅ１を用いて以下のように表現することができる。すなわち、金属層３０の頂部から端子ＴＭ２までの距離Ｄ３０は、ＬＥＤ素子２０の電極２０Ｅ１から端子ＴＭ１までの距離Ｄ２０Ｅ１よりも大きい。

【0073】

一方、図９に示すように、金属層３０の頂部の基準面（面１４ｆ）からの高さＨ３０は、ＬＥＤ素子２０の面２０ｆの基準面（面１４ｆ）からの高さＨ２０ｆ以下である。上記したように金属層３０の頂部の高さＨ３０が高くなれば、金属層３０に照射される光のりょうが増大する。しかし、金属層３０の高さＨ３０が極端に高くなると、以下のような課題を生じる可能性がある。

【0074】

例えば、金属層３０を覆うように形成された絶縁層１５は、絶縁層１４との界面の反対側に位置する面１５ｆを有している。導体パターンＣＰ１の形成し易さを考慮すると、面１５ｆは平坦な面であることが好ましい。ただし、コンタクトホールＣＨ２の部分は除く。ところが、金属層３０の高さＨ３０が極端に高くなると、面１５ｆの平坦性が局所的に損なわれる可能性がある。

【0075】

そこで、図９に示すように、金属層３０の頂部の基準面（面１４ｆ）からの高さＨ３０は、ＬＥＤ素子２０の面２０ｆの基準面（面１４ｆ）からの高さＨ２０ｆ以下であることが特に好ましい。

【0076】

また、図９に示すように、金属層３０は、絶縁層１５を介してＬＥＤ素子２０と対向する側面３０ｓ１を有している。図９に示す例の場合、金属層３０と絶縁層１４との境界は、ドーム形状となっているので、側面３０ｓ１の範囲は、金属層３０と絶縁層１４と絶縁層１５とが交わる下端から金属層３０の頂部までとして定義できる。図９に示す例の場合、側面３０ｓ１は曲面を成す。

【0077】

金属層３０の側面３０ｓ１が曲面を成す場合、側面３０ｓ１に照射された光を表示装置ＤＳＰ２の観察者がいる方向に反射させ易い。この結果、表示装置ＤＳＰ２の正面輝度を向上させることができる。

【0078】

図７～図９に示す表示装置ＤＳＰ２は、上記した相違点を除き、図１～図６を用いて説明した表示装置ＤＳＰ１と同様である。したがって、重複する説明は省略する。

【0079】

＜変形例２＞
次に、図７～図９を用いて説明した表示装置ＤＳＰ２の変形例について説明する。図１０は、図８に対する変形例を示す透過拡大平面図である。

【0080】

図１０に示す表示装置ＤＳＰ３は、平面視において、金属層３０が円環形状を成す点で図８に示す表示装置ＤＳＰ２と相違する。詳しくは、表示装置ＤＳＰ３が備えている端子ＴＭ２、および端子ＴＭ２上に形成されている金属層３０のそれぞれは、平面視において円環形状を成す。

【0081】

ＬＥＤ素子２０から出射される光は周囲に拡散する。このため、円環状に形成された金属層３０で光を反射させることにより、輝度のムラを低減させることができる。また、金属層３０は、端子ＴＭ２の形状に倣って形成されている。このため、端子ＴＭ２を円環状に形成することにより、金属層３０の平面形状を容易に円環形状とすることができる。

【0082】

図１０に示す表示装置ＤＳＰ３は、上記した相違点を除き、図７～図９を用いて説明した表示装置ＤＳＰ２と同様である。したがって、重複する説明は省略する。

【0083】

＜変形例３＞
次に、図１～図６を用いて説明した表示装置ＤＳＰ１の他の変形例について説明する。図１１は、図４に対する変形例を示す透過拡大平面図である。図１２は、図１１のＣ－Ｃ線に沿った拡大断面図である。上記したように、端子ＴＭ２には、複数の画素ＰＩＸにおいて共通する電位が供給される。このため、隣り合う画素ＰＩＸのそれぞれに設けられた端子ＴＭ２を一体化させたとしても電気的な問題は生じない。本変形例は、複数の画素ＰＩＸに跨るように端子ＴＭ２を形成した場合の実施態様である。

【0084】

図１１および図１２に示す表示装置ＤＳＰ４は、ＬＥＤ素子２０ＡおよびＬＥＤ素子２０Ｂを有している。ＬＥＤ素子２０ＡおよびＬＥＤ素子２０Ｂのそれぞれは、図５を用いて説明した面２０ｆ、面２０ｂ、電極２０Ｅ１、電極２０Ｅ２、および発光層２０ＬＬを有している。また、表示装置ＤＳＰ４は、ＬＥＤ素子２０Ｂの電極２０Ｅ１と電気的に接続されている端子ＴＭ３を有している。

【0085】

端子ＴＭ２は、ＬＥＤ素子２０Ａの電極２０Ｅ２、およびＬＥＤ素子２０Ｂの電極２０Ｅ２のそれぞれと電気的に接続されている。詳しくは、端子ＴＭ２は、導体パターンＣＰ１を介して、ＬＥＤ素子２０Ａの電極２０Ｅ２およびＬＥＤ素子２０Ｂの電極２０Ｅ２のそれぞれと電気的に接続されている。

【0086】

図１１に示すように、平面視において、端子ＴＭ３は、ＬＥＤ素子２０Ｂと重なる位置に配置されている。端子ＴＭ２は、画素ＰＩＸＡと画素ＰＩＸＢとを跨ぐように配置されている。また、端子ＴＭ２は、開口部ＴＭＨ１、および開口部ＴＭＨ１と離間している開口部ＴＭＨ２を有している。ＬＥＤ素子２０Ａは、開口部ＴＭＨ１内に配置され、ＬＥＤ素子２０は、開口部ＴＭＨ２内に配置されている。

【0087】

本変形例の場合、端子ＴＭ２が複数の画素ＰＩＸに跨って配置されているので、絶縁層１４の面１４ｆのうち、端子ＴＭ２に覆われた領域の面積が、図４に示す表示領域ＤＳＰ１と比較して大きい。端子ＴＭ２を可視光反射部材として用いる場合、端子ＴＭ２の面積を大きくすることにより、端子ＴＭ２により反射される光の量を増大させることができる。

【0088】

なお、図１２に示す例の場合、コンタクトホールＣＨ３を介して端子ＴＭ２に接続されている電源線ＰＬ２も、端子ＴＭ２と同様に、複数の画素に跨っている。端子ＴＭ２および電源線ＰＬ２の面積を大面積化することにより、電源線ＰＬ２に供給される共通電位を安定化させることができる。

【0089】

図１１および図１２に示す表示装置ＤＳＰ４は、上記した相違点を除き、図１～図６を用いて説明した表示装置ＤＳＰ１と同様である。したがって、重複する説明は省略する。

【0090】

＜変形例４＞
次に、図１１および図１２を用いて説明した表示装置ＤＳＰ４の変形例について説明する。図１３は、図１１に対する変形例を示す透過拡大平面図である。図１４は、図１３のＤ－Ｄ線に沿った拡大断面図である。

【0091】

図１３および図１４に示す表示装置ＤＳＰ５は、端子ＴＭ２が、金属層３０に覆われている点で、図１１および図１２に示す表示装置ＤＳＰ４と相違する。図１３に示すように、平面視において、金属層３０は、ＬＥＤ素子２０の周囲を連続的に囲むように配置されている。

【0092】

金属層３０の機能および材料は、図７～図９を用いて説明した表示装置ＤＳＰ２が備える金属層３０と同様である。金属層３０は、端子ＴＭ２の全体を覆うように形成されている。このため、表示装置ＤＳＰ５が備える金属層３０の表面積は、図７～図９を用いて説明した表示装置ＤＳＰ２が備える金属層３０の表面積よりも大きい。金属層３０は可視光反射部材として利用される。本変形例によれば、金属層３０の表面積を大きくすることにより、金属層３０により反射される光の量を増大させることができる。

【0093】

＜表示装置の製造方法＞
次に、上記した表示装置の製造方法について説明する。本セクションでは、代表例として、図７～図９を用いて説明した表示装置ＤＳＰ２の製造方法について説明する。また、本セクションでは、図９に示すバンプ電極ＭＢ１および金属層３０を形成する工程と中心に説明する。

【0094】

図１５は、表示装置の製造方法の一例を示すフロー図である。図１５に示す表示装置の製造方法は、基板構造体準備工程、金属層形成工程、ＬＥＤ素子実装工程、ＬＥＤ素子封止工程、コンタクトホール形成工程、および透明導電層形成工程を含んでいる。

【0095】

図１５に示す基板構造体準備工程では、図９に示す基板構造体ＳＵＢ１を準備する。基板構造体ＳＵＢ１は、基板１０および基板１０の面１０ｆ上に積層された複数の配線層（配線層ＷＬ１，ＷＬ２，ＷＬ３）および複数の絶縁層（絶縁層１１，１２，１３，１４）を有している。基板構造体ＳＵＢ１の複数の絶縁層のうち、最上層に配置されている絶縁層１４は面１４ｆを有している。絶縁層１４の面１４ｆ上には、端子ＴＭ２が形成されている。図８に示すように、平面視において、端子ＴＭ１はＬＥＤ素子２０と重なる位置に配置されている。平面視において、端子ＴＭ２は、ＬＥＤ素子２０の周囲を連続的に囲むように配置されている。

【0096】

次に、図１５に示す金属層形成工程は、第１金属層形成工程、第２金属層形成工程、および第３金属層形成工程を備えている。図１６～図１９のそれぞれは、図１５に示す金属層形成工程において金属膜が電気法により成膜された状態を模式的に示す第１金属層形成工程、第２金属層形成工程、および第３金属層形成工程のそれぞれでは、電気メッキ法を利用して、端子ＴＭ１および端子ＴＭ２の一方または両方に電流を流しながらメッキ処理を施すことにより、端子ＴＭ１および端子ＴＭ２に選択的に金属膜を成膜する。本工程で成膜される金属膜のうち、端子ＴＭ１上に成膜される金属膜は、図９に示すバンプ電極ＭＢ１となり、端子ＴＭ２上に成膜される金属膜は、図９に示す金属層３０となる。

【0097】

また、図９に示すように、本実施の形態の場合、バンプ電極ＭＢ１は、端子ＴＭ１の一部に選択的に形成されている。バンプ電極ＭＢ１を図９に示すように端子ＴＭ１の一部に選択的に形成するため、本工程では図１６に示すように、マスクＲＭ１を利用する。マスクＲＭ１は、有機絶縁膜である。マスクＭ１は、端子ＴＭ１を覆うように形成されている。また、マスクＭ１は、端子ＴＭ１の一部に開口部を有し、端子ＴＭ１のうち、バンプ電極ＭＢ１（図９参照）を形成する予定領域は、開口部においてマスクＭ１から露出している。

【0098】

図１５に示す第１金属層形成工程では、端子ＴＭ１のうち、マスクＭ１から露出している部分に金属膜ＭＦ１を形成する。金蔵膜ＭＦ１は、例えば銅または銅を主成分とする銅合金から成る。本工程は、上記したように電気メッキ法により実施される。本工程では、端子ＴＭ１に電流を流し、かつ端子ＴＭ２には電流を流さない状態でメッキ処理を行う。この場合、金属膜ＭＦ１は、図１６に示すように端子ＴＭ１のうち、マスクＭ１から露出している部分の上に選択的に形成される。

【0099】

次に、図１５に示す第２金属層形成工程では、図１７および図１８に示す金属膜ＭＦ２を形成する。金属膜ＭＦ２は、例えば、ニッケルまたはニッケルを主成分とするニッケル合金から成る。図１５に示すように、第２金属層形成工程は、第１メッキ工程および第２メッキ工程を有している。第１メッキ工程では、図１７に示すように、端子ＴＭ２上および端子ＴＭ１上（詳しくは端子ＴＭ１上に形成された金属膜ＭＦ１上）に金属膜ＭＦ２を電気メッキ法により形成する。この時、端子ＴＭ１および端子ＴＭ２のそれぞれに電流を流した状態でメッキ処理を行う。この場合、端子ＴＭ２の露出面、および端子ＴＭ１上に形成された金属膜ＭＦ１上には、それぞれ金属膜ＭＦ２が形成される。

【0100】

次に、第２メッキ工程では、端子ＴＭ１に電流を流すことを停止し、かつ、端子ＴＭ２には継続的に電流を流した状態でメッキ処理を継続する。この場合、端子ＴＭ２を覆う金属膜ＭＦ２はさらに成長し、図１８に示すように金属層３０が得られる。

【0101】

一方、端子ＴＭ１への電位供給は停止されているので、金属膜ＭＦ１上に形成された金属膜ＭＦ２は、第２メッキ工程では成長しない。

【0102】

次に、図１５に示す第３金属層形成工程では、図１９に示す金属膜ＭＦ３を形成する。金属膜ＭＦ３は、例えば、錫または錫を主成分とする錫合金から成る。本工程は、上記したように電気メッキ法により実施される。本工程では、端子ＴＭ１に電流を流し、かつ端子ＴＭ２には電流を流さない状態でメッキ処理を行う。この場合、金属膜ＭＦ３は、図１９に示すように端子ＴＭ１のうち、マスクＭ１から露出している部分の上（詳しくは端子ＴＭ１上の金属膜ＭＦ１上に成膜された金属膜ＭＦ２の上）に選択的に形成される。

【0103】

図示は省略するが、金属層形成工程は、図１５に示す第３金属層形成工程の後、図１９に示すマスクＭ１を除去する工程（マスク除去工程）を含む。以上の各工程により、図９に示すバンプ電極ＭＢ１および金属層３０が得られる。

【0104】

なお、図１５に示す金属層形成工程には種々の変形例がある。例えば、金属層３０（図９参照）を銅膜とニッケル膜の積層膜とする場合には、図１５に示す第１金属層形成工程において、端子ＴＭ１および端子ＴＭ２の両方に電流を流した状態でメッキ処理を行う。

【0105】

次に、図１５に示すＬＥＤ素子搭載工程では、図９に示すＬＥＤ素子２０を準備して、ＬＥＤ素子２０の電極２０Ｅ１とバンプ電極ＭＢ１とを接合する。本工程では、例えば図示しないレーザを照射することにより、バンプ電極ＭＢ１と電極２０Ｅ１との接触界面を加熱することにより、バンプ電極ＭＢ１と電極２０Ｅ１とを接合する。

【0106】

次に、図１５に示すＬＥＤ素子封止工程では、図９に示す絶縁層１４の面１４ｆ上に絶縁層１５を形成し、ＬＥＤ素子２０、端子ＴＭ１、端子ＴＭ２、および金属層３０を封止する。

【0107】

次に、図１５に示すコンタクトホール形成工程では、図９に示す絶縁層１５の一部をエッチングすることにより開口部（コンタクトホール）を形成する。本工程では、ＬＥＤ素子２０の電極２０Ｅ２および金属層３０の一部分が絶縁層１５から露出する。

【0108】

次に、図１５に示す透明導電層形成工程では、図９に示す絶縁層１５の面１５ｆ上に同盟導電性材料から成る導体パターンＣＰ１を形成する。本工程により、ＬＥＤ素子２０の電極２０Ｅ２と端子ＴＭ２とは、導体パターンＣＰ１および金属層３０を介して電気的に接続される。

【0109】

以上、実施の形態および代表的な変形例について説明したが、上記した技術は、例示した変形例以外の種々の変形例に適用可能である。例えば、上記した変形例同士を組み合わせてもよい。

【0110】

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

【産業上の利用可能性】

【0111】

本発明は、表示装置や表示装置が組み込まれた電子機器に利用可能である。

【符号の説明】

【0112】

５ 制御回路
６ 駆動回路
１０ 基板
１０ｂ，１０ｆ，１４ｆ，１５ｆ，２０ｂ，２０ｆ 面
１１，１２，１３，１４，１５ 絶縁層
２０，２０Ａ，２０Ｂ，２０Ｃ ＬＥＤ素子（無機発光ダイオード素子）
２０Ｅ１，２０Ｅ２ 電極
２０ＥＡ アノード電極
２０ＥＣ カソード電極
２０ＬＬ 発光層
３０ 金属層
３０ｓ１ 側面
５０ 半導体層
ＢＣＴ 出力トランジスタ（スイッチング素子）
Ｃａｄ 補助容量
ＣＨ，ＣＨ１，ＣＨ２，ＣＨ３ コンタクトホール
Ｃｓ 保持容量
Ｄ２０Ｅ１，Ｄ３０ 距離
ＤＡ 表示領域
ＤＲＴ 駆動トランジスタ（スイッチング素子）
ＤＳＰ１，ＤＳＰ２，ＤＳＰ３，ＤＳＰ４，ＤＳＰ５ 表示装置
ＥＤ ドレイン電極
ＥＧ ゲート電極
ＥＳ ソース電極
ＧＬ，ＧＬＢ，ＧＬＲ，ＧＬＳ 走査信号線
Ｇｒｓ，Ｇｓｂ，Ｇｓｓ 制御信号
Ｍ１ マスク
ＭＢ１ バンプ電極
ＭＦ１，ＭＦ２，ＭＦ３ 金属膜
ＭＷ１，ＭＷ２，ＭＷ３ 配線パターン
ＰＣ 画素回路
ＰＦＡ 周辺領域
ＰＩＸ，ＰＩＸＡ，ＰＩＸＢ，ＰＩＸＣ 画素
ＰＬ１，ＰＬ２ 電源線
Ｐｖｄｄ 高電位
Ｐｖｓｓ 低電位
ＲＳＬ リセット配線
ＲＳＴ リセットトランジスタ（スイッチング素子）
ＳＳＴ 画素選択トランジスタ（スイッチング素子）
ＳＵＢ１ 基板構造体
ＴＭ１，ＴＭ２，ＴＭ３，ＴＭ４，ＴＭ５，ＴＭ６ 端子
ＴＭＨ１，ＴＭＨ２ 開口部
ＶＬ 映像信号線
Ｖｒｓ リセット信号
Ｖｓｇ 映像信号
ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ４ 配線層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】