知財求人 - 知財ポータルサイト「IP Force」
▶ ツー−シックス デラウェア インコーポレイテッドの特許一覧
特開2024-148171少なくとも１つの制御される電力半導体ダイを伴う電力モジュールの３Ｄゲート制御接続部
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024148171
(43)【公開日】2024-10-17
(54)【発明の名称】少なくとも１つの制御される電力半導体ダイを伴う電力モジュールの３Ｄゲート制御接続部
(51)【国際特許分類】
H01L 25/07 20060101AFI20241009BHJP
H01L 21/822 20060101ALI20241009BHJP
【ＦＩ】
H01L25/04 C
H01L27/04 H
【審査請求】有
【請求項の数】23
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2024060772
(22)【出願日】2024-04-04
(31)【優先権主張番号】63/494,036
(32)【優先日】2023-04-04
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】18/624,674
(32)【優先日】2024-04-02
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】519146787
【氏名又は名称】ツー－シックス デラウェア インコーポレイテッド
【氏名又は名称原語表記】ＩＩ－ＶＩ Ｄｅｌａｗａｒｅ，Ｉｎｃ．
(74)【代理人】
【識別番号】100118902
【弁理士】
【氏名又は名称】山本 修
(74)【代理人】
【識別番号】100106208
【弁理士】
【氏名又は名称】宮前 徹
(74)【代理人】
【識別番号】100196508
【弁理士】
【氏名又は名称】松尾 淳一
(72)【発明者】
【氏名】エルノ・テメシ
(72)【発明者】
【氏名】ゾルタン・ケピロ
(72)【発明者】
【氏名】フィリップ・デュパン
【テーマコード（参考）】
5F038
【Ｆターム（参考）】
5F038BE07
5F038BH18
5F038CD13
5F038CD20
5F038EZ20
(57)【要約】
【課題】電磁結合を回避するための半導体ダイの上部の制御ピンのためのシステムおよび方法を提供すること。
【解決手段】本開示は、絶縁基板上の少なくとも１つの制御される電力半導体ベアダイを伴う電力半導体モジュールを説明する。電力半導体ベアダイは、電力半導体ベアダイの上部から直角をなして延びるピンと関連付けられるゲートおよびリターン制御接続部を含む。１つまたは複数の電力端子が、絶縁基板に接続される。
【選択図】図１
【解決手段】本開示は、絶縁基板上の少なくとも１つの制御される電力半導体ベアダイを伴う電力半導体モジュールを説明する。電力半導体ベアダイは、電力半導体ベアダイの上部から直角をなして延びるピンと関連付けられるゲートおよびリターン制御接続部を含む。１つまたは複数の電力端子が、絶縁基板に接続される。
【選択図】図１
【特許請求の範囲】
【請求項1】
絶縁基板と、
前記絶縁基板に動作可能に結合される複数の半導体ベアダイと、
前記複数の半導体ベアダイの上部平面から前記絶縁基板に動作可能に結合される複数の高電流接続部と、
前記複数の半導体ベアダイの前記上部平面に直角をなして動作可能に結合される１つまたは複数のゲート制御ピンと、
前記複数の半導体ベアダイの前記上部平面に直角をなして動作可能に結合される１つまたは複数のリターン制御ピンと
を含むモジュールであって、
前記１つまたは複数のゲート制御ピン、および、前記１つまたは複数のリターン制御ピンは、制御回路に直接的に延びる、
モジュール。
前記絶縁基板に動作可能に結合される複数の半導体ベアダイと、
前記複数の半導体ベアダイの上部平面から前記絶縁基板に動作可能に結合される複数の高電流接続部と、
前記複数の半導体ベアダイの前記上部平面に直角をなして動作可能に結合される１つまたは複数のゲート制御ピンと、
前記複数の半導体ベアダイの前記上部平面に直角をなして動作可能に結合される１つまたは複数のリターン制御ピンと
を含むモジュールであって、
前記１つまたは複数のゲート制御ピン、および、前記１つまたは複数のリターン制御ピンは、制御回路に直接的に延びる、
モジュール。
【請求項2】
請求項１に記載のモジュールであって、前記複数の半導体ベアダイは、１つまたは複数の電力半導体ベアダイを含む、モジュール。
【請求項3】
請求項１に記載のモジュールであって、１つまたは複数の電力端子が、前記絶縁基板に動作可能に結合される、モジュール。
【請求項4】
請求項１に記載のモジュールであって、前記複数の高電流接続部は、複数のワイヤボンドを含む、モジュール。
【請求項5】
請求項１に記載のモジュールであって、前記複数の高電流接続部は、複数の金属クリップを含む、モジュール。
【請求項6】
請求項１に記載のモジュールであって、前記１つまたは複数のゲート制御ピンは、選択的導電絶縁層を介して、前記複数の半導体ベアダイのうちの１つまたは複数の半導体ベアダイに動作可能に結合される、モジュール。
【請求項7】
請求項１に記載のモジュールであって、前記１つまたは複数のリターン制御ピンは、選択的導電絶縁層を介して、前記複数の半導体ベアダイのうちの１つまたは複数の半導体ベアダイに動作可能に結合される、モジュール。
【請求項8】
請求項１に記載のモジュールであって、
前記複数の高電流接続部は、複数の金属シムを含み、
前記複数の金属シムは、選択的導電絶縁層に結合される、
モジュール。
前記複数の高電流接続部は、複数の金属シムを含み、
前記複数の金属シムは、選択的導電絶縁層に結合される、
モジュール。
【請求項9】
請求項１に記載のモジュールであって、
前記１つまたは複数のゲート制御ピンのうちの１つが、前記複数の半導体ベアダイのうちの１つに動作可能に結合され、
前記複数の半導体ベアダイは、並列に動作する、
モジュール。
前記１つまたは複数のゲート制御ピンのうちの１つが、前記複数の半導体ベアダイのうちの１つに動作可能に結合され、
前記複数の半導体ベアダイは、並列に動作する、
モジュール。
【請求項10】
請求項１に記載のモジュールであって、
前記１つまたは複数のリターン制御ピンのうちの１つが、前記複数の半導体ベアダイのうちの１つに動作可能に結合され、
前記複数の半導体ベアダイは、並列に動作する、
モジュール。
前記１つまたは複数のリターン制御ピンのうちの１つが、前記複数の半導体ベアダイのうちの１つに動作可能に結合され、
前記複数の半導体ベアダイは、並列に動作する、
モジュール。
【請求項11】
請求項１に記載のモジュールであって、選択的導電絶縁層を含む電力オーバーレイ相互接続部を含むモジュール。
【請求項12】
複数の半導体ベアダイを、絶縁基板に動作可能に結合するステップと、
複数の高電流接続部を、前記複数の半導体ベアダイの上部平面から前記絶縁基板に動作可能に結合するステップと、
１つまたは複数のゲート制御ピンを、前記複数の半導体ベアダイの前記上部平面に直角をなして動作可能に結合し、１つまたは複数のリターン制御ピンを、前記複数の半導体ベアダイの前記上部平面に直角をなして動作可能に結合するステップと
を含む方法であって、
前記１つまたは複数のゲート制御ピン、および、前記１つまたは複数のリターン制御ピンは、制御回路に直接的に接続される、
方法。
複数の高電流接続部を、前記複数の半導体ベアダイの上部平面から前記絶縁基板に動作可能に結合するステップと、
１つまたは複数のゲート制御ピンを、前記複数の半導体ベアダイの前記上部平面に直角をなして動作可能に結合し、１つまたは複数のリターン制御ピンを、前記複数の半導体ベアダイの前記上部平面に直角をなして動作可能に結合するステップと
を含む方法であって、
前記１つまたは複数のゲート制御ピン、および、前記１つまたは複数のリターン制御ピンは、制御回路に直接的に接続される、
方法。
【請求項13】
請求項１２に記載の方法であって、
追加的な半導体ベアダイを、前記絶縁基板に動作可能に結合するステップと、
追加的な高電流接続部を、前記追加的な半導体ベアダイの上部平面から前記絶縁基板に動作可能に結合するステップと、
追加的なゲート制御ピンを、前記追加的な半導体ベアダイの前記上部平面に直角をなして動作可能に結合するステップと、
追加的なリターン制御ピンを、前記追加的な半導体ベアダイの前記上部平面に直角をなして動作可能に結合するステップと、
前記追加的なゲート制御ピン、および、前記追加的なリターン制御ピンが、前記１つまたは複数のゲート制御ピン、および、前記１つまたは複数のリターン制御ピンに平行であるように、前記追加的な半導体ベアダイを前記複数の半導体ベアダイとパッケージ化するステップと
を含む方法。
追加的な半導体ベアダイを、前記絶縁基板に動作可能に結合するステップと、
追加的な高電流接続部を、前記追加的な半導体ベアダイの上部平面から前記絶縁基板に動作可能に結合するステップと、
追加的なゲート制御ピンを、前記追加的な半導体ベアダイの前記上部平面に直角をなして動作可能に結合するステップと、
追加的なリターン制御ピンを、前記追加的な半導体ベアダイの前記上部平面に直角をなして動作可能に結合するステップと、
前記追加的なゲート制御ピン、および、前記追加的なリターン制御ピンが、前記１つまたは複数のゲート制御ピン、および、前記１つまたは複数のリターン制御ピンに平行であるように、前記追加的な半導体ベアダイを前記複数の半導体ベアダイとパッケージ化するステップと
を含む方法。
【請求項14】
請求項１２に記載の方法であって、前記複数の半導体ベアダイは、１つまたは複数の電力半導体ベアダイを含む、方法。
【請求項15】
請求項１２に記載の方法であって、１つまたは複数の電力端子を、前記絶縁基板に動作可能に結合するステップを含む方法。
【請求項16】
請求項１２に記載の方法であって、前記複数の高電流接続部は、複数のワイヤボンドを含む、方法。
【請求項17】
請求項１２に記載の方法であって、前記複数の高電流接続部は、複数の金属クリップを含む、方法。
【請求項18】
請求項１２に記載の方法であって、前記１つまたは複数のゲート制御ピンは、選択的導電絶縁層を介して、前記複数の半導体ベアダイに動作可能に結合される、方法。
【請求項19】
請求項１２に記載の方法であって、前記１つまたは複数のリターン制御ピンは、選択的導電絶縁層を介して、前記複数の半導体ベアダイに動作可能に結合される、方法。
【請求項20】
請求項１２に記載の方法であって、
前記複数の高電流接続部は、複数の金属シムを含み、
前記複数の金属シムは、選択的導電絶縁層に結合される、
方法。
前記複数の高電流接続部は、複数の金属シムを含み、
前記複数の金属シムは、選択的導電絶縁層に結合される、
方法。
【請求項21】
請求項１２に記載の方法であって、
前記１つまたは複数のゲート制御ピンのうちの１つが、前記複数の半導体ベアダイのうちの１つに動作可能に結合され、
前記複数の半導体ベアダイは、並列に動作する、
方法。
前記１つまたは複数のゲート制御ピンのうちの１つが、前記複数の半導体ベアダイのうちの１つに動作可能に結合され、
前記複数の半導体ベアダイは、並列に動作する、
方法。
【請求項22】
請求項１２に記載の方法であって、
前記１つまたは複数のリターン制御ピンのうちの１つが、前記複数の半導体ベアダイのうちの１つに動作可能に結合され、
前記複数の半導体ベアダイは、並列に動作する、
方法。
前記１つまたは複数のリターン制御ピンのうちの１つが、前記複数の半導体ベアダイのうちの１つに動作可能に結合され、
前記複数の半導体ベアダイは、並列に動作する、
方法。
【請求項23】
請求項１２に記載の方法であって、前記モジュールが、選択的導電絶縁層を含む電力オーバーレイ相互接続部を含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
[0001]本出願は、２０２３年４月４日に出願された、「３Ｄ ＧＡＴＥ ＣＯＮＴＲＯＬ ＣＯＮＮＥＣＴＩＯＮ ＯＦ Ａ ＰＯＷＥＲ ＭＯＤＵＬＥ ＷＩＴＨ Ａ ＣＯＮＴＲＯＬＬＥＤ ＰＯＷＥＲ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＩＥ（制御される電力半導体ダイを伴う電力モジュールの３Ｄゲート制御接続部）」と表題を付けられた、米国仮特許出願第６３／４９４，０３６号の利益および優先権を主張するものであり、その米国仮特許出願の開示は、その全体において参照により本明細書に組み込まれている。
[0001]本出願は、２０２３年４月４日に出願された、「３Ｄ ＧＡＴＥ ＣＯＮＴＲＯＬ ＣＯＮＮＥＣＴＩＯＮ ＯＦ Ａ ＰＯＷＥＲ ＭＯＤＵＬＥ ＷＩＴＨ Ａ ＣＯＮＴＲＯＬＬＥＤ ＰＯＷＥＲ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＩＥ（制御される電力半導体ダイを伴う電力モジュールの３Ｄゲート制御接続部）」と表題を付けられた、米国仮特許出願第６３／４９４，０３６号の利益および優先権を主張するものであり、その米国仮特許出願の開示は、その全体において参照により本明細書に組み込まれている。
【背景技術】
【0002】
[0002]電子モジュールおよび電子アセンブリを電気的に接続するための従前のデバイスの限界および不利点が、そのような手法の、図面を参照して本開示の残り部分において論述される本方法およびシステムのいくつかの態様との比較を通して、当業者に明らかになることになる。
【発明の概要】
【0003】
[0003]特許請求の範囲において、より完全に論述されるような、実質的に、図のうちの少なくとも１つにより図解される、および／または、図のうちの少なくとも１つに関して説明されるような、電磁結合を回避するための半導体ダイの上部の制御ピンのためのシステムおよび方法が提供される。
【図面の簡単な説明】
【0004】
【図1】[0004]本開示の様々な例実現形態による、第１の例電力半導体モジュールを図解する図である。
【図2】[0005]本開示の様々な例実現形態による、第２の例電力半導体モジュールを図解する図である。
【図3】[0006]本開示の様々な例実現形態による、第３の例電力半導体モジュールを図解する図である。
【発明を実施するための形態】
【0005】
[0008]本開示は、少なくとも１つの制御される電力半導体ダイを伴う電力半導体モジュールの３Ｄゲート制御接続部を説明する。高電流転流回路（例えば、スイッチング回路の）と半導体制御回路との間の電磁結合を回避するための半導体ダイの上部の制御ピンのためのシステムおよび方法が提供される。開示されるように、ゲート制御接続ピンは、ゲートドライブ回路上の高電流転流回路からの電磁場の結合効果を低減するように、ならびに、高電流回路からゲートドライブ回路への容量および誘導結合を低減するように位置を定められる。
【0006】
[0009]図１は、本開示の様々な例実現形態による、第１の例電力半導体モジュールを図解する。図１の電力半導体モジュールは、絶縁（ｉｓｏｌａｔｉｏｎ）基板１０７上の２つの制御される電力半導体ベアダイ１０３を含む。各電力半導体ベアダイ１０３は、電力半導体ベアダイ１０３の上部平面から外向きに、および直角をなして、ならびに／または、ゲートドライバに直接的に延びる、１つのゲート制御接続ピン１０２と、１つのリターン制御接続ピン１０１とを含む。ゲートピン１０２は、ゲートを制御しているゲートドライバへの接続部である。リターンは、さらには、リターン制御ピン１０１の代わりに、高電流経路を経るように経路を定められることがある。
【0007】
[0010]１つまたは複数の電力端子１０５が、図１上で図解されるように、絶縁基板１０７に接続され、絶縁基板１０７の上部平面から外向きに、および、その上部平面に平行に延びる。図解されないが、電力端子１０５は、さらには、絶縁基板１０７の上部平面から直角をなして、または任意の方向において延びることがある。
【0008】
[0011]制御される電力半導体ベアダイ１０３は、さらには、制御される電力半導体ベアダイ１０３の上部平面上に場所を定められる高電流接続部１０９を含むことがある。高電流接続部１０９は、絶縁基板１０７に動作可能に結合される。図１において、高電流接続部１０９は、ワイヤボンドとして図解される。
【0009】
[0012]図２は、本開示の様々な例実現形態による、第２の例電力半導体モジュールを図解する。
[0013]図２の電力半導体モジュールは、図１の電力半導体モジュールと、多くの点において同様である。しかしながら、１つの違いは、図２の高電流接続部１０９が、絶縁基板１０７に接続される金属クリップとして図解されるということである。
[0013]図２の電力半導体モジュールは、図１の電力半導体モジュールと、多くの点において同様である。しかしながら、１つの違いは、図２の高電流接続部１０９が、絶縁基板１０７に接続される金属クリップとして図解されるということである。
【0010】
[0014]図３は、本開示の様々な例実現形態による、第３の例電力半導体モジュールを図解する。
[0015]図３の電力半導体モジュールは、図１の電力半導体モジュールと、多くの点において同様である。しかしながら、１つの違いは、ゲート１０２およびリターン制御接続部１０１ならびに高電流接続部１０９が、選択的導電絶縁層１１１を介して、制御される電力半導体ベアダイに動作可能に結合されるということである。第３の例電力半導体モジュールは、上部に導電層を伴う、フレキシブルＰＣＢ、ＰＯＬ、またはＫａｐｔｏｎ絶縁箔を含むことがある。上部導電層は、はんだ付けにより、または、選択的絶縁部を通るビアにより、ダイ表面にボンディングされることがある。
[0015]図３の電力半導体モジュールは、図１の電力半導体モジュールと、多くの点において同様である。しかしながら、１つの違いは、ゲート１０２およびリターン制御接続部１０１ならびに高電流接続部１０９が、選択的導電絶縁層１１１を介して、制御される電力半導体ベアダイに動作可能に結合されるということである。第３の例電力半導体モジュールは、上部に導電層を伴う、フレキシブルＰＣＢ、ＰＯＬ、またはＫａｐｔｏｎ絶縁箔を含むことがある。上部導電層は、はんだ付けにより、または、選択的絶縁部を通るビアにより、ダイ表面にボンディングされることがある。
【0011】
[0016]図４は、図３からの電力半導体モジュールにおいて使用される接続システムを図解する。金属シム１１３が、高電流接続部を動作させるために、絶縁基板１０７と、選択的導電層１１１の下部側との間に接続され、制御接続部１０１、１０２は、上部平面に直接的に、または、１つもしくは複数のビアを使用することにより、選択的導電層１１１の上部に取り付けられる。
【0012】
[0017]電力オーバーレイ（ｐｏｗｅｒ ｏｖｅｒｌａｙ）相互接続部（ＰＯＬ）が、選択的導電層１１１として使用されることがある。
[0018]本明細書において使用される際、用語「回路」および「回路網」は、物理的電子構成要素（すなわちハードウェア）、ならびに、ハードウェアを構成する、ハードウェアにより実行される、およびまたは、他の形でハードウェアと関連付けられることがある、任意のソフトウェアおよび／またはファームウェア（「コード」）を指す。本明細書において使用される際、例えばではあるが、個別のプロセッサおよびメモリは、コードの第１の１つまたは複数のラインを実行するときの第１の「回路」を含むことがあり、コードの第２の１つまたは複数のラインを実行するときの第２の「回路」を含むことがある。本明細書において使用される際、「および／または」は、「および／または」により結び付けられる列挙における項目のうちの任意の１つまたは複数を意味する。例として、「ｘおよび／またはｙ」は、３要素集合｛（ｘ），（ｙ），（ｘ，ｙ）｝の任意の要素を意味する。別の例として、「ｘ、ｙ、および／またはｚ」は、７要素集合｛（ｘ），（ｙ），（ｚ），（ｘ，ｙ），（ｘ，ｚ），（ｙ，ｚ），（ｘ，ｙ，ｚ）｝の任意の要素を意味する。本明細書において使用される際、用語「例示的」は、非制限的な例、実例、または図解として役立つことを意味する。本明細書において使用される際、用語「例えば」および「例えばではあるが」は、１つまたは複数の非制限的な例、実例、または図解の列挙のきっかけとなるものである。本明細書において使用される際、機能の遂行が、（例えば、ユーザ構成可能セッティング、工場調整、その他により）ディセーブルにされる、またはイネーブルにされないかどうかにかかわらず、回路網が、機能を遂行するための必要なハードウェアおよびコードを（何かが必要である場合に）含むときはいつでも、回路網は、機能を遂行するように「動作可能」である。本明細書において使用される際、用語「に基づく」は、「に少なくとも部分的に基づく」を意味する。例えばではあるが、「ｙに基づくｘ」は、「ｘ」が、「ｙ」に少なくとも部分的に基づく（および、例えばではあるが、さらにはｚに基づくことがある）ということを意味する。
[0018]本明細書において使用される際、用語「回路」および「回路網」は、物理的電子構成要素（すなわちハードウェア）、ならびに、ハードウェアを構成する、ハードウェアにより実行される、およびまたは、他の形でハードウェアと関連付けられることがある、任意のソフトウェアおよび／またはファームウェア（「コード」）を指す。本明細書において使用される際、例えばではあるが、個別のプロセッサおよびメモリは、コードの第１の１つまたは複数のラインを実行するときの第１の「回路」を含むことがあり、コードの第２の１つまたは複数のラインを実行するときの第２の「回路」を含むことがある。本明細書において使用される際、「および／または」は、「および／または」により結び付けられる列挙における項目のうちの任意の１つまたは複数を意味する。例として、「ｘおよび／またはｙ」は、３要素集合｛（ｘ），（ｙ），（ｘ，ｙ）｝の任意の要素を意味する。別の例として、「ｘ、ｙ、および／またはｚ」は、７要素集合｛（ｘ），（ｙ），（ｚ），（ｘ，ｙ），（ｘ，ｚ），（ｙ，ｚ），（ｘ，ｙ，ｚ）｝の任意の要素を意味する。本明細書において使用される際、用語「例示的」は、非制限的な例、実例、または図解として役立つことを意味する。本明細書において使用される際、用語「例えば」および「例えばではあるが」は、１つまたは複数の非制限的な例、実例、または図解の列挙のきっかけとなるものである。本明細書において使用される際、機能の遂行が、（例えば、ユーザ構成可能セッティング、工場調整、その他により）ディセーブルにされる、またはイネーブルにされないかどうかにかかわらず、回路網が、機能を遂行するための必要なハードウェアおよびコードを（何かが必要である場合に）含むときはいつでも、回路網は、機能を遂行するように「動作可能」である。本明細書において使用される際、用語「に基づく」は、「に少なくとも部分的に基づく」を意味する。例えばではあるが、「ｙに基づくｘ」は、「ｘ」が、「ｙ」に少なくとも部分的に基づく（および、例えばではあるが、さらにはｚに基づくことがある）ということを意味する。
【0013】
[0019]本方法および／またはシステムは、ある決まった実現形態を参照して説明されたが、本方法および／またはシステムの範囲から逸脱することなく、様々な変更がなされることがあり、均等物が代用されることがあるということが、当業者により理解されることになる。加えて、多くの修正が、個別の状況または材料を本開示の教示に適応させることを、本開示の範囲から逸脱することなく行うようになされることがある。それゆえに、本方法および／またはシステムは、開示される個別の実現形態に制限されるということではなく、本方法および／またはシステムは、添付される特許請求の範囲の、範囲の中に該当するすべての実現形態を含むことになるということが意図される。
【符号の説明】
【0014】
１０１ リターン制御接続ピン、リターン制御ピン、リターン制御接続部、制御接続部
１０２ ゲート制御接続ピン、ゲートピン、ゲート、制御接続部
１０３ 制御される電力半導体ベアダイ、電力半導体ベアダイ
１０５ 電力端子
１０７ 絶縁基板
１０９ 高電流接続部
１１１ 選択的導電絶縁層、選択的導電層
１１３ 金属シム
１０２ ゲート制御接続ピン、ゲートピン、ゲート、制御接続部
１０３ 制御される電力半導体ベアダイ、電力半導体ベアダイ
１０５ 電力端子
１０７ 絶縁基板
１０９ 高電流接続部
１１１ 選択的導電絶縁層、選択的導電層
１１３ 金属シム
【図1】
【図2】
【図3】
【図4】
【外国語明細書】