特開 2024-148327 電界効果トランジスタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024148327

(43)【公開日】2024-10-18

(54)【発明の名称】電界効果トランジスタ

(51)【国際特許分類】

   H01L 21/338 20060101AFI20241010BHJP

   H01L 21/768 20060101ALI20241010BHJP

   H01L 21/3205 20060101ALI20241010BHJP

   H03F 1/42 20060101ALI20241010BHJP

【ＦＩ】

H01L29/80 E

H01L29/80 H

H01L29/80 U

H01L21/90 N

H01L21/90 B

H01L21/88 J

H03F1/42

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023061374

(22)【出願日】2023-04-05

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和４年度 国立研究開発法人情報通信研究機構「革新的情報通信技術研究開発委託研究／Ｂｅｙｏｎｄ ５Ｇ 宇宙ネットワーク向け未利用周波数帯活用型の無線通信技術の研究開発 Ｂｅｙｏｎｄ ５Ｇ 宇宙ネットワーク向けＱ／Ｖ帯高機能デジタルビームフォーミング（ＤＢＦ）送受信システム技術およびＷ帯衛星搭載機器基盤技術の研究開発」、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】504139662

【氏名又は名称】国立大学法人東海国立大学機構

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(72)【発明者】

【氏名】作野 圭一

(72)【発明者】

【氏名】原 信二

(72)【発明者】

【氏名】末松 英治

【テーマコード（参考）】

5F033

5F102

5J500

【Ｆターム（参考）】

5F033GG02

5F033MM30

5F033RR30

5F033VV05

5F102FA07

5F102GA16

5F102GA18

5F102GB01

5F102GB02

5F102GC01

5F102GQ01

5F102GS09

5J500AA04

5J500AA41

5J500AC61

5J500AC92

5J500AF16

5J500AH12

5J500AH24

5J500AH31

5J500AK68

5J500AM19

5J500AQ03

5J500AS14

5J500AT01

(57)【要約】

【課題】最大有能電力利得を向上できる電界効果トランジスタを提供する。
【解決手段】電界効果トランジスタ１において、複数の単位トランジスタは、一方向ｄ１に並んで配置され、ソース電極Ｓ、ドレイン電極Ｄ、およびゲート電極４をそれぞれが有する。ゲート配線１０は、一方向ｄ１に延び、複数のゲート電極４を接続する。信号入力電極Ｇ１は、ゲート配線１０に接続される。少なくとも１つのインピーダンス素子１８ａは、信号入力電極Ｇ１よりもゲート配線１０の一方向ｄ１の一端側においてゲート配線１０に接続される。
【選択図】図３

【特許請求の範囲】

【請求項1】

一方向に並んで配置され、ソース電極、ドレイン電極、およびゲート電極をそれぞれが有する複数の単位トランジスタと、
前記一方向に延び、複数の前記ゲート電極を接続するゲート配線と、
前記ゲート配線に接続された信号入力電極と、
前記信号入力電極よりも前記ゲート配線の前記一方向の一端側において前記ゲート配線に接続された少なくとも１つのインピーダンス素子と、
を備えることを特徴とする電界効果トランジスタ。

【請求項2】

前記少なくとも１つのインピーダンス素子のうち１つは、前記ゲート配線の一端に接続されている、
ことを特徴とする請求項１に記載の電界効果トランジスタ。

【請求項3】

前記信号入力電極は、前記ゲート配線の前記一方向の両端の間に接続され、
前記信号入力電極よりも前記ゲート配線の他端側において前記ゲート配線に接続された、少なくとも１つの別のインピーダンス素子をさらに備える、
ことを特徴とする請求項１に記載の電界効果トランジスタ。

【請求項4】

前記少なくとも１つのインピーダンス素子のうち１つは、前記ゲート配線の一端に接続され、
前記少なくとも１つの別のインピーダンス素子のうち１つは、前記ゲート配線の他端に接続されている、
ことを特徴とする請求項３に記載の電界効果トランジスタ。

【請求項5】

前記インピーダンス素子は、前記ゲート配線と、接地または前記ソース電極との間に直列接続された伝送線路および容量素子を有する、ことを特徴とする請求項１から４のいずれかに記載の電界効果トランジスタ。

【請求項6】

前記インピーダンス素子は、前記ゲート配線と、接地または前記ソース電極との間に接続された容量素子である、
ことを特徴とする請求項１から４のいずれかに記載の電界効果トランジスタ。

【請求項7】

前記インピーダンス素子は、オープンスタブである、
ことを特徴とする請求項１から４のいずれかに記載の電界効果トランジスタ。

【請求項8】

前記ゲート配線と前記インピーダンス素子との接続点から前記インピーダンス素子を見たインピーダンスは、直流において開放インピーダンスである、
ことを特徴とする請求項１から４のいずれかに記載の電界効果トランジスタ。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、高周波用の電界効果トランジスタ（ＦＥＴ）に関する。

【背景技術】

【0002】

近年、無線通信システムや無線電力伝送システムの開発が進められている。これらのシステムには、高周波用の増幅素子が必要である。例えば、特許文献１は、高周波用のマルチフィンガータイプのＭＯＳＦＥＴを開示する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００９－１６６８６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来の電界効果トランジスタでは、フィンガー数が多くなるほど、高周波域での最大有能電力利得（ＭＡＧ：Maximum Available power Gain）が低下する。ＭＡＧを向上させることが望まれる。

【0005】

本開示はこうした課題に鑑みてなされたものであり、その例示的な目的の一つは、最大有能電力利得を向上できる電界効果トランジスタを提供することにある。

【課題を解決するための手段】

【0006】

上記課題を解決するために、本開示のある態様の電界効果トランジスタは、一方向に並んで配置され、ソース電極、ドレイン電極、およびゲート電極をそれぞれが有する複数の単位トランジスタと、一方向に延び、複数のゲート電極を接続するゲート配線と、ゲート配線に接続された信号入力電極と、信号入力電極よりもゲート配線の一方向の一端側においてゲート配線に接続された少なくとも１つのインピーダンス素子と、を備える。

【0007】

なお、以上の構成要素の任意の組み合わせや、本開示の構成要素や表現を方法、システムなどの間で相互に置換したものもまた、本開示の態様として有効である。

【発明の効果】

【0008】

本開示によれば、最大有能電力利得を向上できる電界効果トランジスタを提供できる。

【図面の簡単な説明】

【0009】

【図1】図１（ａ），（ｂ）は、比較例の電界効果トランジスタの構成を示す平面図である。

【図2】比較例の電界効果トランジスタにおけるＭＡＧの周波数依存性を示す図である。

【図3】実施の形態の電界効果トランジスタの構成を示す平面図である。

【図4】図３の電界効果トランジスタのシミュレーション用の回路図である。

【図5】図５（ａ）は、実施の形態の電圧Ｖ０から電圧Ｖ５のそれぞれの絶対値の周波数依存性を示す図であり、図５（ｂ）は、図５（ａ）の電圧Ｖ１から電圧Ｖ５の平均値の絶対値の周波数依存性を示す図である。

【図6】図６（ａ）は、実施の形態と比較例のＭＡＧの周波数特性のシミュレーション結果を示す図であり、図６（ｂ）は、実施の形態と比較例の電圧Ｖ１から電圧Ｖ５の平均値の絶対値の周波数特性のシミュレーション結果を示す図である。

【図7】図７（ａ）から図７（ｄ）は、実施の形態と比較例における周波数毎の電圧Ｖ０から電圧Ｖ５の絶対値の分布を示す図である。

【図8】実施の形態の電界効果トランジスタの別の構成例を示す平面図である。

【図9】実施の形態の電界効果トランジスタのさらに別の構成例を示す平面図である。

【図10】実施の形態の電界効果トランジスタのさらに別の構成例を示す平面図である。

【図11】実施の形態の電界効果トランジスタのさらに別の構成例を示す平面図である。

【発明を実施するための形態】

【0010】

本発明者らは、マイクロ波帯およびミリ波帯の高周波用の電界効果トランジスタについて研究し、以下の知見を得た。図１（ａ），（ｂ）は、比較例の電界効果トランジスタ１００の構成を示す平面図である。電界効果トランジスタ１００は、半導体基板（図示せず）上に配置され、並列接続された複数の単位トランジスタ２から構成されるマルチフィンガー構造を有する。

【0011】

図１（ａ）は、複数の単位トランジスタ２のそれぞれのソース電極Ｓにビア２０が設けられた構成を示す。ビア２０は、半導体基板の裏面の接地導体（図示せず）に接続されている。図１（ｂ）は、両端の単位トランジスタ２のそれぞれのソース電極Ｓにビア２０が設けられ、これら２つのソース電極Ｓがエアブリッジ等の接続導体２４で接続された構成を示す。両端以外の単位トランジスタ２のソース電極Ｓも接続導体２４に接続されている。

【0012】

図１（ａ），（ｂ）では、単位トランジスタ２の並列数が「１０」である一例を示す。並列数は、ゲートフィンガー数とも呼べる。複数の単位トランジスタ２のそれぞれは、ゲート電極４、ソース電極Ｓ、およびドレイン電極Ｄを備える。ゲート電極４は、ゲートフィンガーとも呼べる。

【0013】

複数のゲート電極４のそれぞれの一端は、一方向ｄ１に延びるゲート配線１０に接続されている。ゲート配線１０には、信号入力電極Ｇ１が接続されている。ゲート電極４の幅をゲートフィンガー幅Ｗｇとする。電界効果トランジスタ１００は、公知の構成を有するため、これ以上の詳細な説明は省略する。

【0014】

図２は、比較例の電界効果トランジスタ１００におけるＭＡＧの周波数依存性を示す。この例では、電界効果トランジスタ１００は、ＨＥＭＴ（High Electron Mobility Transistor）である。図２は、ゲート長０．１５μｍ、ゲートフィンガー幅Ｗｇ＝５０μｍ、並列数が２、６、または１０であるＧａＮ ＨＥＭＴのシミュレーション結果を示す。このシミュレーション結果は、並列数が「２」であるＧａＮ ＨＥＭＴの測定値から作成した等価回路モデルを使用したシミュレーションにより得られている。ＨＥＭＴの測定時のバイアス条件は、Ｖｄｓ＝２８Ｖ、Ｉｄｓ＝５０ｍＡ／ｍｍである。図４を参照して後述するが、シミュレーション回路ではゲート配線１０を伝送線路としている。

【0015】

図２に示すように、比較例の電界効果トランジスタ１００では、例えば、概ね４０ＧＨｚ以上の高周波帯域において、単位トランジスタ２の並列数が増えるにつれてＭＡＧが低下する。

【0016】

本発明者らは、考察と分析を重ねた結果、単位トランジスタ２の並列数が増えるほどＭＡＧが低下する現象は、ゲート配線１０の分布定数線路としての振る舞いが、並列数が増えるほど、すなわちゲート配線１０が長くなるほど顕在化することが主要因の１つであることを見出した。

【0017】

本発明者らは、これらの知見に基づいてさらに研究を重ね、ゲート配線１０にインピーダンス素子を接続することで、ゲート配線１０の分布定数線路としての振る舞いを有効活用でき、所定の周波数帯域でＭＡＧを改善できることを見出した。実施の形態は、このような思索に基づいて案出されたもので、以下にその具体的な構成を説明する。

【0018】

以下、図面を参照しながら、本開示を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。

【0019】

図３は、実施の形態の電界効果トランジスタ１の構成を示す平面図である。電界効果トランジスタ１は、例えば、パワーアンプや低雑音増幅器などにおける増幅素子として利用できる。

【0020】

電界効果トランジスタ１は、第１単位トランジスタ２ａ、第２単位トランジスタ２ｂ、第３単位トランジスタ２ｃ、第４単位トランジスタ２ｄ、第５単位トランジスタ２ｅ、第６単位トランジスタ２ｆ、第７単位トランジスタ２ｇ、第８単位トランジスタ２ｈ、第９単位トランジスタ２ｉ、第１０単位トランジスタ２ｊ、ゲート配線１０、信号入力電極Ｇ１、信号出力電極Ｄ１、接続導体２４、インピーダンス素子１８ａ、およびインピーダンス素子１８ｂを備える。以下、適宜、第１単位トランジスタ２ａから第１０単位トランジスタ２ｊを総称して「単位トランジスタ２」と呼ぶ。適宜、インピーダンス素子１８ａおよびインピーダンス素子１８ｂを総称して「インピーダンス素子１８」と呼ぶ。インピーダンス素子１８以外の構成は、図１（ｂ）の比較例と同様である一例を示すが、他の電界効果トランジスタの構成を有してもよい。単位トランジスタ２の並列数は、図３の例では「１０」であるが、複数であればよい。単位トランジスタ２は、単位セルとも呼べる。

【0021】

電界効果トランジスタ１は、並列接続された複数の単位トランジスタ２から構成されるマルチフィンガー構造を有する。複数の単位トランジスタ２は、半導体基板（図示せず）上に一方向ｄ１に並んで配置される。一方向ｄ１は、半導体基板の表面に沿っている。インピーダンス素子１８も半導体基板上に配置される。半導体基板は、特に限定されないが、例えば、シリコンなどの半導体基板であってもよいし、化合物半導体基板であってもよいし、化合物半導体層を含む基板であってもよい。化合物半導体は、特に限定されないが、例えば、ガリウムヒ素（ＧａＡｓ）であってもよいし、窒化ガリウム（ＧａＮ）などの窒化物半導体であってもよい。電界効果トランジスタ１は、特に限定されないが、例えば、窒化ガリウムを用いた高電子移動度トランジスタ、即ちＧａＮ ＨＥＭＴであってもよい。

【0022】

複数の単位トランジスタ２のそれぞれは、ゲート電極４、ソース電極Ｓ、およびドレイン電極Ｄを有する。

【0023】

複数のソース電極Ｓは、それぞれ、方向ｄ２に延びる。方向ｄ２は、一方向ｄ１に直交しており、半導体基板の表面に沿っている。

【0024】

一方の端のソース電極Ｓは、ビア２０ａに接続されている。ビア２０ａは、半導体基板の裏面に形成された接地導体（図示せず）に接続されている。他方の端のソース電極Ｓは、ビア２０ｂに接続されている。ビア２０ｂは、接地導体に接続されている。

【0025】

これら両端のソース電極Ｓは、エアブリッジ等の接続導体２４で接続されている。両端以外の単位トランジスタ２のソース電極Ｓも接続導体２４に接続されている。つまり、複数のソース電極Ｓは接地されている。接続導体２４は複数の単位トランジスタ２を跨いでいるが、図３では、図面を明瞭にするため、接続導体２４が取り除かれた状態を示す。なお、複数のソース電極Ｓは、接地されていなくてもよい。

【0026】

複数のドレイン電極Ｄは、それぞれ、方向ｄ２に延びる。複数のドレイン電極Ｄの一端は、一方向ｄ１に延びる電極を介して、ドレイン端子である信号出力電極Ｄ１に接続されている。信号出力電極Ｄ１は、高周波信号を出力する。

【0027】

複数のゲート電極４は、それぞれ、方向ｄ２に延びる。ゲート配線１０は、一方向ｄ１に延び、複数のゲート電極４の一端を接続する。つまり、ゲート配線１０と複数のゲート電極４は、櫛形の形状のゲート電極部を構成している。

【0028】

ゲート配線１０において、隣り合う２つのゲート電極４を接続する部分をゲート接続部１２と呼ぶ。ゲート接続部１２は、ゲートフィード部とも呼べる。図３の例では、複数のゲート接続部１２のそれぞれの長さは等しい。ゲート接続部１２の長さをＬｆとする。

【0029】

ゲート配線１０には、ゲート端子である信号入力電極Ｇ１が接続されている。信号入力電極Ｇ１には高周波信号が入力される。信号入力電極Ｇ１は、ゲート配線１０の一方向ｄ１の両端部の間に接続されている。ここでは、信号入力電極Ｇ１は、ゲート配線１０の一方向ｄ１の中央部に接続されている。

【0030】

インピーダンス素子１８ａは、ゲート配線１０の一方向ｄ１の一端に接続されている。インピーダンス素子１８ｂは、ゲート配線１０の他端に接続されている。２つのインピーダンス素子１８は、同等の構成を有し、同等のインピーダンスを有してよい。

【0031】

ゲート配線１０とインピーダンス素子１８との接続点からインピーダンス素子１８を見たインピーダンスは、入力信号の周波数帯域において容量性または誘導性である。また、ゲート配線１０とインピーダンス素子１８との接続点からインピーダンス素子１８を見たインピーダンスは、直流において開放インピーダンス、すなわち実質的に無限大である。

【0032】

インピーダンス素子１８ａは、伝送線路１４ａおよび容量素子１６ａを有する。伝送線路１４ａは、ゲート配線１０の一端に接続された一端と、他端と、を有する。

【0033】

容量素子１６ａは、例えば、ＭＩＭ（Metal - Insulator - Metal）容量であり、伝送線路１４ａの他端と、接地との間に接続されている。例えば、容量素子１６ａの上部電極が伝送線路１４ａの他端に接続され、容量素子１６ａの下部電極がビア２０ｃを介して接地導体に接続されている。ソース電極Ｓは、ビア２０ａを介して接地導体に接続されているので、容量素子１６ａは、伝送線路１４ａの他端と、ソース電極Ｓとの間に接続されているとも言える。容量素子１６ａは、ビア２０ａ、ビア２０ｃ、および接地導体を介さずに直接的にソース電極Ｓに接続されてもよい。

【0034】

インピーダンス素子１８ｂは、伝送線路１４ｂおよび容量素子１６ｂを有する。伝送線路１４ｂは、ゲート配線１０の他端に接続された一端と、他端と、を有する。容量素子１６ｂは、例えば、ＭＩＭ容量であり、伝送線路１４ｂの他端と、接地との間に接続されている。例えば、容量素子１６ｂの上部電極が伝送線路１４ｂの他端に接続され、容量素子１６ｂの下部電極がビア２０ｄを介して接地導体に接続されている。容量素子１６ｂも、伝送線路１４ｂの他端と、ソース電極Ｓとの間に接続されているとも言える。容量素子１６ｂも、ビア２０ｂ、ビア２０ｄ、および接地導体を介さずに直接的にソース電極Ｓに接続されてもよい。以下、適宜、伝送線路１４ａおよび伝送線路１４ｂを総称して「伝送線路１４」と呼ぶ。適宜、容量素子１６ａおよび容量素子１６ｂを総称して「容量素子１６」と呼ぶ。

【0035】

伝送線路１４の幅と長さ、および容量素子１６のキャパシタンスは、入力信号の周波数帯域でＭＡＧが所望の値になるように、実験またはシミュレーションにより適宜定めることができる。伝送線路１４と容量素子１６をビア（図示せず）で接続する場合、当該ビアのインダクタンスを伝送線路１４の長さに含めてもよい。

【0036】

伝送線路１４と容量素子１６の接続順序を入れ替えてもよい。つまり、容量素子１６は、ゲート配線１０の端部と伝送線路１４の一端との間に接続されてもよく、伝送線路１４は、容量素子１６と、接地またはソース電極Ｓとの間に接続されてもよい。

【0037】

また、伝送線路１４を設けず、容量素子１６がゲート配線１０の端部とソース電極Ｓまたは接地との間に直接的に接続されてもよい。例えば、容量素子１６の上部電極がゲート配線１０の端部に直接的に接続されてよい。つまり、インピーダンス素子１８は、容量素子１６であってもよい。

【0038】

容量素子１６がゲート配線１０の端部とソース電極Ｓまたは接地との間に伝送線路１４を介して、または直接的に接続される場合、平面視で細長い形状の容量素子１６を採用し、容量素子１６の細長い上部電極が伝送線路１４としての機能を合わせ持ってもよい。

【0039】

また、容量素子１６を設けず、インピーダンス素子１８は、伝送線路１４で構成されたオープンスタブであってもよい。

【0040】

インピーダンス素子１８のインピーダンスは、特に限定されないが、例えば、入力信号の周波数帯域でインピーダンスの絶対値は０Ω以上、１０ｋΩ以下であってもよい。

【0041】

次に、電界効果トランジスタ１のシミュレーション回路とシミュレーション結果を説明する。図４は、図３の電界効果トランジスタ１のシミュレーション用の回路図である。

【0042】

ゲート配線１０に含まれる複数のゲート接続部１２のそれぞれは、図４では伝送線路１３または２つの伝送線路１３ａで表される。つまり、ゲート配線１０は、複数の伝送線路１３と２つの伝送線路１３ａが直列接続された分布定数線路で表される。それぞれの伝送線路１３は、隣り合う２つの単位トランジスタ２のゲート電極４の一端を接続する。例えば、伝送線路１３の幅Ｗｆ＝１０μｍであり、伝送線路１３の長さＬｆ＝２０μｍであるとする。

【0043】

信号入力電極Ｇ１は、ゲート配線１０の中心に接続されている。そのため、隣り合う第５単位トランジスタ２ｅのゲート電極４と第６単位トランジスタ２ｆのゲート電極４を接続するゲート接続部１２は、直列接続された２つの伝送線路１３ａで表され、２つの伝送線路１３ａの接続ノードが信号入力電極Ｇ１に相当する。１つの伝送線路１３ａの長さＬｆ＝１０μｍであるとする。

【0044】

信号入力電極Ｇ１に信号源５０が接続されている。信号入力電極Ｇ１の信号の電圧振幅（位相を含む。以下、単に「電圧」と称する）をＶ０とする。第５単位トランジスタ２ｅのゲート電極４の一端の電圧をＶ１とする。第４単位トランジスタ２ｄのゲート電極４の一端の電圧をＶ２とする。第３単位トランジスタ２ｃのゲート電極４の一端の電圧をＶ３とする。第２単位トランジスタ２ｂのゲート電極４の一端の電圧をＶ４とする。第１単位トランジスタ２ａのゲート電極４の一端の電圧をＶ５とする。

【0045】

複数の伝送線路１３，１３ａと複数の単位トランジスタ２の配置は、信号入力電極Ｇ１に対して対称である。そのため、第６単位トランジスタ２ｆのゲート電極４の一端の電圧は、電圧Ｖ１と等しく、同様に、第７単位トランジスタ２ｇ、第８単位トランジスタ２ｈ、第９単位トランジスタ２ｉ、第１０単位トランジスタ２ｊのゲート電極４の一端の電圧は、それぞれ、電圧Ｖ２，Ｖ３，Ｖ４，Ｖ５と等しい。そのため、以下、電圧Ｖ０から電圧Ｖ５のシミュレーション結果について説明する。

【0046】

シミュレーションに用いられる単位トランジスタ２のモデルは、既述のように、並列数が「２」であるＧａＮ ＨＥＭＴの測定値から作成した等価回路モデルである。

【0047】

インピーダンス素子１８において、例えば、伝送線路１４の幅Ｗ＝３０μｍであり、伝送線路１４の長さＬ＝２０μｍであり、容量素子１６のキャパシタンスは７０ｆＦであるとする。

【0048】

図５（ａ）から図５（ｄ）は、実施の形態の電界効果トランジスタ１と比較例の電界効果トランジスタ１００における高周波特性のシミュレーション結果を示す。

【0049】

図５（ａ）は、実施の形態の電圧Ｖ０から電圧Ｖ５のそれぞれの絶対値の周波数依存性を示し、図５（ｂ）は、図５（ａ）の電圧Ｖ１から電圧Ｖ５の平均値の絶対値の周波数依存性を示す。図５（ａ），（ｂ）は、図４の回路のシミュレーション結果を示す。

【0050】

図５（ｃ）は、比較例の電圧Ｖ０から電圧Ｖ５のそれぞれの絶対値の周波数依存性を示し、図５（ｄ）は、図５（ｃ）の電圧Ｖ１から電圧Ｖ５の平均値の絶対値の周波数依存性を示す。図５（ｃ），（ｄ）は、図４の回路から２つのインピーダンス素子１８を取り除いた回路のシミュレーション結果を示す。つまり、実施の形態と比較例のシミュレーションにおいて、２つのインピーダンス素子１８の有無が異なり、他の条件は等しい。

【0051】

図５（ｃ）に示すように、比較例では、概ね周波数５０ＧＨｚ以上の範囲では、概ね周波数２０ＧＨｚ以下の範囲と比べ、電圧Ｖ１から電圧Ｖ５の絶対値の分布が比較的大きくなっている。この分布は、ゲート配線１０の長さ方向、すなわち一方向ｄ１に立つ定在波により生じていると考えられる。

【0052】

図５（ｄ）に示すように、比較例では、例えば周波数６０ＧＨｚ以上の範囲では、周波数２０ＧＨｚ以下の範囲と比べ、電圧Ｖ１から電圧Ｖ５の平均値の絶対値が低下している。

【0053】

これに対して実施の形態では、図５（ａ）に示すように、周波数８０ＧＨｚ付近から９０ＧＨｚ付近の高周波側の範囲では、電圧Ｖ１から電圧Ｖ５の絶対値を比較例よりも概ね大きくできている。図５（ｂ）に示すように、実施の形態では、例えば周波数６０ＧＨｚから９０ＧＨｚの範囲では、電圧Ｖ１から電圧Ｖ５の平均値の絶対値が比較例よりも大きくなっている。この結果は、実施の形態ではゲート配線１０内に生じるｄ１方向の電圧の定在波の分布が、電圧の平均値の絶対値が比較例よりも大きくなるように変化していることに起因する。

【0054】

図６（ａ）は、実施の形態と比較例のＭＡＧの周波数特性のシミュレーション結果を示し、図６（ｂ）は、実施の形態と比較例の電圧Ｖ１から電圧Ｖ５の平均値の絶対値の周波数特性のシミュレーション結果を示す。図６（ｂ）では、図５（ｂ）と図５（ｄ）のグラフを重ねている。

【0055】

図６（ａ）に示すように、ＭＡＧは、５５ＧＨｚ付近から９１ＧＨｚ付近の周波数範囲で１０並列の比較例よりも改善している。例えば、７０ＧＨｚ付近から８８ＧＨｚ付近の周波数範囲では、ＭＡＧは、１０並列の比較例よりも５ｄＢ程度改善している。なお、図６（ａ）に示す２並列の比較例のグラフは、図２の２並列のグラフと同一である。

【0056】

図６（ａ），（ｂ）に破線で示すように、比較例と実施の形態においてＭＡＧの大小関係が逆転する周波数と、比較例と実施の形態において電圧の平均値の絶対値の大小関係が逆転する周波数は、略一致している。このことから、電圧Ｖ１から電圧Ｖ５の平均値の絶対値の増大がＭＡＧの向上に寄与していることが分かる。

【0057】

ここで、電界効果トランジスタ１の信号出力電極Ｄ１に流れる出力電流Ｉｄは、次の式（１）で表される。Ｇｍは、各単位トランジスタ２の相互コンダクタンスを表す。Ｎは、単位トランジスタ２の並列数を表す。Ｖｇは、ゲート電極４の一端のゲート電圧を表し、例えば、電圧Ｖ１から電圧Ｖ５のそれぞれに相当する。

【0058】

Ｉｄ＝ΣＶｇ・Ｇｍ＝ＧｍΣＶｇ＝（Ｇｍ・Ｎ）・（１／Ｎ）ΣＶｇ （１）

【0059】

したがって、実施の形態によりゲート配線１０内の電圧の定在波の分布が変わり複数の単位トランジスタ２のゲート電圧Ｖｇの平均値＜Ｖｇ＞ａｖ＝（１／Ｎ）ΣＶｇが大きくなれば、出力電流Ｉｄが大きくなり、実効相互コンダクタンスが大きくなり、利得が向上する。電圧の定在波の分布を変化させる主なパラメータはインピーダンス素子１８をゲート配線１０の一端から見た時の反射係数、特にその位相である。

【0060】

図７（ａ）から図７（ｄ）は、実施の形態と比較例における周波数毎の電圧Ｖ０から電圧Ｖ５の絶対値の分布を示す。

【0061】

周波数５０ＧＨｚでは、実施の形態と比較例で、図７（ａ）に示すように電圧Ｖ１から電圧Ｖ５の分布は同等であり、図６（ａ）に示すようにＭＡＧも同等である。

【0062】

周波数７０ＧＨｚでは、実施の形態では比較例に対して、図７（ｂ）に示すように電圧Ｖ３から電圧Ｖ５の絶対値は高くなっており、そのため電圧Ｖ１から電圧Ｖ５の平均値の絶対値も高くなっており、図６（ａ）に示すようにＭＡＧも高くなっている。

【0063】

周波数８０ＧＨｚでも、実施の形態では比較例に対して、図７（ｃ）に示すように電圧Ｖ１から電圧Ｖ５の絶対値は高くなっており、そのため電圧Ｖ１から電圧Ｖ５の平均値の絶対値も高くなっており、図６（ａ）に示すようにＭＡＧも高くなっている。図７（ｃ）のように、実施の形態では、電圧Ｖ１から電圧Ｖ５の分布は、下に凸の分布になっている。

【0064】

周波数９０ＧＨｚでは、実施の形態と比較例で、図７（ｄ）に示すように電圧Ｖ１から電圧Ｖ５の分布は異なるが、図６（ｂ）に示すように電圧Ｖ１から電圧Ｖ５の平均値の絶対値は同等であり、図６（ａ）に示すようにＭＡＧも同等である。

【0065】

このように、ＭＡＧを向上できる周波数では、比較例に対して、電圧Ｖ１から電圧Ｖ５の平均値の絶対値は高くなっている。

【0066】

図示は省略するが、他の条件は図４と同一で伝送線路１４の長さＬを変更した場合にもＭＡＧは比較例に対して改善する。伝送線路１４の長さＬを調整することで、ＭＡＧを向上させる周波数範囲を調整できる。

【0067】

また、図示は省略するが、伝送線路１４がオープンスタブである場合にも、伝送線路１４の長さに応じた周波数範囲でＭＡＧが比較例よりも改善する。

【0068】

以上のように、実施の形態によれば、ゲート配線１０の両端にインピーダンス素子が接続されていない比較例に対して、インピーダンス素子１８によりゲート配線１０内の電圧の分布を異ならせることができる。これにより、所定の周波数帯域で、複数の単位トランジスタ２のゲート電極４に入力されるゲート電圧の平均値の絶対値を比較例よりも増加させることができる。よって、比較例に対して、所定の周波数帯域で実効相互コンダクタンスを増大させることができるので、所定の周波数帯域でＭＡＧを増加させることができる。単位トランジスタ２の並列数が多いほど、比較例に対するＭＡＧの改善量を大きくできる。

【0069】

インピーダンス素子１８として、直列接続された伝送線路１４と容量素子１６とを用いることで、ＭＡＧを効果的に増加させることができる。伝送線路１４の長さをゼロとすれば、インピーダンス素子１８の面積を小さくできる。インピーダンス素子１８としてオープンスタブを用いることで、容量素子１６を用いることなく、簡素な構成でインピーダンス素子１８を実現できる。

【0070】

また、ゲート配線１０とインピーダンス素子１８との接続点からインピーダンス素子１８を見たインピーダンスは、直流において開放インピーダンスであるので、インピーダンス素子１８に直流電流が流れることを抑制できる。よって、消費電力の増加を抑制できる。

【0071】

また、インピーダンス素子１８のインピーダンスの絶対値が入力信号の周波数帯域で０Ω以上、１０ｋΩ以下であることで、より効果的にＭＡＧを増加させることができる。

【0072】

本発明者らは、ゲート長を短くするなどの半導体プロセス技術の改良によりＭＡＧを例えば５ｄＢ程度向上することは、非常に困難であると考える。半導体プロセス技術の改良のための多大な費用と長い時間も要する。これに対して、実施の形態では、既存の半導体プロセス技術を利用して、既存の電界効果トランジスタにインピーダンス素子１８を追加するだけでＭＡＧを例えば数ｄＢ向上できるので、コストの増加を抑制でき、長い開発期間も必要ない。

【0073】

なお、図３の構成では、ゲート配線１０の長手方向の両端にインピーダンス素子１８を１つずつ接続しているが、これに限らず、所望の高周波特性が得られるように、インピーダンス素子１８の数とゲート配線１０への接続位置を定めてもよい。

【0074】

図３に示すように、ゲート配線１０は複数の単位トランジスタ２の端に配置されるため、インピーダンス素子１８を配置する領域の自由度が高い。そのため、インピーダンス素子１８の数とゲート配線１０への接続位置の自由度も高い。したがって、インピーダンス素子１８の周波数特性の設定自由度、すなわちインピーダンス素子１８の回路構成の自由度が高い。例えば、所望の周波数帯でＭＡＧを向上しつつ、特定の周波数帯のＭＡＧを大きく減少させるなどの所望の高周波特性が得られるように、インピーダンス素子１８を構成し、ゲート配線１０への接続位置を設定してもよい。

【0075】

例えば、２つインピーダンス素子１８のそれぞれを、ゲート配線１０の両端ではなく、信号入力電極Ｇ１により近い位置でゲート配線１０に接続してもよい。

【0076】

また、２つのインピーダンス素子１８の一方を設けなくてもよい。この場合、１つインピーダンス素子１８を、ゲート配線１０の一端に接続してもよいし、信号入力電極Ｇ１により近い位置でゲート配線１０に接続してもよい。

【0077】

あるいは、信号入力電極Ｇ１とゲート配線１０の一端との間において、ゲート配線１０に複数のインピーダンス素子１８を接続してもよい。信号入力電極Ｇ１とゲート配線１０の他端との間において、ゲート配線１０に複数のインピーダンス素子１８を接続してもよい。つまり、電界効果トランジスタ１は、３つ以上のインピーダンス素子１８を備えてもよい。

【0078】

このように、電界効果トランジスタ１は、信号入力電極Ｇ１よりもゲート配線１０の一方向ｄ１の一端側においてゲート配線１０に接続された少なくとも１つのインピーダンス素子１８を備えてよい。この場合、少なくとも１つのインピーダンス素子１８のうち１つは、ゲート配線１０の一端に接続されてもよい。

【0079】

また、電界効果トランジスタ１は、信号入力電極Ｇ１よりもゲート配線１０の他端側においてゲート配線１０に接続された、少なくとも１つの別のインピーダンス素子１８をさらに備えてもよい。この場合、少なくとも１つの別のインピーダンス素子１８のうち１つは、ゲート配線１０の他端に接続されてもよい。

【0080】

複数のインピーダンス素子１８は、信号入力電極Ｇ１を中心として対称の位置に接続されてもよいし、非対称の位置に接続されてもよい。非対称の位置に接続される場合、信号入力電極Ｇ１の両側でインピーダンス素子１８の数が異なってもよい。

【0081】

複数のインピーダンス素子１８を設ける場合、所望の高周波特性が得られるように、それぞれのインピーダンス素子１８のインピーダンスを異ならせてもよい。

【0082】

また、信号入力電極Ｇ１は、ゲート配線１０の一方向ｄ１の中心に接続されなくてもよく、当該中心から一方向ｄ１にずらした位置においてゲート配線１０に接続されてもよい。

【0083】

インピーダンス素子１８の数とゲート配線１０への接続位置は、所望の高周波特性が得られるように、実験またはシミュレーションにより適宜定めることができる。

【0084】

これらの構成でも、比較例に対してＭＡＧを向上できる。また、電界効果トランジスタ１の構成の自由度を向上できる。

【0085】

次に、電界効果トランジスタ１の別の構成例を説明する。以下、図３の構成との相違点を中心に説明する。図８は、実施の形態の電界効果トランジスタ１の別の構成例を示す平面図である。図８の構成例では、複数の単位トランジスタ２のそれぞれのソース電極Ｓがビア２０ａ、ビア２０ｂ、ビア２０ｅ、ビア２０ｆ、またはビア２０ｇを介して接地されていることが図３と異なる。この構成例でも、既述の効果を得ることができる。

【0086】

図９は、実施の形態の電界効果トランジスタ１のさらに別の構成例を示す平面図である。図９の構成例では、一方の容量素子１６ａの他端は、一方の端の単位トランジスタ２のソース電極Ｓに接続され、他方の容量素子１６ｂの他端は、他方の端の単位トランジスタ２のソース電極Ｓに接続されていることが図３と異なる。具体的には、容量素子１６ａは、ビア２０ａの隣に配置されている。容量素子１６ａの下部電極は、ビア２０ａを介して接地導体に接続されている。同様に、容量素子１６ｂは、ビア２０ｂの隣に配置されている。容量素子１６ｂの下部電極は、ビア２０ｂを介して接地導体に接続されている。この構成例でも、既述の効果を得ることができる。また、容量素子１６の専用のビアを設ける必要がないので、同じ並列数の条件で、図３の構成よりも電界効果トランジスタ１を小型化できる可能性がある。

【0087】

図１０は、実施の形態の電界効果トランジスタ１のさらに別の構成例を示す平面図である。図１０の構成例では、電界効果トランジスタ１の外部との接続用の第１電極部３０と第２電極部３２が設けられている。第１電極部３０は、一対の接地導体３４、および、信号入力電極Ｇ１の一部を含む。一方の接地導体３４は、ビア２０ｃにより半導体基板の裏面の接地導体に接続されている。容量素子１６ａの他端は、一方の接地導体３４に接続されている。他方の接地導体３４は、ビア２０ｄにより半導体基板の裏面の接地導体に接続されている。容量素子１６ｂの他端は、他方の接地導体３４に接続されている。第２電極部３２は、一対の接地導体３６、および、信号出力電極Ｄ１の一部を含む。一方の接地導体３６は、ビア２０ｅにより半導体基板の裏面の接地導体に接続されている。他方の接地導体３６は、ビア２０ｆにより半導体基板の裏面の接地導体に接続されている。この構成例でも、既述の効果を得ることができる。また、容量素子１６の専用のビアを設ける必要がない。

【0088】

図１１は、実施の形態の電界効果トランジスタ１のさらに別の構成例を示す平面図である。図１１は、半導体基板の表面に接地導体４０を備えたコプレーナ線路の構成例を示す。一方の端のソース電極Ｓおよび容量素子１６ａの下部電極は、方向ｄ２に延びる接地導体４０に含まれる。他方の端のソース電極Ｓおよび容量素子１６ｂの下部電極は、方向ｄ２に延びる別の接地導体４０に含まれる。このような構成でも、既述の効果を得ることができる。

【0089】

以上、本開示を実施の形態にもとづいて説明した。本開示は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本開示の範囲にあることは、当業者に理解されるところである。

【0090】

本開示の一態様の概要は、次の通りである。本開示のある態様の電界効果トランジスタは、一方向に並んで配置され、ソース電極、ドレイン電極、およびゲート電極をそれぞれが有する複数の単位トランジスタと、前記一方向に延び、複数の前記ゲート電極を接続するゲート配線と、前記ゲート配線に接続された信号入力電極と、前記信号入力電極よりも前記ゲート配線の前記一方向の一端側において前記ゲート配線に接続された少なくとも１つのインピーダンス素子と、を備える。

【0091】

この態様によると、所定の周波数帯域において、ゲート電圧の平均値の絶対値を増加させることができるので、最大有能電力利得を向上できる。

【0092】

前記少なくとも１つのインピーダンス素子のうち１つは、前記ゲート配線の一端に接続されてもよい。この場合、ゲート電圧の平均値の絶対値をより増加させることができるので、最大有能電力利得をより向上できる。

【0093】

前記信号入力電極は、前記ゲート配線の前記一方向の両端部の間に接続されてもよい。電界効果トランジスタは、前記信号入力電極よりも前記ゲート配線の他端側において前記ゲート配線に接続された、少なくとも１つの別のインピーダンス素子をさらに備えてもよい。この場合、ゲート電圧の平均値の絶対値をより増加させることができるので、最大有能電力利得をより向上できる。

【0094】

前記少なくとも１つのインピーダンス素子のうち１つは、前記ゲート配線の一端に接続され、前記少なくとも１つの別のインピーダンス素子のうち１つは、前記ゲート配線の他端に接続されてもよい。この場合、ゲート電圧の平均値の絶対値をより増加させることができるので、最大有能電力利得をより向上できる。

【0095】

前記インピーダンス素子は、前記ゲート配線と、接地または前記ソース電極との間に直列接続された伝送線路および容量素子を有してもよい。この場合、所定の周波数帯域で最大有能電力利得を効果的に増加させることができる。

【0096】

前記インピーダンス素子は、前記ゲート電極と、接地または前記ソース電極との間に接続された容量素子であってもよい。この場合、インピーダンス素子の面積を小さくできる。

【0097】

前記インピーダンス素子は、オープンスタブであってもよい。この場合、簡素な構成でインピーダンス素子を実現できる。

【0098】

前記ゲート配線と前記インピーダンス素子との接続点から前記インピーダンス素子を見たインピーダンスは、直流において開放インピーダンスであってもよい。この場合、インピーダンス素子に直流電流が流れることを抑制できる。

【符号の説明】

【0099】

１…電界効果トランジスタ、２…単位トランジスタ、２ａ…第１単位トランジスタ、２ｂ…第２単位トランジスタ、２ｃ…第３単位トランジスタ、２ｄ…第４単位トランジスタ、２ｅ…第５単位トランジスタ、２ｆ…第６単位トランジスタ、２ｇ…第７単位トランジスタ、２ｈ…第８単位トランジスタ、２ｉ…第９単位トランジスタ、２ｊ…第１０単位トランジスタ、４…ゲート電極、１０…ゲート配線、１４，１４ａ，１４ｂ…伝送線路、１６，１６ａ，１６ｂ…容量素子、１８，１８ａ，１８ｂ…インピーダンス素子、Ｓ…ソース電極、Ｄ…ドレイン電極、Ｄ１…信号出力電極、Ｇ１…信号入力電極。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】