知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024148334
(43)【公開日】2024-10-18
(54)【発明の名称】炭化珪素半導体装置及びその製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20241010BHJP
H01L 29/12 20060101ALI20241010BHJP
H01L 29/06 20060101ALI20241010BHJP
H01L 21/336 20060101ALI20241010BHJP
H01L 21/265 20060101ALI20241010BHJP
H01L 29/739 20060101ALI20241010BHJP
【ＦＩ】
H01L29/78 652B
H01L29/78 652T
H01L29/78 652P
H01L29/06 301G
H01L29/06 301V
H01L29/78 653A
H01L29/78 652J
H01L29/78 652H
H01L29/78 652D
H01L29/78 652M
H01L29/78 658E
H01L29/78 658A
H01L21/265 Q
H01L29/78 655A
【審査請求】未請求
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2023061385
(22)【出願日】2023-04-05
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100105854
【弁理士】
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(72)【発明者】
【氏名】森谷 友博
(57)【要約】
【課題】主領域が主電極にオーミック接触することができると共に、他の部分において表面の凹凸が大きくなるのを抑制することができるＳｉＣ半導体装置を提供する。
【解決手段】平面視で、活性部と、活性部の周囲を囲んで設けられた耐圧構造部とを備え、活性部及び耐圧構造部に亘って設けられた炭化珪素からなる第１導電型のドリフト層と、活性部のドリフト層の上面側に設けられ且つ第２導電型の炭化珪素からなるベース領域と、ベース領域の上面側に設けられ、第１導電型の炭化珪素からなり且つ少なくとも上面側の部分が３Ｃ構造を含む主領域６ａ，６ｂと、耐圧構造部のドリフト層の上面側に、平面視で耐圧構造部の外周に沿って設けられ且つ４Ｈ構造の炭化珪素からなるチャネルストッパ領域６ｃと、主領域及びベース領域に接して設けられた絶縁ゲート型電極構造と、チャネルストッパ領域の上面に設けられた無機絶縁膜１０と、を備える。
【選択図】図２
【解決手段】平面視で、活性部と、活性部の周囲を囲んで設けられた耐圧構造部とを備え、活性部及び耐圧構造部に亘って設けられた炭化珪素からなる第１導電型のドリフト層と、活性部のドリフト層の上面側に設けられ且つ第２導電型の炭化珪素からなるベース領域と、ベース領域の上面側に設けられ、第１導電型の炭化珪素からなり且つ少なくとも上面側の部分が３Ｃ構造を含む主領域６ａ，６ｂと、耐圧構造部のドリフト層の上面側に、平面視で耐圧構造部の外周に沿って設けられ且つ４Ｈ構造の炭化珪素からなるチャネルストッパ領域６ｃと、主領域及びベース領域に接して設けられた絶縁ゲート型電極構造と、チャネルストッパ領域の上面に設けられた無機絶縁膜１０と、を備える。
【選択図】図２
【特許請求の範囲】
【請求項1】
平面視で、活性部と、前記活性部の周囲を囲んで設けられた耐圧構造部とを備え、
前記活性部及び前記耐圧構造部に亘って設けられた炭化珪素からなる第１導電型のドリフト層と、
前記活性部の前記ドリフト層の上面側に設けられ且つ第２導電型の炭化珪素からなるベース領域と、
前記ベース領域の上面側に設けられ、第１導電型の炭化珪素からなり且つ少なくとも上面側の部分が３Ｃ構造を含む主領域と、
前記耐圧構造部の前記ドリフト層の上面側に、平面視で前記耐圧構造部の外周に沿って設けられ且つ４Ｈ構造の炭化珪素からなるチャネルストッパ領域と、
前記主領域及び前記ベース領域に接して設けられた絶縁ゲート型電極構造と、
前記チャネルストッパ領域の上面に設けられた無機絶縁膜と、
を備える、炭化珪素半導体装置。
前記活性部及び前記耐圧構造部に亘って設けられた炭化珪素からなる第１導電型のドリフト層と、
前記活性部の前記ドリフト層の上面側に設けられ且つ第２導電型の炭化珪素からなるベース領域と、
前記ベース領域の上面側に設けられ、第１導電型の炭化珪素からなり且つ少なくとも上面側の部分が３Ｃ構造を含む主領域と、
前記耐圧構造部の前記ドリフト層の上面側に、平面視で前記耐圧構造部の外周に沿って設けられ且つ４Ｈ構造の炭化珪素からなるチャネルストッパ領域と、
前記主領域及び前記ベース領域に接して設けられた絶縁ゲート型電極構造と、
前記チャネルストッパ領域の上面に設けられた無機絶縁膜と、
を備える、炭化珪素半導体装置。
【請求項2】
前記絶縁ゲート型電極構造は、
前記主領域及び前記ベース領域を貫通するトレンチの内側に設けられたゲート絶縁膜と、
前記トレンチの内側に前記ゲート絶縁膜を介して設けられたゲート電極と、
を備える、請求項１に記載の炭化珪素半導体装置。
前記主領域及び前記ベース領域を貫通するトレンチの内側に設けられたゲート絶縁膜と、
前記トレンチの内側に前記ゲート絶縁膜を介して設けられたゲート電極と、
を備える、請求項１に記載の炭化珪素半導体装置。
【請求項3】
前記チャネルストッパ領域は、第１導電型又は第２導電型である、請求項１又は２に記載の炭化珪素半導体装置。
【請求項4】
前記無機絶縁膜の上面に設けられた有機絶縁膜を更に備える、請求項１又は２に記載の炭化珪素半導体装置。
【請求項5】
前記有機絶縁膜は、外周端部が平面視で前記チャネルストッパ領域に重なる位置にある、請求項４に記載の炭化珪素半導体装置。
【請求項6】
前記主領域の上面側の部分に接して設けられた主電極を有する、請求項１又は２に記載の炭化珪素半導体装置。
【請求項7】
前記主領域の不純物濃度は１×１０２０ｃｍ－３以上、１×１０２１ｃｍ－３以下である、請求項１又は２に記載の炭化珪素半導体装置。
【請求項8】
前記チャネルストッパ領域の不純物濃度は１×１０１９ｃｍ－３以上、３×１０２０ｃｍ－３以下である、請求項１又は２に記載の炭化珪素半導体装置。
【請求項9】
平面視で、活性部と、前記活性部の周囲を囲んで設けられた耐圧構造部とを有した炭化珪素半導体装置の製造方法において、
前記活性部及び前記耐圧構造部に亘って炭化珪素からなる第１導電型のドリフト層を設ける工程と、
前記活性部の前記ドリフト層の上面側に、第２導電型の炭化珪素からなるベース領域を形成する工程と、
前記ベース領域の上面側にイオン注入することにより、第１導電型の炭化珪素からなり且つ少なくとも上面側の部分が３Ｃ構造を含む主領域を形成する工程と、
前記耐圧構造部の前記ドリフト層の上面側にイオン注入することにより、平面視で前記耐圧構造部の外周に沿って４Ｈ構造の炭化珪素からなるチャネルストッパ領域を形成する工程と、
前記主領域及び前記ベース領域に接して絶縁ゲート型電極構造を形成する工程と、
前記チャネルストッパ領域の上面に無機絶縁膜を設ける工程と、
を含む、炭化珪素半導体装置の製造方法。
前記活性部及び前記耐圧構造部に亘って炭化珪素からなる第１導電型のドリフト層を設ける工程と、
前記活性部の前記ドリフト層の上面側に、第２導電型の炭化珪素からなるベース領域を形成する工程と、
前記ベース領域の上面側にイオン注入することにより、第１導電型の炭化珪素からなり且つ少なくとも上面側の部分が３Ｃ構造を含む主領域を形成する工程と、
前記耐圧構造部の前記ドリフト層の上面側にイオン注入することにより、平面視で前記耐圧構造部の外周に沿って４Ｈ構造の炭化珪素からなるチャネルストッパ領域を形成する工程と、
前記主領域及び前記ベース領域に接して絶縁ゲート型電極構造を形成する工程と、
前記チャネルストッパ領域の上面に無機絶縁膜を設ける工程と、
を含む、炭化珪素半導体装置の製造方法。
【請求項10】
前記絶縁ゲート型電極構造を形成する工程は、
前記主領域及び前記ベース領域を貫通するトレンチを形成する工程と、
前記トレンチの内側にゲート絶縁膜を形成する工程と、
前記トレンチの内側に前記ゲート絶縁膜を介してゲート電極を形成する工程と、
を含む、請求項９に記載の炭化珪素半導体装置の製造方法。
前記主領域及び前記ベース領域を貫通するトレンチを形成する工程と、
前記トレンチの内側にゲート絶縁膜を形成する工程と、
前記トレンチの内側に前記ゲート絶縁膜を介してゲート電極を形成する工程と、
を含む、請求項９に記載の炭化珪素半導体装置の製造方法。
【請求項11】
前記チャネルストッパ領域を形成する工程は、第１導電型又は第２導電型の不純物をイオン注入することを含む、請求項９又は１０に記載の炭化珪素半導体装置の製造方法。
【請求項12】
前記無機絶縁膜の上面に有機絶縁膜を形成する工程をさらに含む、請求項９又は１０に記載の炭化珪素半導体装置の製造方法。
【請求項13】
前記有機絶縁膜は、外周端部が平面視で前記チャネルストッパ領域に重なるように形成する、請求項１２に記載の炭化珪素半導体装置の製造方法。
【請求項14】
前記主領域の上面側の部分に接するように主電極を形成する工程をさらに含む、請求項９又は１０に記載の炭化珪素半導体装置の製造方法。
【請求項15】
前記主領域を形成する工程は、第１導電型の不純物をドーズ量２×１０１５ｃｍ－２以上、１×１０１６ｃｍ－２以下でイオン注入することを含む、請求項９又は１０に記載の炭化珪素半導体装置の製造方法。
【請求項16】
前記主領域を形成する工程は、第１導電型の不純物と不活性ガス元素とをあわせてドーズ量２×１０１５ｃｍ－２以上、１×１０１６ｃｍ－２以下でイオン注入することを含む、請求項９又は１０に記載の炭化珪素半導体装置の製造方法。
【請求項17】
前記チャネルストッパ領域を形成する工程は、前記第１導電型又は前記第２導電型の不純物をドーズ量１×１０１４ｃｍ－２以上、２×１０１５ｃｍ－２未満でイオン注入することを含む、請求項１１に記載の炭化珪素半導体装置の製造方法。
【請求項18】
前記第１導電型の不純物は、燐、砒素、アンチモン、又は窒素である、請求項１５に記載の炭化珪素半導体装置の製造方法。
【請求項19】
前記第１導電型の不純物は、燐、砒素、アンチモン、又は窒素であり、
前記第２導電型の不純物は、アルミニウムである、請求項１７に記載の炭化珪素半導体装置の製造方法。
前記第２導電型の不純物は、アルミニウムである、請求項１７に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、炭化珪素（ＳｉＣ）を用いたＳｉＣ半導体装置及びその製造方法に関する。
【背景技術】
【0002】
特許文献１には、六方晶単結晶の炭化珪素基板にリンをイオン注入することでアモルファス層を形成し、熱処理することでアモルファス層を立方晶単結晶のｎ型炭化珪素に再結晶化させ、ｎ型炭化珪素の上面にニッケルを蒸着することで電極を形成する半導体装置が開示されている。
【0003】
特許文献２には、４Ｈ－ＳｉＣからなるｎ＋型ＳｉＣの第１主面上に形成させたｎ－型エピタキシャル成長層内において、ｎ＋型ソース領域と、ｎ＋型ソース領域内に形成されたｎ＋型３Ｃ－ＳｉＣ領域及びｐ＋型電位固定領域とを有し、ｎ＋型３Ｃ－ＳｉＣ領域及びｐ＋型電位固定領域と接してバリアメタル膜が形成され、バリアメタル膜上にソース配線用電極が形成される半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００９－４９１９８号公報
【特許文献2】国際公開第２０１７／０４２９６３号
【発明の概要】
【発明が解決しようとする課題】
【0005】
ＳｉＣ半導体装置において、ソース電極（主電極）とオーミック接触するためにソース領域（主領域）を３Ｃ－ＳｉＣで構成することが検討されている。その一方で、３Ｃ－ＳｉＣは、４Ｈ－ＳｉＣと比較して結晶欠陥が多く、表面の凹凸が大きくなる場合がある。表面の凹凸が大きくなると、例えばその上に成膜された絶縁膜との密着性が劣化する可能性がある。
【0006】
本開示は、上記課題を鑑み、主領域が主電極にオーミック接触することができると共に、他の部分において表面の凹凸が大きくなるのを抑制することができるＳｉＣ半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記目的を達成するために、本開示の一態様は、平面視で、活性部と、活性部の周囲を囲んで設けられた耐圧構造部とを備え、活性部及び耐圧構造部に亘って設けられた炭化珪素からなる第１導電型のドリフト層と、活性部のドリフト層の上面側に設けられ且つ第２導電型の炭化珪素からなるベース領域と、ベース領域の上面側に設けられ、第１導電型の炭化珪素からなり且つ少なくとも上面側の部分が３Ｃ構造を含む主領域と、耐圧構造部のドリフト層の上面側に、平面視で耐圧構造部の外周に沿って設けられ且つ４Ｈ構造の炭化珪素からなるチャネルストッパ領域と、主領域及びベース領域に接して設けられた絶縁ゲート型電極構造と、チャネルストッパ領域の上面に設けられた無機絶縁膜と、を備えるＳｉＣ半導体装置であることを要旨とする。
【0008】
上記目的を達成するために、本開示の他の態様は、平面視で、活性部と、活性部の周囲を囲んで設けられた耐圧構造部とを有した炭化珪素半導体装置の製造方法において、活性部及び耐圧構造部に亘って炭化珪素からなる第１導電型のドリフト層を設ける工程と、活性部のドリフト層の上面側に、第２導電型の炭化珪素からなるベース領域を形成する工程と、ベース領域の上面側にイオン注入することにより、第１導電型の炭化珪素からなり且つ少なくとも上面側の部分が３Ｃ構造を含む主領域を形成する工程と、耐圧構造部のドリフト層の上面側にイオン注入することにより、平面視で耐圧構造部の外周に沿って４Ｈ構造の炭化珪素からなるチャネルストッパ領域を形成する工程と、主領域及びベース領域に接して絶縁ゲート型電極構造を形成する工程と、チャネルストッパ領域の上面に無機絶縁膜を設ける工程と、を含む、ＳｉＣ半導体装置の製造方法であることを要旨とする。
【発明の効果】
【0009】
本開示によれば、主領域が主電極にオーミック接触することができると共に、他の部分において表面の凹凸が大きくなるのを抑制することができるＳｉＣ半導体装置及びその製造方法を提供できる。
【図面の簡単な説明】
【0010】
【図1】第１実施形態に係るＳｉＣ半導体装置の一例を示す平面概略図である。
【図3】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための断面概略図である。
【図12】第２実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための断面概略図である。
【図13】第２実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための断面概略図である。
【発明を実施するための形態】
【0011】
以下、図面を参照して、本開示の第１～第２実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第１～第２実施形態は、本開示の技術的思想を具体化するための装置や方法を例示するものであって、本開示の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
【0012】
本明細書において、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のソース領域は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のエミッタ領域として選択可能な「一方の主領域（第１主領域）」である。また、ＭＯＳ制御静電誘導サイリスタ（ＳＩサイリスタ）等のサイリスタにおいては、「一方の主領域」はカソード領域として選択可能である。ＭＯＳＦＥＴのドレイン領域は、ＩＧＢＴにおいてはコレクタ領域を、サイリスタにおいてはアノード領域として選択可能な半導体装置の「他方の主領域（第２主領域）」である。本明細書において単に「主領域」と言うときは、当業者の技術常識から妥当な第１主領域又は第２主領域のいずれかを意味する。また、絶縁ゲート型電極構造は、トレンチゲート型であっても良く、プレーナゲート型であっても良い。
【0013】
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。また、「上面」は「おもて面」と読み替えてもよく、「下面」は「裏面」と読み替えてもよい。
【0014】
また、以下の説明では、第１導電型がｎ型、第２導電型がｐ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。またｎやｐに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じｎとｎとが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。
【0015】
また、ＳｉＣ結晶には結晶多形が存在し、主なものは立方晶の３Ｃ、及び六方晶の４Ｈ、６Ｈである。室温における禁制帯幅は３Ｃ－ＳｉＣでは２．２３ｅＶ、４Ｈ－ＳｉＣでは３．２６ｅＶ、６Ｈ－ＳｉＣでは３．０２ｅＶの値が報告されている。以下の説明では、４Ｈ－ＳｉＣ及び３Ｃ－ＳｉＣを主に用いる場合を例示する。
【0016】
（第１実施形態）
＜ＳｉＣ半導体装置の構造＞
第１実施形態に係るＳｉＣ（炭化珪素）半導体装置（半導体チップ）１００は、図１に示すように、平面視で、例えば矩形状の平面形状を有した活性部１０１と、活性部１０１の周囲を囲んで設けられた耐圧構造部１０２とを備える。また、ＳｉＣ半導体装置１００は、平面視で、活性部１０１と耐圧構造部１０２との間には、活性部１０１を囲んで設けられた領域１０３を備えている。
＜ＳｉＣ半導体装置の構造＞
第１実施形態に係るＳｉＣ（炭化珪素）半導体装置（半導体チップ）１００は、図１に示すように、平面視で、例えば矩形状の平面形状を有した活性部１０１と、活性部１０１の周囲を囲んで設けられた耐圧構造部１０２とを備える。また、ＳｉＣ半導体装置１００は、平面視で、活性部１０１と耐圧構造部１０２との間には、活性部１０１を囲んで設けられた領域１０３を備えている。
【0017】
図２は、図１のＡ－Ａ線方向から見た断面図である。なお、図２においては、活性部１０１の一部の図示を省略している。図２に示すように、活性部１０１には活性素子が含まれ、領域１０３にはリング領域９ｂが含まれる場合を例示している。耐圧構造部１０２には終端構造として後述の複数の電界緩和領域９ａ及びチャネルストッパ領域６ｃが含まれる場合を例示している。
【0018】
ＳｉＣ半導体装置１００は、図２に示すように、活性素子としてトレンチゲート型のＭＯＳＦＥＴを含む場合を例示する。なお、図２では、１つのトレンチ７ａに埋め込まれた絶縁ゲート型電極構造（７ｂ，７ｃ）を含む単位セルを例示するが、実際には、この単位セルが周期的に多数配列されている。
【0019】
ＳｉＣ半導体装置１００は、活性部１０１、耐圧構造部１０２、及び領域１０３に亘って設けられた、第１導電型（ｎ－型）のドリフト層２を備える。ドリフト層２は、例えば、４Ｈ－ＳｉＣ等のＳｉＣからなるエピタキシャル成長層で構成されている。ドリフト層２の不純物濃度は、例えば１×１０１５ｃｍ－３以上、５×１０１６ｃｍ－３以下程度である。ドリフト層２の厚さは、例えば１μｍ以上、１００μｍ以下程度である。ドリフト層２の不純物濃度及び厚さは、耐圧仕様等に応じて適宜調整可能である。
【0020】
活性部１０１では、ドリフト層２の上面側には、ドリフト層２より高不純物濃度の第１導電型（ｎ型）の電流拡散層（ＣＳＬ）３が選択的に設けられている。電流拡散層３の下面は、ドリフト層２の上面に接している。電流拡散層３は、例えば、ドリフト層２にｎ型不純物をイオン注入して形成された、４Ｈ－ＳｉＣ等のＳｉＣからなる領域である。電流拡散層３の不純物濃度は、例えば５×１０１６ｃｍ－３以上、５×１０１７ｃｍ－３以下程度である。なお、電流拡散層３は必ずしも設ける必要はなく、電流拡散層３を設けない場合にはドリフト層２が電流拡散層３の領域まで拡張して設けられていてよい。また、耐圧構造部１０２、及び領域１０３に亘って、電流拡散層３を設けてもよい。
【0021】
活性部１０１において、電流拡散層３の上面側には第２導電型（ｐ型）のベース領域５ａ，５ｂが選択的に設けられている。ベース領域５ａ，５ｂの下面は、電流拡散層３の上面に接している。なお、電流拡散層３を設けない場合には、ベース領域５ａ，５ｂの下面は、ドリフト層２の上面に接している。ベース領域５ａ，５ｂは、例えば、ドリフト層２にｐ型不純物をイオン注入したＳｉＣからなる領域である。ベース領域５ａ，５ｂは、４Ｈ－ＳｉＣ等のＳｉＣからなるエピタキシャル成長層で構成されていても良い。ベース領域５ａ，５ｂの不純物濃度は、例えば１×１０１６ｃｍ－３以上、１×１０１８ｃｍ－３以下程度である。
【0022】
ベース領域５ａ，５ｂの上面側には、ドリフト層２より高不純物濃度の第１導電型（ｎ＋型）の第１主領域（ソース領域）６ａ，６ｂが選択的に設けられている。ソース領域６ａの下面はベース領域５ａの上面に接し、ソース領域６ｂの下面はベース領域５ｂの上面に接する。ソース領域６ａ，６ｂは、例えば、ドリフト層２にｎ型不純物をイオン注入したＳｉＣからなる領域である。ソース領域６ａ，６ｂの不純物濃度は、例えば１×１０２０ｃｍ－３以上、１×１０２１ｃｍ－３以下程度である。ソース領域６ａ，６ｂは、３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとを含んでいる。より具体的には、ソース領域６ａ，６ｂは、少なくとも上面側の部分が３Ｃ構造を含んでいる。なお、ソース領域６ａ，６ｂの上面側の部分は、１０％以上の３Ｃ－ＳｉＣを含んでいる。以下、３Ｃ－ＳｉＣを３Ｃ構造と呼び、４Ｈ－ＳｉＣを４Ｈ構造と呼ぶ場合がある。
【0023】
ソース領域６ａ，６ｂの上面からソース領域６ａ，６ｂの上面の法線方向（深さ方向）に向かって、ソース領域６ａ，６ｂ及びベース領域５ａ，５ｂを貫通するトレンチ７ａが設けられている。トレンチ７ａの下面は電流拡散層３に達する。トレンチ７ａの幅は例えば１μｍ以下程度である。トレンチ７ａの左側の側面には、ソース領域６ａ及びベース領域５ａが接している。トレンチ７ａの右側の側面には、ソース領域６ｂ及びベース領域５ｂが接している。トレンチ７ａは、図２の紙面の奥行方向及び手前方向にストライプ状に延伸する平面パターンを有していてもよく、ドット状の平面パターンを有していてもよい。
【0024】
トレンチ７ａの下面及び両側の側面に沿ってゲート絶縁膜７ｂが設けられている。トレンチ７ａの内側にはゲート絶縁膜７ｂを介してゲート電極７ｃが埋め込まれている。ゲート絶縁膜７ｂ及びゲート電極７ｃによりトレンチゲート型の絶縁ゲート型電極構造（７ｂ，７ｃ）が構成されている。
【0025】
ゲート絶縁膜７ｂとしては、シリコン酸化膜（ＳｉＯ２膜）の他、酸窒化珪素（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、窒化珪素（Ｓｉ３Ｎ４）膜、アルミニウム酸化物（Ａｌ２Ｏ３）膜、マグネシウム酸化物（ＭｇＯ）膜、イットリウム酸化物（Ｙ２Ｏ３）膜、ハフニウム酸化物（ＨｆＯ２）膜、ジルコニウム酸化物（ＺｒＯ２）膜、タンタル酸化物（Ｔａ２Ｏ５）膜、ビスマス酸化物（Ｂｉ２Ｏ３）膜のいずれか１つの単層膜或いはこれらの複数を積層した複合膜等が採用可能である。ゲート電極７ｃの材料としては、例えばｐ型不純物又はｎ型不純物を高不純物濃度に添加したポリシリコン層（ドープドポリシリコン層）や、チタン（Ｔｉ）、タングステン（Ｗ）又はニッケル（Ｎｉ）等の高融点金属が使用可能である。
【0026】
電流拡散層３の内部で、且つトレンチ７ａの底部には、第２導電型（ｐ＋型）のゲート底部保護領域４が設けられている。ゲート底部保護領域４の上面はトレンチ７ａの下面に接している。ゲート底部保護領域４の上面はトレンチ７ａの下面に接しなくともよい。ゲート底部保護領域４の不純物濃度は、例えば１×１０１７ｃｍ－３以上、１×１０１９ｃｍ－３以下程度である。ゲート底部保護領域４は、例えば、電流拡散層３にｐ型不純物をイオン注入したＳｉＣからなる領域である。ゲート底部保護領域４の下面は、電流拡散層３の下面よりも深くてもよく、浅くてもよい。
【0027】
電流拡散層３の上面側には、第２導電型（ｐ型）の埋込領域８１ａ，８１ｂが、ベース領域５ａ，５ｂに接して選択的に設けられている。埋込領域８１ａ，８１ｂの下面は、電流拡散層３に接している。埋込領域８１ａの側面は、電流拡散層３及びベース領域５ａに接し、埋込領域８１ｂの側面は、電流拡散層３及びベース領域５ｂに接している。埋込領域８１ａ，８１ｂは、例えば、電流拡散層３にｐ型不純物をイオン注入したＳｉＣからなる領域である。埋込領域８１ａ，８１ｂの不純物濃度は、例えば１×１０１７ｃｍ－３以上、１×１０１９ｃｍ－３未満程度である。埋込領域８１ａ，８１ｂは、４Ｈ－ＳｉＣで構成されている。
【0028】
埋込領域８１ａ，８１ｂの上面側には、埋込領域８１ａより高不純物濃度のｐ＋型のベースコンタクト領域８２ａ，８２ｂが選択的に設けられている。ベースコンタクト領域８２ａの下面は埋込領域８１ａの上面に接し、ベースコンタクト領域８２ａの側面はソース領域６ａに接する。ベースコンタクト領域８２ｂの下面は埋込領域８１ｂの上面に接し、ベースコンタクト領域８２ｂの側面はソース領域６ｂに接する。ベースコンタクト領域８２ａ，８２ｂは、例えば、ドリフト層２にｐ型不純物をイオン注入したＳｉＣからなる領域である。ベースコンタクト領域８２ａ，８２ｂの不純物濃度は、埋込領域８１ａ，８１ｂの不純物濃度より高く、例えば１×１０１９ｃｍ－３以上、１×１０２１ｃｍ－３以下程度である。ベースコンタクト領域８２ａ，８２ｂは、４Ｈ－ＳｉＣで構成されている。
【0029】
耐圧構造部１０２において、ドリフト層２の上面側には第２導電型（ｐ型）の電界緩和領域９ａが複数選択的に設けられている。図２に示す例では、ドリフト層２の上面側には電界緩和領域９ａが３つ設けられている。電界緩和領域９ａは、図示を省略するが、平面視で同心リング状のガードリング（フィールドリミティングリング）である。電界緩和領域９ａ同士の間は、ドリフト層２により分離されている。電界緩和領域９ａの下面は、ドリフト層２の上面に接している。なお、電流拡散層３を設ける場合には、電界緩和領域９ａの下面は、電流拡散層３の上面に接している。電界緩和領域９ａは、例えば、ドリフト層２にｐ型不純物をイオン注入したＳｉＣからなる領域である。より具体的には、電界緩和領域９ａは、４Ｈ－ＳｉＣからなる領域である。
【0030】
電界緩和領域９ａは、ｐ型の第１部分９１ａと、ｐ＋型の第２部分９２ａとを有する。第２部分９２ａは第１部分９１ａより深さ方向の浅い位置にあり、第２部分９２ａの下面は第１部分９１ａの上面に接している。第１部分９１ａの不純物濃度は、例えば１×１０１７ｃｍ－３以上、１×１０１９ｃｍ－３未満程度である。第２部分９２ａの不純物濃度は、例えば１×１０１９ｃｍ－３以上、１×１０２１ｃｍ－３以下程度であり、第１部分９１ａの不純物濃度より高く設けられている。第２部分９２ａより深い位置にある第１部分９１ａの不純物濃度を第２部分９２ａより低く設けることにより、電界緩和領域９ａの電界に対する耐圧性能が向上する。
【0031】
また、耐圧構造部１０２において、ドリフト層２の上面側には第１導電型（ｎ＋型）のチャネルストッパ領域６ｃが設けられている。チャネルストッパ領域６ｃの下面は、ドリフト層２の上面に接している。なお、電流拡散層３を設ける場合には、チャネルストッパ領域６ｃの下面は、電流拡散層３の上面に接している。チャネルストッパ領域６ｃは、平面視で、図１に示すＳｉＣ半導体装置（半導体チップ）１００の外周１０２ａ、より具体的には耐圧構造部１０２の外周１０２ａに沿って設けられている。チャネルストッパ領域６ｃは、平面視で外周１０２ａに沿って一巡し、耐圧構造部１０２を囲むように設けられている。
【0032】
チャネルストッパ領域６ｃは、耐圧構造部１０２の耐圧性能が劣化するのを抑制する。より具体的には、チャネルストッパ領域６ｃは、耐圧構造部１０２に生じた空乏層がＳｉＣ半導体装置（半導体チップ）１００の外周１０２ａに達するのを抑制している。ＳｉＣ半導体装置（半導体チップ）１００の外周１０２ａに臨む面は、ＳｉＣ半導体装置１００を個片化する工程において生成された、表面が粗いダイシング面である。このような面に空乏層が達すると、リーク電流が生じる可能性があり、耐圧性能が劣化する可能性がある。そこで、後述のドレイン電極と同じ電位を有するチャネルストッパ領域６ｃを設けて、空乏層が外周１０２ａに臨む面に達し難くしている。
【0033】
チャネルストッパ領域６ｃは、例えば、ドリフト層２にｎ型不純物をイオン注入した４Ｈ－ＳｉＣからなる領域である。チャネルストッパ領域６ｃの不純物濃度は、例えば１×１０１９ｃｍ－３以上、３×１０２０ｃｍ－３以下程度である。４Ｈ－ＳｉＣは、３Ｃ－ＳｉＣより結晶欠陥が少ない。そのため、４Ｈ－ＳｉＣで構成された半導体領域の露出面は、３Ｃ－ＳｉＣで構成された半導体領域の露出面より、凹凸が少ない。チャネルストッパ領域６ｃを４Ｈ－ＳｉＣで構成することにより、チャネルストッパ領域６ｃの上面（図２参照）の凹凸、すなわち表面粗さが大きくなるのを抑制することができる。そのため、チャネルストッパ領域６ｃの上面に成膜される後述の絶縁膜１０との密着性が劣化するのが抑制される。チャネルストッパ領域６ｃの深さ方向の寸法は、例えば０．２μｍ以上、０．５μｍ以下程度であり、幅方向の寸法は、例えば１０μｍ以上、７０μｍ以下程度である。
【0034】
領域１０３において、ドリフト層２の上面側には第２導電型（ｐ型）のリング領域９ｂが選択的に設けられている。リング領域９ｂの下面は、ドリフト層２の上面に接している。なお、電流拡散層３を設ける場合には、リング領域９ｂの下面は、電流拡散層３の上面に接している。リング領域９ｂは、例えば、ドリフト層２にｐ型不純物をイオン注入したＳｉＣからなる領域である。より具体的には、リング領域９ｂは、４Ｈ－ＳｉＣからなる領域である。リング領域９ｂは、図示を省略するが、平面視で活性部１０１の縁部を囲うリング状の部分である。
【0035】
リング領域９ｂは、ｐ型の第１部分９１ｂと、ｐ＋型の第２部分９２ｂとを有する。第２部分９２ｂは第１部分９１ｂより深さ方向の浅い位置にあり、第２部分９２ｂの下面は第１部分９１ｂの上面に接している。第１部分９１ｂの不純物濃度は、例えば１×１０１７ｃｍ－３以上、１×１０１９ｃｍ－３未満程度である。第２部分９２ｂの不純物濃度は、例えば１×１０１９ｃｍ－３以上、１×１０２１ｃｍ－３以下程度であり、第１部分９１ｂの不純物濃度より高く設けられている。
【0036】
ゲート電極７ｃの上面側、領域１０３の上面側、及び耐圧構造部１０２の上面側には、絶縁膜１０が選択的に設けられている。耐圧構造部１０２において、絶縁膜１０は電界緩和領域９ａ及びチャネルストッパ領域６ｃの上面に設けられている。より具体的には、絶縁膜１０は、電界緩和領域９ａの第２部分９２ａ及びチャネルストッパ領域６ｃを覆う位置に設けられている。絶縁膜１０は、無機絶縁膜である。絶縁膜１０は、例えば硼素（Ｂ）及び燐（Ｐ）を添加したシリコン酸化膜（ＢＰＳＧ膜）、燐（Ｐ）を添加したシリコン酸化膜（ＰＳＧ膜）、「ＮＳＧ」と称される燐（Ｐ）や硼素（Ｂ）を含まないノンドープのシリコン酸化膜、硼素（Ｂ）を添加したシリコン酸化膜（ＢＳＧ膜）、シリコン窒化膜（Ｓｉ３Ｎ４膜）等の単層膜や、これらの積層膜で構成されている。絶縁膜１０には、ソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂの上面を露出するようにコンタクトホール１０ａ，１０ｂが設けられている。また、絶縁膜１０には、リング領域９ｂの上面、より具体的には第２部分９２ｂの上面を露出するようにコンタクトホール１０ｃが設けられている。
【0037】
絶縁膜１０と、コンタクトホール１０ａ，１０ｂから露出したソース領域６ａ，６ｂの上面及びベースコンタクト領域８２ａ，８２ｂの上面と、コンタクトホール１０ｃから露出したリング領域９ｂの上面と、を覆うように第１主電極（ソース電極）（１１，１２）が設けられている。ソース電極（１１，１２）は、下層のバリアメタル層１１と、上層のソース配線電極１２を備える。例えば、バリアメタル層１１は、例えば窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、又はＴｉを下層としたＴｉＮ／Ｔｉの積層構造等の金属で構成されている。バリアメタル層１１は、ソース領域６ａ，６ｂ、ベースコンタクト領域８２ａ，８２ｂ、及びリング領域９ｂの第２部分９２ｂに直接接している。バリアメタル層１１は、３Ｃ－ＳｉＣを含むソース領域６ａ，６ｂと低抵抗でオーミック接触している。
【0038】
ソース配線電極１２は、バリアメタル層１１を介してソース領域６ａ，６ｂ、ベースコンタクト領域８２ａ，８２ｂ、及びリング領域９ｂに電気的に接続されている。ソース配線電極１２は、ゲート電極７ｃに電気的に接続されるゲート配線電極（図示省略）と分離して設けられている。ソース配線電極１２は、例えばアルミニウム（Ａｌ）、アルミニウム－シリコン（Ａｌ－Ｓｉ）、アルミニウム－銅（Ａｌ－Ｃｕ）、銅（Ｃｕ）等の金属で構成されている。
【0039】
絶縁膜１０の上面には、絶縁膜１４が設けられている。絶縁膜１４は、外周１０２ａ寄りにある外周端部が平面視で前記チャネルストッパ領域６ｃに重なる位置にある。絶縁膜１４は、耐圧構造部１０２及び領域１０３において、ソース配線電極１２と絶縁膜１０との境界を覆う位置に設けられている。絶縁膜１４は、例えば水分等からＳｉＣ半導体装置１００を保護する保護膜として機能する。特に、ソース配線電極１２と絶縁膜１０との境界において水分が侵入するのを抑制する。絶縁膜１４は、有機絶縁膜である。絶縁膜１４は、例えば、ポリイミド等の樹脂材料である。
【0040】
ドリフト層２の下面側には、ドリフト層２より高不純物濃度の第１導電型（ｎ＋型）の第２主領域（ドレイン領域）１が設けられている。ドレイン領域１は、例えば４Ｈ－ＳｉＣからなる半導体基板（ＳｉＣ基板）で構成されている。ドレイン領域１の不純物濃度は、例えば１×１０１９ｃｍ－３以上、３×１０２０ｃｍ－３以下程度である。ドレイン領域１の厚さは、例えば３０μｍ以上、５００μｍ以下程度である。なお、ドリフト層２とドレイン領域１との間には、ドリフト層２より高不純物濃度で、且つドレイン領域１より低不純物濃度のｎ型のバッファ層である、転位変換層や再結合促進層が設けられていてもよい。
【0041】
ドレイン領域１の下面側には、第２主電極（ドレイン電極）１３が設けられている。ドレイン電極１３としては、例えば金（Ａｕ）からなる単層膜や、ドレイン領域１側からチタン（Ｔｉ）、ニッケル（Ｎｉ）、Ａｕの順で積層された金属膜が使用可能であり、更にその最下層にモリブデン（Ｍｏ）、タングステン（Ｗ）等の金属膜を積層してもよい。また、ドレイン領域１とドレイン電極１３との間にオーミック接触のためのニッケルシリサイド（ＮｉＳｉｘ）膜等のドレインコンタクト層が設けられてもよい。
【0042】
第１実施形態に係るＳｉＣ半導体装置の動作時は、ソース電極（１１，１２）をアース電位として、ドレイン電極１３に正電圧を印加し、ゲート電極７ｃに閾値以上の正電圧を印加すると、ベース領域５ａ，５ｂのトレンチ７ａの側面側に反転層（チャネル）が形成されてオン状態となる。オン状態では、ドレイン電極１３からドレイン領域１、ドリフト層２、電流拡散層３、ベース領域５ａ，５ｂの反転層及びソース領域６ａ，６ｂを経由してソース電極（１１，１２）へ電流が流れる。一方、ゲート電極７ｃに印加される電圧が閾値未満の場合、ベース領域５ａ，５ｂに反転層が形成されないため、オフ状態となり、ドレイン電極１３からソース電極（１１，１２）へ電流が流れない。
【0043】
第１実施形態に係るＳｉＣ半導体装置によれば、ソース領域６ａ，６ｂの少なくともソース電極（１１，１２）と接する部分を３Ｃ－ＳｉＣで構成しているのに対して、チャネルストッパ領域６ｃは、３Ｃ－ＳｉＣより結晶欠陥が少ない４Ｈ－ＳｉＣからなる。チャネルストッパ領域６ｃが３Ｃ－ＳｉＣより結晶欠陥が少ない４Ｈ－ＳｉＣからなるので、チャネルストッパ領域６ｃの上面の凹凸が大きくなるのが抑制される。そのため、チャネルストッパ領域６ｃの上面と絶縁膜１０との密着性が劣化するのを抑制することができる。これにより、耐圧構造部１０２の信頼性が低下するのを抑制できる。また、ソース領域６ａ，６ｂは、少なくともソース電極（１１，１２）と接する部分が３Ｃ－ＳｉＣを含むので、ニッケル（Ｎｉ）シリサイド等のシリサイド層を形成せずに、ソース領域６ａ，６ｂがソース電極（１１，１２）と低抵抗でオーミック接触することができる。よって、シリサイド層を形成した場合と比較して、シリサイド層の剥離等の課題を抑制することができる。
【0044】
＜ＳｉＣ半導体装置の製造方法＞
次に、第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明する。なお、以下に述べるＳｉＣ半導体装置の製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
次に、第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明する。なお、以下に述べるＳｉＣ半導体装置の製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【0045】
まず、図３に示すように、窒素（Ｎ）等のｎ型不純物が添加されたｎ＋型の４Ｈ－ＳｉＣからなる半導体基板（ＳｉＣ基板）１を用意する。ＳｉＣ基板１の上面は、例えば｛０００１｝面から３度～８度のオフ角を有する。そして、ＳｉＣ基板１の上面に、窒素（Ｎ）等のｎ型不純物が添加され、ＳｉＣ基板１より低不純物濃度のｎ－型の４Ｈ－ＳｉＣからなるドリフト層２をエピタキシャル成長させる。より具体的には、活性部１０１、耐圧構造部１０２、及び領域１０３に亘って炭化珪素からなる第１導電型のドリフト層２を形成する。
【0046】
次に、図４に示すように、活性部１０１におけるドリフト層２の上面に、Ｎ等のｎ型不純物をイオン注入することで、ドリフト層２より高不純物濃度のｎ型の４Ｈ－ＳｉＣからなるｎ型層３ａを形成する。なお、ｎ型層３ａは、ドリフト層２の上部に、エピタキシャル成長することにより形成してもよい。そして、フォトリソグラフィ技術を用いて、ｎ型層３ａの上面に、フォトレジスト膜からなるマスクパターン２０を形成する。そして、マスクパターン２０をイオン注入用マスクとして用いて、アルミニウム（Ａｌ）等のｐ型不純物を選択的にイオン注入する。この結果、ｎ型層３ａの上部にｐ＋型のゲート底部保護領域４が選択的に形成される。その後、マスクパターン２０を除去する。なお、マスクパターン２０は、例えば酸化膜からなるハードマスクパターンであっても良い。
【0047】
次に、図５に示すように、ドリフト層２、ｎ型層３ａ及びゲート底部保護領域４の上面に、ｎ型の４Ｈ－ＳｉＣをエピタキシャル成長させて、ドリフト層２の膜厚を厚くする。そして、ｎ型層３ａの上面に、Ｎ等のｎ型不純物をイオン注入することで、ドリフト層２より高不純物濃度のｎ型の４Ｈ－ＳｉＣからなるｎ型層３ｂを形成する。この結果、活性部１０１に、ｎ型層３ａ及びｎ型層３ｂからなる電流拡散層３が形成される。そして、図示は省略するが、電流拡散層３に、例えばフォトレジスト膜をマスクパターンとしてアルミニウム（Ａｌ）等のｐ型不純物を選択的にイオン注入する。この結果、図６に示すように、活性部１０１における電流拡散層３の上面側に、ベース領域５が選択的に形成される。その後、マスクパターンを除去する。なお、マスクパターンは、例えば酸化膜からなるハードマスクパターンであっても良い。
【0048】
次に、図６に示すように、フォトリソグラフィ技術を用いて、ドリフト層２および電流拡散層３の上面にフォトレジスト膜からなるマスクパターン２１を形成する。マスクパターン２１は、活性部１０１においては平面視でソース領域を形成する位置、例えばベース領域５に重なる位置に開口を有し、耐圧構造部１０２及び領域１０３を覆っている。そして、マスクパターン２１をイオン注入用マスクとして用いて、燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、又は窒素（Ｎ）等のｎ型不純物を選択的にイオン注入する。この結果、ベース領域５の上面側にｎ＋型のソース領域６が選択的に形成される。なお、ｎ型不純物とは、半導体材料にイオン注入されると半導体材料をｎ型にする不純物である。
【0049】
ソース領域６のイオン注入では、ソース領域６の上面側の４Ｈ－ＳｉＣの構造を崩してアモルファス構造を形成する。イオン注入時の温度は、４Ｈ－ＳｉＣの構造を崩すために低く設定する。低い温度で高濃度の不純物のイオン注入を行うことにより、４Ｈ－ＳｉＣの構造を崩すことができる。イオン注入時の温度は、例えば２０℃以上、３００℃未満程度に設定する。４Ｈ－ＳｉＣの構造を崩すことができる温度の境界は３００℃付近にあるので、イオン注入時の温度を、例えば、２００℃以下にしても良い。そして、イオン注入時のドーズ量は、例えば２×１０１５ｃｍ－２以上、１×１０１６ｃｍ－２以下程度となるように設定する。その後、マスクパターン２１を除去する。なお、マスクパターン２１は、例えば酸化膜からなるハードマスクパターンであっても良い。
【0050】
そして、図７に示すように、フォトリソグラフィ技術を用いて、ドリフト層２および電流拡散層３の上面にフォトレジスト膜からなるマスクパターン２２を形成する。マスクパターン２２は、耐圧構造部１０２においては平面視でチャネルストッパ領域６ｃを形成する位置に開口を有し、活性部１０１及び領域１０３を覆っている。より具体的には、マスクパターン２２は、平面視で耐圧構造部１０２の外周となる部分に沿った領域に、開口を有する。そして、マスクパターン２２をイオン注入用マスクとして用いて、燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、又は窒素（Ｎ）等のｎ型不純物を選択的にイオン注入する。この結果、耐圧構造部１０２におけるドリフト層２の上面側にｎ＋型のチャネルストッパ領域６ｃが形成される。
【0051】
チャネルストッパ領域６ｃへのイオン注入は、チャネルストッパ領域６ｃの４Ｈ－ＳｉＣの構造の崩れが大きくなり過ぎないように行う。より具体的には、イオン注入時の温度を低く設定した場合、イオン注入時のドーズ量を低く設定する。より具体的には、イオン注入時の温度を、例えば２０℃以上、３００℃未満程度に設定した場合、イオン注入時のドーズ量を１×１０１４ｃｍ－２以上、２×１０１５ｃｍ－２未満程度となるように設定すれば、４Ｈ－ＳｉＣの構造の崩れが大きくなり過ぎることを抑制できる。また、イオン注入時の温度を高く設定した場合、より具体的には、例えば５００℃等の３００℃以上６００℃以下程度の温度に設定した場合、イオン注入時のドーズ量を上述の値より大きくしても、４Ｈ－ＳｉＣの構造が崩れるのを抑制できる。その後、マスクパターン２２を除去する。なお、マスクパターン２２は、例えば酸化膜からなるハードマスクパターンであっても良い。
【0052】
次に、図８に示すように、活性部１０１、耐圧構造部１０２及び領域１０３に亘ってｐ型領域を同時に形成する。より具体的には、埋込領域８１ａ及びベースコンタクト領域８２ａを含む領域８ａと、埋込領域８１ｂ及びベースコンタクト領域８２ｂを含む領域８ｂと、電界緩和領域９ａと、リング領域９ｂとを同時に形成する。まず、フォトリソグラフィ技術を用いて、ドリフト層２および電流拡散層３の上面に、フォトレジスト膜からなるマスクパターン２３を形成する。そして、マスクパターン２３は、活性部１０１においては平面視でソース領域６に隣接する位置に開口を有し、耐圧構造部１０２においては平面視で電界緩和領域９ａを形成する位置に開口を有し、領域１０３においては平面視でリング領域９ｂを形成する位置に開口を有する。そして、マスクパターン２３をイオン注入用マスクとして用いて、アルミニウム（Ａｌ）等のｐ型不純物を選択的にイオン注入する。より具体的には、深さ方向に沿って多段でｐ型不純物を注入する。これにより、深さ方向の浅い位置にあるベースコンタクト領域８２ａ，８２ｂ及び第２部分９２ａ，９２ｂと、深さ方向の深い位置にある埋込領域８１ａ，８１ｂ及び第１部分９１ａ，９１ｂと、を、一つのマスクパターン２３で形成する。なお、ｐ型不純物とは、半導体材料にイオン注入されると半導体材料をｐ型にする不純物である。
【0053】
埋込領域８１ａ，８１ｂ、ベースコンタクト領域８２ａ，８２ｂ、第１部分９１ａ，９１ｂ、及び第２部分９２ａ，９２ｂへのイオン注入は、４Ｈ－ＳｉＣの構造の崩れが大きくなり過ぎないように行う。より具体的には、イオン注入時の温度を低く設定した場合、イオン注入時のドーズ量を低く設定する。より具体的には、イオン注入時の温度を、例えば２０℃以上、３００℃未満程度に設定した場合、イオン注入時のドーズ量を１×１０１４ｃｍ－２以上、２×１０１５ｃｍ－２未満程度となるように設定すれば、４Ｈ－ＳｉＣの構造の崩れが大きくなり過ぎることを抑制できる。また、イオン注入時の温度を高く設定した場合、より具体的には、例えば５００℃等の３００℃以上程度の温度に設定した場合、イオン注入時のドーズ量を上述の値より大きくしても、４Ｈ－ＳｉＣの構造が崩れるのを抑制できる。その後、マスクパターン２３を除去する。なお、マスクパターン２３は、例えば酸化膜からなるハードマスクパターンであっても良い。
【0054】
次に、活性化アニール（熱処理）工程を行う。この活性化アニール工程では、例えば１６００℃以上、１９００℃以下程度で活性化アニールを行うことにより、ゲート底部保護領域４、ベース領域５ａ，５ｂ、ソース領域６ａ，６ｂ、埋込領域８１ａ，８１ｂ、及びベースコンタクト領域８２ａ，８２ｂ、電界緩和領域９ａ、リング領域９ｂ等にそれぞれイオン注入されたｐ型不純物又はｎ型不純物を一斉に活性化させる。このとき、ソース領域６ａ，６ｂの少なくとも一部のアモルファス構造が再結晶化により３Ｃ－ＳｉＣとなることで、３Ｃ－ＳｉＣを含むソース領域６ａ，６ｂが形成される。チャネルストッパ領域６ｃ、埋込領域８１ａ，８１ｂ、ベースコンタクト領域８２ａ，８２ｂ、電界緩和領域９ａ、及びリング領域９ｂは、再結晶化した後も４Ｈ－ＳｉＣのままである。
【0055】
なお、ここではすべてのイオン注入工程の後に一括して１回の活性化アニールを行う場合を例示するが、各イオン注入工程後に個別に複数回の活性化アニールを行ってもよい。また、活性化アニールの前に、カーボン（Ｃ）からなるキャップ膜を成膜し、キャップ膜で被覆した状態で活性化アニールを行い、活性化アニールの後にキャップ膜を除去してもよい。
【0056】
次に、図９に示すように、絶縁ゲート型電極構造（７ｂ，７ｃ）形成工程を行う。まず、トレンチ形成工程を行う。このトレンチ形成工程では、フォトリソグラフィ技術、ドライエッチング技術、及びＣＶＤ技術等を用いて、例えば酸化膜からなるハードマスクパターンをＳｉＣの上面に形成する。ハードマスクパターンは、トレンチを形成する位置に開口を有する。そしてハードマスクパターンをエッチング用マスクとして用いて、反応性イオンエッチング（ＲＩＥ）等のドライエッチング技術により、ソース領域６の上面から深さ方向にトレンチ７ａを選択的に形成する。なお、ハードマスクパターンの代わりに、フォトレジスト膜をエッチング用マスクとして用いてもよい。トレンチ７ａは、ソース領域６及びベース領域５を貫通し、更に電流拡散層３の上部を掘り込み、ゲート底部保護領域４に達する。ソース領域６はソース領域６ａ，６ｂに分割され、ベース領域５はベース領域５ａ，５ｂに分割される。その後、エッチング用マスクを除去する。
【0057】
そして、ゲート絶縁膜／ゲート電極形成工程を行う。このゲート絶縁膜／ゲート電極形成工程では、ＣＶＤ技術、高温酸化（ＨＴＯ）法又は熱酸化法等により、トレンチ７ａの下面及び側面に、ゲート絶縁膜７ｂを形成する。次に、ＣＶＤ技術等により、トレンチ７ａの内側を埋め込むように、燐（Ｐ）やボロン（Ｂ）等の不純物を高濃度で添加したポリシリコン層（ドープドポリシリコン層）を堆積する。その後、フォトリソグラフィ技術及びドライエッチングにより、ポリシリコン層の一部及びゲート絶縁膜７ｂの一部を選択的に除去する。この結果、図９に示すように、ゲート絶縁膜７ｂ及びゲート電極７ｃからなる絶縁ゲート型電極構造（７ｂ，７ｃ）が、ソース領域６ａ，６ｂ及びベース領域５ａ，５ｂに接するように形成される。
【0058】
次に、図１０に示すように、ＣＶＤ技術等により、ＳｉＣの上面に無機絶縁膜である絶縁膜１０を堆積する。そして、フォトリソグラフィ技術及びドライエッチング技術等により、絶縁膜１０の一部を選択的に除去し、絶縁膜１０にソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂの上面の少なくとも一部を露出するコンタクトホール１０ａ，１０ｂを開口する。また、リング領域９ｂの上面の一部を露出するコンタクトホール１０ｃを開口する。絶縁膜１０のうち耐圧構造部１０２を覆う部分は、除去されずに残される。その後、絶縁膜１０を平坦化するための熱処理（リフロー）を行ってもよい。
【0059】
次に、図１１に示すように、スパッタリング技術又は蒸着法等により、絶縁膜１０の上面及び側面と、ソース領域６ａ，６ｂ、ベースコンタクト領域８２ａ，８２ｂ、及びリング領域９ｂの上面を覆うように、バリアメタル層１１及びソース配線電極１２を順次形成し、ソース電極（１１，１２）を形成する。バリアメタル層１１は、ソース領域６ａ，６ｂ、ベースコンタクト領域８２ａ，８２ｂ、及びリング領域９ｂと接触する。バリアメタル層１１は、ソース領域６ａ，６ｂと低抵抗でオーミック接触する。
【0060】
次に、図１１に示すように、絶縁膜１０の上面に、外周端部が平面視でチャネルストッパ領域６ｃに重なるように、有機絶縁膜である絶縁膜１４を形成する。絶縁膜１４は公知の方法で形成すれば良く、例えば、公知の方法で成膜した後に、フォトリソグラフィ技術及びドライエッチング技術等により余分な部分を除去しても良い。
【0061】
次に、研削又は化学機械研磨（ＣＭＰ）等により、ＳｉＣ基板１を下面側から薄化して厚さを調整することにより、ドレイン領域１とする。次に、スパッタリング法又は蒸着法等により、ドレイン領域１の下面の全面に金（Ａｕ）等からなるドレイン電極１３（図２参照）を形成する。このようにして、図２に示したＳｉＣ半導体装置が完成する。
【0062】
第１実施形態に係るＳｉＣ半導体装置の製造方法によれば、同じ導電型の半導体領域を形成する場合であっても、３Ｃ－ＳｉＣを形成するためのイオン注入と、４Ｈ－ＳｉＣを形成するためのイオン注入とを分離して異なる工程で行っている。そのため、ｎ型のソース領域６ａ，６ｂの少なくとも一部を３Ｃ－ＳｉＣで形成した場合であっても、同じｎ型のチャネルストッパ領域６ｃを４Ｈ－ＳｉＣとすることができる。より具体的には、ソース領域６ａ，６ｂ及びチャネルストッパ領域６ｃは、どちらも第１導電型（ｎ型）の不純物がイオン注入されて形成されるものの、工程を分けて異なるドーズ量でイオン注入するので、ソース領域６ａ，６ｂの少なくとも一部が３Ｃ－ＳｉＣで形成場合であっても、チャネルストッパ領域６ｃを４Ｈ－ＳｉＣで形成することができる。
【0063】
また、第１実施例では、ソース領域６ａ，６ｂとチャネルストッパ領域６ｃとを別工程で形成しているので、チャネルストッパ領域６ｃの深さをソース領域６ａ，６ｂの深さとは異なる深さに形成できる。これにより、設計の自由度が向上する。
【0064】
なお、上述の製造方法では、深さ方向の浅い位置にあるベースコンタクト領域８２ａ，８２ｂ及び第２部分９２ａ，９２ｂと、深さ方向の深い位置にある埋込領域８１ａ，８１ｂ及び第１部分９１ａ，９１ｂと、を同じ工程で形成していたが、別の工程で形成しても良い。その場合、まず、ｎ型の４Ｈ－ＳｉＣからなるｎ型層３ｂのうちの一部をエピタキシャル成長させ、不純物をイオン注入することにより埋込領域８１ａ，８１ｂ及び第１部分９１ａ，９１ｂ等を形成する。その後、ｎ型の４Ｈ－ＳｉＣからなるｎ型層３ｂの残りの部分をエピタキシャル成長させ、不純物をイオン注入することによりベースコンタクト領域８２ａ，８２ｂ及び第２部分９２ａ，９２ｂ等を形成すれば良い。
【0065】
また、本実施形態では、チャネルストッパ領域６ｃを第１導電型（ｎ型）に形成していたが、第２導電型（ｐ型）に形成しても良い。その場合、第１導電型（ｎ型）の不純物の代わりに第２導電型（ｐ型）の不純物をイオン注入して、チャネルストッパ領域６ｃを形成すれば良い。例えば、第２部分９２ａ，９２ｂと同時に第２導電型（ｐ型）の不純物をイオン注入してチャネルストッパ領域６ｃを形成すれば良い。
【0066】
また、上述の製造方法では、ソース領域６に対するイオン注入を行ってからチャネルストッパ領域６ｃを形成するためのイオン注入を行っていたが、先にチャネルストッパ領域６ｃを形成するためのイオン注入を行ってから、ソース領域６に対するイオン注入を行っても良い。
【0067】
また、ソース領域及びベース領域に接するように絶縁ゲート型電極構造を形成することは、得られたＳｉＣ半導体装置１００においてそのような構成になっていれば途中の工程の順序の後先を問わないことを意味し、例えばプレーナ型において、絶縁ゲート型電極構造を設けた後にソース領域が形成されても良い。
【0068】
（第２実施形態）
第２実施形態に係るＳｉＣ半導体装置１００は、ソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂそれぞれの少なくともソース電極（１１，１２）に接した部分が不活性ガス元素を含む点、及びベースコンタクト領域８２ａ，８２ｂが３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとを含む点で、上述の第１実施形態に係るＳｉＣ半導体装置１００と異なる。本実施形態では、図２を流用して説明する。
第２実施形態に係るＳｉＣ半導体装置１００は、ソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂそれぞれの少なくともソース電極（１１，１２）に接した部分が不活性ガス元素を含む点、及びベースコンタクト領域８２ａ，８２ｂが３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとを含む点で、上述の第１実施形態に係るＳｉＣ半導体装置１００と異なる。本実施形態では、図２を流用して説明する。
【0069】
第２実施形態では、ソース領域６ａ，６ｂの不純物濃度を、第１実施形態に係るＳｉＣ半導体装置１００より低くしても良い。より具体的には、ソース領域６ａ，６ｂの不純物濃度は、少なくともトランジスタが動作可能な濃度であれば良く、例えば、１×１０１９ｃｍ－３以上、１×１０２１ｃｍ－３以下程度である。また、ベースコンタクト領域８２ａ，８２ｂの不純物濃度についても、少なくともトランジスタが動作可能な濃度であれば良く、例えば、１×１０１９ｃｍ－３以上、１×１０２１ｃｍ－３以下程度である。なお、ベースコンタクト領域８２ａ，８２ｂは、少なくとも上面側の部分が３Ｃ構造を含んでいる。より具体的には、ベースコンタクト領域８２ａ，８２ｂの上面側の部分は、１０％以上の３Ｃ－ＳｉＣを含んでいる。ソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂに含まれる不活性ガス元素は、例えば、ヘリウム（Ｈｅ）又はアルゴン（Ａｒ）である。また、埋込領域８１ａ，８１ｂ、電界緩和領域９ａ、リング領域９ｂ、及びチャネルストッパ領域６ｃそれぞれの不純物濃度は、１×１０１９ｃｍ－３以上、１×１０２１ｃｍ－３以下程度である。
【0070】
＜ＳｉＣ半導体装置の製造方法＞
次に、第２実施形態に係るＳｉＣ半導体装置１００の製造方法の一例を説明する。第２実施形態に係るＳｉＣ半導体装置の製造方法は、４Ｈ－ＳｉＣの構造を崩すために、活性部１０１に対して不活性ガス元素をイオン注入する。第２実施形態に係るＳｉＣ半導体装置１００の製造方法は、第１実施形態に係るＳｉＣ半導体装置１００の製造方法と異なる点のみ説明する。なお、第１実施形態の製造方法の説明に用いた図についても、適宜流用して説明する。
次に、第２実施形態に係るＳｉＣ半導体装置１００の製造方法の一例を説明する。第２実施形態に係るＳｉＣ半導体装置の製造方法は、４Ｈ－ＳｉＣの構造を崩すために、活性部１０１に対して不活性ガス元素をイオン注入する。第２実施形態に係るＳｉＣ半導体装置１００の製造方法は、第１実施形態に係るＳｉＣ半導体装置１００の製造方法と異なる点のみ説明する。なお、第１実施形態の製造方法の説明に用いた図についても、適宜流用して説明する。
【0071】
図５に示す工程までは、第１実施形態と同じである。その後、活性部１０１及び耐圧構造部１０２においてｎ型領域を同時に形成する。図１２に示すように、フォトリソグラフィ技術を用いて、ドリフト層２および電流拡散層３の上面にフォトレジスト膜からなるマスクパターン２４を形成する。マスクパターン２４は、活性部１０１においては平面視でソース領域を形成する位置に開口を有し、耐圧構造部１０２においてはチャネルストッパ領域６ｃを形成する位置に開口を有している。そして、マスクパターン２４をイオン注入用マスクとして用いて、燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、又は窒素（Ｎ）等のｎ型不純物を選択的にイオン注入する。この結果、ベース領域５の上面側にｎ＋型のソース領域６が選択的に形成され、耐圧構造部１０２においてはドリフト層２の上面側にｎ＋型のチャネルストッパ領域６ｃが選択的に形成される。なお、イオン注入は、４Ｈ－ＳｉＣの構造の崩れが大きくなり過ぎないように行う。より具体的には、イオン注入時の温度を例えば２０℃以上、３００℃未満程度に設定した場合、イオン注入時のドーズ量を１×１０１４ｃｍ－２以上、２×１０１５ｃｍ－２未満程度となるように設定すれば良い。その後、マスクパターン２４を除去する。なお、マスクパターン２４は、例えば酸化膜からなるハードマスクパターンであっても良い。その後、図８に示すように、活性部１０１、耐圧構造部１０２及び領域１０３に亘ってｐ型領域を同時に形成する。詳細は、第１実施形態で説明した通りである。
【0072】
次に、ソース領域６及びベースコンタクト領域８２ａ，８２ｂに対して不活性ガス元素をイオン注入する工程について、図１３を参照して説明する。まず、フォトリソグラフィ技術を用いて、ドリフト層２および電流拡散層３の上面に、フォトレジスト膜からなるマスクパターン２５を形成する。なお、マスクパターン２５は、例えば酸化膜からなるハードマスクパターンであっても良い。マスクパターン２５は、活性部１０１においてソース領域６及びベースコンタクト領域８２ａ，８２ｂがある位置に開口を有し、耐圧構造部１０２及び領域１０３を覆っている。なお、ベースコンタクト領域８２ａ，８２ｂがある位置には開口部を設けなくともよい。そして、マスクパターン２５をイオン注入用マスクとして用いて、不活性ガス元素を選択的にイオン注入する。より具体的には、ソース領域６及びベースコンタクト領域８２ａ，８２ｂに、第１導電型の不純物のドーズ量又は第２導電型の不純物のドーズ量と合わせて２×１０１５ｃｍ－２以上、１×１０１６ｃｍ－２以下程度となるドーズ量で、不活性ガス元素をイオン注入する。不活性ガス元素は、図１３の活性部１０１において破線で示した深さに達するようにイオン注入される。その際、イオン注入時の温度を例えば２０℃以上、３００℃未満程度に設定する。不活性ガス元素は、例えば、ヘリウム（Ｈｅ）又はアルゴン（Ａｒ）である。図１３は、アルゴン元素をイオン注入する例を示している。その後、マスクパターン２５を除去する。これにより、活性部１０１の４Ｈ－ＳｉＣの構造を崩し、その後の活性化アニールにより活性部１０１のソース領域６及びベースコンタクト領域８２ａ，８２ｂに３Ｃ－ＳｉＣの領域を形成することができる。図１３より後の工程は、第１実施形態の場合と同じであり、その説明を省略する。
【0073】
なお、不活性ガス元素のドーズ量は、不活性ガス元素のドーズのみで４Ｈ－ＳｉＣの構造を崩すことが可能な２×１０１５ｃｍ－２以上、１×１０１６ｃｍ－２以下程度であっても良い。
【0074】
また、ソース領域６、ベースコンタクト領域８２ａ，８２ｂ、電界緩和領域９ａ、及びリング領域９ｂに対するイオン注入は、２０℃以上、３００℃未満程度で行っていたが、それより高い温度、例えば５００℃等の３００℃以上程度の温度で行っても良い。その場合、不純物のドーズ量は、上述の値より大きい値であっても良い。そして、不活性ガス元素のドーズ量を２×１０１５ｃｍ－２以上、１×１０１６ｃｍ－２以下程度にすれば良い。
【0075】
また、上述の製造方法の説明では、不純物のイオン注入の後に不活性ガス元素のイオン注入を行っていたが、不純物のイオン注入の前に行っても良い。
【0076】
第２実施形態に係るＳｉＣ半導体装置１００では、ベースコンタクト領域８２ａ，８２ｂの少なくとも上面側の部分が３Ｃ構造を含むので、ニッケル（Ｎｉ）シリサイド等のシリサイド層を形成せずに、ベースコンタクト領域８２ａ，８２ｂがソース電極（１１，１２）と低抵抗でオーミック接触することができる。よって、シリサイド層を形成した場合と比較して、シリサイド層の剥離等の課題を抑制することができる。
【0077】
また、第２実施形態に係るＳｉＣ半導体装置１００の製造方法によれば、不活性ガス元素のイオン注入によりソース領域６とベースコンタクト領域８２ａ，８２ｂとの４Ｈ－ＳｉＣをまとめて崩すことができるので、不純物の注入量をトランジスタが動作する程度に減らす事ができる。これにより、総ドーズ量を小さくすることができ、イオン注入に要する時間を第１実施形態の場合より短くすることができる。
【0078】
また、本実施形態では、チャネルストッパ領域６ｃを第１導電型（ｎ型）に形成していたが、第２導電型（ｐ型）に形成しても良い。その場合、第１導電型（ｎ型）の不純物の代わりに第２導電型（ｐ型）の不純物をイオン注入して、チャネルストッパ領域６ｃを形成すれば良い。例えば、第２部分９２ａ，９２ｂと同時に第２導電型（ｐ型）の不純物をイオン注入してチャネルストッパ領域６ｃを形成すれば良い。
【0079】
（その他の実施形態）
上記のように、本開示の第１～第２実施形態を記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
上記のように、本開示の第１～第２実施形態を記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【0080】
例えば、第１～第２実施形態に係る半導体装置としてＭＯＳＦＥＴを例示したが、ｎ＋型のドレイン領域１の代わりにｐ＋型のコレクタ領域を設けた構成の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）にも適用可能である。また、ＩＧＢＴ単体以外にも、逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）や、逆阻止絶縁ゲート型バイポーラトランジスタ（ＲＢ－ＩＧＢＴ）にも適用可能である。
【0081】
また、第１～第２実施形態において、電界緩和領域９ａがガードリングであるとして説明したが、ＪＴＥ構造であっても良い。
【0082】
また、第１～第２実施形態が開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本開示はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本開示の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【0083】
１…ドレイン領域（ＳｉＣ基板）
２…ドリフト層
３…電流拡散層
３ａ，３ｂ…ｎ型層
４…ゲート底部保護領域
５…ベース領域
６，６ａ，６ｂ…ソース領域
６ｃ…チャネルストッパ領域
７ａ…トレンチ
７ｂ…ゲート絶縁膜
７ｃ…ゲート電極
８１ａ，８１ｂ…埋込領域
８２ａ，８２ｂ…ベースコンタクト領域
９ａ…電界緩和領域
９ｂ…リング領域
１０…絶縁膜
１０ａ，１０ｂ，１０ｃ…コンタクトホール
１１…バリアメタル層
１２…ソース配線電極
１３…ドレイン電極
１４…絶縁膜
２…ドリフト層
３…電流拡散層
３ａ，３ｂ…ｎ型層
４…ゲート底部保護領域
５…ベース領域
６，６ａ，６ｂ…ソース領域
６ｃ…チャネルストッパ領域
７ａ…トレンチ
７ｂ…ゲート絶縁膜
７ｃ…ゲート電極
８１ａ，８１ｂ…埋込領域
８２ａ，８２ｂ…ベースコンタクト領域
９ａ…電界緩和領域
９ｂ…リング領域
１０…絶縁膜
１０ａ，１０ｂ，１０ｃ…コンタクトホール
１１…バリアメタル層
１２…ソース配線電極
１３…ドレイン電極
１４…絶縁膜
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】