知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024014855
(43)【公開日】2024-02-01
(54)【発明の名称】イメージセンサー
(51)【国際特許分類】
H04N 25/704 20230101AFI20240125BHJP
【ＦＩ】
H04N25/704
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023119408
(22)【出願日】2023-07-21
(31)【優先権主張番号】10-2022-0091097
(32)【優先日】2022-07-22
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】パク ドン－ジン
(72)【発明者】
【氏名】ソン ソンウク
(72)【発明者】
【氏名】イ ジホン
(72)【発明者】
【氏名】イ ヒョクジュン
(72)【発明者】
【氏名】イム ソンヒョク
(72)【発明者】
【氏名】チェ ウソク
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CX37
5C024CY17
5C024EX12
5C024GY31
5C024HX21
5C024HX23
5C024HX28
5C024HX50
(57)【要約】
【課題】ズーム領域又はＲＯＩ領域に対して高解像度の位相データを生成できるイメージセンサーを提供する。
【解決手段】本発明によるイメージセンサーは、行及び列方向に配列される複数のピクセルを含むピクセルアレイと、ピクセルアレイから受信したセンシング信号に基づいて、イメージデータ及び位相データを生成する読出し回路と、を有し、読出し回路は、外部から受信した対象領域情報（Ｔａｒｇｅｔ Ａｒｅａ Ｉｎｆｏｒｍａｔｉｏｎ：ＴＡＩ）に応じて、互いに異なる長さの位相データを出力し、対象領域情報（ＴＡＩ）は、ズーム領域又はＲＯＩ（Ｒｅｇｉｏｎ Ｏｆ Ｉｎｔｅｒｅｓｔ）領域に対する情報である。
【選択図】図１
【解決手段】本発明によるイメージセンサーは、行及び列方向に配列される複数のピクセルを含むピクセルアレイと、ピクセルアレイから受信したセンシング信号に基づいて、イメージデータ及び位相データを生成する読出し回路と、を有し、読出し回路は、外部から受信した対象領域情報（Ｔａｒｇｅｔ Ａｒｅａ Ｉｎｆｏｒｍａｔｉｏｎ：ＴＡＩ）に応じて、互いに異なる長さの位相データを出力し、対象領域情報（ＴＡＩ）は、ズーム領域又はＲＯＩ（Ｒｅｇｉｏｎ Ｏｆ Ｉｎｔｅｒｅｓｔ）領域に対する情報である。
【選択図】図１
【特許請求の範囲】
【請求項1】
行及び列方向に配列される複数のピクセルを含むピクセルアレイと、
前記ピクセルアレイから受信したセンシング信号に基づいて、イメージデータ及び位相データを生成する読出し回路と、を有し、
前記読出し回路は、外部から受信した対象領域情報（Ｔａｒｇｅｔ Ａｒｅａ Ｉｎｆｏｒｍａｔｉｏｎ：ＴＡＩ）に応じて、互いに異なる長さの位相データを出力し、
前記対象領域情報（ＴＡＩ）は、ズーム領域又はＲＯＩ（Ｒｅｇｉｏｎ Ｏｆ Ｉｎｔｅｒｅｓｔ）領域に対する情報であることを特徴とするイメージセンサー。
前記ピクセルアレイから受信したセンシング信号に基づいて、イメージデータ及び位相データを生成する読出し回路と、を有し、
前記読出し回路は、外部から受信した対象領域情報（Ｔａｒｇｅｔ Ａｒｅａ Ｉｎｆｏｒｍａｔｉｏｎ：ＴＡＩ）に応じて、互いに異なる長さの位相データを出力し、
前記対象領域情報（ＴＡＩ）は、ズーム領域又はＲＯＩ（Ｒｅｇｉｏｎ Ｏｆ Ｉｎｔｅｒｅｓｔ）領域に対する情報であることを特徴とするイメージセンサー。
【請求項2】
クロップズームモード（ｃｒｏｐ ｚｏｏｍ ｍｏｄｅ）でのイメージデータの長さと比較した位相データの長さの比率は、フルモード（ｆｕｌｌ ｍｏｄｅ）での前記イメージデータの長さと比較した位相データの長さの比率より大きいことを特徴とする請求項１に記載のイメージセンサー。
【請求項3】
前記ＲＯＩ領域に対する位相データの長さは、前記ＲＯＩ領域以外の領域に対する位相データの長さより長いことを特徴とする請求項１に記載のイメージセンサー。
【請求項4】
外部から受信した対象領域情報に基づいて、前記位相データの長さが可変されるように前記読出し回路を制御する位相データ可変モジュールをさらに有し、
前記位相データ可変モジュールは、前記対象領域情報に基づいて、前記ピクセルアレイで第１カーネル及び前記第１カーネルと異なる第２カーネルを設定し、
前記第１カーネルの一部と前記第２カーネルの一部は、互いに重畳することを特徴とする請求項１に記載のイメージセンサー。
前記位相データ可変モジュールは、前記対象領域情報に基づいて、前記ピクセルアレイで第１カーネル及び前記第１カーネルと異なる第２カーネルを設定し、
前記第１カーネルの一部と前記第２カーネルの一部は、互いに重畳することを特徴とする請求項１に記載のイメージセンサー。
【請求項5】
前記第１カーネルは、前記ピクセルアレイの第１列に配置される第１ピクセルと、第２列に配置される第２ピクセルと、を含み、
前記第２カーネルは、前記ピクセルアレイの前記第２列に配置される前記第２ピクセルと、第３列に配置される第３ピクセルと、を含むことを特徴とする請求項４に記載のイメージセンサー。
前記第２カーネルは、前記ピクセルアレイの前記第２列に配置される前記第２ピクセルと、第３列に配置される第３ピクセルと、を含むことを特徴とする請求項４に記載のイメージセンサー。
【請求項6】
前記読出し回路は、前記第１ピクセル及び前記第２ピクセルから生成される位相信号に対するビニング動作を通じて第１位相データを生成し、
前記第２ピクセル及び前記第３ピクセルから生成される位相信号に対するビニング動作を通じて前記第１位相データと異なる第２位相データを生成することを特徴とする請求項５に記載のイメージセンサー。
前記第２ピクセル及び前記第３ピクセルから生成される位相信号に対するビニング動作を通じて前記第１位相データと異なる第２位相データを生成することを特徴とする請求項５に記載のイメージセンサー。
【請求項7】
前記第１列に配置される前記第１ピクセルに対応する第１サブアナログ－デジタルコンバータと、
前記第２列に配置される前記第２ピクセルに対応する第２サブアナログ－デジタルコンバータと、
前記第３列に配置される前記第３ピクセルに対応する第３サブアナログ－デジタルコンバータと、をさらに有し、
前記読出し回路は、前記第１サブアナログ－デジタルコンバータ及び前記第２サブアナログ－デジタルコンバータに対応する第１サブ位相データ生成モジュールと、
前記第２サブアナログ－デジタルコンバータ及び前記第３サブアナログ－デジタルコンバータに対応する第２サブ位相データ生成モジュールと、を含むことを特徴とする請求項５に記載のイメージセンサー。
前記第２列に配置される前記第２ピクセルに対応する第２サブアナログ－デジタルコンバータと、
前記第３列に配置される前記第３ピクセルに対応する第３サブアナログ－デジタルコンバータと、をさらに有し、
前記読出し回路は、前記第１サブアナログ－デジタルコンバータ及び前記第２サブアナログ－デジタルコンバータに対応する第１サブ位相データ生成モジュールと、
前記第２サブアナログ－デジタルコンバータ及び前記第３サブアナログ－デジタルコンバータに対応する第２サブ位相データ生成モジュールと、を含むことを特徴とする請求項５に記載のイメージセンサー。
【請求項8】
前記位相データ可変モジュールは、前記対象領域情報に基づいて、前記ピクセルアレイで第１カーネル及び前記第１カーネルと異なる第２カーネルを設定し、
前記第１カーネルに含まれるピクセルと前記第２カーネルに含まれるピクセルは、互いに異なる行及び互いに異なる列に配置されることを特徴とする請求項４に記載のイメージセンサー。
前記第１カーネルに含まれるピクセルと前記第２カーネルに含まれるピクセルは、互いに異なる行及び互いに異なる列に配置されることを特徴とする請求項４に記載のイメージセンサー。
【請求項9】
前記位相データ可変モジュールは、前記対象領域情報に基づいて、前記ピクセルアレイで第３カーネル及び第４カーネルをさらに設定し、
前記第１カーネルに含まれるピクセル及び前記第３カーネルに含まれるピクセルは、同一の行に配置され、
前記第２カーネルに含まれるピクセル及び前記第４カーネルに含まれるピクセルは、同一の行に配置されることを特徴とする請求項８に記載のイメージセンサー。
前記第１カーネルに含まれるピクセル及び前記第３カーネルに含まれるピクセルは、同一の行に配置され、
前記第２カーネルに含まれるピクセル及び前記第４カーネルに含まれるピクセルは、同一の行に配置されることを特徴とする請求項８に記載のイメージセンサー。
【請求項10】
前記第１カーネルに含まれるピクセル及び前記第３カーネルに含まれるピクセルは、互いに異なる列に配置され、
前記第２カーネルに含まれるピクセル及び前記第４カーネルに含まれるピクセルは、互いに異なる列に配置されることを特徴とする請求項９に記載のイメージセンサー。
前記第２カーネルに含まれるピクセル及び前記第４カーネルに含まれるピクセルは、互いに異なる列に配置されることを特徴とする請求項９に記載のイメージセンサー。
【請求項11】
前記ピクセルアレイと前記読出し回路との間に接続され、前記位相データ可変モジュールの制御に応答してビニング動作を実行するビニングブロックをさらに有することを特徴とする請求項４に記載のイメージセンサー。
【請求項12】
前記ビニングブロックは、第１カラムライン及び第２カラムラインに電気的に接続され、前記第１カラムラインから受信したアナログ位相信号及び前記第２カラムラインから受信したアナログ位相信号に対するビニング動作を実行する第１平均化ブロックと、
前記第２カラムライン及び第３カラムラインに電気的に接続され、前記第２カラムラインから受信したアナログ位相信号及び前記第３カラムラインから受信したアナログ位相信号に対するビニング動作を実行する第２平均化ブロックと、
前記第１平均化ブロックに接続される第１スイッチと、
前記第２平均化ブロックに接続される第２スイッチと、を含み、
前記第１スイッチ及び前記第２スイッチは、位相データ生成モジュールに制御に応じて選択的にターンオンされることを特徴とする請求項１１に記載のイメージセンサー。
前記第２カラムライン及び第３カラムラインに電気的に接続され、前記第２カラムラインから受信したアナログ位相信号及び前記第３カラムラインから受信したアナログ位相信号に対するビニング動作を実行する第２平均化ブロックと、
前記第１平均化ブロックに接続される第１スイッチと、
前記第２平均化ブロックに接続される第２スイッチと、を含み、
前記第１スイッチ及び前記第２スイッチは、位相データ生成モジュールに制御に応じて選択的にターンオンされることを特徴とする請求項１１に記載のイメージセンサー。
【請求項13】
前記第１スイッチに対応する第１サブアナログ－デジタルコンバータと、
前記第２スイッチに対応する第２サブアナログ－デジタルコンバータと、をさらに有し、
前記第１スイッチは、ターンオンされて前記第１平均化ブロックの出力を前記第１サブアナログ－デジタルコンバータに伝達し、
前記第２スイッチは、ターンオンされて前記第２平均化ブロックの出力を前記第２サブアナログ－デジタルコンバータに伝達することを特徴とする請求項１２に記載のイメージセンサー。
前記第２スイッチに対応する第２サブアナログ－デジタルコンバータと、をさらに有し、
前記第１スイッチは、ターンオンされて前記第１平均化ブロックの出力を前記第１サブアナログ－デジタルコンバータに伝達し、
前記第２スイッチは、ターンオンされて前記第２平均化ブロックの出力を前記第２サブアナログ－デジタルコンバータに伝達することを特徴とする請求項１２に記載のイメージセンサー。
【請求項14】
前記ビニングブロックは、前記第１カラムライン及び前記第１スイッチに対応し、前記位相データ生成モジュールの制御に応じて選択的に前記第１スイッチに接続される第１選択回路と、
前記第２カラムライン及び前記第２スイッチに対応し、前記位相データ生成モジュールの制御に応じて選択的に前記第２スイッチに接続される第２選択回路と、をさらに含むことを特徴とする請求項１３に記載のイメージセンサー。
前記第２カラムライン及び前記第２スイッチに対応し、前記位相データ生成モジュールの制御に応じて選択的に前記第２スイッチに接続される第２選択回路と、をさらに含むことを特徴とする請求項１３に記載のイメージセンサー。
【請求項15】
行及び列方向に配列される複数のピクセルを含むピクセルアレイと、
前記ピクセルアレイから受信したセンシング信号に基づいて、イメージデータ及び位相データを生成する読出し回路と、を有し、
クロップズームモードでのイメージデータの長さと比較した位相データの長さの比率は、フルモードでの前記イメージデータの長さと比較した位相データの長さの比率より大きいことを特徴とするイメージセンサー。
前記ピクセルアレイから受信したセンシング信号に基づいて、イメージデータ及び位相データを生成する読出し回路と、を有し、
クロップズームモードでのイメージデータの長さと比較した位相データの長さの比率は、フルモードでの前記イメージデータの長さと比較した位相データの長さの比率より大きいことを特徴とするイメージセンサー。
【請求項16】
外部から受信したズームコマンド及びズーム領域情報に基づいて、前記ピクセルアレイで、第１カーネル及び前記第１カーネルと異なる第２カーネルを設定する位相データ可変モジュールをさらに有し、
前記クロップズームモードで、前記第１カーネルの一部と前記第２カーネルの一部は、互いに重畳することを特徴とする請求項１５に記載のイメージセンサー。
前記クロップズームモードで、前記第１カーネルの一部と前記第２カーネルの一部は、互いに重畳することを特徴とする請求項１５に記載のイメージセンサー。
【請求項17】
前記フルモードで、前記第１カーネルと前記第２カーネルは、互いに重畳しないことを特徴とする請求項１６に記載のイメージセンサー。
【請求項18】
行及び列方向に配列される複数のピクセルを含むピクセルアレイと、
前記ピクセルアレイから受信したセンシング信号に基づいて、イメージデータ及び位相データを生成する読出し回路と、を有し、
ＲＯＩ領域に対する位相データの長さは、前記ＲＯＩ領域以外の領域に対する位相データの長さより長いことを特徴とするイメージセンサー。
前記ピクセルアレイから受信したセンシング信号に基づいて、イメージデータ及び位相データを生成する読出し回路と、を有し、
ＲＯＩ領域に対する位相データの長さは、前記ＲＯＩ領域以外の領域に対する位相データの長さより長いことを特徴とするイメージセンサー。
【請求項19】
外部から受信したＲＯＩ領域情報に基づいて前記ＲＯＩ領域に対する位相データの長さが前記ＲＯＩ領域以外の領域に対する位相データの長さより長くなるように前記読出し回路を制御する位相データ可変モジュールをさらに有し、
前記位相データ可変モジュールは、前記ピクセルアレイで、前記ＲＯＩ領域に対応する第１カーネル及び前記第１カーネルと異なる第２カーネルを設定し、
前記第１カーネルの一部と前記第２カーネルの一部は、互いに重畳することを特徴とする請求項１８に記載のイメージセンサー。
前記位相データ可変モジュールは、前記ピクセルアレイで、前記ＲＯＩ領域に対応する第１カーネル及び前記第１カーネルと異なる第２カーネルを設定し、
前記第１カーネルの一部と前記第２カーネルの一部は、互いに重畳することを特徴とする請求項１８に記載のイメージセンサー。
【請求項20】
前記位相データ可変モジュールは、前記ピクセルアレイで、前記ＲＯＩ領域以外の領域に対する第３カーネル及び第４カーネルを設定し、
前記第３カーネルと前記第４カーネルは、互いに重畳しないことを特徴とする請求項１９に記載のイメージセンサー。
前記第３カーネルと前記第４カーネルは、互いに重畳しないことを特徴とする請求項１９に記載のイメージセンサー。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はイメージセンサーに関し、特に、自動焦点機能を支援するイメージセンサーに関する。
【背景技術】
【0002】
ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサーは、ＣＭＯＳ工程を利用して製造されるイメージ撮像素子である。
ＣＭＯＳイメージセンサーは、高電圧アナログ回路を含むＣＣＤイメージセンサーと比較して製造単価が低くてピクセル（ｐｉｘｅｌ）のサイズが小さいので、消費電力が少ないという長所がある。
また、ＣＭＯＳイメージセンサーの性能が向上するにつれて、ＣＭＯＳイメージセンサーは、スマートフォン、タブレットＰＣ、又はデジタルカメラ等のようなモバイル電子装置で広く使用されている。
ＣＭＯＳイメージセンサーは、高電圧アナログ回路を含むＣＣＤイメージセンサーと比較して製造単価が低くてピクセル（ｐｉｘｅｌ）のサイズが小さいので、消費電力が少ないという長所がある。
また、ＣＭＯＳイメージセンサーの性能が向上するにつれて、ＣＭＯＳイメージセンサーは、スマートフォン、タブレットＰＣ、又はデジタルカメラ等のようなモバイル電子装置で広く使用されている。
【0003】
近年では、カメラのようなデジタル映像撮像装置で自動焦点調節機能が提供されており、これを実現するために撮影レンズの焦点調節状態を検出する必要がある。
自動焦点機能のためにイメージセンサーとは別に焦点検出のための素子を含む場合には、デジタル映像撮像装置を製造するために費用が追加的に増大するか、或いは装置の全体サイズが大きくなるという問題が発生する可能性があり、したがって、映像撮像機能と自動焦点機能（以下、ＡＦ機能）を共に実行できる自動焦点イメージセンサーが研究、開発が課題となっている。
特に、デジタルズーム動作やＲＯＩ動作を支援する場合に、ズーム領域又はＲＯＩ領域に対して正確なＡＦ機能のために高解像度の位相データを提供する必要がある。
自動焦点機能のためにイメージセンサーとは別に焦点検出のための素子を含む場合には、デジタル映像撮像装置を製造するために費用が追加的に増大するか、或いは装置の全体サイズが大きくなるという問題が発生する可能性があり、したがって、映像撮像機能と自動焦点機能（以下、ＡＦ機能）を共に実行できる自動焦点イメージセンサーが研究、開発が課題となっている。
特に、デジタルズーム動作やＲＯＩ動作を支援する場合に、ズーム領域又はＲＯＩ領域に対して正確なＡＦ機能のために高解像度の位相データを提供する必要がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第１０、９９８，３５６号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は上記従来のイメージセンサーにおける課題に鑑みてなされたものであって、本発明の目的は、ズーム領域又はＲＯＩ領域に対して、高解像度の位相データを生成できるイメージセンサーを提供することにある。
【課題を解決するための手段】
【0006】
上記目的を達成するためになされた本発明によるイメージセンサーは、行及び列方向に配列される複数のピクセルを含むピクセルアレイと、前記ピクセルアレイから受信したセンシング信号に基づいて、イメージデータ及び位相データを生成する読出し回路と、を有し、前記読出し回路は、外部から受信した対象領域情報（Ｔａｒｇｅｔ Ａｒｅａ Ｉｎｆｏｒｍａｔｉｏｎ：ＴＡＩ）に応じて、互いに異なる長さの位相データを出力し、前記対象領域情報（ＴＡＩ）は、ズーム領域又はＲＯＩ（Ｒｅｇｉｏｎ Ｏｆ Ｉｎｔｅｒｅｓｔ）領域に対する情報であることを特徴とする。
【0007】
クロップズームモード（ｃｒｏｐ ｚｏｏｍ ｍｏｄｅ）でのイメージデータの長さと比較した位相データの長さの比率は、フルモード（ｆｕｌｌ ｍｏｄｅ）での前記イメージデータの長さと比較した位相データの長さの比率より大きいことが好ましい。
ＲＯＩ領域（Ｒｅｇｉｏｎ Ｏｆ Ｉｎｔｅｒｅｓｔ）に対する位相データの長さは、前記ＲＯＩ領域以外の領域に対する位相データの長さより長いことが好ましい。
外部から受信した対象領域情報に基づいて、前記位相データの長さが可変されるように前記読出し回路を制御する位相データ可変モジュールをさらに有し、前記位相データ可変モジュールは、前記対象領域情報に基づいて、前記ピクセルアレイで第１カーネル及び前記第１カーネルと異なる第２カーネルを設定し、前記第１カーネルの一部と前記第２カーネルの一部は、互いに重畳することが好ましい。
前記第１カーネルは、前記ピクセルアレイの第１列に配置される第１ピクセルと、第２列に配置される第２ピクセルと、を含み、前記第２カーネルは、前記ピクセルアレイの前記第２列に配置される前記第２ピクセルと、第３列に配置される第３ピクセルと、を含むことが好ましい。
前記読出し回路は、前記第１ピクセル及び前記第２ピクセルから生成される位相信号に対するビニング動作を通じて第１位相データを生成し、前記第２ピクセル及び前記第３ピクセルから生成される位相信号に対するビニング動作を通じて前記第１位相データと異なる第２位相データを生成することが好ましい。
前記第１列に配置される前記第１ピクセルに対応する第１サブアナログ－デジタルコンバータと、前記第２列に配置される前記第２ピクセルに対応する第２サブアナログ－デジタルコンバータと、前記第３列に配置される前記第３ピクセルに対応する第３サブアナログ－デジタルコンバータと、をさらに有し、前記読出し回路は、前記第１サブアナログ－デジタルコンバータ及び前記第２サブアナログ－デジタルコンバータに対応する第１サブ位相データ生成モジュールと、前記第２サブアナログ－デジタルコンバータ及び前記第３サブアナログ－デジタルコンバータに対応する第２サブ位相データ生成モジュールと、を含むことが好ましい。
ＲＯＩ領域（Ｒｅｇｉｏｎ Ｏｆ Ｉｎｔｅｒｅｓｔ）に対する位相データの長さは、前記ＲＯＩ領域以外の領域に対する位相データの長さより長いことが好ましい。
外部から受信した対象領域情報に基づいて、前記位相データの長さが可変されるように前記読出し回路を制御する位相データ可変モジュールをさらに有し、前記位相データ可変モジュールは、前記対象領域情報に基づいて、前記ピクセルアレイで第１カーネル及び前記第１カーネルと異なる第２カーネルを設定し、前記第１カーネルの一部と前記第２カーネルの一部は、互いに重畳することが好ましい。
前記第１カーネルは、前記ピクセルアレイの第１列に配置される第１ピクセルと、第２列に配置される第２ピクセルと、を含み、前記第２カーネルは、前記ピクセルアレイの前記第２列に配置される前記第２ピクセルと、第３列に配置される第３ピクセルと、を含むことが好ましい。
前記読出し回路は、前記第１ピクセル及び前記第２ピクセルから生成される位相信号に対するビニング動作を通じて第１位相データを生成し、前記第２ピクセル及び前記第３ピクセルから生成される位相信号に対するビニング動作を通じて前記第１位相データと異なる第２位相データを生成することが好ましい。
前記第１列に配置される前記第１ピクセルに対応する第１サブアナログ－デジタルコンバータと、前記第２列に配置される前記第２ピクセルに対応する第２サブアナログ－デジタルコンバータと、前記第３列に配置される前記第３ピクセルに対応する第３サブアナログ－デジタルコンバータと、をさらに有し、前記読出し回路は、前記第１サブアナログ－デジタルコンバータ及び前記第２サブアナログ－デジタルコンバータに対応する第１サブ位相データ生成モジュールと、前記第２サブアナログ－デジタルコンバータ及び前記第３サブアナログ－デジタルコンバータに対応する第２サブ位相データ生成モジュールと、を含むことが好ましい。
【0008】
前記位相データ可変モジュールは、前記対象領域情報に基づいて、前記ピクセルアレイで第１カーネル及び前記第１カーネルと異なる第２カーネルを設定し、前記第１カーネルに含まれるピクセルと前記第２カーネルに含まれるピクセルは、互いに異なる行及び互いに異なる列に配置されることが好ましい。
前記位相データ可変モジュールは、前記対象領域情報に基づいて、前記ピクセルアレイで第３カーネル及び第４カーネルをさらに設定し、前記第１カーネルに含まれるピクセル及び前記第３カーネルに含まれるピクセルは、同一の行に配置され、前記第２カーネルに含まれるピクセル及び前記第４カーネルに含まれるピクセルは、同一の行に配置されることが好ましい。
前記第１カーネルに含まれるピクセル及び前記第３カーネルに含まれるピクセルは、互いに異なる列に配置され、前記第２カーネルに含まれるピクセル及び前記第４カーネルに含まれるピクセルは、互いに異なる列に配置されることが好ましい。
前記ピクセルアレイと前記読出し回路との間に接続され、前記位相データ可変モジュールの制御に応答してビニング動作を実行するビニングブロックをさらに有することが好ましい。
前記ビニングブロックは、第１カラムライン及び第２カラムラインに電気的に接続され、前記第１カラムラインから受信したアナログ位相信号及び前記第２カラムラインから受信したアナログ位相信号に対するビニング動作を実行する第１平均化ブロックと、前記第２カラムライン及び第３カラムラインに電気的に接続され、前記第２カラムラインから受信したアナログ位相信号及び前記第３カラムラインから受信したアナログ位相信号に対するビニング動作を実行する第２平均化ブロックと、前記第１平均化ブロックに接続される第１スイッチと、前記第２平均化ブロックに接続される第２スイッチと、を含み、前記第１スイッチ及び前記第２スイッチは、位相データ生成モジュールに制御に応じて選択的にターンオンされることが好ましい。
前記第１スイッチに対応する第１サブアナログ－デジタルコンバータと、前記第２スイッチに対応する第２サブアナログ－デジタルコンバータと、をさらに有し、前記第１スイッチは、ターンオンされて前記第１平均化ブロックの出力を前記第１サブアナログ－デジタルコンバータに伝達し、前記第２スイッチは、ターンオンされて前記第２平均化ブロックの出力を前記第２サブアナログ－デジタルコンバータに伝達することが好ましい。
前記ビニングブロックは、前記第１カラムライン及び前記第１スイッチに対応し、前記位相データ生成モジュールの制御に応じて選択的に前記第１スイッチに接続される第１選択回路と、前記第２カラムライン及び前記第２スイッチに対応し、前記位相データ生成モジュールの制御に応じて選択的に前記第２スイッチに接続される第２選択回路と、をさらに含むことが好ましい。
前記位相データ可変モジュールは、前記対象領域情報に基づいて、前記ピクセルアレイで第３カーネル及び第４カーネルをさらに設定し、前記第１カーネルに含まれるピクセル及び前記第３カーネルに含まれるピクセルは、同一の行に配置され、前記第２カーネルに含まれるピクセル及び前記第４カーネルに含まれるピクセルは、同一の行に配置されることが好ましい。
前記第１カーネルに含まれるピクセル及び前記第３カーネルに含まれるピクセルは、互いに異なる列に配置され、前記第２カーネルに含まれるピクセル及び前記第４カーネルに含まれるピクセルは、互いに異なる列に配置されることが好ましい。
前記ピクセルアレイと前記読出し回路との間に接続され、前記位相データ可変モジュールの制御に応答してビニング動作を実行するビニングブロックをさらに有することが好ましい。
前記ビニングブロックは、第１カラムライン及び第２カラムラインに電気的に接続され、前記第１カラムラインから受信したアナログ位相信号及び前記第２カラムラインから受信したアナログ位相信号に対するビニング動作を実行する第１平均化ブロックと、前記第２カラムライン及び第３カラムラインに電気的に接続され、前記第２カラムラインから受信したアナログ位相信号及び前記第３カラムラインから受信したアナログ位相信号に対するビニング動作を実行する第２平均化ブロックと、前記第１平均化ブロックに接続される第１スイッチと、前記第２平均化ブロックに接続される第２スイッチと、を含み、前記第１スイッチ及び前記第２スイッチは、位相データ生成モジュールに制御に応じて選択的にターンオンされることが好ましい。
前記第１スイッチに対応する第１サブアナログ－デジタルコンバータと、前記第２スイッチに対応する第２サブアナログ－デジタルコンバータと、をさらに有し、前記第１スイッチは、ターンオンされて前記第１平均化ブロックの出力を前記第１サブアナログ－デジタルコンバータに伝達し、前記第２スイッチは、ターンオンされて前記第２平均化ブロックの出力を前記第２サブアナログ－デジタルコンバータに伝達することが好ましい。
前記ビニングブロックは、前記第１カラムライン及び前記第１スイッチに対応し、前記位相データ生成モジュールの制御に応じて選択的に前記第１スイッチに接続される第１選択回路と、前記第２カラムライン及び前記第２スイッチに対応し、前記位相データ生成モジュールの制御に応じて選択的に前記第２スイッチに接続される第２選択回路と、をさらに含むことが好ましい。
【0009】
また、上記目的を達成するためになされた本発明によるイメージセンサーは、行及び列方向に配列される複数のピクセルを含むピクセルアレイと、前記ピクセルアレイから受信したセンシング信号に基づいて、イメージデータ及び位相データを生成する読出し回路と、を有し、クロップズームモードでのイメージデータの長さと比較した位相データの長さの比率は、フルモードでの前記イメージデータの長さと比較した位相データの長さの比率より大きいことを特徴とする。
【0010】
外部から受信したズームコマンド及びズーム領域情報に基づいて、前記ピクセルアレイで、第１カーネル及び前記第１カーネルと異なる第２カーネルを設定する位相データ可変モジュールをさらに有し、前記クロップズームモードで、前記第１カーネルの一部と前記第２カーネルの一部は、互いに重畳することが好ましい。
前記フルモードで、前記第１カーネルと前記第２カーネルは、互いに重畳しないことが好ましい。
前記フルモードで、前記第１カーネルと前記第２カーネルは、互いに重畳しないことが好ましい。
【0011】
また、上記目的を達成するためになされた本発明によるイメージセンサーは、行及び列方向に配列される複数のピクセルを含むピクセルアレイと、前記ピクセルアレイから受信したセンシング信号に基づいて、イメージデータ及び位相データを生成する読出し回路と、を有し、ＲＯＩ領域に対する位相データの長さは、前記ＲＯＩ領域以外の領域に対する位相データの長さより長いことを特徴とする。
【0012】
外部から受信したＲＯＩ領域情報に基づいて前記ＲＯＩ領域に対する位相データの長さが前記ＲＯＩ領域以外の領域に対する位相データの長さより長くなるように前記読出し回路を制御する位相データ可変モジュールをさらに有し、前記位相データ可変モジュールは、前記ピクセルアレイで、前記ＲＯＩ領域に対応する第１カーネル及び前記第１カーネルと異なる第２カーネルを設定し、前記第１カーネルの一部と前記第２カーネルの一部は、互いに重畳することが好ましい。
前記位相データ可変モジュールは、前記ピクセルアレイで、前記ＲＯＩ領域以外の領域に対する第３カーネル及び第４カーネルを設定し、前記第３カーネルと前記第４カーネルは、互いに重畳しないことが好ましい。
前記位相データ可変モジュールは、前記ピクセルアレイで、前記ＲＯＩ領域以外の領域に対する第３カーネル及び第４カーネルを設定し、前記第３カーネルと前記第４カーネルは、互いに重畳しないことが好ましい。
【発明の効果】
【0013】
本発明に係るイメージセンサーによれば、ズーム動作及び／又はＲＯＩ動作の時に対象領域情報ＴＡＩに基づいて、ズーム領域及び／又はＲＯＩ領域に対応するピクセルのアドレス情報を確認し、ズーム領域及び／又はＲＯＩ領域に対応する位相データの長さを可変して高解像度の位相データを生成することができる。
【図面の簡単な説明】
【0014】
【図1】本発明の実施形態によるイメージ処理装置の概略構成を示すブロック図である。
【図2】本発明の一実施形態によるイメージセンサーの概略構成を示すブロック図である。
【図13】本発明の他の実施形態によるイメージセンサーの概略構成を示すブロック図である。
【図18】本発明の他の実施形態によるピクセルアレイの構造及びカーネル設定方法の一例を示す図である。
【図19】クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時のカーネルの設定方法の一例を説明するための図である。
【図20】クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時のカーネルの設定方法の他の例を説明するための図である。
【図21】クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時のカーネルの設定方法の他の例を説明するための図である。
【図22】本発明の他の実施形態によるピクセルアレイの構造及びカーネル設定方法の一例を説明するための図である。
【図23】クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時のカーネルの設定方法の他の例を説明するための図である。
【図24】本発明の他の実施形態によるピクセルアレイの構造及びカーネル設定方法の一例を説明するための図である。
【図26】クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時のカーネルの設定方法の他の例を説明するための図である。
【図27】デジタルズーム動作の時に位相データの長さを可変するイメージセンサーの一例を説明するための図である。
【図28】デジタルズーム動作の時に位相データの長さを可変するイメージセンサーの一例を説明するための図である。
【図29】デジタルズーム動作の時に位相データの長さを可変するイメージセンサーの一例を説明するための図である。
【図30】ＲＯＩ動作の時に位相データの長さを可変するイメージセンサーの一例を説明するための図である。
【発明を実施するための形態】
【0015】
次に、本発明に係るイメージセンサーを実施するための形態の具体例を図面を参照しながら説明する。
以下では、本発明の技術分野で通常の知識を有する者が本発明を容易に実施できる程度に、本発明の実施形態態が明確であり、詳細に記載される。
以下では、本発明の技術分野で通常の知識を有する者が本発明を容易に実施できる程度に、本発明の実施形態態が明確であり、詳細に記載される。
【0016】
［位相データの長さを可変できるイメージ処理装置］
図１は、本発明の実施形態によるイメージ処理装置の概略構成を示すブロック図である。
本発明の実施形態によるイメージ処理装置１０は、ズーム動作及び／又はＲＯＩ動作を支援する。
ズーム動作及び／又はＲＯＩ動作の時に、イメージ処理装置１０は、位相データの長さを可変して高解像度の位相データを生成する。
したがって、ズーム領域及び／又はＲＯＩ領域に対する正確なＡＦ機能が提供される。
図１は、本発明の実施形態によるイメージ処理装置の概略構成を示すブロック図である。
本発明の実施形態によるイメージ処理装置１０は、ズーム動作及び／又はＲＯＩ動作を支援する。
ズーム動作及び／又はＲＯＩ動作の時に、イメージ処理装置１０は、位相データの長さを可変して高解像度の位相データを生成する。
したがって、ズーム領域及び／又はＲＯＩ領域に対する正確なＡＦ機能が提供される。
【0017】
図１を参照すると、イメージ処理装置１０は、イメージプロセッサ２００及びイメージセンサー１００を含む。
イメージプロセッサ２００は、イメージセンサー１００によってセンシングされたイメージデータを人の目に適合するように処理する。
イメージプロセッサ２００は、処理されたイメージデータをディスプレー装置に出力する。
例えば、イメージプロセッサ２００は、デジタル信号プロセッサ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ：ＤＳＰ）、イメージ信号プロセッサ（Ｉｍａｇｅ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ：ＩＳＰ）又はアプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ：ＡＰ）の中のいずれか１つで具現され得る。
イメージプロセッサ２００は、イメージセンサー１００によってセンシングされたイメージデータを人の目に適合するように処理する。
イメージプロセッサ２００は、処理されたイメージデータをディスプレー装置に出力する。
例えば、イメージプロセッサ２００は、デジタル信号プロセッサ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ：ＤＳＰ）、イメージ信号プロセッサ（Ｉｍａｇｅ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ：ＩＳＰ）又はアプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ：ＡＰ）の中のいずれか１つで具現され得る。
【0018】
イメージプロセッサ２００は、使用者或いはホストからデジタルズーム動作を要請するデジタルズームコマンド（ＣＭＤ＿ＤＺ）又はＲＯＩ動作を要請するＲＯＩコマンド（ＣＭＤ＿ＲＯＩ）を受信する。
ここで、デジタルズームコマンド（ＣＭＤ＿ＤＺ）又はＲＯＩコマンド（ＣＭＤ＿ＲＯＩ）には拡大しようとするズーム領域又はフォーカシングしようとするＲＯＩ領域に対する情報が含まれる。
ズーム領域に対する情報は、例えばフィンガーピンチ－ツ－ズーム動作（ｆｉｎｇｅｒ ｐｉｎｃｈ－ｔｏ－ｚｏｏｍ ｏｐｅｒａｔｉｏｎ）での所定の領域のピクセルアドレスを含む。
ＲＯＩ領域に対する情報は、例えば、フィンガータッチ自動焦点動作（ｆｉｎｇｅｒ ｔｏｕｃｈ ａｕｔｏ ｆｏｃｕｓ ｏｐｅｒａｔｉｏｎ）での所定の領域のピクセルアドレスを含む。
ズーム領域又はＲＯＩ領域に対する情報は、例えば、対象領域情報（Ｔａｒｇｅｔ Ａｒｅａ Ｉｎｆｏｒｍａｔｉｏｎ：ＴＡＩ）と称される。
イメージプロセッサ２００は、対象領域情報ＴＡＩをイメージセンサー１００に提供する。
ここで、デジタルズームコマンド（ＣＭＤ＿ＤＺ）又はＲＯＩコマンド（ＣＭＤ＿ＲＯＩ）には拡大しようとするズーム領域又はフォーカシングしようとするＲＯＩ領域に対する情報が含まれる。
ズーム領域に対する情報は、例えばフィンガーピンチ－ツ－ズーム動作（ｆｉｎｇｅｒ ｐｉｎｃｈ－ｔｏ－ｚｏｏｍ ｏｐｅｒａｔｉｏｎ）での所定の領域のピクセルアドレスを含む。
ＲＯＩ領域に対する情報は、例えば、フィンガータッチ自動焦点動作（ｆｉｎｇｅｒ ｔｏｕｃｈ ａｕｔｏ ｆｏｃｕｓ ｏｐｅｒａｔｉｏｎ）での所定の領域のピクセルアドレスを含む。
ズーム領域又はＲＯＩ領域に対する情報は、例えば、対象領域情報（Ｔａｒｇｅｔ Ａｒｅａ Ｉｎｆｏｒｍａｔｉｏｎ：ＴＡＩ）と称される。
イメージプロセッサ２００は、対象領域情報ＴＡＩをイメージセンサー１００に提供する。
【0019】
イメージセンサー１００は、イメージプロセッサ２００の制御に応じてレンズを通じて撮像された対象物の光の強さをセンシングする。
イメージセンサー１００は、センシングした光の強さをデジタル形態のイメージデータに変更してイメージプロセッサ２００に出力する。
また、イメージセンサー１００は、撮像された対象物の光の位相差をセンシングする。
イメージセンサー１００は、センシングした光の位相差をデジタル形態の位相データに変更し、これをイメージプロセッサ２００に出力する。
このために、イメージセンサー１００は、ピクセルアレイ１１０及び位相データ可変モジュール１６０を含む。
イメージセンサー１００は、センシングした光の強さをデジタル形態のイメージデータに変更してイメージプロセッサ２００に出力する。
また、イメージセンサー１００は、撮像された対象物の光の位相差をセンシングする。
イメージセンサー１００は、センシングした光の位相差をデジタル形態の位相データに変更し、これをイメージプロセッサ２００に出力する。
このために、イメージセンサー１００は、ピクセルアレイ１１０及び位相データ可変モジュール１６０を含む。
【0020】
ピクセルアレイ１１０は、行及び列方向に配列された複数のピクセルを含む。
複数のピクセルの各々は、例えば、光量又は光の強さに応じて電荷を生成及び蓄積する光感知素子を含む。
位相データ可変モジュール１６０は、対象領域情報ＴＡＩに基づいて、複数のピクセルの中でズーム領域及び／又はＲＯＩ領域に対応するピクセルのアドレス情報を確認する。
位相データ可変モジュール１６０は、ズーム領域及び／又はＲＯＩ領域に対応するピクセルの中で各カーネル（ｋｅｒｎｅｌ）に属するピクセルを選択する。
各カーネルに属するピクセルから生成されたアナログ信号又はデジタル信号をビニング（ｂｉｎｎｉｎｇ）することによって、イメージセンサー１００は、ズーム領域／又はＲＯＩ領域に対する位相データを生成する。
複数のピクセルの各々は、例えば、光量又は光の強さに応じて電荷を生成及び蓄積する光感知素子を含む。
位相データ可変モジュール１６０は、対象領域情報ＴＡＩに基づいて、複数のピクセルの中でズーム領域及び／又はＲＯＩ領域に対応するピクセルのアドレス情報を確認する。
位相データ可変モジュール１６０は、ズーム領域及び／又はＲＯＩ領域に対応するピクセルの中で各カーネル（ｋｅｒｎｅｌ）に属するピクセルを選択する。
各カーネルに属するピクセルから生成されたアナログ信号又はデジタル信号をビニング（ｂｉｎｎｉｎｇ）することによって、イメージセンサー１００は、ズーム領域／又はＲＯＩ領域に対する位相データを生成する。
【0021】
本発明の実施形態において、位相データ可変モジュール１６０は、同一のカラーに対応するピクセルの数が互いに同一であるように各カーネルを設定する。
再び言えば、特定カラー（例えば、グリーン）に対応するピクセルの数が、各々のカーネルで全て同一であるように、位相データ可変モジュール１６０は、各カーネルを設定する。
仮に、同一のカラーに対応するピクセルの数がカーネルごとに互いに異なると、カラー差による信号レベルの差が発生する可能性がある。
本発明の実施形態による位相データ可変モジュール１６０は、同一のカラーに対応するピクセルの数が互いに同一であるように各カーネルを設定することによって、このようなカラーによる信号レベルの差を防止することができる。
また、本発明の実施形態において、位相データ可変モジュール１６０は、対象領域情報ＴＡＩに基づいて、ピクセルアレイ１１０のカーネルの数を異なるように設定することができる。
したがって、位相データの長さが可変されて、ズーム領域及び／又はＲＯＩ領域に対する高解像度の位相データが設定される。
再び言えば、特定カラー（例えば、グリーン）に対応するピクセルの数が、各々のカーネルで全て同一であるように、位相データ可変モジュール１６０は、各カーネルを設定する。
仮に、同一のカラーに対応するピクセルの数がカーネルごとに互いに異なると、カラー差による信号レベルの差が発生する可能性がある。
本発明の実施形態による位相データ可変モジュール１６０は、同一のカラーに対応するピクセルの数が互いに同一であるように各カーネルを設定することによって、このようなカラーによる信号レベルの差を防止することができる。
また、本発明の実施形態において、位相データ可変モジュール１６０は、対象領域情報ＴＡＩに基づいて、ピクセルアレイ１１０のカーネルの数を異なるように設定することができる。
したがって、位相データの長さが可変されて、ズーム領域及び／又はＲＯＩ領域に対する高解像度の位相データが設定される。
【0022】
一例として、クロップズームモード（ｃｒｏｐ ｚｏｏｍ ｍｏｄｅ）の場合、位相データ可変モジュール１６０は、対象領域情報ＴＡＩに基づいて、ズーム領域に対応するカーネルの数がフルモード（ｆｕｌｌ ｍｏｄｅ）でのカーネルの数より多いように設定する。
したがって、クロップズームモードでのイメージデータの長さに比べて位相データの長さの比率（即ち、位相データの長さ／イメージデータの長さ）は、フルモードより大きくなり、ズーム領域に対する高解像度の位相データが生成される。
例えば、フルモードは、イメージセンサーの全体ピクセルアレイが読出しされるか、或いは、処理される時のモードを指称し、クロップズームモードは、イメージセンサーの全体ピクセルアレイより小さい領域（例えば、切り取られた領域（ｃｒｏｐｐｅｄ ｐｏｒｔｉｏｎ）又は拡大された領域（ｚｏｏｍｅｄ ｐｏｒｔｉｏｎ））が読み出されるか、或いは処理される時のモードを称する。
したがって、クロップズームモードでのイメージデータの長さに比べて位相データの長さの比率（即ち、位相データの長さ／イメージデータの長さ）は、フルモードより大きくなり、ズーム領域に対する高解像度の位相データが生成される。
例えば、フルモードは、イメージセンサーの全体ピクセルアレイが読出しされるか、或いは、処理される時のモードを指称し、クロップズームモードは、イメージセンサーの全体ピクセルアレイより小さい領域（例えば、切り取られた領域（ｃｒｏｐｐｅｄ ｐｏｒｔｉｏｎ）又は拡大された領域（ｚｏｏｍｅｄ ｐｏｒｔｉｏｎ））が読み出されるか、或いは処理される時のモードを称する。
【0023】
一例として、ＲＯＩ動作の時に、位相データ可変モジュール１６０は、対象領域情報ＴＡＩに基づいて、ＲＯＩ領域に対応するカーネルの数が他の領域に対応するカーネルの数より多いように設定することができる。
したがって、ＲＯＩ領域に対応する位相データの長さが他の領域の位相データの長さより長くなり、ＲＯＩ領域に対する高解像度の位相データが生成される。
以上で説明したように、本発明の実施形態によるイメージ処理装置１０は、ズーム動作及び／又はＲＯＩ動作の時に対象領域情報ＴＡＩに基づいて、ズーム領域及び／又はＲＯＩ領域に対応するピクセルのアドレス情報を確認し、ズーム領域及び／又はＲＯＩ領域に対応する位相データの長さを可変して高解像度の位相データを生成することができる。
したがって、正確なＡＦ機能が提供することができる。
したがって、ＲＯＩ領域に対応する位相データの長さが他の領域の位相データの長さより長くなり、ＲＯＩ領域に対する高解像度の位相データが生成される。
以上で説明したように、本発明の実施形態によるイメージ処理装置１０は、ズーム動作及び／又はＲＯＩ動作の時に対象領域情報ＴＡＩに基づいて、ズーム領域及び／又はＲＯＩ領域に対応するピクセルのアドレス情報を確認し、ズーム領域及び／又はＲＯＩ領域に対応する位相データの長さを可変して高解像度の位相データを生成することができる。
したがって、正確なＡＦ機能が提供することができる。
【0024】
［デジタル信号を利用して位相データの長さを可変するイメージセンサー］
図２は、本発明の一実施形態によるイメージセンサー１００Ａの概略構成を示すブロック図である。
図２を参照すれば、イメージセンサー１００Ａは、ピクセルアレイ１１０、ロードライバー１２０、アナログ－デジタルコンバータ（ＡＤＣ）１３０、出力バッファ１４０、タイミングコントローラ１５０を含む。
図２は、本発明の一実施形態によるイメージセンサー１００Ａの概略構成を示すブロック図である。
図２を参照すれば、イメージセンサー１００Ａは、ピクセルアレイ１１０、ロードライバー１２０、アナログ－デジタルコンバータ（ＡＤＣ）１３０、出力バッファ１４０、タイミングコントローラ１５０を含む。
【0025】
ピクセルアレイ１１０は、複数のピクセルグループＰＧｓを含み、各ピクセルグループは同一のマイクロレンズＭＬを共有する少なくとも２つのピクセルＰＸｓを含む。
ピクセルアレイ１１０は、ロードライバー１２０からリセット信号ＲＳ、伝送信号ＴＳ、及び選択信号ＳＥＬのようなピクセル駆動信号を受信する。
ピクセルアレイ１１０は、受信したピクセル駆動信号の制御に応じて動作し、複数のピクセルは、各々光信号をアナログ信号に変換する。
各単位ピクセルによって生成されたアナログ信号は、複数のカラムラインＣＬｍを通じてアナログ－デジタルコンバータ１３０に提供される。
一実施形態において、複数のピクセルは、互いに異なるフォトダイオードＰＤが同一のフローティング拡散領域ＦＤを共有する共有ピクセル（Ｓｈａｒｅｄ Ｐｉｘｅｌｓ）構造であり得る。
但し、これは例示的なことであり、複数のピクセルＰＸの各々は、互いに異なるフローティング拡散領域ＦＤを具備してもよい。
各ピクセルによって生成されたアナログ信号は、イメージ情報及び位相情報を含む。
ピクセルアレイ１１０は、ロードライバー１２０からリセット信号ＲＳ、伝送信号ＴＳ、及び選択信号ＳＥＬのようなピクセル駆動信号を受信する。
ピクセルアレイ１１０は、受信したピクセル駆動信号の制御に応じて動作し、複数のピクセルは、各々光信号をアナログ信号に変換する。
各単位ピクセルによって生成されたアナログ信号は、複数のカラムラインＣＬｍを通じてアナログ－デジタルコンバータ１３０に提供される。
一実施形態において、複数のピクセルは、互いに異なるフォトダイオードＰＤが同一のフローティング拡散領域ＦＤを共有する共有ピクセル（Ｓｈａｒｅｄ Ｐｉｘｅｌｓ）構造であり得る。
但し、これは例示的なことであり、複数のピクセルＰＸの各々は、互いに異なるフローティング拡散領域ＦＤを具備してもよい。
各ピクセルによって生成されたアナログ信号は、イメージ情報及び位相情報を含む。
【0026】
ロードライバー１２０は、タイミングコントローラ１５０の制御に応じてピクセルアレイ１１０のいずれか１つの行を選択する。
ロードライバー１２０は、複数の行の中のいずれか１つの行を選択するために選択信号ＳＥＬを生成する。
そして、ロードライバー１２０は、選択された行に対応するピクセルに対してリセット信号ＲＳ及び伝送信号ＴＳを所定の順番に従って活性化させる。
アナログ－デジタルコンバータ１３０は、選択された行のピクセルの各々から生成されるリセットレベル信号とセンシング信号を受信する。
ここで、リセットレベル信号は、フローティング拡散領域の基準電圧に対応するアナログ信号であり、センシング信号は、フローティング拡散領域の信号電圧に対応するアナログ信号である。
ロードライバー１２０は、複数の行の中のいずれか１つの行を選択するために選択信号ＳＥＬを生成する。
そして、ロードライバー１２０は、選択された行に対応するピクセルに対してリセット信号ＲＳ及び伝送信号ＴＳを所定の順番に従って活性化させる。
アナログ－デジタルコンバータ１３０は、選択された行のピクセルの各々から生成されるリセットレベル信号とセンシング信号を受信する。
ここで、リセットレベル信号は、フローティング拡散領域の基準電圧に対応するアナログ信号であり、センシング信号は、フローティング拡散領域の信号電圧に対応するアナログ信号である。
【0027】
アナログ－デジタルコンバータ１３０は、リセットレベル信号及びセンシング信号をデジタル信号に変換して出力する。
例えば、アナログ－デジタルコンバータ１３０は、相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）方式にリセットレベル信号及びセンシング信号をサンプリングした後に、これをデジタル信号に変換する。
このために、アナログ－デジタルコンバータ１３０の前端には相関二重サンプラー（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ：ＣＤＳ）がさらに配置され得る。
読出し回路１４０は、アナログ－デジタルコンバータ１３０によって提供される各々のカラム単位のデジタル信号をラッチして出力する。
このために、読出し回路１４０は、出力バッファを含み得る。
また、読出し回路１４０は、イメージデータ生成モジュール１４１及び位相データ生成モジュール１４２を含む。
例えば、アナログ－デジタルコンバータ１３０は、相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）方式にリセットレベル信号及びセンシング信号をサンプリングした後に、これをデジタル信号に変換する。
このために、アナログ－デジタルコンバータ１３０の前端には相関二重サンプラー（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ：ＣＤＳ）がさらに配置され得る。
読出し回路１４０は、アナログ－デジタルコンバータ１３０によって提供される各々のカラム単位のデジタル信号をラッチして出力する。
このために、読出し回路１４０は、出力バッファを含み得る。
また、読出し回路１４０は、イメージデータ生成モジュール１４１及び位相データ生成モジュール１４２を含む。
【0028】
一実施形態において、イメージデータ生成モジュール１４１は、１つのピクセルグループの中で左側に位置したピクセルに対応する第１デジタル信号ＤＳ１及び右側に位置したピクセルに対応する第２デジタル信号ＤＳ２を各々受信する。
ここで、第１デジタル信号ＤＳ１及び第２デジタル信号ＤＳ２は、各々イメージ情報及び位相情報を含む。
イメージデータ生成モジュール１４１は、第１デジタル信号ＤＳ１及び第２デジタル信号ＤＳ２を合成することによって、１つのイメージデータを生成する。
この時、第１デジタル信号ＤＳ１の位相情報と第２デジタル信号ＤＳ２の位相情報は、互いに相殺される。
ここで、第１デジタル信号ＤＳ１及び第２デジタル信号ＤＳ２は、各々イメージ情報及び位相情報を含む。
イメージデータ生成モジュール１４１は、第１デジタル信号ＤＳ１及び第２デジタル信号ＤＳ２を合成することによって、１つのイメージデータを生成する。
この時、第１デジタル信号ＤＳ１の位相情報と第２デジタル信号ＤＳ２の位相情報は、互いに相殺される。
【0029】
一実施形態において、位相データ生成モジュール１４２は、１つのカーネルに含まれた複数のピクセルグループのピクセルに対応するデジタル信号を受信する。
位相データ生成モジュール１４２は、複数のピクセルの中で左側に位置したピクセルに対応するデジタル信号を受信し、これをビニング（ｂｉｎｎｉｎｇ）して第１位相情報を抽出する。
位相データ生成モジュール１４２は、複数のピクセルの中で右側に位置したピクセルに対応するデジタル信号を受信し、これをビニングして第２位相情報を抽出する。
位相データ生成モジュール１４２は、第１及び第２位相情報を通じて、１つのカーネルに対応する位相データを生成する。
位相データ生成モジュール１４２は、複数のピクセルの中で左側に位置したピクセルに対応するデジタル信号を受信し、これをビニング（ｂｉｎｎｉｎｇ）して第１位相情報を抽出する。
位相データ生成モジュール１４２は、複数のピクセルの中で右側に位置したピクセルに対応するデジタル信号を受信し、これをビニングして第２位相情報を抽出する。
位相データ生成モジュール１４２は、第１及び第２位相情報を通じて、１つのカーネルに対応する位相データを生成する。
【0030】
タイミングコントローラ１５０は、ピクセルアレイ１１０、ロードライバー１２０、アナログ－デジタルコンバータ（ＡＤＣ）１３０、出力バッファ１４０等を制御する。
タイミングコントローラ１５０は、ピクセルアレイ１１０、ロードライバー１２０、アナログ－デジタルコンバータ（ＡＤＣ）１３０、読出し回路１４０等の動作にクロック信号（ｃｌｏｃｋ ｓｉｇｎａｌ）、タイミングコントロール信号（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ）等のような制御信号を供給する。
タイミングコントローラ１５０は、ロジック制御回路（ｌｏｇｉｃ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）、位相固定ループ（ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ：ＰＬＬ）回路、タイミングコントロール回路（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）、及び通信インターフェイス回路（ｃｏｍｍｕｎｉｃａｔｉｏｎ ｉｎｔｅｒｆａｃｅ ｃｉｒｃｕｉｔ）等を含み得る。
タイミングコントローラ１５０は、位相データ可変モジュール１６０を含む。
タイミングコントローラ１５０は、ピクセルアレイ１１０、ロードライバー１２０、アナログ－デジタルコンバータ（ＡＤＣ）１３０、読出し回路１４０等の動作にクロック信号（ｃｌｏｃｋ ｓｉｇｎａｌ）、タイミングコントロール信号（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ）等のような制御信号を供給する。
タイミングコントローラ１５０は、ロジック制御回路（ｌｏｇｉｃ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）、位相固定ループ（ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ：ＰＬＬ）回路、タイミングコントロール回路（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）、及び通信インターフェイス回路（ｃｏｍｍｕｎｉｃａｔｉｏｎ ｉｎｔｅｒｆａｃｅ ｃｉｒｃｕｉｔ）等を含み得る。
タイミングコントローラ１５０は、位相データ可変モジュール１６０を含む。
【0031】
本発明の一実施形態において、位相データ可変モジュール１６０は、位相データを生成するカーネルを設定する。
即ち、位相データ可変モジュール１６０は、ピクセルアレイ１１０に含まれた複数のピクセルグループの中から各カーネルに含まれるピクセルグループを選択する。
この時、同一のカラーに対応するピクセルグループの数が各カーネルで互いに同一であるように、位相データ可変モジュール１６０は、各カーネルに含まれるピクセルグループを選択する。
即ち、位相データ可変モジュール１６０は、ピクセルアレイ１１０に含まれた複数のピクセルグループの中から各カーネルに含まれるピクセルグループを選択する。
この時、同一のカラーに対応するピクセルグループの数が各カーネルで互いに同一であるように、位相データ可変モジュール１６０は、各カーネルに含まれるピクセルグループを選択する。
【0032】
また、本発明の一実施形態において、位相データ可変モジュール１６０は、動作モード及び／又は対象領域に応じて位相データを生成するカーネルの数を異なるように設定することができる。
一例として、クロップズームモードの場合、位相データ可変モジュール１６０は、対象領域情報ＴＡＩに基づいて、ズーム領域に対応するカーネルの数がフルモードでのカーネルの数より多いように設定する。
このようなクロップズームモードで、位相データ生成モジュール１４２は、フルモードでよりさらに多いデジタル信号を受信するようになり、したがって高解像度の位相データを生成することができる。
一例として、クロップズームモードの場合、位相データ可変モジュール１６０は、対象領域情報ＴＡＩに基づいて、ズーム領域に対応するカーネルの数がフルモードでのカーネルの数より多いように設定する。
このようなクロップズームモードで、位相データ生成モジュール１４２は、フルモードでよりさらに多いデジタル信号を受信するようになり、したがって高解像度の位相データを生成することができる。
【0033】
この時、クロップズームモードでのイメージデータの長さ又は量（ａｍｏｕｎｔ）に比べて、位相データの長さ又は量（ａｍｏｕｎｔ）の比率（即ち、位相データの長さ／イメージデータの長さ又は位相データの量／イメージデータの量）は、フルモードより大きい。
したがって、クロップズームモードでの領域当たりの位相データ（ｐｈａｓｅ ｄａｔａ ｐｅｒ ａｒｅａ）の密度（ｄｅｎｓｉｔｙ）（例えば、クロップズームモードでの位相データの解像度）は、フルモードでの領域当たりの位相データの密度（例えば、フルモードでの位相データの解像度）より大きい。
したがって、クロップズームモードでの領域当たりの位相データ（ｐｈａｓｅ ｄａｔａ ｐｅｒ ａｒｅａ）の密度（ｄｅｎｓｉｔｙ）（例えば、クロップズームモードでの位相データの解像度）は、フルモードでの領域当たりの位相データの密度（例えば、フルモードでの位相データの解像度）より大きい。
【0034】
一例として、ＲＯＩ動作の時に、位相データ可変モジュール１６０は、対象領域情報ＴＡＩに基づいて、ＲＯＩ領域に対応するカーネルの数が他の領域に対応するカーネルの数より多いように設定する。
この場合、位相データ生成モジュール１４２は、ＲＯＩ領域以外の領域に比べてさらに多いデジタル信号を受信するようになり、したがってＲＯＩ領域に対応する位相データの長さが他の領域の位相データの長さはより長くなる。
したがって、ＲＯＩ領域に対する高解像度の位相データが生成される。
以上で説明したように、本発明の実施形態によるイメージセンサー１００Ａは、対象領域に応じて位相データの長さを可変し、ズーム領域又はＲＯＩ領域に対して高解像度の位相データを生成することができる。
この場合、位相データ生成モジュール１４２は、ＲＯＩ領域以外の領域に比べてさらに多いデジタル信号を受信するようになり、したがってＲＯＩ領域に対応する位相データの長さが他の領域の位相データの長さはより長くなる。
したがって、ＲＯＩ領域に対する高解像度の位相データが生成される。
以上で説明したように、本発明の実施形態によるイメージセンサー１００Ａは、対象領域に応じて位相データの長さを可変し、ズーム領域又はＲＯＩ領域に対して高解像度の位相データを生成することができる。
【0035】
図３は、図２のピクセルアレイ１１０の概略構成の一例を示す図である。
図３を参照すると、ピクセルアレイ１１０は、複数のＡＦピクセルグループ（ＰＧ１１～ＰＧ４８）を含む。
複数のピクセルグループ（ＰＧ１～ＰＧ６）の各々は、第１方向（Ｘ方向）及び第２方向（Ｙ方向）に沿って配置される２つのピクセル（ＰＸ１、ＰＸ２）を含み、２つのピクセル（ＰＸ２、ＰＸ２）は、１つのマイクロレンズＭＬを共有する。
図３を参照すると、ピクセルアレイ１１０は、複数のＡＦピクセルグループ（ＰＧ１１～ＰＧ４８）を含む。
複数のピクセルグループ（ＰＧ１～ＰＧ６）の各々は、第１方向（Ｘ方向）及び第２方向（Ｙ方向）に沿って配置される２つのピクセル（ＰＸ１、ＰＸ２）を含み、２つのピクセル（ＰＸ２、ＰＸ２）は、１つのマイクロレンズＭＬを共有する。
【0036】
複数のピクセルグループ（ＰＧ１１～ＰＧ４８）は、ベイヤーパターン（Ｂａｙｅｒ ｐａｔｔｅｒｎ）に対応するようにピクセルアレイ１１０が配置される。
例えば、ピクセルグループＰＧ１２は、レッド（Ｒ）カラーフィルターを含み、ピクセルグループ（ＰＸ１１、ＰＸ２２）は、グリーン（Ｇ）カラーフィルターを含み、ピクセルグループＰＧ２１は、ブルー（Ｂ）カラーフィルターを含む。
但し、これは例示的なものであり、本発明の実施形態によるピクセルアレイ１１０は、多様な種類のカラーフィルターを含み得る。
例えば、カラーフィルターは、イエロー（ｙｅｌｌｏｗ）、シアン（Ｃｙａｎ）、及びマゼンタ（Ｍａｇｅｎｔａ）カラーをセンシングするためのフィルターをみ得る。
又は、カラーフィルターは、ホワイトカラーをセンシングするフィルターを含んでもよい。
例えば、ピクセルグループＰＧ１２は、レッド（Ｒ）カラーフィルターを含み、ピクセルグループ（ＰＸ１１、ＰＸ２２）は、グリーン（Ｇ）カラーフィルターを含み、ピクセルグループＰＧ２１は、ブルー（Ｂ）カラーフィルターを含む。
但し、これは例示的なものであり、本発明の実施形態によるピクセルアレイ１１０は、多様な種類のカラーフィルターを含み得る。
例えば、カラーフィルターは、イエロー（ｙｅｌｌｏｗ）、シアン（Ｃｙａｎ）、及びマゼンタ（Ｍａｇｅｎｔａ）カラーをセンシングするためのフィルターをみ得る。
又は、カラーフィルターは、ホワイトカラーをセンシングするフィルターを含んでもよい。
【0037】
図４は、図３のピクセルグループＰＧ１１の回路の一例を示す回路図であり、図５Ａ及び図５Ｂは、図４のピクセルグループＰＧ１１の動作の一例を示すタイミング図である。
図４を参照すると、ピクセルグループＰＧ１１は、フローティング拡散領域ＦＤを共有する第１ピクセルＰＸ１及び第２ピクセルＰＸ２を含む。
第１ピクセルＰＸ１は、第１フォトダイオードＰＤ１、第１伝送トランジスタＴＸ１を含み、フローティング拡散領域ＦＤ、リセットトランジスタＲＸ、駆動トランジスタＤＸ、及び選択トランジスタＳＸを第２ピクセルＰＸ２と共有する。
第２ピクセルＰＸ２は、第２フォトダイオードＰＤ２、第２伝送トランジスタＴＸ２を含み、フローティング拡散領域ＦＤ、リセットトランジスタＲＸ、駆動トランジスタＤＸ、及び選択トランジスタＳＸを第１ピクセルＰＸ１と共有する。
図４を参照すると、ピクセルグループＰＧ１１は、フローティング拡散領域ＦＤを共有する第１ピクセルＰＸ１及び第２ピクセルＰＸ２を含む。
第１ピクセルＰＸ１は、第１フォトダイオードＰＤ１、第１伝送トランジスタＴＸ１を含み、フローティング拡散領域ＦＤ、リセットトランジスタＲＸ、駆動トランジスタＤＸ、及び選択トランジスタＳＸを第２ピクセルＰＸ２と共有する。
第２ピクセルＰＸ２は、第２フォトダイオードＰＤ２、第２伝送トランジスタＴＸ２を含み、フローティング拡散領域ＦＤ、リセットトランジスタＲＸ、駆動トランジスタＤＸ、及び選択トランジスタＳＸを第１ピクセルＰＸ１と共有する。
【0038】
第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）は、入射光の光量や光の強さに応じて電荷を生成及び蓄積する光感知素子である。
第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）の中の少なくとも１つはフォトトランジスタ（Ｐｈｏｔｏ Ｔｒａｎｓｉｓｔｏｒ）、フォトゲート（Ｐｈｏｔｏ Ｇａｔｅ）、ピンドフォトダイオード（Ｐｉｎｎｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅ：ＰＰＤ）、有機フォトダイオード（Ｏｒｇａｎｉｃ Ｐｈｏｔｏ Ｄｉｏｄｅ：ＯＰＤ）、クォンタムドット（Ｑｕａｎｔｕｍ Ｄｏｔ：ＱＤ）等でも具現され得る。
第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）の中の少なくとも１つはフォトトランジスタ（Ｐｈｏｔｏ Ｔｒａｎｓｉｓｔｏｒ）、フォトゲート（Ｐｈｏｔｏ Ｇａｔｅ）、ピンドフォトダイオード（Ｐｉｎｎｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅ：ＰＰＤ）、有機フォトダイオード（Ｏｒｇａｎｉｃ Ｐｈｏｔｏ Ｄｉｏｄｅ：ＯＰＤ）、クォンタムドット（Ｑｕａｎｔｕｍ Ｄｏｔ：ＱＤ）等でも具現され得る。
【0039】
第１及び第２伝送トランジスタ（ＴＸ１、ＴＸ２）は、ロードライバー１２０から提供される第１及び第２伝送信号（ＴＳ１、ＴＳ２）に各々応答してターンオン又はターンオフされる。
第１及び第２伝送トランジスタ（ＴＸ１、ＴＸ２）は、第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）で蓄積された電荷をフローティング拡散領域ＦＤ１に各々伝送する。
フローティング拡散領域ＦＤの一端は、第１及び第２伝送トランジスタ（ＴＸ１、ＴＸ２）のドレーンに接続され、他端は、ソースフォロワー（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ）増幅器で駆動されるドライブトランジスタＤＸのゲートに接続される。
フローティング拡散領域ＦＤは、フローティング拡散領域キャパシタＣｆｄとして動作し、第１フォトダイオードＰＤ１又は第２フォトダイオードＰＤ２で生成された電荷をフローティング拡散領域キャパシタＣｆｄに格納する。
第１及び第２伝送トランジスタ（ＴＸ１、ＴＸ２）は、第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）で蓄積された電荷をフローティング拡散領域ＦＤ１に各々伝送する。
フローティング拡散領域ＦＤの一端は、第１及び第２伝送トランジスタ（ＴＸ１、ＴＸ２）のドレーンに接続され、他端は、ソースフォロワー（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ）増幅器で駆動されるドライブトランジスタＤＸのゲートに接続される。
フローティング拡散領域ＦＤは、フローティング拡散領域キャパシタＣｆｄとして動作し、第１フォトダイオードＰＤ１又は第２フォトダイオードＰＤ２で生成された電荷をフローティング拡散領域キャパシタＣｆｄに格納する。
【0040】
リセットトランジスタＲＸは、リセット信号ＲＳに応答してフローティング拡散領域ＦＤをリセットさせる。
例えば、リセットトランジスタＲＸのソース（Ｓｏｕｒｃｅ）は、フローティング拡散領域ＦＤに接続される。
リセット信号ＲＳが活性化されれば、リセットトランジスタＲＸがターンオンされ、電源電圧Ｖｐｉｘがフローティング拡散領域ＦＤに伝達される。
この場合、フローティング拡散領域キャパシタＣｆｄに集積された電荷は、電源電圧Ｖｐｉｘ端子にドレーンされ、フローティング拡散領域ＦＤの電圧レベルは電源電圧Ｖｐｉｘにリセットされる。
ドライブトランジスタＤＸのゲートは、フローティング拡散領域ＦＤに接続され、ソースフォロワー増幅器（Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）役割を提供する。
例えば、ドライブトランジスタＤＸは、フローティング拡散領域ＦＤのポテンシャル変化を増幅し、これを、選択トランジスタＳＸを経由してカラムラインＣＬｉに伝達する。
例えば、リセットトランジスタＲＸのソース（Ｓｏｕｒｃｅ）は、フローティング拡散領域ＦＤに接続される。
リセット信号ＲＳが活性化されれば、リセットトランジスタＲＸがターンオンされ、電源電圧Ｖｐｉｘがフローティング拡散領域ＦＤに伝達される。
この場合、フローティング拡散領域キャパシタＣｆｄに集積された電荷は、電源電圧Ｖｐｉｘ端子にドレーンされ、フローティング拡散領域ＦＤの電圧レベルは電源電圧Ｖｐｉｘにリセットされる。
ドライブトランジスタＤＸのゲートは、フローティング拡散領域ＦＤに接続され、ソースフォロワー増幅器（Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）役割を提供する。
例えば、ドライブトランジスタＤＸは、フローティング拡散領域ＦＤのポテンシャル変化を増幅し、これを、選択トランジスタＳＸを経由してカラムラインＣＬｉに伝達する。
【0041】
選択トランジスタＳＸは、行単位に読み出すピクセル又はピクセルグループを選択する時に使用される。
選択トランジスタＳＸは、行単位に提供される選択信号ＳＥＬによって駆動する。
選択トランジスタＳＸがターンオンされれば、ドライブトランジスタＤＸを通じてフローティング拡散領域ＦＤのポテンシャルが選択トランジスタＳＸのドレーンに増幅されて伝達される。
選択トランジスタＳＸは、行単位に提供される選択信号ＳＥＬによって駆動する。
選択トランジスタＳＸがターンオンされれば、ドライブトランジスタＤＸを通じてフローティング拡散領域ＦＤのポテンシャルが選択トランジスタＳＸのドレーンに増幅されて伝達される。
【0042】
図５Ａを参照してピクセルグループＰＧ１１の動作を説明すると、Ｔ１時点で、リセットトランジスタＲＸがターンオンされ、フローティング拡散領域ＦＤは、電源電圧Ｖｐｉｘにリセットされる。
フローティング拡散領域ＦＤの電圧レベルは、サンプリングされて、リセットレベル信号として使用される。
Ｔ２時点で、第１伝送信号ＴＳ１に応答して第１伝送トランジスタＴＸ１がターンオンされ、第１フォトダイオードＰＤ１に蓄積された電荷がフローティング拡散領域キャパシタＣｆｄに移動する。
Ｔ３時点で、伝送トランジスタＴＸ１がターンオフされ、Ｔ４時点で、フローティング拡散領域ＦＤの電圧レベルがサンプリングされてセンシング信号として使用される。
フローティング拡散領域ＦＤの電圧レベルは、サンプリングされて、リセットレベル信号として使用される。
Ｔ２時点で、第１伝送信号ＴＳ１に応答して第１伝送トランジスタＴＸ１がターンオンされ、第１フォトダイオードＰＤ１に蓄積された電荷がフローティング拡散領域キャパシタＣｆｄに移動する。
Ｔ３時点で、伝送トランジスタＴＸ１がターンオフされ、Ｔ４時点で、フローティング拡散領域ＦＤの電圧レベルがサンプリングされてセンシング信号として使用される。
【0043】
第１フォトダイオードＰＤ１がピクセルグループＰＧ１１の左側に位置するので、センシング信号は位相情報を含む。
センシング信号は、第１アナログ信号ＡＳ１と指称され、対応するカラムラインに提供される。
その後、アナログ－デジタルコンバータ１４０は、Ｔ１時点でサンプリングされたリセット信号とＴ４時点でサンプリングされた第１アナログ信号ＡＳ１を利用して位相情報を含む第１デジタル信号を生成する。
Ｔ５時点で、フローティング拡散領域ＦＤは、電源電圧Ｖｐｉｘにリセットされ、フローティング拡散領域ＦＤの電圧レベルは、サンプリングされて、リセットレベル信号として使用される。
Ｔ６時点で、第２伝送信号ＴＳ２に応答して第２伝送トランジスタＴＸ２がターンオンされ第２フォトダイオードＰＤ２に蓄積された電荷がフローティング拡散領域キャパシタＣｆｄに移動する。
センシング信号は、第１アナログ信号ＡＳ１と指称され、対応するカラムラインに提供される。
その後、アナログ－デジタルコンバータ１４０は、Ｔ１時点でサンプリングされたリセット信号とＴ４時点でサンプリングされた第１アナログ信号ＡＳ１を利用して位相情報を含む第１デジタル信号を生成する。
Ｔ５時点で、フローティング拡散領域ＦＤは、電源電圧Ｖｐｉｘにリセットされ、フローティング拡散領域ＦＤの電圧レベルは、サンプリングされて、リセットレベル信号として使用される。
Ｔ６時点で、第２伝送信号ＴＳ２に応答して第２伝送トランジスタＴＸ２がターンオンされ第２フォトダイオードＰＤ２に蓄積された電荷がフローティング拡散領域キャパシタＣｆｄに移動する。
【0044】
Ｔ７時点で、第２伝送トランジスタＴＸ２がターンオフされ、Ｔ８時点で、フローティング拡散領域ＦＤの電圧レベルがサンプリングされてセンシング信号として使用される。
第２フォトダイオードＰＤ２がピクセルグループＰＧ１１の右側に位置するので、センシング信号は、位相情報を含む。
センシング信号は、第２アナログ信号ＡＳ２と指称され、対応するカラムラインに提供される。
その後、アナログ－デジタルコンバータ１４０は、Ｔ５時点でサンプリングされたリセット信号とＴ８時点でサンプリングされた第２アナログ信号ＡＳ２を利用して位相情報を含む第２デジタル信号を生成する。
このようなＲＳＲＳ読出し方式で、複数のピクセルグループ（ＰＧ１１～ＰＧ４８）の各々から位相情報を含むデジタル信号が生成される。
第２フォトダイオードＰＤ２がピクセルグループＰＧ１１の右側に位置するので、センシング信号は、位相情報を含む。
センシング信号は、第２アナログ信号ＡＳ２と指称され、対応するカラムラインに提供される。
その後、アナログ－デジタルコンバータ１４０は、Ｔ５時点でサンプリングされたリセット信号とＴ８時点でサンプリングされた第２アナログ信号ＡＳ２を利用して位相情報を含む第２デジタル信号を生成する。
このようなＲＳＲＳ読出し方式で、複数のピクセルグループ（ＰＧ１１～ＰＧ４８）の各々から位相情報を含むデジタル信号が生成される。
【0045】
図５Ｂを参照してピクセルグループＰＧ１１の動作の他の例を説明すると、Ｔ１時点で、リセットトランジスタＲＸがターンオンされ、フローティング拡散領域ＦＤは、電源電圧Ｖｐｉｘにリセットされる。
フローティング拡散領域ＦＤの電圧レベルは、サンプリングされて、リセットレベル信号として使用される。
Ｔ２時点で、第１伝送信号ＴＳ１に応答して第１伝送トランジスタＴＸ１がターンオンされ、第１フォトダイオードＰＤ１に蓄積された電荷がフローティング拡散領域キャパシタＣｆｄに移動する。
フローティング拡散領域ＦＤの電圧レベルは、サンプリングされて、リセットレベル信号として使用される。
Ｔ２時点で、第１伝送信号ＴＳ１に応答して第１伝送トランジスタＴＸ１がターンオンされ、第１フォトダイオードＰＤ１に蓄積された電荷がフローティング拡散領域キャパシタＣｆｄに移動する。
【0046】
Ｔ３時点で、第１トランジスタトランジスタＴＸ１がターンオフされる。
この時、フローティング拡散領域ＦＤの電圧レベルは、Ｔ１時点でのリセットレベル信号の電圧レベルにＴ２～Ｔ３時間の間に第１フォトダイオードＰＤ１からフローティング拡散領域ＦＤに伝達された電荷を加えた値に対応する。
Ｔ４時点で、フローティング拡散領域ＦＤの電圧レベルがサンプリングされてセンシング信号として使用される。
第１フォトダイオードＰＤ１がピクセルグループＰＧ１１の左側に位置するので、センシング信号は、位相情報を含む。
センシング信号は、第１アナログ信号ＡＳ１と指称され、対応するカラムラインに提供される。
その後、アナログ－デジタルコンバータ１４０は、Ｔ１時点でサンプリングされたリセット信号とＴ４時点でサンプリングされた第１アナログ信号ＡＳ１を利用して位相情報を含む第１デジタル信号を生成する。
例えば、第１デジタル信号は、Ｔ４時点でのフローティング拡散領域ＦＤの電圧レベルでＴ１時点での電圧レベルを引いた値に対応する。
この時、フローティング拡散領域ＦＤの電圧レベルは、Ｔ１時点でのリセットレベル信号の電圧レベルにＴ２～Ｔ３時間の間に第１フォトダイオードＰＤ１からフローティング拡散領域ＦＤに伝達された電荷を加えた値に対応する。
Ｔ４時点で、フローティング拡散領域ＦＤの電圧レベルがサンプリングされてセンシング信号として使用される。
第１フォトダイオードＰＤ１がピクセルグループＰＧ１１の左側に位置するので、センシング信号は、位相情報を含む。
センシング信号は、第１アナログ信号ＡＳ１と指称され、対応するカラムラインに提供される。
その後、アナログ－デジタルコンバータ１４０は、Ｔ１時点でサンプリングされたリセット信号とＴ４時点でサンプリングされた第１アナログ信号ＡＳ１を利用して位相情報を含む第１デジタル信号を生成する。
例えば、第１デジタル信号は、Ｔ４時点でのフローティング拡散領域ＦＤの電圧レベルでＴ１時点での電圧レベルを引いた値に対応する。
【0047】
Ｔ５時点で、第２伝送信号ＴＳ２に応答して第２伝送トランジスタＴＸ２がターンオンされ第２フォトダイオードＰＤ２に蓄積された電荷がフローティング拡散領域キャパシタＣｆｄに移動する。
Ｔ６時点で、第２伝送トランジスタＴＸ２がターンオフされる。
この時、フローティング拡散領域ＦＤの電圧レベルは、Ｔ４時点での電圧レベルにＴ５～Ｔ６時間の間に第２フォトダイオードＰＤ２からフローティング拡散領域ＦＤに伝達された電荷を加えた値に対応する。
言い換えれば、Ｔ６時点でのフローティング拡散領域ＦＤの電圧レベルは、リセットレベル信号の電圧レベルに第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２から伝達された電荷を加えた値に対応する。
Ｔ６時点で、第２伝送トランジスタＴＸ２がターンオフされる。
この時、フローティング拡散領域ＦＤの電圧レベルは、Ｔ４時点での電圧レベルにＴ５～Ｔ６時間の間に第２フォトダイオードＰＤ２からフローティング拡散領域ＦＤに伝達された電荷を加えた値に対応する。
言い換えれば、Ｔ６時点でのフローティング拡散領域ＦＤの電圧レベルは、リセットレベル信号の電圧レベルに第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２から伝達された電荷を加えた値に対応する。
【0048】
Ｔ７時点で、フローティング拡散領域ＦＤの電圧レベルがサンプリングされてセンシング信号として使用される。
第２フォトダイオードＰＤ２がピクセルグループＰＧ１１の右側に位置するので、センシング信号は、位相情報を含む。
センシング信号は、第２アナログ信号ＡＳ２と指称され、対応するカラムラインに提供される。
その後、アナログ－デジタルコンバータ１４０は、Ｔ１時点でサンプリングされたリセット信号、Ｔ４時点でサンプリングされた第１アナログ信号ＡＳ１、及びＴ７時点でサンプリングされた第２アナログ信号ＡＳ２を利用して位相情報を含む第２デジタル信号を生成する。
例えば、第２デジタル信号は、Ｔ７時点でのフローティング拡散領域ＦＤの電圧レベルでＴ１時点での電圧レベル及びＴ４時点での電圧レベルを引いた値に対応する。
このようなＲＳＳ読出し方式で、複数のピクセルグループ（ＰＧ１１～ＰＧ４８）の各々から位相情報を含むデジタル信号が生成される。
第２フォトダイオードＰＤ２がピクセルグループＰＧ１１の右側に位置するので、センシング信号は、位相情報を含む。
センシング信号は、第２アナログ信号ＡＳ２と指称され、対応するカラムラインに提供される。
その後、アナログ－デジタルコンバータ１４０は、Ｔ１時点でサンプリングされたリセット信号、Ｔ４時点でサンプリングされた第１アナログ信号ＡＳ１、及びＴ７時点でサンプリングされた第２アナログ信号ＡＳ２を利用して位相情報を含む第２デジタル信号を生成する。
例えば、第２デジタル信号は、Ｔ７時点でのフローティング拡散領域ＦＤの電圧レベルでＴ１時点での電圧レベル及びＴ４時点での電圧レベルを引いた値に対応する。
このようなＲＳＳ読出し方式で、複数のピクセルグループ（ＰＧ１１～ＰＧ４８）の各々から位相情報を含むデジタル信号が生成される。
【0049】
図６は、図２のイメージセンサー１００Ａによってイメージデータが生成される一例を説明するための図である。
説明の便宜上、図６では第１行に配置されたピクセルグループ（ＰＧ１１～ＰＧ１８）で生成されたアナログ信号によってイメージデータが生成される一例を示す。
図６を参照すると、アナログ－デジタルコンバータ１３０は、第１～第８サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ１～Ｓｕｂ－ＡＤＣ８）を含む。
説明の便宜上、図６では第１行に配置されたピクセルグループ（ＰＧ１１～ＰＧ１８）で生成されたアナログ信号によってイメージデータが生成される一例を示す。
図６を参照すると、アナログ－デジタルコンバータ１３０は、第１～第８サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ１～Ｓｕｂ－ＡＤＣ８）を含む。
【0050】
イメージデータ生成モジュール１４１は、第１～第８サブ－イメージデータ生成モジュール（Ｓｕｂ－ＩＤＧ Ｍｏｄｕｌｅ１～ＳｕｂＩＤＧ Ｍｏｄｕｌｅ８）を含む。
ピクセルグループＰＧ１１から生成された第１及び第２アナログ信号（ＡＳ１、ＡＳ２）は、第１サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ１）に提供され、第１サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ１）は、第１及び第２デジタル信号（ＤＳ１、ＤＳ２）を出力する。
第１サブ－イメージデータ生成モジュール（Ｓｕｂ－ＩＤＧ Ｍｏｄｕｌｅ１）は、第１及び第２デジタル信号（ＤＳ１、ＤＳ２）を合算してイメージデータＩＤＴＡ１１を生成する。
この時、第１デジタル信号ＤＳ１及び第２デジタル信号ＤＳ２に含まれた位相情報は、互いに相殺される。
これと同様な方式で、ピクセルグループ（ＰＧ１２～ＰＧ１８）から生成されたアナログ信号に基づいて、イメージデータ（ＩＤＴＡ１２～ＩＤＴＡ１８）が生成される。
ピクセルグループＰＧ１１から生成された第１及び第２アナログ信号（ＡＳ１、ＡＳ２）は、第１サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ１）に提供され、第１サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ１）は、第１及び第２デジタル信号（ＤＳ１、ＤＳ２）を出力する。
第１サブ－イメージデータ生成モジュール（Ｓｕｂ－ＩＤＧ Ｍｏｄｕｌｅ１）は、第１及び第２デジタル信号（ＤＳ１、ＤＳ２）を合算してイメージデータＩＤＴＡ１１を生成する。
この時、第１デジタル信号ＤＳ１及び第２デジタル信号ＤＳ２に含まれた位相情報は、互いに相殺される。
これと同様な方式で、ピクセルグループ（ＰＧ１２～ＰＧ１８）から生成されたアナログ信号に基づいて、イメージデータ（ＩＤＴＡ１２～ＩＤＴＡ１８）が生成される。
【0051】
図７及び図８は、図２のイメージセンサー１００Ａが位相データを生成する一例を説明するための図である。
具体的に、図７は、フルモードでのカーネルの設定方法又はＲＯＩ領域以外の他の領域に対するカーネルの設定方法の一例を示す。
図８は、フルモードでの位相データを生成するか、又はＲＯＩ領域以外の他の領域に対する位相データを生成する一例を示す。
説明の便宜上、各カーネル（Ｋｅｒｎｅｌ）は、４×２のサイズを有すると仮定する。
ここで、４は、行の数を意味し、２は、列の数を意味する。
具体的に、図７は、フルモードでのカーネルの設定方法又はＲＯＩ領域以外の他の領域に対するカーネルの設定方法の一例を示す。
図８は、フルモードでの位相データを生成するか、又はＲＯＩ領域以外の他の領域に対する位相データを生成する一例を示す。
説明の便宜上、各カーネル（Ｋｅｒｎｅｌ）は、４×２のサイズを有すると仮定する。
ここで、４は、行の数を意味し、２は、列の数を意味する。
【0052】
図７を参照すると、カラーによる信号レベルの差が発生しないように、各カーネルで同一のカラーに対応するピクセルグループの数は、互いに同一である。
例えば、第１～第４カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ４）は、全てグリーン（Ｇ）に対応する４つのピクセルグループを含む。
また、第１～第４カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ４）は、全てレッド（Ｒ）に対応する２つのピクセルグループ及びブルー（Ｂ）に対応する２つのピクセルグループを含む。
ズーム領域及び／又はＲＯＩ領域以外の他の領域において、第１～第４カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ４）は、互いに重畳（ｏｖｅｒｌａｐ）しないように設定される。
例えば、第１カーネルＫｅｒｎｅｌ１は、８つのピクセルグループ（ＰＧ１１、ＰＧ１２、ＰＧ２１、ＰＧ２２、ＰＧ３１、ＰＧ３２、ＰＧ４１、ＰＧ４２）を含み、第２カーネルＫｅｒｎｅｌ２も８つのピクセルグループ（ＰＧ１３、ＰＧ１４、ＰＧ２３、ＰＧ２４、ＰＧ３３、ＰＧ３４、ＰＧ４３、ＰＧ４４）を含み、第１カーネルＫｅｒｎｅｌ１に属するピクセルグループは、第２カーネルＫｅｒｎｅｌ２に属するピクセルグループと重畳しない。
例えば、第１～第４カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ４）は、全てグリーン（Ｇ）に対応する４つのピクセルグループを含む。
また、第１～第４カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ４）は、全てレッド（Ｒ）に対応する２つのピクセルグループ及びブルー（Ｂ）に対応する２つのピクセルグループを含む。
ズーム領域及び／又はＲＯＩ領域以外の他の領域において、第１～第４カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ４）は、互いに重畳（ｏｖｅｒｌａｐ）しないように設定される。
例えば、第１カーネルＫｅｒｎｅｌ１は、８つのピクセルグループ（ＰＧ１１、ＰＧ１２、ＰＧ２１、ＰＧ２２、ＰＧ３１、ＰＧ３２、ＰＧ４１、ＰＧ４２）を含み、第２カーネルＫｅｒｎｅｌ２も８つのピクセルグループ（ＰＧ１３、ＰＧ１４、ＰＧ２３、ＰＧ２４、ＰＧ３３、ＰＧ３４、ＰＧ４３、ＰＧ４４）を含み、第１カーネルＫｅｒｎｅｌ１に属するピクセルグループは、第２カーネルＫｅｒｎｅｌ２に属するピクセルグループと重畳しない。
【0053】
図８を参照すると、アナログ－デジタルコンバータ１３０は、第１～第８サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ１～Ｓｕｂ－ＡＤＣ８）を含む。
位相データ生成モジュール１４２は、第１～第４サブ－位相データ生成モジュール（Ｓｕｂ－ＰＤＧ Ｍｏｄｕｌｅ１～Ｓｕｂ－ＰＤＧ Ｍｏｄｕｌｅ４を含む。
第１及び第２サブ－アナログ－デジタルコンバータ（Ｓｕｂ＿ＡＤＣ１、Ｓｕｂ＿ＡＤＣ２）そして第１サブ－位相データ生成モジュール（Ｓｕｂ－ＰＤＧ Ｍｏｄｕｌｅ１）は、第１カーネルＫｅｒｎｅｌに対応する位相データを生成するように動作する。
位相データ生成モジュール１４２は、第１～第４サブ－位相データ生成モジュール（Ｓｕｂ－ＰＤＧ Ｍｏｄｕｌｅ１～Ｓｕｂ－ＰＤＧ Ｍｏｄｕｌｅ４を含む。
第１及び第２サブ－アナログ－デジタルコンバータ（Ｓｕｂ＿ＡＤＣ１、Ｓｕｂ＿ＡＤＣ２）そして第１サブ－位相データ生成モジュール（Ｓｕｂ－ＰＤＧ Ｍｏｄｕｌｅ１）は、第１カーネルＫｅｒｎｅｌに対応する位相データを生成するように動作する。
【0054】
具体的には、第１サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ１）は、第１列に対応し、第１列のピクセルグループ（ＰＧ１１、ＰＧ２１、ＰＧ３１、ＰＧ４１）の各々からアナログ信号（ＡＳ１、ＡＳ２）を順次に受信する。
第１サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ１）は、受信したアナログ信号に基づいて、第１列のピクセルグループ（ＰＧ１１、ＰＧ２１、ＰＧ３１、ＰＧ４１）の各々に対応するデジタル信号（ＤＳ１、ＤＳ２）を生成する。
ここで、ピクセルグループ（ＰＧ１１、ＰＧ２１、ＰＧ３１、ＰＧ４１）の各々の第１デジタル信号ＤＳ１は、各ピクセルグループの左側に対応する位相情報を含み、ピクセルグループ（ＰＧ１１、ＰＧ２１、ＰＧ３１、ＰＧ４１）の各々の第２デジタル信号ＤＳ２は、各ピクセルグループの右側に対応する位相情報を含む。
これと同様に、第２サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ２）は、第２列のピクセルグループ（ＰＧ１２、ＰＧ２２、ＰＧ３２、ＰＧ４２）の各々に対応するデジタル信号（ＤＳ１、ＤＳ２）を順次に出力する。
第１サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ１）は、受信したアナログ信号に基づいて、第１列のピクセルグループ（ＰＧ１１、ＰＧ２１、ＰＧ３１、ＰＧ４１）の各々に対応するデジタル信号（ＤＳ１、ＤＳ２）を生成する。
ここで、ピクセルグループ（ＰＧ１１、ＰＧ２１、ＰＧ３１、ＰＧ４１）の各々の第１デジタル信号ＤＳ１は、各ピクセルグループの左側に対応する位相情報を含み、ピクセルグループ（ＰＧ１１、ＰＧ２１、ＰＧ３１、ＰＧ４１）の各々の第２デジタル信号ＤＳ２は、各ピクセルグループの右側に対応する位相情報を含む。
これと同様に、第２サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ２）は、第２列のピクセルグループ（ＰＧ１２、ＰＧ２２、ＰＧ３２、ＰＧ４２）の各々に対応するデジタル信号（ＤＳ１、ＤＳ２）を順次に出力する。
【0055】
第１サブ－位相データ生成モジュール（Ｓｕｂ＿ＰＤＧ Ｍｏｄｕｌｅ１）は、第１列のピクセルグループ（ＰＧ１１、ＰＧ２１、ＰＧ３１、ＰＧ４１）の各々に対応するデジタル信号（ＤＳ１、ＤＳ２）及び第２列のピクセルグループ（ＰＧ１２、ＰＧ２２、ＰＧ３２、ＰＧ４２）の各々に対応するデジタル信号（ＤＳ１、ＤＳ２）を順次に受信する。
第１サブ－位相データ生成モジュール（Ｓｕｂ＿ＰＤＧ Ｍｏｄｕｌｅ１）は、受信したデジタル信号に対するビニング動作を実行し、第１位相データＰＤＴＡ１を生成する。
これと同様な方式で、第２～第４位相データ（ＰＤＴＡ２～ＰＤＴＡ４）が生成される。
第１サブ－位相データ生成モジュール（Ｓｕｂ＿ＰＤＧ Ｍｏｄｕｌｅ１）は、受信したデジタル信号に対するビニング動作を実行し、第１位相データＰＤＴＡ１を生成する。
これと同様な方式で、第２～第４位相データ（ＰＤＴＡ２～ＰＤＴＡ４）が生成される。
【0056】
図９は、図６で生成されたイメージデータ及び図７及び図８で生成された位相データを含むデータセット（Ｄａｔａ Ｓｅｔ）の一例を示す図である。
図９を参照すると、データセットは、第１～第４イメージデータ（Ｉｍａｇｅ ｄａｔａ１～Ｉｍａｇｅ ｄａｔａ４）及び位相データ（Ｐｈａｓｅ ｄａｔａ）を含む。
例えば、第１イメージデータ（Ｉｍａｇｅ ｄａｔａ１）は、図６で説明したイメージデータ（ＩＤＴＡ１１～ＩＤＴＡ１８）を結合したものである。
位相データ（Ｐｈａｓｅ ｄａｔａ）は、図８で説明した位相データ（ＰＤＴＡ１～ＰＤＴＡ４）を結合したものである。
フルモードでのカーネルの数は、クロップズームモードでのカーネルの数に比べて相対的に少ない。
したがって、イメージデータの長さに比べて位相データの長さの比率は、以下では説明されるクロップズームモードに比べて相対的に小さい。
また、ＲＯＩ領域以外の他の領域に対するカーネルの数は、ＲＯＩ領域に対するカーネルの数に比べて相対的に少ない。
したがって、位相データ（Ｐｈａｓｅ ｄａｔａ）の長さは、ＲＯＩ領域に対する位相データの長さに比べて相対的に短い。
図９を参照すると、データセットは、第１～第４イメージデータ（Ｉｍａｇｅ ｄａｔａ１～Ｉｍａｇｅ ｄａｔａ４）及び位相データ（Ｐｈａｓｅ ｄａｔａ）を含む。
例えば、第１イメージデータ（Ｉｍａｇｅ ｄａｔａ１）は、図６で説明したイメージデータ（ＩＤＴＡ１１～ＩＤＴＡ１８）を結合したものである。
位相データ（Ｐｈａｓｅ ｄａｔａ）は、図８で説明した位相データ（ＰＤＴＡ１～ＰＤＴＡ４）を結合したものである。
フルモードでのカーネルの数は、クロップズームモードでのカーネルの数に比べて相対的に少ない。
したがって、イメージデータの長さに比べて位相データの長さの比率は、以下では説明されるクロップズームモードに比べて相対的に小さい。
また、ＲＯＩ領域以外の他の領域に対するカーネルの数は、ＲＯＩ領域に対するカーネルの数に比べて相対的に少ない。
したがって、位相データ（Ｐｈａｓｅ ｄａｔａ）の長さは、ＲＯＩ領域に対する位相データの長さに比べて相対的に短い。
【0057】
図１０及び図１１は、図２のイメージセンサー１００Ａがクロップズームモードでの位相データを生成するか、又はＲＯＩ領域に対して位相データを生成する一例を説明するための図である。
具体的には、図１０は、クロップズームモードでのカーネルの設定方法又はＲＯＩ領域に対するカーネルの設定方法の一例を示す。
図１１はイメージセンサー１００Ａによってズーム領域に対する位相データを生成するか、又はＲＯＩ領域に対する位相データを生成する一例を示す。
図１０及び図１１の構成及び動作は、図７及び図８と類似である。
したがって、同一であるか、或いは類似の構成要素は同一であるか、或いは類似の参照番号で表記され、重複される説明は以下で省略する。
また、説明の便宜上、図７及び図８と同様に、各カーネル（Ｋｅｒｎｅｌ）は４×２のサイズを有すると仮定する。
具体的には、図１０は、クロップズームモードでのカーネルの設定方法又はＲＯＩ領域に対するカーネルの設定方法の一例を示す。
図１１はイメージセンサー１００Ａによってズーム領域に対する位相データを生成するか、又はＲＯＩ領域に対する位相データを生成する一例を示す。
図１０及び図１１の構成及び動作は、図７及び図８と類似である。
したがって、同一であるか、或いは類似の構成要素は同一であるか、或いは類似の参照番号で表記され、重複される説明は以下で省略する。
また、説明の便宜上、図７及び図８と同様に、各カーネル（Ｋｅｒｎｅｌ）は４×２のサイズを有すると仮定する。
【0058】
図１０を参照すると、カラーによる信号レベルの差が発生しないように、同一のカラーに対応するピクセルグループの数は、各々のカーネルで互いに同一である。
例えば、第１～第７カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ７）は、全てグリーン（Ｇ）に対応する４つのピクセルグループ、レッド（Ｒ）に対応する２つのピクセルグループ及びブルー（Ｂ）に対応する２つのピクセルグループを含む。
第１～第７カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ７）は、隣接するカーネルが互いに重畳（ｏｖｅｒｌａｐ）するように設定される。
例えば、第１カーネルＫｅｒｎｅｌ１と第２カーネルＫｅｒｎｅｌ２は、全て第２列に対応するピクセルグループ（ＰＧ１２、ＰＧ２２、ＰＧ３２、ＰＧ４２）を含む。
同様に、第２カーネルＫｅｒｎｅｌ２と第３カーネルＫｅｒｎｅｌ３は、全て第３列に対応するピクセルグループ（ＰＧ１３、ＰＧ２３、ＰＧ３３、ＰＧ４３）を含む。
このように、隣接するカーネルが互いに重畳するように設定することによって、ズーム領域及び／又はＲＯＩ領域に対するカーネルの数は、他の領域に対するカーネルの数に比べて多くなる。
例えば、第１～第７カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ７）は、全てグリーン（Ｇ）に対応する４つのピクセルグループ、レッド（Ｒ）に対応する２つのピクセルグループ及びブルー（Ｂ）に対応する２つのピクセルグループを含む。
第１～第７カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ７）は、隣接するカーネルが互いに重畳（ｏｖｅｒｌａｐ）するように設定される。
例えば、第１カーネルＫｅｒｎｅｌ１と第２カーネルＫｅｒｎｅｌ２は、全て第２列に対応するピクセルグループ（ＰＧ１２、ＰＧ２２、ＰＧ３２、ＰＧ４２）を含む。
同様に、第２カーネルＫｅｒｎｅｌ２と第３カーネルＫｅｒｎｅｌ３は、全て第３列に対応するピクセルグループ（ＰＧ１３、ＰＧ２３、ＰＧ３３、ＰＧ４３）を含む。
このように、隣接するカーネルが互いに重畳するように設定することによって、ズーム領域及び／又はＲＯＩ領域に対するカーネルの数は、他の領域に対するカーネルの数に比べて多くなる。
【0059】
図１１を参照すると、アナログ－デジタルコンバータ１３０は、第１～第８サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ１～Ｓｕｂ－ＡＤＣ８）を含む。
位相データ生成モジュール１４２は、第１～第７サブ－位相データ生成モジュール（Ｓｕｂ－ＰＤＧ Ｍｏｄｕｌｅ１～Ｓｕｂ ＰＤＧ Ｍｏｄｕｌｅ７）を含む。
図８では、隣接するカーネルが互いに重畳していないので、１つのサブ－アナログ－デジタルコンバータの出力が１つの位相データを生成するために使用される。
しかし、図１１では、隣接するカーネルが互いに重畳しているので、１つのサブ－アナログ－デジタルコンバータの出力が互いに異なる２つの位相データを生成するために使用される。
例えば、第２サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ２）の出力は、第１サブ－位相データ生成モジュール（Ｓｕｂ－ＰＤＧ Ｍｏｄｕｌｅ１）及び第２サブ－位相データ生成モジュール（Ｓｕｂ－ＰＤＧ Ｍｏｄｕｌｅ２）に提供されて、第１位相データＰＤＴＡ１及び第２位相データＰＤＴＡ２を生成するために使用される。
このように、１つのサブ－アナログ－デジタルコンバータの出力が互いに異なる２つの位相データを生成するために使用されるので、図８に比べてさらに多い位相データ（ＰＤＴＡ１～ＰＤＴＡ７）が生成される。
位相データ生成モジュール１４２は、第１～第７サブ－位相データ生成モジュール（Ｓｕｂ－ＰＤＧ Ｍｏｄｕｌｅ１～Ｓｕｂ ＰＤＧ Ｍｏｄｕｌｅ７）を含む。
図８では、隣接するカーネルが互いに重畳していないので、１つのサブ－アナログ－デジタルコンバータの出力が１つの位相データを生成するために使用される。
しかし、図１１では、隣接するカーネルが互いに重畳しているので、１つのサブ－アナログ－デジタルコンバータの出力が互いに異なる２つの位相データを生成するために使用される。
例えば、第２サブ－アナログ－デジタルコンバータ（Ｓｕｂ－ＡＤＣ２）の出力は、第１サブ－位相データ生成モジュール（Ｓｕｂ－ＰＤＧ Ｍｏｄｕｌｅ１）及び第２サブ－位相データ生成モジュール（Ｓｕｂ－ＰＤＧ Ｍｏｄｕｌｅ２）に提供されて、第１位相データＰＤＴＡ１及び第２位相データＰＤＴＡ２を生成するために使用される。
このように、１つのサブ－アナログ－デジタルコンバータの出力が互いに異なる２つの位相データを生成するために使用されるので、図８に比べてさらに多い位相データ（ＰＤＴＡ１～ＰＤＴＡ７）が生成される。
【0060】
図１２は、図１０及び図１１で生成された位相データを含むデータセット（Ｄａｔａ Ｓｅｔ）の一例を示す図である。
説明の便宜上、イメージデータは、図６で生成されたイメージデータと同一であると仮定する。
図１２を参照すると、位相データ（Ｐｈａｓｅ ｄａｔａ）は、図１１で説明した位相データ（ＰＤＴＡ１～ＰＤＴＡ７）が結合されて生成される。
クロップズームモードでのカーネルの数がフルモードでのカーネルの数に比べて多いので、クロップズームモードでのイメージデータの長さに比べて位相データの長さの比率は、図９及び図１２に示したように、フルモードに比べて大きい。
また、ＲＯＩ領域に対するカーネルの数はＲＯＩ領域以外の領域に対するカーネルの数に比べて相対的に多いので、ＲＯＩ領域に対する位相データ（Ｐｈａｓｅ ｄａｔａ）の長さは、図９及び図１２に示したように、ＲＯＩ領域以外の領域に対する位相データの長さに比べて相対的に長い。
説明の便宜上、イメージデータは、図６で生成されたイメージデータと同一であると仮定する。
図１２を参照すると、位相データ（Ｐｈａｓｅ ｄａｔａ）は、図１１で説明した位相データ（ＰＤＴＡ１～ＰＤＴＡ７）が結合されて生成される。
クロップズームモードでのカーネルの数がフルモードでのカーネルの数に比べて多いので、クロップズームモードでのイメージデータの長さに比べて位相データの長さの比率は、図９及び図１２に示したように、フルモードに比べて大きい。
また、ＲＯＩ領域に対するカーネルの数はＲＯＩ領域以外の領域に対するカーネルの数に比べて相対的に多いので、ＲＯＩ領域に対する位相データ（Ｐｈａｓｅ ｄａｔａ）の長さは、図９及び図１２に示したように、ＲＯＩ領域以外の領域に対する位相データの長さに比べて相対的に長い。
【0061】
以上の図２～図１２を参照して説明したように、本発明の実施形態によるイメージセンサー１００Ａは、対象領域情報に基づいてカーネルの数を異なるように設定することができる。
特に、クロップズームモード及び／又はＲＯＩ領域に対応するカーネルの数は、フルモード及び／又はＲＯＩ領域以外の領域に比べて多く、したがって高解像度の位相データが生成され得る。
特に、クロップズームモード及び／又はＲＯＩ領域に対応するカーネルの数は、フルモード及び／又はＲＯＩ領域以外の領域に比べて多く、したがって高解像度の位相データが生成され得る。
【0062】
［アナログ信号を利用して位相データの長さを可変するイメージセンサー］
図１３は、本発明の他の実施形態によるイメージセンサー１００Ｂの概略構成を示すブロック図である。
図１３のイメージセンサー１００Ｂは、図２のイメージセンサー１００Ａと類似である。
したがって、同一であるか、或いは類似の構成要素は同一であるか、或いは類似の参照番号で表記され、重複される説明は以下で省略する。
図１３は、本発明の他の実施形態によるイメージセンサー１００Ｂの概略構成を示すブロック図である。
図１３のイメージセンサー１００Ｂは、図２のイメージセンサー１００Ａと類似である。
したがって、同一であるか、或いは類似の構成要素は同一であるか、或いは類似の参照番号で表記され、重複される説明は以下で省略する。
【0063】
図２のイメージセンサー１００Ａがデジタル信号をビニング（ｂｉｎｎｉｎｇ）することによって位相データを生成することに比べて、図１３のイメージセンサー１００Ｂは、ピクセルアレイ１１０から提供されるアナログ信号をビニングすることによって位相データを生成する。
このために、イメージセンサー１００Ｂは、アナログ－デジタルコンバータ１３０の前段に配置されるビニングブロック１７０をさらに含む。
ビニングブロック１７０は、ピクセルアレイ１１０からアナログ信号を受信し、これをビニングして出力する。
このために、イメージセンサー１００Ｂは、アナログ－デジタルコンバータ１３０の前段に配置されるビニングブロック１７０をさらに含む。
ビニングブロック１７０は、ピクセルアレイ１１０からアナログ信号を受信し、これをビニングして出力する。
【0064】
図１４は、図１３のビニングブロック１７０及びこれに対応するアナログ－デジタルコンバータ１３０の一例を示す図である。
図１４を参照すると、ビニングブロック１７０は、複数の平均化回路（ＡＶＥ１～ＡＶＥ７）、複数のスイッチ（ＳＷ１～ＳＷ７）、及び複数の選択回路（ＳＣ１～ＳＣ７）を含む。
複数の平均化回路（ＡＶＥ１～ＡＶＥ７）の各々は、２つのカラムラインの間に配置される。
例えば、第１平均化回路ＡＶＥ１は、第１カラムラインＣＬ１及び第２カラムラインＣＬ２の間に配置され、第２平均化回路ＡＶＥ２は、第２カラムラインＣＬ２及び第３カラムラインＣＬ３の間に配置される。
この場合、第２カラムラインＣＬ２を通じて提供されるアナログ信号は、第１平均化回路ＡＶＥ１及び第２平均化回路ＡＶＥ２に提供される。
図１４を参照すると、ビニングブロック１７０は、複数の平均化回路（ＡＶＥ１～ＡＶＥ７）、複数のスイッチ（ＳＷ１～ＳＷ７）、及び複数の選択回路（ＳＣ１～ＳＣ７）を含む。
複数の平均化回路（ＡＶＥ１～ＡＶＥ７）の各々は、２つのカラムラインの間に配置される。
例えば、第１平均化回路ＡＶＥ１は、第１カラムラインＣＬ１及び第２カラムラインＣＬ２の間に配置され、第２平均化回路ＡＶＥ２は、第２カラムラインＣＬ２及び第３カラムラインＣＬ３の間に配置される。
この場合、第２カラムラインＣＬ２を通じて提供されるアナログ信号は、第１平均化回路ＡＶＥ１及び第２平均化回路ＡＶＥ２に提供される。
【0065】
複数の平均化回路（ＡＶＥ１～ＡＶＥ７）の各々は、対応するカラムラインからアナログ信号ＡＳを受信し、受信したアナログ信号を平均化してビニングアナログ信号ＢＡＳを出力する。
例えば、第１平均化回路ＡＶＥ１は、第１カラムラインＣＬ１及び第２カラムラインＣＬ２からアナログ信号を受信し、これを平均化して第１ビニングアナログ信号ＢＡＳ１を出力する。
同様に、第２平均化回路ＡＶＥ２は、第２カラムラインＣＬ２及び第３カラムラインＣＬ３からアナログ信号ＡＳを受信し、これを平均化して第２ビニングアナログ信号ＢＡＳ２を出力する。
例えば、第１平均化回路ＡＶＥ１は、第１カラムラインＣＬ１及び第２カラムラインＣＬ２からアナログ信号を受信し、これを平均化して第１ビニングアナログ信号ＢＡＳ１を出力する。
同様に、第２平均化回路ＡＶＥ２は、第２カラムラインＣＬ２及び第３カラムラインＣＬ３からアナログ信号ＡＳを受信し、これを平均化して第２ビニングアナログ信号ＢＡＳ２を出力する。
【0066】
複数のスイッチ（ＳＷ１～ＳＷ７）は、位相データ可変モジュール１７０から受信した位相可変モード信号ＰＶＭＳに応答してターンオン又はターンオフされる。
本発明の一実施形態において、ズーム領域及び／又はＲＯＩ領域に対するビニング動作を実行する時にターンオンされるスイッチの数は、他の領域に対するビニング動作を実行する時にターンオンされるスイッチの数より多い。
より詳細に説明すれば、フルモード及び／又はＲＯＩ領域以外の他の領域に対する位相データを生成する時には、１つのカラムラインを通じて受信したアナログ信号が１つの位相データを生成するために使用されるように、複数のスイッチ（ＳＷ１～ＳＷ７）の中の一部スイッチのみがターンオンされる。
例えば、図７のようにカーネルのサイズが４×２である場合、隣接する２つのスイッチの中で１つのスイッチのみがターンオンされる。
本発明の一実施形態において、ズーム領域及び／又はＲＯＩ領域に対するビニング動作を実行する時にターンオンされるスイッチの数は、他の領域に対するビニング動作を実行する時にターンオンされるスイッチの数より多い。
より詳細に説明すれば、フルモード及び／又はＲＯＩ領域以外の他の領域に対する位相データを生成する時には、１つのカラムラインを通じて受信したアナログ信号が１つの位相データを生成するために使用されるように、複数のスイッチ（ＳＷ１～ＳＷ７）の中の一部スイッチのみがターンオンされる。
例えば、図７のようにカーネルのサイズが４×２である場合、隣接する２つのスイッチの中で１つのスイッチのみがターンオンされる。
【0067】
これとは異なり、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時には、１つのカラムラインを通じて受信したアナログ信号が少なくとも２つの位相データを生成するために使用されるように、他の領域に対する位相データを生成する時に比べてさらに多いスイッチがターンオンされる。
例えば、図１０のようにカーネルのサイズが４×２である場合、隣接する２つのスイッチの全てがターンオンされる。
例えば、図１０のようにカーネルのサイズが４×２である場合、隣接する２つのスイッチの全てがターンオンされる。
【0068】
複数の選択回路（ＳＣ１～ＳＣ７）の各々は、対応するカラムラインからアナログ信号を受信し、対応する平均化回路からビニングアナログ信号を受信する。
複数の選択回路（ＳＣ１～ＳＣ７）の各々は、データモード信号ＤＭＳに応答して、カラムラインから提供されるアナログ信号又は平均化回路から提供されるビニングアナログ信号の中のいずれか１つを選択する。
例えば、イメージデータを生成する場合、複数の選択回路（ＳＣ１～ＳＣ７）の各々は、カラムラインから提供されるアナログ信号を選択する。
例えば、位相データを生成する場合、複数の選択回路（ＳＣ１～ＳＣ７）の各々は、平均化回路から提供されるビニングアナログ信号を選択する。
複数のサブ－アナログ－デジタルコンバータ（Ｓｕｂ＿ＡＤＣ１～Ｓｕｂ＿ＡＤＣ７）は、複数の選択回路（ＳＣ１～ＳＣ７）に対応し、アナログ信号又はビニングアナログ信号をデジタル変換して出力する。
複数の選択回路（ＳＣ１～ＳＣ７）の各々は、データモード信号ＤＭＳに応答して、カラムラインから提供されるアナログ信号又は平均化回路から提供されるビニングアナログ信号の中のいずれか１つを選択する。
例えば、イメージデータを生成する場合、複数の選択回路（ＳＣ１～ＳＣ７）の各々は、カラムラインから提供されるアナログ信号を選択する。
例えば、位相データを生成する場合、複数の選択回路（ＳＣ１～ＳＣ７）の各々は、平均化回路から提供されるビニングアナログ信号を選択する。
複数のサブ－アナログ－デジタルコンバータ（Ｓｕｂ＿ＡＤＣ１～Ｓｕｂ＿ＡＤＣ７）は、複数の選択回路（ＳＣ１～ＳＣ７）に対応し、アナログ信号又はビニングアナログ信号をデジタル変換して出力する。
【0069】
図１５は、イメージデータを生成する時の図１４のビニングブロック１７０の動作の一例を説明するための図である。
説明の便宜上、図６と同様に、図１５では第１行に配置されたピクセルグループ（ＰＧ１１～ＰＧ１８）で生成されたアナログ信号によってイメージデータが生成される一例を示す。
図１５を参照すると、複数のスイッチ（ＳＷ１～ＳＷ７）は、位相可変モード信号ＰＶＭＳに応答して全てターンオフされる。
そして、複数の選択回路（ＳＣ１～ＳＣ８）は、データモード信号ＤＭＳに応答して対応するカラムラインに接続される。
この場合、複数のサブ－アナログ－デジタルコンバータ（Ｓｕｂ＿ＡＤＣ１～Ｓｕｂ＿ＡＤＣ８）の各々は、対応するカラムラインからアナログ信号を受信する。
この時、各ピクセルグループの左側に位置したピクセルに対応するアナログ信号に含まれた位相情報と右側に位置したピクセルに対応するアナログ信号に含まれた位相情報は、サブ－アナログ－デジタルコンバータによって合算される過程で互いに相殺される。
したがって、イメージデータ（ＩＤＴＡ１１～ＩＤＴＡ１８）が生成される。
説明の便宜上、図６と同様に、図１５では第１行に配置されたピクセルグループ（ＰＧ１１～ＰＧ１８）で生成されたアナログ信号によってイメージデータが生成される一例を示す。
図１５を参照すると、複数のスイッチ（ＳＷ１～ＳＷ７）は、位相可変モード信号ＰＶＭＳに応答して全てターンオフされる。
そして、複数の選択回路（ＳＣ１～ＳＣ８）は、データモード信号ＤＭＳに応答して対応するカラムラインに接続される。
この場合、複数のサブ－アナログ－デジタルコンバータ（Ｓｕｂ＿ＡＤＣ１～Ｓｕｂ＿ＡＤＣ８）の各々は、対応するカラムラインからアナログ信号を受信する。
この時、各ピクセルグループの左側に位置したピクセルに対応するアナログ信号に含まれた位相情報と右側に位置したピクセルに対応するアナログ信号に含まれた位相情報は、サブ－アナログ－デジタルコンバータによって合算される過程で互いに相殺される。
したがって、イメージデータ（ＩＤＴＡ１１～ＩＤＴＡ１８）が生成される。
【0070】
図１６は、フルモード及び／又はＲＯＩ領域以外の他の領域に対する位相データを生成する時の図１４のビニングブロック１７０の動作の一例を説明するための図である。
説明の便宜上、以下では、図７のようにカーネルが設定されると仮定する。
また、各ピクセルグループの左側に配置されたピクセルの伝送トランジスタＴＸが先にターンオンされて第１アナログ信号ＡＳ１が生成され、その後各ピクセルグループの右側に配置されたピクセルの伝送トランジスタＴＸがターンオンされて第２アナログ信号ＡＳ２が生成されると仮定する。
説明の便宜上、以下では、図７のようにカーネルが設定されると仮定する。
また、各ピクセルグループの左側に配置されたピクセルの伝送トランジスタＴＸが先にターンオンされて第１アナログ信号ＡＳ１が生成され、その後各ピクセルグループの右側に配置されたピクセルの伝送トランジスタＴＸがターンオンされて第２アナログ信号ＡＳ２が生成されると仮定する。
【0071】
図１６を参照すると、複数の平均化回路（ＡＶＥ１～ＡＶＥ７）の各々は、対応するカラムラインから第１アナログ信号ＡＳ１を受信し、これを平均化してビニングアナログ信号（ＢＡＳ１～ＢＡＳ７）を生成する。
複数のスイッチ（ＳＷ１～ＳＷ７）は、位相可変モード信号ＰＶＭＳに応答して隣接する２つのスイッチの中で１つのみがターンオンされる。
例えば、複数のスイッチ（ＳＷ１～ＳＷ７）の中で第１、第３、第５、第７スイッチ（ＳＷ１、ＳＷ３、ＳＷ５、ＳＷ７）のみがターンオンされ、以外のスイッチ（ＳＷ２、ＳＷ４、ＳＷ６）は、ターンオフされる。
複数の選択回路（ＳＣ１～ＳＣ８）は、データモード信号ＤＭＳに応答してターンオンされたスイッチに接続される。
例えば、複数の選択回路（ＳＣ１～ＳＣ８）の中で第１、第３、第５、第７選択回路（ＳＣ１、ＳＣ３、ＳＣ５、ＳＣ７）が各々第１、第３、第５、第７スイッチ（ＳＷ１、ＳＷ３、ＳＷ５、ＳＷ７）に接続される。
複数のスイッチ（ＳＷ１～ＳＷ７）は、位相可変モード信号ＰＶＭＳに応答して隣接する２つのスイッチの中で１つのみがターンオンされる。
例えば、複数のスイッチ（ＳＷ１～ＳＷ７）の中で第１、第３、第５、第７スイッチ（ＳＷ１、ＳＷ３、ＳＷ５、ＳＷ７）のみがターンオンされ、以外のスイッチ（ＳＷ２、ＳＷ４、ＳＷ６）は、ターンオフされる。
複数の選択回路（ＳＣ１～ＳＣ８）は、データモード信号ＤＭＳに応答してターンオンされたスイッチに接続される。
例えば、複数の選択回路（ＳＣ１～ＳＣ８）の中で第１、第３、第５、第７選択回路（ＳＣ１、ＳＣ３、ＳＣ５、ＳＣ７）が各々第１、第３、第５、第７スイッチ（ＳＷ１、ＳＷ３、ＳＷ５、ＳＷ７）に接続される。
【0072】
したがって、第１、第３、第５、第７平均化回路（ＡＶＥ１、ＡＶＥ３、ＡＶＥ５、ＡＶＥ７）で生成されたビニングアナログ信号（ＢＡＳ１、ＢＡＳ３、ＢＡＳ５、ＢＡＳ７）が各々対応するサブ－アナログ－デジタルコンバータに提供されて、位相データを生成するために使用される。
一方、他のビニングアナログ信号（ＢＡＳ２、ＢＡＳ４、ＢＡＳ６）は、位相データを生成するために使用されなくともよい。
この場合、第１、第３、第５、第７ビニングアナログ信号（ＢＡＳ１、ＢＡＳ３、ＢＡＳ５、ＢＡＳ７）の各々に対応するカラムラインは、互いに重畳しない。
例えば、第１ビニングアナログ信号ＢＡＳ１は、第１及び第２カラムライン（ＣＬ１、ＣＬ２）に対応し、第３ビニングアナログ信号ＢＡＳ３は、第３及び第４カラムライン（ＣＬ３、ＣＬ４）に対応し、第１及び第３ビニングアナログ信号（ＢＡＳ１、ＢＡＳ３）に対応するカラムラインは互いに重畳しない。
一方、他のビニングアナログ信号（ＢＡＳ２、ＢＡＳ４、ＢＡＳ６）は、位相データを生成するために使用されなくともよい。
この場合、第１、第３、第５、第７ビニングアナログ信号（ＢＡＳ１、ＢＡＳ３、ＢＡＳ５、ＢＡＳ７）の各々に対応するカラムラインは、互いに重畳しない。
例えば、第１ビニングアナログ信号ＢＡＳ１は、第１及び第２カラムライン（ＣＬ１、ＣＬ２）に対応し、第３ビニングアナログ信号ＢＡＳ３は、第３及び第４カラムライン（ＣＬ３、ＣＬ４）に対応し、第１及び第３ビニングアナログ信号（ＢＡＳ１、ＢＡＳ３）に対応するカラムラインは互いに重畳しない。
【0073】
これは、図７のように、隣接するカーネル同士互いに重畳しないようにカーネルが設定されることを意味する。
再び言えば、ズーム領域及び／又はＲＯＩ領域以外の他の領域に対する位相データを生成する時には、１つのカラムラインを通じて受信したアナログ信号が１つの位相データを生成するために使用される。
一方、これと同様な方式で、各ピクセルグループの右側に位置するピクセルに対応する第２アナログ信号ＡＳ２に対するビニングアナログ信号が生成され、生成されたビニングアナログ信号が各々対応するサブ－アナログ－デジタルコンバータに提供され得る。
したがって、図１６に示したように３つの位相データ（ＰＤＴＡ１、ＰＤＴＡ３、ＰＴＤＡ７）が生成される。
再び言えば、ズーム領域及び／又はＲＯＩ領域以外の他の領域に対する位相データを生成する時には、１つのカラムラインを通じて受信したアナログ信号が１つの位相データを生成するために使用される。
一方、これと同様な方式で、各ピクセルグループの右側に位置するピクセルに対応する第２アナログ信号ＡＳ２に対するビニングアナログ信号が生成され、生成されたビニングアナログ信号が各々対応するサブ－アナログ－デジタルコンバータに提供され得る。
したがって、図１６に示したように３つの位相データ（ＰＤＴＡ１、ＰＤＴＡ３、ＰＴＤＡ７）が生成される。
【0074】
図１７は、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時の図１４のビニングブロック１７０の動作の一例を説明するための図である。
説明の便宜上、以下では、図１０のようにカーネルが設定されると仮定する。
また、図１６のように、各ピクセルグループの左側に配置されたピクセルの伝送トランジスタＴＸが先にターンオンされて第１アナログ信号ＡＳ１が生成され、その後各ピクセルグループの右側に配置されたピクセルの伝送トランジスタＴＸがターンオンされて第２アナログ信号ＡＳ２が生成されると仮定する。
説明の便宜上、以下では、図１０のようにカーネルが設定されると仮定する。
また、図１６のように、各ピクセルグループの左側に配置されたピクセルの伝送トランジスタＴＸが先にターンオンされて第１アナログ信号ＡＳ１が生成され、その後各ピクセルグループの右側に配置されたピクセルの伝送トランジスタＴＸがターンオンされて第２アナログ信号ＡＳ２が生成されると仮定する。
【0075】
図１７を参照すると、複数の平均化回路（ＡＶＥ１～ＡＶＥ７）の各々は、対応するカラムラインから第１アナログ信号ＡＳ１を受信し、これを平均化してビニングアナログ信号（ＢＡＳ１～ＢＡＳ７）を生成する。
複数のスイッチ（ＳＷ１～ＳＷ７）は、位相可変モード信号ＰＶＭＳに応答して全てターンオンされる。
したがって、ビニングアナログ信号（ＢＡＳ１～ＢＡＳ７）が各々対応する選択回路に提供される。
複数の選択回路（ＳＣ１～ＳＣ７）は、データモード信号ＤＭＳに応答して各々対応するスイッチに接続される。
したがって、ビニングアナログ信号（ＢＡＳ１～ＢＡＳ７）が各々対応するサブ－アナログ－デジタルコンバータに提供される。
したがって、第１～第７平均化回路（ＡＶＥ１～ＡＶＥ７）で生成された第１～第７ビニングアナログ信号（ＢＡＳ１～ＢＡＳ７）が各々対応するサブ－アナログ－デジタルコンバータに提供されて、位相データを生成するために使用される。
複数のスイッチ（ＳＷ１～ＳＷ７）は、位相可変モード信号ＰＶＭＳに応答して全てターンオンされる。
したがって、ビニングアナログ信号（ＢＡＳ１～ＢＡＳ７）が各々対応する選択回路に提供される。
複数の選択回路（ＳＣ１～ＳＣ７）は、データモード信号ＤＭＳに応答して各々対応するスイッチに接続される。
したがって、ビニングアナログ信号（ＢＡＳ１～ＢＡＳ７）が各々対応するサブ－アナログ－デジタルコンバータに提供される。
したがって、第１～第７平均化回路（ＡＶＥ１～ＡＶＥ７）で生成された第１～第７ビニングアナログ信号（ＢＡＳ１～ＢＡＳ７）が各々対応するサブ－アナログ－デジタルコンバータに提供されて、位相データを生成するために使用される。
【0076】
この場合、ビニングアナログ信号（ＢＡＳ１～ＢＡＳ７）の各々に対応するカラムラインは、互いに重畳される。
例えば、第１ビニングアナログ信号ＢＡＳ１は、第１及び第２カラムライン（ＣＬ１、ＣＬ２）に対応し、第２ビニングアナログ信号ＢＡＳ３は、第２及び第３カラムライン（ＣＬ２、ＣＬ３）に対応するので、第２カラムラインＣＬ２から受信したアナログ信号は、第１及び第２ビニングアナログ信号（ＢＡＳ１、ＢＡＳ２）を生成するために重複して使用される。
これは、図１０のように、隣接するカーネル同士互いに重畳するようにカーネルが設定されることができることを意味する。
再び言えば、ズーム領域及び／又はＲＯＩ領域に対する位相データを生成する時には、１つのカラムラインを通じて受信したアナログ信号が２つの位相データを生成するために使用される。
一方、これと同様な方式で、各ピクセルグループの右側に位置するピクセルに対応する第２アナログ信号ＡＳ２に対するビニングアナログ信号が生成され、生成されたビニングアナログ信号が各々対応するサブ－アナログ－デジタルコンバータに提供される。
したがって、図１７に示したように、図１６に比べて多い７つの位相データ（ＰＤＴＡ１～ＰＴＤＡ７）が生成され、結果的に高解像度の位相データが生成される。
例えば、第１ビニングアナログ信号ＢＡＳ１は、第１及び第２カラムライン（ＣＬ１、ＣＬ２）に対応し、第２ビニングアナログ信号ＢＡＳ３は、第２及び第３カラムライン（ＣＬ２、ＣＬ３）に対応するので、第２カラムラインＣＬ２から受信したアナログ信号は、第１及び第２ビニングアナログ信号（ＢＡＳ１、ＢＡＳ２）を生成するために重複して使用される。
これは、図１０のように、隣接するカーネル同士互いに重畳するようにカーネルが設定されることができることを意味する。
再び言えば、ズーム領域及び／又はＲＯＩ領域に対する位相データを生成する時には、１つのカラムラインを通じて受信したアナログ信号が２つの位相データを生成するために使用される。
一方、これと同様な方式で、各ピクセルグループの右側に位置するピクセルに対応する第２アナログ信号ＡＳ２に対するビニングアナログ信号が生成され、生成されたビニングアナログ信号が各々対応するサブ－アナログ－デジタルコンバータに提供される。
したがって、図１７に示したように、図１６に比べて多い７つの位相データ（ＰＤＴＡ１～ＰＴＤＡ７）が生成され、結果的に高解像度の位相データが生成される。
【0077】
以上の図１３～図１７を参照して説明したように、本発明の実施形態によるイメージセンサー１００Ｂは、対象領域情報に応じて位相データの長さを可変することができ、特にクロップズームモード及び／又はＲＯＩ領域に対応するカーネルの数をフルモード及び／又はＲＯＩ領域以外の領域に比べて多く設定することによって、クロップズームモード及び／又はＲＯＩ領域に対して高解像度の位相データを生成することができる。
一方、上述した説明は、例示的なものであり、本発明の技術的思想はこれに限定されないことが理解されるべきである。
例えば、ピクセルアレイの構造及び各カーネルのサイズは実施形態によって多様に変形され得る。
以下では、本発明の技術的思想にしたがう様々な変形例をより詳細に説明する。
一方、上述した説明は、例示的なものであり、本発明の技術的思想はこれに限定されないことが理解されるべきである。
例えば、ピクセルアレイの構造及び各カーネルのサイズは実施形態によって多様に変形され得る。
以下では、本発明の技術的思想にしたがう様々な変形例をより詳細に説明する。
【0078】
［ピクセルアレイ構造、カーネルサイズ、及びカーネル設定方式の変形例］
図１８は、本発明の他の実施形態によるピクセルアレイの構造及びカーネル設定方法の一例を示す図である。
図１８では、フルモード及び／又はＲＯＩ領域以外の領域に対する位相データを生成する時のカーネルの一例を示す。
図１８は、本発明の他の実施形態によるピクセルアレイの構造及びカーネル設定方法の一例を示す図である。
図１８では、フルモード及び／又はＲＯＩ領域以外の領域に対する位相データを生成する時のカーネルの一例を示す。
【0079】
図１８を参照すると、４つの互いに隣接するピクセルグループが互いに同一のカラーに対応するようにピクセルアレイが形成される。
例えば、互いに隣接する４つのピクセルグループ（ＰＧ１１、ＰＧ１２、ＰＧ２１、ＰＧ２２）は、グリーン（Ｇ）カラーに対応し、互いに隣接する４つのピクセルグループ（ＰＧ１３、ＰＧ１４、ＰＧ２３、ＰＧ２４）は、レッド（Ｒ）に対応し、互いに隣接する４つのピクセルグループ（ＰＧ３１、ＰＧ３２、ＰＧ４１、ＰＧ４２）は、ブルー（Ｂ）に対応する。
この場合、同一のカラーに対応するピクセルグループの数が各カーネルで互いに同一であるように、カーネルのサイズが設定される。
例えば、各カーネルは、図１８に示したように４×４サイズで設定される。
ズーム領域及び／又はＲＯＩ領域以外の他の領域に対する位相データを生成する時、第１カーネルＫｅｒｎｅｌ１と第２カーネルＫｅｒｎｅｌ２は、互いに重畳しないように設定される。
例えば、互いに隣接する４つのピクセルグループ（ＰＧ１１、ＰＧ１２、ＰＧ２１、ＰＧ２２）は、グリーン（Ｇ）カラーに対応し、互いに隣接する４つのピクセルグループ（ＰＧ１３、ＰＧ１４、ＰＧ２３、ＰＧ２４）は、レッド（Ｒ）に対応し、互いに隣接する４つのピクセルグループ（ＰＧ３１、ＰＧ３２、ＰＧ４１、ＰＧ４２）は、ブルー（Ｂ）に対応する。
この場合、同一のカラーに対応するピクセルグループの数が各カーネルで互いに同一であるように、カーネルのサイズが設定される。
例えば、各カーネルは、図１８に示したように４×４サイズで設定される。
ズーム領域及び／又はＲＯＩ領域以外の他の領域に対する位相データを生成する時、第１カーネルＫｅｒｎｅｌ１と第２カーネルＫｅｒｎｅｌ２は、互いに重畳しないように設定される。
【0080】
図１９は、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時のカーネルの設定方法の一例を説明するための図である。
説明の便宜上、図１９のピクセル構造は、図１８のピクセル構造と同一であると仮定する。
図１９を参照すると、各カーネルは４×４のサイズを有し、第１方向（Ｘ軸方向）に沿って２くらい移動して配置されるように設定される。
この場合、第１～第３カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ３）に含まれたグリーン（Ｇ）、レッド（Ｒ）、ブルー（Ｂ）カラーに対応するピクセルグループの数は、全て同一である。
したがって、カラーによる信号レベルの差が発生しない。
さらに、図１９のズーム領域及び／又はＲＯＩ領域に対するカーネルの数は、図１８の他の領域に比べて多い。
したがって、ズーム領域及び／又はＲＯＩ領域に対して高解像度の位相データが生成される。
説明の便宜上、図１９のピクセル構造は、図１８のピクセル構造と同一であると仮定する。
図１９を参照すると、各カーネルは４×４のサイズを有し、第１方向（Ｘ軸方向）に沿って２くらい移動して配置されるように設定される。
この場合、第１～第３カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ３）に含まれたグリーン（Ｇ）、レッド（Ｒ）、ブルー（Ｂ）カラーに対応するピクセルグループの数は、全て同一である。
したがって、カラーによる信号レベルの差が発生しない。
さらに、図１９のズーム領域及び／又はＲＯＩ領域に対するカーネルの数は、図１８の他の領域に比べて多い。
したがって、ズーム領域及び／又はＲＯＩ領域に対して高解像度の位相データが生成される。
【0081】
図２０は、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時のカーネルの設定方法の他の例を説明するための図である。
説明の便宜上、図２０のピクセル構造は、図１８のピクセル構造と同一であると仮定する。
図２０を参照すると、ズーム領域及び／又はＲＯＩ領域に対応するカーネルのサイズは、他の領域に対応するカーネルのサイズに比べて小さく設定される。
例えば、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時に、各カーネルは２×１サイズで設定される。
この場合、各カーネルに含まれたピクセルグループのカラーは、全て同一である。
例えば、図２０に示したように、各カーネルに含まれたピクセルグループは、全てグリーン（Ｇ）カラーに対応する。
説明の便宜上、図２０のピクセル構造は、図１８のピクセル構造と同一であると仮定する。
図２０を参照すると、ズーム領域及び／又はＲＯＩ領域に対応するカーネルのサイズは、他の領域に対応するカーネルのサイズに比べて小さく設定される。
例えば、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時に、各カーネルは２×１サイズで設定される。
この場合、各カーネルに含まれたピクセルグループのカラーは、全て同一である。
例えば、図２０に示したように、各カーネルに含まれたピクセルグループは、全てグリーン（Ｇ）カラーに対応する。
【0082】
また、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時に、各カーネルは、ジグザグ（ｚｉｇｚａｇ）方式に設定される。
例えば、第１及び第２カーネル（Ｋｅｒｎｅｌ１、Ｋｅｒｎｅｌ２）は、第１及び第２行に配置され、第１方向（Ｘ軸方向）に沿って１くらい離隔されて配置される。
第３及び第４カーネル（Ｋｅｒｎｅｌ３、Ｋｅｒｎｅｌ４）は、第３及び第４行に配置され、第１方向（Ｘ軸方向）に沿って１くらい離隔されて配置される。
この場合、図２０のクロップズームモード及び／又はＲＯＩ領域に対するカーネルの数は、図１８の他の領域に比べて多い。
したがって、クロップズームモード及び／又はＲＯＩ領域に対して高解像度の位相データが生成される。
例えば、第１及び第２カーネル（Ｋｅｒｎｅｌ１、Ｋｅｒｎｅｌ２）は、第１及び第２行に配置され、第１方向（Ｘ軸方向）に沿って１くらい離隔されて配置される。
第３及び第４カーネル（Ｋｅｒｎｅｌ３、Ｋｅｒｎｅｌ４）は、第３及び第４行に配置され、第１方向（Ｘ軸方向）に沿って１くらい離隔されて配置される。
この場合、図２０のクロップズームモード及び／又はＲＯＩ領域に対するカーネルの数は、図１８の他の領域に比べて多い。
したがって、クロップズームモード及び／又はＲＯＩ領域に対して高解像度の位相データが生成される。
【0083】
図２１は、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時のカーネルの設定方法の他の例を説明するための図である。
図２１のカーネルの設定方法は、図２０と類似である。
したがって、重複される説明は以下で省略する。
図２１を参照すると、高解像度モードで、各カーネルは１×１サイズで設定される。
この場合、第１及び第２カーネル（Ｋｅｒｎｅｌ１、Ｋｅｒｎｅｌ２）は、第２行に配置され、第３及び第４カーネル（Ｋｅｒｎｅｌ３、Ｋｅｒｎｅｌ４）は、第３行に配置される。
この場合、図２１のクロップズームモード及び／又はＲＯＩ領域に対するカーネルの数は、図１８の他の領域に比べて多い。
したがって、クロップズームモード及び／又はＲＯＩ領域に対して高解像度の位相データが生成される。
図２１のカーネルの設定方法は、図２０と類似である。
したがって、重複される説明は以下で省略する。
図２１を参照すると、高解像度モードで、各カーネルは１×１サイズで設定される。
この場合、第１及び第２カーネル（Ｋｅｒｎｅｌ１、Ｋｅｒｎｅｌ２）は、第２行に配置され、第３及び第４カーネル（Ｋｅｒｎｅｌ３、Ｋｅｒｎｅｌ４）は、第３行に配置される。
この場合、図２１のクロップズームモード及び／又はＲＯＩ領域に対するカーネルの数は、図１８の他の領域に比べて多い。
したがって、クロップズームモード及び／又はＲＯＩ領域に対して高解像度の位相データが生成される。
【0084】
図２２は、本発明の他の実施形態によるピクセルアレイの構造及びカーネル設定方法の一例を説明するための図である。
図２２では、クロムズームモード及び／又はＲＯＩ領域に対する位相データを生成する時のカーネルの一例を示す。
図２２のカーネルの設定方法は、図１０と類似である。
したがって、重複される説明は以下で省略する。
図２２では、クロムズームモード及び／又はＲＯＩ領域に対する位相データを生成する時のカーネルの一例を示す。
図２２のカーネルの設定方法は、図１０と類似である。
したがって、重複される説明は以下で省略する。
【0085】
図２２を参照すると、カラーフィルターは、ホワイトカラーをセンシングするホワイト（Ｗ）カラーフィルターをさらに含む。
例えば、ピクセルグループ（ＰＧ１１、ＰＧ２２、ＰＧ３１、ＰＧ４２）は、ホワイト（Ｗ）カラーフィルターを含み、ピクセルグループ（ＰＸ１２、ＰＧ３２）は、グリーン（Ｇ）カラーフィルターを含み、ピクセルグループＰＧ２１は、レッド（Ｒ）カラーフィルターを含み、ピクセルグループＰＧ４１は、ブルー（Ｂ）カラーフィルターを含む。
この場合、カラーによる信号レベルの差が発生しないように、各カーネルで同一のカラーに対応するピクセルグループの数は、互いに同一である。
例えば、第１～第７カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ７）の各々は、全てホワイト（Ｗ）に対応する４つのピクセルグループ、グリーン（Ｇ）に対応する２つのピクセルグループ、そしてレッド及びブルー（Ｒ、Ｂ）に対応する２つのピクセルグループを含む。
クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時に、第１～第７カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ７）は、隣接するカーネルが互いに重畳（ｏｖｅｒｌａｐ）するように設定される。
したがって、高解像度の位相データが生成される。
例えば、ピクセルグループ（ＰＧ１１、ＰＧ２２、ＰＧ３１、ＰＧ４２）は、ホワイト（Ｗ）カラーフィルターを含み、ピクセルグループ（ＰＸ１２、ＰＧ３２）は、グリーン（Ｇ）カラーフィルターを含み、ピクセルグループＰＧ２１は、レッド（Ｒ）カラーフィルターを含み、ピクセルグループＰＧ４１は、ブルー（Ｂ）カラーフィルターを含む。
この場合、カラーによる信号レベルの差が発生しないように、各カーネルで同一のカラーに対応するピクセルグループの数は、互いに同一である。
例えば、第１～第７カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ７）の各々は、全てホワイト（Ｗ）に対応する４つのピクセルグループ、グリーン（Ｇ）に対応する２つのピクセルグループ、そしてレッド及びブルー（Ｒ、Ｂ）に対応する２つのピクセルグループを含む。
クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時に、第１～第７カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ７）は、隣接するカーネルが互いに重畳（ｏｖｅｒｌａｐ）するように設定される。
したがって、高解像度の位相データが生成される。
【0086】
図２３は、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時のカーネルの設定方法の他の例を説明するための図である。
図２３のカーネルの設定方法は、図２２と類似である。
したがって、重複される説明は以下で省略する。
図２３を参照すると、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時に、各カーネルは１×１サイズで設定される。
また、各カーネルは、ジグザグ方式で設定される。
例えば、第１カーネルＫｅｒｎｅｌ１は、第１行及び第１列に配置され、第２カーネルＫｅｒｎｅｌ２は、第２行及び第２列に配置され、第３カーネルＫｅｒｎｅｌ３は、第３行及び第１列に配置され、第４カーネルＫｅｒｎｅｌ４は、第４行及び第２列に配置される。
このように、ジグザグ方式でカーネルを設定することによって、図２３のクロップズームモード及び／又はＲＯＩ領域に対するカーネルの数は、図１８に比べて多い。
したがって、クロップズームモード及び／又はＲＯＩ領域に対して高解像度の位相データが生成される。
図２３のカーネルの設定方法は、図２２と類似である。
したがって、重複される説明は以下で省略する。
図２３を参照すると、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時に、各カーネルは１×１サイズで設定される。
また、各カーネルは、ジグザグ方式で設定される。
例えば、第１カーネルＫｅｒｎｅｌ１は、第１行及び第１列に配置され、第２カーネルＫｅｒｎｅｌ２は、第２行及び第２列に配置され、第３カーネルＫｅｒｎｅｌ３は、第３行及び第１列に配置され、第４カーネルＫｅｒｎｅｌ４は、第４行及び第２列に配置される。
このように、ジグザグ方式でカーネルを設定することによって、図２３のクロップズームモード及び／又はＲＯＩ領域に対するカーネルの数は、図１８に比べて多い。
したがって、クロップズームモード及び／又はＲＯＩ領域に対して高解像度の位相データが生成される。
【0087】
図２４は、本発明の他の実施形態によるピクセルアレイの構造及びカーネル設定方法の一例を説明するための図である。
図２５は、図２４のピクセルグループＰＧ１１の回路の一例を示す回路図である。
図２４のピクセルアレイの構造及びカーネルの設定方法は、図２２と類似である。
したがって、重複される説明は以下で省略する。
図２２の各ピクセルグループが２つのピクセルを含むことに比べて、図２４のピクセルグループの各々は、４つのピクセルを含む。
例えば、図２５に示したように、ピクセルグループＰＧ１１は、フローティング拡散領域ＦＤを共有する第１～第４ピクセル（ＰＸ１～ＰＸ４）を含む。
この場合、図２５に示したように、第１及び第３ピクセル（ＰＸ１、ＰＸ３）は、左側に配置され、第２及び第４ピクセル（ＰＸ２、ＰＸ４）は、右側に配置される。
同一のカラーに対応するピクセルグループの数は、各々のカーネルで互いに同一である。
ズーム領域及び／又はＲＯＩ領域に対する位相データを生成する時に、第１～第７カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ７）は、隣接するカーネルが互いに重畳（ｏｖｅｒｌａｐ）するように設定される。
したがって、高解像度の位相データが生成される。
図２５は、図２４のピクセルグループＰＧ１１の回路の一例を示す回路図である。
図２４のピクセルアレイの構造及びカーネルの設定方法は、図２２と類似である。
したがって、重複される説明は以下で省略する。
図２２の各ピクセルグループが２つのピクセルを含むことに比べて、図２４のピクセルグループの各々は、４つのピクセルを含む。
例えば、図２５に示したように、ピクセルグループＰＧ１１は、フローティング拡散領域ＦＤを共有する第１～第４ピクセル（ＰＸ１～ＰＸ４）を含む。
この場合、図２５に示したように、第１及び第３ピクセル（ＰＸ１、ＰＸ３）は、左側に配置され、第２及び第４ピクセル（ＰＸ２、ＰＸ４）は、右側に配置される。
同一のカラーに対応するピクセルグループの数は、各々のカーネルで互いに同一である。
ズーム領域及び／又はＲＯＩ領域に対する位相データを生成する時に、第１～第７カーネル（Ｋｅｒｎｅｌ１～Ｋｅｒｎｅｌ７）は、隣接するカーネルが互いに重畳（ｏｖｅｒｌａｐ）するように設定される。
したがって、高解像度の位相データが生成される。
【0088】
図２６は、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時のカーネルの設定方法の他の例を説明するための図である。
図２６のカーネルの設定方法は図２４と類似である。したがって、重複される説明は以下で省略する。
図２６を参照すると、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時に、各カーネルは１×１サイズで設定される。
また、各カーネルは、ジグザグ方式で設定される。
このようにジグザグ方式でカーネルを設定する場合、クロップズームモード及び／又はＲＯＩ領域に対するカーネルの数は、さらに多くなり、したがって高解像度の位相データが生成される。
図２６のカーネルの設定方法は図２４と類似である。したがって、重複される説明は以下で省略する。
図２６を参照すると、クロップズームモード及び／又はＲＯＩ領域に対する位相データを生成する時に、各カーネルは１×１サイズで設定される。
また、各カーネルは、ジグザグ方式で設定される。
このようにジグザグ方式でカーネルを設定する場合、クロップズームモード及び／又はＲＯＩ領域に対するカーネルの数は、さらに多くなり、したがって高解像度の位相データが生成される。
【0089】
［デジタルズーム又はＲＯＩ動作を支援するイメージセンサー］
図２７～図２９は、デジタルズーム動作の時に位相データの長さを可変するイメージセンサーの一例を説明するための図である。
具体的には、図２７は、オリジナルイメージ及びこれに対応するデータセット（Ｄａｔａ Ｓｅｔ）を示す図であり、図２８は、クロップズームモード（Ｃｒｏｐ Ｚｏｏｍ Ｍｏｄｅ）での一般的なデータセット（Ｄａｔａ Ｓｅｔ）の一例を示す図であり、図２９は、クロップズームモードで本発明のイメージセンサーによって位相データの長さが長くなったデータセットの一例を示す図である。
図２７～図２９は、デジタルズーム動作の時に位相データの長さを可変するイメージセンサーの一例を説明するための図である。
具体的には、図２７は、オリジナルイメージ及びこれに対応するデータセット（Ｄａｔａ Ｓｅｔ）を示す図であり、図２８は、クロップズームモード（Ｃｒｏｐ Ｚｏｏｍ Ｍｏｄｅ）での一般的なデータセット（Ｄａｔａ Ｓｅｔ）の一例を示す図であり、図２９は、クロップズームモードで本発明のイメージセンサーによって位相データの長さが長くなったデータセットの一例を示す図である。
【0090】
図２７を参照すると、オリジナルイメージ（Ｏｒｉｇｉｎａｌ Ｉｍａｇｅ）は、Ｘ個のカラムライン及びＹ個のローラインに対応する。
イメージセンサーによるデータセット生成の結果、Ｎの長さを有するイメージデータ及びＭの長さを有する位相データが生成される。
この場合、イメージデータの長さに比べて位相データの長さの比率（即ち、位相データ／イメージデータ）は、「Ｍ／Ｎ」である。
イメージセンサーによるデータセット生成の結果、Ｎの長さを有するイメージデータ及びＭの長さを有する位相データが生成される。
この場合、イメージデータの長さに比べて位相データの長さの比率（即ち、位相データ／イメージデータ）は、「Ｍ／Ｎ」である。
【0091】
図２８を参照すると、デジタルズーム動作の時に、イメージセンサーは、拡大しようとするズーム領域のみを読み出す（ｒｅａｄｏｕｔ）クロップズームモードで動作する。
この時、一般的なイメージセンサーの場合、クロップズームモードでの位相データの長さは、フルモードと同様にＭの長さを有する。
したがって、デジタルズーム倍率を「ａ」とすれば、イメージデータ及び位相データは各々「Ｎ／ａ」及び「Ｍ／ａ」にスケーリングされる。
この場合、位相データをイメージデータと同様にスケーリングされたまま出力されれば、ディスパリティ（ｄｉｓｐａｒｉｔｙ）の解像度が低いので、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓｉｎｇ）観点で不利になる。
一方、この場合、イメージデータの長さに比べて位相データの長さの比率（即ち、位相データ／イメージデータ）は、「Ｍ／Ｎ」でフルモードと同一である。
この時、一般的なイメージセンサーの場合、クロップズームモードでの位相データの長さは、フルモードと同様にＭの長さを有する。
したがって、デジタルズーム倍率を「ａ」とすれば、イメージデータ及び位相データは各々「Ｎ／ａ」及び「Ｍ／ａ」にスケーリングされる。
この場合、位相データをイメージデータと同様にスケーリングされたまま出力されれば、ディスパリティ（ｄｉｓｐａｒｉｔｙ）の解像度が低いので、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓｉｎｇ）観点で不利になる。
一方、この場合、イメージデータの長さに比べて位相データの長さの比率（即ち、位相データ／イメージデータ）は、「Ｍ／Ｎ」でフルモードと同一である。
【0092】
図２９を参照すると、本発明の実施形態によるイメージセンサーは、クロップズームモードで、位相データの長さを増加させる。
例えば、本発明の実施形態によるイメージセンサーは、クロップズームモードでの位相データの長さが「Ｍ／ａ」より大きく、「Ｍ」よりは小さいか、或いは同一であるように可変させる。
したがって、デジタルズーム動作の時に高解像度の位相データが生成される。
この場合、イメージデータの長さに比べて位相データの長さの比率（即ち、位相データ／イメージデータ）は、「Ｍ／Ｎ」より大きく「ａ（Ｍ／Ｎ）」より小さい。
即ち、イメージデータの長さに比べて位相データの長さの比率がフルモードより大きくなる。
例えば、本発明の実施形態によるイメージセンサーは、クロップズームモードでの位相データの長さが「Ｍ／ａ」より大きく、「Ｍ」よりは小さいか、或いは同一であるように可変させる。
したがって、デジタルズーム動作の時に高解像度の位相データが生成される。
この場合、イメージデータの長さに比べて位相データの長さの比率（即ち、位相データ／イメージデータ）は、「Ｍ／Ｎ」より大きく「ａ（Ｍ／Ｎ）」より小さい。
即ち、イメージデータの長さに比べて位相データの長さの比率がフルモードより大きくなる。
【0093】
図３０は、ＲＯＩ動作の時に位相データの長さを可変するイメージセンサーの一例を説明するための図である。
図３０を参照すると、本発明の実施形態によるイメージ処理装置は、スマートフォン等のディスプレータッチ信号から「ＡＦ ＲＯＩ」領域（Ａｕｔｏ Ｆｏｃｕｓ Ｒｅｇｉｏｎ Ｏｆ Ｉｎｔｅｒｅｓｔ：ＡＦ ＲＯＩ）の情報を受信する。
例えば、「ＡＦ ＲＯＩ」領域は、ピンチツーズーム（Ｐｉｎｃｈ ｔｏ Ｚｏｏｍ）を通じて任意の位置に対してディスプレーされる領域であり、又は、タッチＡＦを通じて現在ディスプレーされる領域の中でユーザが焦点を合せたい領域であり得る。
図３０に示したように、本発明の実施形態によるイメージセンサーは、ＲＯＩ領域に対応する位相データの長さを増加させることによって、高解像度の位相データを提供することができる。
図３０を参照すると、本発明の実施形態によるイメージ処理装置は、スマートフォン等のディスプレータッチ信号から「ＡＦ ＲＯＩ」領域（Ａｕｔｏ Ｆｏｃｕｓ Ｒｅｇｉｏｎ Ｏｆ Ｉｎｔｅｒｅｓｔ：ＡＦ ＲＯＩ）の情報を受信する。
例えば、「ＡＦ ＲＯＩ」領域は、ピンチツーズーム（Ｐｉｎｃｈ ｔｏ Ｚｏｏｍ）を通じて任意の位置に対してディスプレーされる領域であり、又は、タッチＡＦを通じて現在ディスプレーされる領域の中でユーザが焦点を合せたい領域であり得る。
図３０に示したように、本発明の実施形態によるイメージセンサーは、ＲＯＩ領域に対応する位相データの長さを増加させることによって、高解像度の位相データを提供することができる。
【0094】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0095】
１０ イメージ処理装置
１００、１００Ａ イメージセンサー
１１０ ピクセルアレイ
１２０ ロードライバー
１３０ アナログ－デジタルコンバータ
１４０ 読出し回路
１４１ イメージデータ生成モジュール
１４２ 位相データ生成モジュール
１５０ タイミングコントローラ
１６０ 位相データ可変モジュール
１７０ ビニングブロック
２００ イメージプロセッサ
ＡＶＥ１～ＡＶＥ７ （第１～第７）平均化回路
ＣＭＤ＿ＤＺ デジタルズームコマンド
ＣＭＤ＿ＲＯＩ ＲＯＩコマンド
ＤＸ 駆動トランジスタ
ＦＤ フローティング拡散領域
ＩＤＴＡ イメージデータ
ＰＤ１、ＰＤ２ （第１、第２）フォトダイオード
ＰＤＴＡ 位相データ
ＰＧ１１～ＰＧ４８ ピクセルグループ
ＰＸ１～ＰＸ４ （第１～第４）ピクセル
ＲＯＩ （Ｒｅｇｉｏｎ Ｏｆ Ｉｎｔｅｒｅｓｔ）
ＲＳ リセット信号
ＲＸ リセットトランジスタ
ＳＣ 選択回路
Ｓｕｂ－ＡＤＣ１～Ｓｕｂ－ＡＤＣ８ （第１～第８）サブ－アナログ－デジタルコンバータ
Ｓｕｂ－ＩＤＧ Ｍｏｄｕｌｅ１～ＳｕｂＩＤＧ Ｍｏｄｕｌｅ８ （第１～第８）サブ－イメージデータ生成モジュール
ＳＷ スイッチ
ＴＸ、ＴＸ１～ＴＸ４ （第１～第４）伝送トランジスタ
ＲＸ リセットトランジスタ
ＳＸ 選択トランジスタ
ＴＡＩ 対象領域情報
ＴＳ、ＴＳ１～ＴＳ４ （第１～第４）伝送信号
１００、１００Ａ イメージセンサー
１１０ ピクセルアレイ
１２０ ロードライバー
１３０ アナログ－デジタルコンバータ
１４０ 読出し回路
１４１ イメージデータ生成モジュール
１４２ 位相データ生成モジュール
１５０ タイミングコントローラ
１６０ 位相データ可変モジュール
１７０ ビニングブロック
２００ イメージプロセッサ
ＡＶＥ１～ＡＶＥ７ （第１～第７）平均化回路
ＣＭＤ＿ＤＺ デジタルズームコマンド
ＣＭＤ＿ＲＯＩ ＲＯＩコマンド
ＤＸ 駆動トランジスタ
ＦＤ フローティング拡散領域
ＩＤＴＡ イメージデータ
ＰＤ１、ＰＤ２ （第１、第２）フォトダイオード
ＰＤＴＡ 位相データ
ＰＧ１１～ＰＧ４８ ピクセルグループ
ＰＸ１～ＰＸ４ （第１～第４）ピクセル
ＲＯＩ （Ｒｅｇｉｏｎ Ｏｆ Ｉｎｔｅｒｅｓｔ）
ＲＳ リセット信号
ＲＸ リセットトランジスタ
ＳＣ 選択回路
Ｓｕｂ－ＡＤＣ１～Ｓｕｂ－ＡＤＣ８ （第１～第８）サブ－アナログ－デジタルコンバータ
Ｓｕｂ－ＩＤＧ Ｍｏｄｕｌｅ１～ＳｕｂＩＤＧ Ｍｏｄｕｌｅ８ （第１～第８）サブ－イメージデータ生成モジュール
ＳＷ スイッチ
ＴＸ、ＴＸ１～ＴＸ４ （第１～第４）伝送トランジスタ
ＲＸ リセットトランジスタ
ＳＸ 選択トランジスタ
ＴＡＩ 対象領域情報
ＴＳ、ＴＳ１～ＴＳ４ （第１～第４）伝送信号
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
