(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024149354
(43)【公開日】2024-10-18
(54)【発明の名称】発光素子、表示装置、および発光素子の製造方法
(51)【国際特許分類】
H01L 33/26 20100101AFI20241010BHJP
H01L 33/02 20100101ALI20241010BHJP
G09F 9/33 20060101ALI20241010BHJP
G09F 9/00 20060101ALI20241010BHJP
H01L 33/32 20100101ALI20241010BHJP
H01L 33/20 20100101ALI20241010BHJP
【ＦＩ】
H01L33/26
H01L33/02
G09F9/33
G09F9/00 338
H01L33/32
H01L33/20
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023200949
(22)【出願日】2023-11-28
(31)【優先権主張番号】10-2023-0046138
(32)【優先日】2023-04-07
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】512187343
【氏名又は名称】三星ディスプレイ株式會社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１， Ｓａｍｓｕｎｇ－ｒｏ， Ｇｉｈｅｕｎｇ－ｇｕ， Ｙｏｎｇｉｎ－ｓｉ， Ｇｙｅｏｎｇｇｉ－ｄｏ， Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110002619
【氏名又は名称】弁理士法人ＰＯＲＴ
(72)【発明者】
【氏名】チェ，ジソン
(72)【発明者】
【氏名】キム，デヒュン
(72)【発明者】
【氏名】パク，サンホ
(72)【発明者】
【氏名】ヨ，ジェウォン
(72)【発明者】
【氏名】ヨ，チュルジョン
(72)【発明者】
【氏名】イ，サンホン
(72)【発明者】
【氏名】イ，ジョヒ
(72)【発明者】
【氏名】ジャン，ジンヒョク
(72)【発明者】
【氏名】ジョン，サンホ
(72)【発明者】
【氏名】チェ，ソンホン
【テーマコード（参考）】
5C094
5F241
5G435
【Ｆターム（参考）】
5C094BA25
5C094DA15
5C094EA04
5C094EA07
5C094FB02
5C094GB10
5C094JA08
5C094JA20
5F241AA03
5F241AA43
5F241CA40
5F241CA57
5F241CA58
5F241CA71
5F241FF06
5G435BB04
5G435KK05
(57)【要約】
【課題】発光素子の構造的欠陥を減少させ、発光素子の発光効率および信頼性を改善させることができる発光素子、発光素子の製造方法、および表示装置を提供する。
【解決手段】本開示の実施例による発光素子は、Ｎ型半導体層、Ｐ型半導体層、および前記Ｎ型半導体層と前記Ｐ型半導体層との間の活性層を含む半導体積層構造と、前記半導体積層構造の側部上に配置される絶縁層と、を含む。前記半導体積層構造は、前記絶縁層と隣接する領域に形成されるフルオリン領域を含む。
【選択図】図１
【解決手段】本開示の実施例による発光素子は、Ｎ型半導体層、Ｐ型半導体層、および前記Ｎ型半導体層と前記Ｐ型半導体層との間の活性層を含む半導体積層構造と、前記半導体積層構造の側部上に配置される絶縁層と、を含む。前記半導体積層構造は、前記絶縁層と隣接する領域に形成されるフルオリン領域を含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
Ｎ型半導体層、Ｐ型半導体層、および前記Ｎ型半導体層と前記Ｐ型半導体層との間の活性層を含む半導体積層構造と、
前記半導体積層構造の側部上に配置される絶縁層と、を含み、
前記半導体積層構造は、前記絶縁層と隣接する領域に形成されるフルオリン領域を含むことを特徴とする発光素子。
前記半導体積層構造の側部上に配置される絶縁層と、を含み、
前記半導体積層構造は、前記絶縁層と隣接する領域に形成されるフルオリン領域を含むことを特徴とする発光素子。
【請求項2】
前記半導体積層構造は、前記フルオリン領域内に形成されるＧａＦｘＮ（１－ｘ）を含むことを特徴とする請求項１に記載の発光素子。
【請求項3】
前記フルオリン領域内において、Ｆ（Ｆｌｕｏｒｉｎｅ）は、前記半導体積層構造の外側面から深さに応じて均一でない濃度勾配を有することを特徴とする請求項２に記載の発光素子。
【請求項4】
前記Ｆは、前記半導体積層構造の前記外側面から０.００１μｍ以上０.０１μｍ以下の深さにピーク濃度を有することを特徴とする請求項３に記載の発光素子。
【請求項5】
前記ピーク濃度は、１.２×１０１８～１.６×１０１８［個／ｃｍ３］に含まれることを特徴とする請求項４に記載の発光素子。
【請求項6】
前記フルオリン領域は、前記半導体積層構造の側部を全体的にカバーすることを特徴とする請求項１に記載の発光素子。
【請求項7】
前記フルオリン領域は、前記Ｐ型半導体層および前記活性層の側部をカバーし、前記Ｎ型半導体層の側部をカバーしないことを特徴とする請求項１に記載の発光素子。
【請求項8】
前記絶縁層は、金属酸化物を含み、
前記フルオリン領域は、前記絶縁層と直接隣接することを特徴とする請求項３に記載の発光素子。
前記フルオリン領域は、前記絶縁層と直接隣接することを特徴とする請求項３に記載の発光素子。
【請求項9】
前記絶縁層は、タンタル（Ｔａ）、ハフニウム（ＨＦ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、シリコン（Ｓｉ）、チタン（Ｔｉ）およびアルミニウム（Ａｌ）の群のうちから選択される１つ以上の金属を含む金属酸化物を含むことを特徴とする請求項８に記載の発光素子。
【請求項10】
前記ＦとＧａとの間の結合エネルギーは、前記金属酸化物の結合エネルギーよりも大きいことを特徴とする請求項８に記載の発光素子。
【請求項11】
前記絶縁層は、前記半導体積層構造の側部上に配置される第１絶縁層および前記第１絶縁層上に配置される第２絶縁層を含み、
前記第１絶縁層は、前記フルオリン領域と前記第２絶縁層との間に配置され、
前記第１絶縁層および前記第２絶縁層は、それぞれ金属酸化物を含み、
前記第１絶縁層は、前記Ｆをさらに含み、
前記第２絶縁層は、前記Ｆを含まないことを特徴とする請求項８に記載の発光素子。
前記第１絶縁層は、前記フルオリン領域と前記第２絶縁層との間に配置され、
前記第１絶縁層および前記第２絶縁層は、それぞれ金属酸化物を含み、
前記第１絶縁層は、前記Ｆをさらに含み、
前記第２絶縁層は、前記Ｆを含まないことを特徴とする請求項８に記載の発光素子。
【請求項12】
ベース層と、
前記ベース層上の発光素子と、を含み、
前記発光素子は、Ｎ型半導体層、Ｐ型半導体層、および前記Ｎ型半導体層と前記Ｐ型半導体層との間の活性層を含む半導体積層構造と、前記半導体積層構造の側面上に配置される絶縁層と、を含み、
前記半導体積層構造は、前記絶縁層と隣接する領域に形成されるフルオリン領域を含むことを特徴とする表示装置。
前記ベース層上の発光素子と、を含み、
前記発光素子は、Ｎ型半導体層、Ｐ型半導体層、および前記Ｎ型半導体層と前記Ｐ型半導体層との間の活性層を含む半導体積層構造と、前記半導体積層構造の側面上に配置される絶縁層と、を含み、
前記半導体積層構造は、前記絶縁層と隣接する領域に形成されるフルオリン領域を含むことを特徴とする表示装置。
【請求項13】
前記ベース層上の第１電極および第２電極をさらに含み、
前記発光素子は、第１端部および第２端部を含み、
前記発光素子は、前記第１端部で前記第１電極と電気的に連結され、前記第２端部で前記第２電極と電気的に連結されることを特徴とする請求項１２に記載の表示装置。
前記発光素子は、第１端部および第２端部を含み、
前記発光素子は、前記第１端部で前記第１電極と電気的に連結され、前記第２端部で前記第２電極と電気的に連結されることを特徴とする請求項１２に記載の表示装置。
【請求項14】
前記ベース層上の第１整列電極および第２整列電極をさらに含み、
前記発光素子は、前記第１整列電極と前記第２整列電極との間に整列されることを特徴とする請求項１２に記載の表示装置。
前記発光素子は、前記第１整列電極と前記第２整列電極との間に整列されることを特徴とする請求項１２に記載の表示装置。
【請求項15】
前記半導体積層構造は、前記フルオリン領域内に形成されるＧａＦｘＮ（１－ｘ）を含むことを特徴とする請求項１２に記載の表示装置。
【請求項16】
前記フルオリン領域内において、Ｆ（Ｆｌｕｏｒｉｎｅ）は、前記半導体積層構造の外側面から深さに応じて均一でない濃度勾配を有し、
前記Ｆは、前記半導体積層構造の前記外側面から０.００１μｍ以上０.０１μｍ以下の深さにピーク濃度を有し、
前記ピーク濃度は、１.２×１０１８～１.６×１０１８［個／ｃｍ３］に含まれることを特徴とする請求項１５に記載の表示装置。
前記Ｆは、前記半導体積層構造の前記外側面から０.００１μｍ以上０.０１μｍ以下の深さにピーク濃度を有し、
前記ピーク濃度は、１.２×１０１８～１.６×１０１８［個／ｃｍ３］に含まれることを特徴とする請求項１５に記載の表示装置。
【請求項17】
成長基板上に半導体積層構造をパターニングすることと、
前記半導体積層構造の側面にフルオリン領域を形成することと、
前記半導体積層構造の側面上に絶縁層を形成することと、を含むことを特徴とする発光素子の製造方法。
前記半導体積層構造の側面にフルオリン領域を形成することと、
前記半導体積層構造の側面上に絶縁層を形成することと、を含むことを特徴とする発光素子の製造方法。
【請求項18】
前記フルオリン領域を形成することは、イオン注入法あるいは表面処理工程を利用してＦを前記半導体積層構造に提供することを含むことを特徴とする請求項１７に記載の発光素子の製造方法。
【請求項19】
前記絶縁層を形成することは、前記フルオリン領域を形成した後、２つ以上の絶縁層が交互に形成されることを含むことを特徴とする請求項１７に記載の発光素子の製造方法。
【請求項20】
前記絶縁層を形成することは、前記半導体積層構造の側部上に第１絶縁層を形成することおよび前記第１絶縁層上に第２絶縁層を形成することを含み、
前記第１絶縁層を形成することは、前記フルオリン領域を形成することの前に行われ、
前記第２絶縁層を形成することは、前記フルオリン領域を形成することの後に行われることを特徴とする請求項１７に記載の発光素子の製造方法。
前記第１絶縁層を形成することは、前記フルオリン領域を形成することの前に行われ、
前記第２絶縁層を形成することは、前記フルオリン領域を形成することの後に行われることを特徴とする請求項１７に記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、発光素子、表示装置、および発光素子の製造方法に関する。
【背景技術】
【0002】
最近、情報ディスプレイに対する関心が高まっているため、表示装置に関する研究開発が継続的に行われている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】韓国出願公開特許第２０１２-００７０８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示の一課題は、発光素子の構造的欠陥を減少させることができる発光素子、発光素子の製造方法、および表示装置を提供することである。
【0005】
本開示の一課題は、発光素子の発光効率および信頼性を改善させることができる発光素子、発光素子の製造方法、および表示装置を提供することである。
【課題を解決するための手段】
【0006】
本開示の一実施例による発光素子は、Ｎ型半導体層、Ｐ型半導体層、および前記Ｎ型半導体層と前記Ｐ型半導体層との間の活性層を含む半導体積層構造と、前記半導体積層構造の側部上に配置される絶縁層と、を含み、前記半導体積層構造は、前記絶縁層と隣接する領域に形成されるフルオリン領域を含む。
【0007】
本開示の一実施例によって、前記半導体積層構造は、前記フルオリン領域内に形成されるＧａＦｘＮ（１－ｘ）を含んでよい。
【0008】
本開示の一実施例によって、前記フルオリン領域内においてＦ（Ｆｌｕｏｒｉｎｅ）は、前記半導体積層構造の外側面から深さに応じて均一でない濃度勾配を有してよい。
【0009】
本開示の一実施例によって、前記Ｆは、前記半導体積層構造の前記外側面から０.００１μｍ以上０.０１μｍ以下の深さにピーク濃度を有してよい。
【0010】
本開示の一実施例によって、前記ピーク濃度は、１.２×１０１８～１.６×１０１８［個／ｃｍ３］に含まれてよい。
【0011】
本開示の一実施例によって、前記フルオリン領域は、前記半導体積層構造の側部を全体的にカバーしてよい。
【0012】
本開示の一実施例によって、前記フルオリン領域は、前記Ｐ型半導体層および前記活性層の側部をカバーし、前記Ｎ型半導体層の側部をカバーしなくてよい。
【0013】
本開示の一実施例によって、前記絶縁層は、金属酸化物を含み、前記フルオリン領域は、前記絶縁層と直接隣接してよい。
【0014】
本開示の一実施例によって、前記絶縁層は、タンタル（Ｔａ）、ハフニウム（ＨＦ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、シリコン（Ｓｉ）、チタン（Ｔｉ）およびアルミニウム（Ａｌ）の群のうちから選択される１つ以上の金属を含む金属酸化物を含んでよい。
【0015】
本開示の一実施例によって、前記ＦとＧａとの間の結合エネルギーは、前記金属酸化物の結合エネルギーよりも大きくてよい。
【0016】
本開示の一実施例によって、前記絶縁層は、前記半導体積層構造の側部上に配置される第１絶縁層および前記第１絶縁層上に配置される第２絶縁層を含み、前記第１絶縁層は、前記フルオリン領域と前記第２絶縁層との間に配置され、前記第１絶縁層および前記第２絶縁層は、それぞれ金属酸化物を含むことができる。前記第１絶縁層は、前記Ｆをさらに含み、前記第２絶縁層は、前記Ｆを含まなくてもよい。
【0017】
本開示の一実施例による表示装置は、ベース層と、前記ベース層上の発光素子と、を含み、前記発光素子は、Ｎ型半導体層、Ｐ型半導体層、および前記Ｎ型半導体層と前記Ｐ型半導体層との間の活性層を含む半導体積層構造と、前記半導体積層構造の側面上に配置される絶縁層と、を含み、前記半導体積層構造は、前記絶縁層と隣接する領域に形成されるフルオリン領域を含む。
【0018】
本開示の一実施例によって、前記表示装置は、前記ベース層上の第１電極および第２電極をさらに含み、前記発光素子は、第１端部および第２端部を含み、前記発光素子は、前記第１端部で前記第１電極と電気的に連結され、前記第２端部で前記第２電極と電気的に連結されてよい。
【0019】
本開示の一実施例によって、前記表示装置は、前記ベース層上の第１整列電極および第２整列電極をさらに含み、前記発光素子は、前記第１整列電極と前記第２整列電極との間に整列されてよい。
【0020】
本開示の一実施例によって、前記半導体積層構造は、前記フルオリン領域内に形成されるＧａＦｘＮ（１－ｘ）を含んでよい。
【0021】
本開示の一実施例によって、前記フルオリン領域内においてＦ（Ｆｌｕｏｒｉｎｅ）は、前記半導体積層構造の外側面から深さに応じて均一でない濃度勾配を有し、前記Ｆは、前記半導体積層構造の前記外側面から０.００１μｍ以上０.０１μｍ以下の深さにピーク濃度を有し、前記ピーク濃度は、１.２×１０１８～１.６×１０１８［個／ｃｍ３］に含まれてよい。
【0022】
本開示の一本開示の実施例による発光素子の製造方法は、成長基板上に半導体積層構造をパターニングすることと、前記半導体積層構造の側面にフルオリン領域を形成することと、前記半導体積層構造の側面上に絶縁層を形成することと、を含む。
【0023】
本開示の一実施例によって、前記フルオリン領域を形成することは、イオン注入法あるいは表面処理工程を利用してＦを前記半導体積層構造に提供することを含んでよい。
【0024】
本開示の一実施例によって、前記絶縁層を形成することは、前記フルオリン領域を形成した後、２つ以上の絶縁層が交互に形成されることを含んでよい。
【0025】
本開示の一実施例によって、前記絶縁層を形成することは、前記半導体積層構造の側部上に第１絶縁層を形成することおよび前記第１絶縁層上に第２絶縁層を形成することを含み、前記第１絶縁層を形成することは、前記フルオリン領域を形成することの前に行い、前記第２絶縁層を形成することは、前記フルオリン領域を形成することの後に行ってよい。
【発明の効果】
【0026】
本開示の一実施例によれば、発光素子の構造的欠陥を減少させることができる発光素子、発光素子の製造方法、および表示装置を提供することができる。
【0027】
本開示の一実施例によれば、発光素子の発光効率および信頼性を改善することができる発光素子、発光素子の製造方法、および表示装置を提供することができる。
【図面の簡単な説明】
【0028】
【図1】本開示の一実施例による発光素子を示す概略断面図である。
【図2】本開示の一実施例による発光素子を示す概略断面図である。
【図3】本開示の一実施例による発光素子を示す概略斜視図である。
【図4】本開示の一実施例による発光素子を示す概略断面図である。
【図5】本開示の一実施例による発光素子の一部を示す概略拡大断面図である。
【図6】本開示の一実施例による発光素子の一部を示す概略拡大断面図である。
【図7】半導体積層構造の位置ごとのフルオリンの濃度プロファイルを示すグラフである。
【図8】本開示の一実施例による発光素子を製造する方法を示す概略フローチャートである。
【図9】本開示の一実施例による発光素子の製造方法を示す工程ステップごとの概略断面図である。
【図10】本開示の一実施例による発光素子の製造方法を示す工程ステップごとの概略断面図である。
【図11】本開示の一実施例による発光素子の製造方法を示す工程ステップごとの概略断面図である。
【図12】本開示の一実施例による発光素子の製造方法を示す工程ステップごとの概略断面図である。
【図13】本開示の一実施例による発光素子の製造方法を示す工程ステップごとの概略断面図である。
【図14】本開示の一実施例による発光素子の製造方法を示す工程ステップごとの概略断面図である。
【図15】一部変形された本開示の一実施例による発光素子を製造する方法を示す概略フローチャートである。
【図16】一部変形された実施例による発光素子の製造方法を示す工程ステップごとの概略断面図である。
【図17】一部変形された本開示の一実施例による発光素子の製造方法を示す工程ステップごとの概略断面図である。
【図18】本開示の一実施例による発光素子を含む表示装置を示す概略平面図である。
【図19】本開示の一実施例による表示装置を示す概略断面図である。
【図20】本開示の一実施例による表示装置を示す概略断面図である。
【図21】本開示の一実施例による表示装置を示す概略断面図である。
【発明を実施するための形態】
【0029】
本開示は、様々な変更が可能であり、様々な形態として実施することができるが、特定の実施例だけを図面に例示しこれに基づいて本開示を説明する。しかし、本開示はこのような特定の開示に限定されるものではなく、本開示の思想および技術範囲に含まれるすべての変更、均等物または代替物は本開示に含まれるものと理解される。
【0030】
第１、第２などの用語は、様々な構成要素の説明に用いられるが、前記構成要素は、前記用語によって限定されない。前記の用語は、１つの構成要素を他の構成要素から区別する目的で用いられる。例えば、本開示の範囲を逸脱することなく、第１構成要素は第２構成要素と呼ばれることがある。同様に第２構成要素も第１構成要素と呼ばれることがある。単数の表現は、文脈上明白に異なる意味ではない限り、複数の表現を含む。
【0031】
本開示で「含む」又は「有する」等の用語は、明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品又はこれらを組み合わせたものを示し、１つ又はそれ以上の他の特徴や数字、ステップ、動作、構成要素、部分品又はこれらを組み合わせたもの又はこれらに付加されるものの可能性を予め排除するものではない。また、層、膜、領域、板等の部分が他の部分の「上に」あるとする場合、これは他の部分の「真上に」ある場合だけでなく、それらの間にさらに他の部分が位置する場合も含む。また、本明細書において、ある層、膜、領域、板などの部分が他の部分の上（ｏｎ）に形成されたとする場合、形成された方向は上部方向のみに限定されず、側面や下部方向に形成されたものを含む。また、層、膜、領域、板などの部分が他の部分の「下に」あるとする場合、これは他の部分の「真下に」ある場合だけでなく、それらの間にさらに他の部分が位置する場合も含む。
【0032】
本開示は、発光素子、表示装置、および発光素子の製造方法に関する。以下では、添付の図面を参照して、本開示の一実施例による発光素子、表示装置、および発光素子の製造方法について説明する。
【0033】
【0034】
図１、図２、および図４は、本開示の一実施例による発光素子を示す概略断面図である。図３は、本開示の一実施例による発光素子を示す概略斜視図である。図５及び図６は、本開示の一実施例による発光素子の一部を示す概略拡大断面図である。図７は、半導体積層構造の位置ごとのフルオリンの濃度を示すグラフである。
【0035】
発光素子ＬＤは、光を発散するように構成される。例えば、発光素子ＬＤは、赤色光、緑色光、および青色光のうちいずれか１つを発散することができる。赤色光は、約６００ｎｍ～７５０ｎｍの波長帯域のうちの一部波長帯域を含む光であり得る。緑色光は、約４８０ｎｍ～５６０ｎｍの波長帯域のうちの一部波長帯域を含む光であり得る。青色光は、約３７０ｎｍ～４６０ｎｍの波長帯域のうちの一部波長帯域を含む光であり得る。
【0036】
発光素子ＬＤは、フルオリン領域ＦＡを含む半導体積層構造１および絶縁層ＩＮＦを含むことができる。半導体積層構造１は、Ｎ型半導体層ＳＣＬ１、Ｐ型半導体層ＳＣＬ２、およびＮ型半導体層ＳＣＬ１とＰ型半導体層ＳＣＬ２との間に配置される活性層ＡＬを含む。
【0037】
発光素子ＬＤは、様々な大きさを有することができる。本開示の一実施例によって、発光素子ＬＤは、マイクロスケール乃至ナノスケールの大きさを有することができる。例えば、発光素子ＬＤの直径は１００μｍ以下であってもよい。或いは、実施例によって、発光素子ＬＤの直径は１μｍ以下であってもよい。ここで、発光素子ＬＤの直径は、発光素子ＬＤ（例えば、活性層ＡＬ）の断面形状に応じてその基準が決定されることができる。例えば、発光素子ＬＤの断面が円形状である場合、直径は円の直径であり得る。発光素子ＬＤの断面が楕円形状である場合、直径は楕円の長辺の長さであり得る。発光素子ＬＤの断面が多角形形状である場合、直径は多角形の最も長い対角線の長さであり得る。
【0038】
発光素子ＬＤは、第１端部ＥＰ１と第２端部ＥＰ２とを有することができる。本開示の一実施例によって、発光素子ＬＤの第１端部ＥＰ１には、Ｎ型半導体層ＳＣＬ１が隣接し、発光素子ＬＤの第２端部ＥＰ２には、Ｐ型半導体層ＳＣＬ２が隣接することができる。第１端部ＥＰ１と第２端部ＥＰ２は、発光素子ＬＤ内に形成される電気的経路方向を基準として定義されることができる。
【0039】
発光素子ＬＤは、様々な形状を有することができる。例えば、発光素子ＬＤは、一方向に延びるバー形状を有することができる（図１～図３）。この場合、発光素子ＬＤは、第１端部ＥＰ１から第２端部ＥＰ２に向かう方向に延びる形状を有することができる。
【0040】
または、本開示の一実施例によって、発光素子ＬＤは、フリップ－チップタイプを有するように製造された発光ダイオードであることもできる（図４）。この場合、第１端部ＥＰ１においてＰ型半導体層ＳＣＬ２と第２端部ＥＰ２においてＮ型半導体層ＳＣＬ１は、同じ方向に向かうことができる。
【0041】
Ｎ型半導体層ＳＣＬ１は、活性層ＡＬ上に配置され、Ｐ型半導体層ＳＣＬ２と異なるタイプの半導体層を含むことができる。例えば、Ｎ型半導体層ＳＣＬ１は、Ｎ型半導体を含むことができる。Ｎ型半導体層ＳＣＬ１は、ＧａＮ系材料を含むことができる。例えば、Ｎ型半導体層ＳＣＬ１は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、およびＩｎＧａＮの群のうちから選択される１つ以上を含むことができ、Ｓｉ、Ｇｅ、およびＳｎなどのような第１導電型ドーパントのドープされたＮ型半導体層を含むことができる。実施例によって、Ｎ型半導体層ＳＣＬ１は、フルオリン領域ＦＡにおいてＦを含んだＧａＮ系材料を含むことができる。
【0042】
活性層ＡＬは、Ｎ型半導体層ＳＣＬ１とＰ型半導体層ＳＣＬ２との間に配置されることができる。活性層ＡＬは、単一量子井戸（ｓｉｎｇｌｅ－ｑｕａｎｔｕｍ ｗｅｌｌ）または多重量子井戸（ｍｕｌｔｉ－ｑｕａｎｔｕｍ ｗｅｌｌ）構造を含むことができる。活性層ＡＬの位置は、特定の例に限定されるものではなく、発光素子ＬＤの種類によって様々に変更することができる。
【0043】
活性層ＡＬは、量子井戸構造を形成するための井戸層および障壁層を含むことができる。例えば、活性層ＡＬは井戸層としてIｎＧａＮを含むことができ、活性層ＡＬは、障壁層としてＧａＮを含むことができる。実施例によって、活性層ＡＬは、フルオリン領域ＦＡにおいて、Ｆを含んだＧａＮ系材料を含むことができる。
【0044】
Ｐ型半導体層ＳＣＬ２は、活性層ＡＬ上に配置され、Ｎ型半導体層ＳＣＬ１と異なるタイプの半導体層を含むことができる。例えば、Ｐ型半導体層ＳＣＬ２は、Ｐ型半導体を含むことができる。Ｐ型半導体層ＳＣＬ２は、ＧａＮ系材料を含むことができる。例えば、Ｐ型半導体層ＳＣＬ２は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、およびＩｎＧａＮの群のうちから選択される１つ以上を含むことができ、Ｇａ、Ｂ、およびＭｇなどのような第２導電型ドーパントのドープされたＰ型半導体層を含むことができる。本開示の一実施例によって、Ｐ型半導体層ＳＣＬ２は、フルオリン領域ＦＡにおいて、Ｆを含んだＧａＮ系材料を含むことができる。
【0045】
発光素子ＬＤの第１端部ＥＰ１と第２端部ＥＰ２にスレッショルド電圧以上の電圧が印加される場合、活性層ＡＬにおいて電子－正孔対は互いに再結合してエキシトンを形成することができ、発光素子ＬＤは光を発散することができる。このような原理を利用して発光素子ＬＤの発光を制御することによって、発光素子ＬＤは様々な装置で光源として利用されることができる。
【0046】
実験的に、発光素子ＬＤを製造するためのエッチング（例えば、ドライエッチング）工程は、発光素子ＬＤの発光効率などに影響を及ぼす可能性がある。例えば、発光素子ＬＤの側部が破損されて、活性層ＡＬが損傷するリスクが存在し、この場合、発光素子ＬＤの発光効率が阻害（例えば、非発光再結合（ｎｏｎ－ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）の増加による発光効率の減少など）されることがある。
【0047】
本明細書において、「側部」は、対象（ｏｂｊｅｃｔ）（例えば、半導体積層構造１、活性層ＡＬ、Ｎ型半導体層ＳＣＬ１、またはＰ型半導体層ＳＣＬ２など）の上面および下面以外の残りの領域の一部を含む領域を意味することができる。ここで、対象の上面と下面は、発光素子ＬＤ（または、半導体積層構造１）の第１端部ＥＰ１または第２端部ＥＰ２に対応する面を意味することができる。実施例によって、側部は、発光素子ＬＤ（あるいは半導体積層構造１）の第１端部ＥＰ１と第２端部ＥＰ２との間の領域で定義される対象の外面の一部を意味することができる。
【0048】
本開示の一実施例によって、発光素子ＬＤは、半導体積層構造１の側部にフルオリン領域ＦＡが形成されることを特徴とする。フルオリン領域ＦＡは、Ｆ（Ｆｌｕｏｒｉｎｅ）を含んだ結晶構造を含む領域であり得る。
【0049】
フルオリン領域ＦＡは、絶縁層ＩＮＦと隣接する半導体積層構造１の側部に形成されることができる。フルオリン領域ＦＡは、絶縁層ＩＮＦと直接隣接する半導体積層構造１の側部に隣接するように形成されることができる。フルオリン領域ＦＡは、半導体積層構造１の内部の少なくとも一部と絶縁層ＩＮＦとの間に配置されることができる。例えば、フルオリン領域ＦＡは、絶縁層ＩＮＦを形成する金属酸化物と直接隣接することができる。
【0050】
フルオリン領域ＦＡは、半導体積層構造１のパターニングの際に行われたエッチング工程が行われたエッチング表面に隣接することができる。例えば、Ｎ型半導体層ＳＣＬ１、活性層ＡＬ、およびＰ型半導体層ＳＣＬ２が一括にエッチングされる場合、半導体積層構造１の側部にエッチング面が定義されることができ、フルオリン領域ＦＡは、定義されたエッチング面の少なくとも一部に隣接することができる。
【0051】
フルオリン領域ＦＡは、半導体積層構造１の側部にＦがドープされて形成される領域であり得る。フルオリン領域ＦＡを形成するために供給されるＦは、半導体積層構造１の側部で結晶構造の少なくとも一部を形成することができる。
【0052】
例えば、フルオリン領域ＦＡは、半導体積層構造１の側部に全体的に配置されることができる（図１、図３など）。これにより、フルオリン領域ＦＡは、Ｎ型半導体層ＳＣＬ１の側部に形成されることができ、活性層ＡＬの側部に形成されることができ、Ｐ型半導体層ＳＣＬ２の側部に形成されることもできる。
【0053】
他の実施例では、フルオリン領域ＦＡは、Ｎ型半導体層ＳＣＬ１の側部に形成されることなく、活性層ＡＬの側部に形成されることができ、Ｐ型半導体層ＳＣＬ２の側部に形成されることもできる（図２)。この場合、Ｎ型半導体層ＳＣＬ１の側部には、Ｆを含まないフルオリン－フリー領域（ＦＦＡ）が形成されることができる。
【0054】
フルオリン領域ＦＡ内においてＦは、半導体積層構造１の外側面を基準に深さに応じて一濃度プロファイルで分布することができる。これについて、図７を参照して述べる。ここで、半導体積層構造１の外側面は、半導体積層構造１の側部であって、絶縁層ＩＮＦと直接隣接する外郭面を意味することができる。以下に述べる深さは、対象位置と半導体積層構造１の外側面との間の離隔距離を意味することができる。
【0055】
Ｆの濃度は、半導体積層構造１の外側面から深さに応じて増加するが、ピーク濃度を基点に減少するプロファイルを有することができる。例えば、Ｆの濃度は、０.００１μｍ以上０.０１μｍ以下の数値範囲に含まれるピーク位置ｘにピーク濃度ｙを有することができる。本開示の一実施例によって、ピーク濃度ｙは、１.２×１０１８～１.６×１０１８［個／ｃｍ３］に含まれることができる。すなわち、フルオリン領域ＦＡ内においてＦは、均一でない濃度勾配で分布することができ、少なくとも一部の位置でピーク濃度を有するように提供されることができる。このようなＦの濃度勾配が提供されて、フルオリン領域ＦＡは、外部の影響に対する半導体積層構造１のバリア層として機能することができる。
【0056】
フルオリン領域ＦＡには、ＧａＦＮ系物質が含まれることができる。例えば、フルオリン領域ＦＡには、ＧａＦｘＮ（１－ｘ）が含まれることができる。ただし、本開示は必ずしもこれに限定されるわけではない。例えば、ＧａＦＮ系物質は、１つ以上の元素をさらに含んでもよい。実施例によって、ＧａＦＮ系物質は、IｎｘＡｌｙＧａ（１－ｘ－ｙ）ＦｍＮｎを含むことができる。
【0057】
本開示の一実施例によって、半導体積層構造１を形成するＧａＮ結晶構造において、Ｆは、Ｎが配置されていない空孔（ｖａｃａｎｃｙ）に配置されることができ、Ｇａと結合構造を形成することができる。Ｆは、比較的高い電気陰性度を有し、Ｇａと高い結合エネルギーを有する結合構造を形成することができる。これにより、ＧａＦＮは、高い安定性を有する結晶構造を形成することができる。
【0058】
この場合、フルオリン領域ＦＡにおいて、Ｆ以外の他の元素がＧａＮ結晶構造（例えば、ウルツ鉱（ｗｕｒｔｚｉｔｅ）結晶構造）に浸透するリスクを減少させることができる。例えば、実験的に、Ｈ（ｈｙｄｒｏｇｅｎ）およびＯ（ｏｘｙｇｅｎ）がＧａＮ結晶構造内に提供される場合にドナー元素（ｄｏｎｏｒ ｅｌｅｍｅｎｔ）として機能して、ＧａＮ結晶構造の構造的安定性が損なわれる恐れがある。特に、絶縁層ＩＮＦは、金属酸化物を含むことができるから、金属酸化物を形成するＯのうちの一部がＧａＮ結晶構造内に提供される恐れがあり、ＯがＧａＮ結晶構造に提供される場合、ＧａＯＮおよびＧａ２Ｏ３などの結晶構造が形成されてＧａＮの結晶構造の安定性が低下する可能性もある。
【0059】
しかしながら、Ｇａと結合エネルギーを有する結合構造を形成可能なＦがＧａＮ結晶構造に提供されることにより、半導体積層構造１の側部（例えば、エッチング界面）でＧａＮ結晶構造が変形するリスクを減少させることができる。例えば、Ｇａ－Ｆ結合は、Ｇａ－Ｏ結合に比べて高い結合エネルギーを有することができる。Ｈ－Ｆ結合は、Ｈ－Ｏ結合に比べて高い結合エネルギーを有することができる。Ｇａ－Ｆ結合は、約６.０ｅＶの結合エネルギーを有することができる。Ｇａ－Ｏ結合は、約３.９ｅＶの結合エネルギーを有することができる。Ｈ－Ｆ結合は、約５.９ｅＶの結合エネルギーを有することができる。Ｈ－Ｏ結合は、約４.８ｅＶの結合エネルギーを有することができる。これにより、Ｇａ－Ｆ結合および／またはＦ－Ｏ結合が強固に形成されて、あるいはＨまたはＯがＧａＮ結晶構造に浸透するリスクを減少させることができる。
【0060】
結局、フルオリン領域ＦＡは、半導体積層構造１の側部で発生し得る欠陥を減少させることができ、外部の影響による構造的変異（例えば、エキシトンが自己束縛されて（ｓｅｌｆ－ｔｒａｐｐｅｄ）、結晶構造の格子内の格子振動を引き起こす現象など）が発生するリスクを減少させることができ、ＧａＮの材料的特性が変化するリスクを減少させることができる。これにより、発光素子ＬＤの発光効率が向上でき、発光素子ＬＤに対する発光信頼度の再考が可能である。例えば、ＧａＮ結晶構造の構造的安定性が損なわれる場合、ＧａＮ結晶構造内のストレインが発生することによって、発光素子ＬＤが意図した輝度に光を発散することが困難であり得るが、フルオリン領域ＦＡはこのようなリスクを減少させることができる。
【0061】
絶縁層ＩＮＦは、半導体積層構造１の側部を囲むことができる。絶縁層ＩＮＦは、Ｎ型半導体層ＳＣＬ１、活性層ＡＬ、およびＰ型半導体層ＳＣＬ２を含む半導体積層構造１上に配置されることができる。
【0062】
絶縁層ＩＮＦは、フルオリン領域ＦＡ上に配置されることができる。絶縁層ＩＮＦは、外部の影響から半導体積層構造１を保護することができ、Ｎ型半導体層ＳＣＬ１、活性層ＡＬ、およびＰ型半導体層ＳＣＬ２を外部と絶縁させることができる。
【0063】
絶縁層ＩＮＦは、金属酸化物を含む絶縁材料を含むことができる。例えば、絶縁層ＩＮＦは、タンタル（Ｔａ）、ハフニウム（ＨＦ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、シリコン（Ｓｉ）、チタン（Ｔｉ）およびアルミニウム（Ａｌ）の群のうちから選択される１つ以上の金属を含む金属酸化物を含むことができる。ただし、本開示の一実施例は特定の例に限定されるわけではない。
【0064】
絶縁層ＩＮＦは、それぞれ金属酸化物を含む２つ以上の絶縁層を含むことができる（図５参照）。例えば、絶縁層ＩＮＦは、互いに異なる材料を含む２つ以上の金属酸化物絶縁層が順次積層された構造を有することができる。例えば、絶縁層ＩＮＦは、Ｍ１ＸＯＹを含む第１絶縁層およびＭ２ＵＯＺを含む第２絶縁層を含むことができる（Ｍ１およびＭ２は金属）。絶縁層ＩＮＦを形成するための２つ以上の絶縁層の数は特に限定されない。
【0065】
本開示の一実施例によって、絶縁層ＩＮＦは、第１絶縁層ＩＮＦ１および第２絶縁層ＩＮＦ２を含むこともできる（図６）。ここで、第２絶縁層ＩＮＦ２は、前述のように、それぞれ金属酸化物を含む２つ以上の絶縁層を含む絶縁構造であり得る。第１絶縁層ＩＮＦ１は、第２絶縁層ＩＮＦ２とは別に形成される層であってもよい。
【0066】
本開示の一実施例によって、第１絶縁層ＩＮＦ１は、予備絶縁層と呼ぶことができる。
【0067】
例えば、第１絶縁層ＩＮＦ１は、半導体積層構造１のフルオリン領域ＦＡと第２絶縁層ＩＮＦ２との間に配置されることができる。第１絶縁層ＩＮＦ１の一面は、半導体積層構造１の側部と接触することができ、第１絶縁層ＩＮＦ１の他面は、第２絶縁層ＩＮＦ２と接触することができる。実施例によって、第１絶縁層ＩＮＦ１は、Ｎ型半導体層ＳＣＬ１、活性層ＡＬ、およびＰ型半導体層ＳＣＬ２のそれぞれの側部をカバーすることができる。ただし、本開示は必ずしもこれに限定されるわけではない。実施例によって、第１絶縁層ＩＮＦ１は、活性層ＡＬおよびＰ型半導体層ＳＣＬ２上に配置されることなく、Ｎ型半導体層ＳＣＬ１上に配置されることもできる。
【0068】
第１絶縁層ＩＮＦ１は、前述の金属酸化物のうちの１つ以上を含むが、Ｆをさらに含んでもよい。例えば、第１絶縁層ＩＮＦ１は、非晶質構造を有するように製造された金属酸化物を含むが、金属酸化物が形成した構造中の少なくとも一部にはＦが含まれることができる。実施例によって、第２絶縁層ＩＮＦは、前述の金属酸化物のうちの１つ以上を含むが、Ｆを含まなくてもよい。
【0069】
第１絶縁層ＩＮＦ１は、フルオリン領域ＦＡを形成するための工程の進行の際に、半導体積層構造１の少なくとも一部をキャッピング（ｃａｐｐｉｎｇ）することができる。例えば、第１絶縁層ＩＮＦ１は、フルオリン領域ＦＡを形成するための工程の影響から半導体積層構造１を保護することができる。
【0070】
例えば、フルオリン領域ＦＡを形成するために、半導体積層構造１にドープされるＦは、一運動エネルギーを有することができる。例えば、プラズマなどを利用してＦが半導体積層構造１に浸透する場合、Ｆの有する運動エネルギーによって、半導体積層構造１内にストレインが発生する恐れがある。しかしながら、実施例によって、フルオリン領域ＦＡを形成する前に第１絶縁層ＩＮＦ１を予備的に形成することで、第１絶縁層ＩＮＦ１は、Ｆの有する運動エネルギーを減少させることができ、前述のリスクを減少させることができる。
【0071】
本開示の一実施例によって、発光素子ＬＤの構造は前述の例に限定されず、追加の層をさらに含んでもよい。例えば、発光素子ＬＤは、電子のオーバーフローを防止するための電子ブロック層をさらに含んでもよく、発光素子ＬＤは、発光素子ＬＤ内の応力を緩和するための超格子（ｓｕｐｅｒｌａｔｔｉｃｅ）層をさらに含んでもよい。また、発光素子ＬＤは、Ｐ型半導体層ＳＣＬ２上に配置され、Ｐ型半導体層ＳＣＬ２と電気的に連結された電極層をさらに含んでもよい。
【0072】
また、実施例によって、発光素子ＬＤがフリップ－チップタイプの発光ダイオードである場合、発光素子ＬＤは、Ｎ型半導体層ＳＣＬ１と電気的に連結された第１連結電極ＣＮＥ１、Ｐ型半導体層ＳＣＬ２と電気的に連結された第２連結電極ＣＮＥ２、Ｎ型半導体層ＳＣＬ１の基底を形成する成長基板ＧＳ、成長基板ＧＳとＮ型半導体層ＳＣＬ１との間に配置されるバッファ層ＢＦ、および非ドープ半導体層ＵＳＣＬを含んでもよい。成長基板ＧＳ、バッファ層ＢＦ、および非ドープ半導体層ＵＳＣＬに関する詳細な説明は、図１２～図１４を参照して後述する。
【0073】
【0074】
【0075】
図８は、本開示の一実施例による発光素子を製造する方法を示す概略フローチャートである。図９～図１４は、本開示の一実施例による発光素子の製造方法を示す工程ステップごとの概略断面図である。図９～図１１は、一方向に延びる形状を有する発光素子ＬＤ（例えば、図１～図３）の製造方法を示す図である。図１２～図１４は、フリップ－チップタイプの発光素子ＬＤ（例えば、図４）の製造方法を示す図である。
【0076】
図８を参照すると、本開示の一実施例による発光素子ＬＤの製造方法は、半導体積層構造をパターニングするステップＳ１２０、フルオリン領域を形成するステップＳ１４０、および絶縁層を形成するステップＳ１６０を含むことができる。
【0077】
図８、図９および図１２を参照すると、半導体積層構造をパターニングするステップＳ１２０において、成長基板ＧＳ上にバッファ層ＢＦ、非ドープ半導体層ＵＳＣＬ、Ｎ型ベース半導体層、ベース活性層およびＰ型ベース半導体層を成長させ、Ｎ型ベース半導体層、ベース活性層およびＰ型ベース半導体層のそれぞれの少なくとも一部をエッチングして半導体積層構造１をパターニングすることができる。実施例によって、半導体積層構造１の側部が露出されるように、エッチング工程が行われることができる。実施例によって、フリップ－チップタイプの発光素子ＬＤを製造するために、Ｎ型半導体層ＳＣＬ１の一面が露出（図１２参照）されるようにエッチング工程が行われてもよい。
【0078】
成長基板ＧＳは、対象物質を成長させるためのベース板であることができる。例えば、成長基板ＧＳは、一物質に対するエピタキシャル成長（ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ）のためのウェハ（ｗａｆｅｒ）であることができる。成長基板ＧＳは、Ｓｉ、ＧａＡｓなどを含んだ基板であり得るが、成長基板ＧＳを形成するための物質は特定の例に限定されない。
【0079】
バッファ層ＢＦは、成長基板ＧＳ上に形成される半導体層の結晶性を向上させることができる。実施例によって、バッファ層ＢＦは、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡIＮ、およびＩｎＮの群のうちの１つ以上を含むことができる。ただし、本開示は必ずしもこれに限定されるわけではない。
【0080】
非ドープ半導体層ＵＳＣＬは、成長基板ＧＳ上に形成される半導体層の欠陥を減少させることができる。実施例によって、非ドープ半導体層ＵＳＣＬは、別途のドーパントを含まない半導体材料として、半導体積層構造１を形成するための半導体材料と同じ物質を含むことができるが、非ドープ半導体層ＵＳＣＬを形成するための物質は特定の例に限定されない。
【0081】
Ｎ型ベース半導体層、ベース活性層、およびＰ型ベース半導体層は、順次エピタキシャル成長されることができる。Ｎ型ベース半導体層は、Ｎ型半導体層ＳＣＬ１を形成するための材料を含むことができる。ベース活性層は、活性層ＡＬを形成するための材料を含むことができる。Ｐ型ベース半導体層は、Ｐ型半導体層ＳＣＬ２を形成するための材料を含むことができる。
【0082】
【0083】
本ステップにおいて、半導体積層構造１の側部にＦがドープされることができ、実施例によって、半導体積層構造１の側部にはＧａＦＮを含んだ結晶構造が形成されることができる。
【0084】
例えば、フルオリン領域ＦＡは、イオン注入法（ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）によってＦイオンが注入されて製造される領域であり得る。イオン注入法を利用する場合、ドープしようとするイオンに印加されるエネルギーが調節されて、イオンが半導体積層構造１の外面を通過して進入する深さを制御することができる。本開示の一実施例によれば、約５ｋｅＶのエネルギーがイオンに供給されることができる。この場合、フルオリン領域ＦＡ内においてＦのピーク濃度は、１.０×１０１５［個／ｃｍ３］以上に提供されることができる。実施例によって、Ｆのピーク濃度は、１.２×１０１８［個／ｃｍ３］以上に提供されることができ、実施例によって、Ｆのピーク濃度は、１.２×１０１８～１.６×１０１８［個／ｃｍ３］に含まれることができる。ただし、本開示は必ずしもこれに限定されるわけではない。
【0085】
他の実施例では、フルオリン領域ＦＡは、表面処理（ｔｒｅａｔｍｅｎｔ）工程によってＦが供給されて製造される領域であり得る。表面処理工程は、アニール工程あるいはプラズマを利用する表面処理工程であり得る。ただし、本開示の一実施例はこれに限定されるわけではない。
【0086】
本開示の一実施例によって、フルオリン領域ＦＡが形成される領域は、半導体積層構造１の側部のうちの一部領域に選択的に定義されることもできる。例えば、フルオリン領域ＦＡは、半導体積層構造１の側部に全体的に形成されることもでき、実施例によって、活性層ＡＬおよびＰ型半導体層ＳＣＬ２の側部に選択的に形成されることもできる。
【0087】
【0088】
例えば、絶縁層ＩＮＦは、様々な方法によって形成（または蒸着）されることができる。例えば、ＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程あるいはＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）工程などを利用することができる。ただし、本開示の一実施例は必ずしもこれに限定されるわけではない。形成された絶縁層ＩＮＦはエッチングされて、半導体積層構造１が電気的に露出されることができる。
【0089】
本開示の一実施例によって、絶縁層ＩＮＦは、２つ以上の絶縁層を含むように、互いに異なる材料が交互に形成されることもできる。前述したように、絶縁層ＩＮＦは、金属酸化物を含むことができる。
【0090】
本開示の一実施例によって、図示はしないが、半導体積層構造１の少なくとも一部と電気的に連結された電極層をパターニングするステップをさらに行ってもよい。
【0091】
本開示の一実施例（例えば、図９～図１１）によって、半導体積層構造１および絶縁層ＩＮＦを含んだ構造を分離して、個別発光素子ＬＤを提供するステップがさらに行われてもよい。例えば、Ｎ型半導体層ＳＣＬ１の一部をカッティングしてもよい。実施例によって、Ｎ型半導体層ＳＣＬ１の一部をカッティングするために、レーザーリフトオフ（ＬＬＯ：Ｌａｓｅｒ Ｌｉｆｔ Ｏｆｆ）工程を行ってもよい。ただし、本開示の一実施例は必ずしもこれに限定されるわけではない。実施例によって、半導体積層構造１および絶縁層ＩＮＦを含んだ構造を分離するステップを行うことなく、半導体積層構造１を含んだ構造をバックプレーン層（例えば、画素回路を含む画素回路層ＰＣＬ（図１９参照））に転写した後、成長基板ＧＳなどを除去して発光素子ＬＤを製造することも可能である。
【0092】
一方、本開示の一実施例（例えば、図１２～図１４）によって、連結電極ＣＮＥを形成するステップをさらに行ってもよい。連結電極ＣＮＥは、絶縁層ＩＮＦを形成する前にパターニングされることができ、絶縁層ＩＮＦを形成した後にパターニングされることもできる。連結電極ＣＮＥは、第１連結電極ＣＮＥ１および第２連結電極ＣＮＥ２を含むことができる。第１連結電極ＣＮＥ１は、Ｎ型半導体層ＳＣＬ１と電気的に連結されることができ、発光素子ＬＤに対するカソード電極と半導体積層構造１とを電気的に連結するように構成されることができる。第２連結電極ＣＮＥ２は、Ｐ型半導体層ＳＣＬ２と電気的に連結されることができ、発光素子ＬＤに対するアノード電極と半導体積層構造１とを電気的に連結するように構成されることができる。本開示の一実施例によって、発光素子ＬＤは、フリップ－チップタイプに製造されるために、半導体積層構造１の基底を形成する層を別途除去することなく、発光素子ＬＤの一構造を形成することもできる。
【0093】
次に、図１５～図１７を参照して、フルオリン領域ＦＡを形成する前に絶縁層ＩＮＦの一部を形成する本開示の一実施例について説明する。先に図８～図１４を参照して述べた内容と比較する際には、相違点を中心に、発光素子ＬＤの製造方法について説明する。
【0094】
図１５は、一部変形された本開示の一実施例による発光素子を製造する方法を示す概略フローチャートである。図１６及び図１７は、一部変形された本開示の一実施例による発光素子の製造方法を示す工程ステップ毎の概略断面図である。
【0095】
本製造方法は、上述した製造方法と比較すると、フルオリン領域ＦＡを形成する前に、第１絶縁層ＩＮＦ１を形成するステップを行うという点で異なる。
【0096】
例えば、本開示の一実施例による発光素子ＬＤの製造方法は、半導体積層構造をパターニングするステップＳ１２０、第１絶縁層を形成するステップＳ２４０、フルオリン領域を形成するステップＳ２６０、および第２絶縁層を形成するステップＳ２８０を含むことができる。
【0097】
本開示の一実施例によれば、フルオリン領域ＦＡを形成する前に、第１絶縁層を形成するステップＳ２４０を行うことができる。
【0098】
例えば、図１６を参照すると、半導体積層構造１をパターニングした後、半導体積層構造１の側部上には第１絶縁層ＩＮＦ１がパターニングされることができる。実施例によって、第１絶縁層ＩＮＦ１は、半導体積層構造１の側部を全体的にパターニングすることができ、実施例によって半導体積層構造１の側部の一部を選択的にパターニングすることもできる。例えば、第１絶縁層ＩＮＦ１は、活性層ＡＬおよびＰ型半導体層ＳＣＬ２上にパターニングされることなく、Ｎ型半導体層ＳＣＬ１上にパターニングされることができる。これにより、フルオリン領域ＦＡ内においてＦが、比較的高濃度であることが必要な活性層ＡＬおよびＰ型半導体層ＳＣＬ２に第１絶縁層ＩＮＦ１が配置されないことができ、相対的に高濃度であることが必要ないＮ型半導体層ＳＣＬ１に第１絶縁層ＩＮＦ１が選択的に配置されることができる。
【0099】
本開示の一実施例によって、第１絶縁層ＩＮＦ１は、絶縁層ＩＮＦに関して前述した金属酸化物のうちの１つ以上を含むことができる。
【0100】
図１７を参照すると、第１絶縁層ＩＮＦ１を形成した後、フルオリン領域を形成するステップＳ２６０を行うことができる。
【0101】
本ステップにおいて、第１絶縁層ＩＮＦ１は、フルオリン領域ＦＡを形成するための工程中に発生する可能性がある半導体積層構造１に対する物理的影響を減少させることができる。例えば、前述したように、フルオリン領域ＦＡを形成するための工程環境１０００は、半導体積層構造１の結合構造に影響を及ぼす可能性があり、これにより半導体積層構造１の発光信頼度を低下させる恐れがある。しかしながら、本実施例によれば、フルオリン領域ＦＡを形成する前に、半導体積層構造１の側部をパッシベートできる第１絶縁層ＩＮＦ１を予め設けることにより、半導体積層構造１は、フルオリン領域ＦＡを形成するための工程環境１０００から保護されることができる。また、高い運動エネルギーを有するＦイオンが、第１絶縁層ＩＮＦ１を通過して、減少した運動エネルギーを有するようになった後、初めて半導体積層構造１内にドープできることから、工程過程中に発生したエネルギーが半導体積層構造１の構造を破損するリスクを減少させることができる。
【0102】
その後、第２絶縁層を形成するステップＳ２８０が行われて、第１絶縁層ＩＮＦ１上に第２絶縁層ＩＮＦ２がパターニングされることができる。
【0103】
【0104】
【0105】
【0106】
本開示の一実施例によれば、ベース層ＢＳＬは、画素ＰＸＬが配置される基底面を形成する部材であって、基板またはフィルムであり得る。実施例によって、ベース層ＢＳＬは、ガラス材質のリジッド（ｒｉｇｉｄ）基板であり得る。または、ベース層ＢＳＬは、ベンディング（Ｂｅｎｄｉｎｇ）、フォールディング（Ｆｏｌｄｉｎｇ）、ローリング（Ｒｏｌｌｉｎｇ）などが可能なフレキシブル（Ｆｌｅｘｉｂｌｅ）基板であり得る。この場合、基板は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）のような高分子樹脂などの絶縁物質を含むことができる。
【0107】
本開示の一実施例によれば、画素ＰＸＬは、前述の発光素子ＬＤを含むことができる。
【0108】
本開示の一実施例によれば、表示装置ＤＤは、ベース層ＢＳＬおよびベース層ＢＳＬ上の駆動回路を含む画素回路層ＰＣＬを含むことができる。また、表示装置ＤＤは、画素回路層ＰＣＬ上に配置され、発光素子ＬＤが配置される発光素子層ＥＭＬを含むことができる。
【0109】
本開示の一実施例によって、発光素子ＬＤは、画素回路層ＰＣＬ上に転写され、第１電極ＥＬ１および第２電極ＥＬ２から提供された電気的信号に基づいて光を発散することができる。
【0110】
例えば、本開示の一実施例（図１９）によって、発光素子ＬＤは、個別に分離されて第１電極ＥＬ１上に転写されることができる。あるいは、実施例（図２０）によって、発光素子ＬＤがフリップ－チップタイプの発光ダイオードに製造される場合、発光素子ＬＤは、第１連結電極ＣＮＥ１が第１電極ＥＬ１と電気的に連結され、第２連結電極ＣＮＥ２が第２電極ＥＬ２と電気的に連結されるように転写されることができる。
【0111】
本開示の一実施例によって、発光素子層ＥＭＬは、発光素子ＬＤの一端部と電気的に連結された第１電極ＥＬ１および発光素子ＬＤの他端部と電気的に連結された第２電極ＥＬ２を含むことができる。
【0112】
発光素子ＬＤは、駆動回路の駆動トランジスタが供給した電気的信号（例えば、第１電極ＥＬ１および第２電極ＥＬ２から提供された電気的信号）に基づいた光を提供することができる。実施例によって、発光素子ＬＤは、様々な色の光をそれぞれ発散でき、互いに同じ色の光を発散する発光素子ＬＤは、それぞれサブ画素を形成することができ、形成されたサブ画素は、１つ以上の画素ＰＸＬ（あるいは画素ユニット）を形成することができる。
【0113】
一方、本開示の一実施例（図２１）によって、発光素子ＬＤは、画素回路層ＰＣＬ上の第１整列電極ＡＬＥ１および第２整列電極ＡＬＥ２の間に整列（あるいは配置）されることもできる。例えば、発光素子ＬＤを画素回路層ＰＣＬ上に配置するために、第１整列電極ＡＬＥ１に第１整列信号（例えば交流信号）が供給され、第２整列電極ＡＬＥ２に第２整列信号（例えば接地信号）が供給されることができる。この場合、第１整列電極ＡＬＥ１と第２整列電極ＡＬＥ２との間に電界が形成されることができ、発光素子ＬＤは、形成された電界に基づいて整列されることができる。本開示の一実施例によって、第１整列電極ＡＬＥ１と第２整列電極ＡＬＥ２との間に整列された発光素子ＬＤの第１端部ＥＰ１は、アノード電極（図示せず）と電気的に連結され、発光素子ＬＤの第２端部ＥＰ２は、カソード電極（図示せず）と電気的に連結されて、光を発散するように構成されることができる。
【0114】
前述したように、発光素子ＬＤは、工程上のリスクが低減され、高い発光効率を有するように製造されることから、本開示の一実施例による発光素子ＬＤを含む表示装置ＤＤは、高品質の製品に製造されることができる。
【0115】
以上述べたように、本開示の各実施例を、図面を参照して説明したが、当該技術分野における熟練した当業者又は当該技術分野における通常の知識を持つ者であれば、後述する特許請求の範囲に記載される本開示の思想及び技術領域から逸脱しない範囲内で本開示を様々に修正及び変更可能である。
【0116】
したがって、本開示の技術的範囲は明細書の詳細な説明に記載されている内容に限定されず、特許請求の範囲によって定まるべきである。
【符号の説明】
【0117】
ＬＤ 発光素子
１ 半導体積層構造
ＳＣＬ１、ＳＣＬ２ Ｎ型半導体層、Ｐ型半導体層
ＡＬ 活性層
ＦL フルオリン領域
ＩＮＦ 絶縁層
ＤＤ 表示装置
ＥＬ１、ＥＬ２ 第１電極、第２電極
ＡＬＥ１、ＡＬＥ２ 第１整列電極、第２整列電極
１ 半導体積層構造
ＳＣＬ１、ＳＣＬ２ Ｎ型半導体層、Ｐ型半導体層
ＡＬ 活性層
ＦL フルオリン領域
ＩＮＦ 絶縁層
ＤＤ 表示装置
ＥＬ１、ＥＬ２ 第１電極、第２電極
ＡＬＥ１、ＡＬＥ２ 第１整列電極、第２整列電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】