(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024149590
(43)【公開日】2024-10-18
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/786 20060101AFI20241010BHJP
H01L 27/146 20060101ALI20241010BHJP
H10B 12/00 20230101ALI20241010BHJP
H10B 41/70 20230101ALI20241010BHJP
H01L 21/8234 20060101ALI20241010BHJP
H01L 27/088 20060101ALI20241010BHJP
H05B 33/14 20060101ALI20241010BHJP
H05B 33/02 20060101ALI20241010BHJP
H10K 59/121 20230101ALI20241010BHJP
H10K 59/131 20230101ALI20241010BHJP
【ＦＩ】
H01L29/78 617K
H01L27/146 C
H10B12/00
H10B41/70
H01L29/78 618B
H01L29/78 618E
H01L27/06 102A
H01L27/088 E
H01L27/088 331E
H05B33/14 Z
H05B33/02
H10K59/121 213
H10K59/131
【審査請求】有
【請求項の数】1
【出願形態】ＯＬ
(21)【出願番号】P 2024124436
(22)【出願日】2024-07-31
(62)【分割の表示】P 2022196250の分割
【原出願日】2012-06-14
(31)【優先権主張番号】P 2011135355
(32)【優先日】2011-06-17
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】山崎 舜平
(72)【発明者】
【氏名】本田 達也
(57)【要約】
【課題】用途に合わせて要求される電気的特性を備えた酸化物半導体層を用いたトランジ
スタ、及び該トランジスタを有する半導体装置を提供する。
【解決手段】酸化物絶縁膜上に、半導体層、ソース電極層又はドレイン電極層、ゲート絶
縁膜、及びゲート電極層が順に積層されたトランジスタにおいて、該半導体層としてバン
ドギャップの異なる少なくとも２層の酸化物半導体層を含む酸化物半導体積層を用いる。
酸化物半導体積層には、酸素又は／及びドーパントを導入してもよい。
【選択図】図１
スタ、及び該トランジスタを有する半導体装置を提供する。
【解決手段】酸化物絶縁膜上に、半導体層、ソース電極層又はドレイン電極層、ゲート絶
縁膜、及びゲート電極層が順に積層されたトランジスタにおいて、該半導体層としてバン
ドギャップの異なる少なくとも２層の酸化物半導体層を含む酸化物半導体積層を用いる。
酸化物半導体積層には、酸素又は／及びドーパントを導入してもよい。
【選択図】図１
【特許請求の範囲】
【請求項1】
エネルギーギャップが異なる第１の酸化物半導体層及び第２の酸化物半導体層を含む酸化物半導体積層と、
前記酸化物半導体積層上にソース電極層及びドレイン電極層と、
前記ソース電極層及び前記ドレイン電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上に前記酸化物半導体積層と重なるゲート電極層とを有することを特徴とする半導体装置。
前記酸化物半導体積層上にソース電極層及びドレイン電極層と、
前記ソース電極層及び前記ドレイン電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上に前記酸化物半導体積層と重なるゲート電極層とを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
半導体装置及び半導体装置の作製方法に関する。
【0002】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【0003】
半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技
術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）の
ような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜として
シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目さ
れている。
術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）の
ような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜として
シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目さ
れている。
【0004】
酸化物半導体を用いたトランジスタとしては、より高機能な半導体装置への応用のために
、より高い電気特性が求められている。酸化物半導体を用いたトランジスタにおいて、高
い電気特性を目的として、アルミニウム反応法を用いて低抵抗なソース領域及びドレイン
領域を形成する技術などが報告がされている（例えば、非特許文献１参照。）。
、より高い電気特性が求められている。酸化物半導体を用いたトランジスタにおいて、高
い電気特性を目的として、アルミニウム反応法を用いて低抵抗なソース領域及びドレイン
領域を形成する技術などが報告がされている（例えば、非特許文献１参照。）。
【0005】
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜
鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照
）。
鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照
）。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２００６－１６５５２８号公報
【非特許文献】
【0007】
【非特許文献1】Ｎ．Ｍｏｒｏｓａｗａ， Ｙｏｓｈｉｈｉｒｏ Ｏｈｓｈｉｍａ，Ｍｉｔｓｕｏ Ｍｏｒｏｏｋａ， Ｔｏｓｈｉａｋｉ Ａｒａｉ， Ｔａｔｓｕｙａ Ｓａｓａｏｋａ， 「Ａ Ｎｏｖｅｌ Ｓｅｌｆ－Ａｌｉｇｎｅｄ Ｔｏｐ－Ｇａｔｅ Ｏｘｉｄｅ ＴＦＴ ｆｏｒ ＡＭ－ＯＬＥＤ Ｄｉｓｐｌａｙｓ」、ＳＩＤ １１ ＤＩＧＥＳＴ ｐｐ４７９－４８２
【発明の概要】
【発明が解決しようとする課題】
【0008】
トランジスタのオン特性（例えば、オン電流や電界効果移動度）が向上すると、半導体装
置において入力信号に対する高速応答、高速駆動が可能になり、より高性能な半導体装置
が実現できる。一方、半導体装置の低消費電力化には、トランジスタのオフ電流が十分低
いことが求められる。このように、トランジスタに求められる電気特性は用途や目的に合
わせて様々であり、該電気特性をより精度よく制御することは有益である。
置において入力信号に対する高速応答、高速駆動が可能になり、より高性能な半導体装置
が実現できる。一方、半導体装置の低消費電力化には、トランジスタのオフ電流が十分低
いことが求められる。このように、トランジスタに求められる電気特性は用途や目的に合
わせて様々であり、該電気特性をより精度よく制御することは有益である。
【0009】
酸化物半導体をチャネル形成領域に用いたトランジスタの電気特性のしきい値電圧をプラ
スにすることができ、所謂ノーマリーオフのスイッチング素子を実現するトランジスタ構
造およびその作製方法を提供することを課題の一つとする。
スにすることができ、所謂ノーマリーオフのスイッチング素子を実現するトランジスタ構
造およびその作製方法を提供することを課題の一つとする。
【0010】
トランジスタは、ゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成
されることが望ましい。トランジスタのしきい値電圧がマイナスであると、ゲート電圧が
０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやす
い。ＬＳＩやＣＰＵやメモリにおいては、回路を構成するトランジスタの電気特性が重要
であり、この電気特性が半導体装置の消費電力を左右する。特に、トランジスタの電気特
性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くとも、しきい値
電圧がマイナスであると、回路として制御することが困難である。負の電圧状態でもチャ
ネルが形成されてドレイン電流が流れるトランジスタは、半導体装置の集積回路に用いる
トランジスタとしては不向きである。
されることが望ましい。トランジスタのしきい値電圧がマイナスであると、ゲート電圧が
０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやす
い。ＬＳＩやＣＰＵやメモリにおいては、回路を構成するトランジスタの電気特性が重要
であり、この電気特性が半導体装置の消費電力を左右する。特に、トランジスタの電気特
性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くとも、しきい値
電圧がマイナスであると、回路として制御することが困難である。負の電圧状態でもチャ
ネルが形成されてドレイン電流が流れるトランジスタは、半導体装置の集積回路に用いる
トランジスタとしては不向きである。
【0011】
また、材料や作製条件によっては、作製されたトランジスタがノーマリーオフとならない
場合であっても、ノーマリーオフの特性に近づけることが重要であり、しきい値電圧がマ
イナスである、所謂ノーマリーオンであっても、トランジスタのしきい値をゼロに近づけ
る構成およびその作製方法を提供することも課題の一つとする。
場合であっても、ノーマリーオフの特性に近づけることが重要であり、しきい値電圧がマ
イナスである、所謂ノーマリーオンであっても、トランジスタのしきい値をゼロに近づけ
る構成およびその作製方法を提供することも課題の一つとする。
【0012】
また、より高性能な半導体装置を実現するため、トランジスタのオン特性（例えば、オン
電流や電界効果移動度）を向上させて、半導体装置の高速応答、高速駆動を実現する構成
およびその作製方法を提供することも課題の一つとする。
電流や電界効果移動度）を向上させて、半導体装置の高速応答、高速駆動を実現する構成
およびその作製方法を提供することも課題の一つとする。
【0013】
上記のように、用途に合わせて要求される電気的特性を備えた酸化物半導体層を用いたト
ランジスタ、及び該トランジスタを有する半導体装置を提供することを課題の一とする。
ランジスタ、及び該トランジスタを有する半導体装置を提供することを課題の一とする。
【課題を解決するための手段】
【0014】
半導体層、ソース電極層及びドレイン電極層、ゲート絶縁膜、及びゲート電極層が順に積
層されたトランジスタにおいて、該半導体層としてエネルギーギャップの異なる少なくと
も２層の酸化物半導体層を含む酸化物半導体積層を用いる。
層されたトランジスタにおいて、該半導体層としてエネルギーギャップの異なる少なくと
も２層の酸化物半導体層を含む酸化物半導体積層を用いる。
【0015】
酸化物半導体積層を第１の酸化物半導体層及び第２の酸化物半導体層の積層構造とする場
合、第１の酸化物半導体層及び第２の酸化物半導体層は、それぞれの有するエネルギーギ
ャップが異なればよく、その積層順は限定されず、ゲート絶縁膜と接する方をエネルギー
ギャップが大きい層としてもよいし、エネルギーギャップが小さい層としてもよい。
合、第１の酸化物半導体層及び第２の酸化物半導体層は、それぞれの有するエネルギーギ
ャップが異なればよく、その積層順は限定されず、ゲート絶縁膜と接する方をエネルギー
ギャップが大きい層としてもよいし、エネルギーギャップが小さい層としてもよい。
【0016】
具体的には、酸化物半導体積層において、一方の酸化物半導体層のエネルギーギャップを
３ｅＶ以上とし、他方の酸化物半導体層のエネルギーギャップを３ｅＶ未満とする。なお
、本明細書において、「エネルギーギャップ」という用語は、「バンドギャップ」や、「
禁制帯幅」と同じ意味で用いている。
３ｅＶ以上とし、他方の酸化物半導体層のエネルギーギャップを３ｅＶ未満とする。なお
、本明細書において、「エネルギーギャップ」という用語は、「バンドギャップ」や、「
禁制帯幅」と同じ意味で用いている。
【0017】
酸化物半導体積層を３層以上の積層構造とする場合、すべての酸化物半導体層同士が異な
るエネルギーギャップを有する構造であってもよいし、ほぼ同じエネルギーギャップを有
する酸化物半導体層を複数酸化物半導体積層中に用いてもよい。
るエネルギーギャップを有する構造であってもよいし、ほぼ同じエネルギーギャップを有
する酸化物半導体層を複数酸化物半導体積層中に用いてもよい。
【0018】
例えば、酸化物半導体積層を第１の酸化物半導体層、第２の酸化物半導体層、及び第３の
酸化物半導体層の積層構造において、第２の酸化物半導体層のエネルギーギャップを第１
の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップより小さくする。また
は、第２の酸化物半導体層の電子親和力を、第１の酸化物半導体層及び第３の酸化物半導
体層の電子親和力よりも大きくする。この場合、第１の酸化物半導体層及び第３の酸化物
半導体層のエネルギーギャップと電子親和力とは同等とすることができる。エネルギーギ
ャップの小さい第２の酸化物半導体層を、エネルギーギャップの大きい第１の酸化物半導
体層及び第３の酸化物半導体層により挟む構造とすることによって、よりトランジスタの
オフ電流（リーク電流）を低減する効果が得られる。ここで、電子親和力とは真空準位と
酸化物半導体の伝導帯とのエネルギー差を表す。
酸化物半導体層の積層構造において、第２の酸化物半導体層のエネルギーギャップを第１
の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップより小さくする。また
は、第２の酸化物半導体層の電子親和力を、第１の酸化物半導体層及び第３の酸化物半導
体層の電子親和力よりも大きくする。この場合、第１の酸化物半導体層及び第３の酸化物
半導体層のエネルギーギャップと電子親和力とは同等とすることができる。エネルギーギ
ャップの小さい第２の酸化物半導体層を、エネルギーギャップの大きい第１の酸化物半導
体層及び第３の酸化物半導体層により挟む構造とすることによって、よりトランジスタの
オフ電流（リーク電流）を低減する効果が得られる。ここで、電子親和力とは真空準位と
酸化物半導体の伝導帯とのエネルギー差を表す。
【0019】
酸化物半導体層を用いたトランジスタにおいて、該酸化物半導体層のエネルギーギャップ
は、トランジスタの電気特性に影響を与える。例えば、酸化物半導体層を用いたトランジ
スタにおいて、酸化物半導体層のエネルギーギャップが小さいと、オン特性（例えば、オ
ン電流や電界効果移動度）が向上し、一方、酸化物半導体層のエネルギーギャップが大き
いと、オフ電流が低減できる。
は、トランジスタの電気特性に影響を与える。例えば、酸化物半導体層を用いたトランジ
スタにおいて、酸化物半導体層のエネルギーギャップが小さいと、オン特性（例えば、オ
ン電流や電界効果移動度）が向上し、一方、酸化物半導体層のエネルギーギャップが大き
いと、オフ電流が低減できる。
【0020】
単層の酸化物半導体層では該酸化物半導体層のエネルギーギャップの大きさで、トランジ
スタの電気特性はほぼ決定してしまうため、所望の電気的特性をトランジスタに付与する
ことは難しい。
スタの電気特性はほぼ決定してしまうため、所望の電気的特性をトランジスタに付与する
ことは難しい。
【0021】
異なるエネルギーギャップを有する複数の酸化物半導体層を用いた酸化物半導体積層を用
いることによって、トランジスタの電気特性をより精度よく制御することができ、所望の
電気特性をトランジスタに付与することが可能となる。
いることによって、トランジスタの電気特性をより精度よく制御することができ、所望の
電気特性をトランジスタに付与することが可能となる。
【0022】
従って、高機能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供
することができる。
することができる。
【0023】
本明細書で開示する発明の構成の一形態は、エネルギーギャップが異なる第１の酸化物半
導体層及び第２の酸化物半導体層を含む酸化物半導体積層と、酸化物半導体積層上にソー
ス電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上にゲート絶縁膜と、
ゲート絶縁膜上に酸化物半導体積層と重なるゲート電極層とを有する半導体装置である。
導体層及び第２の酸化物半導体層を含む酸化物半導体積層と、酸化物半導体積層上にソー
ス電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上にゲート絶縁膜と、
ゲート絶縁膜上に酸化物半導体積層と重なるゲート電極層とを有する半導体装置である。
【0024】
本明細書で開示する発明の構成の一形態は、第１の酸化物半導体層、第２の酸化物半導体
層、及び第３の酸化物半導体層を順に含む酸化物半導体積層と、酸化物半導体積層上にソ
ース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上にゲート絶縁膜と
、ゲート絶縁膜上に酸化物半導体積層と重なるゲート電極層とを有し、第２の酸化物半導
体層は、第１の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップより小さ
いエネルギーギャップを有する半導体装置である。
層、及び第３の酸化物半導体層を順に含む酸化物半導体積層と、酸化物半導体積層上にソ
ース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上にゲート絶縁膜と
、ゲート絶縁膜上に酸化物半導体積層と重なるゲート電極層とを有し、第２の酸化物半導
体層は、第１の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップより小さ
いエネルギーギャップを有する半導体装置である。
【0025】
上記構成において、酸化物半導体積層は島状であり、ソース電極層及びドレイン電極層は
酸化物半導体積層の側面（端部）に接して形成することができる。この場合、酸化物半導
体積層の側面（端部）には第１の酸化物半導体層、第２の酸化物半導体層、第３の酸化物
半導体層の側面（端部）が露出しているので、第１の酸化物半導体層、第２の酸化物半導
体層、第３の酸化物半導体層はソース電極層及びドレイン電極層と接する構成となる。
酸化物半導体積層の側面（端部）に接して形成することができる。この場合、酸化物半導
体積層の側面（端部）には第１の酸化物半導体層、第２の酸化物半導体層、第３の酸化物
半導体層の側面（端部）が露出しているので、第１の酸化物半導体層、第２の酸化物半導
体層、第３の酸化物半導体層はソース電極層及びドレイン電極層と接する構成となる。
【0026】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上にエネルギーギャップが異な
る２層の酸化物半導体層を含む酸化物半導体積層を形成し、酸化物半導体積層上にソース
電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層を覆うゲート絶縁
膜を形成し、ゲート絶縁膜上にゲート電極層を形成する半導体装置の作製方法である。
る２層の酸化物半導体層を含む酸化物半導体積層を形成し、酸化物半導体積層上にソース
電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層を覆うゲート絶縁
膜を形成し、ゲート絶縁膜上にゲート電極層を形成する半導体装置の作製方法である。
【0027】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上にエネルギーギャップが異な
る酸化物半導体膜を積層し、酸化物半導体膜の積層上にマスクを形成し、マスクを用いて
酸化物半導体膜の積層をエッチング加工して酸化物半導体積層を形成し、酸化物半導体積
層上にソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層を覆
うゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極層を形成する半導体装置の作製方
法である。
る酸化物半導体膜を積層し、酸化物半導体膜の積層上にマスクを形成し、マスクを用いて
酸化物半導体膜の積層をエッチング加工して酸化物半導体積層を形成し、酸化物半導体積
層上にソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層を覆
うゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極層を形成する半導体装置の作製方
法である。
【0028】
また、ゲート電極層をマスクとして酸化物半導体積層にドーパントを導入し、自己整合的
にチャネル形成領域を挟んでチャネル形成領域より抵抗が低く、ドーパントを含む低抵抗
領域を形成してもよい。ドーパントは、酸化物半導体積層の導電率を変化させる不純物で
ある。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオンインプランテーション法などを用いることができる。
にチャネル形成領域を挟んでチャネル形成領域より抵抗が低く、ドーパントを含む低抵抗
領域を形成してもよい。ドーパントは、酸化物半導体積層の導電率を変化させる不純物で
ある。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオンインプランテーション法などを用いることができる。
【0029】
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体積層を有する
ことにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く
、高速動作、高速応答が可能となる。
ことにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く
、高速動作、高速応答が可能となる。
【0030】
また、酸化物半導体層（酸化物半導体膜）に水素若しくは水分を放出させる加熱処理（脱
水化又は脱水素化処理）を行ってもよい。例えば上記構成において、マスクを形成する前
に、積層された酸化物半導体膜中に含まれる水素若しくは水分を放出させる加熱処理を行
うことが好ましい。
水化又は脱水素化処理）を行ってもよい。例えば上記構成において、マスクを形成する前
に、積層された酸化物半導体膜中に含まれる水素若しくは水分を放出させる加熱処理を行
うことが好ましい。
【0031】
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素
が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離し
た箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招
くドナー準位が生じてしまう。
が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離し
た箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招
くドナー準位が生じてしまう。
【0032】
よって、脱水化又は脱水素化処理を行った酸化物半導体層（酸化物半導体膜）に、酸素を
供給することが好ましい。酸化物半導体層（酸化物半導体膜）へ酸素を供給することによ
り、膜中の酸素欠損を補填することができる。
供給することが好ましい。酸化物半導体層（酸化物半導体膜）へ酸素を供給することによ
り、膜中の酸素欠損を補填することができる。
【0033】
例えば、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁膜を酸化物半導体層（
酸化物半導体膜）と接して設けることによって、該酸化物絶縁膜から酸化物半導体層（酸
化物半導体膜）へ酸素を供給することができる。上記構成において、脱水化又は脱水素化
処理として加熱処理を行った酸化物半導体層（酸化物半導体膜）及び酸化物絶縁膜を少な
くとも一部が接した状態で加熱処理を行うことによって酸化物半導体層（酸化物半導体膜
）への酸素の供給を行ってもよい。
酸化物半導体膜）と接して設けることによって、該酸化物絶縁膜から酸化物半導体層（酸
化物半導体膜）へ酸素を供給することができる。上記構成において、脱水化又は脱水素化
処理として加熱処理を行った酸化物半導体層（酸化物半導体膜）及び酸化物絶縁膜を少な
くとも一部が接した状態で加熱処理を行うことによって酸化物半導体層（酸化物半導体膜
）への酸素の供給を行ってもよい。
【0034】
また、脱水化又は脱水素化処理を行った酸化物半導体層（酸化物半導体膜）に、酸素（少
なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に
酸素を供給してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、
プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることが
できる。
なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に
酸素を供給してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、
プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることが
できる。
【0035】
さらに、好ましくはトランジスタに設けられる酸化物半導体層（酸化物半導体膜）は、酸
化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含
まれている膜とするとよい。この場合、酸素の含有量は、酸化物半導体の化学量論的組成
比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程
度とする。酸化物半導体の格子間に酸素が存在する場合もある。
化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含
まれている膜とするとよい。この場合、酸素の含有量は、酸化物半導体の化学量論的組成
比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程
度とする。酸化物半導体の格子間に酸素が存在する場合もある。
【0036】
水素若しくは水分を酸化物半導体から除去し、不純物が極力含まれないように高純度化し
、酸素を供給して酸素欠損を補填することによりＩ型（真性）の酸化物半導体、又はＩ型
（真性）に限りなく近い酸化物半導体とすることができる。そうすることにより、酸化物
半導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですること
ができる。よって、該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因す
るトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減
することができる。
、酸素を供給して酸素欠損を補填することによりＩ型（真性）の酸化物半導体、又はＩ型
（真性）に限りなく近い酸化物半導体とすることができる。そうすることにより、酸化物
半導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですること
ができる。よって、該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因す
るトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減
することができる。
【0037】
本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する
半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジ
スタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば
、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、
コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電
気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジ
スタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば
、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、
コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電
気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【発明の効果】
【0038】
異なるエネルギーギャップを有する複数の酸化物半導体層を用いた酸化物半導体積層を用
いることによって、トランジスタの電気特性をより精度よく制御することができ、所望の
電気特性をトランジスタに付与することが可能となる。
いることによって、トランジスタの電気特性をより精度よく制御することができ、所望の
電気特性をトランジスタに付与することが可能となる。
【0039】
従って、高機能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供
することができる。
することができる。
【図面の簡単な説明】
【0040】
【図1】半導体装置の一形態を説明する図。
【図2】半導体装置及び半導体装置の作製方法の一形態を説明する図。
【図3】半導体装置の一形態を説明する図。
【図4】半導体装置の一形態を説明する図及びエネルギーバンド図。
【図5】半導体装置及び半導体装置の作製方法の一形態を説明する図。
【図6】半導体装置及び半導体装置の作製方法の一形態を説明する図。
【図7】半導体装置の一形態を説明する図。
【図8】半導体装置の一形態を説明する図。
【図9】半導体装置の一形態を説明する図。
【図10】半導体装置の一形態を説明する図。
【図11】電子機器を示す図。
【図12】イオン化ポテンシャルを示す図。
【図13】エネルギーバンド図を示す図。
【図14】実施例のサンプルのＴＥＭ写真図およびその模式図。
【発明を実施するための形態】
【0041】
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第
２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではな
い。また、本明細書において発明を特定するための事項として固有の名称を示すものでは
ない。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第
２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではな
い。また、本明細書において発明を特定するための事項として固有の名称を示すものでは
ない。
【0042】
【0043】
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成さ
れるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また
、チャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、
デュアルゲート型でもよい。
れるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また
、チャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、
デュアルゲート型でもよい。
【0044】
図１（Ａ）（Ｂ）に示すトランジスタ４４０ａ、トランジスタ４４０ｂは、トップゲート
構造を有するプレーナ型のトランジスタの例である。
構造を有するプレーナ型のトランジスタの例である。
【0045】
図１（Ａ）（Ｂ）に示すように、トランジスタ４４０ａ、トランジスタ４４０ｂは、酸化
物絶縁膜４３６が設けられた基板４００上に、エネルギーギャップの異なる第１の酸化物
半導体層１０１及び第２の酸化物半導体層１０２を含む酸化物半導体積層４０３、ソース
電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁膜４０２、ゲート電極層４０１を
有する。トランジスタ４４０ａ、トランジスタ４４０ｂ上には、絶縁膜４０７が形成され
ている。
物絶縁膜４３６が設けられた基板４００上に、エネルギーギャップの異なる第１の酸化物
半導体層１０１及び第２の酸化物半導体層１０２を含む酸化物半導体積層４０３、ソース
電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁膜４０２、ゲート電極層４０１を
有する。トランジスタ４４０ａ、トランジスタ４４０ｂ上には、絶縁膜４０７が形成され
ている。
【0046】
なお、図１において、第１の酸化物半導体層１０１と第２の酸化物半導体層１０２の界面
を点線で図示しているが、これは酸化物半導体積層４０３を模式的に示したものである。
材料や成膜条件や加熱処理によっては、第１の酸化物半導体層１０１と第２の酸化物半導
体層１０２との界面が不明確になる場合もある。不明確になる場合、異なる複数の酸化物
半導体層の混合領域又は混合層とよぶことのできる箇所が形成されることもある。これは
本明細書の他の図面においても同様である。
を点線で図示しているが、これは酸化物半導体積層４０３を模式的に示したものである。
材料や成膜条件や加熱処理によっては、第１の酸化物半導体層１０１と第２の酸化物半導
体層１０２との界面が不明確になる場合もある。不明確になる場合、異なる複数の酸化物
半導体層の混合領域又は混合層とよぶことのできる箇所が形成されることもある。これは
本明細書の他の図面においても同様である。
【0047】
酸化物半導体積層４０３において、第１の酸化物半導体層１０１及び第２の酸化物半導体
層１０２は、それぞれの有するエネルギーギャップが異なればよく、その積層順は限定さ
れない。
層１０２は、それぞれの有するエネルギーギャップが異なればよく、その積層順は限定さ
れない。
【0048】
具体的には、酸化物半導体積層４０３において、一方の酸化物半導体層のエネルギーギャ
ップを３ｅＶ以上とし、他方の酸化物半導体層のエネルギーギャップを３ｅＶ未満とする
。
ップを３ｅＶ以上とし、他方の酸化物半導体層のエネルギーギャップを３ｅＶ未満とする
。
【0049】
図１（Ａ）に示すトランジスタ４４０ａは、第１の酸化物半導体層１０１より第２の酸化
物半導体層１０２の方が、エネルギーギャップが大きい例である。本実施の形態では、ト
ランジスタ４４０ａにおける第１の酸化物半導体層１０１としてＩｎ－Ｓｎ－Ｚｎ系酸化
物膜（エネルギーギャップ２．６ｅＶ～２．９ｅＶ、代表的には２．８ｅＶ）、第２の酸
化物半導体層１０２としてはＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）膜（エ
ネルギーギャップ３．０ｅＶ～３．４ｅＶ、代表的には３．２ｅＶ）を用いる。
物半導体層１０２の方が、エネルギーギャップが大きい例である。本実施の形態では、ト
ランジスタ４４０ａにおける第１の酸化物半導体層１０１としてＩｎ－Ｓｎ－Ｚｎ系酸化
物膜（エネルギーギャップ２．６ｅＶ～２．９ｅＶ、代表的には２．８ｅＶ）、第２の酸
化物半導体層１０２としてはＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）膜（エ
ネルギーギャップ３．０ｅＶ～３．４ｅＶ、代表的には３．２ｅＶ）を用いる。
【0050】
一方、図１（Ｂ）に示すトランジスタ４４０ｂは、第１の酸化物半導体層１０１より第２
の酸化物半導体層１０２の方が、該エネルギーギャップが小さい例である。本実施の形態
では、トランジスタ４４０ｂにおける第１の酸化物半導体層１０１としてＩｎ－Ｇａ－Ｚ
ｎ系酸化物膜（エネルギーギャップ３．２ｅＶ）、第２の酸化物半導体層１０２としては
Ｉｎ－Ｓｎ－Ｚｎ系酸化物膜（エネルギーギャップ２．８ｅＶ）を用いる。
の酸化物半導体層１０２の方が、該エネルギーギャップが小さい例である。本実施の形態
では、トランジスタ４４０ｂにおける第１の酸化物半導体層１０１としてＩｎ－Ｇａ－Ｚ
ｎ系酸化物膜（エネルギーギャップ３．２ｅＶ）、第２の酸化物半導体層１０２としては
Ｉｎ－Ｓｎ－Ｚｎ系酸化物膜（エネルギーギャップ２．８ｅＶ）を用いる。
【0051】
このように、酸化物半導体積層４０３において、第１の酸化物半導体層１０１及び第２の
酸化物半導体層１０２は、ゲート絶縁膜４０２と接する方をエネルギーギャップが大きい
層としてもよいし、エネルギーギャップが小さい層としてもよい。
酸化物半導体層１０２は、ゲート絶縁膜４０２と接する方をエネルギーギャップが大きい
層としてもよいし、エネルギーギャップが小さい層としてもよい。
【0052】
【0053】
トランジスタ４８０ａは、酸化物絶縁膜４３６が設けられた基板４００上に、第１の酸化
物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３を含
む酸化物半導体積層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶
縁膜４０２、ゲート電極層４０１を有する。トランジスタ４８０ａ上には、絶縁膜４０７
が形成されている。
物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３を含
む酸化物半導体積層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶
縁膜４０２、ゲート電極層４０１を有する。トランジスタ４８０ａ上には、絶縁膜４０７
が形成されている。
【0054】
なお、図４において、第１の酸化物半導体層１０１と、第２の酸化物半導体層１０２の界
面を点線で図示しているが、これは酸化物半導体積層４０３を模式的に示したものである
。材料や成膜条件や加熱処理によっては、第１の酸化物半導体層１０１と、第２の酸化物
半導体層１０２との界面が不明確になる場合もある。不明確になる場合、異なる複数の酸
化物半導体層の混合領域又は混合層とよぶことのできる箇所が形成されることもある。な
お、第２の酸化物半導体層１０２と、第３の酸化物半導体層１０３の界面も同様である。
面を点線で図示しているが、これは酸化物半導体積層４０３を模式的に示したものである
。材料や成膜条件や加熱処理によっては、第１の酸化物半導体層１０１と、第２の酸化物
半導体層１０２との界面が不明確になる場合もある。不明確になる場合、異なる複数の酸
化物半導体層の混合領域又は混合層とよぶことのできる箇所が形成されることもある。な
お、第２の酸化物半導体層１０２と、第３の酸化物半導体層１０３の界面も同様である。
【0055】
トランジスタ４８０ａの酸化物半導体積層４０３において、第１の酸化物半導体層１０１
、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３のエネルギーギャップ
は全て同じではなく、少なくとも２種類の異なる値のエネルギーギャップを含む。
、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３のエネルギーギャップ
は全て同じではなく、少なくとも２種類の異なる値のエネルギーギャップを含む。
【0056】
酸化物半導体積層４０３を３層以上の積層構造とする場合、すべての酸化物半導体層同士
が異なるエネルギーギャップを有する構造であってもよいし、ほぼ同じエネルギーギャッ
プを有する酸化物半導体層を複数酸化物半導体積層４０３中に用いてもよい。
が異なるエネルギーギャップを有する構造であってもよいし、ほぼ同じエネルギーギャッ
プを有する酸化物半導体層を複数酸化物半導体積層４０３中に用いてもよい。
【0057】
酸化物半導体積層４０３（第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、
第３の酸化物半導体層１０３）に用いる酸化物半導体としては、少なくともインジウム（
Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好まし
い。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビラ
イザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビ
ライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフ
ニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａ
ｌ）を有することが好ましい。
第３の酸化物半導体層１０３）に用いる酸化物半導体としては、少なくともインジウム（
Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好まし
い。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビラ
イザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビ
ライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフ
ニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａ
ｌ）を有することが好ましい。
【0058】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【0059】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系
酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ
系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｓｎ－Ａｌ－Ｚｎ系
酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸
化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化
物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物
、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、
Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、四
元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ系酸
化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ
－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用いることができる。
物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系
酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ
系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｓｎ－Ａｌ－Ｚｎ系
酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸
化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化
物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物
、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、
Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、四
元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ系酸
化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ
－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用いることができる。
【0060】
なお、ここで、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
【0061】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【0062】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ－Ｇａ－Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ－Ｓｎ－Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ－Ｇａ－Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ－Ｓｎ－Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【0063】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
【0064】
例えば、Ｉｎ－Ｓｎ－Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ－Ｇａ－Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上
げることができる。
ら、Ｉｎ－Ｇａ－Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上
げることができる。
【0065】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ－Ａ）２＋（ｂ－Ｂ）２＋
（ｃ－Ｃ）２≦ｒ２を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸
化物でも同様である。
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ－Ａ）２＋（ｂ－Ｂ）２＋
（ｃ－Ｃ）２≦ｒ２を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸
化物でも同様である。
【0066】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
【0067】
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
【0068】
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ま
しくは０．１ｎｍ以下の表面上に形成するとよい。
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ま
しくは０．１ｎｍ以下の表面上に形成するとよい。
【0069】
Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されて
いる算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面
から指定面までの偏差の絶対値を平均した値」で表現でき、数式（１）にて定義される。
いる算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面
から指定面までの偏差の絶対値を平均した値」で表現でき、数式（１）にて定義される。
【0070】
【数1】
【0071】
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１
）（ｘ２，ｙ２）の４点で表される四角形の領域）の面積を指し、Ｚ０は測定面の平均高
さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃ
ｏｐｅ）にて評価可能である。
）（ｘ２，ｙ２）の４点で表される四角形の領域）の面積を指し、Ｚ０は測定面の平均高
さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃ
ｏｐｅ）にて評価可能である。
【0072】
酸化物半導体積層４０３の第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、
第３の酸化物半導体層１０３として、結晶を含み、結晶性を有する酸化物半導体層（結晶
性酸化物半導体層）を用いることができる。結晶性酸化物半導体層内の結晶は、結晶軸の
方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。
第３の酸化物半導体層１０３として、結晶を含み、結晶性を有する酸化物半導体層（結晶
性酸化物半導体層）を用いることができる。結晶性酸化物半導体層内の結晶は、結晶軸の
方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。
【0073】
例えば、結晶性酸化物半導体層として、表面に概略垂直なｃ軸を有している結晶を含む酸
化物半導体層を用いることができる。
化物半導体層を用いることができる。
【0074】
表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体層は、単結晶構造ではなく、
非晶質構造でもない構造であり、ｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ
Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ；
ＣＡＡＣ－ＯＳともいう）膜である。
非晶質構造でもない構造であり、ｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ
Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ；
ＣＡＡＣ－ＯＳともいう）膜である。
【0075】
ＣＡＡＣ－ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ－ＯＳ膜
は、非晶質相に結晶部および非晶質部を有する結晶－非晶質混相構造の酸化物半導体膜で
ある。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであること
が多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ－ＯＳ膜に含まれる非晶質部と
結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ－ＯＳ膜には粒界（グレ
インバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ－ＯＳ膜は、粒界に
起因する電子移動度の低下が抑制される。
は、非晶質相に結晶部および非晶質部を有する結晶－非晶質混相構造の酸化物半導体膜で
ある。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであること
が多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ－ＯＳ膜に含まれる非晶質部と
結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ－ＯＳ膜には粒界（グレ
インバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ－ＯＳ膜は、粒界に
起因する電子移動度の低下が抑制される。
【0076】
ＣＡＡＣ－ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、－５
°以上５°以下の範囲も含まれることとする。
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、－５
°以上５°以下の範囲も含まれることとする。
【0077】
なお、ＣＡＡＣ－ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ－ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
Ｃ－ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
【0078】
ＣＡＡＣ－ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ－ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ－ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ－ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ－ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【0079】
ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
【0080】
ＣＡＡＣ－ＯＳ膜を得る方法としては、３つ挙げられる。１つ目は、成膜温度を２００℃
以上５００℃以下として酸化物半導体層の成膜を行い、表面に概略垂直にｃ軸配向させる
方法である。２つ目は、膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を
行い、表面に概略垂直にｃ軸配向させる方法である。３つ目は、一層目の膜厚を薄く成膜
した後、２００℃以上７００℃以下の加熱処理を行い、２層目の成膜を行い、表面に概略
垂直にｃ軸配向させる方法である。
以上５００℃以下として酸化物半導体層の成膜を行い、表面に概略垂直にｃ軸配向させる
方法である。２つ目は、膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を
行い、表面に概略垂直にｃ軸配向させる方法である。３つ目は、一層目の膜厚を薄く成膜
した後、２００℃以上７００℃以下の加熱処理を行い、２層目の成膜を行い、表面に概略
垂直にｃ軸配向させる方法である。
【0081】
第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、第３の酸化物半導体層１０
３の膜厚は、１ｎｍ以上１００ｎｍ以下（好ましくは５ｎｍ以上３０ｎｍ以下）とし、ス
パッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ
法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）
法等を適宜用いて作製することができる。また、第１の酸化物半導体層１０１、第２の酸
化物半導体層１０２、第３の酸化物半導体層１０３は、スパッタリングターゲット表面に
対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて
成膜してもよい。
３の膜厚は、１ｎｍ以上１００ｎｍ以下（好ましくは５ｎｍ以上３０ｎｍ以下）とし、ス
パッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ
法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）
法等を適宜用いて作製することができる。また、第１の酸化物半導体層１０１、第２の酸
化物半導体層１０２、第３の酸化物半導体層１０３は、スパッタリングターゲット表面に
対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて
成膜してもよい。
【0082】
酸化物半導体層を用いたトランジスタにおいて、該酸化物半導体層のエネルギーギャップ
は、トランジスタの電気特性に影響を与える。例えば、酸化物半導体層を用いたトランジ
スタにおいて、酸化物半導体層のエネルギーギャップが小さいと、オン特性（例えば、オ
ン電流や電界効果移動度）が向上し、一方、酸化物半導体層のエネルギーギャップが大き
いと、オフ電流が低減できる。
は、トランジスタの電気特性に影響を与える。例えば、酸化物半導体層を用いたトランジ
スタにおいて、酸化物半導体層のエネルギーギャップが小さいと、オン特性（例えば、オ
ン電流や電界効果移動度）が向上し、一方、酸化物半導体層のエネルギーギャップが大き
いと、オフ電流が低減できる。
【0083】
異なるエネルギーギャップを有する複数の酸化物半導体層を用いた酸化物半導体積層４０
３を用いることによって、トランジスタ４４０ａ、トランジスタ４４０ｂ、トランジスタ
４８０ａの電気特性をより精度よく制御することができ、所望の電気特性をトランジスタ
４４０ａ、トランジスタ４４０ｂ、トランジスタ４８０ａに付与することが可能となる。
３を用いることによって、トランジスタ４４０ａ、トランジスタ４４０ｂ、トランジスタ
４８０ａの電気特性をより精度よく制御することができ、所望の電気特性をトランジスタ
４４０ａ、トランジスタ４４０ｂ、トランジスタ４８０ａに付与することが可能となる。
【0084】
例えば、図４（Ａ）に示すトランジスタ４８０ａの酸化物半導体積層４０３において、第
２の酸化物半導体層１０２のエネルギーギャップを第１の酸化物半導体層１０１及び第３
の酸化物半導体層１０３のエネルギーギャップより小さくする。この場合、第１の酸化物
半導体層１０１及び第３の酸化物半導体層１０３のエネルギーギャップはほぼ同じとする
ことができる。
２の酸化物半導体層１０２のエネルギーギャップを第１の酸化物半導体層１０１及び第３
の酸化物半導体層１０３のエネルギーギャップより小さくする。この場合、第１の酸化物
半導体層１０１及び第３の酸化物半導体層１０３のエネルギーギャップはほぼ同じとする
ことができる。
【0085】
図４（Ｃ）に、図４（Ａ）における膜厚方向（Ｅ１－Ｅ２間）のエネルギーバンド図を示
す。トランジスタ４８０ａでは、図４（Ｃ）に示すエネルギーバンド図となるように、第
１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１
０３の材料を選択することが好ましい。ただし、伝導帯に埋め込みチャネルが形成されれ
ば十分な効果が得られるため、必ずしも図４（Ｃ）のように伝導帯と価電子帯の両方に凹
部を有するエネルギーバンド図に限定しなくともよく、例えば伝導帯のみに凹部を有する
エネルギーバンド図が得られる構成としてもよい。
す。トランジスタ４８０ａでは、図４（Ｃ）に示すエネルギーバンド図となるように、第
１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１
０３の材料を選択することが好ましい。ただし、伝導帯に埋め込みチャネルが形成されれ
ば十分な効果が得られるため、必ずしも図４（Ｃ）のように伝導帯と価電子帯の両方に凹
部を有するエネルギーバンド図に限定しなくともよく、例えば伝導帯のみに凹部を有する
エネルギーバンド図が得られる構成としてもよい。
【0086】
例えば、トランジスタ４８０ａにおける第１の酸化物半導体層１０１としてＩｎ－Ｇａ－
Ｚｎ系酸化物膜（エネルギーギャップ３．２ｅＶ）、第２の酸化物半導体層１０２として
はＩｎ－Ｓｎ－Ｚｎ系酸化物膜（エネルギーギャップ２．８ｅＶ）、第３の酸化物半導体
層１０３としてＩｎ－Ｇａ－Ｚｎ系酸化物膜（エネルギーギャップ３．２ｅＶ）を用いる
。
Ｚｎ系酸化物膜（エネルギーギャップ３．２ｅＶ）、第２の酸化物半導体層１０２として
はＩｎ－Ｓｎ－Ｚｎ系酸化物膜（エネルギーギャップ２．８ｅＶ）、第３の酸化物半導体
層１０３としてＩｎ－Ｇａ－Ｚｎ系酸化物膜（エネルギーギャップ３．２ｅＶ）を用いる
。
【0087】
また、３層積層の酸化物半導体積層４０３としては、トランジスタ４８０ａにおける第１
の酸化物半導体層１０１としてＩｎ－Ｇａ－Ｚｎ系酸化物膜、第２の酸化物半導体層１０
２としてはＩｎ－Ｚｎ系酸化物膜、第３の酸化物半導体層１０３としてＩｎ－Ｇａ－Ｚｎ
系酸化物膜の積層、第１の酸化物半導体層１０１としてＧａ－Ｚｎ系酸化物膜、第２の酸
化物半導体層１０２としてはＩｎ－Ｓｎ－Ｚｎ系酸化物膜、第３の酸化物半導体層１０３
としてＧａ－Ｚｎ系酸化物膜の積層、又は第１の酸化物半導体層１０１としてＧａ－Ｚｎ
系酸化物膜、第２の酸化物半導体層１０２としてはＩｎ－Ｚｎ系酸化物膜、第３の酸化物
半導体層１０３としてＧａ－Ｚｎ系酸化物膜の積層などを用いることができる。
の酸化物半導体層１０１としてＩｎ－Ｇａ－Ｚｎ系酸化物膜、第２の酸化物半導体層１０
２としてはＩｎ－Ｚｎ系酸化物膜、第３の酸化物半導体層１０３としてＩｎ－Ｇａ－Ｚｎ
系酸化物膜の積層、第１の酸化物半導体層１０１としてＧａ－Ｚｎ系酸化物膜、第２の酸
化物半導体層１０２としてはＩｎ－Ｓｎ－Ｚｎ系酸化物膜、第３の酸化物半導体層１０３
としてＧａ－Ｚｎ系酸化物膜の積層、又は第１の酸化物半導体層１０１としてＧａ－Ｚｎ
系酸化物膜、第２の酸化物半導体層１０２としてはＩｎ－Ｚｎ系酸化物膜、第３の酸化物
半導体層１０３としてＧａ－Ｚｎ系酸化物膜の積層などを用いることができる。
【0088】
エネルギーギャップの小さい第２の酸化物半導体層１０２を、エネルギーギャップの大き
い第１の酸化物半導体層１０１及び第３の酸化物半導体層１０３により挟む構造とするこ
とによって、よりトランジスタ４８０ａのオフ電流（リーク電流）を低減する効果が得ら
れる。
い第１の酸化物半導体層１０１及び第３の酸化物半導体層１０３により挟む構造とするこ
とによって、よりトランジスタ４８０ａのオフ電流（リーク電流）を低減する効果が得ら
れる。
【0089】
図２（Ａ）乃至（Ｅ）にトランジスタ４４０ａを用いて、作製方法の一例を示す。
【0090】
まず、基板４００上に酸化物絶縁膜４３６を形成する。
【0091】
基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理
に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガ
ラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファ
イア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体
基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板な
どを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００
として用いてもよい。
に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガ
ラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファ
イア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体
基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板な
どを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００
として用いてもよい。
【0092】
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有
する半導体装置を作製するには、可撓性基板上に酸化物半導体積層４０３を含むトランジ
スタ４４０ａを直接作製してもよいし、他の作製基板に酸化物半導体積層４０３を含むト
ランジスタ４４０ａを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基
板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体積層を含むトランジ
スタ４４０ａとの間に剥離層を設けるとよい。
する半導体装置を作製するには、可撓性基板上に酸化物半導体積層４０３を含むトランジ
スタ４４０ａを直接作製してもよいし、他の作製基板に酸化物半導体積層４０３を含むト
ランジスタ４４０ａを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基
板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体積層を含むトランジ
スタ４４０ａとの間に剥離層を設けるとよい。
【0093】
酸化物絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シ
リコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム
、酸化ガリウム、又はこれらの混合材料を用いて形成することができる。
リコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム
、酸化ガリウム、又はこれらの混合材料を用いて形成することができる。
【0094】
酸化物絶縁膜４３６は、単層でも積層でもよい。本実施の形態では酸化物絶縁膜４３６と
してスパッタリング法を用いて形成する酸化シリコン膜を用いる。
してスパッタリング法を用いて形成する酸化シリコン膜を用いる。
【0095】
また、酸化物絶縁膜４３６と基板４００との間に窒化物絶縁膜を設けてもよい。窒化物絶
縁膜は、プラズマＣＶＤ法又はスパッタリング法等により、窒化シリコン、窒化酸化シリ
コン、窒化アルミニウム、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成す
ることができる。
縁膜は、プラズマＣＶＤ法又はスパッタリング法等により、窒化シリコン、窒化酸化シリ
コン、窒化アルミニウム、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成す
ることができる。
【0096】
次に、酸化物絶縁膜４３６上に第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１
９２からなる酸化物半導体膜の積層４９３を形成する（図２（Ａ）参照）。
９２からなる酸化物半導体膜の積層４９３を形成する（図２（Ａ）参照）。
【0097】
酸化物絶縁膜４３６は、酸化物半導体膜の積層４９３（酸化物半導体積層４０３）と接す
るため、膜中（バルク中）に少なくとも化学量論論的組成比を超える量の酸素が存在する
ことが好ましい。例えば、酸化物絶縁膜４３６として、酸化シリコン膜を用いる場合には
、ＳｉＯ２＋α（ただし、α＞０）とする。このような酸化物絶縁膜４３６を用いること
で、酸化物半導体膜の積層４９３（酸化物半導体積層４０３）に酸素を供給することがで
き、特性を良好にすることができる。酸化物半導体膜の積層４９３（酸化物半導体積層４
０３）へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
るため、膜中（バルク中）に少なくとも化学量論論的組成比を超える量の酸素が存在する
ことが好ましい。例えば、酸化物絶縁膜４３６として、酸化シリコン膜を用いる場合には
、ＳｉＯ２＋α（ただし、α＞０）とする。このような酸化物絶縁膜４３６を用いること
で、酸化物半導体膜の積層４９３（酸化物半導体積層４０３）に酸素を供給することがで
き、特性を良好にすることができる。酸化物半導体膜の積層４９３（酸化物半導体積層４
０３）へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
【0098】
例えば、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁膜４３６を酸化物半導
体膜の積層４９３（酸化物半導体積層４０３）と接して設けることによって、該酸化物絶
縁膜４３６から酸化物半導体膜の積層４９３（酸化物半導体積層４０３）へ酸素を供給す
ることができる。酸化物半導体膜の積層４９３（酸化物半導体積層４０３）及び酸化物絶
縁膜４３６を少なくとも一部が接した状態で加熱処理を行うことによって酸化物半導体膜
の積層４９３（酸化物半導体積層４０３）への酸素の供給を行ってもよい。
体膜の積層４９３（酸化物半導体積層４０３）と接して設けることによって、該酸化物絶
縁膜４３６から酸化物半導体膜の積層４９３（酸化物半導体積層４０３）へ酸素を供給す
ることができる。酸化物半導体膜の積層４９３（酸化物半導体積層４０３）及び酸化物絶
縁膜４３６を少なくとも一部が接した状態で加熱処理を行うことによって酸化物半導体膜
の積層４９３（酸化物半導体積層４０３）への酸素の供給を行ってもよい。
【0099】
酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１
９２）の形成工程において、酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１
及び第２の酸化物半導体膜１９２）に水素、又は水がなるべく含まれないようにするため
に、酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導体
膜１９２）の成膜の前処理として、スパッタリング装置の予備加熱室で酸化物絶縁膜４３
６が形成された基板を予備加熱し、基板及び酸化物絶縁膜４３６に吸着した水素、水分な
どの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクラ
イオポンプが好ましい。
９２）の形成工程において、酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１
及び第２の酸化物半導体膜１９２）に水素、又は水がなるべく含まれないようにするため
に、酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導体
膜１９２）の成膜の前処理として、スパッタリング装置の予備加熱室で酸化物絶縁膜４３
６が形成された基板を予備加熱し、基板及び酸化物絶縁膜４３６に吸着した水素、水分な
どの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクラ
イオポンプが好ましい。
【0100】
酸化物絶縁膜４３６において酸化物半導体膜の積層４９３（酸化物半導体積層４０３）が
接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定さ
れないが、研磨処理（例えば、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａ
ｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法）、ドライエッチング処理、プラズマ処理を用いる
ことができる。
接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定さ
れないが、研磨処理（例えば、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａ
ｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法）、ドライエッチング処理、プラズマ処理を用いる
ことができる。
【0101】
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、酸化物絶縁膜４３６の表面に付着している粉状物質（パーティクル、ごみ
ともいう）を除去することができる。
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、酸化物絶縁膜４３６の表面に付着している粉状物質（パーティクル、ごみ
ともいう）を除去することができる。
【0102】
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよ
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、酸化物絶縁膜４３６表面の凹凸状態に合わせて適宜設定すればよい。
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、酸化物絶縁膜４３６表面の凹凸状態に合わせて適宜設定すればよい。
【0103】
なお、第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２は、成膜時に酸素が
多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成
膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態におけ
る化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが
好ましい。
多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成
膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態におけ
る化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが
好ましい。
【0104】
なお、本実施の形態において、第１の酸化物半導体膜１９１を、スパッタリング法で作製
するためのターゲットとしては、例えば、組成比として、Ｉｎ：Ｓｎ：Ｚｎが原子数比で
、１：２：２、２：１：３、１：１：１、または２０：４５：３５などとなる酸化物ター
ゲットを用いて、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ膜を成膜する。
するためのターゲットとしては、例えば、組成比として、Ｉｎ：Ｓｎ：Ｚｎが原子数比で
、１：２：２、２：１：３、１：１：１、または２０：４５：３５などとなる酸化物ター
ゲットを用いて、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ膜を成膜する。
【0105】
なお、本実施の形態において、第２の酸化物半導体膜１９２を、スパッタリング法で作製
するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚｎ
Ｏ＝１：１：２［ｍｏｌ比］の酸化物ターゲットを用い、Ｉｎ－Ｇａ－Ｚｎ系酸化物膜を
成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇ
ａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いてもよい。
するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚｎ
Ｏ＝１：１：２［ｍｏｌ比］の酸化物ターゲットを用い、Ｉｎ－Ｇａ－Ｚｎ系酸化物膜を
成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇ
ａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いてもよい。
【0106】
また、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上
９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜し
た酸化物半導体膜は緻密な膜とすることができる。
９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜し
た酸化物半導体膜は緻密な膜とすることができる。
【0107】
第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２を、成膜する際に用いるス
パッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガス
を用いることが好ましい。
パッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガス
を用いることが好ましい。
【0108】
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去し
つつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４０
０上に酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導
体膜１９２）を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ
、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いること
が好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたも
のであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（
Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気
されるため、当該成膜室で成膜した酸化物半導体膜の積層４９３（第１の酸化物半導体膜
１９１及び第２の酸化物半導体膜１９２）に含まれる不純物の濃度を低減できる。
つつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４０
０上に酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導
体膜１９２）を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ
、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いること
が好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたも
のであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（
Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気
されるため、当該成膜室で成膜した酸化物半導体膜の積層４９３（第１の酸化物半導体膜
１９１及び第２の酸化物半導体膜１９２）に含まれる不純物の濃度を低減できる。
【0109】
また、酸化物絶縁膜４３６と酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１
及び第２の酸化物半導体膜１９２）とを大気に解放せずに連続的に形成することが好まし
い。酸化物絶縁膜４３６と酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及
び第２の酸化物半導体膜１９２）とを大気に曝露せずに連続して形成すると、酸化物絶縁
膜４３６表面に水素や水分などの不純物が吸着することを防止することができる。
及び第２の酸化物半導体膜１９２）とを大気に解放せずに連続的に形成することが好まし
い。酸化物絶縁膜４３６と酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及
び第２の酸化物半導体膜１９２）とを大気に曝露せずに連続して形成すると、酸化物絶縁
膜４３６表面に水素や水分などの不純物が吸着することを防止することができる。
【0110】
ＣＡＡＣ－ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ－ｂ面から劈開し、ａ
－ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、ＣＡＡＣ－ＯＳ膜を成膜することができる。
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ－ｂ面から劈開し、ａ
－ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、ＣＡＡＣ－ＯＳ膜を成膜することができる。
【0111】
また、ＣＡＡＣ－ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【0112】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
－８０℃以下、好ましくは－１００℃以下である成膜ガスを用いる。
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
－８０℃以下、好ましくは－１００℃以下である成膜ガスを用いる。
【0113】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
【0114】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
【0115】
スパッタリング用ターゲットの一例として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ化合物ターゲットにつ
いて以下に示す。
いて以下に示す。
【0116】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ－Ｇ
ａ－Ｚｎ－Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここ
で、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、
２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２のｍｏ
ｌ数比である。なお、粉末の種類、およびその混合する比率は、作製するスパッタリング
用ターゲットによって適宜変更すればよい。
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ－Ｇ
ａ－Ｚｎ－Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここ
で、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、
２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２のｍｏ
ｌ数比である。なお、粉末の種類、およびその混合する比率は、作製するスパッタリング
用ターゲットによって適宜変更すればよい。
【0117】
酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１
９２）をフォトリソグラフィ工程により島状の酸化物半導体積層４０３（第１の酸化物半
導体層１０１及び第２の酸化物半導体層１０２）に加工する（図２（Ｂ）参照）。
９２）をフォトリソグラフィ工程により島状の酸化物半導体積層４０３（第１の酸化物半
導体層１０１及び第２の酸化物半導体層１０２）に加工する（図２（Ｂ）参照）。
【0118】
また、島状の酸化物半導体積層４０３を形成するためのレジストマスクをインクジェット
法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使
用しないため、製造コストを低減できる。
法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使
用しないため、製造コストを低減できる。
【0119】
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよ
く、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチ
ング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴ
Ｏ０７Ｎ（関東化学社製）を用いてもよい。
く、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチ
ング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴ
Ｏ０７Ｎ（関東化学社製）を用いてもよい。
【0120】
本実施の形態では、第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２を同じ
マスクによりエッチング加工して形成するため、第１の酸化物半導体層１０１及び第２の
酸化物半導体層１０２は側面の端部が一致した同形状の酸化物半導体層となる。酸化物半
導体積層４０３において、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２
の側面（端部）は露出している。
マスクによりエッチング加工して形成するため、第１の酸化物半導体層１０１及び第２の
酸化物半導体層１０２は側面の端部が一致した同形状の酸化物半導体層となる。酸化物半
導体積層４０３において、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２
の側面（端部）は露出している。
【0121】
また、酸化物半導体積層４０３（酸化物半導体膜の積層４９３）に、過剰な水素（水や水
酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱
処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は
減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電
気炉に基板を導入し、酸化物半導体積層４０３（酸化物半導体膜の積層４９３）に対して
窒素雰囲気下４５０℃において１時間の加熱処理を行う。
酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱
処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は
減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電
気炉に基板を導入し、酸化物半導体積層４０３（酸化物半導体膜の積層４９３）に対して
窒素雰囲気下４５０℃において１時間の加熱処理を行う。
【0122】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
【0123】
例えば、加熱処理として、６５０℃～７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【0124】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
【0125】
また、加熱処理で酸化物半導体積層４０３（酸化物半導体膜の積層４９３）を加熱した後
、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（
キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が
２０ｐｐｍ（露点換算で－５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０
ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素な
どが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二
窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガ
ス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい
。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物
の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸
素を供給することによって、酸化物半導体積層４０３（酸化物半導体膜の積層４９３）を
高純度化及び電気的にＩ型（真性）化することができる。
、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（
キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が
２０ｐｐｍ（露点換算で－５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０
ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素な
どが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二
窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガ
ス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい
。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物
の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸
素を供給することによって、酸化物半導体積層４０３（酸化物半導体膜の積層４９３）を
高純度化及び電気的にＩ型（真性）化することができる。
【0126】
なお、脱水化又は脱水素化のための加熱処理は、酸化物半導体膜の積層４９３（第１の酸
化物半導体膜１９１及び第２の酸化物半導体膜１９２）の形成後、絶縁膜４０７の形成前
であれば、トランジスタ４４０ａの作製工程においてどのタイミングで行ってもよい。例
えば、酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導
体膜１９２）の形成後、又は島状の酸化物半導体積層４０３（第１の酸化物半導体層１０
１及び第２の酸化物半導体層１０２）の形成後に行うことができる。
化物半導体膜１９１及び第２の酸化物半導体膜１９２）の形成後、絶縁膜４０７の形成前
であれば、トランジスタ４４０ａの作製工程においてどのタイミングで行ってもよい。例
えば、酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導
体膜１９２）の形成後、又は島状の酸化物半導体積層４０３（第１の酸化物半導体層１０
１及び第２の酸化物半導体層１０２）の形成後に行うことができる。
【0127】
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼
ねてもよい。例えば、第１の酸化物半導体膜１９１形成後と、第２の酸化物半導体膜１９
２形成後に２回加熱処理を行ってもよい。
ねてもよい。例えば、第１の酸化物半導体膜１９１形成後と、第２の酸化物半導体膜１９
２形成後に２回加熱処理を行ってもよい。
【0128】
脱水化又は脱水素化のための加熱処理を、酸化物半導体積層４０３（第１の酸化物半導体
層１０１及び第２の酸化物半導体層１０２）として島状に加工される前、酸化物半導体膜
の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２）が酸化物
絶縁膜４３６を覆った状態で行うと、酸化物絶縁膜４３６に含まれる酸素が加熱処理によ
って放出されるのを防止することができるため好ましい。
層１０１及び第２の酸化物半導体層１０２）として島状に加工される前、酸化物半導体膜
の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２）が酸化物
絶縁膜４３６を覆った状態で行うと、酸化物絶縁膜４３６に含まれる酸素が加熱処理によ
って放出されるのを防止することができるため好ましい。
【0129】
次いで、酸化物半導体積層４０３上に、ソース電極層及びドレイン電極層（これと同じ層
で形成される配線を含む）となる導電膜を形成する。該導電膜は後の加熱処理に耐えられ
る材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜としては、例えば、
Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述し
た元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン
膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方また
は双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜
、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソー
ス電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成して
も良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ
２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２）、酸化イ
ンジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコン
を含ませたものを用いることができる。
で形成される配線を含む）となる導電膜を形成する。該導電膜は後の加熱処理に耐えられ
る材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜としては、例えば、
Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述し
た元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン
膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方また
は双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜
、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソー
ス電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成して
も良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ
２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２）、酸化イ
ンジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコン
を含ませたものを用いることができる。
【0130】
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチング
を行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスク
を除去する。本実施の形態では、ソース電極層４０５ａ、ドレイン電極層４０５ｂとして
膜厚１０ｎｍのタングステン膜を形成する。このようにソース電極層４０５ａ、ドレイン
電極層４０５ｂの膜厚が薄いと、上に形成されるゲート絶縁膜４０２の被覆性が良好とな
る他、低抵抗領域を形成するために酸化物半導体積層４０３へドーパントを導入する場合
、ソース電極層４０５ａ、ドレイン電極層４０５ｂを通過してソース電極層４０５ａ、ド
レイン電極層４０５ｂ下の酸化物半導体積層４０３にもドーパントを導入することができ
る。
を行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスク
を除去する。本実施の形態では、ソース電極層４０５ａ、ドレイン電極層４０５ｂとして
膜厚１０ｎｍのタングステン膜を形成する。このようにソース電極層４０５ａ、ドレイン
電極層４０５ｂの膜厚が薄いと、上に形成されるゲート絶縁膜４０２の被覆性が良好とな
る他、低抵抗領域を形成するために酸化物半導体積層４０３へドーパントを導入する場合
、ソース電極層４０５ａ、ドレイン電極層４０５ｂを通過してソース電極層４０５ａ、ド
レイン電極層４０５ｂ下の酸化物半導体積層４０３にもドーパントを導入することができ
る。
【0131】
酸化物半導体積層４０３において、第１の酸化物半導体層１０１及び第２の酸化物半導体
層１０２の側面（端部）は露出しているため、ソース電極層４０５ａ、ドレイン電極層４
０５ｂは、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の側面の一部に
接するように形成される。
層１０２の側面（端部）は露出しているため、ソース電極層４０５ａ、ドレイン電極層４
０５ｂは、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の側面の一部に
接するように形成される。
【0132】
次いで、酸化物半導体積層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ
を覆うゲート絶縁膜４０２を形成する（図２（Ｃ）参照）。
を覆うゲート絶縁膜４０２を形成する（図２（Ｃ）参照）。
【0133】
なお、ゲート絶縁膜４０２の被覆性を向上させるために、酸化物半導体積層４０３、ソー
ス電極層４０５ａ、及びドレイン電極層４０５ｂ表面にも上記平坦化処理を行ってもよい
。特にゲート絶縁膜４０２として膜厚の薄い絶縁膜を用いる場合、酸化物半導体積層４０
３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ表面の平坦性が良好であること
が好ましい。
ス電極層４０５ａ、及びドレイン電極層４０５ｂ表面にも上記平坦化処理を行ってもよい
。特にゲート絶縁膜４０２として膜厚の薄い絶縁膜を用いる場合、酸化物半導体積層４０
３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ表面の平坦性が良好であること
が好ましい。
【0134】
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ
法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲー
ト絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面が
セットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲー
ト絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面が
セットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【0135】
ゲート絶縁膜４０２としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、
窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコ
ン膜を用いて形成することができる。ゲート絶縁膜４０２は、酸化物半導体積層４０３と
接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜４０２は、膜中（バ
ルク中）に少なくとも化学量論論的組成比を超える量の酸素が存在することが好ましく、
例えば、ゲート絶縁膜４０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（
ただし、α＞０）とする。本実施の形態では、ゲート絶縁膜４０２として、ＳｉＯ２＋α
（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁膜
４０２として用いることで、酸化物半導体積層４０３に酸素を供給することができ、特性
を良好にすることができる。さらに、ゲート絶縁膜４０２は、作製するトランジスタのサ
イズやゲート絶縁膜４０２の段差被覆性を考慮して形成することが好ましい。
窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコ
ン膜を用いて形成することができる。ゲート絶縁膜４０２は、酸化物半導体積層４０３と
接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜４０２は、膜中（バ
ルク中）に少なくとも化学量論論的組成比を超える量の酸素が存在することが好ましく、
例えば、ゲート絶縁膜４０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（
ただし、α＞０）とする。本実施の形態では、ゲート絶縁膜４０２として、ＳｉＯ２＋α
（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁膜
４０２として用いることで、酸化物半導体積層４０３に酸素を供給することができ、特性
を良好にすることができる。さらに、ゲート絶縁膜４０２は、作製するトランジスタのサ
イズやゲート絶縁膜４０２の段差被覆性を考慮して形成することが好ましい。
【0136】
また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケー
ト（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ
（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ－ｋ材料を用いることでゲートリー
ク電流を低減できる。さらに、ゲート絶縁膜４０２は、単層構造としても良いし、積層構
造としても良い。
シリケート（ＨｆＳｉｘＯｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケー
ト（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ
（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ－ｋ材料を用いることでゲートリー
ク電流を低減できる。さらに、ゲート絶縁膜４０２は、単層構造としても良いし、積層構
造としても良い。
【0137】
そして、ゲート電極層４０１をプラズマＣＶＤ法又はスパッタリング法等により、ゲート
絶縁膜４０２上に形成する。ゲート電極層４０１は、モリブデン、チタン、タンタル、タ
ングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこ
れらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０１
としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニ
ッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造
としてもよいし、積層構造としてもよい。
絶縁膜４０２上に形成する。ゲート電極層４０１は、モリブデン、チタン、タンタル、タ
ングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこ
れらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０１
としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニ
ッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造
としてもよいし、積層構造としてもよい。
【0138】
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むイン
ジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジ
ウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導
電性材料と、上記金属材料の積層構造とすることもできる。
ジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジ
ウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導
電性材料と、上記金属材料の積層構造とすることもできる。
【0139】
また、ゲート絶縁膜４０２と接するゲート電極層４０１の一層として、窒素を含む金属酸
化物、具体的には、窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜や、窒素を含むＩｎ－Ｓｎ－Ｏ膜
や、窒素を含むＩｎ－Ｇａ－Ｏ膜や、窒素を含むＩｎ－Ｚｎ－Ｏ膜や、窒素を含むＳｎ－
Ｏ膜や、窒素を含むＩｎ－Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることがで
きる。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、
ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにする
ことができ、所謂ノーマリーオフのスイッチング素子を実現できる。
化物、具体的には、窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜や、窒素を含むＩｎ－Ｓｎ－Ｏ膜
や、窒素を含むＩｎ－Ｇａ－Ｏ膜や、窒素を含むＩｎ－Ｚｎ－Ｏ膜や、窒素を含むＳｎ－
Ｏ膜や、窒素を含むＩｎ－Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることがで
きる。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、
ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにする
ことができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【0140】
以上の工程で、本実施の形態のトランジスタ４４０ａが作製される（図２（Ｄ）参照）。
異なるエネルギーギャップを有する複数の酸化物半導体層（第１の酸化物半導体層１０１
及び第２の酸化物半導体層１０２）を用いた酸化物半導体積層４０３を用いることによっ
て、トランジスタ４４０ａ、４４０ｂの電気特性をより精度よく制御することができ、所
望の電気特性をトランジスタ４４０ａ、４４０ｂに付与することが可能となる。
異なるエネルギーギャップを有する複数の酸化物半導体層（第１の酸化物半導体層１０１
及び第２の酸化物半導体層１０２）を用いた酸化物半導体積層４０３を用いることによっ
て、トランジスタ４４０ａ、４４０ｂの電気特性をより精度よく制御することができ、所
望の電気特性をトランジスタ４４０ａ、４４０ｂに付与することが可能となる。
【0141】
【0142】
絶縁膜４０７は、プラズマＣＶＤ法、スパッタリング法、又は蒸着法等により成膜するこ
とができる。絶縁膜４０７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒
化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜などを用いることができる。
とができる。絶縁膜４０７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒
化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜などを用いることができる。
【0143】
また、絶縁膜４０７として、酸化アルミニウム膜、酸化ハフニウム膜、酸化マグネシウム
膜、酸化ジルコニウム膜、酸化ランタン膜、酸化バリウム膜、又は金属窒化物膜（例えば
、窒化アルミニウム膜）も用いることができる。
膜、酸化ジルコニウム膜、酸化ランタン膜、酸化バリウム膜、又は金属窒化物膜（例えば
、窒化アルミニウム膜）も用いることができる。
【0144】
絶縁膜４０７は、単層でも積層でもよく、例えば酸化シリコン膜及び酸化アルミニウム膜
の積層を用いることができる。
の積層を用いることができる。
【0145】
絶縁膜４０７は、スパッタリング法など、絶縁膜４０７に水、水素等の不純物を混入させ
ない方法を適宜用いて形成することが好ましい。また、絶縁膜４０７において、酸化物半
導体積層４０３に接する絶縁膜は、酸素を過剰に含む膜とすると、酸化物半導体積層４０
３への酸素の供給源となるために好ましい。
ない方法を適宜用いて形成することが好ましい。また、絶縁膜４０７において、酸化物半
導体積層４０３に接する絶縁膜は、酸素を過剰に含む膜とすると、酸化物半導体積層４０
３への酸素の供給源となるために好ましい。
【0146】
本実施の形態では、絶縁膜４０７として膜厚１００ｎｍの酸化シリコン膜を、スパッタリ
ング法を用いて成膜する。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代
表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下におい
て行うことができる。
ング法を用いて成膜する。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代
表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下におい
て行うことができる。
【0147】
酸化物半導体膜の成膜時と同様に、絶縁膜４０７の成膜室内の残留水分を除去するために
は、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポン
プを用いて排気した成膜室で成膜した絶縁膜４０７に含まれる不純物の濃度を低減できる
。また、絶縁膜４０７の成膜室内の残留水分を除去するための排気手段としては、ターボ
分子ポンプにコールドトラップを加えたものであってもよい。
は、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポン
プを用いて排気した成膜室で成膜した絶縁膜４０７に含まれる不純物の濃度を低減できる
。また、絶縁膜４０７の成膜室内の残留水分を除去するための排気手段としては、ターボ
分子ポンプにコールドトラップを加えたものであってもよい。
【0148】
絶縁膜４０７を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
化物などの不純物が除去された高純度ガスを用いることが好ましい。
【0149】
また、図３（Ｂ）に示すように、トランジスタ４４０ｄ上に層間絶縁膜として設ける絶縁
膜として、トランジスタ４４０ｄと絶縁膜４０７の間に絶縁膜４１６を形成し、層間絶縁
膜を積層構造としてもよい。絶縁膜４１６は絶縁膜４０７と同様な材料及び方法を用いて
形成することができる。例えば、絶縁膜４１６として酸化アルミニウム膜を用い、絶縁膜
４０７として酸化シリコン膜を用いることで、トランジスタ４４０ｄ上に設ける絶縁膜と
して、酸化アルミニウム膜と酸化シリコン膜との積層を用いることができる。なお、トラ
ンジスタ４４０ｄは、ゲート絶縁膜４０２を、ゲート電極層４０１をマスクとしてエッチ
ング加工し、酸化物半導体積層４０３の一部を露出させ、酸化物半導体積層４０３の一部
と絶縁膜４１６とを接するように設ける例である。
膜として、トランジスタ４４０ｄと絶縁膜４０７の間に絶縁膜４１６を形成し、層間絶縁
膜を積層構造としてもよい。絶縁膜４１６は絶縁膜４０７と同様な材料及び方法を用いて
形成することができる。例えば、絶縁膜４１６として酸化アルミニウム膜を用い、絶縁膜
４０７として酸化シリコン膜を用いることで、トランジスタ４４０ｄ上に設ける絶縁膜と
して、酸化アルミニウム膜と酸化シリコン膜との積層を用いることができる。なお、トラ
ンジスタ４４０ｄは、ゲート絶縁膜４０２を、ゲート電極層４０１をマスクとしてエッチ
ング加工し、酸化物半導体積層４０３の一部を露出させ、酸化物半導体積層４０３の一部
と絶縁膜４１６とを接するように設ける例である。
【0150】
酸化物半導体積層４０３上に設けられる絶縁膜４０７、絶縁膜４１６として用いることの
できる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通
過させない遮断効果（ブロック効果）が高い。
できる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通
過させない遮断効果（ブロック効果）が高い。
【0151】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体積層４０３への混入、及び酸化物半導体を構成する主成
分材料である酸素の酸化物半導体積層４０３からの放出を防止する保護膜として機能する
。
水分などの不純物の酸化物半導体積層４０３への混入、及び酸化物半導体を構成する主成
分材料である酸素の酸化物半導体積層４０３からの放出を防止する保護膜として機能する
。
【0152】
また、トランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平
坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、等の有機材料
を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）等を
用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、
平坦化絶縁膜を形成してもよい。
坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、等の有機材料
を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）等を
用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、
平坦化絶縁膜を形成してもよい。
【0153】
また、絶縁膜４０７にソース電極層４０５ａ、ドレイン電極層４０５ｂに達する開口を形
成し、開口にソース電極層４０５ａ、ドレイン電極層４０５ｂと電気的に接続する配線層
を形成してもよい。配線層を用いて他のトランジスタと接続させ、様々な回路を構成する
ことができる。
成し、開口にソース電極層４０５ａ、ドレイン電極層４０５ｂと電気的に接続する配線層
を形成してもよい。配線層を用いて他のトランジスタと接続させ、様々な回路を構成する
ことができる。
【0154】
ソース電極層４０５ａ、ドレイン電極層４０５ｂはソース電極層４０５ａ、ドレイン電極
層４０５ｂに達する開口を形成する際のエッチング工程により、一部オーバーエッチング
されることがある。ソース電極層及びドレイン電極層を積層構造とし、開口形成時のエッ
チングストッパーとしても機能する導電膜をソース電極層及びドレイン電極層として設け
ることができる。
層４０５ｂに達する開口を形成する際のエッチング工程により、一部オーバーエッチング
されることがある。ソース電極層及びドレイン電極層を積層構造とし、開口形成時のエッ
チングストッパーとしても機能する導電膜をソース電極層及びドレイン電極層として設け
ることができる。
【0155】
図３（Ａ）で示すように、トランジスタ４４０ｃはソース電極層及びドレイン電極層を積
層構造とする例であり、ソース電極層としてソース電極層４０４ａ及びソース電極層４０
５ａ、ドレイン電極層としてドレイン電極層４０４ｂ及びドレイン電極層４０５ｂが積層
されている。トランジスタ４４０ｃのように、ゲート絶縁膜４０２、絶縁膜４０７、及び
ソース電極層４０５ａ、ドレイン電極層４０５ｂにソース電極層４０４ａ、ドレイン電極
層４０４ｂに達する開口を形成し、開口にソース電極層４０４ａ、ドレイン電極層４０４
ｂと電気的に接続する配線層４６５ａ、配線層４６５ｂを形成してもよい。
層構造とする例であり、ソース電極層としてソース電極層４０４ａ及びソース電極層４０
５ａ、ドレイン電極層としてドレイン電極層４０４ｂ及びドレイン電極層４０５ｂが積層
されている。トランジスタ４４０ｃのように、ゲート絶縁膜４０２、絶縁膜４０７、及び
ソース電極層４０５ａ、ドレイン電極層４０５ｂにソース電極層４０４ａ、ドレイン電極
層４０４ｂに達する開口を形成し、開口にソース電極層４０４ａ、ドレイン電極層４０４
ｂと電気的に接続する配線層４６５ａ、配線層４６５ｂを形成してもよい。
【0156】
トランジスタ４４０ｃにおいて、ソース電極層４０４ａ、ドレイン電極層４０４ｂは開口
形成時においてエッチングストッパーとしても機能する。ソース電極層４０４ａ、ドレイ
ン電極層４０４ｂとしてはタングステン膜や窒化タンタル膜など、ソース電極層４０５ａ
、ドレイン電極層４０５ｂとしては銅膜やアルミニウム膜などをそれぞれ用いることがで
きる。ソース電極層４０４ａ及びソース電極層４０５ａ、ドレイン電極層４０４ｂ及びド
レイン電極層４０５ｂの積層における膜厚を、５ｎｍ以上１５ｎｍ以下程度とすると、ゲ
ート絶縁膜４０２の被覆性を良好とすることができる。
形成時においてエッチングストッパーとしても機能する。ソース電極層４０４ａ、ドレイ
ン電極層４０４ｂとしてはタングステン膜や窒化タンタル膜など、ソース電極層４０５ａ
、ドレイン電極層４０５ｂとしては銅膜やアルミニウム膜などをそれぞれ用いることがで
きる。ソース電極層４０４ａ及びソース電極層４０５ａ、ドレイン電極層４０４ｂ及びド
レイン電極層４０５ｂの積層における膜厚を、５ｎｍ以上１５ｎｍ以下程度とすると、ゲ
ート絶縁膜４０２の被覆性を良好とすることができる。
【0157】
配線層４６５ａ、配線層４６５ｂはゲート電極層４０１、ソース電極層４０５ａ、ドレイ
ン電極層４０５ｂと同様の材料及び方法を用いて形成することができる。例えば、配線層
４６５ａ、配線層４６５ｂとして窒化タンタル膜と銅膜との積層、又は窒化タンタル膜と
タングステン膜との積層などを用いることができる。
ン電極層４０５ｂと同様の材料及び方法を用いて形成することができる。例えば、配線層
４６５ａ、配線層４６５ｂとして窒化タンタル膜と銅膜との積層、又は窒化タンタル膜と
タングステン膜との積層などを用いることができる。
【0158】
また、ゲート電極層４０１の側面に側壁絶縁層を設けてもよい。側壁絶縁層は、ゲート電
極層４０１を覆う絶縁膜を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔ
ｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって絶縁膜を加
工し、ゲート電極層４０１の側壁に自己整合的に側壁絶縁層を形成すればよい。ここで、
絶縁膜について特に限定はないが、例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ－Ｏｒｔｈ
ｏ－Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて
形成した段差被覆性のよい酸化シリコンを用いることができる。絶縁膜は熱ＣＶＤ、プラ
ズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成
することができる。また、低温酸化（ＬＴＯ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉ
ｄａｔｉｏｎ）法により形成する酸化シリコンを用いてもよい。
極層４０１を覆う絶縁膜を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔ
ｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって絶縁膜を加
工し、ゲート電極層４０１の側壁に自己整合的に側壁絶縁層を形成すればよい。ここで、
絶縁膜について特に限定はないが、例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ－Ｏｒｔｈ
ｏ－Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて
形成した段差被覆性のよい酸化シリコンを用いることができる。絶縁膜は熱ＣＶＤ、プラ
ズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成
することができる。また、低温酸化（ＬＴＯ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉ
ｄａｔｉｏｎ）法により形成する酸化シリコンを用いてもよい。
【0159】
高純度化され、酸素欠損が補填された酸化物半導体積層４０３は、水素、水などの不純物
が十分に除去されており、酸化物半導体積層４０３中の水素濃度は５×１０１９ａｔｏｍ
ｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下である。なお、酸化物
半導体積層４０３中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
が十分に除去されており、酸化物半導体積層４０３中の水素濃度は５×１０１９ａｔｏｍ
ｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下である。なお、酸化物
半導体積層４０３中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
【0160】
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む酸化
物半導体積層４０３を用いたトランジスタ４４０ａは、オフ状態における電流値（オフ電
流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア
）は１×１０－２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／
μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
物半導体積層４０３を用いたトランジスタ４４０ａは、オフ状態における電流値（オフ電
流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア
）は１×１０－２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／
μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
【0161】
以上のように、高機能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置
を提供することができる。
を提供することができる。
【0162】
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図５を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図５を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
【0163】
本実施の形態では、開示する発明に係る半導体装置の作製方法において、脱水化又は脱水
素化処理を行った酸化物半導体積層に、酸素（少なくとも、酸素ラジカル、酸素原子、酸
素イオン、のいずれかを含む）を導入して膜中に酸素を供給する例を示す。
素化処理を行った酸化物半導体積層に、酸素（少なくとも、酸素ラジカル、酸素原子、酸
素イオン、のいずれかを含む）を導入して膜中に酸素を供給する例を示す。
【0164】
脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時
に脱離して減少してしまうおそれがある。酸化物半導体積層において、酸素が脱離した箇
所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気特性変動を招くドナ
ー準位が生じてしまう。
に脱離して減少してしまうおそれがある。酸化物半導体積層において、酸素が脱離した箇
所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気特性変動を招くドナ
ー準位が生じてしまう。
【0165】
よって、脱水化又は脱水素化処理を行った酸化物半導体積層に、酸素を供給することが好
ましい。酸化物半導体積層へ酸素を供給することにより、膜中の酸素欠損を補填すること
ができる。該酸化物半導体積層をトランジスタに用いることで、酸素欠損に起因するトラ
ンジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減するこ
とができる。また、しきい値電圧をプラスシフトさせ、トランジスタをノーマリーオフ化
することもできる。
ましい。酸化物半導体積層へ酸素を供給することにより、膜中の酸素欠損を補填すること
ができる。該酸化物半導体積層をトランジスタに用いることで、酸素欠損に起因するトラ
ンジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減するこ
とができる。また、しきい値電圧をプラスシフトさせ、トランジスタをノーマリーオフ化
することもできる。
【0166】
図５（Ａ）は、図２（Ｃ）と対応しており、酸化物絶縁膜４３６が設けられた基板４００
上に、エネルギーギャップの異なる第１の酸化物半導体層１０１及び第２の酸化物半導体
層１０２を含む酸化物半導体積層４０３、ソース電極層４０５ａ、ドレイン電極層４０５
ｂ、ゲート絶縁膜４０２が形成されている。
上に、エネルギーギャップの異なる第１の酸化物半導体層１０１及び第２の酸化物半導体
層１０２を含む酸化物半導体積層４０３、ソース電極層４０５ａ、ドレイン電極層４０５
ｂ、ゲート絶縁膜４０２が形成されている。
【0167】
次に、酸化物半導体積層４０３に酸素４３１（少なくとも、酸素ラジカル、酸素原子、酸
素イオン、のいずれかを含む）を導入して、第１の酸化物半導体層１０１及び第２の酸化
物半導体層１０２を含む酸化物半導体積層４０３に酸素過剰領域１１１、１１２を形成す
る（図５（Ｂ）参照）。
素イオン、のいずれかを含む）を導入して、第１の酸化物半導体層１０１及び第２の酸化
物半導体層１０２を含む酸化物半導体積層４０３に酸素過剰領域１１１、１１２を形成す
る（図５（Ｂ）参照）。
【0168】
なお、酸素過剰領域１１１、１１２は、酸化物半導体が結晶状態における化学量論的組成
比に対し、酸素の含有量が過剰な領域が、少なくとも一部含まれている領域とする。酸素
過剰領域１１１、１１２に供給された酸素４３１によって、第１の酸化物半導体層１０１
及び第２の酸化物半導体層１０２を含む酸化物半導体積層４０３中に存在する酸素欠損を
補填することができる。
比に対し、酸素の含有量が過剰な領域が、少なくとも一部含まれている領域とする。酸素
過剰領域１１１、１１２に供給された酸素４３１によって、第１の酸化物半導体層１０１
及び第２の酸化物半導体層１０２を含む酸化物半導体積層４０３中に存在する酸素欠損を
補填することができる。
【0169】
酸素過剰領域１１１、１１２を有する酸化物半導体積層４０３、ゲート絶縁膜４０２上に
ゲート電極層４０１を形成し、トランジスタ４３０を作製する（図５（Ｃ）参照）。
ゲート電極層４０１を形成し、トランジスタ４３０を作製する（図５（Ｃ）参照）。
【0170】
脱水化又は脱水素化処理を行った酸化物半導体積層４０３に、酸素を導入して膜中に酸素
を供給することによって、酸化物半導体積層４０３を高純度化し、Ｉ型（真性）化するこ
とができる。高純度化し、Ｉ型（真性）化した酸化物半導体積層４０３を有するトランジ
スタ４３０は、電気特性変動が抑制されており、電気的に安定である。
を供給することによって、酸化物半導体積層４０３を高純度化し、Ｉ型（真性）化するこ
とができる。高純度化し、Ｉ型（真性）化した酸化物半導体積層４０３を有するトランジ
スタ４３０は、電気特性変動が抑制されており、電気的に安定である。
【0171】
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイ
オンインプランテーション法、プラズマ処理などを用いることができる。
オンインプランテーション法、プラズマ処理などを用いることができる。
【0172】
酸素の導入工程は、酸化物半導体積層４０３に酸素導入する場合、酸化物半導体積層４０
３に直接導入してもよいし、ゲート絶縁膜４０２や絶縁膜４０７などの他の膜を通過して
酸化物半導体積層４０３へ導入してもよい。酸素を他の膜を通過して導入する場合は、イ
オン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法
などを用いればよいが、酸素を露出された酸化物半導体積層４０３へ直接導入する場合は
、プラズマ処理なども用いることができる。
３に直接導入してもよいし、ゲート絶縁膜４０２や絶縁膜４０７などの他の膜を通過して
酸化物半導体積層４０３へ導入してもよい。酸素を他の膜を通過して導入する場合は、イ
オン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法
などを用いればよいが、酸素を露出された酸化物半導体積層４０３へ直接導入する場合は
、プラズマ処理なども用いることができる。
【0173】
酸化物半導体積層４０３への酸素の導入は、脱水化又は脱水素化処理を行った後であれば
よく、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体積層
４０３への酸素の導入は複数回行ってもよい。
よく、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体積層
４０３への酸素の導入は複数回行ってもよい。
【0174】
例えば、実施の形態１において、酸化物半導体積層４０３への酸素の導入は、露出した酸
化物半導体膜の積層４９３、又は酸化物半導体積層４０３に対して、ソース電極層４０５
ａ、ドレイン電極層４０５ｂ形成後、ゲート絶縁膜４０２形成後、ゲート電極層４０１形
成後、（絶縁膜４１６形成後）、絶縁膜４０７形成後に行うことができる。
化物半導体膜の積層４９３、又は酸化物半導体積層４０３に対して、ソース電極層４０５
ａ、ドレイン電極層４０５ｂ形成後、ゲート絶縁膜４０２形成後、ゲート電極層４０１形
成後、（絶縁膜４１６形成後）、絶縁膜４０７形成後に行うことができる。
【0175】
また、酸化物半導体積層４０３中の酸素過剰領域１１１、１１２において、酸素の導入工
程によって導入された酸素濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔ
ｏｍｓ／ｃｍ３以下とするのが好ましい。
程によって導入された酸素濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔ
ｏｍｓ／ｃｍ３以下とするのが好ましい。
【0176】
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半
導体積層４０３中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、
酸化物半導体積層４０３に酸素が意図的に添加されたか否かを判別することは困難である
といえる。
導体積層４０３中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、
酸化物半導体積層４０３に酸素が意図的に添加されたか否かを判別することは困難である
といえる。
【0177】
ところで、酸素には１７Ｏや１８Ｏといった同位体が存在し、自然界におけるこれらの存
在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られて
いる。つまり、酸化物半導体積層４０３中にこれらの同位体を意図的に添加した場合、こ
れら同位体の濃度は、ＳＩＭＳなどの方法によって見積もることができ、これらの濃度を
測定することで、酸化物半導体積層４０３中の酸素濃度をより正確に見積もることが可能
な場合がある。よって、これらの濃度を測定することで、酸化物半導体積層４０３に意図
的に酸素が添加されたか否かを判別しても良い。
在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られて
いる。つまり、酸化物半導体積層４０３中にこれらの同位体を意図的に添加した場合、こ
れら同位体の濃度は、ＳＩＭＳなどの方法によって見積もることができ、これらの濃度を
測定することで、酸化物半導体積層４０３中の酸素濃度をより正確に見積もることが可能
な場合がある。よって、これらの濃度を測定することで、酸化物半導体積層４０３に意図
的に酸素が添加されたか否かを判別しても良い。
【0178】
また、酸化物半導体膜へ酸素を導入した後、加熱処理を行うことが好ましい。
【0179】
本実施の形態のトランジスタ４３０のように、酸素を直接酸化物半導体積層４０３へ導入
する場合は、酸化物半導体積層４０３と接する酸化物絶縁膜４３６、ゲート絶縁膜４０２
を、必ずしも酸素を多くに含む膜とする必要はない。導入した酸素が再度酸化物半導体積
層４０３から脱離しないように、また、水素、水などの水素を含む不純物が酸化物半導体
積層４０３へ再度混入しないように、酸素、水素、水などの水素を含む不純物に対して遮
断効果（ブロック効果）が高い膜を絶縁膜４０７として設けることが好ましい。例えば、
水素、水分などの不純物、及び酸素の両方に対して遮断効果（ブロック効果）が高い酸化
アルミニウム膜などを用いるとよい。
する場合は、酸化物半導体積層４０３と接する酸化物絶縁膜４３６、ゲート絶縁膜４０２
を、必ずしも酸素を多くに含む膜とする必要はない。導入した酸素が再度酸化物半導体積
層４０３から脱離しないように、また、水素、水などの水素を含む不純物が酸化物半導体
積層４０３へ再度混入しないように、酸素、水素、水などの水素を含む不純物に対して遮
断効果（ブロック効果）が高い膜を絶縁膜４０７として設けることが好ましい。例えば、
水素、水分などの不純物、及び酸素の両方に対して遮断効果（ブロック効果）が高い酸化
アルミニウム膜などを用いるとよい。
【0180】
もちろん、酸化物半導体膜と接する酸化物絶縁膜４３６、ゲート絶縁膜４０２を、酸素を
多く含む膜とし、さらに酸素を直接酸化物半導体積層４０３に導入し、複数の酸素供給方
法を行ってもよい。
多く含む膜とし、さらに酸素を直接酸化物半導体積層４０３に導入し、複数の酸素供給方
法を行ってもよい。
【0181】
また、本実施の形態では酸化物半導体積層４０３への酸素導入を例として説明するが、酸
素の導入は酸化物半導体積層４０３と接するゲート絶縁膜４０２、酸化物絶縁膜４３６、
絶縁膜４１６や、絶縁膜４０７などに行ってもよい。酸化物半導体積層４０３と接するゲ
ート絶縁膜４０２、酸化物絶縁膜４３６、絶縁膜４１６や、絶縁膜４０７に酸素を導入し
、酸素過剰とすることによって、酸化物半導体積層４０３への酸素の供給を行うことがで
きる。
素の導入は酸化物半導体積層４０３と接するゲート絶縁膜４０２、酸化物絶縁膜４３６、
絶縁膜４１６や、絶縁膜４０７などに行ってもよい。酸化物半導体積層４０３と接するゲ
ート絶縁膜４０２、酸化物絶縁膜４３６、絶縁膜４１６や、絶縁膜４０７に酸素を導入し
、酸素過剰とすることによって、酸化物半導体積層４０３への酸素の供給を行うことがで
きる。
【0182】
以上のように、安定した電気特性を有する酸化物半導体積層を用いた半導体装置を提供す
ることができる。よって、信頼性の高い半導体装置を提供することができる。
ることができる。よって、信頼性の高い半導体装置を提供することができる。
【0183】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【0184】
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図６を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図６を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
【0185】
本実施の形態では、開示する発明に係る半導体装置の作製方法において、酸化物半導体積
層に低抵抗領域を形成する例である。低抵抗領域は、酸化物半導体積層へ導電率を変化さ
せる不純物（ドーパントともいう）を導入して形成することができる。
層に低抵抗領域を形成する例である。低抵抗領域は、酸化物半導体積層へ導電率を変化さ
せる不純物（ドーパントともいう）を導入して形成することができる。
【0186】
図６（Ａ）は、図２（Ｄ）と対応しており、酸化物絶縁膜４３６が設けられた基板４００
上に、エネルギーギャップの異なる第１の酸化物半導体層１０１及び第２の酸化物半導体
層１０２を含む酸化物半導体積層４０３、ソース電極層４０５ａ、ドレイン電極層４０５
ｂ、ゲート絶縁膜４０２、ゲート電極層４０１が形成されている。
上に、エネルギーギャップの異なる第１の酸化物半導体層１０１及び第２の酸化物半導体
層１０２を含む酸化物半導体積層４０３、ソース電極層４０５ａ、ドレイン電極層４０５
ｂ、ゲート絶縁膜４０２、ゲート電極層４０１が形成されている。
【0187】
次に、ゲート電極層４０１をマスクとして、酸化物半導体積層４０３に、ゲート絶縁膜４
０２、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを通過してドーパント４２１
を選択的に導入し、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂを形成する。
０２、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを通過してドーパント４２１
を選択的に導入し、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂを形成する。
【0188】
本実施の形態では、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを薄膜とするた
め、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ下の酸化物半導体積層４０３に
もドーパント４２１が導入され、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂが
形成される例を示す。
め、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ下の酸化物半導体積層４０３に
もドーパント４２１が導入され、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂが
形成される例を示す。
【0189】
ソース電極層４０５ａ、及びドレイン電極層４０５ｂの膜厚や、ドーパント４２１の導入
条件によっては、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ下の酸化物半導体
積層４０３にはドーパント４２１が導入されない場合、導入されても濃度が低くソース電
極層４０５ａ、又はドレイン電極層４０５ｂ下以外の低抵抗領域と比べて抵抗が高い領域
となる場合もある。また、ドーパント４２１の導入条件によっては、第１の酸化物半導体
層１０１のみ、第２の酸化物半導体層１０２のみにドーパント４２１が導入され、低抵抗
領域が形成される場合、第１の酸化物半導体層１０１と第２の酸化物半導体層１０２にお
いてドーパントの濃度分布が存在する場合がある。
条件によっては、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ下の酸化物半導体
積層４０３にはドーパント４２１が導入されない場合、導入されても濃度が低くソース電
極層４０５ａ、又はドレイン電極層４０５ｂ下以外の低抵抗領域と比べて抵抗が高い領域
となる場合もある。また、ドーパント４２１の導入条件によっては、第１の酸化物半導体
層１０１のみ、第２の酸化物半導体層１０２のみにドーパント４２１が導入され、低抵抗
領域が形成される場合、第１の酸化物半導体層１０１と第２の酸化物半導体層１０２にお
いてドーパントの濃度分布が存在する場合がある。
【0190】
ドーパント４２１は、酸化物半導体積層４０３の導電率を変化させる不純物である。ドー
パント４２１としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアン
チモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ
）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃ
ｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いること
ができる。
パント４２１としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアン
チモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ
）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃ
ｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いること
ができる。
【0191】
ドーパント４２１は、注入法により、絶縁膜４０７、ソース電極層４０５ａ、及びドレイ
ン電極層４０５ｂを通過して、酸化物半導体積層４０３に導入する。ドーパント４２１の
導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンイ
ンプランテーション法などを用いることができる。その際には、ドーパント４２１の単体
のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
ン電極層４０５ｂを通過して、酸化物半導体積層４０３に導入する。ドーパント４２１の
導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンイ
ンプランテーション法などを用いることができる。その際には、ドーパント４２１の単体
のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
【0192】
ドーパント４２１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる絶
縁膜４０７の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント４２１
としてホウ素を用いて、イオン注入法でホウ素イオンの注入を行う。なお、ドーパント４
２１のドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下
とすればよい。
縁膜４０７の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント４２１
としてホウ素を用いて、イオン注入法でホウ素イオンの注入を行う。なお、ドーパント４
２１のドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下
とすればよい。
【0193】
低抵抗領域におけるドーパント４２１の濃度は、５×１０１８／ｃｍ３以上１×１０２２
／ｃｍ３以下であることが好ましい。
／ｃｍ３以下であることが好ましい。
【0194】
ドーパント４２１を導入する際に、基板４００を加熱しながら行ってもよい。
【0195】
なお、酸化物半導体積層４０３にドーパント４２１を導入する処理は、複数回行ってもよ
く、ドーパントの種類も複数種用いてもよい。
く、ドーパントの種類も複数種用いてもよい。
【0196】
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温
度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲
気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱
処理を行ってもよい。
度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲
気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱
処理を行ってもよい。
【0197】
酸化物半導体積層４０３を結晶性酸化物半導体膜とした場合、ドーパント４２１の導入に
より、一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を
行うことによって、酸化物半導体積層４０３の結晶性を回復することができる。
より、一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を
行うことによって、酸化物半導体積層４０３の結晶性を回復することができる。
【0198】
よって酸化物半導体積層４０３において、チャネル形成領域１２１ｃを挟んで低抵抗領域
１２１ａ、１２１ｂが設けられた第１の酸化物半導体層１０１と、チャネル形成領域１２
２ｃを挟んで低抵抗領域１２２ａ、１２２ｂが設けられた第２の酸化物半導体層１０２と
が形成される。
１２１ａ、１２１ｂが設けられた第１の酸化物半導体層１０１と、チャネル形成領域１２
２ｃを挟んで低抵抗領域１２２ａ、１２２ｂが設けられた第２の酸化物半導体層１０２と
が形成される。
【0199】
以上の工程で、本実施の形態のトランジスタ４２０が作製される（図６（Ｂ）参照）。
【0200】
また、実施の形態１で示したトランジスタ４４０ｄのように、ゲート絶縁膜４０２がゲー
ト電極層４０１をマスクにしてエッチングされており、酸化物半導体積層４０３が一部露
出され、絶縁膜４１６と接するトランジスタにおいて、ドーパントを導入し、低抵抗領域
を形成したトランジスタ４２５を図３（Ｃ）に示す。
ト電極層４０１をマスクにしてエッチングされており、酸化物半導体積層４０３が一部露
出され、絶縁膜４１６と接するトランジスタにおいて、ドーパントを導入し、低抵抗領域
を形成したトランジスタ４２５を図３（Ｃ）に示す。
【0201】
トランジスタ４２５は、ゲート電極層４０１をマスクとしてドーパントを導入し、チャネ
ル形成領域１２１ｃ、１２２ｃを挟んで、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１
２２ｂを形成して作製される。また、ドーパントを導入する際に通過するソース電極層、
ドレイン電極層にもドーパントが導入される場合がある。トランジスタ４２５は、ドーパ
ントがソース電極層及びドレイン電極層にも導入され、ドーパントを含むソース電極層４
１５ａ、ドーパントを含むドレイン電極層４１５ｂとなる例である。
ル形成領域１２１ｃ、１２２ｃを挟んで、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１
２２ｂを形成して作製される。また、ドーパントを導入する際に通過するソース電極層、
ドレイン電極層にもドーパントが導入される場合がある。トランジスタ４２５は、ドーパ
ントがソース電極層及びドレイン電極層にも導入され、ドーパントを含むソース電極層４
１５ａ、ドーパントを含むドレイン電極層４１５ｂとなる例である。
【0202】
チャネル長方向にチャネル形成領域１２１ｃを挟んで低抵抗領域１２１ａ、１２１ｂが設
けられた第１の酸化物半導体層１０１と、チャネル形成領域１２２ｃを挟んで低抵抗領域
１２２ａ、１２２ｂが設けられた第２の酸化物半導体層１０２とを含む酸化物半導体積層
４０３を有することにより、トランジスタ４２０及びトランジスタ４２５はオン特性（例
えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
けられた第１の酸化物半導体層１０１と、チャネル形成領域１２２ｃを挟んで低抵抗領域
１２２ａ、１２２ｂが設けられた第２の酸化物半導体層１０２とを含む酸化物半導体積層
４０３を有することにより、トランジスタ４２０及びトランジスタ４２５はオン特性（例
えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
【0203】
また、実施の形態２で示した酸素過剰領域を有するトランジスタ４３０にドーパントを導
入し、低抵抗領域を形成したトランジスタ４２３を図６（Ｃ）に示す。
入し、低抵抗領域を形成したトランジスタ４２３を図６（Ｃ）に示す。
【0204】
トランジスタ４２３は、図５（Ｃ）のトランジスタ４３０のように、酸素過剰領域１１１
を含む第１の酸化物半導体層１０１、及び酸素過剰領域１１２を含む第２の酸化物半導体
層１０２を有する酸化物半導体積層が設けられたトランジスタにおいて、ゲート電極層４
０１をマスクとしてドーパントを導入し、酸素を過剰に含むチャネル形成領域１２１ｃ、
１２２ｃを挟んで、ドーパント及び過剰な酸素を含む低抵抗領域１２１ｄ、１２１ｅ、１
２２ｄ、１２２ｅと、ドーパントを含む低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２
２ｂを形成して作製される。
を含む第１の酸化物半導体層１０１、及び酸素過剰領域１１２を含む第２の酸化物半導体
層１０２を有する酸化物半導体積層が設けられたトランジスタにおいて、ゲート電極層４
０１をマスクとしてドーパントを導入し、酸素を過剰に含むチャネル形成領域１２１ｃ、
１２２ｃを挟んで、ドーパント及び過剰な酸素を含む低抵抗領域１２１ｄ、１２１ｅ、１
２２ｄ、１２２ｅと、ドーパントを含む低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２
２ｂを形成して作製される。
【0205】
チャネル長方向にチャネル形成領域１２１ｃを挟んで低抵抗領域１２１ｄ、１２１ｅ、１
２１ａ、１２１ｂが設けられた第１の酸化物半導体層１０１と、チャネル形成領域１２２
ｃを挟んで低抵抗領域１２２ｄ、１２２ｅ、１２２ａ、１２２ｂが設けられた第２の酸化
物半導体層１０２とを含む酸化物半導体積層４０３を有することにより、該トランジスタ
４２３はオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答
が可能となる。
２１ａ、１２１ｂが設けられた第１の酸化物半導体層１０１と、チャネル形成領域１２２
ｃを挟んで低抵抗領域１２２ｄ、１２２ｅ、１２２ａ、１２２ｂが設けられた第２の酸化
物半導体層１０２とを含む酸化物半導体積層４０３を有することにより、該トランジスタ
４２３はオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答
が可能となる。
【0206】
また、実施の形態１で示したトランジスタ４８０ａのように、酸化物半導体積層４０３が
３層構造のトランジスタにおいて、酸素及びドーパントを導入し、酸素過剰領域及び低抵
抗領域を形成したトランジスタ４８０ｂを図４（Ｂ）に示す。
３層構造のトランジスタにおいて、酸素及びドーパントを導入し、酸素過剰領域及び低抵
抗領域を形成したトランジスタ４８０ｂを図４（Ｂ）に示す。
【0207】
トランジスタ４８０ｂは、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、
及び第３の酸化物半導体層１０３を含む酸化物半導体積層４０３に酸素を導入して酸素過
剰領域を形成し、ゲート電極層４０１形成後、ゲート電極層４０１をマスクとしてドーパ
ントを導入し、酸素を過剰に含むチャネル形成領域１２１ｃ、１２２ｃ、１２３ｃを挟ん
で、ドーパント及び過剰な酸素を含む低抵抗領域１２１ｄ、１２１ｅ、１２２ｄ、１２２
ｅ、１２３ｄ、１２３ｅと、ドーパントを含む低抵抗領域１２１ａ、１２１ｂ、１２２ａ
、１２２ｂ、１２３ａ、１２３ｂを形成して作製される。
及び第３の酸化物半導体層１０３を含む酸化物半導体積層４０３に酸素を導入して酸素過
剰領域を形成し、ゲート電極層４０１形成後、ゲート電極層４０１をマスクとしてドーパ
ントを導入し、酸素を過剰に含むチャネル形成領域１２１ｃ、１２２ｃ、１２３ｃを挟ん
で、ドーパント及び過剰な酸素を含む低抵抗領域１２１ｄ、１２１ｅ、１２２ｄ、１２２
ｅ、１２３ｄ、１２３ｅと、ドーパントを含む低抵抗領域１２１ａ、１２１ｂ、１２２ａ
、１２２ｂ、１２３ａ、１２３ｂを形成して作製される。
【0208】
チャネル長方向にチャネル形成領域１２１ｃを挟んで低抵抗領域１２１ｄ、１２１ｅ、１
２１ａ、１２１ｂが設けられた第１の酸化物半導体層１０１と、チャネル形成領域１２２
ｃを挟んで低抵抗領域１２２ｄ、１２２ｅ、１２２ａ、１２２ｂが設けられた第２の酸化
物半導体層１０２と、チャネル形成領域１２３ｃを挟んで低抵抗領域１２３ｄ、１２３ｅ
、１２３ａ、１２３ｂが設けられた第３の酸化物半導体層１０３とを含む酸化物半導体積
層４０３を有することにより、該トランジスタ４８０ｂはオン特性（例えば、オン電流及
び電界効果移動度）が高く、高速動作、高速応答が可能となる。
２１ａ、１２１ｂが設けられた第１の酸化物半導体層１０１と、チャネル形成領域１２２
ｃを挟んで低抵抗領域１２２ｄ、１２２ｅ、１２２ａ、１２２ｂが設けられた第２の酸化
物半導体層１０２と、チャネル形成領域１２３ｃを挟んで低抵抗領域１２３ｄ、１２３ｅ
、１２３ａ、１２３ｂが設けられた第３の酸化物半導体層１０３とを含む酸化物半導体積
層４０３を有することにより、該トランジスタ４８０ｂはオン特性（例えば、オン電流及
び電界効果移動度）が高く、高速動作、高速応答が可能となる。
【0209】
トランジスタ４２０、トランジスタ４２３、トランジスタ４２５、トランジスタ４８０ｂ
において、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂはソース領域、又はドレ
イン領域として機能させることができる。低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１
２２ｂを設けることによって、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂの間
に形成されるチャネル形成領域１２１ｃ、１２２ｃに加わる電界を緩和させることができ
る。また、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂにおいて酸化物半導体積
層４０３とソース電極層４０５ａ及びドレイン電極層４０５ｂとを電気的に接続させるこ
とによって、酸化物半導体積層４０３とソース電極層４０５ａ及びドレイン電極層４０５
ｂとの接触抵抗を低減することができる。従って、トランジスタ４２０、トランジスタ４
２３の電気特性を向上させることができる。
において、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂはソース領域、又はドレ
イン領域として機能させることができる。低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１
２２ｂを設けることによって、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂの間
に形成されるチャネル形成領域１２１ｃ、１２２ｃに加わる電界を緩和させることができ
る。また、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂにおいて酸化物半導体積
層４０３とソース電極層４０５ａ及びドレイン電極層４０５ｂとを電気的に接続させるこ
とによって、酸化物半導体積層４０３とソース電極層４０５ａ及びドレイン電極層４０５
ｂとの接触抵抗を低減することができる。従って、トランジスタ４２０、トランジスタ４
２３の電気特性を向上させることができる。
【0210】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【0211】
（実施の形態４）
実施の形態１乃至３のいずれかで一例を示したトランジスタを用いて表示機能を有する半
導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動
回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成
することができる。
実施の形態１乃至３のいずれかで一例を示したトランジスタを用いて表示機能を有する半
導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動
回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成
することができる。
【0212】
図７（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図７（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図７（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
【0213】
図７（Ｂ）（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査
線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素
部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よ
って画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４
００５と第２の基板４００６とによって、表示素子と共に封止されている。図７（Ｂ）（
Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た信号線駆動回路４００３が実装されている。図７（Ｂ）（Ｃ）においては、別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素
部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よ
って画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４
００５と第２の基板４００６とによって、表示素子と共に封止されている。図７（Ｂ）（
Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た信号線駆動回路４００３が実装されている。図７（Ｂ）（Ｃ）においては、別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【0214】
また図７（Ｂ）（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４
００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別
途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを
別途形成して実装してもよい。
００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別
途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを
別途形成して実装してもよい。
【0215】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図７（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図７（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図７（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図７（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図７（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図７（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【0216】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
を含むＩＣ等を実装した状態にあるモジュールとを含む。
【0217】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
【0218】
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１乃至３のいずれかで一例を示したトランジスタを適用することができ
る。
おり、実施の形態１乃至３のいずれかで一例を示したトランジスタを適用することができ
る。
【0219】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
【0220】
【0221】
図７及び図８で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
【0222】
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導
電膜で形成されている。
０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導
電膜で形成されている。
【0223】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図７及び図８では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。図８（Ａ）では、トランジスタ４０１０、４０１１上には絶縁膜４０２０が設けら
れ、図８（Ｂ）ではさらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は
下地膜として機能する絶縁膜である。
トランジスタを複数有しており、図７及び図８では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。図８（Ａ）では、トランジスタ４０１０、４０１１上には絶縁膜４０２０が設けら
れ、図８（Ｂ）ではさらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は
下地膜として機能する絶縁膜である。
【0224】
トランジスタ４０１０、トランジスタ４０１１としては、実施の形態１乃至３のいずれか
で示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示し
たトランジスタ４４０ａと同様な構造を有するトランジスタを適用する例を示す。
で示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示し
たトランジスタ４４０ａと同様な構造を有するトランジスタを適用する例を示す。
【0225】
トランジスタ４０１０及びトランジスタ４０１１は、半導体層としてエネルギーギャップ
の異なる少なくとも２層の酸化物半導体層を含む酸化物半導体積層を有するトランジスタ
である。異なるエネルギーギャップを有する複数の酸化物半導体層を用いた酸化物半導体
積層を用いることによって、トランジスタの電気特性をより精度よく制御することができ
、所望の電気特性をトランジスタ４０１０及びトランジスタ４０１１に付与することが可
能となる。
の異なる少なくとも２層の酸化物半導体層を含む酸化物半導体積層を有するトランジスタ
である。異なるエネルギーギャップを有する複数の酸化物半導体層を用いた酸化物半導体
積層を用いることによって、トランジスタの電気特性をより精度よく制御することができ
、所望の電気特性をトランジスタ４０１０及びトランジスタ４０１１に付与することが可
能となる。
【0226】
【0227】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
【0228】
図８（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図８（Ａ）にお
いて、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３
１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機
能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板
４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００
８を介して積層する構成となっている。
いて、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３
１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機
能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板
４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００
８を介して積層する構成となっている。
【0229】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていてもよい。
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていてもよい。
【0230】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュー
ビック相、カイラルネマチック相、等方相等を示す。
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュー
ビック相、カイラルネマチック相、等方相等を示す。
【0231】
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤
を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温
度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤
などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー
相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要で
あり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要と
なるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工
程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性
を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響
によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よ
って酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液
晶組成物を用いることはより効果的である。
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤
を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温
度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤
などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー
相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要で
あり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要と
なるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工
程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性
を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響
によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よ
って酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液
晶組成物を用いることはより効果的である。
【0232】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
【0233】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
【0234】
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（
オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を
長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレ
ッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を
長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレ
ッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【0235】
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、電界効果移動度を高
く制御することができるため、高速駆動が可能である。例えば、このような高速駆動が可
能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと
、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。
すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる
必要がないため、半導体装置の部品点数を削減することができる。また、画素部において
も、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができ
る。よって、半導体装置として高信頼化も達成できる。
く制御することができるため、高速駆動が可能である。例えば、このような高速駆動が可
能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと
、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。
すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる
必要がないため、半導体装置の部品点数を削減することができる。また、画素部において
も、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができ
る。よって、半導体装置として高信頼化も達成できる。
【0236】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐ
ｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
ｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【0237】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、
液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向
に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれ
る方法を用いることができる。
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、
液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向
に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれ
る方法を用いることができる。
【0238】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
【0239】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
【0240】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
【0241】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
【0242】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
【0243】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
【0244】
図８（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光
素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続して
いる。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第
２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３
から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができ
る。
素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続して
いる。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第
２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３
から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができ
る。
【0245】
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
【0246】
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでもよい。
されていてもどちらでもよい。
【0247】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００
１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５
１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材
でパッケージング（封入）することが好ましい。
４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００
１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５
１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材
でパッケージング（封入）することが好ましい。
【0248】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
【0249】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【0250】
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と
同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能とい
う利点を有している。
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と
同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能とい
う利点を有している。
【0251】
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
【0252】
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
ゆる誘電泳動的効果を利用したディスプレイである。
【0253】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【0254】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
【0255】
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
【0256】
なお、図７及び図８において、第１の基板４００１、第２の基板４００６としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム
）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィル
ムで挟んだ構造のシートを用いることもできる。
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム
）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィル
ムで挟んだ構造のシートを用いることもできる。
【0257】
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。
【0258】
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。
【0259】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【0260】
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル、ポリイミド、ベンゾシ
クロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることが
できる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂
、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお
、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
クロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることが
できる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂
、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお
、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
【0261】
絶縁膜４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、Ｓ
ＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、
印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カー
テンコーター、ナイフコーター等を用いることができる。
ＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、
印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カー
テンコーター、ナイフコーター等を用いることができる。
【0262】
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
【0263】
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
【0264】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材
料を用いることができる。
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材
料を用いることができる。
【0265】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
【0266】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘
導体などがあげられる。
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘
導体などがあげられる。
【0267】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【0268】
以上のように実施の形態１乃至３のいずれかで示したトランジスタを適用することで、様
々な機能を有する半導体装置を提供することができる。
々な機能を有する半導体装置を提供することができる。
【0269】
（実施の形態５）
実施の形態１乃至３のいずれかで一例を示したトランジスタを用いて、対象物の情報を読
み取るイメージセンサ機能を有する半導体装置を作製することができる。
実施の形態１乃至３のいずれかで一例を示したトランジスタを用いて、対象物の情報を読
み取るイメージセンサ機能を有する半導体装置を作製することができる。
【0270】
【0271】
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
【0272】
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に
判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図９（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１乃
至３に示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタである。本
実施の形態では、実施の形態１で示したトランジスタ４４０ａと同様な構造を有するトラ
ンジスタを適用する例を示す。
判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図９（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１乃
至３に示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタである。本
実施の形態では、実施の形態１で示したトランジスタ４４０ａと同様な構造を有するトラ
ンジスタを適用する例を示す。
【0273】
図９（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に
示す断面図であり、基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオ
ード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トラン
ジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
示す断面図であり、基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオ
ード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トラン
ジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
【0274】
トランジスタ６４０上には絶縁膜６３１、絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜
６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、
層間絶縁膜６３３上に形成した電極層６４１と、層間絶縁膜６３４上に設けられた電極層
６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０
６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、
層間絶縁膜６３３上に形成した電極層６４１と、層間絶縁膜６３４上に設けられた電極層
６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０
６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
【0275】
電極層６４１は、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層
６４２は電極層６４１を介して導電層６４５と電気的に接続している。導電層６４５は、
トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２は
トランジスタ６４０と電気的に接続している。
６４２は電極層６４１を介して導電層６４５と電気的に接続している。導電層６４５は、
トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２は
トランジスタ６４０と電気的に接続している。
【0276】
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜
６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の
導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の
導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
【0277】
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
ァスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
【0278】
第２半導体膜６０６ｂは、Ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン
膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
【0279】
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
ファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
【0280】
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス半導体（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ
））半導体を用いて形成してもよい。
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス半導体（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ
））半導体を用いて形成してもよい。
【0281】
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す５２０ｃｍ－１よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ－１とアモルファスシリコンを示す４８０ｃｍ－
１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリ
ングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含
ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる
。
状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す５２０ｃｍ－１よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ－１とアモルファスシリコンを示す４８０ｃｍ－
１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリ
ングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含
ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる
。
【0282】
この微結晶半導体膜は、周波数が数十ＭＨｚ～数百ＭＨｚの高周波プラズマＣＶＤ法、ま
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる
。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓ
ｉＦ４などの珪素を含む化合物を水素で希釈して形成することができる。また、珪素を含
む化合物（例えば水素化珪素）及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオ
ンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成すること
ができる。これらのときの珪素を含む化合物（例えば水素化珪素）に対して水素の流量比
を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍
とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ
４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる
。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓ
ｉＦ４などの珪素を含む化合物を水素で希釈して形成することができる。また、珪素を含
む化合物（例えば水素化珪素）及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオ
ンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成すること
ができる。これらのときの珪素を含む化合物（例えば水素化珪素）に対して水素の流量比
を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍
とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ
４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
【0283】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電
型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用
いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
フォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電
型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用
いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
【0284】
絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、そ
の材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディ
ップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オ
フセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコータ
ー等を用いて形成することができる。
の材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディ
ップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オ
フセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコータ
ー等を用いて形成することができる。
【0285】
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はス
パッタリング法やプラズマＣＶＤ法によって形成することができる。
パッタリング法やプラズマＣＶＤ法によって形成することができる。
【0286】
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分な
どの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い
。
どの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い
。
【0287】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【0288】
絶縁膜６３２としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、
酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層
、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物
絶縁膜の単層、又は積層を用いることができる。
酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層
、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物
絶縁膜の単層、又は積層を用いることができる。
【0289】
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機
絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ－
ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等
の単層、又は積層を用いることができる。
る絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機
絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ－
ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等
の単層、又は積層を用いることができる。
【0290】
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
【0291】
以上のように、半導体層として異なるエネルギーギャップを有する複数の酸化物半導体層
を用いた酸化物半導体積層を用いることによって、トランジスタの電気特性をより精度よ
く制御することができ、所望の電気特性をトランジスタに付与することが可能となる。よ
って、該トランジスタを用いることで、高機能、高信頼性、又は低消費電力など、種々の
目的に応じた半導体装置を提供することができる。
を用いた酸化物半導体積層を用いることによって、トランジスタの電気特性をより精度よ
く制御することができ、所望の電気特性をトランジスタに付与することが可能となる。よ
って、該トランジスタを用いることで、高機能、高信頼性、又は低消費電力など、種々の
目的に応じた半導体装置を提供することができる。
【0292】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
である。
【0293】
（実施の形態６）
実施の形態１乃至３のいずれかで一例を示したトランジスタは、複数のトランジスタを積
層する集積回路を有する半導体装置に好適に用いることができる。本実施の形態では、半
導体装置の一例として、記憶媒体（メモリ素子）の例を示す。
実施の形態１乃至３のいずれかで一例を示したトランジスタは、複数のトランジスタを積
層する集積回路を有する半導体装置に好適に用いることができる。本実施の形態では、半
導体装置の一例として、記憶媒体（メモリ素子）の例を示す。
【0294】
実施の形態では、単結晶半導体基板に作製された第１のトランジスタであるトランジスタ
１４０と絶縁膜を介してトランジスタ１４０の上方に半導体膜を用いて作製された第２の
トランジスタであるトランジスタ１６２を含む半導体装置を作製する。実施の形態１乃至
３のいずれかで一例を示したトランジスタは、トランジスタ１６２に好適に用いることが
できる。本実施の形態では、トランジスタ１６２として実施の形態１で示したトランジス
タ４４０ａと同様な構造を有するトランジスタを用いる例を示す。
１４０と絶縁膜を介してトランジスタ１４０の上方に半導体膜を用いて作製された第２の
トランジスタであるトランジスタ１６２を含む半導体装置を作製する。実施の形態１乃至
３のいずれかで一例を示したトランジスタは、トランジスタ１６２に好適に用いることが
できる。本実施の形態では、トランジスタ１６２として実施の形態１で示したトランジス
タ４４０ａと同様な構造を有するトランジスタを用いる例を示す。
【0295】
積層するトランジスタ１４０、トランジスタ１６２の半導体材料、及び構造は、同一でも
よいし異なっていてもよい。本実施の形態は、記憶媒体（メモリ素子）の回路に好適な材
料及び構造のトランジスタをそれぞれ用いる例である。
よいし異なっていてもよい。本実施の形態は、記憶媒体（メモリ素子）の回路に好適な材
料及び構造のトランジスタをそれぞれ用いる例である。
【0296】
図１０は、半導体装置の構成の一例である。図１０（Ａ）には、半導体装置の断面を、図
１０（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図１０（Ａ）は、図１０
（Ｂ）のＣ１－Ｃ２およびＤ１－Ｄ２における断面に相当する。また、図１０（Ｃ）には
、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図１０（Ａ）お
よび図１０（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジス
タ１４０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施
の形態では、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料
を酸化物半導体とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲ
ルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いること
ができ、単結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい
。このような半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化
物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
１０（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図１０（Ａ）は、図１０
（Ｂ）のＣ１－Ｃ２およびＤ１－Ｄ２における断面に相当する。また、図１０（Ｃ）には
、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図１０（Ａ）お
よび図１０（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジス
タ１４０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施
の形態では、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料
を酸化物半導体とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲ
ルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いること
ができ、単結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい
。このような半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化
物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【0297】
【0298】
トランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けら
れたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物
領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１
１６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８上に設けられたゲート電
極１１０とを有する。
れたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物
領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１
１６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８上に設けられたゲート電
極１１０とを有する。
【0299】
半導体材料を含む基板１８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体膜が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体
膜は、シリコン半導体膜に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁膜を介して半導体膜が設けられた構成のものが含まれるものとする。
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体膜が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体
膜は、シリコン半導体膜に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁膜を介して半導体膜が設けられた構成のものが含まれるものとする。
【0300】
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱
することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠
陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成
長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体膜
を形成する方法等を用いることができる。
することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠
陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成
長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体膜
を形成する方法等を用いることができる。
【0301】
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの
面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、又は素子基板上
のどちらか一方に絶縁膜を形成する。単結晶半導体基板と素子基板を、絶縁膜を挟んで重
ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する
熱処理を行い、単結晶半導体基板より半導体膜として単結晶半導体膜を素子基板上に形成
する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、又は素子基板上
のどちらか一方に絶縁膜を形成する。単結晶半導体基板と素子基板を、絶縁膜を挟んで重
ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する
熱処理を行い、単結晶半導体基板より半導体膜として単結晶半導体膜を素子基板上に形成
する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
【0302】
基板１８５上にはトランジスタ１４０を囲むように素子分離絶縁層１０６が設けられてい
る。なお、高集積化を実現するためには、図１０に示すようにトランジスタ１４０がサイ
ドウォールとなる側壁絶縁層を有しない構成とすることが望ましい。一方で、トランジス
タ１４０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォールとなる側
壁絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０を設けてもよい。
る。なお、高集積化を実現するためには、図１０に示すようにトランジスタ１４０がサイ
ドウォールとなる側壁絶縁層を有しない構成とすることが望ましい。一方で、トランジス
タ１４０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォールとなる側
壁絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０を設けてもよい。
【0303】
単結晶半導体基板を用いたトランジスタ１４０は、高速動作が可能である。このため、当
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。トランジスタ１４０を覆うように絶縁膜を２層形成する。トランジ
スタ１６２および容量素子１６４の形成前の処理として、該絶縁膜２層にＣＭＰ処理を施
して、平坦化した絶縁膜１２８、絶縁膜１３０を形成し、同時にゲート電極１１０の上面
を露出させる。
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。トランジスタ１４０を覆うように絶縁膜を２層形成する。トランジ
スタ１６２および容量素子１６４の形成前の処理として、該絶縁膜２層にＣＭＰ処理を施
して、平坦化した絶縁膜１２８、絶縁膜１３０を形成し、同時にゲート電極１１０の上面
を露出させる。
【0304】
絶縁膜１２８、絶縁膜１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化
アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化
酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁
膜１２８、絶縁膜１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成する
ことができる。
アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化
酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁
膜１２８、絶縁膜１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成する
ことができる。
【0305】
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いるこ
とができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）等を用いること
ができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜
１２８、絶縁膜１３０を形成してもよい。
とができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）等を用いること
ができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜
１２８、絶縁膜１３０を形成してもよい。
【0306】
なお、絶縁膜１３０において、半導体膜と接する膜は酸化シリコン膜を用いる。
【0307】
本実施の形態では、絶縁膜１２８としてスパッタリング法により膜厚５０ｎｍの酸化窒化
シリコン膜を形成し、絶縁膜１３０としてスパッタリング法により膜厚５５０ｎｍの酸化
シリコン膜を形成する。
シリコン膜を形成し、絶縁膜１３０としてスパッタリング法により膜厚５５０ｎｍの酸化
シリコン膜を形成する。
【0308】
ＣＭＰ処理により十分に平坦化した絶縁膜１３０上にエネルギーギャップの異なる酸化半
導体膜を積層する。本実施の形態では、酸化物半導体膜の積層としてスパッタリング法に
より、絶縁膜１３０上にＩｎ－Ｓｎ－Ｚｎ系酸化物及びＩｎ－Ｇａ－Ｚｎ系酸化物層を順
に積層する。
導体膜を積層する。本実施の形態では、酸化物半導体膜の積層としてスパッタリング法に
より、絶縁膜１３０上にＩｎ－Ｓｎ－Ｚｎ系酸化物及びＩｎ－Ｇａ－Ｚｎ系酸化物層を順
に積層する。
【0309】
次に酸化物半導体膜の積層を選択的にエッチングして島状の酸化物半導体積層１４４を形
成する。酸化物半導体積層１４４上にソース電極またはドレイン電極１４２ａ、ソース電
極またはドレイン電極１４２ｂを形成する。
成する。酸化物半導体積層１４４上にソース電極またはドレイン電極１４２ａ、ソース電
極またはドレイン電極１４２ｂを形成する。
【0310】
酸化物半導体膜上にゲート絶縁膜１４６、ゲート電極層１４８を形成する。ゲート電極層
１４８は、導電層を形成した後に、当該導電層を選択的にエッチングすることによって形
成することができる。
１４８は、導電層を形成した後に、当該導電層を選択的にエッチングすることによって形
成することができる。
【0311】
ゲート絶縁膜１４６として、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シ
リコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウ
ム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハ
フニウム膜、又は酸化ガリウム膜、酸化アルミニウム膜を形成することができる。
リコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウ
ム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハ
フニウム膜、又は酸化ガリウム膜、酸化アルミニウム膜を形成することができる。
【0312】
ゲート電極層１４８、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイ
ン電極１４２ｂに用いることのできる導電層は、スパッタリング法をはじめとするＰＶＤ
法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電層の
材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した
元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃの
いずれか、またはこれらを複数組み合わせた材料を用いてもよい。
ン電極１４２ｂに用いることのできる導電層は、スパッタリング法をはじめとするＰＶＤ
法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電層の
材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した
元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃの
いずれか、またはこれらを複数組み合わせた材料を用いてもよい。
【0313】
導電層は、単層構造であってもよいし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２
ｂへの加工が容易であるというメリットがある。
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２
ｂへの加工が容易であるというメリットがある。
【0314】
次に、酸化物半導体積層１４４、ゲート絶縁膜１４６、ゲート電極層１４８上に、絶縁膜
１５０を形成する。本実施の形態では、絶縁膜１５０として酸化アルミニウム膜を形成す
る。
１５０を形成する。本実施の形態では、絶縁膜１５０として酸化アルミニウム膜を形成す
る。
【0315】
酸化物半導体積層１４４上に絶縁膜１５０として設けられた酸化アルミニウム膜は、水素
、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果
）が高い。
、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果
）が高い。
【0316】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体積層１４４への混入、及び酸化物半導体を構成する主成
分材料である酸素の酸化物半導体積層１４４からの放出を防止する保護膜として機能する
。
水分などの不純物の酸化物半導体積層１４４への混入、及び酸化物半導体を構成する主成
分材料である酸素の酸化物半導体積層１４４からの放出を防止する保護膜として機能する
。
【0317】
また、絶縁膜１５０上に積層して別途絶縁膜を形成してもよい。
【0318】
絶縁膜としては、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン膜、
窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、酸化
アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜
、又は酸化ガリウム膜を用いることができる。
窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、酸化
アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜
、又は酸化ガリウム膜を用いることができる。
【0319】
絶縁膜１５０上において、ソース電極またはドレイン電極１４２ａと重畳する領域に電極
層１５３を形成する。
層１５３を形成する。
【0320】
次にトランジスタ１６２、及び電極層１５３上に、絶縁膜１５２を形成する。絶縁膜１５
２は、スパッタリング法やＣＶＤ法などを用いて形成することができる。また、酸化シリ
コン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶
縁材料を含む材料を用いて形成することができる。また、ポリイミド、アクリル、ベンゾ
シクロブテン系樹脂、等の有機材料を用いることができ、上記有機材料には塗布法、印刷
法、インクジェット法などの湿式法を用いることができる。
２は、スパッタリング法やＣＶＤ法などを用いて形成することができる。また、酸化シリ
コン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶
縁材料を含む材料を用いて形成することができる。また、ポリイミド、アクリル、ベンゾ
シクロブテン系樹脂、等の有機材料を用いることができ、上記有機材料には塗布法、印刷
法、インクジェット法などの湿式法を用いることができる。
【0321】
次に、ゲート絶縁膜１４６、絶縁膜１５０、及び絶縁膜１５２に、ソース電極またはドレ
イン電極１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた
選択的なエッチングにより行われる。
イン電極１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた
選択的なエッチングにより行われる。
【0322】
【0323】
配線１５６は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣ
ＶＤ法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成
される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選
ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚ
ｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい
。詳細は、ソース電極またはドレイン電極１４２ａなどと同様である。
ＶＤ法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成
される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選
ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚ
ｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい
。詳細は、ソース電極またはドレイン電極１４２ａなどと同様である。
【0324】
以上の工程でトランジスタ１６２及び容量素子１６４が形成される。本実施の形態では、
トランジスタ１６２は、エネルギーギャップの異なる少なくとも２層の酸化物半導体層を
含む酸化物半導体積層１４４を有するトランジスタである。半導体層として異なるエネル
ギーギャップを有する複数の酸化物半導体層を用いた酸化物半導体積層１４４を用いるこ
とによって、トランジスタ１６２の電気特性をより精度よく制御することができ、所望の
電気特性をトランジスタ１６２に付与することが可能となる。また、本実施の形態におい
ては、酸化物半導体積層１４４を高純度化し、酸素欠損を補填する酸素を過剰に含む酸化
物半導体積層とする。よって、トランジスタ１６２は、オフ電流を低減され、電気特性変
動が抑制されており、電気的に安定である。容量素子１６４は、ソース電極またはドレイ
ン電極１４２ａ、酸化物半導体積層１４４、ゲート絶縁膜１４６、および電極層１５３、
で構成される。
トランジスタ１６２は、エネルギーギャップの異なる少なくとも２層の酸化物半導体層を
含む酸化物半導体積層１４４を有するトランジスタである。半導体層として異なるエネル
ギーギャップを有する複数の酸化物半導体層を用いた酸化物半導体積層１４４を用いるこ
とによって、トランジスタ１６２の電気特性をより精度よく制御することができ、所望の
電気特性をトランジスタ１６２に付与することが可能となる。また、本実施の形態におい
ては、酸化物半導体積層１４４を高純度化し、酸素欠損を補填する酸素を過剰に含む酸化
物半導体積層とする。よって、トランジスタ１６２は、オフ電流を低減され、電気特性変
動が抑制されており、電気的に安定である。容量素子１６４は、ソース電極またはドレイ
ン電極１４２ａ、酸化物半導体積層１４４、ゲート絶縁膜１４６、および電極層１５３、
で構成される。
【0325】
なお、図１０の容量素子１６４では、ゲート絶縁膜１４６と絶縁膜１５０を積層させるこ
とにより、ソース電極またはドレイン電極１４２ａと、電極層１５３との間の絶縁性を十
分に確保することができる。もちろん、十分な容量を確保するために、絶縁膜１５０を有
しない構成の容量素子１６４を採用してもよい。また、絶縁膜を有する構成の容量素子１
６４を採用してもよい。さらに、容量が不要の場合は、容量素子１６４を設けない構成と
することも可能である。
とにより、ソース電極またはドレイン電極１４２ａと、電極層１５３との間の絶縁性を十
分に確保することができる。もちろん、十分な容量を確保するために、絶縁膜１５０を有
しない構成の容量素子１６４を採用してもよい。また、絶縁膜を有する構成の容量素子１
６４を採用してもよい。さらに、容量が不要の場合は、容量素子１６４を設けない構成と
することも可能である。
【0326】
図１０（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す
。図１０（Ｃ）において、トランジスタ１６２のソース電極またはドレイン電極の一方と
、容量素子１６４の電極の一方と、トランジスタ１４０のゲート電極と、は電気的に接続
されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ
１４０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線
とも呼ぶ）とトランジスタ１４０のドレイン電極とは、電気的に接続されている。また、
第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース
電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ
：第２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気的に接続され
ている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６
４の電極の他方は電気的に接続されている。
。図１０（Ｃ）において、トランジスタ１６２のソース電極またはドレイン電極の一方と
、容量素子１６４の電極の一方と、トランジスタ１４０のゲート電極と、は電気的に接続
されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ
１４０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線
とも呼ぶ）とトランジスタ１４０のドレイン電極とは、電気的に接続されている。また、
第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース
電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ
：第２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気的に接続され
ている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６
４の電極の他方は電気的に接続されている。
【0327】
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース
電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０
のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間
にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノ
ードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易
になる。
ているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース
電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０
のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間
にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノ
ードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易
になる。
【0328】
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラン
ジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これ
により、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル
電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後
、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ
１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには
所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を
蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
ジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これ
により、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル
電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後
、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ
１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには
所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を
蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
【0329】
トランジスタ１６２のオフ電流は極めて小さく制御されているため、ノードＦＧに供給さ
れた電荷は長時間にわたって保持される。したがって、リフレッシュ動作が不要となるか
、または、リフレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分
に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶
内容を保持することが可能である。
れた電荷は長時間にわたって保持される。したがって、リフレッシュ動作が不要となるか
、または、リフレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分
に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶
内容を保持することが可能である。
【0330】
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与
えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持さ
れた電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ１
４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合の
トランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が
保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるた
めである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とするた
めに必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ
＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判
別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、
第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」
となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔ
ｈ＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５
の配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第
２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持さ
れた電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ１
４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合の
トランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が
保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるた
めである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とするた
めに必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ
＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判
別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、
第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」
となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔ
ｈ＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５
の配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第
２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
【0331】
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電
荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係
る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状態
となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電
位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にして
、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る
電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の
電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで
、記憶させた情報を上書きすることが可能である。
荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係
る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状態
となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電
位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にして
、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る
電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の
電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで
、記憶させた情報を上書きすることが可能である。
【0332】
本実施の形態で示すトランジスタ１６２は、エネルギーギャップの異なる少なくとも２層
の酸化物半導体層を含む酸化物半導体積層を有し、オフ電流が十分に低くなるよう制御さ
れたトランジスタである。このようなトランジスタを用いることで、極めて長期にわたり
記憶内容を保持することが可能な半導体装置が得られる。
の酸化物半導体層を含む酸化物半導体積層を有し、オフ電流が十分に低くなるよう制御さ
れたトランジスタである。このようなトランジスタを用いることで、極めて長期にわたり
記憶内容を保持することが可能な半導体装置が得られる。
【0333】
以上のように、異なるエネルギーギャップを有する複数の酸化物半導体層を用いた酸化物
半導体積層を用いることによって、トランジスタの電気特性をより精度よく制御すること
ができ、所望の電気特性をトランジスタに付与することが可能となる。よって、高機能、
高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供することができる
。
半導体積層を用いることによって、トランジスタの電気特性をより精度よく制御すること
ができ、所望の電気特性をトランジスタに付与することが可能となる。よって、高機能、
高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供することができる
。
【0334】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
宜組み合わせて用いることができる。
【0335】
（実施の形態７）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説
明する。上記実施の形態で説明した半導体装置を具備することによって、高機能、高信頼
性、又は低消費電力など、種々の目的に応じた品質を付与された電子機器を提供すること
ができる。
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説
明する。上記実施の形態で説明した半導体装置を具備することによって、高機能、高信頼
性、又は低消費電力など、種々の目的に応じた品質を付与された電子機器を提供すること
ができる。
【0336】
図１１（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１乃
至６のいずれかで示した半導体装置を表示部３００３に適用することにより、高性能及び
高信頼性なノート型のパーソナルコンピュータとすることができる。
２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１乃
至６のいずれかで示した半導体装置を表示部３００３に適用することにより、高性能及び
高信頼性なノート型のパーソナルコンピュータとすることができる。
【0337】
図１１（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。実施の形態１乃至６のいずれかで示した半導
体装置を表示部３０２３に適用することにより、より高性能及び高信頼性な携帯情報端末
（ＰＤＡ）とすることができる。
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。実施の形態１乃至６のいずれかで示した半導
体装置を表示部３０２３に適用することにより、より高性能及び高信頼性な携帯情報端末
（ＰＤＡ）とすることができる。
【0338】
図１１（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体２７０１およ
び筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸
部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことがで
きる。このような構成により、紙の書籍のような動作を行うことが可能となる。
び筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸
部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことがで
きる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【0339】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１１（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１１（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態
１乃至６のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用するこ
とにより、高性能及び高信頼性な電子書籍とすることができる。表示部２７０５として半
透過型、又は反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想さ
れるため、太陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるよう
にしてもよい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れ
る等の利点がある。
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１１（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１１（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態
１乃至６のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用するこ
とにより、高性能及び高信頼性な電子書籍とすることができる。表示部２７０５として半
透過型、又は反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想さ
れるため、太陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるよう
にしてもよい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れ
る等の利点がある。
【0340】
また、図１１（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成と
してもよい。
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成と
してもよい。
【0341】
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍
サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能で
ある。
サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能で
ある。
【0342】
図１１（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成さ
れている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォ
ン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子
２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セ
ル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８
０１内部に内蔵されている。実施の形態１乃至６のいずれかで示した半導体装置を表示パ
ネル２８０２に適用することにより、高性能及び高信頼性な携帯電話とすることができる
。
れている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォ
ン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子
２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セ
ル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８
０１内部に内蔵されている。実施の形態１乃至６のいずれかで示した半導体装置を表示パ
ネル２８０２に適用することにより、高性能及び高信頼性な携帯電話とすることができる
。
【0343】
また、表示パネル２８０２はタッチパネルを備えており、図１１（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【0344】
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
１１（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
１１（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
【0345】
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
【0346】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
よい。
【0347】
図１１（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。実施の形態１乃至６のいずれかで示した半導体装置を表示部
（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、高性能及び高信頼性なデ
ジタルビデオカメラとすることができる。
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。実施の形態１乃至６のいずれかで示した半導体装置を表示部
（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、高性能及び高信頼性なデ
ジタルビデオカメラとすることができる。
【0348】
図１１（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体９６
０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示すること
が可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を
示している。実施の形態１乃至６のいずれかで示した半導体装置を表示部９６０３に適用
することにより、高性能及び高信頼性なテレビジョン装置とすることができる。
０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示すること
が可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を
示している。実施の形態１乃至６のいずれかで示した半導体装置を表示部９６０３に適用
することにより、高性能及び高信頼性なテレビジョン装置とすることができる。
【0349】
テレビジョン装置の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作
機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する
情報を表示する表示部を設ける構成としてもよい。
機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する
情報を表示する表示部を設ける構成としてもよい。
【0350】
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般
のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信
ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者
と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信
ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者
と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【0351】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
である。
【実施例0352】
本実施例では、第１の酸化物半導体層上に、第１の酸化物半導体層のエネルギーギャップ
よりも小さい第２の酸化物半導体層を形成し、さらに第２の酸化物半導体層上に第３の酸
化物半導体層を形成したサンプルを作製し、そのサンプルのイオン化ポテンシャルの測定
を行い、その結果に基づきエネルギーバンド図を計算した。本明細書において、イオン化
ポテンシャルの値は、バンドギャップと電子親和力を加算した値であり、バンドギャップ
の値は、材料の単膜のエリプソで測定して得られる値を用いる。
よりも小さい第２の酸化物半導体層を形成し、さらに第２の酸化物半導体層上に第３の酸
化物半導体層を形成したサンプルを作製し、そのサンプルのイオン化ポテンシャルの測定
を行い、その結果に基づきエネルギーバンド図を計算した。本明細書において、イオン化
ポテンシャルの値は、バンドギャップと電子親和力を加算した値であり、バンドギャップ
の値は、材料の単膜のエリプソで測定して得られる値を用いる。
【0353】
サンプルは、単結晶シリコン基板上に膜厚５ｎｍのＩＧＺＯ膜、膜厚５ｎｍのＩｎ－Ｓｎ
－Ｚｎ系酸化物膜、膜厚５ｎｍのＩＧＺＯ膜を積層成膜した。それぞれの成膜条件は、ス
パッタリング法を用いて基板温度３００℃、酸素雰囲気（酸素１００％）下で成膜を行っ
た。ターゲットは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用
い、ＩＧＺＯ膜を成膜する。また、Ｉｎ－Ｓｎ－Ｚｎ系酸化物膜は、Ｉｎ：Ｓｎ：Ｚｎ＝
２：１：３［原子数比］の酸化物ターゲットを用いる。
－Ｚｎ系酸化物膜、膜厚５ｎｍのＩＧＺＯ膜を積層成膜した。それぞれの成膜条件は、ス
パッタリング法を用いて基板温度３００℃、酸素雰囲気（酸素１００％）下で成膜を行っ
た。ターゲットは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用
い、ＩＧＺＯ膜を成膜する。また、Ｉｎ－Ｓｎ－Ｚｎ系酸化物膜は、Ｉｎ：Ｓｎ：Ｚｎ＝
２：１：３［原子数比］の酸化物ターゲットを用いる。
【0354】
また、基板を石英基板として、同じ成膜条件で積層成膜して得られたサンプルの断面を撮
影したＴＥＭ写真が図１４（Ａ）である。なお、模式図を図１４（Ｂ）に示す。図１４（
Ｂ）において、酸化物半導体層の界面を点線で図示しているが、模式的に示したものであ
る。材料や成膜条件や加熱処理によっては、各酸化物半導体層との界面が不明確になる場
合もある。図１４（Ａ）を撮影したサンプルは、石英基板１０００上に膜厚５ｎｍの第１
のＩＧＺＯ膜１００１、膜厚５ｎｍのＩｎ－Ｓｎ－Ｚｎ系酸化物膜１００２、膜厚５ｎｍ
の第２のＩＧＺＯ膜１００３を積層成膜したものであり、Ｉｎ－Ｓｎ－Ｚｎ系酸化物膜と
ＩＧＺＯ膜の界面が確認できる。また、図１４（Ａ）では、第２のＩＧＺＯ膜１００３と
、Ｉｎ－Ｓｎ－Ｚｎ系酸化物膜１００２は、結晶を含んでおり、ｃ軸配向を有した結晶性
酸化物半導体（ＣＡＡＣ）であることが確認できる。また、図１４（Ａ）において第１の
ＩＧＺＯ膜１００１は非晶質構造である。なお、図１４（Ａ）では、３層のうち、２層が
結晶構造を有している酸化物半導体膜となっているが特に限定されず、第２のＩＧＺＯ膜
１００３のみが結晶構造を有してもよいし、３層全てが結晶構造を有してもよいし、３層
全て非晶質構造であってもよい。
影したＴＥＭ写真が図１４（Ａ）である。なお、模式図を図１４（Ｂ）に示す。図１４（
Ｂ）において、酸化物半導体層の界面を点線で図示しているが、模式的に示したものであ
る。材料や成膜条件や加熱処理によっては、各酸化物半導体層との界面が不明確になる場
合もある。図１４（Ａ）を撮影したサンプルは、石英基板１０００上に膜厚５ｎｍの第１
のＩＧＺＯ膜１００１、膜厚５ｎｍのＩｎ－Ｓｎ－Ｚｎ系酸化物膜１００２、膜厚５ｎｍ
の第２のＩＧＺＯ膜１００３を積層成膜したものであり、Ｉｎ－Ｓｎ－Ｚｎ系酸化物膜と
ＩＧＺＯ膜の界面が確認できる。また、図１４（Ａ）では、第２のＩＧＺＯ膜１００３と
、Ｉｎ－Ｓｎ－Ｚｎ系酸化物膜１００２は、結晶を含んでおり、ｃ軸配向を有した結晶性
酸化物半導体（ＣＡＡＣ）であることが確認できる。また、図１４（Ａ）において第１の
ＩＧＺＯ膜１００１は非晶質構造である。なお、図１４（Ａ）では、３層のうち、２層が
結晶構造を有している酸化物半導体膜となっているが特に限定されず、第２のＩＧＺＯ膜
１００３のみが結晶構造を有してもよいし、３層全てが結晶構造を有してもよいし、３層
全て非晶質構造であってもよい。
【0355】
サンプルの表面からスパッタリングしながら紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａ
ｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｃｔｒｏｓｃｏｐｙ）によるイオン化
ポテンシャルを測定した結果を図１２に示す。
ｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｃｔｒｏｓｃｏｐｙ）によるイオン化
ポテンシャルを測定した結果を図１２に示す。
【0356】
図１２において、横軸はサンプル表面からのスパッタリング時間を表し、縦軸はイオン化
ポテンシャルを表している。なお、ＩＧＺＯ膜とＩｎ－Ｓｎ－Ｚｎ系酸化物膜のスパッタ
レートは等しいと仮定して試料の境界を表示している。この図１２から、ＩＧＺＯ膜に挟
まれたＩｎ－Ｓｎ－Ｚｎ系酸化物膜でイオン化ポテンシャルが低下することがわかる。な
お、イオン化ポテンシャルは真空準位から価電子帯までのエネルギー差を表す。
ポテンシャルを表している。なお、ＩＧＺＯ膜とＩｎ－Ｓｎ－Ｚｎ系酸化物膜のスパッタ
レートは等しいと仮定して試料の境界を表示している。この図１２から、ＩＧＺＯ膜に挟
まれたＩｎ－Ｓｎ－Ｚｎ系酸化物膜でイオン化ポテンシャルが低下することがわかる。な
お、イオン化ポテンシャルは真空準位から価電子帯までのエネルギー差を表す。
【0357】
イオン化ポテンシャルの値からエリプソで測定したバンドギャップを引くことで伝導帯の
エネルギーを算出し、この積層膜のバンド構造を作成した。ただし、ＩＧＺＯ膜とＩｎ－
Ｓｎ－Ｚｎ系酸化物膜のバンドギャップはそれぞれ３．２ｅＶ、２．８ｅＶとした。その
結果が図１３になる。図１３には、図４（Ｃ）に示したエネルギーバンド図のように埋め
込みチャネルが形成されていることがわかる。
エネルギーを算出し、この積層膜のバンド構造を作成した。ただし、ＩＧＺＯ膜とＩｎ－
Ｓｎ－Ｚｎ系酸化物膜のバンドギャップはそれぞれ３．２ｅＶ、２．８ｅＶとした。その
結果が図１３になる。図１３には、図４（Ｃ）に示したエネルギーバンド図のように埋め
込みチャネルが形成されていることがわかる。
【0358】
本実施例では、第１の酸化物半導体層及び第３の酸化物半導体層としてＩＧＺＯ膜を用い
、第１の酸化物半導体層及び第３の酸化物半導体層よりも大きいイオン化ポテンシャルを
有し、且つ、小さいエネルギーギャップを有する第２の酸化物半導体層としてＩｎ－Ｓｎ
－Ｚｎ系酸化物膜を用いた積層は、図１３または図４（Ｃ）に示すエネルギーバンド図で
表すことができることを確認した。第１の酸化物半導体層、第２の酸化物半導体層、及び
第３の酸化物半導体層の材料の組み合わせは、特に限定されず、図１３または図４（Ｃ）
に示すエネルギーバンド図となるように、実施者が用いる材料のエネルギーギャップを考
慮して適宜材料を選択し、組み合わせればよく、例えば、第１の酸化物半導体層及び第３
の酸化物半導体層としてＩＧＺＯ膜を用い、第２の酸化物半導体層としてインジウム亜鉛
酸化物膜を用いた積層を用いてもよい。
、第１の酸化物半導体層及び第３の酸化物半導体層よりも大きいイオン化ポテンシャルを
有し、且つ、小さいエネルギーギャップを有する第２の酸化物半導体層としてＩｎ－Ｓｎ
－Ｚｎ系酸化物膜を用いた積層は、図１３または図４（Ｃ）に示すエネルギーバンド図で
表すことができることを確認した。第１の酸化物半導体層、第２の酸化物半導体層、及び
第３の酸化物半導体層の材料の組み合わせは、特に限定されず、図１３または図４（Ｃ）
に示すエネルギーバンド図となるように、実施者が用いる材料のエネルギーギャップを考
慮して適宜材料を選択し、組み合わせればよく、例えば、第１の酸化物半導体層及び第３
の酸化物半導体層としてＩＧＺＯ膜を用い、第２の酸化物半導体層としてインジウム亜鉛
酸化物膜を用いた積層を用いてもよい。
【符号の説明】
【0359】
１０１ 酸化物半導体層
１０２ 酸化物半導体層
１０３ 酸化物半導体層
１０６ 素子分離絶縁層
１０８ ゲート絶縁膜
１１０ ゲート電極
１１１ 酸素過剰領域
１１２ 酸素過剰領域
１１６ チャネル形成領域
１２０ 不純物領域
１２１ａ 低抵抗領域
１２１ｂ 低抵抗領域
１２１ｃ チャネル形成領域
１２１ｄ 低抵抗領域
１２１ｅ 低抵抗領域
１２２ａ 低抵抗領域
１２２ｂ 低抵抗領域
１２２ｃ チャネル形成領域
１２２ｄ 低抵抗領域
１２２ｅ 低抵抗領域
１２３ａ 低抵抗領域
１２３ｂ 低抵抗領域
１２３ｃ チャネル形成領域
１２３ｄ 低抵抗領域
１２３ｅ 低抵抗領域
１２４ 金属化合物領域
１２８ 絶縁膜
１３０ 絶縁膜
１４０ トランジスタ
１４２ａ ドレイン電極
１４２ｂ ドレイン電極
１４４ 酸化物半導体積層
１４６ ゲート絶縁膜
１４８ ゲート電極層
１５０ 絶縁膜
１５２ 絶縁膜
１５３ 電極層
１５６ 配線
１６２ トランジスタ
１６４ 容量素子
１８５ 基板
１９１ 酸化物半導体膜
１９２ 酸化物半導体膜
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁膜
４０３ 酸化物半導体積層
４０４ａ ソース電極層
４０４ｂ ドレイン電極層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 絶縁膜
４１５ａ ソース電極層
４１５ｂ ドレイン電極層
４１６ 絶縁膜
４２０ トランジスタ
４２１ ドーパント
４２３ トランジスタ
４２５ トランジスタ
４３０ トランジスタ
４３１ 酸素
４３６ 酸化物絶縁膜
４４０ａ トランジスタ
４４０ｂ トランジスタ
４４０ｃ トランジスタ
４４０ｄ トランジスタ
４６５ａ 配線層
４６５ｂ 配線層
４８０ａ トランジスタ
４８０ｂ トランジスタ
４９３ 積層
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁膜
６３２ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
１０００ 石英基板
１００１ ＩＧＺＯ膜
１００２ Ｉｎ－Ｓｎ－Ｚｎ系酸化物膜
１００３ ＩＧＺＯ膜
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５６ バッテリー
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０２３ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３３ 絶縁膜
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
１０２ 酸化物半導体層
１０３ 酸化物半導体層
１０６ 素子分離絶縁層
１０８ ゲート絶縁膜
１１０ ゲート電極
１１１ 酸素過剰領域
１１２ 酸素過剰領域
１１６ チャネル形成領域
１２０ 不純物領域
１２１ａ 低抵抗領域
１２１ｂ 低抵抗領域
１２１ｃ チャネル形成領域
１２１ｄ 低抵抗領域
１２１ｅ 低抵抗領域
１２２ａ 低抵抗領域
１２２ｂ 低抵抗領域
１２２ｃ チャネル形成領域
１２２ｄ 低抵抗領域
１２２ｅ 低抵抗領域
１２３ａ 低抵抗領域
１２３ｂ 低抵抗領域
１２３ｃ チャネル形成領域
１２３ｄ 低抵抗領域
１２３ｅ 低抵抗領域
１２４ 金属化合物領域
１２８ 絶縁膜
１３０ 絶縁膜
１４０ トランジスタ
１４２ａ ドレイン電極
１４２ｂ ドレイン電極
１４４ 酸化物半導体積層
１４６ ゲート絶縁膜
１４８ ゲート電極層
１５０ 絶縁膜
１５２ 絶縁膜
１５３ 電極層
１５６ 配線
１６２ トランジスタ
１６４ 容量素子
１８５ 基板
１９１ 酸化物半導体膜
１９２ 酸化物半導体膜
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁膜
４０３ 酸化物半導体積層
４０４ａ ソース電極層
４０４ｂ ドレイン電極層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 絶縁膜
４１５ａ ソース電極層
４１５ｂ ドレイン電極層
４１６ 絶縁膜
４２０ トランジスタ
４２１ ドーパント
４２３ トランジスタ
４２５ トランジスタ
４３０ トランジスタ
４３１ 酸素
４３６ 酸化物絶縁膜
４４０ａ トランジスタ
４４０ｂ トランジスタ
４４０ｃ トランジスタ
４４０ｄ トランジスタ
４６５ａ 配線層
４６５ｂ 配線層
４８０ａ トランジスタ
４８０ｂ トランジスタ
４９３ 積層
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁膜
６３２ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
１０００ 石英基板
１００１ ＩＧＺＯ膜
１００２ Ｉｎ－Ｓｎ－Ｚｎ系酸化物膜
１００３ ＩＧＺＯ膜
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５６ バッテリー
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０２３ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３３ 絶縁膜
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
