(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024149980
(43)【公開日】2024-10-23
(54)【発明の名称】バラン回路および半導体装置
(51)【国際特許分類】
H03H 7/42 20060101AFI20241016BHJP
H01L 21/822 20060101ALI20241016BHJP
H04B 1/40 20150101ALI20241016BHJP
H03H 7/38 20060101ALI20241016BHJP
【ＦＩ】
H03H7/42
H01L27/04 L
H04B1/40
H03H7/38 B
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2023063176
(22)【出願日】2023-04-10
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】柴田 賢一
(72)【発明者】
【氏名】日下 祐一
【テーマコード（参考）】
5F038
5K011
【Ｆターム（参考）】
5F038AZ04
5F038EZ20
5K011DA02
5K011DA12
5K011EA06
(57)【要約】
【課題】送信動作時と受信動作時とでバラン回路に含まれるインダクタのインダクタンス値を変更する。
【解決手段】
バラン回路Ｂａは、送信機および受信機が接続される共通のアンテナ端子ＴＡと、送信機との間に配置される。バラン回路Ｂａは、一端または両端が送信機に接続されたインダクタＬ１と、受信機の入力ノードＮ１と、グランドまたは第１のバイアス電源との間に配置されたインダクタＬ２とを備える。インダクタＬ２は、インダクタＬ１と相互インダクタンスを有するインダクタを含む。インダクタＬ２は、可変インダクタである。
【選択図】図１
【解決手段】
バラン回路Ｂａは、送信機および受信機が接続される共通のアンテナ端子ＴＡと、送信機との間に配置される。バラン回路Ｂａは、一端または両端が送信機に接続されたインダクタＬ１と、受信機の入力ノードＮ１と、グランドまたは第１のバイアス電源との間に配置されたインダクタＬ２とを備える。インダクタＬ２は、インダクタＬ１と相互インダクタンスを有するインダクタを含む。インダクタＬ２は、可変インダクタである。
【選択図】図１
【特許請求の範囲】
【請求項1】
送信機および受信機が接続される共通のアンテナ端子と、前記送信機との間に配置されたバラン回路であって、
一端または両端が前記送信機に接続された第１のインダクタと、
前記受信機の入力ノードと、グランドまたは第１のバイアス電源との間に配置された第２のインダクタと
を備え、
前記第２のインダクタは、前記第１のインダクタと相互インダクタンスを有するインダクタを含み、
前記第２のインダクタは、可変インダクタである
バラン回路。
一端または両端が前記送信機に接続された第１のインダクタと、
前記受信機の入力ノードと、グランドまたは第１のバイアス電源との間に配置された第２のインダクタと
を備え、
前記第２のインダクタは、前記第１のインダクタと相互インダクタンスを有するインダクタを含み、
前記第２のインダクタは、可変インダクタである
バラン回路。
【請求項2】
前記送信機および前記受信機が互いに排他的に動作する
請求項１に記載のバラン回路。
請求項１に記載のバラン回路。
【請求項3】
前記第１のインダクタの他端が、前記グランドまたは第２のバイアス電源に接続される
請求項１に記載のバラン回路。
請求項１に記載のバラン回路。
【請求項4】
前記第２のインダクタのインダクタンス値が、受信動作時と送信動作時とで異なる
請求項１に記載のバラン回路。
請求項１に記載のバラン回路。
【請求項5】
受信動作時の前記第２のインダクタのインダクタンス値は、送信動作時の前記第２のインダクタのインダクタンス値より大きい
請求項４に記載のバラン回路。
請求項４に記載のバラン回路。
【請求項6】
前記受信機の初段に設けられた低雑音増幅器をさらに備え、
前記低雑音増幅器は、ゲート接地型の増幅回路である
請求項１に記載のバラン回路。
前記低雑音増幅器は、ゲート接地型の増幅回路である
請求項１に記載のバラン回路。
【請求項7】
前記第２のインダクタは、前記第１のインダクタと相互インダクタンスを有する二次側インダクタ、および前記二次側インダクタに直列接続されたチョークコイルを含み、
前記チョークコイルに並列に接続されたスイッチが、受信動作時にはオフ状態に制御され、かつ、送信動作時にはオン状態に制御される
請求項１に記載のバラン回路。
前記チョークコイルに並列に接続されたスイッチが、受信動作時にはオフ状態に制御され、かつ、送信動作時にはオン状態に制御される
請求項１に記載のバラン回路。
【請求項8】
受信動作時の前記二次側インダクタのインダクタンス値は、送信動作時の前記二次側インダクタのインダクタンス値より小さい
請求項７に記載のバラン回路。
請求項７に記載のバラン回路。
【請求項9】
前記第１のインダクタに並列に接続された可変インピーダンスをさらに備え、
前記二次側インダクタのインダクタンス値は、前記可変インピーダンスによって変更される
請求項８に記載のバラン回路。
前記二次側インダクタのインダクタンス値は、前記可変インピーダンスによって変更される
請求項８に記載のバラン回路。
【請求項10】
前記アンテナ端子と前記入力ノードとの間に配置されたインピーダンス整合回路をさらに備える
請求項１に記載のバラン回路。
請求項１に記載のバラン回路。
【請求項11】
前記受信機の初段に設けられた低雑音増幅器、前記送信機の最終段に設けられたパワーアンプ、および前記バラン回路が、１つの半導体チップ上に形成される
請求項１に記載のバラン回路。
請求項１に記載のバラン回路。
【請求項12】
送信機の最終段に設けられたパワーアンプと、
受信機の初段に設けられた低雑音増幅器と、
前記パワーアンプおよび低雑音増幅器が接続される共通のアンテナ端子と、前記パワーアンプとの間に配置されたバラン回路と
を備え、
前記バラン回路は、
一端または両端が前記送信機に接続された第１のインダクタと、
前記受信機の入力ノードと、グランドまたは第１のバイアス電源との間に配置された第２のインダクタと
を備え、
前記第２のインダクタは、前記第１のインダクタと相互インダクタンスを有するインダクタを含み、
前記第２のインダクタは、可変インダクタである
半導体装置。
受信機の初段に設けられた低雑音増幅器と、
前記パワーアンプおよび低雑音増幅器が接続される共通のアンテナ端子と、前記パワーアンプとの間に配置されたバラン回路と
を備え、
前記バラン回路は、
一端または両端が前記送信機に接続された第１のインダクタと、
前記受信機の入力ノードと、グランドまたは第１のバイアス電源との間に配置された第２のインダクタと
を備え、
前記第２のインダクタは、前記第１のインダクタと相互インダクタンスを有するインダクタを含み、
前記第２のインダクタは、可変インダクタである
半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はバラン回路および半導体装置に関する。
【背景技術】
【0002】
特許文献１には、受信用の低雑音増幅器と送信用のパワーアンプとが共通のアンテナ端子に接続されたＲＦＩＣ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に関する技術が記載されている。送信専用のインピーダンス整合回路に含まれる２つの容量素子の容量値を変えることで、高周波信号の損失が低減される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１８－８８７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
従来のＲＦＩＣが送信専用のインピーダンス整合回路を備えない場合、送信時の損失を抑えつつ、受信性能の低下を防ぐことが難しい。
【0005】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0006】
一実施の形態によるバラン回路は、送信機および受信機が接続される共通のアンテナ端子と、前記送信機との間に配置されたバラン回路であって、
一端または両端が前記送信機に接続された前記第１のインダクタと、
前記受信機の入力ノードと、グランドまたは第１のバイアス電源との間に配置された第２のインダクタと
を備え、
前記第２のインダクタは、前記第１のインダクタと相互インダクタンスを有するインダクタを含み、
前記第２のインダクタは、可変インダクタである。
一端または両端が前記送信機に接続された前記第１のインダクタと、
前記受信機の入力ノードと、グランドまたは第１のバイアス電源との間に配置された第２のインダクタと
を備え、
前記第２のインダクタは、前記第１のインダクタと相互インダクタンスを有するインダクタを含み、
前記第２のインダクタは、可変インダクタである。
【0007】
一実施の形態による半導体装置は、送信機の最終段に設けられたパワーアンプと、
受信機の初段に設けられた低雑音増幅器と、
前記パワーアンプおよび低雑音増幅器が接続される共通のアンテナ端子と、前記パワーアンプとの間に配置されたバラン回路と
を備え、
前記バラン回路は、
一端または両端が前記送信機に接続された前記第１のインダクタと、
前記受信機の入力ノードと、グランドまたは第１のバイアス電源との間に配置された第２のインダクタと
を備え、
前記第２のインダクタは、前記第１のインダクタと相互インダクタンスを有するインダクタを含み、
前記第２のインダクタは、可変インダクタである。
受信機の初段に設けられた低雑音増幅器と、
前記パワーアンプおよび低雑音増幅器が接続される共通のアンテナ端子と、前記パワーアンプとの間に配置されたバラン回路と
を備え、
前記バラン回路は、
一端または両端が前記送信機に接続された前記第１のインダクタと、
前記受信機の入力ノードと、グランドまたは第１のバイアス電源との間に配置された第２のインダクタと
を備え、
前記第２のインダクタは、前記第１のインダクタと相互インダクタンスを有するインダクタを含み、
前記第２のインダクタは、可変インダクタである。
【発明の効果】
【0008】
前記一実施の形態によれば、送信動作時と受信動作時とでバラン回路に含まれるインダクタのインダクタンス値を変更できる。
【図面の簡単な説明】
【0009】
【図1】実施形態１にかかる半導体装置の構成を説明する図である。
【図2】実施形態１の変形例にかかる半導体装置の構成を説明する図である。
【図3】実施形態２にかかる半導体装置の構成を説明する図である。
【図4】実施形態２の変形例にかかる半導体装置の構成を説明する図である。
【図5】実施形態３にかかる半導体装置の構成を説明する図である。
【図6】実施形態３の変形例にかかる半導体装置の構成を説明する図である。
【図7】実施形態４にかかる半導体装置の構成を説明する図である。
【図8】実施形態４の第１の変形例にかかる半導体装置の構成を説明する図である。
【図9】実施形態４の第２の変形例にかかる半導体装置の構成を説明する図である。
【図10】実施形態４の第３の変形例にかかる半導体装置の構成を説明する図である。
【発明を実施するための形態】
【0010】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【0011】
また、上述したプログラムは、コンピュータに読み込まれた場合に、実施形態で説明された１又はそれ以上の機能をコンピュータに行わせるための命令群（又はソフトウェアコード）を含む。プログラムは、非一時的なコンピュータ可読媒体又は実体のある記憶媒体に格納されてもよい。限定ではなく例として、コンピュータ可読媒体又は実体のある記憶媒体は、random-access memory（RAM）、read-only memory（ROM）、フラッシュメモリ、solid-state drive（SSD）又はその他のメモリ技術、CD-ROM、digital versatile disc（DVD）、Blu-ray（登録商標）ディスク又はその他の光ディスクストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ又はその他の磁気ストレージデバイスを含む。プログラムは、一時的なコンピュータ可読媒体又は通信媒体上で送信されてもよい。限定ではなく例として、一時的なコンピュータ可読媒体又は通信媒体は、電気的、光学的、音響的、またはその他の形式の伝搬信号を含む。
【0012】
（実施形態１）
図１は、実施形態１にかかる半導体装置１００の構成を説明する図である。半導体装置１００は、アンテナ端子ＴＡ、低雑音増幅器ＬＮＡ、パワーアンプＰＡ、およびバラン回路Ｂａを備えている。低雑音増幅器ＬＮＡ、パワーアンプＰＡ、およびバラン回路Ｂａは、１つの半導体チップ上に形成されてもよい。
図１は、実施形態１にかかる半導体装置１００の構成を説明する図である。半導体装置１００は、アンテナ端子ＴＡ、低雑音増幅器ＬＮＡ、パワーアンプＰＡ、およびバラン回路Ｂａを備えている。低雑音増幅器ＬＮＡ、パワーアンプＰＡ、およびバラン回路Ｂａは、１つの半導体チップ上に形成されてもよい。
【0013】
アンテナ端子ＴＡは、アンテナＡＮＴに接続される。アンテナ端子ＴＡは、送信機および受信機が接続される共通のアンテナ端子である。半導体装置１００が備えるＲＦの入出力ピンの数は、１つであってよい。
【0014】
低雑音増幅器ＬＮＡは、受信機の初段に設けられる。パワーアンプＰＡは、送信機の最終段に設けられる。
【0015】
例えば、低雑音増幅器ＬＮＡは第１の電源スイッチ（不図示）を介して電源が供給されるように構成され、パワーアンプＰＡは第２の電源スイッチ（不図示）を介して電源が供給されるように構成されてもよい。そして、第１の電源スイッチおよび第２の電源スイッチは、図示しないアンプ制御回路の指示に従ってそれぞれ低雑音増幅器ＬＮＡおよびパワーアンプＰＡへの電力の供給と遮断を切り替える。アンプ制御回路は、低雑音増幅器ＬＮＡとパワーアンプＰＡとを排他的に動作させる。つまり、受信動作時には、低雑音増幅器ＬＮＡが動作し、パワーアンプＰＡは動作しない。送信動作時には、パワーアンプＰＡが動作し、低雑音増幅器ＬＮＡは動作しない。送信動作時には低雑音増幅器ＬＮＡが動作しないため、低雑音増幅器ＬＮＡのインピーダンスが大きく、送信時の損失が小さい。
【0016】
低雑音増幅器ＬＮＡの入力ノードＮ１とアンテナ端子ＴＡの間の経路に、インピーダンス整合回路（不図示）が配置されていてもよい。インピーダンス整合回路は、受信用のインピーダンス整合回路と送信用のインピーダンス整合回路とが共通化された回路である。なお、インピーダンス整合回路を含まない実施例も、実施形態１には含まれ得る。
【0017】
バラン回路Ｂａは、アンテナ端子ＴＡとパワーアンプＰＡとの間に配置されている。バラン回路Ｂａは、インダクタＬ１およびインダクタＬ２を備えている。バラン回路Ｂａは、例えば、パワーアンプＰＡから出力された不平衡信号を平衡信号に変換する回路である。
【0018】
インダクタＬ１の第１の端子は、パワーアンプＰＡの出力端子に接続されている。インダクタＬ１の第２の端子は、グランドまたはバイアス電圧源（第２のバイアス電源とも言われる）に接続されている。
【0019】
インダクタＬ２は、低雑音増幅器ＬＮＡの入力ノードＮ１とグランドまたはバイアス電源（第１のバイアス電源とも言われる）との間に配置されている。より具体的には、インダクタＬ２の第１の端子が入力ノードＮ１に接続され、インダクタＬ２の第２の端子がグランドまたは第１のバイアス電源に接続されている。なお、第１のバイアス電源と第２のバイアス電源は同一の電源であってもよく、別電源であってもよい。
【0020】
インダクタＬ２は、複数のインダクタ（インダクタ素子とも言われる）を含んでいてもよい。この場合、複数のインダクタが互いに直列に接続されていてもよい。図示されたインダクタＬ２は、入力ノードＮ１とグランド等との間の経路に含まれるインダクタンス成分を模式的に表していると考えてもよい。
【0021】
インダクタＬ２は、インダクタＬ１と相互インダクタンスを有するインダクタを含む。インダクタＬ１と相互インダクタンスを有するインダクタは、二次側インダクタとも言われる。より具体的には、インダクタＬ２は、二次側インダクタと、二次側インダクタに直列接続されたチョークコイルとを含んでいてもよい。もちろん、インダクタＬ２は、単一のインダクタンス素子で構成されていてもよい。インダクタＬ２は、例えば、インダクタＬ１と相互インダクタンスを有するチョークコイルであってもよい。
【0022】
インダクタＬ２は、可変インダクタである。インダクタＬ２が複数のインダクタを含む場合、全てのインダクタが可変インダクタとして構成されている必要はない。また、二次側インダクタが可変インダクタとして構成されている必要もない。二次側インダクタに直列に接続されたインダクタ（例：チョークコイル）が可変インダクタとして構成されていてもよい。
【0023】
インダクタＬ２のインダクタンス値は、図示しない制御回路からの信号に応じて変更される。例えば、インダクタＬ２は、並列接続されたスイッチおよびインダクタ素子を含み、スイッチのオン状態とオフ状態とが切り替えられてもよい。なお、インダクタＬ２は、上記の構成に限られず、任意の公知の回路を含むことができる。
【0024】
または、スイッチなどの可変インピーダンスが、インダクタＬ１に並列に接続されていてもよい。例えば、スイッチのオン状態とオフ状態とを切り替えることで、二次側インダクタの等価的なインダクタンス値が切り替えられ得る。
【0025】
インダクタＬ２のインダクタンス値は、受信動作時には大きく、送信動作時には小さくなるように制御されてもよい。つまり、受信動作時のインダクタンス値が、送信動作時のインダクタンス値よりも大きくてもよい。これにより、送信時の損失を抑えつつ、受信性能の低下を防止できる。
【0026】
インダクタＬ２が二次側インダクタおよびチョークコイルを含む場合、スイッチ（不図示）がチョークコイルに並列に接続される。受信動作時にはスイッチはオフ状態に制御され、送信動作時にはスイッチはオン状態に制御される。したがって、受信動作時にはインダクタンス値が大きく、送信動作時にはインダクタンス値が小さくなる。なお、スイッチは、二次側インダクタに並列に接続されてもよい。
【0027】
また、受信動作時には、インダクタＬ１に並列に接続されたスイッチがオン状態に制御され、送信動作時には、インダクタＬ１に並列に接続されたスイッチがオフ状態に制御されてもよい。受信動作時には、二次側インダクタの等価的なインダクタンス値が小さくなる。これにより、相互インダクタンスにより受信性能が低下することを防止できる。
【0028】
なお、チョークコイルと二次側インダクタの両方が可変インダクタであってもよい。この場合、２つのインダクタンス値の和が、受信動作時には大きく、送信動作時には小さくなるように設計されてもよい。
【0029】
実施形態１にかかる半導体装置では、送信動作時と受信動作時とでバラン回路Ｂａに含まれるインダクタのインダクタンス値を変更できる。
【0030】
実施形態１にかかる半導体装置は、送信用の端子と受信用の端子を共通化できる。また、アンテナの接続先を送信用の回路と受信用の回路とに切り替えるアンテナスイッチを設ける必要がないため、受信動作時の損失が小さく、かつ、遅延量が小さいという利点がある。
【0031】
実施形態１にかかる半導体装置は、ＵＷＢ(Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ)やＢＬＥ（Ｂｌｕｅｔｏｏｔｈ Ｌｏｗ Ｅｎｅｒｇｙ）（登録商標）向けの製品に適用されてもよい。半導体装置１００は、特に５００ＭＨｚ以上の周波数の信号を送受信してもよい。
【0032】
（変形例）
図２は、実施形態１の変形例にかかる半導体装置１００ａの構成を説明する図である。図１と図２を比較すると、パワーアンプＰＡが、シングルエンド型から差動型に変わっている。インダクタＬ１の両端にパワーアンプＰＡの差動出力端子が接続される。パワーアンプＰＡが差動型である半導体装置１００ａも、半導体装置１００と同様の効果を奏する。
図２は、実施形態１の変形例にかかる半導体装置１００ａの構成を説明する図である。図１と図２を比較すると、パワーアンプＰＡが、シングルエンド型から差動型に変わっている。インダクタＬ１の両端にパワーアンプＰＡの差動出力端子が接続される。パワーアンプＰＡが差動型である半導体装置１００ａも、半導体装置１００と同様の効果を奏する。
【0033】
（実施形態２）
図３は、実施形態２にかかる半導体装置２００の構成を説明する図である。実施形態２は、実施形態１の具体例である。
図３は、実施形態２にかかる半導体装置２００の構成を説明する図である。実施形態２は、実施形態１の具体例である。
【0034】
【0035】
可変インピーダンスＺのインピーダンスは、変更可能に構成される。可変インピーダンスＺのインピーダンスは、図示しない制御回路からの信号に応じて変更される。可変インピーダンスＺのインピーダンスは受信動作時には小さく、送信動作時には大きくなるように制御される。したがって、受信動作時のインピーダンスは、送信動作時のインピーダンスよりも小さい。
【0036】
可変インピーダンスＺは、例えば、可変キャパシタであってもよい。可変キャパシタのキャパシタンス値は、受信動作時には大きく、送信動作時には小さくなるように制御されてもよい。また、可変インピーダンスＺは、スイッチであってもよい。スイッチは、受信動作時にはオン状態に制御され、送信動作時にはオフ状態に制御されてもよい。
【0037】
受信動作時には可変インピーダンスＺのインピーダンスが小さいため、二次側インダクタのインダクタンス値が小さい。送信動作時には可変インピーダンスのインピーダンスが大きいため、二次側インダクタのインダクタンス値が大きい。したがって、相互インダクタンスにより受信性能が低下することを防止できる。受信動作時には、二次側インダクタは直流電流が流れる経路にもなる。
【0038】
実施形態２は、二次側インダクタのインダクタンス値を変化させることができる。
【0039】
（変形例）
図４は、実施形態２の変形例にかかる半導体装置２００ａの構成を説明する図である。図３と図４を比較すると、パワーアンプＰＡが、シングルエンド型から差動型に変わっている。インダクタＬ１および可変インピーダンスＺの各々の両端にパワーアンプＰＡ１１の差動出力端子が接続される。パワーアンプＰＡ１１が差動型である半導体装置２００ａも、半導体装置２００と同様の効果を奏する。
図４は、実施形態２の変形例にかかる半導体装置２００ａの構成を説明する図である。図３と図４を比較すると、パワーアンプＰＡが、シングルエンド型から差動型に変わっている。インダクタＬ１および可変インピーダンスＺの各々の両端にパワーアンプＰＡ１１の差動出力端子が接続される。パワーアンプＰＡ１１が差動型である半導体装置２００ａも、半導体装置２００と同様の効果を奏する。
【0040】
（実施形態３）
図５は、実施形態３にかかる半導体装置３００の構成を説明する図である。実施形態３は、実施形態２の具体例である。
図５は、実施形態３にかかる半導体装置３００の構成を説明する図である。実施形態３は、実施形態２の具体例である。
【0041】
図３と図５を比較すると、低雑音増幅器ＬＮＡの入力ノードＮ１とアンテナ端子ＴＡとの間の経路にインピーダンス整合回路Ｚｍａｔが追加されている。インピーダンス整合回路Ｚｍａｔは、受信用のインピーダンス整合回路と送信用のインピーダンス整合回路とが共通化された回路である。
【0042】
インピーダンス整合回路Ｚｍａｔにより、半導体装置３００はアンテナＡＮＴとのパワー伝送を効率的に行える。インピーダンス整合回路Ｚｍａｔは、半導体チップに搭載されていてもよい。これにより、部品点数を減らし、コストを削減できる。
【0043】
インピーダンス整合回路Ｚｍａｔは、例えば、π型のＬＣフィルタであってもよい。この場合、インピーダンス整合回路Ｚｍａｔは、インダクタＬ３、可変キャパシタＣ１、および可変キャパシタＣ２を備える。インダクタＬ３は、アンテナ端子ＴＡと入力ノードＮ１との間に配置される。可変キャパシタＣ１は、インダクタＬ３の一端とグランドとの間に配置される。可変キャパシタＣ２は、インダクタＬ３の他端とグランドとの間に配置される。
【0044】
実施形態３にかかる半導体装置は、共通のインピーダンス整合回路Ｚｍａｔを備えるため、従来技術と比べてインピーダンス整合回路の面積を低減し、コストを削減できる。
【0045】
（変形例）
図６は、実施形態３の変形例にかかる半導体装置３００ａの構成を説明する図である。図５と図６を比較すると、パワーアンプＰＡが、シングルエンド型から差動型に変わっている。インダクタＬ１および可変インピーダンスＺの各々の両端にパワーアンプＰＡ１１の差動出力端子が接続される。パワーアンプＰＡ１１が差動型である半導体装置３００ａも、半導体装置３００と同様の効果を奏することができる。
図６は、実施形態３の変形例にかかる半導体装置３００ａの構成を説明する図である。図５と図６を比較すると、パワーアンプＰＡが、シングルエンド型から差動型に変わっている。インダクタＬ１および可変インピーダンスＺの各々の両端にパワーアンプＰＡ１１の差動出力端子が接続される。パワーアンプＰＡ１１が差動型である半導体装置３００ａも、半導体装置３００と同様の効果を奏することができる。
【0046】
（実施形態４）
図７は、実施形態４にかかる半導体装置４００の構成を説明する図である。実施形態４は、実施形態３の具体例である。パワーアンプＰＡはシングルエンド型であってもよい。
図７は、実施形態４にかかる半導体装置４００の構成を説明する図である。実施形態４は、実施形態３の具体例である。パワーアンプＰＡはシングルエンド型であってもよい。
【0047】
図６と図７を比較すると、低雑音増幅器ＬＮＡの具体的な構成が示され、可変インピーダンスＺの具体的な構成が示され、かつ、バラン回路Ｂａの具体的な構成が示されている。なお、インピーダンス整合回路Ｚｍａｔの具体的な構成は既に説明済みである。
【0048】
低雑音増幅器ＬＮＡは、ゲート接地型の増幅回路として構成されている。低雑音増幅器ＬＮＡは、キャパシタＣ３、ｎＭＯＳトランジスタＭ、インダクタＬ４、可変キャパシタＣ４、およびキャパシタＣ５を備えている。
【0049】
増幅回路の入力ノードＮ１とインピーダンス整合回路Ｚｍａｔの間には、キャパシタＣ３が配置されている。ｎＭＯＳトランジスタＭのソースおよびドレインは、入力ノードＮ１と出力ノードＮ２との間に配置されている。出力ノードＮ２は、互いに並列接続されたインダクタＬ４および可変キャパシタＣ４を介して電源に接続されている。ｎＭＯＳトランジスタＭのゲートは電圧源に接続され、キャパシタＣ５を介してグランドに接続されている。
【0050】
可変インピーダンスＺは、互いに直列に接続されたスイッチＳＷ１およびＳＷ２で構成されている。受信動作時には各スイッチがオン状態に制御され、送信動作時には各スイッチがオフ状態に制御される。
【0051】
バラン回路Ｂａは、インダクタＬ１、インダクタＬ２１、およびＬ２２を備えている。インダクタＬ２１およびＬ２２は、入力ノードＮ１とグランドとの間に、この順で直列接続されている。つまり、上述したインダクタＬ２は、インダクタＬ２１およびＬ２２を含んでいる。
【0052】
インダクタＬ２１は、インダクタＬ１と相互インダクタンスを有する。インダクタＬ２１は、上述した二次側インダクタに相当する。インダクタＬ２１は、可変インダクタである。インダクタＬ２１のインダクタンス値（第１のインダクタンス値と言われる）は、スイッチＳＷ１およびＳＷ２のオンオフに応じて変化する。第１のインダクタンス値は、受信動作時には小さく、かつ、送信動作時には大きくなるように制御されてもよい。つまり、受信動作時には、インダクタＬ２２に含まれるインダクタ素子（例：チョークコイル）以外のインダクタンス値が小さい。
【0053】
インダクタＬ２２は、互いに並列に接続されたスイッチおよびインダクタ素子（例：チョークコイル）を含んでいる。インダクタＬ２２は、可変インダクタである。スイッチは、受信動作時にはオフ状態に制御され、送信動作時にはオン状態に制御される。したがって、インダクタＬ２２のインダクタンス値（第２のインダクタンス値と言われる）は、受信動作時には大きく、送信動作時には小さくなるように制御される。
【0054】
インダクタＬ２２は、インダクタＬ１と相互インダクタンスを有していなくてもよい。もちろん、インダクタＬ２２も、インダクタＬ１と相互インダクタンスを有していてもよい。
【0055】
実施形態４にかかる半導体装置は、ゲート接地型の低雑音増幅器を備えている。したがって、ソース接地型の低雑音増幅器を備えた従来の半導体装置に比べて、広帯域化を実現できる。
【0056】
（第１の変形例）
図８は、実施形態４の第１の変形例にかかる半導体装置４００ａの構成を説明する図である。図７と図８を比較すると、可変インピーダンスＺの構成が異なっており、スイッチＳＷ１およびＳＷ２が、それぞれ可変キャパシタＣ６および可変キャパシタＣ７に置き換わっている。受信動作時には各可変キャパシタのキャパシタンス値が大きくなり、送信動作時には各可変キャパシタのキャパシタンス値が小さくなるように制御される。これにより、受信動作時には可変インピーダンスＺのインピーダンスが小さくなり、送信動作時には可変インピーダンスＺのインピーダンスが大きくなるように制御される。実施形態４の第１の変形例にかかる半導体装置４００ａも、半導体装置４００と同様の効果を奏することができる。
図８は、実施形態４の第１の変形例にかかる半導体装置４００ａの構成を説明する図である。図７と図８を比較すると、可変インピーダンスＺの構成が異なっており、スイッチＳＷ１およびＳＷ２が、それぞれ可変キャパシタＣ６および可変キャパシタＣ７に置き換わっている。受信動作時には各可変キャパシタのキャパシタンス値が大きくなり、送信動作時には各可変キャパシタのキャパシタンス値が小さくなるように制御される。これにより、受信動作時には可変インピーダンスＺのインピーダンスが小さくなり、送信動作時には可変インピーダンスＺのインピーダンスが大きくなるように制御される。実施形態４の第１の変形例にかかる半導体装置４００ａも、半導体装置４００と同様の効果を奏することができる。
【0057】
（第２の変形例）
図９は、実施形態４の第２の変形例にかかる半導体装置４００ｂの構成を説明する図である。図７と図９を比較すると、インダクタＬ２２がインダクタＬ２１よりもグランド側に配置されている。実施形態４の第１の変形例にかかる半導体装置４００ｂも、半導体装置４００と同様の効果を奏することができる。
図９は、実施形態４の第２の変形例にかかる半導体装置４００ｂの構成を説明する図である。図７と図９を比較すると、インダクタＬ２２がインダクタＬ２１よりもグランド側に配置されている。実施形態４の第１の変形例にかかる半導体装置４００ｂも、半導体装置４００と同様の効果を奏することができる。
【0058】
（第３の変形例）
図１０は、実施形態４の第３の変形例にかかる半導体装置４００ｃの構成を説明する図である。図７と図１０を比較すると、インピーダンス整合回路Ｚｍａｔに含まれるインダクタＬ３および可変キャパシタＣ２の位置が異なっており、インダクタＬ３に並列に接続されたスイッチＳＷ３が追加されている。
図１０は、実施形態４の第３の変形例にかかる半導体装置４００ｃの構成を説明する図である。図７と図１０を比較すると、インピーダンス整合回路Ｚｍａｔに含まれるインダクタＬ３および可変キャパシタＣ２の位置が異なっており、インダクタＬ３に並列に接続されたスイッチＳＷ３が追加されている。
【0059】
インダクタＬ３の一端は入力ノードＮ１に接続され、インダクタＬ３の他端はインダクタＬ２２の一端に接続されている。キャパシタＣ２は、入力ノードＮ１とグランドとの間に配置されている。
【0060】
スイッチＳＷ３は、受信動作時にはオフ状態に制御され、送信動作時にはオン状態に制御される。これにより、アンテナＡＮＴで受信した高周波信号が効率よく吸収され、かつ、送信信号の損失を低減できる。
【0061】
実施形態４の第３の変形例にかかる半導体装置４００ｃも、半導体装置４００と同様の効果を奏することができる。
【0062】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【0063】
１００、１００ａ、２００、２００ａ、３００、３００ａ、４００、４００ａ、４００ｂ、４００ｃ 半導体装置
ＴＡ アンテナ端子
ＬＮＡ 低雑音増幅器
ＰＡ パワーアンプ
Ｂａ バラン回路
Ｎ１ 入力ノード
Ｎ２ 出力ノード
Ｌ１、Ｌ２、Ｌ２１、Ｌ２２、Ｌ３、Ｌ４ インダクタ
Ｃ１、Ｃ２、Ｃ４ 可変キャパシタ
Ｃ３、Ｃ５ キャパシタ
Ｍ ｎＭＯＳトランジスタ
Ｚ 可変インピーダンス
Ｚｍａｔ インピーダンス整合回路
ＳＷ１、ＳＷ２、ＳＷ３ スイッチ
ＡＮＴ アンテナ
ＴＡ アンテナ端子
ＬＮＡ 低雑音増幅器
ＰＡ パワーアンプ
Ｂａ バラン回路
Ｎ１ 入力ノード
Ｎ２ 出力ノード
Ｌ１、Ｌ２、Ｌ２１、Ｌ２２、Ｌ３、Ｌ４ インダクタ
Ｃ１、Ｃ２、Ｃ４ 可変キャパシタ
Ｃ３、Ｃ５ キャパシタ
Ｍ ｎＭＯＳトランジスタ
Ｚ 可変インピーダンス
Ｚｍａｔ インピーダンス整合回路
ＳＷ１、ＳＷ２、ＳＷ３ スイッチ
ＡＮＴ アンテナ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】