(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024150244
(43)【公開日】2024-10-23
(54)【発明の名称】自己バイアスカスコード回路
(51)【国際特許分類】
G05F 3/26 20060101AFI20241016BHJP
【ＦＩ】
G05F3/26
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023063564
(22)【出願日】2023-04-10
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】110001195
【氏名又は名称】弁理士法人深見特許事務所
(72)【発明者】
【氏名】井上 純
(72)【発明者】
【氏名】大東 睦夫
【テーマコード（参考）】
5H420
【Ｆターム（参考）】
5H420NA27
5H420NB03
5H420NB12
5H420NB25
5H420NB27
5H420NC02
5H420NC23
(57)【要約】
【課題】電流精度の低下を抑制することが可能な自己バイアスカスコード回路を提供する。
【解決手段】自己バイアスカスコード回路は、第１電圧と接続された電流源と、電流源と接続された可変抵抗部と、可変抵抗部と第２電圧との間に設けられ、流れる電流を電圧に変換するトランジスタとを含むバイアス部と、バイアス部で変換された電圧から出力電流を得るミラー部と、トランジスタの動作点を飽和領域に維持するために可変抵抗部の両端電圧の増減を抑制するように可変抵抗部を制御する制御部とを備える。
【選択図】図１
【解決手段】自己バイアスカスコード回路は、第１電圧と接続された電流源と、電流源と接続された可変抵抗部と、可変抵抗部と第２電圧との間に設けられ、流れる電流を電圧に変換するトランジスタとを含むバイアス部と、バイアス部で変換された電圧から出力電流を得るミラー部と、トランジスタの動作点を飽和領域に維持するために可変抵抗部の両端電圧の増減を抑制するように可変抵抗部を制御する制御部とを備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１電圧と接続された電流源と、前記電流源と接続された可変抵抗部と、前記可変抵抗部と第２電圧との間に設けられ、流れる電流を電圧に変換するトランジスタとを含むバイアス部と、
前記バイアス部で変換された電圧から出力電流を得るミラー部と、
前記トランジスタの動作点を飽和領域に維持するために前記可変抵抗部の両端電圧の増減を抑制するように前記可変抵抗部を制御する制御部とを備える、自己バイアスカスコード回路。
前記バイアス部で変換された電圧から出力電流を得るミラー部と、
前記トランジスタの動作点を飽和領域に維持するために前記可変抵抗部の両端電圧の増減を抑制するように前記可変抵抗部を制御する制御部とを備える、自己バイアスカスコード回路。
【請求項2】
前記電流源は、電流量を調整可能な可変電流源であり、
前記制御部は、前記可変電流源の電流量の調整に従って変動する前記可変抵抗部の両端電圧の増減を抑制するように前記可変抵抗部を制御する、請求項１に記載の自己バイアスカスコード回路。
前記制御部は、前記可変電流源の電流量の調整に従って変動する前記可変抵抗部の両端電圧の増減を抑制するように前記可変抵抗部を制御する、請求項１に記載の自己バイアスカスコード回路。
【請求項3】
前記バイアス部は、前記可変抵抗部と前記第２電圧との間に直列に接続された第１および第２トランジスタを含み、
前記ミラー部は、
出力端子と、
前記出力端子と前記第２電圧との間に直列に接続された第３および第４トランジスタとを含み、
前記可変電流源と前記可変抵抗部との間の第１ノードは、前記第１および前記第３トランジスタのゲートと接続され、
前記可変抵抗部と前記第１トランジスタとの間の第２ノードは、前記第２および前記第４トランジスタのゲートと接続される、請求項１に記載の自己バイアスカスコード回路。
前記ミラー部は、
出力端子と、
前記出力端子と前記第２電圧との間に直列に接続された第３および第４トランジスタとを含み、
前記可変電流源と前記可変抵抗部との間の第１ノードは、前記第１および前記第３トランジスタのゲートと接続され、
前記可変抵抗部と前記第１トランジスタとの間の第２ノードは、前記第２および前記第４トランジスタのゲートと接続される、請求項１に記載の自己バイアスカスコード回路。
【請求項4】
前記制御部は、
第１の制御信号に従って、前記可変電流源に流れる電流量を調整し、
前記第１の制御信号に従う前記可変電流源に流れる電流量の調整に基づいて、前記可変抵抗部の両端電圧の増減を抑制するように第２の制御信号に従って、前記可変抵抗部のインピーダンスを変動させる、請求項１に記載の自己バイアスカスコード回路。
第１の制御信号に従って、前記可変電流源に流れる電流量を調整し、
前記第１の制御信号に従う前記可変電流源に流れる電流量の調整に基づいて、前記可変抵抗部の両端電圧の増減を抑制するように第２の制御信号に従って、前記可変抵抗部のインピーダンスを変動させる、請求項１に記載の自己バイアスカスコード回路。
【請求項5】
前記可変電流源は、電流制御型Ｄ／Ａ変換器である、請求項１に記載の自己バイアスカスコード回路。
【請求項6】
前記可変抵抗部は、少なくとも一つの抵抗素子またはトランジスタを含む、請求項１に記載の自己バイアスカスコード回路。
【請求項7】
前記第１～第４トランジスタの各々は、Ｎチャネル型のＭＯＳトランジスタを含む、請求項３に記載の自己バイアスカスコード回路。
【請求項8】
前記第１～第４トランジスタの各々は、Ｐチャネル型のＭＯＳトランジスタを含む、請求項３に記載の自己バイアスカスコード回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、自己バイアスカスコード回路に関する。
【背景技術】
【0002】
近年、スマートフォンやＩｏＴ（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）の普及に伴い、低消費電力なアナログ回路の技術ニーズが高まってきている。こうした回路では、電源電圧の低減や、余分な電流パスの削減といったアプローチをとることで、低消費電力化が図られている。
【0003】
アナログ回路において、最も頻繁に使われる要素回路の一つに、カレントミラーがある。カレントミラーでは電流精度を向上させるため、一般的にカスコードが使われるが、そのためには十分な電源電圧が必要となる。
【0004】
通常広く用いられている低電圧カスコード回路では、第１及び第２のバイアス部と、第１のミラー部から構成されており、電流源のＭＯＳトランジスタとカスコードのＭＯＳトランジスタが飽和動作する最小の出力電圧で駆動させることができるため、低電圧カスコード回路と呼ばれる。しかしながら、バイアス部を２つ持つことから、参照電流が２つ必要になり、消費電流が増大するという課題がある。
【0005】
特開平８－８８５２１号公報（特許文献１）では、バイアス部の増加による消費電流の増大という課題に対して、低電圧カスコード回路の代わりに、第１のバイアス部に抵抗を用いて自己バイアスされた構成にすることで、ミラー部の出力電圧は低電圧カスコード回路と同等に維持しつつ、バイアス部を１つ減らすことで、バイアス部の参照電流を半分に削減した構成となっている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開平８－８８５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、特許文献１の回路構成では、参照電流の増減により、バイアス部に備えた抵抗の両端電圧が増減するため、バイアス部のＭＯＳトランジスタの動作点が非飽和領域になり、電流精度が下がるおそれがある。
【0008】
本開示は、このような問題点を解決するためになされたものであって、電流精度の低下を抑制することが可能な自己バイアスカスコード回路を提供することを目的とする。
【課題を解決するための手段】
【0009】
ある開示に従う自己バイアスカスコード回路は、第１電圧と接続された電流源と、電流源と接続された可変抵抗部と、可変抵抗部と第２電圧との間に設けられ、流れる電流を電圧に変換するトランジスタとを含むバイアス部と、バイアス部で変換された電圧から出力電流を得るミラー部と、トランジスタの動作点を飽和領域に維持するために可変抵抗部の両端電圧の増減を抑制するように可変抵抗部を制御する制御部とを備える。
【発明の効果】
【0010】
本開示の自己バイアスカスコード回路は、トランジスタの動作点を飽和領域に維持するために可変抵抗部の両端電圧の増減を抑制するように可変抵抗部を制御する制御部が設けられるため電流精度の低下を抑制することが可能である。
【図面の簡単な説明】
【0011】
【図1】実施の形態１に係る自己バイアスカスコード回路１０の回路構成例を示す図である。
【図2】比較例に従う自己バイアスカスコード回路２０Ｐの回路図である。
【図3】実施の形態２に従う自己バイアスカスコード回路３０の回路構成例を示す図である。
【図4】実施の形態２の変形例に従う自己バイアスカスコード回路４０の回路構成例を示す図である。
【図5】実施の形態３に従う自己バイアスカスコード回路５０の回路構成例を示す図である。
【図6】実施の形態３の変形例に従う自己バイアスカスコード回路６０の回路構成例を示す図である。
【図7】実施の形態４に従う自己バイアスカスコード回路７０の回路構成例を示す図である。
【発明を実施するための形態】
【0012】
以下に、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。
【0013】
実施の形態１．
図１は、実施の形態１に係る自己バイアスカスコード回路１０の回路構成例を示す図である。図１を参照して、自己バイアスカスコード回路１０は、入力端子ＶＩＮと出力端子ＩＯＵＴと、バイアス部１００と、ミラー部２００と、制御部３００とを備える。
図１は、実施の形態１に係る自己バイアスカスコード回路１０の回路構成例を示す図である。図１を参照して、自己バイアスカスコード回路１０は、入力端子ＶＩＮと出力端子ＩＯＵＴと、バイアス部１００と、ミラー部２００と、制御部３００とを備える。
【0014】
バイアス部１００は、可変電流源ＩＲＥＦ１と、可変抵抗部Ｒ１と、トランジスタＮＭ１（第１のＮＭＯＳトランジスタ）と、トランジスタＮＭ３（第２のＮＭＯＳトランジスタ）とを含む。
【0015】
ミラー部２００は、トランジスタＮＭ２（第３のＮＭＯＳトランジスタ）とトランジスタＮＭ４（第４のＮＭＯＳトランジスタ）とを含む。
【0016】
制御部３００は、入力端子ＶＩＮから入力信号を受け、可変電流源ＩＲＥＦ１に制御信号ＶＩを与え、可変抵抗部Ｒ１に制御信号ＶＲを与える。
【0017】
ＮＭＯＳトランジスタＮＭ１、ＮＭ２、ＮＭ３、ＮＭ４の各々はゲートＧ（制御端子）と、ソースＳ（第１端子）と、ドレインＤ（第２端子）とを含む。
【0018】
可変電流源ＩＲＥＦ１は、電源電圧ＶＤＤから電流を受け、ノードＶａ（第１ノード）に電流を与える。可変電流源ＩＲＥＦ１は、制御信号ＶＩに従って電流値を調整する。
【0019】
可変抵抗部Ｒ１は、ノードＶａとノードＶｂ（第２ノード）との間に接続される。可変抵抗部Ｒ１は、制御信号ＶＲにより抵抗値（インピーダンス）を調整する。
【0020】
トランジスタＮＭ３のゲートＧは、ノードＶａに接続され、ドレインＤはノードＶｂに接続され、ソースＳは、トランジスタＮＭ１のドレインＤに接続される。
【0021】
トランジスタＮＭ１のゲートＧは、ノードＶｂに接続され、ソースＳは固定電圧ＶＳＳと接続される。
【0022】
トランジスタＮＭ４のゲートＧは、ノードＶａに接続され、ドレインＤは出力端子ＩＯＵＴに接続され、ソースＳはトランジスタＮＭ２のドレインＤに接続される。
【0023】
トランジスタＮＭ２のゲートＧは、ノードＶｂに接続され、ソースＳは固定電圧ＶＳＳと接続される。
【0024】
なお、以下では固定電圧ＶＳＳに接続されていることを、接地されているとも表現する。
【0025】
図２は、比較例に従う自己バイアスカスコード回路２０Ｐの回路図である。
図２を参照して、自己バイアスカスコード回路２０Ｐは、特許文献１に記載の回路である。自己バイアスカスコード回路２０Ｐは、自己バイアスカスコード回路１０と比較して、バイアス部１００をバイアス部１００Ｐに置換した点が異なる。また、制御部３００も設けられていない。
図２を参照して、自己バイアスカスコード回路２０Ｐは、特許文献１に記載の回路である。自己バイアスカスコード回路２０Ｐは、自己バイアスカスコード回路１０と比較して、バイアス部１００をバイアス部１００Ｐに置換した点が異なる。また、制御部３００も設けられていない。
【0026】
バイアス部１００Ｐは、可変でない電流源ＩＲＥＦ２と、可変でない抵抗素子Ｒ２とが設けられている構成である。
【0027】
その他の回路構成については、図１で説明した自己バイアスカスコード回路１０と同様であるのでその詳細な説明については繰り返さない。
【0028】
比較例である自己バイアスカスコード回路２０Ｐにおいて、電流源ＩＲＥＦ２の電流値が大きくなった場合、オームの法則により、抵抗素子Ｒ２での両端電圧が大きくなる。その結果、トランジスタＮＭ３のドレイン電圧に対してゲート電圧が大きくなり、トランジスタＮＭ３の動作点が非飽和領域となる。
【0029】
また、比較例である自己バイアスカスコード回路２０Ｐにおいて、電流源ＩＲＥＦ２の電流値が小さくなった場合、オームの法則により、抵抗素子Ｒ２での両端電圧が小さくなる。その結果、トランジスタＮＭ３のドレイン電圧に対してゲート電圧が小さくなる。トランジスタＮＭ３のゲート－ソース間の電圧は電流に応じた値を維持するため、トランジスタＮＭ３のゲート電圧が下がると、トランジスタＮＭ１のドレイン電圧が減少し、トランジスタＮＭ１の動作点が非飽和領域となる。
【0030】
したがって、バイアス部に設けられるＭＯＳトランジスタの動作点が非飽和領域となることにより電流を電圧に変換する変換精度が低下する。これによりミラー部における電流の精度も低下することになる。
【0031】
一方で、図１の自己バイアスカスコード回路１０の場合、制御部３００から出力される制御信号ＶＩにより可変電流源ＩＲＥＦ１の電流が調整される際に、可変電流源ＩＲＥＦ１の電流値の増大に合わせて可変抵抗部Ｒ１の抵抗値を下げることが可能である。これによりトランジスタＮＭ３のゲート電圧が大きくなりすぎないように可変抵抗部Ｒ１の抵抗値を制御でき、トランジスタＮＭ３の動作点を飽和領域に維持することが可能である。
【0032】
また、図１の自己バイアスカスコード回路１０の場合、制御部３００から出力される制御信号ＶＩにより可変電流源ＩＲＥＦ１の電流が調整される際に、可変電流源ＩＲＥＦ１の電流値の減少に合わせて可変抵抗部Ｒ１の抵抗値を上げることが可能である。これによりトランジスタＮＭ１のドレイン電圧が減少しすぎないように可変抵抗部Ｒ１の抵抗値を制御でき、トランジスタＮＭ１の動作点を飽和領域に維持することができる。
【0033】
制御部３００は、可変抵抗部Ｒ１を設ける構成によって、比例または反比例の制御を行うことで、可変抵抗の両端電圧の増減を抑制し、ＮＭＯＳトランジスタＮＭ１及びＮＭＯＳトランジスタＮＭ３の動作点を飽和領域に維持することが可能である。なお、可変抵抗部Ｒ１に用いる抵抗の２次の温度特性を打ち消す必要がある場合は、制御部３００は２次の制御を行い、制御信号ＶＩおよびＶＲを調整して出力するようにしてもよい。
【0034】
当該構成により、出力電圧と消費電流は特許文献１の回路と同程度を維持しつつ、参照電流の増減に対して、ＭＯＳトランジスタの動作点が容易に飽和領域となる回路とすることが可能である。
【0035】
具体的には、バイアス部の参照電流源および抵抗を可変とし、当該参照電流源および抵抗を制御する制御部を設けることで、可変電流源と可変抵抗との値を制御する構成とするため、参照電流源の値が変化した場合でも、参照電流の変化に従って抵抗値を変化させることにより、可変抵抗の両端電圧の増減を抑制することが可能であり、ＭＯＳトランジスタの動作点が常に飽和領域になるように制御することができる。
【0036】
これにより、ＭＯＳトランジスタの動作点を常に飽和領域に維持でき、近年のＩｏＴ技術に不可欠な、ミックスドシグナルＳｏＣの消費電流の低減および、電流精度の向上に貢献することが可能である。
【0037】
実施の形態２．
図３は、実施の形態２に従う自己バイアスカスコード回路３０の回路構成例を示す図である。
図３は、実施の形態２に従う自己バイアスカスコード回路３０の回路構成例を示す図である。
【0038】
図３を参照して、自己バイアスカスコード回路３０は、バイアス部１００Ａと、ミラー部２００Ａと、制御部３００Ａとを備える。
【0039】
バイアス部１００Ａは、図１の自己バイアスカスコード回路１０のバイアス部１００およびミラー部２００と比較して、各ＮＭＯＳトランジスタＮＭ１、ＮＭ２、ＮＭ３、ＮＭ４をＰＭＯＳトランジスタＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４に変更し、可変電流源ＩＲＥＦ１を電流制御型Ｄ／Ａ変換回路ＤＡＣ１に変更した点が異なる。
【0040】
ミラー部２００Ａについては、電源電圧ＶＤＤと出力端子ＩＯＵＴとの間に、ＰＭＯＳトランジスタＰＭ２，ＰＭ４が直列に接続される。ＰＭＯＳトランジスタＰＭ１とＰＭＯＳトランジスタＰＭ２のゲートは、ノードＶａ１と接続される。ＰＭＯＳトランジスタＰＭ３とＰＭＯＳトランジスタＰＭ４のゲートは、ノードＶｂ１と接続される。
【0041】
バイアス部１００Ａについては、ＰＭＯＳトランジスタＰＭ１とＰＭ３とは、電源電圧ＶＤＤとノードＶａ１との間に直列に接続される。
【0042】
ノードＶａ１とノードＶｂ１との間に可変抵抗部ＲＡ１が設けられる。可変抵抗部ＲＡ１の内部は、抵抗素子ｒａが設けられ、当該抵抗素子ｒａと、直列接続可能に設けられた抵抗素子ｒ０～ｒｎと、制御信号ｂ０～ｂｎで制御されるスイッチＳＷＢ０～ＳＷＢＮとで構成される。スイッチＳＷＢ０～ＳＷＢＮの各々は、抵抗素子ｒ０～ｒｎの各々と並列に接続される。スイッチＳＷＢ０～ＳＷＢＮを選択的に導通させることにより可変抵抗部ＲＡ１の抵抗値を調整することが可能である。
【0043】
制御部３００Ａは、入力端子ＶＩＮから入力信号を受け、制御信号ｂ０～ｂｎを出力する構成である。
【0044】
電流制御型Ｄ／Ａ変換回路ＤＡＣ１は、電流源Ｃ０～ＣＮと、制御信号ｃ０～ｃｎで制御されるスイッチＳＷＡ０～ＳＷＡＮとで構成される。スイッチＳＷＡ０～ＳＷＡＮは、抵抗素子ＲＤを介して電源電圧ＶＤＤから電圧を受けるノードＶｃ１とノードＶｂ１とでスイッチングする構成である。電流源Ｃ０～ＣＮは、スイッチＳＷＡ０～ＳＷＡＮと固定電圧ＶＳＳとの間に並列にそれぞれ設けられる。
【0045】
スイッチＳＷＡ０～ＳＷＡＮは、ノードＶｂ１およびＶｃ１と電流源Ｃ０～ＣＮとの間に並列にそれぞれ設けられる。
【0046】
電流源Ｃ０～ＣＮは、電流量がそれぞれ異なり、電流源Ｃ０は、２0×Ｉであり、電流源Ｃ１は、２1×Ｉ、電流源ＣＮは、２n×Ｉである。
【0047】
スイッチＳＷＡ０～ＳＷＡＮは、制御信号ｂ０～ｂｎに従って対応するスイッチＳＷＡとノードＶｂ１およびＶｃ１のいずれか一方と接続する。
【0048】
他の部分については、図１の自己バイアスカスコード回路１０の構成と同様であるため、回路構成についてのその詳細な説明については繰り返さない。
【0049】
図３を用いて、自己バイアスカスコード回路３０の動作について説明する。
電流制御型Ｄ／Ａ変換回路ＤＡＣ１は、制御信号ｂ０～ｂｎの値によってノードＶｂ１から引く電流値が変動する。制御信号ｂ０～ｂｎは、スイッチＳＷＢ０～ＳＷＢＮにも接続されているため、電流値の変動に従って可変抵抗部ＲＡ１の値も変動する。例えば、スイッチＳＷＡＮがＯＮになりノードＶｂ１から引く電流値が大きくなると、スイッチＳＷＢＮもＯＮになり可変抵抗部ＲＡ１の抵抗値が下がる構成である。
電流制御型Ｄ／Ａ変換回路ＤＡＣ１は、制御信号ｂ０～ｂｎの値によってノードＶｂ１から引く電流値が変動する。制御信号ｂ０～ｂｎは、スイッチＳＷＢ０～ＳＷＢＮにも接続されているため、電流値の変動に従って可変抵抗部ＲＡ１の値も変動する。例えば、スイッチＳＷＡＮがＯＮになりノードＶｂ１から引く電流値が大きくなると、スイッチＳＷＢＮもＯＮになり可変抵抗部ＲＡ１の抵抗値が下がる構成である。
【0050】
従って、図３の構成では、電流制御型Ｄ／Ａ変換回路ＤＡＣ１の制御信号ｂ０～ｂｎをそのまま可変抵抗部Ｒ１の制御信号として、スイッチＳＷＢ０～ＳＷＢＮに接続するだけで効果が得られる構成である。
【0051】
電流制御型Ｄ／Ａ変換回路ＤＡＣ１が、ノードＶｂ１から引く電流が大きい場合は、可変抵抗部ＲＡ１の抵抗値が小さくなり、電流制御型Ｄ／Ａ変換回路ＤＡＣ１がノードＶｂ１から引く電流が小さい場合は、可変抵抗部ＲＡ１の抵抗値が大きくなることでノードＶｂ１及びノードＶａ１の電圧の増減が抑制され、ＰＭＯＳトランジスタＰＭ１，ＰＭ３の動作点は飽和領域で維持される。
【0052】
なお、電流源Ｃ０～ＣＮそれぞれの電流値が等しい場合は、抵抗素子ｒ０～ｒｎそれぞれの抵抗値も等しくすることで、ノードＶａ１およびノードＶｂ１の電圧の増減を抑制でき、ＰＭＯＳトランジスタＰＭ１及びＰＭ３の動作点を飽和領域に維持することが容易になる。一方で、電流源Ｃ０～ＣＮで電流値に傾斜がある場合は、抵抗素子ｒ０～ｒｎの抵抗値にも傾斜をつけることで、ノードＶａ１およびノードＶｂ１の電圧の増減を抑制でき、ＰＭＯＳトランジスタＰＭ１及びＰＭ３の動作点を飽和領域に維持することが容易になる。
【0053】
これにより、ＭＯＳトランジスタの動作点を常に飽和領域に維持でき、電流精度の向上に貢献することが可能である。
【0054】
実施の形態２の変形例．
図４は、実施の形態２の変形例に従う自己バイアスカスコード回路４０の回路構成例を示す図である。
図４は、実施の形態２の変形例に従う自己バイアスカスコード回路４０の回路構成例を示す図である。
【0055】
【0056】
可変抵抗部ＲＡ＃１は、抵抗素子ｒ０～ｒｎを抵抗素子ｒ０のみにし、スイッチＳＷＢ０～ＳＷＢＮをスイッチＳＷＢのみに変更した点が異なる。スイッチＳＷＢは制御信号ｂｎによって制御される構成である。これら以外は図３で説明した自己バイアスカスコード回路３０の構成と同様であるため、その詳細な説明については繰り返さない。
【0057】
図４を用いて、自己バイアスカスコード回路４０の動作を説明する。
電流制御型Ｄ／Ａ変換回路ＤＡＣ１は制御信号ｂ０～ｂｎの値によってノードＶｂ１から引く電流値が変動する。
電流制御型Ｄ／Ａ変換回路ＤＡＣ１は制御信号ｂ０～ｂｎの値によってノードＶｂ１から引く電流値が変動する。
【0058】
ノードＶｂ１から引く電流が最も変動するのは、最上位ビットの信号である制御信号ｂｎが変化したときである。制御信号ｂｎはスイッチＳＷＢにも接続されているため、最上位ビットの変動と共に、可変抵抗部ＲＡ＃１の抵抗値が調整される。例えば、スイッチＳＷＡＮがＯＮになり、ノードＶｂ１から引く電流値が大きくなると、スイッチＳＷＢもＯＮになり可変抵抗部ＲＡ＃１の抵抗値が下がる構成である。これにより、ノードＶａ１およびノードＶｂ１の電圧の増減が抑制され、ＰＭＯＳトランジスタＰＭ１およびＰＭ３の動作点は飽和領域で維持される。細やかな抵抗値の制御が不要であれば、図４の構成を採用することが可能である。
【0059】
上記以外にも、抵抗素子ｒ０～ｒｎを並列に接続した場合でも同様に、電流制御型Ｄ／Ａ変換回路ＤＡＣ１の出力電流の変化に従って可変抵抗部ＲＡ＃１を調整すれば、ノードＶａ１およびノードＶｂ１の電圧の増減が抑制され、ＰＭＯＳトランジスタＰＭ１及びＰＭ３の動作点を飽和領域に維持することが可能である。
【0060】
これにより、ＭＯＳトランジスタの動作点を常に飽和領域に維持でき、電流精度の向上に貢献することが可能である。
【0061】
実施の形態３．
図５は、実施の形態３に従う自己バイアスカスコード回路５０の回路構成例を示す図である。
図５は、実施の形態３に従う自己バイアスカスコード回路５０の回路構成例を示す図である。
【0062】
【0063】
可変の能動負荷部ＲＡ３は、ＰＭＯＳトランジスタＰＭ５ａ，ＰＭ５＿０～ＰＭ５＿ｎ、ＰＭ６を含む。
【0064】
能動負荷を担うのはＰＭＯＳトランジスタＰＭ５ａ，ＰＭ５＿０～ＰＭ５＿ｎであり、ＰＭＯＳトランジスタＰＭ６は、ＰＭＯＳトランジスタＰＭ５ａ，ＰＭ５＿０～ＰＭ５＿ｎのバイアスを生成している。スイッチＳＷＢ０～ＳＷＢＮの各々は、ＰＭＯＳトランジスタＰＭ５＿０～ＰＭ５＿ｎの各々と並列に接続されており、制御信号ｂｎ～ｂ０で制御される。これら以外は自己バイアスカスコード回路３０と同様であるため、その詳細な説明については繰り返さない。
【0065】
図５を用いて、自己バイアスカスコード回路５０の動作を説明する。
電流制御型Ｄ／Ａ変換回路ＤＡＣ１の動作は図３の自己バイアスカスコード回路３０のＤＡＣ１と同様であり、制御信号ｂ０～ｂｎの値によってノードＶｂ１から引く電流値が変動する。制御信号ｂ０～ｂｎはスイッチＳＷＢ０～ＳＷＢＮにも接続されているため、電流値の変動に従って可変の能動負荷部Ｒ３の値も変動する。
電流制御型Ｄ／Ａ変換回路ＤＡＣ１の動作は図３の自己バイアスカスコード回路３０のＤＡＣ１と同様であり、制御信号ｂ０～ｂｎの値によってノードＶｂ１から引く電流値が変動する。制御信号ｂ０～ｂｎはスイッチＳＷＢ０～ＳＷＢＮにも接続されているため、電流値の変動に従って可変の能動負荷部Ｒ３の値も変動する。
【0066】
例えば、スイッチＳＷＡＮがＯＮになりノードＶｂ１から引く電流値が大きくなると、スイッチＳＷＢＮもＯＮになり可変の能動負荷部ＲＡ３の抵抗値が下がる構成である。従って、電流制御型Ｄ／Ａ変換回路ＤＡＣ１が引く電流が大きい場合は、可変の能動負荷部ＲＡ３の値が小さくなり、電流が小さい場合は、可変の能動負荷部ＲＡ３の値が大きくなりなることで、ノードＶａ１およびノードＶｂ１の電圧の増減が抑制され、ＰＭＯＳトランジスタＰＭ１，ＰＭ３の動作点を飽和領域で維持することが可能となる。
【0067】
これにより、ＭＯＳトランジスタの動作点を常に飽和領域に維持でき、電流精度の向上に貢献することが可能である。
【0068】
実施の形態３の変形例．
図６は、実施の形態３の変形例に従う自己バイアスカスコード回路６０の回路構成例を示す図である。図６に示されるように自己バイアスカスコード回路６０は、図５の自己バイアスカスコード回路５０と比較してＰＭＯＳトランジスタＰＭ５＿０～ＰＭ５＿ｎをＰＭＯＳトランジスタＰＭ５＿０のみに、スイッチＳＷＢ０～ＳＷＢＮをスイッチＳＷＢのみに変更した点が異なる。スイッチＳＷＢは制御信号ｂｎによって制御される構成である。これら以外は自己バイアスカスコード回路５０と同様であるため、その詳細な説明については繰り返さない。
図６は、実施の形態３の変形例に従う自己バイアスカスコード回路６０の回路構成例を示す図である。図６に示されるように自己バイアスカスコード回路６０は、図５の自己バイアスカスコード回路５０と比較してＰＭＯＳトランジスタＰＭ５＿０～ＰＭ５＿ｎをＰＭＯＳトランジスタＰＭ５＿０のみに、スイッチＳＷＢ０～ＳＷＢＮをスイッチＳＷＢのみに変更した点が異なる。スイッチＳＷＢは制御信号ｂｎによって制御される構成である。これら以外は自己バイアスカスコード回路５０と同様であるため、その詳細な説明については繰り返さない。
【0069】
図６を用いて、自己バイアスカスコード回路６０の動作を説明する。
電流制御型Ｄ／Ａ変換回路ＤＡＣ１は制御信号ｂ０～ｂｎの値によってノードＶｂ１から引く電流値が変動する。電流制御型Ｄ／Ａ変換回路ＤＡＣ１の電流が最も変動するのは、最上位ビットの信号である制御信号ｂｎが変化したときである。制御信号ｂｎはスイッチＳＷＢにも接続されているため、最上位ビットの変動と共に、可変の能動負荷部ＲＡ３が調整される。例えば、スイッチＳＷＡＮがＯＮになり、ノードＶｂ１から引く電流値が大きくなると、スイッチＳＷＢもＯＮになり可変の能動負荷部ＲＡ３の抵抗値が下がる構成である。これにより、ノードＶａ１およびノードＶｂ１の電圧の増減が抑制され、ＰＭＯＳトランジスタＰＭ１およびＰＭ３の動作点は飽和領域で維持される。細やかな可変の能動負荷部ＲＡ３の制御が不要であれば、図６の構成を採用することが可能である。
電流制御型Ｄ／Ａ変換回路ＤＡＣ１は制御信号ｂ０～ｂｎの値によってノードＶｂ１から引く電流値が変動する。電流制御型Ｄ／Ａ変換回路ＤＡＣ１の電流が最も変動するのは、最上位ビットの信号である制御信号ｂｎが変化したときである。制御信号ｂｎはスイッチＳＷＢにも接続されているため、最上位ビットの変動と共に、可変の能動負荷部ＲＡ３が調整される。例えば、スイッチＳＷＡＮがＯＮになり、ノードＶｂ１から引く電流値が大きくなると、スイッチＳＷＢもＯＮになり可変の能動負荷部ＲＡ３の抵抗値が下がる構成である。これにより、ノードＶａ１およびノードＶｂ１の電圧の増減が抑制され、ＰＭＯＳトランジスタＰＭ１およびＰＭ３の動作点は飽和領域で維持される。細やかな可変の能動負荷部ＲＡ３の制御が不要であれば、図６の構成を採用することが可能である。
【0070】
上記以外にも、可変の能動負荷であるＰＭＯＳトランジスタＰＭ５＿０～ＰＭ５＿ｎを並列に接続した場合でも同様に、電流制御型Ｄ／Ａ変換回路ＤＡＣ１の出力電流の変化に従って可変の能動負荷部ＲＡ３を調整すれば、ＰＭＯＳトランジスタＰＭ１およびＰＭ３の動作点を飽和領域に維持することが可能である。
【0071】
これにより、ＭＯＳトランジスタの動作点を常に飽和領域に維持でき、電流精度の向上に貢献することが可能である。
【0072】
実施の形態４．
図７は、実施の形態４に従う自己バイアスカスコード回路７０の回路構成例を示す図である。図７を参照して、自己バイアスカスコード回路７０は、図１の自己バイアスカスコード回路１０の可変電流源ＩＲＥＦ１を可変でない電流源ＩＲＥＦ２に変更し、制御部３０１から出力される制御信号ＶＲは可変抵抗部Ｒ１のみに出力される。その他の自己バイアスカスコード回路７０の構成は、図１の自己バイアスカスコード回路１０の構成と同様であるため、回路構成についてその詳細な説明については繰り返さない。
図７は、実施の形態４に従う自己バイアスカスコード回路７０の回路構成例を示す図である。図７を参照して、自己バイアスカスコード回路７０は、図１の自己バイアスカスコード回路１０の可変電流源ＩＲＥＦ１を可変でない電流源ＩＲＥＦ２に変更し、制御部３０１から出力される制御信号ＶＲは可変抵抗部Ｒ１のみに出力される。その他の自己バイアスカスコード回路７０の構成は、図１の自己バイアスカスコード回路１０の構成と同様であるため、回路構成についてその詳細な説明については繰り返さない。
【0073】
図７を用いて、自己バイアスカスコード回路７０の動作を説明する。
電源電圧ＶＤＤが低く、製造ばらつきによるＩＲＥＦ２のわずかな変動でもＮＭＯＳトランジスタＮＭ１及びＮＭ３の動作点が非飽和領域に入ってしまう場合、チップ製造後のテストで電流源ＩＲＥＦ２の値を評価し、その結果に応じて制御部３０１によって可変抵抗部Ｒ１の値を調整し、ノードＶａ及びノードＶｂの電圧の増減を抑制することで、ＮＭＯＳトランジスタＮＭ１及びＮＭ３の動作点が常に飽和領域になるよう制御する。
電源電圧ＶＤＤが低く、製造ばらつきによるＩＲＥＦ２のわずかな変動でもＮＭＯＳトランジスタＮＭ１及びＮＭ３の動作点が非飽和領域に入ってしまう場合、チップ製造後のテストで電流源ＩＲＥＦ２の値を評価し、その結果に応じて制御部３０１によって可変抵抗部Ｒ１の値を調整し、ノードＶａ及びノードＶｂの電圧の増減を抑制することで、ＮＭＯＳトランジスタＮＭ１及びＮＭ３の動作点が常に飽和領域になるよう制御する。
【0074】
制御部３０１は、可変抵抗部Ｒ１の構成によって、比例または反比例の制御を行うことで、可変抵抗の両端電圧の増減を抑制するものである。なお、可変抵抗部Ｒ１に用いる抵抗の２次の温度特性を打ち消す必要がある場合は、制御部３０１は２次の制御を行い、制御信号ＶＩ及びＶＲを出力する。
【0075】
可変抵抗部Ｒ１の内部については、上記の実施の形態で説明した方法で実現することが可能である。
【0076】
また、参照電流源を可変としない状態で、電源電圧が低く、わずかな参照電流のばらつきでＭＯＳトランジスタが非飽和になってしまう場合でも、抵抗値を調整することで、可変抵抗の両端電圧の増減を抑制することができ、ＭＯＳトランジスタの動作点を常に飽和領域に維持することができる。
【0077】
これにより、ＭＯＳトランジスタの動作点を常に飽和領域に維持でき、電流精度の向上に貢献することが可能である。
【0078】
今回開示された各実施の形態は、矛盾しない範囲で適宜組み合わせて実施することも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0079】
１０，２０，２０Ｐ，３０，４０，５０，６０，７０ 自己バイアスカスコード回路、１００，１００Ａ，１００Ｐ バイアス部、２００，２００Ａ ミラー部、３００，３００Ａ，３０１ 制御部、ＤＡＣ１ 電流制御型Ｄ／Ａ変換回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】