特開 2024-150290 ディジタル保護制御装置及び電流検出方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024150290

(43)【公開日】2024-10-23

(54)【発明の名称】ディジタル保護制御装置及び電流検出方法

(51)【国際特許分類】

   G01R 15/00 20060101AFI20241016BHJP

   G01R 19/00 20060101ALI20241016BHJP

【ＦＩ】

G01R15/00 500

G01R19/00 B

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023063637

(22)【出願日】2023-04-10

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317015294

【氏名又は名称】東芝エネルギーシステムズ株式会社

(74)【代理人】

【識別番号】110001092

【氏名又は名称】弁理士法人サクラ国際特許事務所

(72)【発明者】

【氏名】板垣 大樹

(72)【発明者】

【氏名】木村 達也

(72)【発明者】

【氏名】白川 紘之

(72)【発明者】

【氏名】前原 宏之

【テーマコード（参考）】

2G025

2G035

【Ｆターム（参考）】

2G025AA00

2G025AB05

2G025AC01

2G035AB02

2G035AC02

2G035AC04

2G035AC08

2G035AD10

(57)【要約】

【課題】複数のシャント抵抗を並列に接続した構成とした場合においても、正確に電流を検出することのできるディジタル保護制御装置及び電流検出方法を提供する。
【解決手段】アナログ入力を取り込み所定のアナログ量へ変換する入力部に、複数の並列に接続されたシャント抵抗を有するディジタル保護制御装置であって、前記シャント抵抗の一方の端子から引き出された複数の第１個別検出ラインと、前記シャント抵抗の他方の端子から引き出された複数の第２個別検出ラインと、前記第１個別検出ラインが合流点にて合流した第１合流検出ラインと、前記第２個別検出ラインが合流点にて合流した第２合流検出ラインと、を具備し、前記第１合流検出ラインと前記第２合流検出ラインとの電位差を測定して電流の値を検出する。
【選択図】図１

【特許請求の範囲】

【請求項1】

アナログ入力を取り込み所定のアナログ量へ変換する入力部に、複数の並列に接続されたシャント抵抗を有するディジタル保護制御装置であって、
前記シャント抵抗の一方の端子から引き出された複数の第１個別検出ラインと、
前記シャント抵抗の他方の端子から引き出された複数の第２個別検出ラインと、
前記第１個別検出ラインが合流点にて合流した第１合流検出ラインと、
前記第２個別検出ラインが合流点にて合流した第２合流検出ラインと、
を具備し、
前記第１合流検出ラインと前記第２合流検出ラインとの電位差を測定して電流の値を検出する
ことを特徴とするディジタル保護制御装置。

【請求項2】

請求項１記載のディジタル保護制御装置であって、
全ての前記シャント抵抗から、前記第１個別検出ライン及び前記第２個別検出ラインが引き出されている
ことを特徴とするディジタル保護制御装置。

【請求項3】

請求項１記載のディジタル保護制御装置であって、
前記シャント抵抗の数は、４以上の偶数であり、
半数の前記シャント抵抗から前記第１個別検出ラインが引き出され、
残りの半数の前記シャント抵抗から前記第２個別検出ラインが引き出されている
ことを特徴とするディジタル保護制御装置。

【請求項4】

請求項１乃至３のいずれか１項記載のディジタル保護制御装置であって、
プリント基板の表面側と裏面側に前記シャント抵抗を半数ずつ実装した
ことを特徴とするディジタル保護制御装置。

【請求項5】

請求項１乃至３のいずれか１項記載のディジタル保護制御装置であって、
前記第１個別検出ライン及び前記第２個別検出ラインに、抵抗素子が介挿されている
ことを特徴とするディジタル保護制御装置。

【請求項6】

複数の並列に接続されたシャント抵抗に流れる合計の電流を検出する電流検出方法であって、
前記シャント抵抗のプラス側端子からプラス側検出ラインを引き出し、これらを合流させた信号を平均信号（＋）として生成し、
前記シャント抵抗のマイナス側端子からマイナス側検出ライン引き出し、これらを合流させた信号を平均信号（－）として生成し、
前記平均信号（＋）と前記平均信号（－）の電位差を測定することで電流の値を検出する
ことを特徴とする電流検出方法。

【請求項7】

請求項６記載の電流検出方法であって、
全ての前記シャント抵抗から、前記ブラス側検出ライン及び前記マイナス側検出ラインを引き出す
ことを特徴とする電流検出方法。

【請求項8】

請求項６記載の電流検出方法であって、
前記シャント抵抗の数は、４以上の偶数であり、
半数の前記シャント抵抗から前記ブラス側検出ラインを引き出し、
残りの半数の前記シャント抵抗から前記マイナス側検出ラインを引き出す
ことを特徴とする電流検出方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、ディジタル保護制御装置及び電流検出方法に関する。

【背景技術】

【0002】

電力系統における事故の発生等を監視するディジタル保護制御装置では、電力系統から変流器などを介しての電流を入力し、Ａ／Ｄ変換した結果を元に保護制御演算などを行う。ディジタル保護制御装置で電流を検出する方法としては、鉄心型の補助ＣＴが多く用いられている。

【0003】

ディジタル保護制御装置では、幅広い範囲の電流を計測する必要があるが、補助ＣＴは鉄心の磁気特性より大電流では磁気飽和が発生し、小電流でも精度の悪化がある。この対策として、例えば特許文献１では、大電流の領域と小電流の領域のそれぞれに適した、素材の異なる鉄心をハイブリッドに構成する方法により、幅広い範囲の電流値を計測する方法を記載している。ただしこのような素材の異なる鉄心を組み合わせると構造が複雑になる傾向にあり、製造面での課題がある。

【0004】

別の方法として、シャント抵抗で検出した場合は、鉄心型の補助ＣＴを用いた場合に起きる磁気飽和が発生しないなどのメリットがある。シャント抵抗の場合、電流Ｉがシャント抵抗に流れる事によりシャント抵抗の両端にＶ＝ＲＩ（オームの法則）に従い電流に比例した電圧Ｖが発生して検出できる。

【0005】

一方、シャント抵抗にはＲ×Ｉ^２や、Ｉ×Ｖで表される電力により発熱が生じるので、大電流を測定しようとすると発熱の課題がある。シャント抵抗値Ｒを小さくすると発熱を小さくできるが、検出できる電圧が小さくなり、Ｓ／Ｎ比が悪化し、ノイズの影響を受けやすくなる課題がある。

【0006】

従って、シャント抵抗値を確保しつつ発熱に耐えられるようにするには、大型のシャント抵抗を用いたり、シャント抵抗を複数並列で用いるなどの必要がある。

【0007】

大型のシャント抵抗を用いると、大きな実装スペースが必要になる課題があるとともに、プリント基板に実装する場合、シャント抵抗が基板上の検出回路から距離が生じるため検出ラインにノイズが載りやすくなる。シャント抵抗の場合は、前述のように大きな電圧を検出することが難しいためノイズの影響を極力小さくする必要がある。

【0008】

一方、小型のシャント抵抗を複数並列に使用する構成とすると、配置の自由度も確保でき、上記の外来ノイズの課題も少なくなる。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特許第５５２５２７０号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

シャント抵抗が１つの場合は、シャント抵抗の両端から電圧を検出でき、これから電流を検出することができるが、シャント抵抗を複数並列に接続した構成とした場合、電圧をどのように検出するかが課題となる。

【0011】

例えば、図１３に示すように、プリント基板１０１に、複数（Ｎ個）のシャント抵抗１０２を実装し、配線パターン１０１ａ、１０１ｂによりこれらを並列に接続した構成として入力電流Ｉを入力した場合、複数のシャント抵抗１０２のうち代表のどれか１つだけのシャント抵抗１０２の両端の電圧で検出をしたとすると、複数のシャント抵抗１０２に流れる電流に偏りがある場合に、正確に電流が検出できなくなる。
すなわち、
Ｉ＝Ｖ／（Ｒ／Ｎ）
になるとは限らない。

【0012】

また、例えば、図１４に示すように、プリント基板１０１の、全てのシャント抵抗１０２の中央の位置（配線パターン１０１ａ、１０１ｂの中央の位置）で電圧を検出した場合も、中央付近のシャント抵抗１０２と外側付近のシャント抵抗１０２で電流に差が発生すると、電流が正しく検出できなくなる。

【0013】

例えば、シャント抵抗１０２をプリント基板１０１に実装した場合、シャント抵抗１０２の抵抗値が同じでも、プリント基板１０１への電流の入り口から各シャント抵抗１０２までの距離（配線パターン１０１ａ、１０１ｂの距離）が異なるなど、プリント基板１０１への電流の入り口から各シャント抵抗１０２までの配線パターンの抵抗値が完全にバランスしていない（図１５のｒ１～ｒＮに差がある）ことで、各シャント抵抗１０２に流れる電流に不均等が生じる。シャント抵抗１０２は、ミリオームなど抵抗値が小さい物が使われるため、周辺の接続導体の抵抗値の影響が無視できず、例えば中央付近のシャント抵抗１０２と外側のシャント抵抗１０２で電流に差が出たりする。

【0014】

例えば、図１６に示す例では、説明を分かり易くするため、単純化して２つのシャント抵抗を並列に接続した場合を示している。シャント抵抗の抵抗値が１ｍΩ、パターンの抵抗は、左右で各々０．５ｍΩ、０．７ｍΩ、で差がある場合、シャント抵抗に流れる電流は、左右で１．２：１の差があるので、左のシャント抵抗で電流を測定すると１割程度大きく電流を検出し、右のシャント抵抗で電流を測定すると１割程度小さく電流を検出してしまう。

【0015】

なお、電流の偏りがあっても、ある補正係数を掛けることで誤差を軽減することも考えられる。しかし、温度が変化したときにシャント抵抗の抵抗値の温度変動（温度係数）と、周辺の接続配線やプリント基板パターンの銅箔の抵抗値の温度変動（温度係数）に差があることで電流の偏り具合が温度により変化してしまい、補正が難しくなる。図１７は、温度変化で電流の偏り具合が変化している例を示しており、温度によりシャント抵抗の抵抗値はシャント抵抗に抵抗温度係数が小さいものを使用することで変化が小さいがパターンの抵抗値が２倍になることで、電流の偏りの比率が１．２７：１に変化している。そのため、一定の補正係数を掛けて補正している場合は、電流を正しく求めることができない。

【0016】

そこで本発明の目的は、複数のシャント抵抗を並列に接続した構成とした場合においても、正確に電流を検出することのできるディジタル保護制御装置及び電流検出方法を提供することを目的とする。

【課題を解決するための手段】

【0017】

実施形態のディジタル保護制御装置は、アナログ入力を取り込み所定のアナログ量へ変換する入力部に、複数の並列に接続されたシャント抵抗を有するディジタル保護制御装置であって、前記シャント抵抗の一方の端子から引き出された複数の第１個別検出ラインと、前記シャント抵抗の他方の端子から引き出された複数の第２個別検出ラインと、前記第１個別検出ラインが合流点にて合流した第１合流検出ラインと、前記第２個別検出ラインが合流点にて合流した第２合流検出ラインと、を具備し、前記第１合流検出ラインと前記第２合流検出ラインとの電位差を測定して電流の値を検出することを特徴とする。

【0018】

実施形態の電流検出方法は、複数の並列に接続されたシャント抵抗に流れる合計の電流を検出する電流検出方法であって、前記シャント抵抗のプラス側端子からプラス側検出ラインを引き出し、これらを合流させた信号を平均信号（＋）として生成し、前記シャント抵抗のマイナス側端子からマイナス側検出ライン引き出し、これらを合流させた信号を平均信号（－）として生成し、前記平均信号（＋）と前記平均信号（－）の電位差を測定することで電流の値を検出することを特徴とする。

【発明の効果】

【0019】

本発明によれば、複数のシャント抵抗を並列に接続した構成とした場合においても、正確に電流を検出することのできるディジタル保護制御装置及び電流検出方法を提供することができる。

【図面の簡単な説明】

【0020】

【図1】第１実施形態に係るディジタル保護制御装置の要部構成を模式的に示す図。

【図2】第１実施形態の回路構成を示す回路図。

【図3】第１実施形態の測定原理を説明するための回路図。

【図4】第１実施形態に係るディジタル保護制御装置の変形例の要部構成を模式的に示す図。

【図5】シャント抵抗の抵抗値が違う場合を説明するための回路図。

【図6】第２実施形態に係るディジタル保護制御装置の要部構成を模式的に示す図。

【図7】第２実施形態の回路構成を示す回路図。

【図8】シャント抵抗に流れる電流が一致しない場合の両端の電位の関係を示す図。

【図9】第３実施形態に係るディジタル保護制御装置の要部構成を模式的に示す図。

【図10】第４実施形態に係るディジタル保護制御装置の要部構成を模式的に示す図。

【図11】第５実施形態に係るディジタル保護制御装置の要部構成を模式的に示す図。

【図12】第６実施形態に係るディジタル保護制御装置の要部構成を模式的に示す図。

【図13】従来技術の問題点を説明するための基板の構成を模式的に示す図。

【図14】従来技術の問題点を説明するための基板の構成を模式的に示す図。

【図15】従来技術の問題点を説明するための回路図。

【図16】従来技術の問題点を説明するための回路図。

【図17】従来技術の問題点を説明するための回路図。

【発明を実施するための形態】

【0021】

以下、実施形態に係るディジタル保護制御装置及び電流検出方法について、図面を参照して説明する。

【0022】

（第１実施形態）
図１は、第１実施形態に係るディジタル保護制御装置の要部構成を模式的に示す図である。すなわち、図１は、第１実施形態に係るディジタル保護制御装置において、電力系統からのアナログ入力を取り込み所定のアナログ量へ変換する入力部の構成を模式的に示すものである。なお、各図において、対応する部分には同一の符号を付して重複した説明は省略する。

【0023】

図１に示すように、プリント基板１０１上には、複数のシャント抵抗１０２が実装されている。これらのシャント抵抗１０２は、それぞれ一方の端子が配線パターン１０１ａに接続され、他方の端子が配線パターン１０１ｂに接続されることによって、電気的に並列に接続されている。

【0024】

また、これらのシャント抵抗１０２の各々の両方の端子から、個別検出ライン１０３ａ、個別検出ライン１０３ｂが引き出されている。これらの個別検出ライン１０３ａ、１０３ｂは、例えば、プリント基板１０１に形成された配線パターン等によって構成することができる。これらの個別検出ライン１０３ａ、１０３ｂは、夫々合流点１０４ａ、１０４ｂにて合流され、夫々１本の合流検出ライン１０５ａ、１０５ｂとされている。また、各個別検出ライン１０３ａ、１０３ｂのシャント抵抗１０２から合流点１０４ａ、１０４ｂまでの抵抗値は同じになるように設定されている（配線パターンの長さや太さを同じにする等で設定されている。）。

【0025】

なお、図１に示す例では、全てのシャント抵抗１０２をプリント基板１０１上の同一面内に配置しているが、例えば、後述するように半分のシャント抵抗１０２はプリント基板１０１の表面、その他のシャント抵抗１０２はプリント基板１０１の裏面に実装するなど、様々な構成とすることが可能である。

【0026】

図２は、上記構成の第１実施形態の回路構成を示す図である。第１実施形態において、図２に示すように、入力電流Ｉがあった場合、Ｎ個の並列のシャント抵抗１０２の電流に分流されるが、入力電流Ｉの入力点と各シャント抵抗１０２までの間の回路の抵抗値ｒ１～ｒＮが等しく無く、Ｉ１～ＩＮが等しくならないとする。なお、図２において、右側に示すｒは、個別検出ライン１０３ａ、１０３ｂのシャント抵抗１０２から合流点１０４ａ、１０４ｂまでの電気抵抗（（検出抵抗）配線パターンの抵抗や、抵抗器などが入っている場合はその分も含む）を示す。また、図２においてＶは各点の電位を示す。また、シャント抵抗１０２の抵抗値Ｒと、上記検出抵抗ｒとの関係は、Ｒ＜＜ｒであり、検出抵抗ｒに流れる電流はＩに対して十分小さく無視できる、つまりＩ１、Ｉ２、…ＩＮは検出抵抗ｒには流れ込まないものとする。

【0027】

各シャント抵抗１０２では以下が成り立つ。
Ｉ１＝（Ｖｐ１－Ｖｎ１）／Ｒ
Ｉ２＝（Ｖｐ２－Ｖｎ２）／Ｒ
…
Ｉｎ＝（Ｖｐｎ－Ｖｎｎ）／Ｒ
上の式を足すと、
Ｉ１＋Ｉ２＋…＋Ｉｎ
＝｛（Ｖｐ１＋Ｖｐ２＋…＋Ｖｐｎ）－（Ｖｎ１＋Ｖｎ２＋…＋Ｖｎｎ）｝／Ｒ
上記より
Ｉ＝｛（Ｖｐ１＋Ｖｐ２＋…＋Ｖｐｎ）－（Ｖｎ１＋Ｖｎ２＋…＋Ｖｎｎ）｝／Ｒ
…（１）

【0028】

個別検出ライン１０３ａ、１０３ｂ等の回路については、合流点１０４ａ、１０４ｂ以降に接続される回路（Ａ／Ｄ変換回路など）のインピーダンスは十分高いものとすると下記が成り立つ
（Ｖｐ１－Ｖｐ）／ｒ＋（Ｖｐ２－Ｖｐ）／ｒ＋…＋（Ｖｐｎ－Ｖｐ）／ｒ＝０
…（２）
（Ｖｎ１－Ｖｎ）／ｒ＋（Ｖｎ２－Ｖｎ）／ｒ＋…＋（Ｖｎｎ－Ｖｎ）／ｒ＝０
…（３）
上記より、
（Ｖｐ１＋Ｖｐ２＋…＋Ｖｐｎ）＝Ｖｐ・Ｎ…（４）
（Ｖｎ１＋Ｖｎ２＋…＋Ｖｎｎ）＝Ｖｎ・Ｎ…（５）
上記より、
（Ｖｐ１＋Ｖｐ２＋…＋Ｖｐｎ）／Ｎ＝Ｖｐ
（Ｖｎ１＋Ｖｎ２＋…＋Ｖｎｎ）／Ｎ＝Ｖｎ
つまりＶｐとＶｎは各シャント抵抗１０２の両端の電位の平均になることが分かる。
従って、これ以降はＶｐを平均信号（＋）、Ｖｎを平均信号（－）と呼ぶこととする。

【0029】

（１）（４）（５）式より
Ｉ＝（Ｖｐ－Ｖｎ）・Ｎ／Ｒ
＝（Ｖｐ－Ｖｎ）／（Ｒ／Ｎ）…（６）
となるため、検出電圧Ｖｐ－Ｖｎをシャント抵抗の並列抵抗値Ｒ／Ｎで割ることで合計電流Ｉを求めることができ、Ｎ本のシャント抵抗を流れる電流にいかなるアンバランスがあっても電流値を正しく求めることができる。

【0030】

なお、上の計算では各シャント抵抗１０２から合流点１０４ａ、１０４ｂまでの抵抗値（検出抵抗）をすべて等しい値ｒとしたが、実際にはばらつきや差が生ずることがある。各シャント抵抗１０２から合流点１０４ａ、１０４ｂまでの抵抗値に差がある場合の計算を以下に示す。

【0031】

例えば、図１に示すように、シャント抵抗１０２がＮ個あり、１番目（図の一番左）のシャント抵抗１０２のＶｐ１（図２参照。）を検出している個別検出ライン１０３ａの抵抗がｒ×（１＋ε）にずれていたとする。この場合は（２）式に対応する式として、最初の項を変更した以下の式が成立する。
（Ｖｐ１－Ｖｐ）／ｒ（１＋ε）＋（Ｖｐ２－Ｖｐ）／ｒ＋…＋（Ｖｐｎ－Ｖｐ）／ｒ
＝０
上記と、１／（１＋ε）≒１－εより
（Ｖｐ１－Ｖｐ）（１‐ε）＋（Ｖｐ２－Ｖｐ）＋…＋（Ｖｐｎ－Ｖｐ）≒０
（Ｖｐ１－Ｖｐ）＋（Ｖｐ２－Ｖｐ）＋… ＋（Ｖｐｎ－Ｖｐ）－（Ｖｐ１－Ｖｐ）ε
≒０
（Ｖｐ１＋Ｖｐ２＋…＋Ｖｐｎ）－（Ｖｐ１－Ｖｐ）ε≒Ｖｐ・Ｎ
これと（５）式より
（Ｖｐ１＋Ｖｐ２＋…＋Ｖｐｎ）－（Ｖｎ１＋Ｖｎ２＋…＋Ｖｎｎ）
－（Ｖｐ１－Ｖｐ）ε≒Ｖｐ・Ｎ－Ｖｎ・Ｎ
これと（１）式より
ＩＲ－（Ｖｐ１－Ｖｐ）ε≒（Ｖｐ－Ｖｎ）・Ｎ
Ｉ－（Ｖｐ１／Ｒ－Ｖｐ／Ｒ）ε≒（Ｖｐ－Ｖｎ）・Ｎ／Ｒ
ここで、Ｖｐ１≒（Ｖｐ１－Ｖｎ１）／２、Ｖｐ≒（Ｖｐ－Ｖｎ）／２とすると、
Ｉ－（（Ｖｐ１－Ｖｎ１）／Ｒ－（Ｖｐ－Ｖｎ）／Ｒ）ε／２≒（Ｖｐ－Ｖｎ）・Ｎ／Ｒ
ここで（Ｖｐ１－Ｖｎ１）/Ｒ＝Ｉ１である。また、εや各シャント抵抗の電流の偏りが極端に大きくなければ（６）式がここでも近似的に成り立つものとして、（Ｖｐ－Ｖｎ）／Ｒ≒Ｉ／Ｎとすると、
Ｉ－（Ｉ１－Ｉ／Ｎ）ε／２≒（Ｖｐ－Ｖｎ）／（Ｒ／Ｎ） …（７）
が成り立つ。

【0032】

上式から言えるのは、右辺の式で電流を算出するが、シャント抵抗１個あたりの平均電流に対する１番目の抵抗に流れる電流の偏差にε／２をかけたものが、実際の電流Ｉとの誤差に近くなることを示している。

【0033】

上記について実際の例で確認してみる。図３に示すように、簡単にシャント抵抗が２本並列（各々１ｍΩ）に接続された場合で、左側の抵抗からＶｐ１を検出する個別検出ラインの抵抗のみずれているケースを考える。２つのシャント抵抗の抵抗値は同じだが、左のシャント抵抗に１．２Ａ、右のシャント抵抗に１Ａ、合計２．２Ａ流れていたとする。この場合、
Ｖｐ１－Ｖｎ１＝１．２Ａ×１ｍΩ＝１．２ｍＶ
Ｖｐ２－Ｖｎ２＝１Ａ×１ｍΩ＝１ｍＶ
正負均等で、Ｖｐ１＝０．６ｍＶ、Ｖｐ２＝０．５ｍＶ、Ｖｎ１＝－０．６ｍＶ、Ｖｎ２＝－０．５ｍＶになったとする。

【0034】

まず、個別検出ラインの抵抗がずれていない場合を考える。
この場合、ＶｐはＶｐ１とＶｐ２を平均した電圧、ＶｎはＶｎ１とＶｎ２を平均した電圧になるので、Ｖｐ＝０．５５ｍＶ、Ｖｎ＝－０．５５ｍＶ、になる。
電流は、
（Ｖｐ－Ｖｎ）／（１ｍΩ／２）
＝（０．５５ｍＶ－（－０．５５ｍＶ））／０．５ｍΩ）＝２．２Ａ
となり、正しい値が求められる。

【0035】

次に、図３に示すように、個別検出ラインの抵抗が、ε＝０．１ずれている場合（１０％ずれている場合）を考える。この場合は、
（Ｖｐ１－Ｖｐ）／１．１ｒ＋（Ｖｐ２－Ｖｐ）／ｒ＝０
Ｖｐ＝（Ｖｐ１／１．１＋Ｖｐ２）／（１／１．１＋１）
＝（０．６ｍＶ／１．１＋０．５ｍＶ）／（１／１．１＋１）≒０．５４７６２ｍＶ
電流は、
（Ｖｐ－Ｖｎ）／（１ｍΩ／２）
＝（０．５４７６２ｍＶ－（－０．５５ｍＶ））／０．５ｍΩ）＝２．１９５２Ａ
つまり約０．００５Ａ（合計電流の０．２％）小さく測定されることになる。

【0036】

０．００５Ａの誤差は、（７）式で２本のシャント抵抗の平均電流１．１Ａからの偏差０．１Ａに対して、ε／２＝５％を掛けたもの（０．００５Ａ）と等しいので、計算通りになっている。なお、上記は＋側の個別検出ラインについて検討したが、－側の個別検出ラインも考えて２倍の誤差が発生したとすると、合計電流の測定誤差は約０．４％の誤差になる。

【0037】

以上のように、個別検出ラインの抵抗に誤差がある場合でも、１つの代表のシャント抵抗で測定した場合よりも誤差を小さくすることができる。

【0038】

本実施形態の場合、シャント抵抗１０２を流れる電流にアンバランスがあっても良いので、例えば、図４に示すように、プリント基板１０１への電流の流入口（図４のＡ，Ｂ）は、各シャント抵抗１０２から等距離の位置に配置したりする必要はなくなる。例えば図４のようにシャント抵抗１０２が図の左右に並列に並んでいるケースで、シャント抵抗１０２の列の左方向に電流の流入口（Ａ，Ｂ）を配置することもできる。この例では、左側のシャント抵抗１０２の方が、右側のシャント抵抗１０２より流れる電流が大きくなるが、電流を正しく求めることができる。なお、図４は一例を示すものであり、図４に示す例の他、電流の流入口は、様々な位置に配置することが可能である。このように、シャント抵抗１０２を並列にした場合に、電流の分布が不均一でも正しく電流を測定することができるので、シャント抵抗周辺回路の配置の自由度も高くなる。

【0039】

上記の説明では、並列に配列したシャント抵抗１０２の抵抗値が同じ抵抗値Ｒである場合について説明したが、抵抗値が違う場合にも適用することができる。例えば、図５に示すように、Ｎ個のシャント抵抗１０２の値が、ａ１・Ｒ、ａ２・Ｒ、…ａｎ・Ｒであったとする。この場合はシャント抵抗１０２の抵抗値が他より大きいほど、同じ電流が流れた時に生ずる電圧が他のシャント抵抗１０２より大きくなるので、同じ電流が流れたときにＶｐとＶｎに与える影響が同じになるように、各個別検出ライン１０３ａ、１０３ｂの抵抗値の比を、個別検出ライン１０３ａ、１０３ｂと接続しているシャント抵抗１０２の抵抗値の比と同じように設定することで対応することができる。

【0040】

この場合（２）（３）式に対応する式は以下のようになる。
（Ｖｐ１－Ｖｐ）／（ａ１・ｒ）＋（Ｖｐ２－Ｖｐ）／（ａ２・ｒ）＋
…＋（Ｖｐｎ－Ｖｐ）／（ａｎ・ｒ）＝０…（８）
（Ｖｎ１－Ｖｎ）／（ａ１・ｒ）＋（Ｖｎ２－Ｖｎ）／（ａ２・ｒ）＋
…＋（Ｖｎｎ－Ｖｎ）／（ａｎ・ｒ）＝…（９）
上記より
Ｖｐ１／ａ１＋Ｖｐ２／ａ２＋…＋Ｖｐｎ／ａｎ
＝Ｖｐ（１／ａ１＋１／ａ２＋…＋１／ａｎ） …（１０）
Ｖｎ１／ａ１＋Ｖｎ２／ａ２＋…＋Ｖｎｎ／ａｎ
＝Ｖｎ（１／ａ１＋１／ａ２＋… ＋１／ａｎ） …（１１）
各シャント抵抗において以下が成り立つ。
Ｉ１＝（Ｖｐ１－Ｖｎ１）／（ａ１・Ｒ）
Ｉ２＝（Ｖｐ２－Ｖｎ２）／（ａ２・Ｒ）
…
Ｉｎ＝（Ｖｐｎ－Ｖｎｎ）／（ａｎ・Ｒ）
上記を足すと、左辺は全シャント抵抗に流れる合計電流になるので
Ｉ＝｛Ｖｐ１／（ａ１・Ｒ）＋Ｖｐ２／（ａ２・Ｒ）＋…＋Ｖｐｎ／（ａｎ・Ｒ）｝
－｛Ｖｎ１／（ａ１・Ｒ）＋Ｖｎ２／（ａ２・Ｒ）＋…＋ｖｎｎ／（ａｎ・Ｒ）｝
＝（Ｖｐ１／ａ１＋Ｖｐ２／ａ２＋…＋Ｖｐｎ／ａｎ）／Ｒ
－（Ｖｎ１／ａ１＋Ｖｎ２／ａ２＋…＋Ｖｎｎ／ａｎ）／Ｒ …（１２）
上式と（１０）（１１）式より、
Ｉ＝Ｖｐ（１／ａ１＋１／ａ２＋…＋１／ａｎ）／Ｒ
－Ｖｎ（１／ａ１＋１／ａ２+…+１／ａｎ）／Ｒ
＝（Ｖｐ－Ｖｎ）／｛Ｒ／（１／ａ１＋１／ａ２＋… ＋１／ａｎ）｝…（１３）
ここで、Ｒ／（１／ａ１＋１／ａ２＋…＋１／ａｎ）は、全てのシャント抵抗１０２の並列抵抗値になるので、平均信号のＶｐとＶｎの差分を並列抵抗値で割ることで合計電流Ｉを求めることができる。

【0041】

つまり、並列のシャント抵抗１０２は、同じ抵抗値には限らず使用は可能で、検出抵抗の比を、検出対称のシャント抵抗１０２の抵抗値の比と同じにすれば、シャント抵抗１０２の値が全て等しい時と同じ計算方法で合計の電流を求めることができる。

【0042】

（第２実施形態）
次に、図６、図７を参照して、第２実施形態について説明する。第１実施形態では、複数のシャント抵抗１０２の全てから個別検出ライン１０３ａ、１０３ｂ（検出線）を引き出していたが、第２実施形態では、図６に示すように、半数のシャント抵抗１０２から＋側の個別検出ライン１０３ａを引き出し、残り半分のシャント抵抗１０２から－側の個別検出ライン１０３ｂ信号を引き出す。

【0043】

図７の回路図を参照して、例えば、シャント抵抗１０２が４本の場合について説明する。第１実施形態で説明したのと同様に、ＶｐとＶｎは下記になる。
Ｖｐ＝（Ｖｐ２＋Ｖｐ３）／２ …（１４）
Ｖｎ＝（Ｖｎ１＋Ｖｎ４）／２ …（１５）
ここで、同各部の電位関係を考えたとき、各シャント抵抗１０２に流れる電流が完全に一致しないことで各シャント抵抗１０２の両端の電位は異なるが、各シャント抵抗１０２のプラス側の電位とマイナス側の電位は、図８に示すように、Ｖ０を中心として上下対称の電位になる。

【0044】

（１４）式、（１５）式と、図８の関係より、下記のように変形できる。
Ｖｐ－Ｖｎ＝（－Ｖｎ１＋Ｖｐ２＋Ｖｐ３－Ｖｎ４）／２
＝｛（Ｖ０－Ｖｎ１）＋（Ｖｐ２－Ｖ０）＋（Ｖｐ３－Ｖ０）＋（Ｖ０－Ｖｎ４）｝／２
＝｛（Ｖｐ１－Ｖｎ１）／２＋（Ｖｐ２－Ｖｎ２）／２＋（Ｖｐ３－Ｖｎ３）／２
＋（Ｖｐ４－Ｖｎ４）／２｝／２
＝（Ｉ１・Ｒ／２＋Ｉ２・Ｒ／２＋Ｉ３・Ｒ／２＋Ｉ４・Ｒ／２）／４
＝ＩＲ／４
上記より、Ｉ＝（Ｖｐ－Ｖｎ）／（Ｒ／４）となり、
検出電圧（Ｖｐ－Ｖｎ）を並列抵抗値（Ｒ／４）で割ることで合計の電流値を求めることができ、４本のシャント抵抗１０２を流れる電流にいかなるアンバランスがあっても電流値を正しく求めることができる。

【0045】

なお、シャント抵抗１０２のプラス側の電位とマイナス側の電位は各シャント抵抗１０２で完全にＶ０を中心に上下対称にならず、誤差があったとすると、その誤差に比例して電流の測定結果に誤差が生ずるが、電流の測定結果を使用するアプリケーションで要求される誤差よりも小さければ使用可能である。

【0046】

ここでは＋側の個別検出ライン１０３ａは、Ｖｐ２とＶｐ３、－側の個別検出ライン１０３ｂは、Ｖｎ１とＶｎ４から取ったが、＋側の個別検出ライン１０３ａを、Ｖｐ１とＶｐ２、－側の個別検出ライン１０３ｂを、Ｖｎ３とＶｎ４から取ることも可能である。また、ここではシャント抵抗１０２が４本の場合について説明したが、６本や８本以上などこれより多い場合でも、シャント抵抗１０２の数が偶数の場合同様の考え方で適用することが可能である。

【0047】

以上のように。第２実施形態では、引き出し線（個別検出ライン１０３ａ、１０３ｂ）等の回路の数を半分にすることができる効果がある。これによりコストやスペースの削減、引き出し線の不具合発生の可能性を低減することができる効果がある。

【0048】

（第３実施形態）
次に、図９を参照して、第３実施形態について説明する。本第３実施形態は、第２実施形態において、シャント抵抗１０２の配置を変えたものである。すなわち、４つのシャント抵抗１０２のうち、Ｒ１、Ｒ２はプリント基板１０１の表面側、Ｒ３，Ｒ４はプリント基板１０１の裏面側に配置している。また、プリント基板１０１の表面側にあるシャント抵抗１０２では－側の信号（個別検出ライン１０３ｂ）のみ引き出し、プリント基板１０１の裏面側にあるシャント抵抗１０２では＋側の信号（個別検出ライン１０３ａ）のみ引き出している。

【0049】

本第３実施形態では、第１実施形態及び第２実施形態の作用効果に加えて、プリント基板１０１の裏表両面実装の活用により、スペースの削減の効果を得ることができる。

【0050】

（第４実施形態）
次に、図１０～１２を参照して、第４実施形態について説明する。本第４実施形態では、図１０～１２に示すように、上述した第１実施形態、第２実施形態、第３実施形態において、各個別検出ライン１０３ａ、１０３ｂに抵抗素子１０６を介挿している。作用、効果としては、第１乃至第３実施形態のようにプリント基板１０１の回路パターンのみで個別検出ライン１０３ａ、１０３ｂを構成した場合は回路パターンの製造誤差によって各個別検出ライン１０３ａ、１０３ｂの抵抗値にばらつきが生ずる場合がある。そして、個別検出ライン１０３ａ、１０３ｂの抵抗値の誤差があると第１実施形態で説明したような電流検出誤差が生ずるが、プリント基板１０１の回路パターンより抵抗値の大きい抵抗素子１０６を入れると各個別検出ライン１０３ａ、１０３ｂの抵抗値のばらつきを抑えて正確に電流を検出することが可能になる。

【0051】

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0052】

１０１……プリント基板、１０１ａ，１０１ｂ……配線パターン、１０２……シャント抵抗、１０３ａ，１０３ｂ……個別検出ライン、４……合流点、１０５ａ，１０５ｂ……合流検出ライン、１０６……抵抗素子。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】