知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024150355
(43)【公開日】2024-10-23
(54)【発明の名称】高周波モジュール及び通信装置
(51)【国際特許分類】
H04B 1/38 20150101AFI20241016BHJP
H04B 1/00 20060101ALI20241016BHJP
H03H 7/46 20060101ALI20241016BHJP
【ＦＩ】
H04B1/38
H04B1/00 260
H03H7/46 A
【審査請求】未請求
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2023063749
(22)【出願日】2023-04-10
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110002527
【氏名又は名称】弁理士法人北斗特許事務所
(72)【発明者】
【氏名】早川 昌志
【テーマコード（参考）】
5K011
【Ｆターム（参考）】
5K011DA01
5K011DA27
5K011EA06
5K011JA01
5K011KA01
5K011KA18
(57)【要約】
【課題】通信損失の抑制と小型化とを両立できる高周波モジュールを提供する。
【解決手段】高周波モジュール１は、スイッチ回路６、第１アンテナ端子５ａ、第２アンテナ端子５ｂ、整合回路８、第１フィルタ９及び第２フィルタ１０を備える。スイッチ回路６は、第１～第４端子６ａ～６ｄを有する。第１アンテナ端子５ａは、第１信号経路Ｋ１を介して第１端子６ａに接続される。第２アンテナ端子５ｂは、第２信号経路Ｋ２を介して第２端子６ｂに接続される。整合回路８は、第１信号経路Ｋ１と第２信号経路Ｋ２との間に接続される。第１フィルタ９は、第３端子６ｃに接続される。第２フィルタ１０は、第４端子６ｄに接続される。第１端子６ａ及び第２端子６ｂのうちの一方の端子が第３端子６ｃ又は第４端子６ｄに接続される場合、第１端子６ａ及び第２端子６ｂのうちの他方の端子は、グランドに接続される。
【選択図】図１
【解決手段】高周波モジュール１は、スイッチ回路６、第１アンテナ端子５ａ、第２アンテナ端子５ｂ、整合回路８、第１フィルタ９及び第２フィルタ１０を備える。スイッチ回路６は、第１～第４端子６ａ～６ｄを有する。第１アンテナ端子５ａは、第１信号経路Ｋ１を介して第１端子６ａに接続される。第２アンテナ端子５ｂは、第２信号経路Ｋ２を介して第２端子６ｂに接続される。整合回路８は、第１信号経路Ｋ１と第２信号経路Ｋ２との間に接続される。第１フィルタ９は、第３端子６ｃに接続される。第２フィルタ１０は、第４端子６ｄに接続される。第１端子６ａ及び第２端子６ｂのうちの一方の端子が第３端子６ｃ又は第４端子６ｄに接続される場合、第１端子６ａ及び第２端子６ｂのうちの他方の端子は、グランドに接続される。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１端子、第２端子、第３端子及び第４端子を有するスイッチ回路と、
第１信号経路を介して前記第１端子に接続される第１アンテナ端子と、
第２信号経路を介して前記第２端子に接続される第２アンテナ端子と、
前記第１信号経路と前記第２信号経路との間に接続される整合回路と、
前記第３端子に接続され、前記第１信号経路及び前記第２信号経路のうちの一方の経路と接続可能に構成される第１フィルタと、
前記第４端子に接続され、前記第１信号経路及び前記第２信号経路のうちの他方の経路と接続可能に構成される第２フィルタと、を備え、
前記第１端子及び前記第２端子はそれぞれ、前記第３端子、前記第４端子及びグランドと選択的に接続可能に構成され、
前記第１端子及び前記第２端子のうちの一方の端子が前記第３端子又は前記第４端子に接続される場合、前記第１端子及び前記第２端子のうちの他方の端子は、前記グランドに接続される、
高周波モジュール。
第１信号経路を介して前記第１端子に接続される第１アンテナ端子と、
第２信号経路を介して前記第２端子に接続される第２アンテナ端子と、
前記第１信号経路と前記第２信号経路との間に接続される整合回路と、
前記第３端子に接続され、前記第１信号経路及び前記第２信号経路のうちの一方の経路と接続可能に構成される第１フィルタと、
前記第４端子に接続され、前記第１信号経路及び前記第２信号経路のうちの他方の経路と接続可能に構成される第２フィルタと、を備え、
前記第１端子及び前記第２端子はそれぞれ、前記第３端子、前記第４端子及びグランドと選択的に接続可能に構成され、
前記第１端子及び前記第２端子のうちの一方の端子が前記第３端子又は前記第４端子に接続される場合、前記第１端子及び前記第２端子のうちの他方の端子は、前記グランドに接続される、
高周波モジュール。
【請求項2】
第１端子、第２端子、第３端子及び第４端子を有するスイッチ回路と、
第１信号経路を介して前記第１端子に接続される第１増幅回路と、
第２信号経路を介して前記第２端子に接続される第２増幅回路と、
前記第１信号経路と前記第２信号経路との間に接続される整合回路と、
前記第３端子に接続され、前記第１信号経路及び前記第２信号経路のうちの一方の経路と接続可能に構成される第１フィルタと、
前記第４端子に接続され、前記第１信号経路及び前記第２信号経路のうちの他方の経路と接続可能に構成される第２フィルタと、を備え、
前記第１端子及び前記第２端子はそれぞれ、前記第３端子、前記第４端子及びグランドと選択的に接続可能に構成され、
前記第１端子及び前記第２端子のうちの一方の端子が前記第３端子又は前記第４端子に接続される場合、前記第１端子及び前記第２端子のうちの他方の端子は、前記グランドに接続される、
高周波モジュール。
第１信号経路を介して前記第１端子に接続される第１増幅回路と、
第２信号経路を介して前記第２端子に接続される第２増幅回路と、
前記第１信号経路と前記第２信号経路との間に接続される整合回路と、
前記第３端子に接続され、前記第１信号経路及び前記第２信号経路のうちの一方の経路と接続可能に構成される第１フィルタと、
前記第４端子に接続され、前記第１信号経路及び前記第２信号経路のうちの他方の経路と接続可能に構成される第２フィルタと、を備え、
前記第１端子及び前記第２端子はそれぞれ、前記第３端子、前記第４端子及びグランドと選択的に接続可能に構成され、
前記第１端子及び前記第２端子のうちの一方の端子が前記第３端子又は前記第４端子に接続される場合、前記第１端子及び前記第２端子のうちの他方の端子は、前記グランドに接続される、
高周波モジュール。
【請求項3】
実装基板を更に備え、
前記スイッチ回路は、前記第１端子と接続及び非接続の切り替えが可能に接続されるグランド端子を更に有し、
前記整合回路は、前記実装基板の厚さ方向からの平面視で、前記第１アンテナ端子又は前記スイッチ回路と重なり、
前記グランド端子は、前記第１端子と隣接している、
請求項１に記載の高周波モジュール。
前記スイッチ回路は、前記第１端子と接続及び非接続の切り替えが可能に接続されるグランド端子を更に有し、
前記整合回路は、前記実装基板の厚さ方向からの平面視で、前記第１アンテナ端子又は前記スイッチ回路と重なり、
前記グランド端子は、前記第１端子と隣接している、
請求項１に記載の高周波モジュール。
【請求項4】
実装基板を更に備え、
前記整合回路は、前記実装基板の厚さ方向からの平面視で、前記スイッチ回路と隣接している、
請求項１に記載の高周波モジュール。
前記整合回路は、前記実装基板の厚さ方向からの平面視で、前記スイッチ回路と隣接している、
請求項１に記載の高周波モジュール。
【請求項5】
前記第１端子及び前記第２端子は、前記実装基板の厚さ方向からの平面視で、前記スイッチ回路の内部における前記整合回路の側に配置されている、
請求項４に記載の高周波モジュール。
請求項４に記載の高周波モジュール。
【請求項6】
前記整合回路は、前記第１信号経路と前記第２信号経路との間に接続されるインダクタを含む、
請求項１～５のいずれか１項に記載の高周波モジュール。
請求項１～５のいずれか１項に記載の高周波モジュール。
【請求項7】
前記整合回路は、前記第１信号経路と前記第２信号経路との間に接続されるキャパシタを含む、
請求項１～５のいずれか１項に記載の高周波モジュール。
請求項１～５のいずれか１項に記載の高周波モジュール。
【請求項8】
前記整合回路は、前記第１信号経路と前記第２信号経路との間に接続されており、互いに並列に接続されるインダクタ及びキャパシタを含む、
請求項１～５のいずれか１項に記載の高周波モジュール。
請求項１～５のいずれか１項に記載の高周波モジュール。
【請求項9】
前記整合回路は、前記第１信号経路と前記第２信号経路との間に接続されており、互いに直列に接続されるインダクタ及びキャパシタを含む、
請求項１～５のいずれか１項に記載の高周波モジュール。
請求項１～５のいずれか１項に記載の高周波モジュール。
【請求項10】
前記整合回路は、前記第１信号経路と前記グランドとの間に接続されるキャパシタを更に備える、
請求項６に記載の高周波モジュール。
請求項６に記載の高周波モジュール。
【請求項11】
前記整合回路は、前記第１信号経路に直列に接続されるインダクタを更に備える、
請求項６に記載の高周波モジュール。
請求項６に記載の高周波モジュール。
【請求項12】
前記整合回路は、前記実装基板においてパターンで形成されるインダクタを含む、
請求項３～５のいずれか１項に記載の高周波モジュール。
請求項３～５のいずれか１項に記載の高周波モジュール。
【請求項13】
前記第３端子及び前記第４端子はそれぞれ、前記第１端子、前記第２端子及び前記グランドと選択的に接続可能に構成され、
前記第３端子及び前記第４端子のうちの一方の端子が前記第１端子又は前記第２端子に接続される場合、前記第３端子及び前記第４端子のうちの他方の端子は、前記グランドに接続される、
請求項１～５のいずれか１項に記載の高周波モジュール。
前記第３端子及び前記第４端子のうちの一方の端子が前記第１端子又は前記第２端子に接続される場合、前記第３端子及び前記第４端子のうちの他方の端子は、前記グランドに接続される、
請求項１～５のいずれか１項に記載の高周波モジュール。
【請求項14】
前記スイッチ回路は、
前記第１端子及び前記第２端子と接続及び非接続が切り替え可能に接続される第１グランド端子と、
前記第３端子及び前記第４端子と接続及び非接続が切り替え可能に接続される第２グランド端子と、
前記第１端子、前記第２端子、前記第１グランド端子及び前記第２グランド端子が配置された基板と、を更に有し、
前記基板の厚さ方向からの平面視で、
前記第１端子と前記第１グランド端子との距離を第１距離とし、
前記第１端子と前記第２グランド端子との距離を第２距離とし、
前記第１距離は、前記第２距離よりも短い、
請求項１～５のいずれか１項に記載の高周波モジュール。
前記第１端子及び前記第２端子と接続及び非接続が切り替え可能に接続される第１グランド端子と、
前記第３端子及び前記第４端子と接続及び非接続が切り替え可能に接続される第２グランド端子と、
前記第１端子、前記第２端子、前記第１グランド端子及び前記第２グランド端子が配置された基板と、を更に有し、
前記基板の厚さ方向からの平面視で、
前記第１端子と前記第１グランド端子との距離を第１距離とし、
前記第１端子と前記第２グランド端子との距離を第２距離とし、
前記第１距離は、前記第２距離よりも短い、
請求項１～５のいずれか１項に記載の高周波モジュール。
【請求項15】
前記スイッチ回路は、
前記第１端子及び前記第２端子と接続及び非接続が切り替え可能に接続される第１グランド端子と、
前記第３端子及び前記第４端子と接続及び非接続が切り替え可能に接続される第２グランド端子と、
前記第１端子、前記第２端子、前記第１グランド端子及び前記第２グランド端子が配置された基板と、を更に有し、
前記基板の厚さ方向からの平面視で、
前記第１端子と前記第１グランド端子との距離を第１距離とし、
前記第１端子と前記第２グランド端子との距離を第２距離とし、
前記第２端子と前記第１グランド端子との距離を第３距離とし、
前記第２端子と前記第２グランド端子との距離を第４距離とし、
前記第１距離と前記第３距離との和は、前記第２距離と前記第４距離との和よりも短い、
請求項１～５のいずれか１項に記載の高周波モジュール。
前記第１端子及び前記第２端子と接続及び非接続が切り替え可能に接続される第１グランド端子と、
前記第３端子及び前記第４端子と接続及び非接続が切り替え可能に接続される第２グランド端子と、
前記第１端子、前記第２端子、前記第１グランド端子及び前記第２グランド端子が配置された基板と、を更に有し、
前記基板の厚さ方向からの平面視で、
前記第１端子と前記第１グランド端子との距離を第１距離とし、
前記第１端子と前記第２グランド端子との距離を第２距離とし、
前記第２端子と前記第１グランド端子との距離を第３距離とし、
前記第２端子と前記第２グランド端子との距離を第４距離とし、
前記第１距離と前記第３距離との和は、前記第２距離と前記第４距離との和よりも短い、
請求項１～５のいずれか１項に記載の高周波モジュール。
【請求項16】
前記スイッチ回路は、
前記第１端子及び前記第２端子と接続及び非接続が切り替え可能に接続される第１グランド端子と、
前記第３端子及び前記第４端子と接続及び非接続が切り替え可能に接続される第２グランド端子と、
前記第１端子、前記第２端子、前記第１グランド端子及び前記第２グランド端子が配置された基板と、を更に有し、
前記基板の厚さ方向からの平面視で、
前記第１端子と前記第１グランド端子との直線距離を第１距離とし、
前記第１端子と前記第２グランド端子との直線距離を第２距離とし、
前記第２端子と前記第１グランド端子との直線距離を第３距離とし、
前記第２端子と前記第２グランド端子との直線距離を第４距離とし、
前記第１距離及び前記第３距離はそれぞれ、前記第２距離及び前記第４距離よりも短い、
請求項１～５のいずれか１項に記載の高周波モジュール。
前記第１端子及び前記第２端子と接続及び非接続が切り替え可能に接続される第１グランド端子と、
前記第３端子及び前記第４端子と接続及び非接続が切り替え可能に接続される第２グランド端子と、
前記第１端子、前記第２端子、前記第１グランド端子及び前記第２グランド端子が配置された基板と、を更に有し、
前記基板の厚さ方向からの平面視で、
前記第１端子と前記第１グランド端子との直線距離を第１距離とし、
前記第１端子と前記第２グランド端子との直線距離を第２距離とし、
前記第２端子と前記第１グランド端子との直線距離を第３距離とし、
前記第２端子と前記第２グランド端子との直線距離を第４距離とし、
前記第１距離及び前記第３距離はそれぞれ、前記第２距離及び前記第４距離よりも短い、
請求項１～５のいずれか１項に記載の高周波モジュール。
【請求項17】
請求項１～５のいずれか１項に記載の高周波モジュールと、
前記高周波モジュールに接続されており、高周波信号を信号処理する信号処理回路と、を備える、
通信装置。
前記高周波モジュールに接続されており、高周波信号を信号処理する信号処理回路と、を備える、
通信装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、高周波モジュール及び通信装置に関し、より詳細には、スイッチ回路及び整合回路を備える高周波モジュール及び通信装置に関する。
【背景技術】
【0002】
特許文献１に記載のスイッチモジュールは、第１のアンテナ電極と、第２のアンテナ電極と、第１のスイッチＩＣと、整合回路と、第２のスイッチＩＣと、第１のフィルタと、第２のフィルタと、を備える。第１のスイッチＩＣは、第１のアンテナ電極に接続された第１のアンテナ端子と、第２のアンテナ電極に接続された第２のアンテナ端子と、整合回路に接続された第１の共通端子と、を有する。第２のスイッチＩＣは、整合回路に接続された第２の共通端子と、第１のフィルタに接続された第１の信号電極と、第２のフィルタに接続された第２の信号電極と、を備える。
【0003】
このスイッチモジュールでは、第１のアンテナ電極が使用される場合は、例えば、第１のスイッチＩＣにおいて、第１の共通端子は、第１のアンテナ端子に接続され、第２のスイッチＩＣにおいて、第２の共通端子は、第１の信号電極又は第２の信号電極に接続される。また、第２のアンテナ電極が使用される場合は、例えば、第１のスイッチＩＣにおいて、第１の共通端子は、第２のアンテナ端子に接続され、第２のスイッチＩＣにおいて、第２の共通端子は、第１の信号電極又は第２の信号電極に接続される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】国際公開第２０１４／１０３５３２号
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１に記載のスイッチモジュールでは、２つのスイッチＩＣ（第１のスイッチＩＣ及び第２のスイッチＩＣ）を備えるため、スイッチモジュールの小型化が難しいという問題がある。また、上述のように２つのスイッチＩＣを備えるため、スイッチＩＣの全体にわたる通過損失（例えば受信感度の劣化及び送信電力の低下）が大きくなるという問題がある。また、通過損失を抑制して整合回路を小型化することが難しいという問題もある。
【0006】
本発明は、上記の問題を鑑みて、通過損失の抑制と小型化とを両立できる高周波モジュール及び通信装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様に係る高周波モジュールは、スイッチ回路と、第１アンテナ端子と、第２アンテナ端子と、整合回路と、第１フィルタと、第２フィルタと、を備える。前記スイッチ回路は、第１端子、第２端子、第３端子及び第４端子を有する。前記第１アンテナ端子は、第１信号経路を介して前記第１端子に接続される。前記第２アンテナ端子は、第２信号経路を介して前記第２端子に接続される。前記整合回路は、前記第１信号経路と前記第２信号経路との間に接続される。前記第１フィルタは、前記第３端子に接続され、前記第１信号経路及び前記第２信号経路のうちの一方の経路と接続可能に構成される。前記第２フィルタは、前記第４端子に接続され、前記第１信号経路及び前記第２信号経路のうちの他方の経路と接続可能に構成される。前記第１端子及び前記第２端子はそれぞれ、前記第３端子、前記第４端子及びグランドと選択的に接続可能に構成される。前記第１端子及び前記第２端子のうちの一方の端子が前記第３端子又は前記第４端子に接続される場合、前記第１端子及び前記第２端子のうちの他方の端子は、前記グランドに接続される。
【0008】
本発明の一態様に係る高周波モジュールは、スイッチ回路と、第１増幅回路と、第２増幅回路と、整合回路と、第１フィルタと、第２フィルタと、を備える。前記スイッチ回路は、第１端子、第２端子、第３端子及び第４端子を有する。前記第１増幅回路は、第１信号経路を介して前記第１端子に接続される。前記第２増幅回路は、第２信号経路を介して前記第２端子に接続される。前記整合回路は、前記第１信号経路と前記第２信号経路との間に接続される。前記第１フィルタは、前記第３端子に接続され、前記第１信号経路及び前記第２信号経路のうちの一方の経路と接続可能に構成される。前記第２フィルタは、前記第４端子に接続され、前記第１信号経路及び前記第２信号経路のうちの他方の経路と接続可能に構成される。前記第１端子及び前記第２端子はそれぞれ、前記第３端子、前記第４端子及びグランドと選択的に接続可能に構成される。前記第１端子及び前記第２端子のうちの一方の端子が前記第３端子又は前記第４端子に接続される場合、前記第１端子及び前記第２端子のうちの他方の端子は、前記グランドに接続される。
【0009】
本発明の一態様に係る通信装置は、前記高周波モジュールと、信号処理回路と、を備える。前記信号処理回路は、前記高周波モジュールに接続されており、高周波信号を信号処理する。
【発明の効果】
【0010】
本発明に係る高周波モジュール及び通信装置によれば、通過損失の抑制と小型化とを両立できる、という利点がある。
【図面の簡単な説明】
【0011】
【図3】図３Ａは、同上の高周波モジュールにおいて第１アンテナ端子が使用される場合の動作を説明するための構成図である。図３Ｂは、同上の高周波モジュールにおいて第１アンテナ端子が使用される場合の整合回路の等価回路を示す構成図である。
【図4】図４Ａは、同上の高周波モジュールにおいて第２アンテナ端子が使用される場合の動作を説明するための構成図である。図４Ｂは、同上の高周波モジュールにおいて第２アンテナ端子が使用される場合の整合回路の等価回路を示す構成図である。
【図9】図９Ａは、変形例２における整合回路の非対称な回路の具体例を示す構成図である。図９Ｂは、同上の整合回路における第１アンテナ端子が使用される場合の等価回路を示す構成図である。図９Ｃは、同上の整合回路における第２アンテナ端子が使用される場合の等価回路を示す構成図である。
【発明を実施するための形態】
【0012】
（実施形態１）
以下、実施形態１に係る高周波モジュールを備える通信装置１００について、図面を参照して詳しく説明する。
以下、実施形態１に係る高周波モジュールを備える通信装置１００について、図面を参照して詳しく説明する。
【0013】
（１）概要
図１に示すように、実施形態１に係る高周波モジュール１は、スイッチ回路６と、第１アンテナ端子５ａと、第２アンテナ端子５ｂと、整合回路８と、第１フィルタ９と、第２フィルタ１０と、を備える。スイッチ回路６は、第１端子６ａ、第２端子６ｂ、第３端子６ｃ及び第４端子６ｄを有する。第１アンテナ端子５ａは、第１信号経路Ｋ１を介して第１端子６ａに接続されている。第２アンテナ端子５ｂは、第２信号経路Ｋ２を介して第２端子６ｂに接続されている。整合回路８は、第１信号経路Ｋ１と第２信号経路Ｋ２との間に接続されている。第１フィルタ９は、第３端子６ｃに接続され、第１信号経路Ｋ１及び第２信号経路Ｋ２のうちの一方の経路と接続可能に構成されている。第２フィルタ１０は、第４端子６ｄに接続され、第１信号経路Ｋ１及び第２信号経路Ｋ２のうちの他方の経路と接続可能に構成されている。第１端子６ａ及び第２端子６ｂはそれぞれ、第３端子６ｃ、第４端子６ｄ及びグランドと選択的に接続可能に構成されている。第１端子６ａ及び第２端子６ｂのうちの一方の端子が第３端子６ｃ又は第４端子６ｄに接続される場合、第１端子６ａ及び第２端子６ｂのうちの他方の端子は、グランドに接続される。
図１に示すように、実施形態１に係る高周波モジュール１は、スイッチ回路６と、第１アンテナ端子５ａと、第２アンテナ端子５ｂと、整合回路８と、第１フィルタ９と、第２フィルタ１０と、を備える。スイッチ回路６は、第１端子６ａ、第２端子６ｂ、第３端子６ｃ及び第４端子６ｄを有する。第１アンテナ端子５ａは、第１信号経路Ｋ１を介して第１端子６ａに接続されている。第２アンテナ端子５ｂは、第２信号経路Ｋ２を介して第２端子６ｂに接続されている。整合回路８は、第１信号経路Ｋ１と第２信号経路Ｋ２との間に接続されている。第１フィルタ９は、第３端子６ｃに接続され、第１信号経路Ｋ１及び第２信号経路Ｋ２のうちの一方の経路と接続可能に構成されている。第２フィルタ１０は、第４端子６ｄに接続され、第１信号経路Ｋ１及び第２信号経路Ｋ２のうちの他方の経路と接続可能に構成されている。第１端子６ａ及び第２端子６ｂはそれぞれ、第３端子６ｃ、第４端子６ｄ及びグランドと選択的に接続可能に構成されている。第１端子６ａ及び第２端子６ｂのうちの一方の端子が第３端子６ｃ又は第４端子６ｄに接続される場合、第１端子６ａ及び第２端子６ｂのうちの他方の端子は、グランドに接続される。
【0014】
この構成によれば、整合回路８のフィルタ９，１０側にはスイッチ回路６が設けられているが、整合回路８のアンテナ端子５ａ，５ｂ側にはスイッチ回路が設けられていない。このため、整合回路８のアンテナ端子５ａ，５ｂ側にスイッチ回路が設けられていない分、スイッチ回路の個数を抑制できる。これにより、高周波モジュール１を小型化できる。また、整合回路８を、第１アンテナ端子５ａとスイッチ回路６との間のインピーダンス整合を取るための整合回路と、第２アンテナ端子５ｂとスイッチ回路６との間のインピーダンス整合を取るための整合回路とに兼用される。これによっても、高周波モジュール１を小型化できる。また、上述のようにスイッチ回路の個数を抑制できるため、スイッチ回路の全体にわたる通過損失を抑制できる。また、第１端子６ａ及び第２端子６ｂのうちの一方の端子（使用端子）が第３端子６ｃ又は第４端子６ｄに接続される場合、第１端子６ａ及び第２端子６ｂのうちの他方の端子（不使用端子）は、グランドに接続される。したがって、不使用端子から、使用する信号経路に不要な信号が回り込むことを抑制できる。この結果、使用する信号経路における通信損失の劣化（例えば受信感度の劣化及び送信電力の低下）を抑制できる。以上より、通信損失の抑制と小型化とを両立できる。
【0015】
（２）通信装置の構成
図１に示すように、通信装置１００は、高周波モジュール１を備える通信装置である。通信装置１００は、例えば携帯端末（例えばスマートフォン）であるが、これに限らず、例えばウェアラブル端末（例えばスマートウォッチ）であってもよい。高周波モジュール１は、例えば、４Ｇ（第４世代移動通信）規格及び５Ｇ（第５世代移動通信）規格に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ（登録商標、Third Generation Partnership Project） ＬＴＥ規格（登録商標、Long Term Evolution）である。５Ｇ規格は、例えば、５Ｇ ＮＲ（New Radio）である。
図１に示すように、通信装置１００は、高周波モジュール１を備える通信装置である。通信装置１００は、例えば携帯端末（例えばスマートフォン）であるが、これに限らず、例えばウェアラブル端末（例えばスマートウォッチ）であってもよい。高周波モジュール１は、例えば、４Ｇ（第４世代移動通信）規格及び５Ｇ（第５世代移動通信）規格に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ（登録商標、Third Generation Partnership Project） ＬＴＥ規格（登録商標、Long Term Evolution）である。５Ｇ規格は、例えば、５Ｇ ＮＲ（New Radio）である。
【0016】
通信装置１００は、高周波モジュール１の他に、信号処理回路２と、１つ以上（例えば２つ）のアンテナ（第１アンテナ３及び第２アンテナ４）とを備える。
【0017】
高周波モジュール１は、信号処理回路２から出力された送信信号（高周波信号）を増幅して第１アンテナ３又は第２アンテナ４から送信するように構成されている。また、高周波モジュール１は、第１アンテナ３又は第２アンテナ４が受信した受信信号（高周波信号）を増幅して信号処理回路２に出力するように構成されている。高周波モジュール１は、例えば、信号処理回路２によって制御される。
【0018】
信号処理回路２は、高周波モジュール１に接続されており、高周波モジュール１に出力する送信信号を信号処理し、又は、高周波モジュール１から出力された受信信号を信号処理するように構成されている。信号処理回路２は、ＲＦ（Radio Frequency）信号処理回路２１とベースバンド信号処理回路２２とを含む。
【0019】
ＲＦ信号処理回路２１は、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波信号（送信信号及び受信信号）に対して信号処理を行う。ＲＦ信号処理回路２１は、高周波モジュール１から出力された受信信号をダウンコンバート等の信号処理を行ってベースバンド信号処理回路２２に出力する。また、ＲＦ信号処理回路２１は、ベースバンド信号処理回路２２から出力された送信信号をアップコンバート等の信号処理を行って高周波モジュール１に出力する。
【0020】
ベースバンド信号処理回路２２は、例えばＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路２２は、ＲＦ信号処理回路２１から出力された受信信号を外部に出力する。この出力信号（受信信号）は、例えば、画像信号として画像表示のために、又は、音声信号として通話のために使用される。また、ベースバンド信号処理回路２２は、外部から入力されたベースバンド信号（例えば音声信号及び画像信号）から送信信号を生成し、生成した送信信号をＲＦ信号処理回路２１に出力する。
【0021】
（３）高周波モジュールの構成
図１に示すように、高周波モジュール１は、複数の外部端子５ａ～５ｆと、スイッチ回路６と、整合回路８と、第１フィルタ９と、第２フィルタ１０と、を備える。高周波モジュール１は、スイッチ回路７と、パワーアンプ１１と、ローノイズアンプ１２，１３と、コントローラ１４と、を更に備える。スイッチ回路７、パワーアンプ１１、ローノイズアンプ１２，１３及びコントローラ１４は、一例の構成であり、このような構成に限定されない。
図１に示すように、高周波モジュール１は、複数の外部端子５ａ～５ｆと、スイッチ回路６と、整合回路８と、第１フィルタ９と、第２フィルタ１０と、を備える。高周波モジュール１は、スイッチ回路７と、パワーアンプ１１と、ローノイズアンプ１２，１３と、コントローラ１４と、を更に備える。スイッチ回路７、パワーアンプ１１、ローノイズアンプ１２，１３及びコントローラ１４は、一例の構成であり、このような構成に限定されない。
【0022】
外部端子５ａは、第１アンテナ３が接続されるアンテナ端子（第１アンテナ端子）である。外部端子５ｂは、第２アンテナ４が接続されるアンテナ端子（第２アンテナ端子）である。外部端子５ｃは、信号処理回路２の出力部に接続されており、信号処理回路２の出力部から出力された送信信号が入力される入力端子である。外部端子５ｄ，５ｅは、信号処理回路２の入力部に接続されており、高周波モジュール１で処理された受信信号を信号処理回路２の入力部に出力する出力端子である。外部端子５ｆは、信号処理回路２の信号出力部に接続されており、コントローラ１４を制御するための制御信号を信号処理回路２から入力する信号入力端子である。以後、外部端子５ａを第１アンテナ端子５ａと記載し、外部端子５ｂを第２アンテナ端子５ｂと記載し、外部端子５ｃを入力端子５ｃと記載し、外部端子５ｄ，５ｅを出力端子５ｄ，５ｅと記載し、外部端子５ｆを信号入力端子５ｆと記載する場合がある。
【0023】
スイッチ回路６は、第１アンテナ３及び第２アンテナ４の中から使用するアンテナを１つ選択し、選択したアンテナを第１フィルタ９又は第２フィルタ１０に接続するためのスイッチ（アンテナスイッチ）である。高周波モジュール１では、スイッチ回路６は、第１アンテナ３及び第２アンテナ４の両方を同時に選択しないこと（すなわち第１アンテナ３及び第２アンテナ４を用いて同時通信を行わないこと）を想定している。スイッチ回路６は、コントローラ１４からの制御信号によって制御される。スイッチ回路６は、例えばスイッチＩＣ（Integrated Circuit）である。
【0024】
スイッチ回路６は、第１端子６ａ、第２端子６ｂ、第３端子６ｃ及び第４端子６ｄと、スイッチング素子Ｑ１，Ｑ２と、を有する。第１端子６ａ及び第２端子６ｂは、例えば共通端子であり、第３端子６ｃ及び第４端子６ｄは、例えば選択端子である。第１端子６ａは、第１信号経路Ｋ１を介して第１アンテナ端子５ａに接続されている。第２端子６ｂは、第２信号経路Ｋ２を介して第２アンテナ端子５ｂに接続されている。第３端子６ｃは、第１フィルタ９の入出力部９ａに接続されている。第４端子６ｄは、第２フィルタ１０の入力部１０ａに接続されている。
【0025】
第１端子６ａ及び第２端子６ｂはそれぞれ、第３端子６ｃ、第４端子６ｄ及びグランドと選択的に接続可能である。第１端子６ａは、スイッチング素子Ｑ１を介してグランドに接続されており、スイッチング素子Ｑ１のオンオフの切り替えによってグランドに選択的に接続される。第２端子６ｂは、スイッチング素子Ｑ２を介してグランドに接続されており、スイッチング素子Ｑ２のオンオフの切り替えによってグランドに選択的に接続される。高周波モジュール１では、第１端子６ａ及び第２端子６ｂのうちの一方の端子が第３端子６ｃ又は第４端子６ｄに選択的に接続される場合、第１端子６ａ及び第２端子６ｂのうちの他方の端子は、グランドに選択的に接続される。
【0026】
スイッチ回路７は、パワーアンプ１１及びローノイズアンプ１２の中から使用するアンプを１つ選択し、選択したアンプを第１フィルタ９の入出力部９ｂに接続するためのスイッチである。スイッチ回路７は、コントローラ１４からの制御信号によって制御される。スイッチ回路７は、例えばスイッチＩＣである。スイッチ回路７は、共通端子７ａと、複数（図１の例では２つ）の選択端子７ｂ，７ｃを有する。共通端子７ａは、複数の選択端子７ｂ，７ｃのうちの１つと選択的に接続される。共通端子７ａは、第１フィルタ９の入出力部９ｂに接続されている。選択端子７ｂは、パワーアンプ１１の出力部１１ｂに接続されている。選択端子７ｃは、ローノイズアンプ１２の入力部１２ａに接続されている。
【0027】
第１フィルタ９は、例えば、第１通信バンドの送受信帯域を通信帯域とする送受信フィルタである。実施形態１では、第１フィルタ９は、送受信フィルタであるが、送受信フィルタに限定されない。第１フィルタ９は、入出力部９ａ，９ｂを有する。入出力部９ａは、スイッチ回路６の第３端子６ｃに接続され、第１信号経路Ｋ１及び第２信号経路Ｋ２のうちの一方の経路と接続可能に構成されている。入出力部９ｂは、スイッチ回路７の共通端子７ａに接続されている。第１フィルタ９は、スイッチ回路７がパワーアンプ１１を選択した場合は、スイッチ回路７の共通端子７ａから出力されるパワーアンプ１１の増幅信号（送信信号）を入出力部９ｂから入力する。そして、第１フィルタ９は、その入力した増幅信号を第１通信バンドの送受信帯域の信号に制限して通過させ、通過させた増幅信号を入出力部９ａから出力する。また、第１フィルタ９は、スイッチ回路７がローノイズアンプ１２を選択した場合は、スイッチ回路６の第３端子６ｃから出力される受信信号を入出力部９ａから入力する。そして、第１フィルタ９は、入力した受信信号を第１通信バンドの送受信帯域の信号に制限して通過させ、通過させた受信信号を入出力部９ｂから出力する。
【0028】
第２フィルタ１０は、例えば、第２通信バンドの受信帯域を通信帯域とする受信フィルタである。第２通信バンドは、第１通信バンドとは異なる通信バンドである。実施形態１では、第２フィルタ１０は、受信フィルタであるが、受信フィルタに限定されない。第２フィルタ１０は、入力部１０ａ及び出力部１０ｂを有する。入力部１０ａは、スイッチ回路６の第４端子６ｄに接続され、第１信号経路Ｋ１及び第２信号経路Ｋ２のうちの他方の経路と接続可能に構成されている。出力部１０ｂは、ローノイズアンプ１３の入力部１３ａに接続されている。第２フィルタ１０は、スイッチ回路６の第４端子６ｄから出力される受信信号を入力部１０ａから入力し、その入力した受信信号を第２通信バンドの受信帯域の信号に制限して通過させ、通過させた受信信号を出力部１０ｂから出力する。
【0029】
整合回路８は、第１信号経路Ｋ１と第２信号経路Ｋ２との間に接続されている。整合回路８は、第１アンテナ端子５ａとスイッチ回路６との間のインピーダンス整合を取るための整合回路であり、かつ、第２アンテナ端子５ｂとスイッチ回路６との間のインピーダンス整合を取るための整合回路である。すなわち、整合回路８は、上記の２つの整合回路を兼用している。
【0030】
より詳細には、整合回路８は、整合回路８のインピーダンスによって、第１フィルタ９を使用する場合（すなわち第１通信バンドの通信帯域の信号が流れる場合）における第１アンテナ端子５ａ又は第２アンテナ端子５ｂとスイッチ回路６との間のインピーダンス整合を取るように構成されている。
【0031】
また、整合回路８は、整合回路８のインピーダンスによって、第２フィルタ１０を使用する場合（すなわち第２通信バンドの通信帯域の信号が流れる場合）における第１アンテナ端子５ａ又は第２アンテナ端子５ｂとスイッチ回路６との間のインピーダンス整合を取るようにも構成されている。整合回路８のインピーダンス値だけでは、第２フィルタ１０を使用する場合における第１アンテナ端子５ａ又は第２アンテナ端子５ｂとスイッチ回路６との間のインピーダンス整合を十分に取ることが難しい場合には、第２フィルタ１０のインピーダンス値を適宜値に設定し、整合回路８のインピーダンス値と第２フィルタ１０のインピーダンス値との組み合わせによって、第２フィルタ１０を使用する場合における第１アンテナ端子５ａ又は第２アンテナ端子５ｂとスイッチ回路６との間のインピーダンス整合を取るように、整合回路８を構成してもよい。
【0032】
パワーアンプ１１は、外部端子５ｃとスイッチ回路７の選択端子７ｂとの間に接続されている。パワーアンプ１１は、入力部１１ａ及び出力部１１ｂを有する。入力部１１ａは、外部端子５ｃに接続されている。出力部１１ｂは、スイッチ回路７の選択端子７ｂに接続されている。パワーアンプ１１は、外部端子５ｃから入力部１１ａに入力された信号（送信信号）を増幅し、増幅した信号を出力部１１ｂから選択端子７ｂに出力する。
【0033】
ローノイズアンプ１２は、スイッチ回路７の選択端子７ｃと外部端子５ｅとの間に接続されている。ローノイズアンプ１２は、入力部１２ａ及び出力部１２ｂを有する。入力部１２ａは、スイッチ回路７の選択端子７ｃに接続されている。出力部１２ｂは、外部端子５ｅに接続されている。ローノイズアンプ１２は、選択端子７ｃから入力部１２ａに入力された信号（受信信号）を増幅し、増幅した信号を出力部１２ｂから外部端子５ｅに出力する。
【0034】
ローノイズアンプ１３は、第２フィルタ１０の出力部１０ｂと外部端子５ｄとの間に接続されている。ローノイズアンプ１３は、入力部１３ａ及び出力部１３ｂを有する。入力部１３ａは、第２フィルタ１０の出力部１０ｂに接続されている。出力部１３ｂは、外部端子５ｄに接続されている。ローノイズアンプ１３は、第２フィルタ１０の出力部１０ｂから入力部１３ａに入力された信号（受信信号）を増幅し、増幅した信号を出力部１３ｂから外部端子５ｄに出力する。
【0035】
コントローラ１４は、信号処理回路２からの制御信号に従って、高周波モジュール１が備える電子部品（例えば、スイッチ回路６，７、パワーアンプ１１、及びローノイズアンプ１２，１３）を制御する。コントローラ１４は、上記の電子部品と電気的に接続されている。また、コントローラ１４は、外部端子５ｆを介して信号処理回路２の信号出力部に接続されている。コントローラ１４は、信号処理回路２から外部端子５ｆに入力された制御信号に従って、上記の各電子部品を制御する。
【0036】
（４）スイッチ回路６の詳細な構成
図２を参照して、スイッチ回路６の詳細な構成を説明する。
図２を参照して、スイッチ回路６の詳細な構成を説明する。
【0037】
スイッチ回路６は、第１～第４端子６ａ～６ｄ及びスイッチング素子Ｑ１，Ｑ２の他に、スイッチング素子Ｑ３～Ｑ６を更に備える。
【0038】
スイッチング素子Ｑ１は、上述の通り、第１端子６ａとグランドとの間に設けられており、第１端子６ａとグランドとの接続及び非接続を切り替える。スイッチング素子Ｑ２は、上述の通り、第２端子６ｂとグランドとの間に設けられており、第２端子６ｂとグランドとの接続及び非接続を切り替える。スイッチング素子Ｑ３は、第１端子６ａと第３端子６ｃとの間に設けられており、第１端子６ａと第３端子６ｃとの接続及び非接続を切り替える。スイッチング素子Ｑ４は、第２端子６ｂと第３端子６ｃとの間に設けられており、第２端子６ｂと第３端子６ｃとの接続及び非接続を切り替える。スイッチング素子Ｑ５は、第１端子６ａと第４端子６ｄとの間に設けられており、第１端子６ａと第４端子６ｄとの接続及び非接続を切り替える。スイッチング素子Ｑ６は、第２端子６ｂと第４端子６ｄとの間に設けられており、第２端子６ｂと第４端子６ｄとの接続及び非接続を切り替える。
【0039】
このスイッチ回路６において、第１端子６ａが第３端子６ｃ、第４端子６ｄ及びグランドのうち第３端子６ｃに選択的に接続される場合（すなわち第１端子６ａ及び第２端子６ｂのうち第１端子６ａが使用される場合）を考える。この場合、スイッチング素子Ｑ３はオンに制御され、スイッチング素子Ｑ１，Ｑ５はオフ制御される。これにより、第１端子６ａが第３端子６ｃに選択的に接続される。この場合、スイッチング素子Ｑ２はオンに制御され、スイッチング素子Ｑ４，Ｑ６はオフに制御される。これにより、使用されない第２端子６ｂは、グランドに選択的に接続され、第３端子６ｃ及び第４端子６ｄには接続されない。
【0040】
また、第１端子６ａが第３端子６ｃ、第４端子６ｄ及びグランドのうち第４端子６ｄに選択的に接続される場合（すなわち第１端子６ａ及び第２端子６ｂのうち第１端子６ａが使用される場合）を考える。この場合、スイッチング素子Ｑ５はオンに制御され、スイッチング素子Ｑ１，Ｑ３はオフに制御される。これにより、第１端子６ａが第４端子６ｄに選択的に接続される。この場合、スイッチング素子Ｑ２はオンに制御され、スイッチング素子Ｑ４，Ｑ６はオフに制御される。これにより、使用されない第２端子６ｂはグランドに選択的に接続され、第３端子６ｃ及び第４端子６ｄには接続されない。
【0041】
また、第２端子６ｂが第３端子６ｃ、第４端子６ｄ及びグランドのうち第３端子６ｃに選択的に接続される場合（すなわち第１端子６ａ及び第２端子６ｂのうち第２端子６ｂが使用される場合）を考える。この場合は、スイッチング素子Ｑ４はオンに制御され、スイッチング素子Ｑ２，Ｑ６はオフに制御される。これにより、第２端子６ｂは第３端子６ｃに選択的に接続される。この場合、スイッチング素子Ｑ１はオンに制御され、スイッチング素子Ｑ３，Ｑ５はオフに制御される。これにより、使用されない第１端子６ａはグランドに選択的に接続され、第３端子６ｃ及び第４端子６ｄには接続されない。
【0042】
また、第２端子６ｂが第３端子６ｃ、第４端子６ｄ及びグランドのうち第４端子６ｄに選択的に接続される場合（すなわち第１端子６ａ及び第２端子６ｂのうち第２端子６ｂが使用される場合）を考える。この場合、スイッチング素子Ｑ６はオンに制御され、スイッチング素子Ｑ２，Ｑ４はオフに制御される。これにより、第２端子６ｂが第４端子６ｄに選択的に接続される。この場合、スイッチング素子Ｑ１はオンに制御され、スイッチング素子Ｑ３，Ｑ５はオフに制御される。これにより、使用されない第１端子６ａはグランドに選択的に接続され、第３端子６ｃ及び第４端子６ｄには接続されない。
【0043】
【0044】
図３Ａに示されるように、第１アンテナ端子５ａが、第１フィルタ９及び第２フィルタ１０の一方（図３Ａの例では第１フィルタ９）に接続され、かつ、第２アンテナ端子５ｂが、第１フィルタ９及び第２フィルタ１０の両方に接続されない場合を説明する。すなわち、第１アンテナ端子５ａが使用され、第２アンテナ端子５ｂが使用されない場合を考える。なお、この場合、スイッチ回路７は、第１フィルタ９をパワーアンプ１１及びローノイズアンプ１２のどちらに接続してもよい。図３Ａの例では、スイッチ回路７は、第１フィルタ９をローノイズアンプ１２に接続している。
【0045】
この場合、スイッチ回路６では、第１端子６ａは、第３端子６ｃ、第４端子６ｄ及びグランドのうち、第３端子６ｃに選択的に接続される。これにより、第１アンテナ端子５ａは、スイッチ回路６によって第１フィルタ９に選択的に接続される。これにより、第１アンテナ３が受信した受信信号は、スイッチ回路６を介して第１フィルタ９に流れる。また、第２端子６ｂは、第３端子６ｃ、第４端子６ｄ及びグランドのうち、グランドに選択的に接続される。これにより、使用されない第２アンテナ端子５ｂに接続されている第２端子６ｂは、グランドに選択的に接続される。これにより、使用されない信号経路（第２信号経路Ｋ２）で発生した不要な信号は、第２端子６ｂ（不使用端子）からグランドに放電される。この結果、第２端子６ｂ（不使用端子）から、使用する信号経路（第１アンテナ端子５ａ、第１端子６ａ、第３端子６ｃ及び第１フィルタ９を繋ぐ信号経路）に不要な信号が回り込むことが抑制される。この場合、図３Ｂに示されるように、使用される第１アンテナ端子５ａから整合回路８を見ると、整合回路８の一端（第１信号経路Ｋ１とは反対側の一端）は、グランドに接続されているように見える。
【0046】
また、図４Ａに示されるように、第２アンテナ端子５ｂが、第１フィルタ９及び第２フィルタ１０の一方（図４Ａの例では第１フィルタ９）に選択的に接続され、かつ、第１アンテナ端子５ａが第１フィルタ９及び第２フィルタ１０の両方に接続されない場合を説明する。なお、この場合、スイッチ回路７は、第１フィルタ９をパワーアンプ１１及びローノイズアンプ１２のどちらに接続してもよい。図４Ａの例では、スイッチ回路７が第１フィルタ９をローノイズアンプ１２に接続している。
【0047】
この場合、スイッチ回路６では、第２端子６ｂは、第３端子６ｃ、第４端子６ｄ及びグランドのうち、第３端子６ｃに選択的に接続される。これにより、第２アンテナ端子５ｂは、スイッチ回路６によって第１フィルタ９に選択的に接続される。これにより、第２アンテナ４が受信した受信信号は、スイッチ回路６を介して第１フィルタ９に流れる。また、第１端子６ａは、第３端子６ｃ、第４端子６ｄ及びグランドのうちグランドに選択的に接続される。これにより、使用されない第１アンテナ端子５ａに接続されている第１端子６ａは、グランドに選択的に接続される。これにより、使用されない信号経路（第１信号経路Ｋ１）で発生した不要な信号は、第１端子６ａ（不使用端子）からグランドに放電される。この結果、第１端子６ａ（不使用端子）から、使用する信号経路（第２アンテナ端子５ｂ、第２端子６ｂ、第３端子６ｃ及び第１フィルタ９を繋ぐ信号経路）に不要な信号が回り込むことが抑制される。この場合、図４Ｂに示されるように、使用される第２アンテナ端子５ｂから整合回路８を見ると、整合回路８の一端（第２信号経路Ｋ２とは反対側の一端）は、グランドに接続されているように見える。
【0048】
このように、第１端子６ａ及び第２端子６ｂのうちの一方の端子（使用端子）が第３端子６ｃ又は第４端子６ｄに接続される場合、第１端子６ａ及び第２端子６ｂのうちの他方の端子（不使用端子）は、グランドに接続される。これにより、不使用端子から使用端子側に不要な信号が回り込むことを抑制できる。この結果、使用する信号経路における通信損失の劣化（例えば受信感度の劣化及び送信電力の低下）を抑制できる。
【0049】
また、整合回路８は、第１アンテナ端子５ａとスイッチ回路６との間のインピーダンス整合を取るための整合回路と、第２アンテナ端子５ｂとスイッチ回路６との間のインピーダンス整合を取るための整合回路との両方の整合回路を兼用する。このため、高周波モジュール１を小型化できる。
【0050】
（６）効果
以上のように、実施形態１に係る高周波モジュール１は、スイッチ回路６と、第１アンテナ端子５ａと、第２アンテナ端子５ｂと、整合回路８と、第１フィルタ９と、第２フィルタ１０と、を備える。スイッチ回路６は、第１端子６ａ、第２端子６ｂ、第３端子６ｃ及び第４端子６ｄを有する。第１アンテナ端子５ａは、第１信号経路Ｋ１を介して第１端子６ａに接続されている。第２アンテナ端子５ｂは、第２信号経路Ｋ２を介して第２端子６ｂに接続されている。整合回路８は、第１信号経路Ｋ１と第２信号経路Ｋ２との間に接続されている。第１フィルタ９は、第３端子６ｃに接続されている。第２フィルタ１０は、第４端子６ｄに接続されている。第１端子６ａ及び第２端子６ｂはそれぞれ、第３端子６ｃ、第４端子６ｄ及びグランドと選択的に接続可能に構成されている。第１端子６ａ及び第２端子６ｂのうちの一方の端子が第３端子６ｃ又は第４端子６ｄに接続される場合、第１端子６ａ及び第２端子６ｂのうちの他方の端子は、グランドに接続される。
以上のように、実施形態１に係る高周波モジュール１は、スイッチ回路６と、第１アンテナ端子５ａと、第２アンテナ端子５ｂと、整合回路８と、第１フィルタ９と、第２フィルタ１０と、を備える。スイッチ回路６は、第１端子６ａ、第２端子６ｂ、第３端子６ｃ及び第４端子６ｄを有する。第１アンテナ端子５ａは、第１信号経路Ｋ１を介して第１端子６ａに接続されている。第２アンテナ端子５ｂは、第２信号経路Ｋ２を介して第２端子６ｂに接続されている。整合回路８は、第１信号経路Ｋ１と第２信号経路Ｋ２との間に接続されている。第１フィルタ９は、第３端子６ｃに接続されている。第２フィルタ１０は、第４端子６ｄに接続されている。第１端子６ａ及び第２端子６ｂはそれぞれ、第３端子６ｃ、第４端子６ｄ及びグランドと選択的に接続可能に構成されている。第１端子６ａ及び第２端子６ｂのうちの一方の端子が第３端子６ｃ又は第４端子６ｄに接続される場合、第１端子６ａ及び第２端子６ｂのうちの他方の端子は、グランドに接続される。
【0051】
この構成によれば、整合回路８のフィルタ９，１０側にはスイッチ回路６が設けられているが、整合回路８のアンテナ端子５ａ，５ｂ側にはスイッチ回路が設けられていない。このため、整合回路８のアンテナ端子５ａ，５ｂ側にスイッチ回路が設けられていない分、スイッチ回路の個数を抑制できる。これにより、高周波モジュール１を小型化できる。また、整合回路８を、第１アンテナ端子５ａとスイッチ回路６との間のインピーダンス整合を取るための整合回路と、第２アンテナ端子５ｂとスイッチ回路６との間のインピーダンス整合を取るための整合回路とに兼用される。これによっても、高周波モジュール１を小型化できる。
【0052】
また、上述のようにスイッチ回路の個数を抑制できるため、スイッチ回路の全体にわたる通過損失を抑制できる。また、第１端子６ａ及び第２端子６ｂのうちの一方の端子（使用端子）が第３端子６ｃ又は第４端子６ｄに接続される場合、第１端子６ａ及び第２端子６ｂのうちの他方の端子（不使用端子）は、グランドに接続される。したがって、不使用端子から、使用する信号経路に不要な信号が回り込むことを抑制できる。この結果、使用する信号経路における通信損失の劣化（例えば受信感度の劣化及び送信電力の低下）を抑制できる。
【0053】
以上より、通信損失の抑制と小型化とを両立できる。
【0054】
また、実施形態１に係る通信装置１００は、高周波モジュール１と、信号処理回路２とを備える。信号処理回路２は、高周波モジュール１に接続されており、高周波信号を信号処理する。この構成によれば、高周波モジュール１の効果を奏する通信装置１００を提供できる。
【0055】
（７）変形例
以下、実施形態１の変形例について説明する。
以下、実施形態１の変形例について説明する。
【0056】
【0057】
なお、上記「対称な回路」とは、整合回路８の第１等価回路と第２等価回路とが同じであることである。上記第１等価回路とは、スイッチ回路６において第１端子６ａが第３端子６ｃ又は第４端子６ｄに選択的に接続され（すなわち第１アンテナ端子５ａが使用され）かつ第２端子６ｂがグランドに選択的に接続される（すなわち第２アンテナ端子５ｂが使用されない）場合の整合回路８の等価回路である。上記第２等価回路とは、スイッチ回路６において第１端子６ａがグランドに選択的に接続され（すなわち第１アンテナ端子５ａが使用されず）かつ第２端子６ｂが第３端子６ｃ又は第４端子６ｄに選択的に接続される（すなわち第２アンテナ端子５ｂが使用される）場合の整合回路８の等価回路である。
【0058】
図５に示す整合回路８は、第１信号経路Ｋ１と第２信号経路Ｋ２との間に接続されたインダクタＬ１を含む。この場合の整合回路８は、ハイパス型の整合回路を構成する。この場合、整合回路８の第１等価回路は、インダクタＬ１が第１信号経路Ｋ１とグランドとの間に接続された回路構成である。第２等価回路は、インダクタＬ１が第２信号経路Ｋ２とグランドとの間に接続された回路構成である。よって、第１等価回路と第２等価回路は同じである。
【0059】
図６に示す整合回路８は、第１信号経路Ｋ１と第２信号経路Ｋ２との間に接続されたキャパシタＣ１を含む。この場合の整合回路８は、ローパス型の整合回路を構成する。この場合も、整合回路８の第１等価回路と第２等価回路は同じである。
【0060】
図７に示す整合回路８は、第１信号経路Ｋ１と第２信号経路Ｋ２との間に接続されており、互いに並列に接続されたインダクタＬ２及びキャパシタＣ２を含む。すなわち、第１信号経路Ｋ１と第２信号経路Ｋ２との間に、インダクタＬ２及びキャパシタＣ２の並列回路が接続される。この場合の整合回路８は、バンドパス型の整合回路を構成する。この場合も、整合回路８の第１等価回路と第２等価回路は同じである。
【0061】
図８に示す整合回路８は、第１信号経路Ｋ１と第２信号経路Ｋ２との間に接続されており、互いに直列に接続されたインダクタＬ３及びキャパシタＣ３を含む。すなわち、第１信号経路Ｋ１と第２信号経路Ｋ２との間に、インダクタＬ２及びキャパシタＣ２の直列回路が接続される。この場合の整合回路８は、バンドエリミネーション型の整合回路を構成する。この場合も、整合回路８の第１等価回路と第２等価回路は同じである。
【0062】
（７－２）変形例２
変形例２では、整合回路８が非対称な回路である場合の整合回路８の回路構成の具体例（図９Ａ～図１０Ｃ）を例示する。なお、上記「非対称な回路」とは、整合回路８の第１等価回路と第２等価回路とが異なることである。上記第１等価回路及び上記第２等価回路の定義は、上記変形例１の場合と同じである。
変形例２では、整合回路８が非対称な回路である場合の整合回路８の回路構成の具体例（図９Ａ～図１０Ｃ）を例示する。なお、上記「非対称な回路」とは、整合回路８の第１等価回路と第２等価回路とが異なることである。上記第１等価回路及び上記第２等価回路の定義は、上記変形例１の場合と同じである。
【0063】
図９Ａに示す整合回路８は、第１信号経路Ｋ１と第２信号経路Ｋ２との間に接続されたインダクタＬ１と、第１信号経路Ｋ１とグランドとの間に接続されたキャパシタＣ４と、を含む。
【0064】
この場合、図９Ｂに示すように、整合回路８の第１等価回路では、キャパシタＣ４及びインダクタＬ１はそれぞれ、第１信号経路Ｋ１とグランドとの間に接続される。この場合、整合回路８の第１等価回路は、バンドパス型の整合回路になる。図９Ｂの例では、第１端子６ａが第３端子６ｃに選択的に接続される場合が図示されている。
【0065】
他方、図９Ｃに示すように、整合回路８の第２等価回路では、インダクタＬ１は、第２信号経路Ｋ２とグランドとの間に接続され、キャパシタＣ４は、その両端がグランドに接続されて実質的に整合回路８の構成から無くなる。この場合、整合回路８の第２等価回路は、ハイパス型の整合回路になる。図９Ｃの例では、第２端子６ｂが第４端子６ｄに選択的に接続される場合が図示されている。
【0066】
なお、図９Ａに示す整合回路８は、図５に示す整合回路８にキャパシタＣ４を追加した構成を有するが、図５に示す整合回路８の代わりに他の回路（例えば図６、図７又は図８に示す整合回路８）に、キャパシタＣ４を追加した構成であってもよい。
【0067】
図１０Ａに示す整合回路８は、第１信号経路Ｋ１と第２信号経路Ｋ２との間に接続されたインダクタＬ１と、第１信号経路Ｋ１における第１アンテナ端子５ａとインダクタＬ１との間の部分に直列に接続されたインダクタＬ４と、を含む。
【0068】
この場合、図１０Ｂに示すように、整合回路８の第１等価回路では、インダクタＬ４は、第１信号経路Ｋ１に直列に接続され、インダクタＬ１は、第１信号経路Ｋ１とグランドとの間に接続されている。
【0069】
他方、図１０Ｃに示すように、整合回路８の第２等価回路では、インダクタＬ１は、第２信号経路Ｋ２とグランドとの間に接続され、インダクタＬ４は、実質的に整合回路８の構成から無くなる。この場合、整合回路８の第２等価回路は、ハイパス型の整合回路になる。
【0070】
なお、図１０Ａに示す整合回路８は、図５に示す整合回路８にインダクタＬ４を追加した構成を有するが、図５に示す整合回路８の代わりに他の回路（例えば図６、図７又は図８に示す整合回路８）に、インダクタＬ４を追加した構成であってもよい。
【0071】
このように、変形例２の整合回路８は、スイッチング素子を用いずに、第１等価回路と第２等価回路との切り替えが可能である。このため、変形例２の整合回路８は、Ｑ値を低下させずに、第１等価回路と第２等価回路とを切り替えることができる。
【0072】
また、第１アンテナ端子５ａを選択する場合と、第２アンテナ端子５ｂを選択する場合とで、整合回路８の等価回路を第１等価回路と第２等価回路に切り替えることができる。これにより、第１アンテナ端子５ａを選択する場合と、第２アンテナ端子５ｂを選択する場合とで、使用するフィルタ（第１フィルタ９又は第２フィルタ１０）を異ならせても、整合回路８のインピーダンス値だけで、第１アンテナ端子５ａとスイッチ回路６との間のインピーダンス整合、及び、第２アンテナ端子５ｂとスイッチ回路６との間のインピーダンス整合を取ることができる。つまり、第１アンテナ端子５ａ及び第２アンテナ端子５ｂとでインピーダンスが異なる場合でも、整合回路８によって、第１アンテナ端子５ａ及び第２アンテナ端子５ｂとスイッチ回路６との間のインピーダンス整合を取ることができる。
【0073】
（７－３）変形例３
実施形態１において、整合回路８は、実装基板に形成されたインダクタを含んでもよい。この場合、上記インダクタは、高周波モジュール１が備える複数の電子部品が実装される実装基板においてパターンで形成されてもよい。上記複数の電子部品は、スイッチ回路６，７、整合回路８、第１フィルタ９、第２フィルタ１０、パワーアンプ１１、ローノイズアンプ１２，１３、及び、コントローラ１４を含む。例えば、上記インダクタは、上記実装基板に設けられた電路によってパターン形成されてもよい。変形例３によれば、上記インダクタを表面実装部品として構成する場合と比べて、高周波モジュール１を小型化できる。
実施形態１において、整合回路８は、実装基板に形成されたインダクタを含んでもよい。この場合、上記インダクタは、高周波モジュール１が備える複数の電子部品が実装される実装基板においてパターンで形成されてもよい。上記複数の電子部品は、スイッチ回路６，７、整合回路８、第１フィルタ９、第２フィルタ１０、パワーアンプ１１、ローノイズアンプ１２，１３、及び、コントローラ１４を含む。例えば、上記インダクタは、上記実装基板に設けられた電路によってパターン形成されてもよい。変形例３によれば、上記インダクタを表面実装部品として構成する場合と比べて、高周波モジュール１を小型化できる。
【0074】
（７－４）変形例４
変形例４では、実施形態１の高周波モジュール１の要部（第１アンテナ端子５ａ、第２アンテナ端子５ｂ、整合回路８及びスイッチ回路６）の配置関係を例示する。
変形例４では、実施形態１の高周波モジュール１の要部（第１アンテナ端子５ａ、第２アンテナ端子５ｂ、整合回路８及びスイッチ回路６）の配置関係を例示する。
【0075】
（７－４－１）構成説明
図１１のＡ及びＢに示すように、変形例４では、高周波モジュール１は、実施形態１の高周波モジュール１において、実装基板２０と、樹脂層２６と、シールド層２７とを更に備える。変形例４では、高周波モジュール１は、スイッチ回路６を含むＩＣ（Integrated Circuit）チップ２３を更に備える。
図１１のＡ及びＢに示すように、変形例４では、高周波モジュール１は、実施形態１の高周波モジュール１において、実装基板２０と、樹脂層２６と、シールド層２７とを更に備える。変形例４では、高周波モジュール１は、スイッチ回路６を含むＩＣ（Integrated Circuit）チップ２３を更に備える。
【0076】
実装基板２０は、高周波モジュール１が備える複数の電子部品が実装される基板であり、例えば矩形の板状である。上記複数の電子部品は、実施形態１で説明したスイッチ回路６（ＩＣチップ２３）、スイッチ回路７、整合回路８、第１フィルタ９、第２フィルタ１０、パワーアンプ１１、ローノイズアンプ１２，１３、及び、コントローラ１４を含む。図１１の例では、上記複数の電子部品のうち、整合回路８及びＩＣチップ２３のみが図示されており、他の電子部品は図示省略されている。
【0077】
実装基板２０は、複数の誘電体層及び複数の導電層を含む複数の層を有する基板（多層基板）である。複数の誘電体層及び複数の導電層は、実装基板２０の厚さ方向Ｄ１において積層されている。複数の導電層は、層ごとに定められた所定パターンに形成されている。複数の導電層は、グランド電位に接続されたグランド層２０ｍを含む。グランド層２０ｍは、実装基板２０の外周面の少なくとも一部でシールド層２７と接続されている。
【0078】
実装基板２０は、実装基板２０の厚さ方向Ｄ１において互いに対向する第１主面２０ｓ及び第２主面２０ｔを有する。実装基板２０の第１主面２０ｓには、複数のパッド２０ａ～２０ｅが設けられている。複数のパッド２０ａ～２０ｅは、実装基板２０内のビア電極を介して上記導電層に接続されている。
【0079】
実装基板２０の第１主面２０ｓには、上記複数の電子部品、樹脂層２６、及び、シールド層２７が設けられている。つまり、変形例４では、実装基板２０は、実装基板２０の片面に上記複数の電子部品が実装される片面実装基板である。より詳細には、上記複数の電子部品は、実装基板２０の第１主面２０ｓに配置（実装）されている。上述の通り、図１１の例では、上記複数の電子部品のうち、整合回路８及びＩＣチップ２３のみが図示されている。
【0080】
ＩＣチップ２３は、実装基板２０の第１主面２０ｓの所定位置に配置されている。ＩＣチップ２３は、例えば平面視矩形の板状である。ＩＣチップ２３は、チップ本体２３１と、複数の外部端子２３２と、を有する。チップ本体２３１は、例えば平面視矩形の板状である。チップ本体２３１は、スイッチ回路６を構成するスイッチング素子Ｑ１～Ｑ６（図２参照）を含む。複数の外部端子２３２は、チップ本体２３１における実装基板２０との対向面２３１ｓに配置されている。複数の外部端子２３２は、実装基板２０の第１主面２０ｓに設けられた複数のパッド２０ａ～２０ｅとはんだ２４を介して接続されている。
【0081】
複数の外部端子２３２は、外部端子２３２ａ～２３２ｄを含む。
【0082】
外部端子２３２ａは、スイッチ回路６の第１端子６ａを構成する。外部端子２３２ａは、実装基板２０のパッド２０ａとはんだ２４を介して接続されている。パッド２０ａは、第１信号経路Ｋ１を介して第１アンテナ端子５ａに接続されている。第１信号経路Ｋ１は、実装基板２０の導電層及びビア電極によって形成されている。
【0083】
外部端子２３２ｂは、スイッチ回路６の第２端子６ｂを構成する。外部端子２３２ｂは、実装基板２０のパッド２０ｂとはんだ２４を介して接続されている。パッド２０ｂは、第２信号経路Ｋ２を介して第２アンテナ端子５ｂに接続されている。第２信号経路Ｋ２は、実装基板２０の導電層及びビア電極によって形成されている。
【0084】
外部端子２３２ｃは、外部端子２３２ａを実装基板２０のグランド層２０ｍに接続するためのグランド端子である。外部端子２３２ｃは、チップ本体２３１内のスイッチング素子Ｑ１（図１参照）を介して外部端子２３２ａ（第１端子６ａ）と接続されている。これにより、外部端子２３２ｃは、外部端子２３２ａと接続及び非接続が切り替え可能に接続されている。外部端子２３２ｃは、実装基板２０の第１主面２０ｓに設けられたパッド２０ｃとはんだ２４を介して接続されている。パッド２０ｃは、実装基板２０内のビア電極及び導電層を介してグランド層２０ｍに接続されている。すなわち、外部端子２３２ｃは、グランド層２０ｍを介してグランドに接続されている。
【0085】
外部端子２３２ｄは、外部端子２３２ｂを実装基板２０のグランド層２０ｍに接続するためのグランド端子である。外部端子２３２ｄは、チップ本体２３１内のスイッチング素子Ｑ２（図１参照）を介して外部端子２３２ｂ（第２端子６ｂ）と接続されている。これにより、外部端子２３２ｄは、外部端子２３２ｂと接続及び非接続が切り替え可能に接続されている。外部端子２３２ｄは、実装基板２０の第１主面２０ｓに設けられたパッド２０ｄとはんだ２４を介して接続されている。パッド２０ｄは、実装基板２０内のビア電極及び導電層を介してグランド層２０ｍに接続されている。すなわち、外部端子２３２ｄは、グランド層２０ｍを介してグランドに接続されている。
【0086】
なお、外部端子２３２ｃ，２３２ｄを外部端子２３２ａ，２３２ｂごとに設ける場合を例示するが、外部端子２３２ｃ，２３２ｄを外部端子２３２ａ，２３２ｂとの間で共通化してもよい。
【0087】
整合回路８は、実装基板２０の第１主面２０ｓの所定位置に配置（実装）されている。整合回路８は、例えば平面視矩形の板状である。整合回路８は、実装基板２０内のビア電極及び導電層を介して第１信号経路Ｋ１及び第２信号経路Ｋ２と電気的に接続されている。
【0088】
樹脂層２６は、上記複数の電子部品を覆うように、実装基板２０の第１主面２０ｓに設けられている。樹脂層２６は、樹脂で形成された層であり、樹脂の他にフィラーを含んでいてもよい。
【0089】
シールド層２７は、例えば金属で形成されている。シールド層２７は、樹脂層２６の表面と実装基板２０の外周面とを覆うように設けられている。シールド層２７は、実装基板２０の外周面の少なくとも一部でグランド層２０ｍと接続されている。これにより、シールド層２７は、グランド層２０ｍを介してグランド電位に接続されている。
【0090】
実装基板２０の第２主面２０ｔには、実施形態１で説明した複数の外部端子５ａ～５ｆ（図１参照）が配置されている。変形例４では、複数の外部端子５ａ～５ｆは、例えば平面視円形の平板状である。図１１の例では、複数の外部端子５ａ～５ｆのうち外部端子５ａ，５ｂのみが図示されており、他の外部端子５ｃ～５ｆは図示省略されている。ここで、実施形態１で説明した通り、外部端子５ａは第１アンテナ端子５ａであり、外部端子５ｂは第２アンテナ端子５ｂである。第１アンテナ端子５ａは、実装基板２０に設けられた第１信号経路Ｋ１及びパッド２０ａを介してＩＣチップ２３の外部端子２３２ａに接続されている。第２アンテナ端子５ｂは、実装基板２０に設けられた第２信号経路Ｋ２及びパッド２０ｂを介してＩＣチップ２３の外部端子２３２ｂに接続されている。
【0091】
（７－４－２）高周波モジュールの要部の配置関係の説明
図１１のＡ及びＢを参照して、高周波モジュール１の要部（第１アンテナ端子５ａ、第２アンテナ端子５ｂ、整合回路８及びスイッチ回路６）の配置関係を説明する。
図１１のＡ及びＢを参照して、高周波モジュール１の要部（第１アンテナ端子５ａ、第２アンテナ端子５ｂ、整合回路８及びスイッチ回路６）の配置関係を説明する。
【0092】
変形例４では、整合回路８は、実装基板２０の第１主面２０ｓにおいて、ＩＣチップ２３（すなわちスイッチ回路６）と隣接するように配置されている。これにより、整合回路８とＩＣチップ２３との間の信号経路を短くすることができる。ここで、「整合回路８がＩＣチップ２３と隣接する」とは、整合回路８とＩＣチップ２３との間に他の電子部品が配置されていないことである。
【0093】
また、第１アンテナ端子５ａ及び第２アンテナ端子５ｂは、実装基板２０の厚さ方向Ｄ１からの平面視で、整合回路８と重なるように、実装基板２０の第２主面２０ｔに配置されている。これにより、第１アンテナ端子５ａ及び第２アンテナ端子５ｂと整合回路８との間の信号経路を短くできる。ここで、「第１アンテナ端子５ａ及び第２アンテナ端子５ｂが整合回路８と重なる」とは、第１アンテナ端子５ａ及び第２アンテナ端子５ｂの各々の少なくとも一部が整合回路８と重なることである。
【0094】
また、スイッチ回路６は、ＩＣチップ２３の内部において、例えば、整合回路８の側に配置されている。なお、「スイッチ回路６がＩＣチップ２３の内部における整合回路８の側に配置される」とは、スイッチ回路６の平面視の中心がＩＣチップ２３の平面視の中心よりも整合回路８の側に配置することである。より詳細には、スイッチ回路６は、ＩＣチップ２３の内部において、例えば、ＩＣチップ２３の側面（より詳細には整合回路８と隣接する側面）の付近に配置されている。これにより、スイッチ回路６と整合回路８との間の信号経路を短くできる。
【0095】
また、外部端子２３２ａ，２３２ｂは、実装基板２０の厚さ方向Ｄ１からの平面視で、スイッチ回路６と重なるように配置されている。また、外部端子２３２ｃは、外部端子２３２ａ（すなわち上述のようにＩＣチップ２３内でスイッチング素子Ｑ１を介して外部端子２３２ｃと接続される外部端子）と隣接するように配置されている。外部端子２３２ｄは、外部端子２３２ｂ（すなわち上述のようにＩＣチップ２３内でスイッチング素子Ｑ２を介して外部端子２３２ｄと接続される外部端子）と隣接するように配置されている。これらにより、外部端子２３２ａ，２３２ｃの間の信号経路、及び、外部端子２３２ｂ，２３２ｄの間の信号経路を短くできる。ここで、「外部端子（例えば２３２ｃ）が外部端子（例えば２３２ａ）と隣接する」とは、外部端子（例えば２３２ｃ）と外部端子（例えば２３２ａ）との間に他の外部端子２３２が配置されていないことである。
【0096】
このような配置関係により、第１アンテナ端子（外部端子）５ａ、第１端子（外部端子）６ａ、グランド端子（外部端子）２３２ｃ及びグランド層２０ｍに到る信号経路を短くできる。同様に、第２アンテナ端子（外部端子）５ｂ、第２端子（外部端子）６ｂ、グランド端子（外部端子）２３２ｄ及びグランド層２０ｍに到る信号経路を短くできる。これにより、上記信号経路に生じる寄生成分（寄生インダクタ及び寄生容量）を削減できる。この結果、使用する信号経路における通過損失（例えば受信感度の劣化及び送信電力の低下）を抑制できる。
【0097】
（７－５）変形例５
変形例４では、実装基板２０が片面実装基板である場合の高周波モジュール１の要部の配置関係を例示する。これに対し、変形例５では、実装基板２０が両面実装基板である場合の高周波モジュール１の要部の配置関係を例示する。
変形例４では、実装基板２０が片面実装基板である場合の高周波モジュール１の要部の配置関係を例示する。これに対し、変形例５では、実装基板２０が両面実装基板である場合の高周波モジュール１の要部の配置関係を例示する。
【0098】
（７－５－１）構成説明
図１２のＡ及びＢに示すように、変形例５の高周波モジュール１は、変形例４の高周波モジュール１と比べて、ＩＣチップ２３が実装基板２０の第２主面２０ｔに配置されている点、及び、実装基板２０の第２主面２０ｔに樹脂層２５を更に備える点で相違している。
図１２のＡ及びＢに示すように、変形例５の高周波モジュール１は、変形例４の高周波モジュール１と比べて、ＩＣチップ２３が実装基板２０の第２主面２０ｔに配置されている点、及び、実装基板２０の第２主面２０ｔに樹脂層２５を更に備える点で相違している。
【0099】
変形例５では、複数の外部端子５ａ～５ｆは、例えば円柱状に形成されており、実装基板２０の第２主面２０ｔから立ち上がるように配置されている。なお、図１２のＡ及びＢでは、複数の外部端子５ａ～５ｆのうち、外部端子５ｂのみ図示され、他の外部端子５ａ、５ｃ～５ｆは図示省略されている。また、樹脂層２５は、実装基板２０の第２主面２０ｔにおいて、ＩＣチップ２３の全体及び各外部端子５ａ～５ｆの外周面を覆うように、設けられている。樹脂層２５の外周面は、シールド層２７で覆われている。
【0100】
（７－５－２）高周波モジュールの要部の配置関係の説明
次に図１２のＡ及びＢを参照して、変形例５における高周波モジュール１の要部の配置関係を説明する。
次に図１２のＡ及びＢを参照して、変形例５における高周波モジュール１の要部の配置関係を説明する。
【0101】
変形例５では、整合回路８は、実装基板２０の厚さ方向Ｄ１からの平面視で、ＩＣチップ２３と重なるように、実装基板２０第１主面２０ｓに配置されている。より詳細には、整合回路８は、実装基板２０の厚さ方向Ｄ１からの平面視で、スイッチ回路６と重なるように、実装基板２０の第１主面２０ｓに配置されている。これにより、整合回路８とＩＣチップ２３（より詳細にはスイッチ回路６）との間の信号経路を短くできる。ここで、「整合回路８がＩＣチップ２３又はスイッチ回路６と重なる」とは、整合回路８の少なくとも一部が、ＩＣチップ２３又はスイッチ回路６と重なることである。
【0102】
さらに、整合回路８は、実装基板２０の厚さ方向Ｄ１からの平面視で、外部端子２３２ａ，２３２ｂの各々と重なるように、実装基板２０第１主面２０ｓに配置されている。これにより、整合回路８と外部端子２３２ａ，２３２ｂとの間の信号経路を短くできる。ここで、「整合回路８が外部端子６ａ，６ｂの各々と重なる」とは、整合回路８が外部端子６ａ，６ｂの各々の少なくとも一部と重なることである。
【0103】
また、外部端子２３２ｃは、外部端子２３２ａ（すなわち上述のようにＩＣチップ２３内でスイッチング素子Ｑ１を介して外部端子２３２ｃと接続される外部端子）と隣接するように配置されている。外部端子２３２ｄは、外部端子２３２ｂ（すなわち上述のようにＩＣチップ２３内でスイッチング素子Ｑ２を介して外部端子２３２ｄと接続される外部端子）と隣接するように配置されている。これらにより、外部端子２３２ａ，２３２ｃの間の信号経路、及び、外部端子２３２ｂ，２３２ｄの間の信号経路を短くできる。ここで、「外部端子（例えば２３２ｃ）が外部端子（例えば２３２ａ）と隣接する」とは、外部端子（例えば２３２ｃ）と外部端子（例えば２３２ａ）との間に他の外部端子２３２が配置されていないことである。
【0104】
このような配置関係により、第１アンテナ端子（外部端子）５ａ、第１端子（外部端子）６ａ、グランド端子（外部端子）２３２ｃ及びグランド層２０ｍに到る信号経路を短くできる。同様に、第２アンテナ端子（外部端子）５ｂ、第２端子（外部端子）６ｂ、グランド端子（外部端子）２３２ｄ及びグランド層２０ｍに到る信号経路を短くできる。これにより、上記信号経路に生じる寄生成分（寄生インダクタ及び寄生容量）を削減できる。この結果、使用する信号経路における通過損失（例えば受信感度の劣化及び送信電力の低下）を抑制できる。
【0105】
【0106】
（１）構成説明
図１３に示すように、実施形態２のスイッチ回路６Ｂは、実施形態１のスイッチ回路６において、スイッチング素子Ｑ７，Ｑ８を更に備える。これにより、スイッチ回路６Ｂは、第３端子６ｃ及び第４端子６ｄとグランドとの接続及び非接続との切り替えが可能に構成されている。すなわち、スイッチ回路６Ｂでは、第３端子６ｃ及び第４端子６ｄがそれぞれ、第１端子６ａ、第２端子６ｂ及びグランドと選択的に接続可能に構成されている。これにより、スイッチ回路６Ｂでは、第３端子及び第４端子のうちの一方の端子が第１端子又は第２端子に接続される場合、第３端子及び第４端子のうちの他方の端子は、グランドに接続される。
図１３に示すように、実施形態２のスイッチ回路６Ｂは、実施形態１のスイッチ回路６において、スイッチング素子Ｑ７，Ｑ８を更に備える。これにより、スイッチ回路６Ｂは、第３端子６ｃ及び第４端子６ｄとグランドとの接続及び非接続との切り替えが可能に構成されている。すなわち、スイッチ回路６Ｂでは、第３端子６ｃ及び第４端子６ｄがそれぞれ、第１端子６ａ、第２端子６ｂ及びグランドと選択的に接続可能に構成されている。これにより、スイッチ回路６Ｂでは、第３端子及び第４端子のうちの一方の端子が第１端子又は第２端子に接続される場合、第３端子及び第４端子のうちの他方の端子は、グランドに接続される。
【0107】
より詳細には、図１４に示すように、スイッチ回路６Ｂは、実施形態１のスイッチ回路６（図２参照）において、スイッチング素子Ｑ７，Ｑ８を更に備える。スイッチング素子Ｑ７は、第３端子６ｃと第２グランド端子６ｆとの間に接続されており、第３端子６ｃと第２グランド端子６ｆとの接続及び非接続を切り替える。スイッチング素子Ｑ８は、第４端子６ｄと第２グランド端子６ｆとの間に接続されており、第４端子６ｄと第２グランド端子６ｆとの接続及び非接続を切り替える。なお、図１４の例では、スイッチング素子Ｑ１は、第１端子６ａと第１グランド端子６ｅとの間に接続されており、第１端子６ａと第１グランド端子６ｅとの接続及び非接続を切り替える。スイッチング素子Ｑ２は、第２端子６ｂと第１グランド端子６ｅとの間に接続されており、第２端子６ｂと第１グランド端子６ｅとの接続及び非接続を切り替える。第１グランド端子６ｅ及び第２グランド端子６ｆは、グランドに接続されている。
【0108】
（２）動作説明
図１４を参照して、スイッチ回路６Ｂの動作を説明する。
図１４を参照して、スイッチ回路６Ｂの動作を説明する。
【0109】
図１４を参照して、スイッチ回路６Ｂにおいて、第１端子６ａが第３端子６ｃ、第４端子６ｄ及び第１グランド端子６ｅのうち第３端子６ｃに選択的に接続される場合（すなわち第１端子６ａ及び第２端子６ｂのうち第１端子６ａが使用される場合）を考える。この場合、スイッチング素子Ｑ３はオンに制御され、スイッチング素子Ｑ１，Ｑ５，Ｑ７はオフに制御される。これにより、第１端子６ａが第３端子６ｃに選択的に接続される。この場合、スイッチング素子Ｑ２はオンに制御され、スイッチング素子Ｑ４，Ｑ６はオフに制御される。これにより、使用されない第２端子６ｂは、第１グランド端子６ｅに選択的に接続され、第３端子６ｃ及び第４端子６ｄには接続されない。また、この場合、スイッチング素子Ｑ８は、オンに制御される。これにより、使用されない第４端子６ｄは、第２グランド端子６ｆに接続される。したがって、使用されない第４端子６ｄが浮遊状態になることを防止できる。この結果、不要な信号が第４端子６ｄから使用する信号経路に回り込むことを抑制できる。
【0110】
また、第１端子６ａが第３端子６ｃ、第４端子６ｄ及び第１グランド端子６ｅのうち第４端子６ｄに選択的に接続される場合（すなわち第１端子６ａ及び第２端子６ｂのうち第１端子６ａが使用される場合）を考える。この場合は、スイッチング素子Ｑ５はオンに制御され、スイッチング素子Ｑ１，Ｑ３，Ｑ８はオフに制御される。これにより、第１端子６ａが第４端子６ｄに選択的に接続される。この場合、スイッチング素子Ｑ２はオンに制御され、スイッチング素子Ｑ４，Ｑ６はオフに制御される。これにより、使用されない第２端子６ｂは第１グランド端子６ｅに選択的に接続され、第３端子６ｃ及び第４端子６ｄには接続されない。また、この場合、スイッチング素子Ｑ７はオンに制御される。これにより、使用されない第３端子６ｃは、第２グランド端子６ｆに接続される。これにより、使用されない第３端子６ｃが浮遊状態になることを防止できる。これにより、不要な信号が第３端子６ｃから使用する信号経路に回り込むことを抑制できる。
【0111】
また、第２端子６ｂが第３端子６ｃ、第４端子６ｄ及び第１グランド端子６ｅのうち第３端子６ｃに選択的に接続される場合（すなわち第１端子６ａ及び第２端子６ｂのうち第２端子６ｂが使用される場合）を考える。この場合は、スイッチング素子Ｑ４はオンに制御され、スイッチング素子Ｑ２，Ｑ６，Ｑ７はオフに制御される。これにより、第２端子６ｂは、第３端子６ｃに選択的に接続される。この場合、スイッチング素子Ｑ１はオンに制御され、スイッチング素子Ｑ３，Ｑ５はオフに制御される。これにより、使用されない第１端子６ａは、第１グランド端子６ｅに選択的に接続され、第３端子６ｃ及び第４端子６ｄには接続されない。また、この場合、スイッチング素子Ｑ８は、オンに制御される。これにより、使用されない第４端子６ｄは、第２グランド端子６ｆに接続される。したがって、使用されない第４端子６ｄが浮遊状態になることを防止できる。この結果、不要な信号が第４端子６ｄから使用する信号経路に回り込むことを抑制できる。
【0112】
また、第２端子６ｂが第３端子６ｃ、第４端子６ｄ及びグランドのうち第４端子６ｄに選択的に接続される場合（すなわち第１端子６ａ及び第２端子６ｂのうち第２端子６ｂが使用される場合）を考える。この場合は、スイッチング素子Ｑ６はオンに制御され、スイッチング素子Ｑ２，Ｑ４，Ｑ８はオフに制御される。これにより、第２端子６ｂが第４端子６ｄに選択的に接続される。この場合、スイッチング素子Ｑ１はオンに制御され、スイッチング素子Ｑ３，Ｑ５はオフに制御される。これにより、使用されない第１端子６ａは第１グランド端子６ｅに選択的に接続され、第３端子６ｃ及び第４端子６ｄには接続されない。また、この場合、スイッチング素子Ｑ７はオンに制御される。これにより、使用されない第３端子６ｃは、第２グランド端子６ｆに接続される。これにより、使用されない第３端子６ｃが浮遊状態になることを防止できる。これにより、不要な信号が第３端子６ｃから使用する信号経路に回り込むことを抑制できる。
【0113】
（３）スイッチ回路６Ｂの端子の配置関係
図１５を参照して、スイッチ回路６Ｂの端子（第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆ）の配置関係を説明する。
図１５を参照して、スイッチ回路６Ｂの端子（第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆ）の配置関係を説明する。
【0114】
スイッチ回路６Ｂは、主面６１ｓを有する基板６１を更に備える。基板６１の主面６１ｓには、スイッチ回路６を構成する回路要素（スイッチング素子Ｑ１～Ｑ８、第１～第４端子６ａ～６ｄ、第１グランド端子６ｅ、第２グランド端子６ｆ）が配置されている。図１５では、上記回路要素のうち、第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆのみが図示されている。
【0115】
第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆは、基板６１の主面６１ｓに、例えば図１５のように配置されている。より詳細には、基板６１の厚さ方向からの平面視で、第１端子６ａの中心と第１グランド端子６ｅの中心との直線距離を第１距離Ｔ１とし、第１端子６ａの中心と第２グランド端子６ｆの中心との直線距離を第２距離Ｔ２とする。また、基板６１の厚さ方向からの平面視で、第２端子６ｂの中心と第１グランド端子６ｅの中心との直線距離を第３距離Ｔ３とし、第２端子６ｂの中心と第２グランド端子６ｆの中心との直線距離を第４距離Ｔ４とする。この場合、下記の式１を満たすように、第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆは、配置されている。
（Ｔ１＋Ｔ３）＜（Ｔ２＋Ｔ４）・・・（式１）
式１は、第１距離Ｔ１と第３距離Ｔ３との和は、第２距離Ｔ２と第４距離Ｔ４との和よりも短いことを意味する。
（Ｔ１＋Ｔ３）＜（Ｔ２＋Ｔ４）・・・（式１）
式１は、第１距離Ｔ１と第３距離Ｔ３との和は、第２距離Ｔ２と第４距離Ｔ４との和よりも短いことを意味する。
【0116】
このように、第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆは、式１を満たすように配置される。これにより、第１端子６ａと第１グランド端子６ｅとの間の信号経路と、第２端子６ｂと第１グランド端子６ｅとの間の信号経路との和を短くできる。これにより、上記通信経路に生じる寄生成分（寄生インダクタ及び寄生容量など）を抑制できる。この結果、使用する信号経路での通過損失（受信感度の劣化及び送信電力の低下）を抑制できる。
【0117】
（４）スイッチ回路６Ｂのグランド端子の共通化
図１４に示すように、第１端子６ａが接続されるグランド端子（第１グランド端子６ｅ）、及び、第２端子６ｂが接続されるグランド端子（第１グランド端子６ｅ）はともに、整合回路８のグランド端子として機能する。つまり、それら各グランド端子は、整合回路８のグランド端子として機能するという同じ機能のグランド端子であるため、共通の第１グランド端子６ｅによって構成されている。
図１４に示すように、第１端子６ａが接続されるグランド端子（第１グランド端子６ｅ）、及び、第２端子６ｂが接続されるグランド端子（第１グランド端子６ｅ）はともに、整合回路８のグランド端子として機能する。つまり、それら各グランド端子は、整合回路８のグランド端子として機能するという同じ機能のグランド端子であるため、共通の第１グランド端子６ｅによって構成されている。
【0118】
また、第３端子６ｃが接続されるグランド端子（第２グランド端子６ｆ）、及び、第４端子６ｄが接続されるグランド端子（第２グランド端子６ｆ）はともに、第３端子６ｃ又は第４端子６ｄを他の端子から絶縁（アイソレーション）するためのグランド端子として機能する。つまり、それら各グランド端子は、第３端子６ｃ又は第４端子６ｄを他の端子から絶縁するという同じ機能のグランド端子であるため、共通の第２グランド端子６ｆによって構成されている。
【0119】
このように、スイッチ回路６Ｂでは、複数のグランド端子（第１グランド端子６ｅ及び第２グランド端子６ｆ）は、グランド端子の機能ごとに共通化されている。これにより、スイッチ回路６Ｂを小型化できる。この結果、高周波モジュール１Ｂを小型化できる。
【0120】
（５）効果
以上のように、実施形態２のスイッチ回路６Ｂでは、第３端子６ｃ及び第４端子６ｄはそれぞれ、第１端子６ａ、第２端子６ｂ及び第２グランド端子６ｆと選択的に接続可能に構成されている。第３端子６ｃ及び第４端子６ｄのうちの一方の端子が第１端子６ａ又は第２端子６ｂに接続される場合、第３端子６ｃ及び第４端子６ｄのうちの他方の端子は、第２グランド端子６ｆに接続される。この構成によれば、第３端子６ｃ及び第４端子６ｄのうちの一方の端子が第１端子６ａ又は第２端子６ｂに接続される場合、第３端子６ｃ及び第４端子６ｄのうちの他方の端子（不使用端子）が第２グランド端子６ｆに接続される。これにより、不使用端子が浮遊状態になることを防止できる。この結果、不要な信号が不使用端子から使用する信号経路に回り込むことを抑制できる。
以上のように、実施形態２のスイッチ回路６Ｂでは、第３端子６ｃ及び第４端子６ｄはそれぞれ、第１端子６ａ、第２端子６ｂ及び第２グランド端子６ｆと選択的に接続可能に構成されている。第３端子６ｃ及び第４端子６ｄのうちの一方の端子が第１端子６ａ又は第２端子６ｂに接続される場合、第３端子６ｃ及び第４端子６ｄのうちの他方の端子は、第２グランド端子６ｆに接続される。この構成によれば、第３端子６ｃ及び第４端子６ｄのうちの一方の端子が第１端子６ａ又は第２端子６ｂに接続される場合、第３端子６ｃ及び第４端子６ｄのうちの他方の端子（不使用端子）が第２グランド端子６ｆに接続される。これにより、不使用端子が浮遊状態になることを防止できる。この結果、不要な信号が不使用端子から使用する信号経路に回り込むことを抑制できる。
【0121】
また、実施形態２でも、実施形態１と同様に、整合回路８のフィルタ９，１０側にはスイッチ回路６Ｂが設けられているが、整合回路８のアンテナ端子５ａ，５ｂ側にはスイッチ回路が設けられていない。このため、整合回路８のアンテナ端子５ａ，５ｂ側にスイッチ回路が設けられていない分、スイッチ回路の個数を抑制できる。これにより、高周波モジュール１を小型化できる。また、整合回路８を、第１アンテナ端子５ａとスイッチ回路６との間のインピーダンス整合を取るための整合回路と、第２アンテナ端子５ｂとスイッチ回路６との間のインピーダンス整合を取るための整合回路とに兼用される。これによっても、高周波モジュール１を小型化できる。
【0122】
（６）変形例
実施形態２の変形例を説明する。
実施形態２の変形例を説明する。
【0123】
（６－１）変形例１
実施形態２では、第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆは、上記の式１を満たすように基板６１の主面６１ｓに配置される。ただし、第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆは、上記の式１の代わりに、下記の式２を満たすように、基板６１の主面６１ｓに配置されてもよい。
Ｔ１＜Ｔ２・・・（式２）
実施形態２では、第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆは、上記の式１を満たすように基板６１の主面６１ｓに配置される。ただし、第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆは、上記の式１の代わりに、下記の式２を満たすように、基板６１の主面６１ｓに配置されてもよい。
Ｔ１＜Ｔ２・・・（式２）
【0124】
式２は、第１距離Ｔ１は第２距離Ｔ２よりも短いことを意味する。
【0125】
このように、第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆは、式２を満たすように配置されることで、第１端子６ａと第１グランド端子６ｅとの間の信号経路を短くできる。これにより、上記通信経路に生じる寄生成分（寄生インダクタ及び寄生容量など）を抑制できる。この結果、使用する信号経路での通過損失（受信感度の劣化及び送信電力の低下）を抑制できる。
【0126】
（６－２）変形例２
実施形態２では、第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆは、上記の式１を満たすように基板６１の主面６１ｓに配置される。ただし、第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆは、上記の式１の代わりに、下記の式３を満たすように、基板６１の主面６１ｓに配置されてもよい。
Ｔ１＜Ｔ２、Ｔ１＜Ｔ４、Ｔ３＜Ｔ２、Ｔ３＜Ｔ４・・・（式３）
実施形態２では、第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆは、上記の式１を満たすように基板６１の主面６１ｓに配置される。ただし、第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆは、上記の式１の代わりに、下記の式３を満たすように、基板６１の主面６１ｓに配置されてもよい。
Ｔ１＜Ｔ２、Ｔ１＜Ｔ４、Ｔ３＜Ｔ２、Ｔ３＜Ｔ４・・・（式３）
【0127】
式３は、第１距離Ｔ１は、第２距離Ｔ２及び第４距離Ｔ４よりも小さく、かつ、第３距離Ｔ３も、第２距離Ｔ２及び第４距離Ｔ４よりも短いことを意味する。
【0128】
このように、第１端子６ａ、第２端子６ｂ、第１グランド端子６ｅ及び第２グランド端子６ｆは、式３を満たすように配置される。これにより、第１端子６ａと第１グランド端子６ｅとの間の信号経路、及び、第２端子６ｂと第１グランド端子６ｅとの間の信号経路を短くできる。したがって、上記通信経路に生じる寄生成分（寄生インダクタ及び寄生容量など）を抑制できる。この結果、使用する信号経路での通過損失（受信感度の劣化及び送信電力の低下）を抑制できる。
【0129】
（実施形態３）
図１６を参照して、実施形態３に係る高周波モジュール１Ｃについて説明する。
図１６を参照して、実施形態３に係る高周波モジュール１Ｃについて説明する。
【0130】
（１）構成
実施形態１に係る高周波モジュール１では、スイッチ回路６の第１端子６ａに第１信号経路Ｋ１を介して第１アンテナ端子５ａが接続され、スイッチ回路６の第２端子６ｂに第２信号経路Ｋ２を介して第２アンテナ端子５ｂが接続される（図１参照）。これに対し、実施形態３に係る高周波モジュール１Ｃでは、図１６に示すように、スイッチ回路６Ｃの第１端子６ａに第１信号経路Ｋ３を介して第１パワーアンプ３０（第１増幅回路）が接続され、スイッチ回路６Ｃの第２端子６ｂに第２信号経路Ｋ４を介して第２パワーアンプ３１（第２増幅回路）が接続される。
実施形態１に係る高周波モジュール１では、スイッチ回路６の第１端子６ａに第１信号経路Ｋ１を介して第１アンテナ端子５ａが接続され、スイッチ回路６の第２端子６ｂに第２信号経路Ｋ２を介して第２アンテナ端子５ｂが接続される（図１参照）。これに対し、実施形態３に係る高周波モジュール１Ｃでは、図１６に示すように、スイッチ回路６Ｃの第１端子６ａに第１信号経路Ｋ３を介して第１パワーアンプ３０（第１増幅回路）が接続され、スイッチ回路６Ｃの第２端子６ｂに第２信号経路Ｋ４を介して第２パワーアンプ３１（第２増幅回路）が接続される。
【0131】
より詳細には、高周波モジュール１Ｃは、スイッチ回路６Ｃと、第１パワーアンプ３０と、第２パワーアンプ３１と、整合回路８と、第１フィルタ３２と、第２フィルタ３３と、を備える。
【0132】
スイッチ回路６Ｃは、実施形態１のスイッチ回路６と同様に構成されている。スイッチ回路６Ｃは、第１端子６ａ、第２端子６ｂ、第３端子６ｃ及び第４端子６ｄを有する。実施形態３では、スイッチ回路６Ｃは、バンドセレクトスイッチとして機能する。第１端子６ａ及び第２端子６ｂはそれぞれ、第３端子６ｃ、第４端子６ｄ及びグランドと選択的に接続可能に構成されている。第１端子６ａは、スイッチング素子Ｑ１によってグランドとの接続及び非接続が切り替えられる。第２端子６ｂは、スイッチング素子Ｑ２によってグランドとの接続及び非接続が切り替えられる。第１端子６ａ及び第２端子６ｂのうちの一方の端子が第３端子６ｃ又は第４端子６ｄに接続される場合、第１端子６ａ及び第２端子６ｂのうちの他方の端子は、グランドに接続される。
【0133】
第１パワーアンプ３０は、第１信号経路Ｋ３を介して第１端子６ａに接続されている。第１パワーアンプ３０は、信号処理回路（図示省略）からの送信信号を増幅してスイッチ回路６Ｃの第１端子６ａに出力する。第２パワーアンプ３１は、第２信号経路Ｋ４を介して第２端子６ｂに接続されている。第２パワーアンプ３１は、信号処理回路（図示省略）からの送信信号を増幅してスイッチ回路６Ｃの第２端子６ｂに出力する。整合回路３４は、第１信号経路Ｋ３と第２信号経路Ｋ４との間に接続されている。
【0134】
第１フィルタ３２は、第３端子６ｃに接続され、第１信号経路Ｋ３及び第２信号経路Ｋ４のうちの一方の経路と接続可能に構成されている。第１フィルタ３２は、例えば、第１通信バンドの送信帯域を通信帯域とする送信フィルタである。第１フィルタ３２は、スイッチ回路６Ｃの第３端子６ｃから出力された送信信号を第１通信バンドの送信帯域の信号に制限して通過させ、通過させた送信信号を後段の回路に出力する。第２フィルタ３３は、第４端子６ｄに接続され、第１信号経路Ｋ３及び第２信号経路Ｋ４のうちの他方の経路と接続可能に構成されている。第２フィルタ３３は、例えば、第２通信バンドの送信帯域を通信帯域とする送信フィルタである。第２フィルタ３３は、スイッチ回路６Ｃの第４端子６ｄから出力された送信信号を第２通信バンドの送信帯域の信号に制限して通過させ、通過させた送信信号を後段の回路に出力する。
【0135】
実施形態３でも、実施形態１と同様の効果を奏する。より詳細には、実施形態３によれば、整合回路３４のフィルタ３２，３３側にはスイッチ回路６Ｃが設けられているが、整合回路３４のパワーアンプ３０，３１側にはスイッチ回路が設けられていない。このため、整合回路３４のパワーアンプ３０，３１側にスイッチ回路が設けられていない分、スイッチ回路の個数を抑制できる。これにより、高周波モジュール１Ｃを小型化できる。また、整合回路３４を、第１パワーアンプ３０とスイッチ回路６Ｃとの間のインピーダンス整合を取るための整合回路と、第１パワーアンプ３０とスイッチ回路６Ｃとの間のインピーダンス整合を取るための整合回路とに兼用される。これによっても、高周波モジュール１を小型化できる。また、上述のようにスイッチ回路の個数を抑制できるため、スイッチ回路の全体にわたる通過損失を抑制できる。また、第１端子６ａ及び第２端子６ｂのうちの一方の端子（使用端子）が第３端子６ｃ又は第４端子６ｄに接続される場合、第１端子６ａ及び第２端子６ｂのうちの他方の端子（不使用端子）は、グランドに接続される。したがって、不使用端子から使用端子に不要な信号が回り込むことを抑制できる。この結果、使用する信号経路における通信損失の劣化（例えば受信感度の劣化及び送信電力の低下）を抑制できる。以上より、通信損失の抑制と小型化とを両立できる。
【0136】
（２）変形例
次に実施形態３の変形例を説明する。
次に実施形態３の変形例を説明する。
【0137】
（２－１）変形例１
実施形態３では、第１増幅回路が第１パワーアンプ３０であり、第２増幅回路が第２パワーアンプ３１である場合が例示されるが、図１７に示すように、第１増幅回路が第１ローノイズアンプ３６であり、第２増幅回路が第２ローノイズアンプ３７であってもよい。この場合、第１フィルタ３２及び第２フィルタ３３は、例えば、受信フィルタとなる。この変形例１でも、実施形態３の効果と同様の効果を奏する。
実施形態３では、第１増幅回路が第１パワーアンプ３０であり、第２増幅回路が第２パワーアンプ３１である場合が例示されるが、図１７に示すように、第１増幅回路が第１ローノイズアンプ３６であり、第２増幅回路が第２ローノイズアンプ３７であってもよい。この場合、第１フィルタ３２及び第２フィルタ３３は、例えば、受信フィルタとなる。この変形例１でも、実施形態３の効果と同様の効果を奏する。
【0138】
（２－２）その他の変形例
実施形態１～３及びそれらの変形例を組み合わせて実施してもよい。
実施形態１～３及びそれらの変形例を組み合わせて実施してもよい。
【0139】
（態様）
本明細書には、以下の態様が開示されている。
本明細書には、以下の態様が開示されている。
【0140】
第１の態様の高周波モジュール（１；１Ｂ）は、スイッチ回路（６；６Ｂ）と、第１アンテナ端子（５ａ）と、第２アンテナ端子（５ｂ）と、整合回路（８）と、第１フィルタ（９）と、第２フィルタ（１０）と、を備える。スイッチ回路（６；６Ｂ）は、第１端子（６ａ）、第２端子（６ｂ）、第３端子（６ｃ）及び第４端子（６ｄ）を有する。第１アンテナ端子（５ａ）は、第１信号経路（Ｋ１）を介して第１端子（６ａ）に接続される。第２アンテナ端子（５ｂ）は、第２信号経路（Ｋ２）を介して第２端子（６ｂ）に接続される。整合回路（８）は、第１信号経路（Ｋ１）と第２信号経路（Ｋ２）との間に接続される。第１フィルタ（９）は、第３端子（６ｃ）に接続され、前記第１信号経路及び前記第２信号経路のうちの一方の経路と接続可能に構成される。第２フィルタ（１０）は、第４端子（６ｄ）に接続され、前記第１信号経路及び前記第２信号経路のうちの他方の経路と接続可能に構成される。第１端子（６ａ）及び第２端子（６ｂ）はそれぞれ、第３端子（６ｃ）、第４端子（６ｄ）及びグランドと選択的に接続可能に構成される。第１端子（６ａ）及び第２端子（６ｂ）のうちの一方の端子が第３端子（６ｃ）又は第４端子（６ｄ）に接続される場合、第１端子（６ａ）及び第２端子（６ｂ）のうちの他方の端子は、グランドに接続される。
【0141】
この構成によれば、整合回路（８）のフィルタ（９，１０）側にはスイッチ回路（６；６Ｂ）が設けられているが、整合回路（８）のアンテナ端子（５ａ，５ｂ）側にはスイッチ回路が設けられていない。このため、整合回路（８）のアンテナ端子（５ａ，５ｂ）側にスイッチ回路が設けられていない分、スイッチ回路の個数を抑制できる。これにより、高周波モジュール（１；１Ｂ）を小型化できる。また、整合回路（８）を、第１アンテナ端子（５ａ）とスイッチ回路（６；６Ｂ）との間のインピーダンス整合を取るための整合回路と、第２アンテナ端子（５ｂ）とスイッチ回路（６；６Ｂ）との間のインピーダンス整合を取るための整合回路とに兼用される。これによっても、高周波モジュール（１；１Ｂ）を小型化できる。また、上述のようにスイッチ回路の個数を抑制できるため、スイッチ回路の全体にわたる通過損失を抑制できる。また、第１端子（６ａ）及び第２端子（６ｂ）のうちの一方の端子（使用端子）が第３端子（６ｃ）又は第４端子（６ｄ）に接続される場合、第１端子（６ａ）及び第２端子（６ｂ）のうちの他方の端子（不使用端子）は、グランドに接続される。したがって、不使用端子から、使用する信号経路に不要な信号が回り込むことを抑制できる。この結果、使用する信号経路における通信損失の劣化（例えば受信感度の劣化及び送信電力の低下）を抑制できる。以上より、通信損失の抑制と小型化とを両立できる。
【0142】
第２の態様の高周波モジュール（１Ｃ）は、スイッチ回路（６Ｃ）と、第１増幅回路（３０；３６）と、第２増幅回路（３１；３７）と、整合回路（３４）と、第１フィルタ（３２）と、第２フィルタ（３３）と、を備える。スイッチ回路（６Ｃ）は、第１端子（６ａ）、第２端子（６ｂ）、第３端子（６ｃ）及び第４端子（６ｄ）を有する。第１増幅回路（３０；３６）は、第１信号経路（Ｋ３）を介して第１端子（６ａ）に接続される。第２増幅回路（３１；３７）は、第２信号経路（Ｋ４）を介して第２端子（６ｂ）に接続される。整合回路（８）は、第１信号経路（Ｋ３）と第２信号経路（Ｋ４）との間に接続される。第１フィルタ（３２）は、第３端子（６ｃ）に接続され、前記第１信号経路及び前記第２信号経路のうちの一方の経路と接続可能に構成される。第２フィルタ（３３）は、第４端子（６ｄ）に接続され、前記第１信号経路及び前記第２信号経路のうちの他方の経路と接続可能に構成される。第１端子（６ａ）及び第２端子（６ｂ）はそれぞれ、第３端子（６ｃ）、第４端子（６ｄ）及びグランドと選択的に接続可能に構成される。第１端子（６ａ）及び第２端子（６ｂ）のうちの一方の端子が第３端子（６ｃ）又は第４端子（６ｄ）に接続される場合、第１端子（６ａ）及び第２端子（６ｂ）のうちの他方の端子は、グランドに接続される。
【0143】
この構成によれば、整合回路（３４）のフィルタ（３２，３３）側にはスイッチ回路（６Ｃ）が設けられているが、整合回路（３４）の増幅回路（３０，３１；３６，３７）側にはスイッチ回路が設けられていない。このため、整合回路（３４）の増幅回路（３０，３１；３６，３７）側にスイッチ回路が設けられていない分、スイッチ回路の個数を抑制できる。これにより、高周波モジュール（１Ｃ）を小型化できる。また、整合回路（３４）を、第１増幅回路（３０；３６）とスイッチ回路（６Ｃ）との間のインピーダンス整合を取るための整合回路と、第２増幅回路（３１；３７）とスイッチ回路（６Ｃ）との間のインピーダンス整合を取るための整合回路とに兼用される。これによっても、高周波モジュール（１Ｃ）を小型化できる。また、上述のようにスイッチ回路の個数を抑制できるため、スイッチ回路の全体にわたる通過損失を抑制できる。また、第１端子（６ａ）及び第２端子（６ｂ）のうちの一方の端子（使用端子）が第３端子（６ｃ）又は第４端子（６ｄ）に接続される場合、第１端子（６ａ）及び第２端子（６ｂ）のうちの他方の端子（不使用端子）は、グランドに接続される。したがって、不使用端子から、使用する信号経路に不要な信号が回り込むことを抑制できる。この結果、使用する信号経路における通信損失の劣化（例えば受信感度の劣化及び送信電力の低下）を抑制できる。以上より、通信損失の抑制と小型化とを両立できる。
【0144】
第３の態様の高周波モジュール（１；１Ｂ）は、第１の態様において、実装基板を更に備える。スイッチ回路（６；６Ｂ）は、第１端子（６ａ）と接続及び非接続の切り替えが可能に接続されるグランド端子（２３２ｃ）を更に有する。整合回路（８）は、実装基板（２０）の厚さ方向（Ｄ１）からの平面視で、第１アンテナ端子（５ａ）又はスイッチ回路（６；６Ｂ）と重なる。グランド端子（２３２ｃ）は、第１端子（６ａ）と隣接している。
【0145】
この構成によれば、第１アンテナ端子（５ａ）、第１端子（６ａ）、グランド端子（２３２ｃ）及びグランドに到る信号経路を短くできる。これにより、上記信号経路に生じる寄生成分（寄生インダクタ及び寄生容量など）を抑制できる。この結果、使用する信号経路における通過損失（例えば受信感度の劣化及び送信電力の低下）を更に抑制できる。
【0146】
第４の態様の高周波モジュール（１）は、第１の態様において、実装基板（２０）を更に備える。整合回路（８）は、実装基板（２０）の厚さ方向（Ｄ１）からの平面視で、スイッチ回路（６）と隣接している。
【0147】
この構成によれば、整合回路（８）とスイッチ回路（６）との間の信号経路を短くできる。これにより、上記通信経路に生じる寄生成分（寄生インダクタ及び寄生容量など）を抑制できる。この結果、使用する信号経路における通過損失（例えば受信感度の劣化及び送信電力の低下）を更に抑制できる。
【0148】
第５の態様の高周波モジュール（１）では、第４の態様において、第１端子（６ａ）及び第２端子（６ｂ）は、実装基板（２０）の厚さ方向（Ｄ１）からの平面視で、スイッチ回路（６）の内部における整合回路（８）の側に配置されている。
【0149】
この構成によれば、第１端子（６ａ）と整合回路（８）との間の信号経路、及び、第２端子（６ｂ）と整合回路（８）との間の信号経路を短くできる。これにより、上記通信経路に生じる寄生成分（寄生インダクタ及び寄生容量など）を抑制できる。この結果、使用する信号経路における通過損失（例えば受信感度の劣化及び送信電力の低下）を抑制できる。
【0150】
第６の態様の高周波モジュール（１）では、第１～第５の態様のいずれか１つにおいて、整合回路（８）は、インダクタ（Ｌ１）を含む。インダクタ（Ｌ１）は、第１信号経路（Ｋ１）と第２信号経路（Ｋ２）との間に接続される。
【0151】
この構成によれば、整合回路（８）としてハイパスフィルタを構成できる。
【0152】
第７の態様の高周波モジュール（１）では、第１～第５の態様のいずれか１つにおいて、整合回路（８）は、キャパシタ（Ｃ１）を含む。キャパシタ（Ｃ１）は、第１信号経路（Ｋ１）と第２信号経路（Ｋ２）との間に接続される。
【0153】
この構成によれば、整合回路（８）としてローパスフィルタを構成できる。
【0154】
第８の態様の高周波モジュール（１）では、第１～第５の態様のいずれか１つにおいて、整合回路（８）は、インダクタ（Ｌ２）及びキャパシタ（Ｃ２）を含む。インダクタ（Ｌ２）及びキャパシタ（Ｃ２）は、第１信号経路（Ｋ１）と第２信号経路（Ｋ２）との間に接続されており、互いに並列に接続される。
【0155】
この構成によれば、バンドパスフィルタを構成できる。
【0156】
第９の態様の高周波モジュール（１）では、第１～第５の態様のいずれか１つにおいて、整合回路（８）は、インダクタ（Ｌ３）及びキャパシタ（Ｃ３）を含む。インダクタ（Ｌ３）及びキャパシタ（Ｃ３）は、第１信号経路（Ｋ１）と第２信号経路（Ｋ２）との間に接続されており、互いに直列に接続される。
【0157】
この構成によれば、整合回路（８）としてバンドエリミネーションフィルタを構成できる。
【0158】
第１０の態様の高周波モジュール（１）では、第６～第９の態様のいずれか１つにおいて、整合回路（８）は、キャパシタ（Ｃ４）を更に備える。キャパシタ（Ｃ４）は、第１信号経路（Ｋ１）とグランドとの間に接続される。
【0159】
この構成によれば、整合回路（８）は、第１信号経路（Ｋ１）及び第２信号経路（Ｋ２）のうち第１信号経路（Ｋ１）が使用されるときのみ機能するキャパシタ（Ｃ４）を備えることができる。これにより、整合回路（８）の回路構成を、使用する信号経路（第１信号経路（Ｋ１）又は第２信号経路（Ｋ２））によって変更することができる。
【0160】
第１１の態様の高周波モジュール（１）では、第６～第１０の態様のいずれか１つにおいて、整合回路（８）は、インダクタ（Ｌ４）を更に備える。インダクタ（Ｌ４）は、第１信号経路（Ｋ１）に直列に接続される。
【0161】
この構成によれば、整合回路（８）は、第１信号経路（Ｋ１）及び第２信号経路（Ｋ２）のうち第１信号経路（Ｋ１）が使用されるときのみ機能するインダクタ（Ｌ４）を備えることができる。これにより、整合回路（８）の回路構成を、使用する信号経路（第１信号経路（Ｋ１）又は第２信号経路（Ｋ２））によって変更することができる。
【0162】
第１２の態様の高周波モジュール（１）では、第３～第５の態様のいずれか１つにおいて、整合回路（８）は、実装基板においてパターンで形成されるインダクタを含む。
【0163】
この構成によれば、インダクタを小型化でき、これにより高周波モジュール（１；１Ｂ）を小型化できる。
【0164】
第１３の態様の高周波モジュール（１Ｂ）では、第１～第１２の態様のいずれか１つにおいて、第３端子（６ｃ）及び第４端子（６ｄ）はそれぞれ、第１端子（６ａ）、第２端子（６ｂ）及びグランドと選択的に接続可能に構成される。第３端子（６ｃ）及び第４端子（６ｄ）のうちの一方の端子が第１端子（６ａ）又は第２端子（６ｂ）に接続される場合、第３端子（６ｃ）及び第４端子（６ｄ）のうちの他方の端子は、グランドに接続される。
【0165】
この構成によれば、第３端子（６ｃ）及び第４端子（６ｄ）のうちの一方の端子が第１端子（６ａ）又は第２端子（６ｂ）に接続される場合、第３端子（６ｃ）及び第４端子（６ｄ）のうちの他方の端子（不使用端子）がグランドに接続される。このため、不使用端子が浮遊状態になることを防止できる。これにより、不要な信号が不使用端子から、使用する信号経路に回り込むことを抑制できる。
【0166】
第１４の態様の高周波モジュール（１Ｂ）では、第１～第１３の態様のいずれか１つにおいて、スイッチ回路（６Ｂ）は、第１グランド端子（６ｅ）と、第２グランド端子（６ｆ）と、基板（６１）と、を更に有する。第１グランド端子（６ｅ）は、第１端子（６ａ）及び第２端子（６ｂ）と接続及び非接続が切り替え可能に接続される。第１グランド端子（６ｅ）は、第３端子（６ｃ）及び第４端子（６ｄ）と接続及び非接続が切り替え可能に接続される。基板（６１）は、第１端子（６ａ）、第２端子（６ｂ）、第１グランド端子（６ｅ）及び第２グランド端子（６ｆ）が配置される。基板（６１）の厚さ方向からの平面視で、第１端子（６ａ）と第１グランド端子（６ｅ）との距離を第１距離（Ｔ１）とし、第１端子（６ａ）と第２グランド端子（６ｆ）との距離を第２距離（Ｔ２）とする。第１距離（Ｔ１）は、第２距離（Ｔ２）よりも短い。
【0167】
この構成によれば、第１端子（６ａ）と第１グランド端子（６ｅ）との間の信号経路を短くできる。これにより、上記通信経路に生じる寄生成分（寄生インダクタ及び寄生容量など）を更に抑制できる。この結果、使用する信号経路での通過損失（受信感度の劣化及び送信電力の低下）を更に抑制できる。
【0168】
第１５の態様の高周波モジュール（１Ｂ）では、第１～第１３の態様のいずれか１つにおいて、スイッチ回路（６Ｂ）は、第１グランド端子（６ｅ）と、第２グランド端子（６ｆ）と、基板（６１）と、を更に有する。第１グランド端子（６ｅ）は、第１端子（６ａ）及び第２端子（６ｂ）と接続及び非接続が切り替え可能に接続される。第１グランド端子（６ｅ）は、第３端子（６ｃ）及び第４端子（６ｄ）と接続及び非接続が切り替え可能に接続される。基板（６１）は、第１端子（６ａ）、第２端子（６ｂ）、第１グランド端子（６ｅ）及び第２グランド端子（６ｆ）が配置される。基板（６１）の厚さ方向からの平面視で、第１端子（６ａ）と第１グランド端子（６ｅ）との距離を第１距離（Ｔ１）とし、第１端子（６ａ）と第２グランド端子（６ｆ）との距離を第２距離（Ｔ２）とし、第２端子（６ｂ）と第１グランド端子（６ｅ）との距離を第３距離（Ｔ３）とし、第２端子（６ｂ）と第２グランド端子（６ｆ）との距離を第４距離（Ｔ４）とする。第１距離（Ｔ１）と第３距離（Ｔ３）との和は、第２距離（Ｔ２）と第４距離（Ｔ４）との和よりも短い。
【0169】
この構成によれば、第１距離（Ｔ１）と第３距離（Ｔ３）との和が第２距離（Ｔ２）と第４距離（Ｔ４）との和よりも短い。このため、第１端子（６ａ）と第１グランド端子（６ｅ）との間の信号経路と、第２端子（６ｂ）と第１グランド端子（６ｅ）との間の信号経路との和を短くできる。これにより、上記通信経路に生じる寄生成分（寄生インダクタ及び寄生容量など）を抑制できる。この結果、使用する信号経路での通過損失（受信感度の劣化及び送信電力の低下）を抑制できる。
【0170】
第１６の態様の高周波モジュール（１Ｂ）では、第１～第１３の態様のいずれか１つにおいて、スイッチ回路（６Ｂ）は、第１グランド端子（６ｅ）と、第２グランド端子（６ｆ）と、基板（６１）と、を更に有する。第１グランド端子（６ｅ）は、第１端子（６ａ）及び第２端子（６ｂ）と接続及び非接続が切り替え可能に接続される。第１グランド端子（６ｅ）は、第３端子（６ｃ）及び第４端子（６ｄ）と接続及び非接続が切り替え可能に接続される。基板（６１）は、第１端子（６ａ）、第２端子（６ｂ）、第１グランド端子（６ｅ）及び第２グランド端子（６ｆ）が配置される。基板（６１）の厚さ方向からの平面視で、第１端子（６ａ）と第１グランド端子（６ｅ）との距離を第１距離（Ｔ１）とし、第１端子（６ａ）と第２グランド端子（６ｆ）との距離を第２距離（Ｔ２）とする。第１距離（Ｔ１）及び第３距離（Ｔ３）はそれぞれ、第２距離（Ｔ２）及び第４距離（Ｔ４）よりも短い。
【0171】
この構成によれば、第１端子（６ａ）と第１グランド端子（６ｅ）との間の信号経路と、第２端子（６ｂ）と第１グランド端子（６ｅ）との間の信号経路とを短くできる。これにより、上記通信経路に生じる寄生成分（寄生インダクタ及び寄生容量など）を更に抑制できる。この結果、使用する信号経路での通過損失（受信感度の劣化及び送信電力の低下）を更に抑制できる。
【0172】
第１７の態様の通信装置（１００）は、第１～第１６の態様のいずれか１つの高周波モジュール（１；１Ｂ）と、信号処理回路（２）と、を備える。信号処理回路（２）は、高周波モジュール（１；１Ｂ）に接続されており、高周波信号を信号処理する。
【0173】
この構成によれば、高周波モジュール（１；１Ｂ）の効果を奏する通信装置（１００）を提供できる。
【符号の説明】
【0174】
１，１Ｂ，１Ｃ 高周波モジュール
２ 信号処理回路
３ 第１アンテナ
４ 第２アンテナ
５ａ 第１アンテナ端子
５ｂ 第２アンテナ端子
５ｃ 入力端子
５ｄ 出力端子
５ｅ 出力端子
５ｆ 信号入力端子
６，６Ｂ，６Ｃ スイッチ回路
６ａ 第１端子
６ｂ 第２端子
６ｃ 第３端子
６ｄ 第４端子
６ｅ 第１グランド端子
６ｆ 第２グランド端子
７ スイッチ回路
７ａ 共通端子
７ｂ 選択端子
７ｃ 選択端子
８，３４ 整合回路
９ 第１フィルタ
９ａ，９ｂ 入出力部
１０ 第２フィルタ
１０ａ 入力部
１０ｂ 出力部
１１ パワーアンプ
１１ａ 入力部
１１ｂ 出力部
１２ ローノイズアンプ
１２ａ 入力部
１２ｂ 出力部
１３ ローノイズアンプ
１３ａ 入力部
１３ｂ 出力部
１４ コントローラ
２０ 実装基板
２０ａ～２０ｅ パッド
２０ｍ グランド層
２０ｓ 第１主面
２０ｔ 第２主面
２１ ＲＦ信号処理回路
２２ ベースバンド信号処理回路
２３ ＩＣチップ
２４ はんだ
２５，２６ 樹脂層
２７ シールド層
３０ 第１パワーアンプ（第１増幅回路）
３１ 第２パワーアンプ（第２増幅回路）
３２ 第１フィルタ
３３ 第２フィルタ
３６ 第１ローノイズアンプ（第１増幅回路）
３７ 第２ローノイズアンプ（第２増幅回路）
６１ 基板
６１ｓ 主面
１００ 通信装置
２３１ チップ本体
２３１ｓ 対向面
２３２，２３２ａ，２３２ｂ 外部端子
２３２ｃ～２３２ｄ グランド端子
Ｃ１～Ｃ４ キャパシタ
Ｄ１ 方向
Ｋ１，Ｋ３ 第１信号経路
Ｋ２，Ｋ４ 第２信号経路
Ｌ１～Ｌ４ インダクタ
Ｑ１～Ｑ８ スイッチング素子
Ｔ１ 第１距離
Ｔ２ 第２距離
Ｔ３ 第３距離
Ｔ４ 第４距離
２ 信号処理回路
３ 第１アンテナ
４ 第２アンテナ
５ａ 第１アンテナ端子
５ｂ 第２アンテナ端子
５ｃ 入力端子
５ｄ 出力端子
５ｅ 出力端子
５ｆ 信号入力端子
６，６Ｂ，６Ｃ スイッチ回路
６ａ 第１端子
６ｂ 第２端子
６ｃ 第３端子
６ｄ 第４端子
６ｅ 第１グランド端子
６ｆ 第２グランド端子
７ スイッチ回路
７ａ 共通端子
７ｂ 選択端子
７ｃ 選択端子
８，３４ 整合回路
９ 第１フィルタ
９ａ，９ｂ 入出力部
１０ 第２フィルタ
１０ａ 入力部
１０ｂ 出力部
１１ パワーアンプ
１１ａ 入力部
１１ｂ 出力部
１２ ローノイズアンプ
１２ａ 入力部
１２ｂ 出力部
１３ ローノイズアンプ
１３ａ 入力部
１３ｂ 出力部
１４ コントローラ
２０ 実装基板
２０ａ～２０ｅ パッド
２０ｍ グランド層
２０ｓ 第１主面
２０ｔ 第２主面
２１ ＲＦ信号処理回路
２２ ベースバンド信号処理回路
２３ ＩＣチップ
２４ はんだ
２５，２６ 樹脂層
２７ シールド層
３０ 第１パワーアンプ（第１増幅回路）
３１ 第２パワーアンプ（第２増幅回路）
３２ 第１フィルタ
３３ 第２フィルタ
３６ 第１ローノイズアンプ（第１増幅回路）
３７ 第２ローノイズアンプ（第２増幅回路）
６１ 基板
６１ｓ 主面
１００ 通信装置
２３１ チップ本体
２３１ｓ 対向面
２３２，２３２ａ，２３２ｂ 外部端子
２３２ｃ～２３２ｄ グランド端子
Ｃ１～Ｃ４ キャパシタ
Ｄ１ 方向
Ｋ１，Ｋ３ 第１信号経路
Ｋ２，Ｋ４ 第２信号経路
Ｌ１～Ｌ４ インダクタ
Ｑ１～Ｑ８ スイッチング素子
Ｔ１ 第１距離
Ｔ２ 第２距離
Ｔ３ 第３距離
Ｔ４ 第４距離
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】