特開 2024-15076 半導体モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024015076

(43)【公開日】2024-02-01

(54)【発明の名称】半導体モジュール

(51)【国際特許分類】

   H01L 21/768 20060101AFI20240125BHJP

   H01L 21/3205 20060101ALI20240125BHJP

【ＦＩ】

H01L21/90 S

H01L21/88 T

【審査請求】有

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023200721

(22)【出願日】2023-11-28

(62)【分割の表示】P 2019090804の分割

【原出願日】2019-05-13

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100123582

【弁理士】

【氏名又は名称】三橋 真二

(74)【代理人】

【識別番号】100114018

【弁理士】

【氏名又は名称】南山 知広

(74)【代理人】

【識別番号】100180806

【弁理士】

【氏名又は名称】三浦 剛

(74)【代理人】

【識別番号】100135976

【弁理士】

【氏名又は名称】宮本 哲夫

(72)【発明者】

【氏名】穂積 康彰

(57)【要約】

【課題】電極部分との密着性の高い保護層を備える半導体モジュールを提供する。
【解決手段】半導体モジュールは、半導体装置１１と、ニッケル又は銅を含み、半導体装置１１上に配置され、当該半導体装置１１と電気的に接続する接合層１４ａ、１４ｂと、接合層１４ａ、１４ｂ上に配置され、金を含むはんだ部１７ａ、１７ｂと、接合層１４ａ、１４ｂに直接配置され、接合層１４ａ、１４ｂの外周縁を覆う保護層１６と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体装置(11)と、
前記半導体装置上に配置され、ニッケル又は銅を含み、当該半導体装置と電気的に接続する接合層(14a,14b)と、
前記接合層上に配置され、金を含むはんだ部(17a,17b)と、
前記接合層に直接配置され、前記接合層の外周縁を覆う保護層(15,16)と、
を備える半導体モジュール。

【請求項2】

前記はんだ部(17a,17b)の外周端縁は、前記保護層(15,16)の内周端縁と接している請求項１に記載の半導体モジュール。

【請求項3】

前記はんだ部の外周端縁は、前記保護層の内周端縁より内側に位置している請求項１に記載の半導体モジュール。

【請求項4】

前記はんだ部の外周端縁と、前記保護層の内周端縁との間には、前記接合層が露出している請求項３に記載の半導体モジュール。

【請求項5】

前記接合層の前記保護膜を配置する部分の表面の算術平均粗さは、１μｍ以上且つ６μｍ以下である請求項１～４の何れか一項に記載の半導体モジュール。

【請求項6】

前記保護層は、ポリイミド又はポリアミドを含む請求項１～５の何れか一項に記載の半導体モジュール。

【請求項7】

半導体装置上に、ニッケル又は銅を含み、前記半導体装置と電気的に接続する接合層を形成する工程と、
前記接合層上に、前記接合層の外周縁を除いて、金を含む酸化防止層を形成する工程と、
前記接合層の外周縁上に、保護層を形成する工程と、
前記酸化防止層が配置された前記接合層領域と、配線とを、はんだを用いて接合する工程と、
を含む半導体モジュールの製造方法。

【請求項8】

前記酸化防止層を形成する工程は、
前記接合層上の全面に前記酸化防止層を形成する工程と、
前記接合層の外周縁上の前記酸化防止層を除去する工程と、
を含む請求項７に記載の半導体モジュールの製造方法。

【請求項9】

前記酸化防止層を形成する工程は、
前記酸化防止層の外周端縁を、前記保護層の内周端縁と同じ位置に形成する請求項７または８に記載の半導体モジュールの製造方法。

【請求項10】

前記酸化防止層の外周端縁を、前記保護層の内周端縁より内側に形成する、
請求項７または８に記載の半導体モジュールの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。

【背景技術】

【0002】

従来、半導体装置を備えた半導体モジュールが用いられている。半導体モジュールは、半導体装置と、半導体装置を支持する絶縁基板とを備えており、半導体装置の電極には、半導体装置を外部と接続する配線がはんだ接合される。

【0003】

半導体モジュールは、半導体装置として、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＦＷＤ（Free Wheeling Diode）等を有する。

【0004】

そこで、半導体モジュールは、使用環境を模擬した熱サイクル試験が行われて信頼性の評価が行われている。

【0005】

半導体モジュールにおいて、熱サイクルにより応力が働く部位として、半導体装置を外部と接続する配線がはんだ接合された電極を保護する保護層がある。

【0006】

半導体装置の電極と、電極に接続する配線とは、はんだを用いて接続される。そして、電極の周囲は、保護層で覆われる。保護層は樹脂により形成されており、保護層が接着している電極は金属であるので、両者は熱膨張の程度が異なる。

【0007】

半導体装置の電極は、半導体装置の回路と接続する接合層と、接合層上に配置され、接合層が酸化することを防止する酸化防止層を有する。

【0008】

例えば、接合層は、ニッケルで形成され、酸化防止層は、金で形成され、保護層はポリイミドで形成される。配線とはんだ接合された電極では、酸化防止層の部分は、保護層により覆われる。

【0009】

保護層として用いられるポリイミドは、酸化防止層である金との接着力が弱いので、半導体装置の熱サイクル試験を行うと、酸化防止層と保護層との接着面に応力が働いて、保護層が酸化防止層から剥離し、絶縁性が低下するおそれがあった。

【0010】

そこで、例えば、特許文献１は、保護層であるポリイミドと、電極であるアルミニウム膜との間に、ポリイミドとの接着力の強いアモルファスシリコン膜を介在させて、ポリイミドとアルミニウム膜との接着力を向上することを提案している。

【0011】

また、特許文献２は、保護層であるポリイミドと、電極であるアルミニウム膜との間に、ポリイミドとの接着力の強いヘキサメチルジシラン膜を介在させて、ポリイミドとアルミニウム膜との接着力を向上することを提案している。

【先行技術文献】

【特許文献】

【0012】

【特許文献1】特開２０００－２７７５１２号公報

【特許文献2】特開２００１－１８９３０９号公報

【発明の概要】

【発明が解決しようとする課題】

【0013】

上述した特許文献１及び２が提案する技術は、半導体装置の電極において、ポリイミドと接着する材料が、アルミニウム以外の場合には、ポリイミドの密着性が低下するおそれがある。

【0014】

本明細書では、電極部分との接合強度の高い保護層を備える半導体モジュールを提供することを課題とする。

【課題を解決するための手段】

【0015】

本明細書に開示する半導体モジュールの一形態によれば、半導体装置と、半導体装置上に配置され、ニッケル又は銅を含み、当該半導体装置と電気的に接続する接合層と、接合層上に配置され、金を含むはんだ部と、接合層に直接配置され、接合層の外周縁を覆う保護層と、を備える。

【0016】

この半導体モジュールでは、はんだ部の外周端縁は、保護層の内周端縁と接していることが好ましい。

【0017】

また、この半導体モジュールでは、はんだ部の外周端縁は、保護層の内周端縁より内側に位置していることが好ましい。

【0018】

特に、この半導体モジュールでは、はんだ部の外周端縁と、保護層の内周端縁との間には、接合層が露出していることが好ましい。

【0019】

また、この半導体モジュールでは、接合層の保護膜を配置する部分の表面の算術平均粗さは、１μｍ以上且つ６μｍ以下であることが好ましい。

【0020】

また、この半導体モジュールでは、保護層は、ポリイミド又はポリアミドを含むことが好ましい。

【0021】

また、本明細書に開示する半導体モジュールの製造方法の一形態によれば、半導体装置上に、ニッケル又は銅を含み、半導体装置と電気的に接続する接合層を形成する工程と、接合層上に、接合層の外周縁を除いて、金を含む酸化防止層を形成する工程と、接合層の外周縁上に、保護層を形成する工程と、酸化防止層が配置された接合層領域と、配線とを、はんだを用いて接合する工程と、を含む。

【0022】

この半導体モジュールの製造方法では、酸化防止層を形成する工程は、接合層上の全面に酸化防止層を形成する工程と、接合層の外周縁上の酸化防止層を除去する工程と、を含むことが好ましい。

【0023】

この半導体モジュールの製造方法では、酸化防止層を形成する工程は、酸化防止層の外周端縁を、保護層の内周端縁と同じ位置に形成することが好ましい。

【発明の効果】

【0024】

上述した本明細書に開示する半導体モジュールによれば、電極部分との接合強度の高い保護層を備える。

【0025】

また、上述した本明細書に開示する半導体モジュールの製造方法によれば、電極部分との接合強度の高い保護層を備える半導体モジュールが得られる。

【図面の簡単な説明】

【0026】

【図1】（Ａ）は、本明細書に開示する半導体モジュールの一実施形態の平面図であり、（Ｂ）は、Ｘ－Ｘ’線断面図である。

【図2】接合層を説明する図である。

【図3】本明細書に開示する半導体モジュールの変形例を示す図である。

【図4】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図（その１）である。

【図5】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図（その２）である。

【図6】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図（その３）である。

【図7】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図（その４）である。

【図8】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図（その５）である。

【図9】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図（その６）である。

【図10】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図（その７）である。

【発明を実施するための形態】

【0027】

以下、本明細書で開示する半導体モジュールの好ましい一実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。

【0028】

図１（Ａ）は、本明細書に開示する半導体モジュールの一実施形態の平面図であり、図１（Ｂ）は、Ｘ－Ｘ’線断面図である。

【0029】

半導体モジュール１０は、半導体装置１１と、半導体装置１１を支持する絶縁基板１２を備える。半導体モジュール１０は、半導体装置１１としてＭＯＳＦＥＴを有する。半導体装置１１には、半導体装置１１を外部と電気的に接続する配線２０ａ、２０ｂがはんだ接合される。また、半導体モジュール１０は、図示しない筐体に収容されていてもよい。なお、図１（Ａ）では、配線の記載を省略している。

【0030】

半導体装置１１は、装置本体１１ａと、ソース電極１１ｂと、ゲート電極１１ｃと、ドレイン電極１１ｄを有する。ソース電極１１ｂ及びゲート電極１１ｃは、装置本体１１ａの第１面ｓ１に配置されており、ドレイン電極１１ｄは、装置本体１１ａの第２面ｓ２に配置される。

【0031】

また、半導体モジュール１０は、第１面ｓ１において、ソース電極１１ｂ及びゲート電極１１ｃが配置されている以外の部分を覆う第１保護層１５を有する。第１保護層１５は、電気絶縁性を有し、例えば、ポリイミド又はポリアミドを用いて形成される。

【0032】

絶縁基板１２は、半導体装置１１を支持すると共に、半導体装置１１が発生する熱を放熱する。絶縁基板１２は、基板本体１２ａと、回路基板１２ｂと、金属板１２ｃを有する。

【0033】

基板本体１２ａは、電気絶縁性及び熱伝導性と共に、半導体装置１１を支持する機械的強度を有する。基板本体１２ａは、例えば、窒化アルミニウム等のセラミックスを用いて形成される。

【0034】

回路基板１２ｂは、はんだ層１２ｄを介して、ドレイン電極１１ｄと電気的に接続すると共に、半導体装置１１を絶縁基板１２に接合する。なお、回路基板１２ｂは、図示しない配線と、ドレイン電極１１ｄとを電気的に接続する銅板であってもよい。回路基板１２ｂは、図示しない配線を介して半導体装置１１の外部と電気的に接続する。

【0035】

金属板１２ｃは、図示しない筐体等に接合されて、半導体モジュール１０を筐体に固定すると共に、半導体モジュール１０で発生した熱を筐体へ伝導する。金属板１２ｃは、例えば、銅等の熱伝導性の高い金属を用いて形成される。

【0036】

基板本体１２ａの寸法は、半導体装置１１の寸法に応じて適宜決定され得る。例えば、半導体装置１１の寸法が縦１０ｍｍ×横１０ｍｍ×厚さ１ｍｍの場合、基板本体１２ａの寸法を、縦３０ｍｍ×横３０ｍｍ×厚さ０．５ｍｍとして、金属板１２ｃの寸法を縦２５ｍｍ×横２５ｍｍ×厚さ１ｍｍとしてもよい。

【0037】

半導体モジュール１０は、半導体装置１１のソース電極１１ｂと配線２０ａとを電気的に接続する第１電極構造１０ａと、半導体装置１１のゲート電極１１ｃと配線２０ｂとを電気的に接続する第２電極構造１０ｂを備える。ソース電極１１ｂは、外周が保護膜１５に覆われており、保護膜１５に覆われていない内周部は凹部となっている。ゲート電極１１ｃも同様に、保護膜１５に囲まれた凹部内に配置されている。ソース電極１１ｂ及びゲート電極１１ｃは外周が保護膜１５に覆われていても、覆われていなくても、どちらでも構わない。凹部の輪郭は円形を含めどのような形状でも構わないが、実用上は平面視にて矩形であることが好ましい。以降、凹部の輪郭が平面視にて矩形であるとして説明する。同様に、後述する接合層１４ａ、接合層１４ｂについても、円形を含めどのような形状でも構わないが、実用上は平面視にて矩形であることが好ましいので、以降、矩形であるとして説明する。

【0038】

次に、第１電極構造１０ａについて、以下に詳述する。第１電極構造１０ａは、接合層１４ａと、はんだ部１７ａを有する。接合層１４ａは、電気導電性を有し、ソース電極１１ｂを介して、半導体装置１１内と電気的に接続する。接合層１４ａは、平面視で矩形を有し、ソース電極１１ｂの中央付近上に配置される。ソース電極１１ｂは、例えば、アルミニウム又はアルミニウム合金を用いて形成される。

【0039】

ソース電極１１ｂの厚さは、３μｍ～６μｍの範囲にあることが好ましい。ソース電極１１ｂの厚さが３μｍ以上であることにより、導電体層としての電気的特性及び機械的強度を確保できる。また、ソース電極１１ｂの厚さが６μｍ以上であると、ソース電極１１ｂが反りを有する場合に、装置本体１１ａに対して応力を加えるおそれがある。

【0040】

第１電極構造１０ａの接合層１４ａは、ソース電極１１ｂ上に配置され、ソース電極１１ｂと電気的に接続する。接合層１４ａは、ソース電極１１ｂとはんだ部１７ａとがはんだ接合することを介在する。接合層１４ａは、平面視で矩形を有し、外周が保護膜１５に覆われる。接合層１４ａは、ニッケル、ニッケル合金、銅又は銅合金を用いて形成される。

【0041】

図２に示すように、接合層１４ａは、外周縁に沿って配置される第１領域１４ａ１と、第１領域１４ａ１の内側に配置される第２領域１４ａ２とを有する。半導体モジュール１０では、第１領域１４ａ１と第２領域１４ａ２とは接している。つまり、第１領域１４ａ１は接合層１４ａの外周縁に沿って配置される領域であり、また、第２領域１４ａ２は第１領域１４ａ１の内側の領域である。

【0042】

第１領域１４ａ１は、後述する保護層１６により覆われる領域である。第２領域１４ａ２は、はんだ部１７ａが配置される領域である。

【0043】

第１領域１４ａ１は、所定の幅を有し、接合層１４ａの外周縁に沿って配置される。第１領域１４ａ１の幅は、３０μｍ以上であることが、第２保護層１６が接合層１４ａに対して十分な接合強度で接合する観点から好ましい。第１領域１４ａ１の幅の上限値は、接合層１４ａ又ははんだ部１７ａの寸法により適宜決定され得る。

【0044】

また、第１領域１４ａ１の表面の算術平均粗さは、１μｍ以上且つ６μｍ以下であることが、後述する第２保護層１６が第１領域１４ａ１の表面の凹凸に嵌合することにより接合層１４ａと十分な接合強度で接合する観点から好ましい。

【0045】

接合層１４ａの厚さは、３μｍ～６μｍの範囲にあることが好ましい。接合層１４ａの厚さが３μｍ以上であることにより、導電体層としての電気的特性及び機械的強度を確保できる。また、接合層１４ａの厚さが６μｍ以上であると、接合層１４ａが反りを有する場合に、半導体装置１１に対して応力を加えるおそれがある。

【0046】

第１電極構造１０ａのはんだ部１７ａは、接合層１４ａの第２領域１４ａ２上に配置されて、接合層１４ａと電気的に接続する。また、はんだ部１７ａは、接合層１４ａと配線２０ａとを電気的に接続する。はんだ部１７ａは、金を含むはんだを用いて形成される。また、はんだ部１７ａは、接合層１４ａとはんだ付けされる時に、接合層１４ａを形成する材料が混合した合金となっていてもよい。

【0047】

次に、第２電極構造１０ｂについて、以下に詳述する。第２電極構造１０ｂは、接合層１４ｂと、はんだ部１７ｂを有する。接合層１４ｂは、電気導電性を有し、ゲート電極１１ｃを介して、半導体装置１１と電気的に接続する。接合層１４ｂは、平面視で矩形を有し、ゲート電極１１ｃと同じ輪郭を有する。ゲート電極１１ｃは、例えば、アルミニウム又はアルミニウム合金を用いて形成される。上述した第１電極構造１０ａのソース電極１１ｂに対する厚さの説明は、ゲート電極１１ｃに対しても適宜適用される。

【0048】

第２電極構造１０ｂの接合層１４ｂは、ゲート電極１１ｃ上に配置され、ゲート電極１１ｃと電気的に接続する。接合層１４ｂは、ゲート電極１１ｃとはんだ部１７ｂとがはんだ接合することを介在する。接合層１４ｂは、平面視で矩形を有し、ゲート電極１１ｃと同じ輪郭を有する。接合層１４ｂは、ニッケル、ニッケル合金、銅又は銅合金を用いて形成される。

【0049】

図２に示すように、接合層１４ｂは、外周縁に沿って配置される第１領域１４ｂ１と、第１領域１４ｂ１の内側に配置される第２領域１４ｂ２とを有する。

【0050】

第１領域１４ｂ１は、保護層１６により覆われる領域である。第２領域１４ｂ２は、はんだ部１７ｂが配置される領域である。

【0051】

上述した第１電極構造１０ａにおける接合層１４ａの第１領域１４ａ１及び第２領域１４ａ２に対する説明は、第２電極構造１０ｂの第１領域１４ｂ１及び第２領域１４ｂ２に対して適宜適用される。

【0052】

また、上述した第１電極構造１０ａの接合層１４ａに対する厚さの説明は、第２電極構造１０ｂの接合層１４ｂに対しても適宜適用される。

【0053】

第２電極構造１０ｂのはんだ部１７ｂは、接合層１４ｂの第２領域１４ｂ２上に配置されて、接合層１４ｂと電気的に接続する。また、はんだ部１７ｂは、接合層１４ｂと配線２０ｂとを電気的に接続する。はんだ部１７ｂは、金を含むはんだを用いて形成される。また、はんだ部１７ｂは、接合層１４ｂとはんだ付けされる時に、接合層１４ｂを形成する材料が混合した合金となっていてもよい。

【0054】

半導体モジュール１０は、半導体装置１１の第１面ｓ１において、はんだ部１７ａ、１７ｂを除く領域を覆う第２保護層１６を備える。

【0055】

第２保護層１６は、第１電極構造１０ａにおける接合層１４ａの第１領域１４ａ１上に直接配置され、接合層１４ａの外周縁を覆う。第２保護層１６における第２領域１４ａ２側の端縁１６ａは、第１領域１４ａ１上に配置されており、はんだ部１７ａの端縁１７ａ１と接している。つまり、第２保護層１６の内周端縁とはんだ部１７ａの外周端縁と接している。図１（Ａ）中にハッチングして示すように、第２保護層１６は、第１領域１４ａ１との接合面１６ａ１により第１領域１４ａ１の表面と接合（接着）している。接合面１６ａ１は、はんだ部１７ａを囲むように環状の形状を有する。

【0056】

また、第２保護層１６は、第２電極構造１０ｂにおける接合層１４ｂの第１領域１４ｂ１上に直接配置され、接合層１４ｂの外周縁を覆う。第２保護層１６における第２領域１４ｂ２側の端縁１６ｂは、第１領域１４ｂ１上に配置されており、はんだ部１７ｂの端縁１７ｂ１と接している。つまり、第２保護層１６の内周端縁とはんだ部１７ｂの外周端縁と接している。図１（Ａ）中にハッチングして示すように、第２保護層１６は、第１領域１４ｂ１との接合面１６ｂ１により第１領域１４ｂ１の表面と接合（接着）している。接合面１６ｂ１は、はんだ部１７ｂを囲むように環状の形状を有する。

【0057】

第２保護層１６は、電気絶縁性を有し、例えば、ポリイミド又はポリアミドを用いて形成される。

【0058】

上述した本実施形態の半導体モジュールによれば、第１電極構造及び第２電極構造のそれぞれの接合層と、第２保護層との接合強度が高いので、第２保護層が接合層から剥離することが防止される。これにより、第１電極構造及び第２電極構造が、第２保護層によって保護されると共に、電気絶縁性が確保されるので、半導体モジュールの信頼性が向上する。

【0059】

例えば、半導体モジュール１０の温度変化等により半導体装置に反りが生じると、接合層の第１領域の表面と第２保護層との間にせん断応力が働く場合がある。第２保護層は、第１領域との接合面により第１領域の表面と接合（接着）しているので、第２保護層と接合層の第１領域との接合面の単位面積あたりに働くせん断力は小さいので、第２保護層は接合層の第１領域から剥離しにくい。

【0060】

次に、上述した本実施形態の半導体モジュールの変型例を、図３を参照しながら、以下に説明する。

【0061】

図３は、本明細書に開示する半導体モジュールの変形例を示す図である。本変型例の半導体モジュール１０は、第１電極構造１０ａにおいて、第２保護層１６における第２領域１４ａ２側の端縁１６ａと、はんだ部１７ａの端縁１７ａ１とは離間しており、両端縁の間に接合層１４ａが露出している。つまり、第２保護層１６の内周端縁とはんだ部１７ａの外周端縁とは離間しており、両端縁の間に接合層１４ａが露出している。即ち、第１領域１４ａ１と第２領域１４ａ２とは離間している。
この時、接合層１４ａが露出した領域は、接合層１４ａが大気中に曝されて酸化されているため、はんだが濡れ拡がらない。

【0062】

半導体モジュール１０の製造において、第２保護層１６における第２領域１４ａ２側の端縁１６ａと、はんだ部１７ａの端縁１７ａ１とを離間するよう配置することは、つまり、第２保護層１６の内周端縁とはんだ部１７ａの外周端縁とを離間するよう配置することで、第２保護層１６又／及びはんだ部１７ａを形成する時の位置の精度に余裕をもたすことができる。これにより、製造工程の時間又はコストを低減できる。

【0063】

また、第２電極構造１０ｂにおいて、第２保護層１６における第２領域１４ｂ２側の端縁１６ｂと、はんだ部１７ｂの端縁１７ｂ１とは離間しており、両端縁の間に接合層１４ｂが露出している。つまり第２保護層１６の内周端縁とはんだ部１７ｂの外周端縁とを離間するよう配置し、これにより、上述したのと同様の効果が得られる。本変型例のその他の構成は、上述した実施形態と同様である。

【0064】

次に、上述した半導体モジュールの製造方法の好ましい一実施形態を、図４～図１０を参照しながら、以下に説明する。

【0065】

まず、図４に示すように、ソース電極１１ｂ、ゲート電極１１ｃ及びドレイン電極１１ｄを備える半導体装置１１が準備される。ソース電極１１ｂ及びゲート電極１１ｃの材料としては、例えば、アルミニウム又はアルミニウム合金を用いることができる。ソース電極１１ｂ及びゲート電極１１ｃは、例えば、５μｍとしてもよい。図４には、１つの半導体装置１１のみが示されているが、半導体装置１１は、一枚のウエハに複数の半導体装置１１が配置された状態で準備される。以下の工程の説明は、一の半導体装置１１に関して行われる、他の半導体装置に対しても同様の処理が行われる。

【0066】

次に、図５に示すように、第１保護層１５が、半導体装置１１上に形成されて、半導体構造体３０が得られる。第１保護層１５は、半導体装置１１の第１面ｓ１上において、ソース電極１１ｂ及びゲート電極１１ｃを露出するように形成される。第１保護層１５は、ソース電極１１ｂ及びゲート電極１１ｃの外周を覆っても構わない。第１保護層１５が、ソース電極１１ｂ及びゲート電極１１ｃの外周を覆う場合と覆わない場合は、ソース電極１１ｂ及びゲート電極１１ｃの大きさを考慮して適宜選択されて構わない。以降、ソース電極１１ｂの外周が第１保護層１５に覆われ、ゲート電極の外周は第１保護層１５に覆われていない場合を示す。例えば、第１保護層１５は、液状のポリイミド又はポリアミドが、半導体装置１１の第１面ｓ１上にソース電極１１ｂ及びゲート電極１１ｃを露出するように塗布された後、加熱されて硬化することにより形成される。

【0067】

次に、図６に示すように、ソース電極１１ｂ上に接合層１４ａが形成され、ゲート電極１１ｃ上に接合層１４ｂが形成される。接合層１４ａ及び接合層１４ｂは、例えば、無電解めっき等のめっき技術を用いて形成される。接合層１４ａ及び接合層１４ｂは、ニッケル、ニッケル合金、銅又は銅合金を用いて形成されることが好ましい。具体的には、接合層１４ａ及び接合層１４ｂは、無電解めっき技術を用いて、ニッケル－りん膜として形成されてもよい。接合層１４ａ及び接合層１４ｂの厚さは、例えば、５μｍとしてもよい。

【0068】

次に、図７に示すように、接合層１４ａ上に酸化防止層１８ａが形成され、接合層１４ｂ上に酸化防止層１８ｂが形成される。酸化防止層１８ａ及び酸化防止層１８ｂは、接合層１４ａ及び接合層１４ｂが酸化することを防止する。酸化防止層１８ａ及び酸化防止層１８ｂは、例えば、無電解めっき等のめっき技術を用いて、金又は金合金の膜として形成される。酸化防止層１８ａ及び酸化防止層１８ｂの厚さは、０．０２５μｍ～０．１μｍの範囲であることが好ましい。厚さが０．０２５μｍであることにより、接合層１４ａ及び接合層１４ｂが酸化することを防止できる厚さが確保される。また、厚さが０．１μｍ以下であることにより、材料のコストを抑制すると共に厚さの均一性を確保できる。

【0069】

次に、図８に示すように、接合層１４ａの第１領域１４ａ１上の酸化防止層１８ａが取り除かれて、接合層１４ａの第１領域１４ａ１が露出する。また、接合層１４ｂの第１領域１４ｂ１上の酸化防止層１８ｂが取り除かれて、接合層１４ｂの第１領域１４ｂ１が露出する。具体的には、半導体装置１１の第１面ｓ１上に接合層１４ａの第１領域１４ａ１及び接合層１４ｂの第１領域１４ｂ１のみを露出するように第１マスク（図示せず）が形成されて、第１マスクから露出している接合層１４ａ及び接合層１４ｂの部分が、エッチングされて除去される。エッチングとして、プラズマエッチング等のドライエッチング法又はウエットエッチング法を用いることができる。また、エッチングの代わりに、ブラスト処理を用いて、マスクから露出している接合層１４ａ及び接合層１４ｂの部分が取り除かれてもよい。また、レーザを走査して、接合層１４ａの第１領域１４ａ１上の酸化防止層１８ａの部分と、接合層１４ｂの第１領域１４ｂ１上の酸化防止層１８ｂの部分を取り除いてもよい。

【0070】

上述したエッチングの条件、ブラスト処理で用いる粒子の粒径又はレーザの照射条件等を調整することにより、第１領域１４ａ１又は第１領域１４ｂ１の表面の算術平均粗さを、１μｍ以上且つ６μｍ以下にすることが好ましい。これにより、第２保護層１６が、第１領域１４ａ１又は第１領域１４ｂ１の表面に形成された凸凹に嵌合して、第２保護層１６との接合強度が高まる。

【0071】

次に、図９に示すように、接合層１４ａの第１領域１４ａ１上に、接合層１４ａの外周縁を覆うように第２保護層１６が形成され、接合層１４ｂの第１領域１４ｂ１上に、接合層１４ｂの外周縁を覆うように第２保護層１６が形成される。第２保護層１６は、接合層１４ａの第２領域１４ａ２及び接合層１４ｂの第２領域１４ｂ２のみが露出するように半導体装置１１の第１面ｓ１上に第１保護層１５を覆うように形成される。ここで、第２保護層１６は、酸化防止層１８ａ及び酸化防止層１８ｂ上を覆わないように形成されることが好ましい。第２保護層１６が、酸化防止層１８ａ又は酸化防止層１８ｂ上を覆うと、後述するはんだ部１７ａ、１７ｂが、接合層１４ａ、１４ｂの第２領域１４ａ２、１４ｂ２と接合し難くなるからである。

【0072】

第２保護層１６は、例えば、以下のように形成され得る。第１の方法では、第２マスク（図示せず）が、酸化防止層１８ａ及び酸化防止層１８ｂ上の第１マスクを覆うように形成される。ここで、第２マスクは、接合層１４ａの第１領域１４ａ１における第２領域１４ａ２側の一部、及び、接合層１４ｂの第１領域１４ｂ１における第２領域１４ｂ２の一部の上を覆うように形成される。そして、第２マスクに覆われていない第１マスクが除去される。そして、酸化防止層１８ａの第２領域１４ａ２及び酸化防止層１８ｂの第２領域１４ｂ２が第１マスクにより覆われた状態で、液状のポリイミド又はポリアミドが、スピンコート法を用いて、半導体装置１１の第１面ｓ１上に塗布された後、加熱し硬化して形成されてもよい。加熱の条件として、例えば、３５０℃で１時間とすることができる。そして、第１マスクが酸化防止層１８ａ及び酸化防止層１８ｂ上から除去される。

【0073】

第２の方法では、図９の工程で使用された第１マスクが除去された後、感光性のポリイミド又はポリアミドが半導体装置１１の第１面ｓ１上に塗布された後パターニングされて、仮硬化した第２保護層１６が半導体装置１１の第１面ｓ１上に形成される。そして、仮硬化した第２保護層１６が、加熱され本硬化して第２保護層１６が形成されてもよい。

【0074】

第３の方法では、図９の工程で使用された第１マスクが除去された後、インクジェット法を用いて、液状のポリイミド又はポリアミドが、半導体装置１１の第１面ｓ１上の所定の領域に塗布された後、加熱され本硬化して第２保護層１６が形成されてもよい。そして、一枚のウエハに形成された複数の半導体構造体３０は、個々の半導体構造体３０に切断される。

【0075】

次に、図１０に示すように、半導体構造体３０は、半導体装置１１のドレイン電極１１ｄが、はんだ層１２ｄを介在させて、絶縁基板１２の回路基板１２ｂ上に接合される。

【0076】

次に、図１（Ａ）及び図１（Ｂ）に示すように、酸化防止層１８ａが配置された接合層１４ａの第２領域１４ａ２と、配線２０ａとが、はんだを用いて電気的に接合されてはんだ部１７ａが形成される。酸化防止層１８ａは、はんだに溶融してはんだ部１７ａの一部となる。即ち、はんだ部１７ａは、金を含むことになる。同様に、酸化防止層１８ｂが配置された接合層１４ｂの第２領域１４ｂ２と、配線２０ｂとが、はんだを用いて電気的に接合されはんだ部１７ｂが形成される。酸化防止層１８ｂは、はんだに溶融してはんだ部１７ｂの一部となる。上述した工程を経て、半導体モジュール１０が得られる。また、接合層１４ａと配線２０ａとをはんだ部１７ａを用いて接合した時に、接合層１４ａの一部が表面に露出している場合、接合層１４ａの表面は大気中に曝されて酸化されるため、はんだが濡れ拡がらない。その場合は、はんだ部１７ａの外周端縁と酸化防止層１８ａの外周端縁の位置は一致する。表面に露出する接合層１４ａの一部とは、上述した本実施形態の半導体モジュールの変形例において、はんだ部１７ａの外周端縁、あるいは酸化防止層１８ａの外周端縁と保護層１６の内周端縁とに挟まれる領域である。

【0077】

上述した本実施形態の半導体モジュールの製造方法によれば、第２保護層１６が、接合層１４ａ、１４ｂの第１領域１４ａ１、１４ｂ１上に直接形成され、且つ、接合層１４ａ、１４ｂの第２領域１４ａ２、１４ｂ２上には形成されないので、接合層１４ａ、１４ｂとの接合強度の高い第２保護層１６が形成される。

【0078】

本発明では、上述した実施形態の半導体モジュール及び半導体モジュールの製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。

【0079】

例えば、上述した実施形態の半導体モジュールは、半導体装置として、ＭＯＳＦＥＴを有していたが、半導体装置はこれに限定されるものではない。半導体モジュールは、例えば、半導体装置として、ＩＧＢＴ又はＦＷＤ等の半導体装置を有していてもよい。

【0080】

また、上述した実施形態の半導体モジュールは、半導体装置のソース電極上に、接合層が配置されていたが、ソース電極と接合層との間に、導電体により形成される電極層を配置してもよい。この導電体の材料及び厚さとしては、ソース電極と同様にすることができる。同様に、半導体装置のゲート電極と接合層との間に、導電体により形成される電極層を配置してもよい。この導電体の材料及び厚さとしては、ゲート電極と同様にすることができる。

【0081】

更に、上述した実施形態の半導体モジュールでは、第１電極構造及び第２電極構造を保護する第２保護層は共通していたが、第１電極構造及び第２電極構造を保護する保護層は、別な部材であってもよい。

【0082】

また、上述した実施形態の半導体モジュールの製造方法では、接合層の第１領域上に、接合層の外周縁を覆うように保護層を形成した後、酸化防止層が配置された接合層の第２領域と、配線とを、はんだを用いて電気的に接合していたが、この工程は順番を逆にしてもよい。

【符号の説明】

【0083】

１０ 半導体モジュール
１０ａ 第１電極構造
１０ｂ 第２電極構造
１１ 半導体装置
１１ａ 装置本体
１１ｂ ソース電極
１１ｃ ゲート電極
１１ｄ ドレイン電極
１２ 絶縁基板
１２ａ 基板本体
１２ｂ 回路基板
１２ｃ 金属板
１２ｄ はんだ層
１４ａ、１４ｂ 接合層
１５ 第１保護層
１６ 第２保護層
１７ａ、１７ｂ はんだ部
１８ａ、１８ｂ 酸化防止層
２０ａ、２０ｂ 配線
３０ 基板構造体

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【手続補正書】

【提出日】2023-11-28

【手続補正2】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

アルミニウムを含んで形成された第１電極及びアルミニウムを含んで形成された第２電極を有する半導体装置と、
前記半導体装置上に配置され裏面が前記第１電極に接続する、ニッケルまたは銅を含んで形成された第１接合層と、
前記半導体装置上に配置され裏面が前記第２電極に接続する、ニッケルまたは銅を含んで形成された第２接合層と、
前記第１電極の側面及び前記第１接合層の側面並びに前記第２電極の側面及び前記第２接合層の側面に接し、且つ、前記第１接合層上の外周縁及び前記第２接合層上の外周縁を覆う保護層と、
前記第１接合層上であって前記保護層の内側に配置された、金を含む第１はんだ部と、
前記第２接合層上であって前記保護層の内側に配置された、金を含む第２はんだ部と、
を備える半導体モジュール。

【請求項2】

前記保護層は、前記第１接合層上の外周縁から前記第２接合層上の外周縁にかけて設けられている、請求項１に記載の半導体モジュール。

【請求項3】

前記保護層は、前記第１電極の上面外周を覆っている、請求項１または２に記載の半導体モジュール。

【請求項4】

前記第１はんだ部の外周端縁及び前記第２はんだ部の外周端縁は、前記保護層の内周端縁と接している、請求項１から３のいずれか１項に記載の半導体モジュール。

【請求項5】

前記第１はんだ部の外周端縁及び前記第２はんだ部の外周端縁は、前記保護層の内周端縁より内側に位置している、請求項１から３のいずれか１項に記載の半導体モジュール。

【請求項6】

前記保護層は、前記第１電極の側面及び前記第１接合層の側面並びに前記第２電極の側面及び前記第２接合層の側面に接する、ポリイミドまたはポリアミドを含んで形成された第１保護層と、前記第１保護層上に配置され、前記第１接合層の外周縁及び前記第２接合層の外周縁を覆う、ポリイミドまたはポリアミドを含んで形成された第２保護層と、を有する、請求項１から５のいずれか１項に記載の半導体モジュール。

【請求項7】

前記半導体装置はトランジスタであり、前記第１電極は、ソース電極であり、前記第２電極は、ゲート電極である、請求項１から６のいずれか１項に記載の半導体モジュール。

【請求項8】

前記第１接合層の外周縁及び前記第２接合層の外周縁は、算術平均粗さが１μｍ以上且つ６μｍ以下である表面を有する、請求項１から７のいずれか１項に記載の半導体モジュール。

【請求項9】

前記第１電極は、平面視で、前記第２電極をコ字状に囲んでいる、請求項１から８のいずれか１項に記載の半導体モジュール。