知財求人 - 知財ポータルサイト「IP Force」
▶ レノボ・シンガポール・プライベート・リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024150868
(43)【公開日】2024-10-24
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09G 3/3233 20160101AFI20241017BHJP
G09G 3/20 20060101ALI20241017BHJP
G09F 9/30 20060101ALI20241017BHJP
H10K 50/10 20230101ALI20241017BHJP
H10K 59/12 20230101ALI20241017BHJP
【ＦＩ】
G09G3/3233
G09G3/20 624B
G09F9/30 365
G09F9/30 338
H10K50/10
H10K59/12
G09G3/20 611A
G09G3/20 660Q
G09G3/20 621K
【審査請求】有
【請求項の数】3
【出願形態】ＯＬ
(21)【出願番号】P 2023063883
(22)【出願日】2023-04-11
(71)【出願人】
【識別番号】505205731
【氏名又は名称】レノボ・シンガポール・プライベート・リミテッド
(74)【代理人】
【識別番号】100161207
【弁理士】
【氏名又は名称】西澤 和純
(74)【代理人】
【識別番号】100169764
【弁理士】
【氏名又は名称】清水 雄一郎
(74)【代理人】
【識別番号】100175824
【弁理士】
【氏名又は名称】小林 淳一
(74)【代理人】
【識別番号】100206081
【弁理士】
【氏名又は名称】片岡 央
(72)【発明者】
【氏名】土橋 守幸
(72)【発明者】
【氏名】藤井 一男
(72)【発明者】
【氏名】肖 利民
【テーマコード（参考）】
3K107
5C080
5C094
5C380
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC14
3K107CC43
3K107EE03
3K107FF04
3K107HH02
3K107HH05
5C080AA06
5C080BB05
5C080DD26
5C080FF11
5C080HH09
5C080JJ02
5C080JJ03
5C080JJ04
5C094AA22
5C094BA03
5C094BA27
5C094CA19
5C094DA06
5C380AA01
5C380AB06
5C380BA39
5C380CA08
5C380CB16
5C380CB17
5C380CC26
5C380CC33
5C380CC37
5C380CC55
5C380CC64
5C380CD015
(57)【要約】
【課題】表示パネルにて一部の領域にユーザが見る画像を表示させる際の消費電力の削減。
【解決手段】データ信号に応じた画素駆動電流を出力する電流出力回路と、電流出力回路から出力される画素駆動電流が流れることにより発光する発光素子と、前記発光素子に流す前記画素駆動電流のオン・オフを行う第１スイッチ素子とを含む画素がマトリクス状に配置されたアクティブマトリクス方式による表示パネルと、前記表示パネルが垂直方向に沿って画像表示領域と画像非表示領域とで分割されるように設定された場合に、画素ごとの発光素子を発光させる発光制御期間において、前記画像表示領域に含まれる画素の第１スイッチ素子をオンとするように駆動信号を出力し、前記画像非表示領域に含まれる画素の第１スイッチ素子に駆動信号を出力しないことでオフとするスイッチ素子駆動回路とを備えて表示装置を構成する。
【選択図】図７
【解決手段】データ信号に応じた画素駆動電流を出力する電流出力回路と、電流出力回路から出力される画素駆動電流が流れることにより発光する発光素子と、前記発光素子に流す前記画素駆動電流のオン・オフを行う第１スイッチ素子とを含む画素がマトリクス状に配置されたアクティブマトリクス方式による表示パネルと、前記表示パネルが垂直方向に沿って画像表示領域と画像非表示領域とで分割されるように設定された場合に、画素ごとの発光素子を発光させる発光制御期間において、前記画像表示領域に含まれる画素の第１スイッチ素子をオンとするように駆動信号を出力し、前記画像非表示領域に含まれる画素の第１スイッチ素子に駆動信号を出力しないことでオフとするスイッチ素子駆動回路とを備えて表示装置を構成する。
【選択図】図７
【特許請求の範囲】
【請求項1】
データドライバから出力されるデータ信号に応じた画素駆動電流を出力する電流出力回路と、前記電流出力回路から出力される画素駆動電流が流れることにより発光する発光素子と、前記発光素子に流す前記画素駆動電流のオン・オフを行う第１スイッチ素子とを含む画素がマトリクス状に配置されたアクティブマトリクス方式による表示パネルと、
前記表示パネルが垂直方向に沿って画像表示領域と画像非表示領域とで分割されるように設定された場合に、画素ごとの発光素子を発光させる発光制御期間において、前記画像表示領域に含まれる画素の第１スイッチ素子をオンとするように駆動信号を出力し、前記画像非表示領域に含まれる画素の第１スイッチ素子に駆動信号を出力しないことでオフとするスイッチ素子駆動回路と
を備える表示装置。
前記表示パネルが垂直方向に沿って画像表示領域と画像非表示領域とで分割されるように設定された場合に、画素ごとの発光素子を発光させる発光制御期間において、前記画像表示領域に含まれる画素の第１スイッチ素子をオンとするように駆動信号を出力し、前記画像非表示領域に含まれる画素の第１スイッチ素子に駆動信号を出力しないことでオフとするスイッチ素子駆動回路と
を備える表示装置。
【請求項2】
前記表示パネルが垂直方向に沿って画像表示領域と画像非表示領域とで分割されるように設定された場合に、
前記データドライバは、前記画像非表示領域の画素に対応するデータ信号を出力しないようにされ、
前記スイッチ素子駆動回路は、前記画像表示領域の画素における電流出力回路において備えられる所定の１以上の第２スイッチ素子を駆動する信号を出力し、前記画像非表示領域の画素における電流出力回路において備えられる所定の１以上の第２スイッチ素子を駆動する信号を出力しない
請求項１に記載の表示装置。
前記データドライバは、前記画像非表示領域の画素に対応するデータ信号を出力しないようにされ、
前記スイッチ素子駆動回路は、前記画像表示領域の画素における電流出力回路において備えられる所定の１以上の第２スイッチ素子を駆動する信号を出力し、前記画像非表示領域の画素における電流出力回路において備えられる所定の１以上の第２スイッチ素子を駆動する信号を出力しない
請求項１に記載の表示装置。
【請求項3】
前記スイッチ素子駆動回路は、
前記表示パネルの全領域を前記画像表示領域とするように設定された場合に、前記表示パネルにおけるすべての画素ごとの前記発光制御期間において第１スイッチ素子をオンとする
請求項１に記載の表示装置。
前記表示パネルの全領域を前記画像表示領域とするように設定された場合に、前記表示パネルにおけるすべての画素ごとの前記発光制御期間において第１スイッチ素子をオンとする
請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置に関する。
【背景技術】
【0002】
有機ＥＬ素子等の電流駆動型発光素子を画素に用いたアクティブマトリクス型の表示装置が知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００８－８３１１７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
例えば、ＯＬＥＤ（Organic Light-Emitting Diode）を発光素子として用いることで折り畳みが可能とされ、大きなサイズの表示パネルを有する表示装置の場合には、表示パネルを折りたたんで、表示パネルの一部領域にユーザが見る画像を表示させることが可能である。
このように、アクティブマトリクス型の表示パネルにて一部の領域にユーザが見る画像を表示させるにあたり消費電力の低減が図られるようにすることが好ましい。
このように、アクティブマトリクス型の表示パネルにて一部の領域にユーザが見る画像を表示させるにあたり消費電力の低減が図られるようにすることが好ましい。
【0005】
本発明は、上記した課題を考慮して、アクティブマトリクス型の表示パネルにて一部の領域にユーザが見る画像を表示させる際の消費電力が削減されるようにすることを目的とする。
【課題を解決するための手段】
【0006】
上述した課題を解決する本発明の一態様は、データドライバから出力されるデータ信号に応じた画素駆動電流を出力する電流出力回路と、前記電流出力回路から出力される画素駆動電流が流れることにより発光する発光素子と、前記発光素子に流す前記画素駆動電流のオン・オフを行う第１スイッチ素子とを含む画素がマトリクス状に配置されたアクティブマトリクス方式による表示パネルと、前記表示パネルが垂直方向に沿って画像表示領域と画像非表示領域とで分割されるように設定された場合に、画素ごとの発光素子を発光させる発光制御期間において、前記画像表示領域に含まれる画素の第１スイッチ素子をオンとするように駆動信号を出力し、前記画像非表示領域に含まれる画素の第１スイッチ素子に駆動信号を出力しないことでオフとするスイッチ素子駆動回路とを備える表示装置である。
【発明の効果】
【0007】
本発明によれば、アクティブマトリクス型の表示パネルにて一部の領域にユーザが見る画像を表示させる際の消費電力が削減されるようになるとの効果が得られる。
【図面の簡単な説明】
【0008】
【図1】本実施形態における表示装置の構成例を示す図である。
【図2】本実施形態における画素の回路構成例を示す図である。
【図3】本実施形態における画素の回路の動作例を示す図である。
【図4】本実施形態における表示パネルの全領域にて画像を表示する場合の画素の駆動タイミングの一例を示すタイミングチャートである。
【図5】本実施形態における表示パネルにおける区分例を示す図である。
【図6】本実施形態における表示装置の部分領域表示に対応する構成例を示す図である。
【図7】本実施形態における表示パネルにて部分領域表示を行う場合の画素の駆動タイミングの一例を示すタイミングチャートである。
【発明を実施するための形態】
【0009】
図１は、本実施形態の表示装置１の構成例を示している。同図の表示装置１はアクティブマトリクス型である。同図の表示装置は、表示パネル１０、ゲートスキャン回路２０（スイッチ素子駆動回路の一例）、およびデータ駆動回路３０を備える。
【0010】
表示パネル１０は、発光素子を有して形成される画素がマトリクス状に配置された表示面を有する。
【0011】
ゲートスキャン回路２０は、表示パネル１０において水平に配列されたゲートライン（水平ライン）のスキャンを行う回路である。
【0012】
データ駆動回路３０は、表示パネル１０において垂直に配列されたデータラインにデータ信号を出力する回路である。同図において、データ駆動回路３０は、３つが設けられた例が示されている。この場合、表示パネル１０において配列されるデータラインは、配列順に従って３つの組に区分され、区分された各１つのデータラインの組に対して、各１つのデータ駆動回路３０がデータ信号を出力するようにされている。なお、本実施形態において、データ駆動回路３０は区分されることなく１つとされたうえで、表示パネル１０において配列されるデータラインのそれぞれにデータ信号を出力してよい。
【0013】
図２は、本実施形態の表示パネル１０において配置される１つの画素１１の回路構成例を示している。同図に示される画素１１の回路構成は、基本的なものの一つである。画素１１の回路構成については特に限定されない。同図において示されるトランジスタは、いずれもＦＥＴであり、具体的にはＭＯＳＦＥＴである場合を例に挙げる。
【0014】
トランジスタＴ１（例えば、第２スイッチ素子の１つ）のドレインは電源電圧ＶＤＤと接続され、トランジスタＴ１のソースはトランジスタＴ４（第1スイッチ素子の一例）のドレインと接続され、トランジスタＴ１のゲートはキャパシタＣ１を介してトランジスタＴ３のソースと接続される。
トランジスタＴ２（例えば、第２スイッチ素子の１つ）のドレインはトランジスタＴ１ソースと接続され、トランジスタＴ２のソースはトランジスタＴ１のゲートと接続され、トランジスタＴ２のゲートは、初期化信号（駆動信号の一例）ＳＣＡＮ［ｎ－１］に対応する初期化制御ラインと接続される。
トランジスタＴ３（例えば、第２スイッチ素子の１つ）のドレインはデータラインと接続され、トランジスタＴ３のソースはキャパシタＣ１を介してトランジスタＴ１のゲートと接続され、トランジスタＴ３のゲートは書込制御信号（駆動信号の一例）ＳＣＡＮ［ｎ］に対応する書込制御ラインと接続される。
トランジスタＴ１、トランジスタＴ２、トランジスタＴ３、およびキャパシタＣ１により、電流出力回路１１１が形成される。電流出力回路１１１は、データ信号ＶＤＡＴＡの電圧値に応じた画素駆動電流Ｉｏを出力する。画素駆動電流Ｉｏは、トランジスタＴ４がオンとなることに応じて、トランジスタＴ１からトランジスタＴ４を介して発光素子Ｄ１に流れる。
トランジスタＴ４（スイッチ素子の一例）のドレインはトランジスタＴ１のソースと接続され、トランジスタＴ４のソースは発光素子Ｄ１の一端と接続され、ゲートは発光制御信号（駆動信号の一例）ＥＭ［ｎ］に対応する発光制御ラインと接続される。
表示パネル１０において水平方向に配列される画素１１に対応して配置される１つのゲートラインは、初期化制御ライン、書込制御ライン、および発光制御ラインを含む。
発光素子Ｄ１は、トランジスタＴ４のソースとグランドとの間に挿入される。
トランジスタＴ５のドレインはシフト電圧ラインと接続され、トランジスタＴ５のソースはトランジスタＴ３のソースとキャパシタＣ１との接続点に接続され、トランジスタＴ５のゲートは初期化制御ラインと接続される。
トランジスタＴ２（例えば、第２スイッチ素子の１つ）のドレインはトランジスタＴ１ソースと接続され、トランジスタＴ２のソースはトランジスタＴ１のゲートと接続され、トランジスタＴ２のゲートは、初期化信号（駆動信号の一例）ＳＣＡＮ［ｎ－１］に対応する初期化制御ラインと接続される。
トランジスタＴ３（例えば、第２スイッチ素子の１つ）のドレインはデータラインと接続され、トランジスタＴ３のソースはキャパシタＣ１を介してトランジスタＴ１のゲートと接続され、トランジスタＴ３のゲートは書込制御信号（駆動信号の一例）ＳＣＡＮ［ｎ］に対応する書込制御ラインと接続される。
トランジスタＴ１、トランジスタＴ２、トランジスタＴ３、およびキャパシタＣ１により、電流出力回路１１１が形成される。電流出力回路１１１は、データ信号ＶＤＡＴＡの電圧値に応じた画素駆動電流Ｉｏを出力する。画素駆動電流Ｉｏは、トランジスタＴ４がオンとなることに応じて、トランジスタＴ１からトランジスタＴ４を介して発光素子Ｄ１に流れる。
トランジスタＴ４（スイッチ素子の一例）のドレインはトランジスタＴ１のソースと接続され、トランジスタＴ４のソースは発光素子Ｄ１の一端と接続され、ゲートは発光制御信号（駆動信号の一例）ＥＭ［ｎ］に対応する発光制御ラインと接続される。
表示パネル１０において水平方向に配列される画素１１に対応して配置される１つのゲートラインは、初期化制御ライン、書込制御ライン、および発光制御ラインを含む。
発光素子Ｄ１は、トランジスタＴ４のソースとグランドとの間に挿入される。
トランジスタＴ５のドレインはシフト電圧ラインと接続され、トランジスタＴ５のソースはトランジスタＴ３のソースとキャパシタＣ１との接続点に接続され、トランジスタＴ５のゲートは初期化制御ラインと接続される。
【0015】
本実施形態における発光素子Ｄ１の種別は特に限定されないが、例えば、ＯＬＥＤを用いることができる。
【0016】
図３を参照して、図２の画素１１における回路の動作について説明する。
１フレーム期間が開始されると、まず、期間ｔｍ１において初期化信号ＳＣＡＮ［ｎ－１］が出力され、トランジスタＴ２とトランジスタＴ５がオンとなる。このとき、トランジスタＴ１、Ｔ３、Ｔ４はオフである。
上記のようにトランジスタＴ２、トランジスタＴ５が導通することにより、トランジスタＴ１のゲート－ソース間電圧は、所定値のゲート閾値電圧Ｖｔｈとなるように初期化される。
この際に、電圧シフト回路１１２のトランジスタＴ５が導通することによって、シフト制御電圧ＶｉｎｉがキャパシタＣ１に印加される。シフト制御電圧Ｖｉｎｉの値を例えば０Ｖからシフトさせることに応じて、キャパシタＣ１が保持する電圧がシフトされることから、トランジスタＴ１のゲート電圧をシフトさせることができる。
１フレーム期間が開始されると、まず、期間ｔｍ１において初期化信号ＳＣＡＮ［ｎ－１］が出力され、トランジスタＴ２とトランジスタＴ５がオンとなる。このとき、トランジスタＴ１、Ｔ３、Ｔ４はオフである。
上記のようにトランジスタＴ２、トランジスタＴ５が導通することにより、トランジスタＴ１のゲート－ソース間電圧は、所定値のゲート閾値電圧Ｖｔｈとなるように初期化される。
この際に、電圧シフト回路１１２のトランジスタＴ５が導通することによって、シフト制御電圧ＶｉｎｉがキャパシタＣ１に印加される。シフト制御電圧Ｖｉｎｉの値を例えば０Ｖからシフトさせることに応じて、キャパシタＣ１が保持する電圧がシフトされることから、トランジスタＴ１のゲート電圧をシフトさせることができる。
【0017】
期間ｔｍ１に続く期間ｔｍ２においては、初期化信号ＳＣＡＮ［ｎ－１］の出力が停止され、書込制御信号ＳＣＡＮ［ｎ］が出力される。この結果、トランジスタＴ２とトランジスタＴ５はオフとなり、トランジスタＴ３がオンとなる。このとき、データ駆動回路３０から対応のデータラインに対してデータ信号ＶＤＡＴＡが出力される。
この状態では、キャパシタＣ１にてデータ信号に応じたデータ信号ＶＤＡＴＡが保持され、トランジスタＴ１のゲート電圧は、ゲート閾値電圧Ｖｔｈにデータ信号ＶＤＡＴＡの電圧値を加えた値（Ｖｔｈ＋ＶＤＡＴＡ）となる。
上記のように期間ｔｍ１と期間ｔｍ２とによる１水平期間（１Ｈ）において、画素１１では、トランジスタＴ１のゲート閾値電圧の初期化と、データの書き込みとが行われる。
この状態では、キャパシタＣ１にてデータ信号に応じたデータ信号ＶＤＡＴＡが保持され、トランジスタＴ１のゲート電圧は、ゲート閾値電圧Ｖｔｈにデータ信号ＶＤＡＴＡの電圧値を加えた値（Ｖｔｈ＋ＶＤＡＴＡ）となる。
上記のように期間ｔｍ１と期間ｔｍ２とによる１水平期間（１Ｈ）において、画素１１では、トランジスタＴ１のゲート閾値電圧の初期化と、データの書き込みとが行われる。
【0018】
期間ｔｍ２に続く期間ｔｍ３（発光制御期間の一例）においては、書込制御信号ＳＣＡＮ［ｎ］の出力が停止され、期間ｔｍ１～ｔｍ２において停止されていた発光制御信号ＥＭ［ｎ］が出力される。この結果、トランジスタＴ３がオフとなり、トランジスタＴ４がオンとなる。この状態では、トランジスタＴ１のゲート電圧からゲート閾値電圧Ｖｔｈを差し引いた電圧（すなわち、データ信号ＶＤＡＴＡの電圧）に応じた画素駆動電流Ｉｏが発光素子Ｄ１に流れる。このように画素駆動電流Ｉｏが流れることで、発光素子Ｄ１はデータ信号ＶＤＡＴＡの電圧値に応じた輝度で発光する。
期間ｔｍ３が終了すると、次の１フレーム（１Ｖ）期間が開始される。
期間ｔｍ３が終了すると、次の１フレーム（１Ｖ）期間が開始される。
【0019】
図４のタイミングチャートは、表示パネル１０の全領域にて画像の表示を行う場合における、１つのデータラインに対応して配置された画素１１の駆動タイミングを示している。
１つのゲートラインは、同じ行に対応して配列される複数の画素１１に対応する。ゲートライン＃１～＃Ｎは、例えば表示パネル１０の上から下にかけて配置された１番目からＮ番目までの画素１１の行のそれぞれに対応する。
１つのゲートラインは、同じ行に対応して配列される複数の画素１１に対応する。ゲートライン＃１～＃Ｎは、例えば表示パネル１０の上から下にかけて配置された１番目からＮ番目までの画素１１の行のそれぞれに対応する。
【0020】
図４に示されるように、１フレーム（１Ｖ）としての期間においては、ゲートスキャン回路２０により、ゲートライン＃１～＃Ｎの順で水平期間（１Ｈ）ごとにシフトされたタイミングで、対応の画素１１が図３の期間ｔｍ１、ｔｍ２、ｔｍ３の動作を行う。このような動作が、データラインごとに行われることで、表示パネル１０の表示面の全体を用いた画像の表示が行われる。
【0021】
本実施形態において、表示装置１の表示パネル１０は、図２のシーケンスにより表示面の全領域にて画像を表示するようにされた全領域表示と、表示面を複数の領域に区分し、区分した領域ごとに画像の表示・非表示を設定した部分領域表示とで切り替えが可能とされる。
【0022】
本実施形態においては、部分領域表示にあたり、画像表示領域と画像非表示領域とについて、表示パネル１０における表示面の垂直方向（縦方向）に沿って区分する。
図５は、部分領域表示での領域区分の具体例を示している。図５においては、表示パネル１０の表示面の下側の１／３の領域を画像が表示される画像表示領域ＡＲ１とし、上側の２／３の領域を画像が表示されない画像非表示領域とするように区分した例が示される。
本実施形態では、画像表示領域ＡＲ１と画像非表示領域ＡＲ２とのそれぞれの表示面における占有率については特に限定されない。
図５は、部分領域表示での領域区分の具体例を示している。図５においては、表示パネル１０の表示面の下側の１／３の領域を画像が表示される画像表示領域ＡＲ１とし、上側の２／３の領域を画像が表示されない画像非表示領域とするように区分した例が示される。
本実施形態では、画像表示領域ＡＲ１と画像非表示領域ＡＲ２とのそれぞれの表示面における占有率については特に限定されない。
【0023】
本実施形態の表示装置１は、ＯＬＥＤを用いたような場合には、表示パネル１０について折り畳みが可能な程度に物理的な柔軟性を有するように構成できる。
この場合、表示パネル１０を折り畳んだときに表出して見えている表示面の部分は画像表示領域として設定して画像を表示し、表出して見えていない表示面の部分については画像非表示領域として画像を表示しないようにする部分領域表示により、消費電力の低減が期待できる。
この場合、表示パネル１０を折り畳んだときに表出して見えている表示面の部分は画像表示領域として設定して画像を表示し、表出して見えていない表示面の部分については画像非表示領域として画像を表示しないようにする部分領域表示により、消費電力の低減が期待できる。
【0024】
例えば電源電圧ＶＤＤを供給する電源回路について画像表示領域と画像非表示領域とに対応させて分割し、画像表示領域の電源回路に電源電圧ＶＤＤを出力させ、画像非表示領域の電源回路には電源電圧ＶＤＤを出力させないようにすれば、部分領域表示が可能となる。
しかしながら、この場合には、分割された電源回路のそれぞれから出力させる電源電圧ＶＤＤの値を同等とすることが難しい。このため、全領域表示を行った場合に、画像表示領域として設定されている領域と画像非表示領域として設定されている領域とで輝度差が生じてしまう。
そこで、本実施形態においては、電源電圧ＶＤＤの電源回路を分割することなく、以下のようにして部分領域表示を行うようにされる。
しかしながら、この場合には、分割された電源回路のそれぞれから出力させる電源電圧ＶＤＤの値を同等とすることが難しい。このため、全領域表示を行った場合に、画像表示領域として設定されている領域と画像非表示領域として設定されている領域とで輝度差が生じてしまう。
そこで、本実施形態においては、電源電圧ＶＤＤの電源回路を分割することなく、以下のようにして部分領域表示を行うようにされる。
【0025】
図６は、本実施形態の表示装置１の部分領域表示に対応する構成例を示している。同図において、図１と同一部分には同一符号を付して説明を省略する。
同図では、部分領域表示に対応する構成として、ゲートスキャン回路２０における発光制御信号ＥＭ［ｎ］の出力に対応する部位が示される。具体的に、同図のゲートスキャン回路２０は、発光制御信号出力回路２１、ゲート回路２２、信号出力制御回路２３を備える。
同図では、部分領域表示に対応する構成として、ゲートスキャン回路２０における発光制御信号ＥＭ［ｎ］の出力に対応する部位が示される。具体的に、同図のゲートスキャン回路２０は、発光制御信号出力回路２１、ゲート回路２２、信号出力制御回路２３を備える。
【0026】
発光制御信号出力回路２１は、ゲートライン＃１～＃Ｎにおける発光制御信号ラインに対して、１水平期間（１Ｈ）でシフトしたタイミングで、順次、図４に示すように期間ｔｍ３において発光制御信号ＥＭ［１］～ＥＭ［ｎ］を出力する。このような発光制御信号出力回路２１は、例えばシフトレジスタにより構成されてよい。
【0027】
ゲート回路２２は、発光制御信号ＥＭ［１］～［ｎ］のうち、画像非表示領域ＡＲ２に含まれるゲートライン＃１～＃Ｍごとに対応する発光制御信号ＥＭ［１］～ＥＭ［Ｍ］に対して備えられる。
ゲート回路２２は、それぞれ、信号出力制御回路２３から出力される信号出力制御信号に応じて、発光制御信号ＥＭ［１］～ＥＭ［Ｍ］を出力する状態と出力を停止させる状態とで切り替える。ゲート回路２２は、図３に示したように、発光制御信号ＥＭ［ｎ］がアクティブローである場合には、ＯＲゲートとして構成されてよい。
ゲート回路２２は、それぞれ、信号出力制御回路２３から出力される信号出力制御信号に応じて、発光制御信号ＥＭ［１］～ＥＭ［Ｍ］を出力する状態と出力を停止させる状態とで切り替える。ゲート回路２２は、図３に示したように、発光制御信号ＥＭ［ｎ］がアクティブローである場合には、ＯＲゲートとして構成されてよい。
【0028】
信号出力制御回路２３は、表示パネル１０への発光制御信号ＥＭ［１］～ＥＭ［Ｍ］の出力を制御する。具体的に、発光制御信号ＥＭ［ｎ］がアクティブローで、ゲート回路２２がＯＲゲートとして構成される場合、信号出力制御回路２３は、画像非表示領域ＡＲ２にて画像を非表示とするにあたり、期間ｔｍ３においてＨレベルを出力すればよい。
【0029】
【0030】
まず、部分領域表示の場合には、データ駆動回路３０は、画像表示領域ＡＲ１に含まれる画素１１に対してデータ信号ＶＤＡＴＡを出力し、画像非表示領域ＡＲ２に含まれる画素１１に対してデータ信号ＶＤＡＴＡを出力しないように動作する。
【0031】
画像非表示領域ＡＲ２における画素１１にはデータ信号ＶＤＡＴＡが出力されないことに伴い、期間ｔｍ１におけるゲート閾値電圧の初期化と期間ｔｍ２におけるデータ書き込みも不要となる。この場合、初期化信号ＳＣＡＮ［ｎ－１］と書込制御信号ＳＣＡＮ［ｎ］を出力してトランジスタＴ１、Ｔ２、Ｔ３を駆動する必要はない。
そこで、部分領域表示に対応して、ゲートスキャン回路２０は、期間ｔｍ１、ｔｍ２において、初期化信号ＳＣＡＮ［ｎ－１］と書込制御信号ＳＣＡＮ［ｎ］とを出力しないようにする。この場合、図６に示すように、ゲートライン＃１～＃Ｍのそれぞれに対応する初期化信号ＳＣＡＮ［ｎ－１］と書込制御信号ＳＣＡＮ［ｎ］は、それぞれ期間ｔｍ１、ｔｍ２においてＨレベルが維持される。
そこで、部分領域表示に対応して、ゲートスキャン回路２０は、期間ｔｍ１、ｔｍ２において、初期化信号ＳＣＡＮ［ｎ－１］と書込制御信号ＳＣＡＮ［ｎ］とを出力しないようにする。この場合、図６に示すように、ゲートライン＃１～＃Ｍのそれぞれに対応する初期化信号ＳＣＡＮ［ｎ－１］と書込制御信号ＳＣＡＮ［ｎ］は、それぞれ期間ｔｍ１、ｔｍ２においてＨレベルが維持される。
【0032】
また、期間ｔｍ２に続く期間ｔｍ３においては、信号出力制御回路２３がＨレベルを出力することで、発光制御信号ＥＭ［１］～ＥＭ［Ｍ］はＨレベルとなる。つまり、期間ｔｍ３においては、画素１１内のトランジスタＴ４に発光制御信号ＥＭ［１］～ＥＭ［Ｍ］を出力させないようにすることができる。この場合、期間ｔｍ３において発光素子Ｄ１には画素駆動電流Ｉｏが流れないことから、発光素子Ｄ１は発光しない。この結果、画像非表示領域ＡＲ２に含まれる画素１１の全てにおいて発光素子Ｄ１が発光しない状態が得られ、画像非表示領域ＡＲ２は、黒色で画像を表示しない状態となる。
【0033】
なお、同図にも示されるように、画像非表示領域ＡＲ２に対応する発光制御信号ＥＭ［１］～ＥＭ［Ｍ］は定常的にＨレベルとなっている。この場合、信号出力制御回路２３は、期間ｔｍ３に加えて期間ｔｍ１～ｔｍ２も含めるようにして、定常的にＨレベルを出力してよい。
【0034】
一方、画像表示領域ＡＲ１におけるゲートライン＃Ｍ＋１～＃Ｎに対応する画素１１では、期間ｔｍ１、ｔｍ２のそれぞれにおいて、初期化信号ＳＣＡＮ［ｎ－１］と書込制御信号ＳＣＡＮ［ｎ］とが出力され、データ信号ＶＤＡＴＡが出力される。
また、画像表示領域ＡＲ１に対応する発光制御信号ＥＭ［Ｍ＋１］～ＥＭ［Ｎ］に対してはゲート回路２２が設けられていない。このため、期間ｔｍ３において発光制御信号ＥＭ［Ｍ＋１］～ＥＭ［Ｎ］が出力される。この結果、画像表示領域ＡＲ１内の各画素１１における発光素子Ｄ１は、出力されたデータ信号ＶＤＡＴＡに応じて発光する。つまり、画像表示領域ＡＲ１においては、画像が表示される状態となる。
また、画像表示領域ＡＲ１に対応する発光制御信号ＥＭ［Ｍ＋１］～ＥＭ［Ｎ］に対してはゲート回路２２が設けられていない。このため、期間ｔｍ３において発光制御信号ＥＭ［Ｍ＋１］～ＥＭ［Ｎ］が出力される。この結果、画像表示領域ＡＲ１内の各画素１１における発光素子Ｄ１は、出力されたデータ信号ＶＤＡＴＡに応じて発光する。つまり、画像表示領域ＡＲ１においては、画像が表示される状態となる。
【0035】
また、図６の部分領域表示に対応する表示装置１の構成のもとで、全領域表示を行うにあたっては、データ駆動回路３０が表示面の全領域に対応する画素１１のそれぞれにデータ信号ＶＤＡＴＡを出力するように動作を切り替える。また、ゲートスキャン回路２０は、画像非表示領域ＡＲ２とされていた領域のゲートライン＃１～＃Ｍに対しても、期間ｔｍ１、ｔｍ２のそれぞれにおいて、初期化信号ＳＣＡＮ［ｎ－１］と書込制御信号ＳＣＡＮ［ｎ］とを出力するようにされる。
また、信号出力制御回路２３は、期間ｔｍ３においてＬレベルを出力するように動作を切り替える。期間ｔｍ３において信号出力制御回路２３がＬレベルを出力することで、画像表示領域ＡＲ１に対応する発光制御信号ＥＭ［Ｍ＋１］～ＥＭ［Ｎ］に加えて、画像非表示領域ＡＲ２に対応する発光制御信号ＥＭ［１］～ＥＭ［Ｍ］も期間ｔｍ３において出力される。この結果、表示パネル１０の表示面の全領域にて画像が表示される。
このように、本実施形態の表示装置１は、部分領域表示と全領域表示との切り替えを容易に実現できる。
また、信号出力制御回路２３は、期間ｔｍ３においてＬレベルを出力するように動作を切り替える。期間ｔｍ３において信号出力制御回路２３がＬレベルを出力することで、画像表示領域ＡＲ１に対応する発光制御信号ＥＭ［Ｍ＋１］～ＥＭ［Ｎ］に加えて、画像非表示領域ＡＲ２に対応する発光制御信号ＥＭ［１］～ＥＭ［Ｍ］も期間ｔｍ３において出力される。この結果、表示パネル１０の表示面の全領域にて画像が表示される。
このように、本実施形態の表示装置１は、部分領域表示と全領域表示との切り替えを容易に実現できる。
【0036】
上記構成による表示装置１では、部分領域表示を行うにあたり、画像非表示領域ＡＲ２に含まれる画素１１において、データ信号ＶＤＡＴＡが供給されず、トランジスタＴ１～Ｔ５を駆動する各ゲート信号（ＳＣＡＮ［ｎ－１］、ＳＣＡＮ［ｎ］、ＥＭ［ｎ］）も出力されない。また、発光素子Ｄ１に画素駆動電流Ｉｏが流れることがない。このように画像非表示領域ＡＲ２に含まれる画素１１の動作が停止されることで、部分領域表示に対応して消費電力を有効に削減することが可能となる。
また、部分領域表示の際には、上記のようにデータ信号ＶＤＡＴＡに応じたデータ書き込みがフレーム周期ごとに行われないことから、キャパシタＣ１にて保持される電圧の値が不定となる。この場合において、例えば期間ｔｍ３において発光制御信号ＥＭ［ｎ］を出力してトランジスタＴ４を駆動した場合には、キャパシタＣ１にて保持されていた電圧に応じた画素駆動電流Ｉｏが発光素子Ｄ１に流れ、発光素子Ｄ１が発光することになる。この場合、キャパシタＣ１にて保持される電圧の値は不定であるため、画像非表示領域ＡＲ２においては、ムラを有した不定の画像が表示された状態となる。画像非表示領域ＡＲ２は、ユーザが見ない部分ではあるものの、不定の画像が表示される状態は解消されることが好ましい。
そこで、本実施形態においては、期間ｔｍ１、ｔｍ２における各ゲート信号（ＳＣＡＮ［ｎ－１］、ＳＣＡＮ［ｎ］、ＥＭ［ｎ］）の出力を停止するとともに、期間ｔｍ３における発光制御信号ＥＭ［ｎ］の出力も停止して発光素子Ｄ１を発光させないようにしている。発光素子Ｄ１の発光がしないことで、画像非表示領域ＡＲ２についてムラが生じることなく一律に黒色とすることができる。
また、部分領域表示の際には、上記のようにデータ信号ＶＤＡＴＡに応じたデータ書き込みがフレーム周期ごとに行われないことから、キャパシタＣ１にて保持される電圧の値が不定となる。この場合において、例えば期間ｔｍ３において発光制御信号ＥＭ［ｎ］を出力してトランジスタＴ４を駆動した場合には、キャパシタＣ１にて保持されていた電圧に応じた画素駆動電流Ｉｏが発光素子Ｄ１に流れ、発光素子Ｄ１が発光することになる。この場合、キャパシタＣ１にて保持される電圧の値は不定であるため、画像非表示領域ＡＲ２においては、ムラを有した不定の画像が表示された状態となる。画像非表示領域ＡＲ２は、ユーザが見ない部分ではあるものの、不定の画像が表示される状態は解消されることが好ましい。
そこで、本実施形態においては、期間ｔｍ１、ｔｍ２における各ゲート信号（ＳＣＡＮ［ｎ－１］、ＳＣＡＮ［ｎ］、ＥＭ［ｎ］）の出力を停止するとともに、期間ｔｍ３における発光制御信号ＥＭ［ｎ］の出力も停止して発光素子Ｄ１を発光させないようにしている。発光素子Ｄ１の発光がしないことで、画像非表示領域ＡＲ２についてムラが生じることなく一律に黒色とすることができる。
【0037】
なお、本実施形態として、期間ｔｍ１、ｔｍ２においてゲート信号（ＳＣＡＮ［ｎ－１］、ＳＣＡＮ［ｎ］、ＥＭ［ｎ］）を出力してゲート閾値電圧の初期化とデータ書き込みとを行ったうえで、期間ｔｍ３において発光制御信号ＥＭ［ｎ］を出力しないことで発光素子Ｄ１を発光させないようにしてもよい。この場合にも、発光制御信号ＥＭ［ｎ］を出力しないことによる一定の消費電力の低減効果が得られるとともに、画像非表示領域ＡＲ２についてムラが生じることなく一律に黒色とすることができる。
【0038】
なお、表示パネル１０の表示面において画像表示領域ＡＲ１と画像非表示領域ＡＲ２とが占有する比率は任意に変更可能とされてよい。
この場合の部分領域表示において、ゲートスキャン回路２０内の発光制御信号ＥＭ［ｎ］を出力する回路構成としては、図６に基づく場合には、発光制御信号出力回路２１から出力される発光制御信号ＥＭ［１］～ＥＭ［Ｎ］のそれぞれに対応してゲート回路２２を設けてよい。この場合、信号出力制御回路２３は、期間ｔｍ３において、画像表示領域ＡＲ１に対応する発光制御信号ＥＭのゲート回路２２にはＬレベルを出力し、画像非表示領域ＡＲ２に対応する発光制御信号ＥＭのゲート回路２２にはＨレベルを出力してよい。
この場合の部分領域表示において、ゲートスキャン回路２０内の発光制御信号ＥＭ［ｎ］を出力する回路構成としては、図６に基づく場合には、発光制御信号出力回路２１から出力される発光制御信号ＥＭ［１］～ＥＭ［Ｎ］のそれぞれに対応してゲート回路２２を設けてよい。この場合、信号出力制御回路２３は、期間ｔｍ３において、画像表示領域ＡＲ１に対応する発光制御信号ＥＭのゲート回路２２にはＬレベルを出力し、画像非表示領域ＡＲ２に対応する発光制御信号ＥＭのゲート回路２２にはＨレベルを出力してよい。
【0039】
なお、表示パネル１０の表示面において、画像表示領域ＡＲ１と画像非表示領域ＡＲ２との少なくともいずれか一方が複数存在するように設定されてよい。
【符号の説明】
【0040】
１ 表示装置、１０ 表示パネル、１１ 画素、２０ ゲートスキャン回路、２１ 発光制御信号出力回路、２２ ゲート回路、２３ 信号出力制御回路、３０ データ駆動回路、１１１ 電流出力回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】