(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024150917
(43)【公開日】2024-10-24
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H02M 1/00 20070101AFI20241017BHJP
H03K 17/12 20060101ALI20241017BHJP
H03K 17/687 20060101ALI20241017BHJP
【ＦＩ】
H02M1/00 F
H03K17/12
H03K17/687 A
【審査請求】未請求
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2023063962
(22)【出願日】2023-04-11
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】110002941
【氏名又は名称】弁理士法人ぱるも特許事務所
(72)【発明者】
【氏名】▲高▼橋 一
【テーマコード（参考）】
5H740
5J055
【Ｆターム（参考）】
5H740BA11
5H740BA12
5H740BB02
5H740BB05
5H740BB09
5H740BC01
5H740BC02
5H740JA01
5H740JB01
5H740MM01
5H740PP02
5H740PP03
5J055AX07
5J055AX26
5J055AX44
5J055AX55
5J055AX56
5J055AX64
5J055BX16
5J055CX08
5J055CX20
5J055CX28
5J055DX09
5J055DX12
5J055DX59
5J055DX73
5J055DX83
5J055EX06
5J055EX07
5J055EY01
5J055EY05
5J055EY17
5J055EY21
5J055EZ14
5J055GX01
5J055GX02
5J055GX05
5J055GX06
5J055GX08
(57)【要約】
【課題】ゲートコンデンサを備えることによって発生する電気的振動を簡易な追加回路で抑制する半導体装置を提供する。
【解決手段】第１基準電位端子９ａおよび第１制御信号入力端子８ａを備えた第１パワーモジュール７ａと、第１パワーモジュール７ａに並列に接続され、第２基準電位端子９ｂおよび第２制御信号入力端子８ｂを備えた第２パワーモジュール７ｂと、第１制御信号入力端子８ａおよび第１基準電位端子９ａの間に接続された第１コンデンサ１６ａと、第１制御信号入力端子８ａから第１コンデンサ１６ａを経由して第２制御信号入力端子８ｂまでの制御端子間経路において、第１コンデンサ１６ａに直列に接続された第１フィルタ１７ａとを備え、第１フィルタ１７ａは、周波数が高くなるにつれてインピーダンスが高くなる周波数特性を有する。
【選択図】図２
【解決手段】第１基準電位端子９ａおよび第１制御信号入力端子８ａを備えた第１パワーモジュール７ａと、第１パワーモジュール７ａに並列に接続され、第２基準電位端子９ｂおよび第２制御信号入力端子８ｂを備えた第２パワーモジュール７ｂと、第１制御信号入力端子８ａおよび第１基準電位端子９ａの間に接続された第１コンデンサ１６ａと、第１制御信号入力端子８ａから第１コンデンサ１６ａを経由して第２制御信号入力端子８ｂまでの制御端子間経路において、第１コンデンサ１６ａに直列に接続された第１フィルタ１７ａとを備え、第１フィルタ１７ａは、周波数が高くなるにつれてインピーダンスが高くなる周波数特性を有する。
【選択図】図２
【特許請求の範囲】
【請求項1】
ゲート電圧出力端子からスイッチング制御信号を出力する駆動回路と、
第１半導体スイッチング素子を内包し、第１基準電位端子および前記スイッチング制御信号が入力される第１制御信号入力端子を備えた第１パワーモジュールと、
前記第１パワーモジュールに並列に接続され、第２半導体スイッチング素子を内包し、第２基準電位端子および前記スイッチング制御信号が入力される第２制御信号入力端子を備えた第２パワーモジュールと、
前記ゲート電圧出力端子および前記第１制御信号入力端子の間に接続された第１抵抗と、
前記ゲート電圧出力端子および前記第２制御信号入力端子の間に接続された第２抵抗と、
前記第１制御信号入力端子および前記第１基準電位端子の間に接続された第１コンデンサと、
前記第２制御信号入力端子および前記第２基準電位端子の間に接続された第２コンデンサと、
前記第１制御信号入力端子から前記第１コンデンサおよび前記第２コンデンサを経由して前記第２制御信号入力端子までの制御端子間経路において、前記第１コンデンサに直列に接続された第１フィルタとを備え、
前記第１フィルタは、周波数が高くなるにつれてインピーダンスが高くなる周波数特性を有することを特徴とする半導体装置。
第１半導体スイッチング素子を内包し、第１基準電位端子および前記スイッチング制御信号が入力される第１制御信号入力端子を備えた第１パワーモジュールと、
前記第１パワーモジュールに並列に接続され、第２半導体スイッチング素子を内包し、第２基準電位端子および前記スイッチング制御信号が入力される第２制御信号入力端子を備えた第２パワーモジュールと、
前記ゲート電圧出力端子および前記第１制御信号入力端子の間に接続された第１抵抗と、
前記ゲート電圧出力端子および前記第２制御信号入力端子の間に接続された第２抵抗と、
前記第１制御信号入力端子および前記第１基準電位端子の間に接続された第１コンデンサと、
前記第２制御信号入力端子および前記第２基準電位端子の間に接続された第２コンデンサと、
前記第１制御信号入力端子から前記第１コンデンサおよび前記第２コンデンサを経由して前記第２制御信号入力端子までの制御端子間経路において、前記第１コンデンサに直列に接続された第１フィルタとを備え、
前記第１フィルタは、周波数が高くなるにつれてインピーダンスが高くなる周波数特性を有することを特徴とする半導体装置。
【請求項2】
前記第２制御信号入力端子および前記第２基準電位端子の間において前記第２コンデンサに直列に接続され、周波数が高くなるにつれてインピーダンスが高くなる周波数特性を有する第２フィルタを備え、
前記第１フィルタは、前記第１制御信号入力端子および前記第１基準電位端子の間において前記第１コンデンサに直列に接続されたことを特徴とする請求項１に記載の半導体装置。
前記第１フィルタは、前記第１制御信号入力端子および前記第１基準電位端子の間において前記第１コンデンサに直列に接続されたことを特徴とする請求項１に記載の半導体装置。
【請求項3】
前記第１フィルタおよび前記第２フィルタは、１ＭＨｚ以下の周波数におけるインピーダンスが前記制御端子間経路を含む経路で発生する電気的振動の周波数におけるインピーダンスよりも小さいことを特徴とする請求項２に記載の半導体装置。
【請求項4】
前記第１フィルタの０Ｈｚにおけるインピーダンスの大きさは、前記第１抵抗の抵抗値よりも小さく、
前記第２フィルタの０Ｈｚにおけるインピーダンスの大きさは、前記第２抵抗の抵抗値よりも小さいことを特徴とする請求項２に記載の半導体装置。
前記第２フィルタの０Ｈｚにおけるインピーダンスの大きさは、前記第２抵抗の抵抗値よりも小さいことを特徴とする請求項２に記載の半導体装置。
【請求項5】
前記第１フィルタおよび前記第２フィルタは、０Ｈｚにおけるインピーダンスが１オーム以下であることを特徴とする請求項２に記載の半導体装置。
【請求項6】
前記第１フィルタおよび前記第２フィルタは、ビーズ素子であることを特徴とする請求項２に記載の半導体装置。
【請求項7】
前記第１フィルタおよび前記第２フィルタは、プリント基板配線で構成されたコイルであることを特徴とする請求項２に記載の半導体装置。
【請求項8】
前記第１制御信号入力端子から前記第１コンデンサを経由して前記第１基準電位端子までの第１ループ経路において前記第１コンデンサに直列に接続された第３抵抗と、
前記第２制御信号入力端子から前記第２コンデンサを経由して前記第２基準電位端子までの第２ループ経路において前記第２コンデンサに直列に接続された第４抵抗とを備えることを特徴とする請求項１に記載の半導体装置。
前記第２制御信号入力端子から前記第２コンデンサを経由して前記第２基準電位端子までの第２ループ経路において前記第２コンデンサに直列に接続された第４抵抗とを備えることを特徴とする請求項１に記載の半導体装置。
【請求項9】
前記第３抵抗の抵抗値は前記第１抵抗の抵抗値よりも小さく、
前記第４抵抗の抵抗値は前記第２抵抗の抵抗値よりも小さいことを特徴とする請求項８に記載の半導体装置。
前記第４抵抗の抵抗値は前記第２抵抗の抵抗値よりも小さいことを特徴とする請求項８に記載の半導体装置。
【請求項10】
前記第３抵抗および前記第４抵抗の抵抗値は、１オームよりも大きいことを特徴とする請求項９に記載の半導体装置。
【請求項11】
前記第１半導体スイッチング素子および前記第２半導体スイッチング素子はワイドバンドギャップ半導体から成るものであることを特徴とする請求項１に記載の半導体装置。
【請求項12】
前記第１フィルタ、前記第２フィルタ、前記駆動回路、前記第１抵抗、前記第２抵抗、前記第１コンデンサおよび前記第２コンデンサは、１つの基板上に実装されていることを特徴とする請求項２に記載の半導体装置。
【請求項13】
ゲート電圧出力端子からスイッチング制御信号を出力する駆動回路と、
第１半導体スイッチング素子を内包し、第１基準電位端子および前記スイッチング制御信号が入力される第１制御信号入力端子を備えた第１パワーモジュールと、
前記ゲート電圧出力端子および前記第１制御信号入力端子の間に接続された第１抵抗と、
前記第１制御信号入力端子および前記第１基準電位端子の間に接続された第１コンデンサと、
前記第１制御信号入力端子から前記第１コンデンサを経由して前記第１基準電位端子までの第１ループ経路において前記第１コンデンサに直列に接続された第３抵抗とを備える半導体装置。
第１半導体スイッチング素子を内包し、第１基準電位端子および前記スイッチング制御信号が入力される第１制御信号入力端子を備えた第１パワーモジュールと、
前記ゲート電圧出力端子および前記第１制御信号入力端子の間に接続された第１抵抗と、
前記第１制御信号入力端子および前記第１基準電位端子の間に接続された第１コンデンサと、
前記第１制御信号入力端子から前記第１コンデンサを経由して前記第１基準電位端子までの第１ループ経路において前記第１コンデンサに直列に接続された第３抵抗とを備える半導体装置。
【請求項14】
前記第３抵抗の抵抗値は前記第１抵抗の抵抗値よりも小さいことを特徴とする請求項１３に記載の半導体装置。
【請求項15】
前記第３抵抗の抵抗値は、１オームよりも大きいことを特徴とする請求項１４に記載の半導体装置。
【請求項16】
前記第１半導体スイッチング素子はワイドバンドギャップ半導体から成るものであることを特徴とする請求項１３に記載の半導体装置。
【請求項17】
前記駆動回路、前記第１抵抗および前記第１コンデンサは１つの基板上に実装されていることを特徴とする請求項１３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、半導体装置に関するものである。
【背景技術】
【0002】
近年、ハイブリッド自動車あるいは電気自動車などの電動パワートレイン用の電力変換装置に備えられた半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）あるいはＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などのスイッチング素子を内蔵したパワーモジュールにより構成されている。大きい電力を処理する場合には、複数のスイッチング素子あるいはパワーモジュールを並列接続して同時にスイッチング駆動し、処理可能な電力容量を増大化させている。
【0003】
スイッチング素子は、制御信号入力端子（例えば、ＭＯＳＦＥＴのゲート端子）に接続した駆動回路により動作させる。そのようなスイッチング素子のスイッチング速度、すなわち電流変化速度ｄｉ／ｄｔと電圧変化速度ｄｖ／ｄｔは、駆動回路のゲート抵抗とスイッチング素子の寄生容量（例えば、ＭＯＳＦＥＴのＣｇｓおよびＣｇｄ）で決まる。これらのスイッチング速度を決める要素に加えて、ｄｖ／ｄｔを調整するためにゲートコンデンサを用いる場合がある。一般的に、ゲートコンデンサは、スイッチング素子の制御信号入力端子に接続され、例えばｄｖ／ｄｔを調整することによりスイッチング損失を低減したり急峻な電圧変化を抑制したりする目的で使用される。
【0004】
しかし、ゲートコンデンサは一般的に駆動回路とともに制御基板上に実装されるため、例えば、ＭＯＳＦＥＴのゲート端子とソース端子との間の寄生容量、ゲートコンデンサ、制御基板の配線、および、パワーモジュールの端子などの配線でループ回路が形成され、このループ回路においてＬＣ共振あるいはＬＣ発振が起こる。また、複数のモジュールを並列接続している場合、ゲートコンデンサを経由することでモジュール同士のゲート間のインピーダンスが低下し、モジュール間の共振あるいは発振現象が発生する。それらのような電気的振動が発生すると、スイッチング素子の誤動作、スイッチング素子の耐圧超過による破壊、あるいは、制御基板上の部品の破壊により、電力変換装置の制御が失われるおそれがある。
【0005】
ゲートコンデンサを備えた半導体装置における電気的振動を抑制する技術として、ゲートコンデンサとスイッチング素子のゲートとを接続または遮断するスイッチを設け、ゲートコンデンサが不要なタイミングにおいてゲートコンデンサとスイッチング素子のゲートとを遮断することが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０２２－４１０８１号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
特許文献１に示された半導体装置では、ゲートコンデンサとスイッチング素子のゲートとを接続および遮断するスイッチを制御するための回路を設け、所望のタイミングを判断してスイッチを動作させて、ゲートコンデンサとスイッチング素子のゲートとを接続および遮断する制御を行う必要がある。所望のタイミングを判断する回路あるいはスイッチを制御するための回路がノイズあるいは部品のばらつきなどにより誤動作した場合、例えば遮断したいタイミングで接続されると電気的振動が発生し、接続したいタイミングで遮断されるとゲートコンデンサの効果が得られずスイッチング素子のスイッチング速度が設計から外れた値となり過大なサージが発生してスイッチング素子が耐圧破壊するおそれがある。このように、接続および遮断するスイッチの動作タイミング制御の必要性により設計の難易度が上がる。さらに、ゲートコンデンサとスイッチング素子のゲートとを接続および遮断するスイッチ、および、ゲートコンデンサを接続および遮断するタイミングを判断してスイッチを動作させる制御回路といった、大規模な追加回路が必要となるという課題があった。
【0008】
本願は、上述の課題を解決するためになされたものであり、ゲートコンデンサを備えることによって発生する電気的振動を簡易な追加回路で抑制する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
本願に開示される半導体装置は、ゲート電圧出力端子からスイッチング制御信号を出力する駆動回路と、第１半導体スイッチング素子を内包し、第１基準電位端子およびスイッチング制御信号が入力される第１制御信号入力端子を備えた第１パワーモジュールと、第１パワーモジュールに並列に接続され、第２半導体スイッチング素子を内包し、第２基準電位端子およびスイッチング制御信号が入力される第２制御信号入力端子を備えた第２パワーモジュールと、ゲート電圧出力端子および第１制御信号入力端子の間に接続された第１抵抗と、ゲート電圧出力端子および第２制御信号入力端子の間に接続された第２抵抗と、第１制御信号入力端子および第１基準電位端子の間に接続された第１コンデンサと、第２制御信号入力端子および第２基準電位端子の間に接続された第２コンデンサと、第１制御信号入力端子から第１コンデンサおよび第２コンデンサを経由して第２制御信号入力端子までの制御端子間経路において、第１コンデンサに直列に接続された第１フィルタとを備え、第１フィルタは、周波数が高くなるにつれてインピーダンスが高くなる周波数特性を有することを特徴とする。
【発明の効果】
【0010】
本願に開示される半導体装置は、ゲート電圧出力端子からスイッチング制御信号を出力する駆動回路と、第１半導体スイッチング素子を内包し、第１基準電位端子およびスイッチング制御信号が入力される第１制御信号入力端子を備えた第１パワーモジュールと、第１パワーモジュールに並列に接続され、第２半導体スイッチング素子を内包し、第２基準電位端子およびスイッチング制御信号が入力される第２制御信号入力端子を備えた第２パワーモジュールと、ゲート電圧出力端子および第１制御信号入力端子の間に接続された第１抵抗と、ゲート電圧出力端子および第２制御信号入力端子の間に接続された第２抵抗と、第１制御信号入力端子および第１基準電位端子の間に接続された第１コンデンサと、第２制御信号入力端子および第２基準電位端子の間に接続された第２コンデンサと、第１制御信号入力端子から第１コンデンサおよび第２コンデンサを経由して第２制御信号入力端子までの制御端子間経路において、第１コンデンサに直列に接続された第１フィルタとを備え、第１フィルタは、周波数が高くなるにつれてインピーダンスが高くなる周波数特性を有するので、ゲートコンデンサを備えることによって発生する電気的振動を簡易な追加回路で抑制することができる。
【図面の簡単な説明】
【0011】
【図1】実施の形態１における電力変換装置の概略図である。
【図2】実施の形態１による半導体装置の回路図である。
【図3】比較例による半導体装置の回路図である。
【図4】比較例の半導体装置におけるゲートノードとソースノードとの間のインピーダンスの周波数特性を示す図である。
【図5】実施の形態１の半導体装置におけるゲートノードとソースノードとの間のインピーダンスの周波数特性を示す図である。
【図6】実施の形態２による半導体装置の回路図である。
【図7】パワーモジュールのゲート－ソース間電流の時間変化を示した図である。
【図8】パワーモジュールのゲート－ソース間電圧の時間変化を示した図である。
【図9】実施の形態２による半導体装置の基板への配置例を示す図である。
【図10】実施の形態２による半導体装置の変形例の回路図である。
【図11】実施の形態３による半導体装置の回路図である。
【発明を実施するための形態】
【0012】
以下、本願を実施するための実施の形態に係る半導体装置について、図面を参照して詳細に説明する。なお、各図において同一符号は同一もしくは相当部分を示している。
【0013】
実施の形態１．
図１は、実施の形態１における電力変換装置の概略図である。実施の形態１における電力変換装置は、直流電力を交流電力に変換するインバータ回路１であり、入力部に直流電源２が接続され、インバータ回路１の出力には負荷であるモータ３が接続されている。ここで、この電力変換装置が電気自動車あるいはハイブリッド自動車に適用された場合には、直流電源２は蓄電装置であり、代表的にはニッケル水素電池またはリチウムイオン電池等の二次電池からなるバッテリであり、その電圧は２００Ｖから１０００Ｖ程度である。インバータ回路１は、入力段に電圧リプルあるいはノイズを除去するための平滑コンデンサ４と、半導体スイッチング素子を備えた半導体装置５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆとを備えた三相インバータであり、直流電源２の電力を電力変換し、電力出力ノード６ａ、６ｂ、６ｃから電気自動車あるいはハイブリッド自動車の駆動輪を駆動するモータ３へ交流電力を出力する。
図１は、実施の形態１における電力変換装置の概略図である。実施の形態１における電力変換装置は、直流電力を交流電力に変換するインバータ回路１であり、入力部に直流電源２が接続され、インバータ回路１の出力には負荷であるモータ３が接続されている。ここで、この電力変換装置が電気自動車あるいはハイブリッド自動車に適用された場合には、直流電源２は蓄電装置であり、代表的にはニッケル水素電池またはリチウムイオン電池等の二次電池からなるバッテリであり、その電圧は２００Ｖから１０００Ｖ程度である。インバータ回路１は、入力段に電圧リプルあるいはノイズを除去するための平滑コンデンサ４と、半導体スイッチング素子を備えた半導体装置５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆとを備えた三相インバータであり、直流電源２の電力を電力変換し、電力出力ノード６ａ、６ｂ、６ｃから電気自動車あるいはハイブリッド自動車の駆動輪を駆動するモータ３へ交流電力を出力する。
【0014】
図２は、実施の形態１による半導体装置５ａの回路図である。実施の形態１における電力変換装置を構成する三相はそれぞれ同じ構成であり、各相のハイサイドアームとローサイドアームは同じ構成となるため、ローサイドアームの半導体装置５ａについて説明する。
【0015】
半導体装置５ａは、第１半導体スイッチング素子１１ａを内包した第１パワーモジュール７ａと、第２半導体スイッチング素子１１ｂを内包した第２パワーモジュール７ｂとを備えており、第１パワーモジュール７ａと第２パワーモジュール７ｂとは並列接続されている。第１パワーモジュール７ａは、スイッチング制御信号が入力されるゲート端子である第１制御信号入力端子８ａと、ソース端子である第１基準電位端子９ａと、電力出力ノード６ａに接続されるドレイン端子１０ａを備えている。第２パワーモジュール７ｂは、スイッチング制御信号が入力されるゲート端子である第２制御信号入力端子８ｂと、ソース端子である第２基準電位端子９ｂと、電力出力ノード６ａに接続されるドレイン端子１０ｂを備えている。第１パワーモジュール７ａと第２パワーモジュール７ｂとは、組をなして同時に動作して同一の電力出力ノード６ａに交流電力を出力するものである。
【0016】
第１パワーモジュール７ａおよび第２パワーモジュール７ｂは、例えば、モールド樹脂により封止されたものであるが、ゲルなどで封止されたものであってもよい。また、ローサイドアームとハイサイドアームとが同一のパッケージ内にモールド樹脂によって封印された２ｉｎ１形態のパワーモジュールを、２つ並列接続して使用してもよい。また、実施の形態１における電力変換装置では、大電力を出力するために一相につき２つのパワーモジュールを並列に接続する構成としているが、ターゲットとなる出力電力に応じて並列に接続するパワーモジュールの数を変更してもよい。
【0017】
第１半導体スイッチング素子１１ａおよび第２半導体スイッチング素子１１ｂは、ＭＯＳＦＥＴあるいはＩＧＢＴなどの電力制御用の半導体スイッチング素子である。第１半導体スイッチング素子１１ａおよび第２半導体スイッチング素子１１ｂは、これらに限るものではなく、バイポーラトランジスタなどのその他の半導体スイッチング素子でも構わない。第１半導体スイッチング素子１１ａおよび第２半導体スイッチング素子１１ｂは、図２においてはＭＯＳＦＥＴを用いて、ＭＯＳＦＥＴの寄生ダイオードを還流ダイオードとして使用する構成としているが、ＩＧＢＴ等の寄生ダイオードを有さないスイッチング素子を用いる場合において還流ダイオードを並列に接続する構成としてもよい。
【0018】
第１半導体スイッチング素子１１ａおよび第２半導体スイッチング素子１１ｂは、ケイ素、炭化ケイ素、もしくは窒化ガリウムなどの材料からなる半導体基板に形成され、第１半導体スイッチング素子１１ａおよび第２半導体スイッチング素子１１ｂはバンドギャップがケイ素よりも広いワイドバンドギャップ半導体から成るものでもよい。ワイドバンドギャップ半導体である炭化ケイ素によって形成されたＭＯＳＦＥＴは、トランスコンダクタンスが高く、導通時の損失の低減が可能であり、スイッチング時に生じる電流の時間変化量ｄｉ／ｄｔを大きくすることによってスイッチング損失の低減が可能である。このようなトランスコンダクタンスが大きい半導体スイッチング素子は、一般的に電気的振動が発生しやすい。そのため、ワイドバンドギャップ半導体を実施の形態１による半導体装置に適用することにより、実施の形態１による半導体装置の効果の有用性がより顕著に示されることとなる。
【0019】
また、実施の形態１による半導体装置では、第１パワーモジュール７ａは１つの第１半導体スイッチング素子１１ａを備えるものとしているが、ターゲットとなる出力電力に応じて大電力を出力するために１つのパワーモジュールが２つ以上の半導体スイッチング素子を備えるものとしてもよい。１つのパワーモジュールの内部において２つ以上の半導体スイッチング素子が並列接続される構成では、半導体スイッチング素子の間で電気的振動が発生するおそれがあり、そのような電気的振動を抑制するためにゲートコンデンサが用いられる場合がある。そのため、１つのパワーモジュールの内部において２つ以上の半導体スイッチング素子が並列接続される構成を実施の形態１による半導体装置に適用することにより、実施の形態１による半導体装置の効果の有用性がより顕著に示されることとなる。
【0020】
第１パワーモジュール７ａの第１制御信号入力端子８ａ（ゲート端子）はゲート抵抗である第１抵抗１２ａに接続され、第１抵抗１２ａのもう一方の端子はゲートドライバである駆動回路１３のゲート電圧出力端子１４に接続される。すなわち、ゲート抵抗である第１抵抗１２ａの一方の端子はゲートノード１８ａに接続され、第１抵抗１２ａのもう一方の端子は駆動回路１３のゲート電圧出力端子１４に接続される。第２パワーモジュール７ｂの第２制御信号入力端子８ｂ（ゲート端子）はゲート抵抗である第２抵抗１２ｂに接続され、第２抵抗１２ｂのもう一方の端子はゲートドライバである駆動回路１３のゲート電圧出力端子１４に接続される。すなわち、ゲート抵抗である第２抵抗１２ｂの一方の端子はゲートノード１８ｂに接続され、第２抵抗１２ｂのもう一方の端子は駆動回路１３のゲート電圧出力端子１４に接続される。駆動回路１３は、第１抵抗１２ａを介して第１パワーモジュール７ａの第１制御信号入力端子８ａにスイッチング制御信号を出力し、第２抵抗１２ｂを介して第２パワーモジュール７ｂの第２制御信号入力端子８ｂにスイッチング制御信号を出力し、第１パワーモジュール７ａおよび第２パワーモジュール７ｂをほとんど同時に駆動させる。第１パワーモジュール７ａの第１基準電位端子９ａ（ソース端子）はソース配線を介して駆動回路１３のソース電位端子１５に接続され、第２パワーモジュール７ｂの第２基準電位端子９ｂ（ソース端子）はソース配線を介して駆動回路１３のソース電位端子１５に接続される。このようにゲート抵抗である第１抵抗１２ａおよび第２抵抗１２ｂを接続することにより、第１パワーモジュール７ａの第１制御信号入力端子８ａと第２パワーモジュール７ｂの第２制御信号入力端子８ｂとの間のインピーダンスを上げる効果があり、第１パワーモジュール７ａと第２パワーモジュール７ｂとの間の電気的振動を抑制する効果がある。なお、第１抵抗１２ａおよび第２抵抗１２ｂを取り除き第１パワーモジュール７ａの第１制御信号入力端子８ａおよび第２パワーモジュール７ｂの第２制御信号入力端子８ｂを接続するノードとゲート電圧出力端子１４との間にゲート抵抗を配置する構成は、第１パワーモジュール７ａと第２パワーモジュール７ｂとの間の電気的振動を発生し得るため、望ましくない。
【0021】
ゲートコンデンサである第１コンデンサ１６ａと第１フィルタ１７ａとは直列に接続され、第１コンデンサ１６ａの一方の端子はゲートノード１８ａに接続され、第１フィルタ１７ａの一方の端子はソースノード１９に接続されている。すなわち、第１コンデンサ１６ａは第１制御信号入力端子８ａおよび第１基準電位端子９ａの間に接続されており、第１フィルタ１７ａは第１コンデンサ１６ａに直列に接続されている。ゲートコンデンサである第２コンデンサ１６ｂと第２フィルタ１７ｂとは直列に接続され、第２コンデンサ１６ｂの一方の端子はゲートノード１８ｂに接続され、第２フィルタ１７ｂの一方の端子はソースノード１９に接続されている。すなわち、第２コンデンサ１６ｂは第２制御信号入力端子８ｂおよび第２基準電位端子９ｂの間に接続されており、第２フィルタ１７ｂは第２コンデンサ１６ｂに直列に接続されている。第１フィルタ１７ａおよび第２フィルタ１７ｂは、第１制御信号入力端子８ａから第１コンデンサ１６ａおよび第２コンデンサ１６ｂを経由して第２制御信号入力端子８ｂまでの制御端子間経路で発生する電気的振動を抑制するものである。第１フィルタ１７ａおよび第２フィルタ１７ｂは、周波数が高くなるにつれてインピーダンスが高くなる周波数特性を有している。図２に示す例では、第１フィルタ１７ａおよび第２フィルタ１７ｂの２つのフィルタを備えているが、第１フィルタ１７ａおよび第２フィルタ１７ｂのどちらかを備えるものでもよく、第１制御信号入力端子８ａから第１コンデンサ１６ａおよび第２コンデンサ１６ｂを経由して第２制御信号入力端子８ｂまでの制御端子間経路において第１コンデンサ１６ａに直列に接続された第１フィルタ１７ａを備えていれば制御端子間経路で発生する電気的振動を抑制することができる。
【0022】
なお、ゲート抵抗である第１抵抗１２ａおよび第２抵抗１２ｂを有する構成において、ゲートコンデンサをゲート電圧出力端子１４とソースノード１９との間に接続すると、あたかもゲートコンデンサが接続されていないかのようにふるまう。そのような状態では、ｄｖ／ｄｔを調整することによってスイッチング損失を低減するあるいは急峻な電圧変化を抑制するといったゲートコンデンサの機能が果たされない。
【0023】
図３は、比較例による半導体装置の回路図である。図３の比較例による半導体装置と図２の実施の形態１による半導体装置５ａとを比較すると、比較例による半導体装置は第１フィルタ１７ａおよび第２フィルタ１７ｂを備えていない。比較例による半導体装置の他の構成は、実施の形態１による半導体装置５ａと同じである。
【0024】
図３に示す比較例による半導体装置では、第１パワーモジュール７ａの第１制御信号入力端子８ａからゲートノード１８ａおよび第１コンデンサ１６ａを通ってソースノード１９に至り、ソースノード１９から第２コンデンサ１６ｂおよびゲートノード１８ｂを通って第２パワーモジュール７ｂの第２制御信号入力端子８ｂに至る制御端子間経路で、電気的振動が発生するおそれがある。これは、ゲートコンデンサである第１コンデンサ１６ａおよび第２コンデンサ１６ｂのインピーダンスが高周波数帯域において低いために、１０数ＭＨｚから２００ＭＨｚ程度の帯域において、ゲートノード１８ａとソースノード１９との間のインピーダンス、および、ゲートノード１８ｂとソースノード１９との間のインピーダンスが小さくなり、制御端子間経路において１０数ＭＨｚから２００ＭＨｚ程度の電気的振動が発生しやすくなっているからである。すなわち、図２に示す実施の形態１の半導体装置においては、制御端子間経路において第１コンデンサ１６ａと第２コンデンサ１６ｂと配線によって生じる電気的振動の周波数が、例えば、１０数ＭＨｚから２００ＭＨｚである。このような電気的振動は、パワーモジュールのゲート間で電荷のやり取りを行ういわゆるモジュール間の共振現象であり、ゲートコンデンサに起因して発生する振動現象の一つである。場合によっては、スイッチング素子の誤動作、スイッチング素子の耐圧超過による破壊、あるいは、制御基板上の部品の破壊が発生する可能性がある。
【0025】
図２に示す実施の形態１による半導体装置では、第１フィルタ１７ａおよび第２フィルタ１７ｂを備えているため、ゲートコンデンサである第１コンデンサ１６ａおよび第２コンデンサ１６ｂが備えられていても、制御端子間経路における電気的振動の周波数を含む１０数ＭＨｚから２００ＭＨｚ程度の帯域において制御端子間経路のインピーダンスを大きくすることができるため、電気的振動を抑制することができる。
【0026】
図４は、図３に示す比較例による半導体装置におけるゲートノード１８ａとソースノード１９との間のインピーダンスの周波数特性であり、ゲートノード１８ｂとソースノード１９との間のインピーダンスの周波数特性である。周波数が高くなるにつれてインピーダンスが小さくなっている。図５は、図２に示す実施の形態１の半導体装置５ａにおけるゲートノード１８ａとソースノード１９との間のインピーダンスの周波数特性であり、ゲートノード１８ｂとソースノード１９との間のインピーダンスの周波数特性である。１０数ＭＨｚから２００ＭＨｚ程度の帯域においてインピーダンスが高くなっており、実施の形態１の半導体装置５ａにおいて１０数ＭＨｚから２００ＭＨｚ程度の帯域における電気的振動が抑制される。
【0027】
第１フィルタ１７ａおよび第２フィルタ１７ｂのインピーダンスの周波数特性は、ゲートコンデンサである第１コンデンサ１６ａおよび第２コンデンサ１６ｂの役割を妨げることが無いように、０Ｈｚ付近のインピーダンスは、制御端子間経路を含む経路で発生する電気的振動の周波数である１０数ＭＨｚから２００ＭＨｚ程度の帯域におけるインピーダンスよりも小さくすることが望ましい。例えば、第１フィルタ１７ａおよび第２フィルタ１７ｂは、１ＭＨｚ以下の周波数におけるインピーダンスが、制御端子間経路を含む経路で発生する電気的振動の周波数におけるインピーダンスよりも小さいことが望ましい。また、第１フィルタ１７ａの０Ｈｚにおけるインピーダンスの大きさは、ゲート抵抗である第１抵抗１２ａの抵抗値よりも小さく１オーム以下であることが望ましく、第２フィルタ１７ｂの０Ｈｚにおけるインピーダンスの大きさは、ゲート抵抗である第２抵抗１２ｂの抵抗値よりも小さく１オーム以下であることが望ましい。
【0028】
第１フィルタ１７ａおよび第２フィルタ１７ｂの０Ｈｚ付近のインピーダンスが大きいと、例えば、第１フィルタ１７ａおよび第２フィルタ１７ｂの１ＭＨｚ以下の周波数におけるインピーダンスが大きいと、ゲートコンデンサである第１コンデンサ１６ａおよび第２コンデンサ１６ｂへのチャージが遅くなり、あたかもゲートコンデンサである第１コンデンサ１６ａおよび第２コンデンサ１６ｂが接続されていないかのような振る舞いになる。このような状態では、ｄｖ／ｄｔを調整することによりスイッチングを低減するあるいは急峻な電圧変化を抑制するといったゲートコンデンサの機能が果たされない。したがって、第１フィルタ１７ａおよび第２フィルタ１７ｂの０Ｈｚ付近のインピーダンスは、例えば、第１フィルタ１７ａおよび第２フィルタ１７ｂの１ＭＨｚ以下の周波数におけるインピーダンスは、小さい方がよい。さらに、第１フィルタ１７ａおよび第２フィルタ１７ｂの０Ｈｚにおけるインピーダンスの大きさは、ゲート抵抗である第１抵抗１２ａおよび第２抵抗１２ｂの抵抗値よりも小さければ、第１フィルタ１７ａおよび第２フィルタ１７ｂの抵抗成分の製造ばらつきなどの公差が大きい場合であっても、第１パワーモジュール７ａおよび第２パワーモジュール７ｂのスイッチング速度が第１フィルタ１７ａおよび第２フィルタ１７ｂの製造ばらつきによる影響を受けることが無い。
【0029】
第１フィルタ１７ａおよび第２フィルタ１７ｂは、表面実装タイプのフェライトビーズに代表されるビーズ素子であってもよい。ビーズ素子は、高周波数帯域でインピーダンスが高くなる周波数特性を有しており、第１フィルタ１７ａおよび第２フィルタ１７ｂとしてビーズ素子を用いることにより、１０数ＭＨｚから２００ＭＨｚにおけるゲートノード１８ａとソースノード１９との間のインピーダンスが大きくなり、１０数ＭＨｚから２００ＭＨｚにおけるゲートノード１８ｂとソースノード１９との間のインピーダンスが大きくなり、電気的振動を抑制することができる。また、ビーズ素子は様々なインピーダンスの周波数特性を持つものが提供されており、実装形態が変化して電気的振動の周波数帯域が変化しても、適切な特性のビーズ素子を選定することで、所望の周波数帯域でゲートノード１８ａとソースノード１９との間、および、ゲートノード１８ｂとソースノード１９との間のインピーダンスを大きくして電気的振動を抑制することができる。
【0030】
また、第１フィルタ１７ａおよび第２フィルタ１７ｂは、プリント基板配線で構成されたコイルであってもよい。第１フィルタ１７ａおよび第２フィルタ１７ｂをプリント基板配線で構成されたコイルによって実現することによって、実装部品を減らすことが可能である。コイルは０Ｈｚ程度の低周波数の帯域から高周波数の帯域になるにつれインピーダンスが高くなる周波数特性を有するため、電気的振動の周波数帯域でインピーダンスが大きくなり振動を抑制することができる。
【0031】
以上のように、実施の形態１による半導体装置は、ゲート電圧出力端子１４からスイッチング制御信号を出力する駆動回路１３と、第１半導体スイッチング素子１１ａを内包し、第１基準電位端子９ａおよびスイッチング制御信号が入力される第１制御信号入力端子８ａを備えた第１パワーモジュール７ａと、第１パワーモジュール７ａに並列に接続され、第２半導体スイッチング素子１１ｂを内包し、第２基準電位端子９ｂおよびスイッチング制御信号が入力される第２制御信号入力端子８ｂを備えた第２パワーモジュール７ｂと、ゲート電圧出力端子１４および第１制御信号入力端子８ａの間に接続された第１抵抗１２ａと、ゲート電圧出力端子１４および第２制御信号入力端子８ｂの間に接続された第２抵抗１２ｂと、第１制御信号入力端子８ａおよび第１基準電位端子９ａの間に接続された第１コンデンサ１６ａと、第２制御信号入力端子８ｂおよび第２基準電位端子９ｂの間に接続された第２コンデンサ１６ｂと、第１制御信号入力端子８ａから第１コンデンサ１６ａおよび第２コンデンサ１６ｂを経由して第２制御信号入力端子８ｂまでの制御端子間経路において、第１コンデンサ１６ａに直列に接続された第１フィルタ１７ａとを備え、第１フィルタ１７ａは、周波数が高くなるにつれてインピーダンスが高くなる周波数特性を有するので、ゲートコンデンサを備えることによって発生する電気的振動を簡易な追加回路で抑制することができる。
【0032】
実施の形態２．
図６は、実施の形態２による半導体装置５ａの回路図である。図６に示す実施の形態２による半導体装置５ａの回路図を図２に示す実施の形態１による半導体装置５ａの回路図と比較すると、第３抵抗２０ａおよび第４抵抗２０ｂが追加されている。実施の形態２による半導体装置の他の構成は、実施の形態１による半導体装置の構成と同じである。
図６は、実施の形態２による半導体装置５ａの回路図である。図６に示す実施の形態２による半導体装置５ａの回路図を図２に示す実施の形態１による半導体装置５ａの回路図と比較すると、第３抵抗２０ａおよび第４抵抗２０ｂが追加されている。実施の形態２による半導体装置の他の構成は、実施の形態１による半導体装置の構成と同じである。
【0033】
第３抵抗２０ａは、第１制御信号入力端子８ａから第１コンデンサ１６ａを経由して第１基準電位端子９ａまでの第１ループ経路において第１コンデンサ１６ａに直列に接続されている。図６においては、第３抵抗２０ａは、第１フィルタ１７ａとソースノード１９との間に接続されている。第４抵抗２０ｂは、第２制御信号入力端子８ｂから第２コンデンサ１６ｂを経由して第２基準電位端子９ｂまでの第２ループ経路において第２コンデンサ１６ｂに直列に接続されている。図６においては、第４抵抗２０ｂは、第２フィルタ１７ｂとソースノード１９との間に接続されている。パワーモジュールは一般的に寄生容量を有しており、第１パワーモジュール７ａは、ゲート端子である第１制御信号入力端子８ａとソース端子である第１基準電位端子９ａとの間にゲート－ソース間寄生容量Ｃｇｓである寄生容量７１ａを有し、ゲート端子である第１制御信号入力端子８ａとドレイン端子１０ａとの間にゲート－ドレイン間寄生容量Ｃｇｄである寄生容量７２ａを有し、ドレイン端子１０ａとソース端子である第１基準電位端子９ａとの間にドレイン－ソース間寄生容量Ｃｄｓである寄生容量７３ａを有している。同様に、第２パワーモジュール７ｂは、寄生容量７１ｂと寄生容量７２ｂと寄生容量７３ｂとを有している。例えば、図３に示した比較例による半導体装置においては、第１制御信号入力端子８ａおよび第１基準電位端子９ａの間にゲートコンデンサである第１コンデンサ１６ａが接続されることにより、第１コンデンサ１６ａからゲートノード１８ａを通り、第１制御信号入力端子８ａに入り、寄生容量７１ａを経由して、第１基準電位端子９ａ、ソースノード１９、第１コンデンサ１６ａに戻る第１ループ経路が形成され、この第１ループ経路において電気的振動であるＬＣ共振が発生する。ゲートコンデンサが接続されることによってＬＣ共振が発生すると、第１パワーモジュール７ａのゲート端子である第１制御信号入力端子８ａとソース端子である第１基準電位端子９ａとの間の電圧が振動し、その影響を受けてドレイン端子１０ａと第１基準電位端子９ａとの間の電流が振動することで、急峻な電流変化が発生し得る。このような急峻な電流変化が発生させるサージが半導体スイッチング素子の耐圧を超えると、半導体スイッチング素子が破壊されるおそれがある。
【0034】
図６に示す実施の形態２による半導体装置のように、第１制御信号入力端子８ａから第１コンデンサ１６ａを経由して第１基準電位端子９ａまでの第１ループ経路において第１コンデンサ１６ａに直列に第３抵抗２０ａを接続することによって、第１パワーモジュール７ａの寄生容量７１ａに流れるゲート－ソース間電流に重畳するＬＣ共振を抑制することができ、その結果、第１パワーモジュール７ａのゲート－ソース間電圧に重畳するＬＣ共振を抑制することができ、半導体スイッチング素子の破壊を防止することができる。第４抵抗２０ｂについても、第２パワーモジュール７ｂのゲート－ソース間電圧に重畳するＬＣ共振を抑制することができ、半導体スイッチング素子の破壊を防止することができる。
【0035】
図７は、第１パワーモジュール７ａのゲート－ソース間電流である第１制御信号入力端子８ａと第１基準電位端子９ａとの間の電流の時間変化を示した図であり、点線は図３に示す比較例の第１パワーモジュール７ａのゲート－ソース間電流の時間変化を示しており、実線は図６に示す実施の形態２の第１パワーモジュール７ａのゲート－ソース間電流の時間変化を示している。点線の比較例のゲート－ソース間電流ではゲートコンデンサを実装することによるＬＣ共振が発生しているが、実線の実施の形態２のゲート－ソース間電流ではＬＣ共振が抑制されている。図８は、第１パワーモジュール７ａのゲート－ソース間電圧である第１制御信号入力端子８ａと第１基準電位端子９ａとの間の電圧の時間変化を示したものであり、点線は図３に示す比較例の第１パワーモジュール７ａのゲート－ソース間電圧の時間変化を示しており、実線は図６に示す実施の形態２の第１パワーモジュール７ａのゲート－ソース間電圧の時間変化を示している。点線の比較例のゲート－ソース間電圧ではゲートコンデンサを実装することによるＬＣ共振が発生しているが、実線の実施の形態２のゲート－ソース間電圧ではＬＣ共振が抑制されている。
【0036】
なお、図６に示す実施の形態２における半導体装置については、第１フィルタ１７ａとソースノード１９との間に第３抵抗２０ａを接続し、第２フィルタ１７ｂとソースノード１９との間に第４抵抗２０ｂを接続することにより、実装を容易にしているが、第１制御信号入力端子８ａから第１コンデンサ１６ａを経由して第１基準電位端子９ａまでの第１ループ経路において第１コンデンサ１６ａに直列に第３抵抗２０ａが接続され、第２制御信号入力端子８ｂから第２コンデンサ１６ｂを経由して第２基準電位端子９ｂまでの第２ループ経路において第２コンデンサ１６ｂに直列に第４抵抗２０ｂが接続されていれば、電気的振動であるＬＣ共振を抑制する同様の効果を得ることができる。
【0037】
なお、第３抵抗２０ａの抵抗値は、ゲート抵抗である第１抵抗１２ａの抵抗値よりも小さく、１オームよりも大きなものを選定すれば、第１フィルタ１７ａはゲートコンデンサである第１コンデンサ１６ａの役割を妨げずに電気的振動であるＬＣ共振を抑制することができる。同様に、第４抵抗２０ｂの抵抗値は、ゲート抵抗である第２抵抗１２ｂの抵抗値よりも小さく、１オームよりも大きなものを選定すれば、第２フィルタ１７ｂはゲートコンデンサである第２コンデンサ１６ｂの役割を妨げずに電気的振動であるＬＣ共振を抑制することができる。
【0038】
図９は、図６に示す実施の形態２による半導体装置５ａの基板への配置例を示す図である。図９は、基板２１に、駆動回路１３、第１抵抗１２ａ、第２抵抗１２ｂ、第１コンデンサ１６ａ、第１フィルタ１７ａ、第３抵抗２０ａ、第２コンデンサ１６ｂ、第２フィルタ１７ｂおよび第４抵抗２０ｂが配置されている様子を示している。第１抵抗１２ａ、第２抵抗１２ｂ、第１フィルタ１７ａ、第２フィルタ１７ｂ、第３抵抗２０ａ、第４抵抗２０ｂ、第１コンデンサ１６ａ、第２コンデンサ１６ｂおよび駆動回路１３は、図９に示すように１つの基板上に実装してもよい。第１フィルタ１７ａ、第２フィルタ１７ｂ、第３抵抗２０ａ、第４抵抗２０ｂ、第１コンデンサ１６ａおよび第２コンデンサ１６ｂは、表面実装タイプの素子によって容易に構成することができる。例えば、第１フィルタ１７ａおよび第２フィルタ１７ｂをチップビーズ素子によって構成し、第３抵抗２０ａおよび第４抵抗２０ｂをチップ抵抗素子によって構成し、第１コンデンサ１６ａおよび第２コンデンサ１６ｂをチップコンデンサ素子によって構成することにより、駆動回路１３と同一の基板上に容易に実装でき、追加のスペースを用意する必要が無く、電気的振動の抑制の機能追加による半導体装置の大型化を避けることができる。
【0039】
図１０は、実施の形態２による半導体装置５ａの変形例の回路図である。図１０に示す実施の形態２による半導体装置５ａの変形例の回路図を図６に示す実施の形態２による半導体装置５ａの回路図と比較すると、第１フィルタおよび第２フィルタの接続位置が異なっており、図１０に示す変形例では、第１フィルタ１７ｃは第１パワーモジュール７ａの第１制御信号入力端子８ａとゲートノード１８ａとの間に接続されており、第２フィルタ１７ｄは第２パワーモジュール７ｂの第２制御信号入力端子８ｂとゲートノード１８ｂとの間に接続されている。すなわち、第１フィルタ１７ｃは第１パワーモジュール７ａの第１制御信号入力端子８ａと第１コンデンサ１６ａとの間に接続されており、第２フィルタ１７ｄは第２パワーモジュール７ｂの第２制御信号入力端子８ｂと第２コンデンサ１６ｂとの間に接続されている。制御端子間経路における電気的振動の周波数において、第１パワーモジュール７ａとゲートノード１８ａとの間のインピーダンスが大きくなり、第２パワーモジュール７ｂとゲートノード１８ｂとの間のインピーダンスが大きくなるので、図１０に示す半導体装置５ａの変形例においても電気的振動を抑制することができる。実際の回路においては、図６に示す半導体装置の回路と図１０に示す半導体装置の回路のうち、より効果の出る方を選択してもよく、図７に示す第１フィルタ１７ａおよび第２フィルタ１７ｂの位置と図１０に示す第１フィルタ１７ｃおよび第２フィルタ１７ｄの位置の両方の位置に第１フィルタおよび第２フィルタを配置してもよい。
【0040】
実施の形態３．
図１１は、実施の形態３による半導体装置５ａの回路図である。実施の形態３による半導体装置５ａは、１つのパワーモジュールである第１パワーモジュール７ａのみを備えている。また、図６に示す実施の形態２による半導体装置５ａと同様に、駆動回路１３のゲート電圧出力端子１４と第１制御信号入力端子８ａとの間に第１抵抗１２ａが接続されており、第１制御信号入力端子８ａと第１基準電位端子９ａとの間に第１コンデンサ１６ａが接続されており、第１制御信号入力端子８ａから第１コンデンサ１６ａを経由して第１基準電位端子９ａまでの第１ループ経路において第１コンデンサ１６ａに直列に第３抵抗２０ａが接続されている。
図１１は、実施の形態３による半導体装置５ａの回路図である。実施の形態３による半導体装置５ａは、１つのパワーモジュールである第１パワーモジュール７ａのみを備えている。また、図６に示す実施の形態２による半導体装置５ａと同様に、駆動回路１３のゲート電圧出力端子１４と第１制御信号入力端子８ａとの間に第１抵抗１２ａが接続されており、第１制御信号入力端子８ａと第１基準電位端子９ａとの間に第１コンデンサ１６ａが接続されており、第１制御信号入力端子８ａから第１コンデンサ１６ａを経由して第１基準電位端子９ａまでの第１ループ経路において第１コンデンサ１６ａに直列に第３抵抗２０ａが接続されている。
【0041】
実施の形態１および実施の形態２においては、第１パワーモジュール７ａおよび第２パワーモジュール７ｂの２つのパワーモジュールを備えた半導体装置について説明したが、半導体装置が１つのパワーモジュールである第１パワーモジュール７ａのみを備えている場合は、パワーモジュール間の電気的振動が発生しないため、図１１に示すように第１フィルタ１７ａを有しない構成としてもよい。図１１に示す実施の形態３による半導体装置５ａにおいても、第１コンデンサ１６ａからゲートノード１８ａを通り、第１制御信号入力端子８ａに入り、寄生容量７１ａを経由して、第１基準電位端子９ａ、ソースノード１９、第１コンデンサ１６ａに戻る第１ループ経路で発生する電気的振動であるＬＣ共振を、第３抵抗２０ａによって抑制することができる。
【0042】
なお、実施の形態３による半導体装置５ａを構成するそれぞれの部品は、実施の形態１あるいは実施の形態２による半導体装置５ａと同様の変形、数値設定、実装および部品選定を行うことができる。例えば、第３抵抗２０ａの抵抗値は第１抵抗１２ａの抵抗値よりも小さく、１オームよりも大きいことが望ましい。また、第１半導体スイッチング素子１１ａは、ワイドバンドギャップ半導体から成るものでもよい。さらに、第１抵抗１２ａ、第３抵抗２０ａ、第１コンデンサ１６ａおよび駆動回路１３は、１つの基板上に実装してもよい。
【0043】
本願は、様々な例示的な実施の形態が記載されているが、１つまたは複数の実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
したがって、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
したがって、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【0044】
以下、本開示の諸態様を付記としてまとめて記載する。
【0045】
（付記１）
ゲート電圧出力端子からスイッチング制御信号を出力する駆動回路と、
第１半導体スイッチング素子を内包し、第１基準電位端子および前記スイッチング制御信号が入力される第１制御信号入力端子を備えた第１パワーモジュールと、
前記第１パワーモジュールに並列に接続され、第２半導体スイッチング素子を内包し、第２基準電位端子および前記スイッチング制御信号が入力される第２制御信号入力端子を備えた第２パワーモジュールと、
前記ゲート電圧出力端子および前記第１制御信号入力端子の間に接続された第１抵抗と、
前記ゲート電圧出力端子および前記第２制御信号入力端子の間に接続された第２抵抗と、
前記第１制御信号入力端子および前記第１基準電位端子の間に接続された第１コンデンサと、
前記第２制御信号入力端子および前記第２基準電位端子の間に接続された第２コンデンサと、
前記第１制御信号入力端子から前記第１コンデンサおよび前記第２コンデンサを経由して前記第２制御信号入力端子までの制御端子間経路において、前記第１コンデンサに直列に接続された第１フィルタとを備え、
前記第１フィルタは、周波数が高くなるにつれてインピーダンスが高くなる周波数特性を有することを特徴とする半導体装置。
（付記２）
前記第２制御信号入力端子および前記第２基準電位端子の間において前記第２コンデンサに直列に接続され、周波数が高くなるにつれてインピーダンスが高くなる周波数特性を有する第２フィルタを備え、
前記第１フィルタは、前記第１制御信号入力端子および前記第１基準電位端子の間において前記第１コンデンサに直列に接続されたことを特徴とする付記１に記載の半導体装置。
（付記３）
前記第１フィルタおよび前記第２フィルタは、１ＭＨｚ以下の周波数におけるインピーダンスが前記制御端子間経路を含む経路で発生する電気的振動の周波数におけるインピーダンスよりも小さいことを特徴とする付記２に記載の半導体装置。
（付記４）
前記第１フィルタの０Ｈｚにおけるインピーダンスの大きさは、前記第１抵抗の抵抗値よりも小さく、
前記第２フィルタの０Ｈｚにおけるインピーダンスの大きさは、前記第２抵抗の抵抗値よりも小さいことを特徴とする付記２または３に記載の半導体装置。
（付記５）
前記第１フィルタおよび前記第２フィルタは、０Ｈｚにおけるインピーダンスが１オーム以下であることを特徴とする付記２から４のいずれか１項に記載の半導体装置。
（付記６）
前記第１フィルタおよび前記第２フィルタは、ビーズ素子であることを特徴とする付記２から５のいずれか１項に記載の半導体装置。
（付記７）
前記第１フィルタおよび前記第２フィルタは、プリント基板配線で構成されたコイルであることを特徴とする付記２から５のいずれか１項に記載の半導体装置。
（付記８）
前記第１制御信号入力端子から前記第１コンデンサを経由して前記第１基準電位端子までの第１ループ経路において前記第１コンデンサに直列に接続された第３抵抗と、
前記第２制御信号入力端子から前記第２コンデンサを経由して前記第２基準電位端子までの第２ループ経路において前記第２コンデンサに直列に接続された第４抵抗とを備えることを特徴とする付記１から７のいずれか１項に記載の半導体装置。
（付記９）
前記第３抵抗の抵抗値は前記第１抵抗の抵抗値よりも小さく、
前記第４抵抗の抵抗値は前記第２抵抗の抵抗値よりも小さいことを特徴とする付記８に記載の半導体装置。
（付記１０）
前記第３抵抗および前記第４抵抗の抵抗値は、１オームよりも大きいことを特徴とする付記９に記載の半導体装置。
（付記１１）
前記第１半導体スイッチング素子および前記第２半導体スイッチング素子はワイドバンドギャップ半導体から成るものであることを特徴とする付記１から１０のいずれか１項に記載の半導体装置。
（付記１２）
前記第１フィルタ、前記第２フィルタ、前記駆動回路、前記第１抵抗、前記第２抵抗、前記第１コンデンサおよび前記第２コンデンサは、１つの基板上に実装されていることを特徴とする付記２から７のいずれか１項に記載の半導体装置。
（付記１３）
ゲート電圧出力端子からスイッチング制御信号を出力する駆動回路と、
第１半導体スイッチング素子を内包し、第１基準電位端子および前記スイッチング制御信号が入力される第１制御信号入力端子を備えた第１パワーモジュールと、
前記ゲート電圧出力端子および前記第１制御信号入力端子の間に接続された第１抵抗と、
前記第１制御信号入力端子および前記第１基準電位端子の間に接続された第１コンデンサと、
前記第１制御信号入力端子から前記第１コンデンサを経由して前記第１基準電位端子までの第１ループ経路において前記第１コンデンサに直列に接続された第３抵抗とを備える半導体装置。
（付記１４）
前記第３抵抗の抵抗値は前記第１抵抗の抵抗値よりも小さいことを特徴とする付記１３に記載の半導体装置。
（付記１５）
前記第３抵抗の抵抗値は、１オームよりも大きいことを特徴とする付記１４に記載の半導体装置。
（付記１６）
前記第１半導体スイッチング素子はワイドバンドギャップ半導体から成るものであることを特徴とする付記１３から１５のいずれか１項に記載の半導体装置。
（付記１７）
前記駆動回路、前記第１抵抗および前記第１コンデンサは１つの基板上に実装されていることを特徴とする付記１３から１６のいずれか１項に記載の半導体装置。
ゲート電圧出力端子からスイッチング制御信号を出力する駆動回路と、
第１半導体スイッチング素子を内包し、第１基準電位端子および前記スイッチング制御信号が入力される第１制御信号入力端子を備えた第１パワーモジュールと、
前記第１パワーモジュールに並列に接続され、第２半導体スイッチング素子を内包し、第２基準電位端子および前記スイッチング制御信号が入力される第２制御信号入力端子を備えた第２パワーモジュールと、
前記ゲート電圧出力端子および前記第１制御信号入力端子の間に接続された第１抵抗と、
前記ゲート電圧出力端子および前記第２制御信号入力端子の間に接続された第２抵抗と、
前記第１制御信号入力端子および前記第１基準電位端子の間に接続された第１コンデンサと、
前記第２制御信号入力端子および前記第２基準電位端子の間に接続された第２コンデンサと、
前記第１制御信号入力端子から前記第１コンデンサおよび前記第２コンデンサを経由して前記第２制御信号入力端子までの制御端子間経路において、前記第１コンデンサに直列に接続された第１フィルタとを備え、
前記第１フィルタは、周波数が高くなるにつれてインピーダンスが高くなる周波数特性を有することを特徴とする半導体装置。
（付記２）
前記第２制御信号入力端子および前記第２基準電位端子の間において前記第２コンデンサに直列に接続され、周波数が高くなるにつれてインピーダンスが高くなる周波数特性を有する第２フィルタを備え、
前記第１フィルタは、前記第１制御信号入力端子および前記第１基準電位端子の間において前記第１コンデンサに直列に接続されたことを特徴とする付記１に記載の半導体装置。
（付記３）
前記第１フィルタおよび前記第２フィルタは、１ＭＨｚ以下の周波数におけるインピーダンスが前記制御端子間経路を含む経路で発生する電気的振動の周波数におけるインピーダンスよりも小さいことを特徴とする付記２に記載の半導体装置。
（付記４）
前記第１フィルタの０Ｈｚにおけるインピーダンスの大きさは、前記第１抵抗の抵抗値よりも小さく、
前記第２フィルタの０Ｈｚにおけるインピーダンスの大きさは、前記第２抵抗の抵抗値よりも小さいことを特徴とする付記２または３に記載の半導体装置。
（付記５）
前記第１フィルタおよび前記第２フィルタは、０Ｈｚにおけるインピーダンスが１オーム以下であることを特徴とする付記２から４のいずれか１項に記載の半導体装置。
（付記６）
前記第１フィルタおよび前記第２フィルタは、ビーズ素子であることを特徴とする付記２から５のいずれか１項に記載の半導体装置。
（付記７）
前記第１フィルタおよび前記第２フィルタは、プリント基板配線で構成されたコイルであることを特徴とする付記２から５のいずれか１項に記載の半導体装置。
（付記８）
前記第１制御信号入力端子から前記第１コンデンサを経由して前記第１基準電位端子までの第１ループ経路において前記第１コンデンサに直列に接続された第３抵抗と、
前記第２制御信号入力端子から前記第２コンデンサを経由して前記第２基準電位端子までの第２ループ経路において前記第２コンデンサに直列に接続された第４抵抗とを備えることを特徴とする付記１から７のいずれか１項に記載の半導体装置。
（付記９）
前記第３抵抗の抵抗値は前記第１抵抗の抵抗値よりも小さく、
前記第４抵抗の抵抗値は前記第２抵抗の抵抗値よりも小さいことを特徴とする付記８に記載の半導体装置。
（付記１０）
前記第３抵抗および前記第４抵抗の抵抗値は、１オームよりも大きいことを特徴とする付記９に記載の半導体装置。
（付記１１）
前記第１半導体スイッチング素子および前記第２半導体スイッチング素子はワイドバンドギャップ半導体から成るものであることを特徴とする付記１から１０のいずれか１項に記載の半導体装置。
（付記１２）
前記第１フィルタ、前記第２フィルタ、前記駆動回路、前記第１抵抗、前記第２抵抗、前記第１コンデンサおよび前記第２コンデンサは、１つの基板上に実装されていることを特徴とする付記２から７のいずれか１項に記載の半導体装置。
（付記１３）
ゲート電圧出力端子からスイッチング制御信号を出力する駆動回路と、
第１半導体スイッチング素子を内包し、第１基準電位端子および前記スイッチング制御信号が入力される第１制御信号入力端子を備えた第１パワーモジュールと、
前記ゲート電圧出力端子および前記第１制御信号入力端子の間に接続された第１抵抗と、
前記第１制御信号入力端子および前記第１基準電位端子の間に接続された第１コンデンサと、
前記第１制御信号入力端子から前記第１コンデンサを経由して前記第１基準電位端子までの第１ループ経路において前記第１コンデンサに直列に接続された第３抵抗とを備える半導体装置。
（付記１４）
前記第３抵抗の抵抗値は前記第１抵抗の抵抗値よりも小さいことを特徴とする付記１３に記載の半導体装置。
（付記１５）
前記第３抵抗の抵抗値は、１オームよりも大きいことを特徴とする付記１４に記載の半導体装置。
（付記１６）
前記第１半導体スイッチング素子はワイドバンドギャップ半導体から成るものであることを特徴とする付記１３から１５のいずれか１項に記載の半導体装置。
（付記１７）
前記駆動回路、前記第１抵抗および前記第１コンデンサは１つの基板上に実装されていることを特徴とする付記１３から１６のいずれか１項に記載の半導体装置。
【符号の説明】
【0046】
１ インバータ回路、２ 直流電源、３ モータ、４ 平滑コンデンサ、５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆ 半導体装置、６ａ、６ｂ、６ｃ 電力出力ノード、７ａ 第１パワーモジュール、７ｂ 第２パワーモジュール、８ａ 第１制御信号入力端子、８ｂ 第２制御信号入力端子、９ａ 第１基準電位端子、９ｂ 第２基準電位端子、１０ａ、１０ｂ ドレイン端子、１１ａ 第１半導体スイッチング素子、１１ｂ 第２半導体スイッチング素子、１２ａ 第１抵抗、１２ｂ 第２抵抗、１３ 駆動回路、１４ ゲート電圧出力端子、１５ ソース電位端子、１６ａ 第１コンデンサ、１６ｂ 第２コンデンサ、１７ａ 第１フィルタ、１７ｂ 第２フィルタ、１７ｃ 第１フィルタ、１７ｄ 第２フィルタ、１８ａ、１８ｂ ゲートノード、１９ ソースノード、２０ａ 第３抵抗、２０ｂ 第４抵抗、２１ 基板、７１ａ、７１ｂ、７２ａ、７２ｂ、７３ａ、７３ｂ 寄生容量。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】