▶ ハネウェル・インターナショナル・インコーポレーテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024151313
(43)【公開日】2024-10-24
(54)【発明の名称】低ノイズバンドギャップ電圧リファレンス回路
(51)【国際特許分類】
G05F 3/30 20060101AFI20241017BHJP
【ＦＩ】
G05F3/30
【審査請求】未請求
【請求項の数】3
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2024061156
(22)【出願日】2024-04-05
(31)【優先権主張番号】18/298,875
(32)【優先日】2023-04-11
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】500575824
【氏名又は名称】ハネウェル・インターナショナル・インコーポレーテッド
【氏名又は名称原語表記】Ｈｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ．
(74)【代理人】
【識別番号】100118902
【弁理士】
【氏名又は名称】山本 修
(74)【代理人】
【識別番号】100106208
【弁理士】
【氏名又は名称】宮前 徹
(74)【代理人】
【識別番号】100196508
【弁理士】
【氏名又は名称】松尾 淳一
(74)【代理人】
【識別番号】100138759
【弁理士】
【氏名又は名称】大房 直樹
(72)【発明者】
【氏名】ワーキング、ポール エム．
【テーマコード（参考）】
5H420
【Ｆターム（参考）】
5H420NA12
5H420NA24
5H420NA27
5H420NB02
5H420NB16
5H420NB22
5H420NB27
5H420NC02
(57)【要約】 （修正有）
【課題】回路によって消費される電力及び面積を最小限に抑えながら、バンドギャップ電圧リファレンス及びレギュレータのノイズを低減するいくつかの方法を提示する。
【解決手段】電圧リファレンス回路１００は、所望のリファレンス電圧を出力するために、合計電圧（Ｖｓｕｍ）を生成し、次いで、合計電圧を増幅するように、２つ以上の独立したシャント電圧リファレンス回路を直列に積層することができる。本開示の回路は、例えば、直列の独立したシャント電圧リファレンス回路のアレイとして、合計電圧において各独立したシャント電圧リファレンス回路によって発生した任意のノイズを減少させるように、独立したシャント電圧リファレンス回路を構成し得る。
【選択図】図３
【解決手段】電圧リファレンス回路１００は、所望のリファレンス電圧を出力するために、合計電圧（Ｖｓｕｍ）を生成し、次いで、合計電圧を増幅するように、２つ以上の独立したシャント電圧リファレンス回路を直列に積層することができる。本開示の回路は、例えば、直列の独立したシャント電圧リファレンス回路のアレイとして、合計電圧において各独立したシャント電圧リファレンス回路によって発生した任意のノイズを減少させるように、独立したシャント電圧リファレンス回路を構成し得る。
【選択図】図３
【特許請求の範囲】
【請求項1】
回路であって、
電圧出力を提供するように構成された出力端子と、
入力端子と、
を備える増幅器回路と、
第１のシャント電圧リファレンス回路及び第２のシャント電圧リファレンス回路と、を備え、
前記第１のシャント電圧リファレンス回路は、第１のロー端子及び第１のハイ端子を含み、
前記第２のシャント電圧リファレンス回路は、第２のロー端子及び第２のハイ端子を含み、
前記第１のシャント電圧リファレンス回路は、前記第２のハイ端子が前記第１のロー端子に接続するように、前記第２のシャント電圧リファレンス回路と直列に接続しており、
前記第１のハイ端子は、前記増幅器回路の前記入力端子に接続している、回路。
電圧出力を提供するように構成された出力端子と、
入力端子と、
を備える増幅器回路と、
第１のシャント電圧リファレンス回路及び第２のシャント電圧リファレンス回路と、を備え、
前記第１のシャント電圧リファレンス回路は、第１のロー端子及び第１のハイ端子を含み、
前記第２のシャント電圧リファレンス回路は、第２のロー端子及び第２のハイ端子を含み、
前記第１のシャント電圧リファレンス回路は、前記第２のハイ端子が前記第１のロー端子に接続するように、前記第２のシャント電圧リファレンス回路と直列に接続しており、
前記第１のハイ端子は、前記増幅器回路の前記入力端子に接続している、回路。
【請求項2】
第３のハイ端子と第３のロー端子とを含む第３のシャント電圧リファレンス回路を更に備え、前記第３のハイ端子が、前記第３のシャント電圧リファレンス回路を前記第１のシャント電圧リファレンス回路及び前記第２のシャント電圧リファレンス回路と直列に接続するように前記第２のロー端子に接続している、請求項１に記載の回路。
【請求項3】
第３のシャント電圧リファレンス回路及び第４のシャント電圧リファレンス回路を更に備え、
前記第３のシャント電圧リファレンス回路が、第３のロー端子及び第３のハイ端子を含み、
前記第４のシャント電圧リファレンス回路が、第４のロー端子及び第４のハイ端子を含み、
前記第１のシャント電圧リファレンス回路及び前記第２のシャント電圧リファレンス回路が、直列接続された電圧リファレンス回路の第１のストリングを備え、
前記第３のシャント電圧リファレンス回路は、直列接続された電圧リファレンス回路の第２のストリングを形成するために、前記第４のハイ端子が前記第３のロー端子に接続するように前記第４のシャント電圧リファレンス回路と直列に接続しており、
前記第３のハイ端子が、電圧リファレンス回路の並列接続されたストリングのアレイを形成するように、前記増幅器回路の前記入力端子に接続している、請求項１に記載の回路。
前記第３のシャント電圧リファレンス回路が、第３のロー端子及び第３のハイ端子を含み、
前記第４のシャント電圧リファレンス回路が、第４のロー端子及び第４のハイ端子を含み、
前記第１のシャント電圧リファレンス回路及び前記第２のシャント電圧リファレンス回路が、直列接続された電圧リファレンス回路の第１のストリングを備え、
前記第３のシャント電圧リファレンス回路は、直列接続された電圧リファレンス回路の第２のストリングを形成するために、前記第４のハイ端子が前記第３のロー端子に接続するように前記第４のシャント電圧リファレンス回路と直列に接続しており、
前記第３のハイ端子が、電圧リファレンス回路の並列接続されたストリングのアレイを形成するように、前記増幅器回路の前記入力端子に接続している、請求項１に記載の回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電圧リファレンス回路に関する。
【背景技術】
【0002】
バンドギャップ電圧リファレンス回路は、多くのアナログ及び混合信号集積回路の一部である。バンドギャップ電圧リファレンス回路は、温度非依存出力リファレンス電圧を提供するように構成することができる。
【発明の概要】
【0003】
概して、本開示は、約２０ボルト未満の電圧を出力するように構成された電圧リファレンス回路について説明する。この電圧より上では、ツェナーダイオード又はアバランシェダイオードのいずれかが一般に使用される。しかしながら、本明細書に開示される技法は、より高い電圧リファレンス及びレギュレータのノイズを低減するために、ツェナーダイオード及びアバランシェダイオードとともに使用することもできる。これらの技法はまた、低ノイズ電圧リファレンス回路の他の構成と比較したとき、電力消費を低減する。本開示の電圧リファレンス回路は、所望のリファレンス電圧を出力するために、合計電圧（Ｖｓｕｍ）を生成し、次いで、合計電圧を増幅するように、２つ以上の独立したシャント電圧リファレンス回路を直列に積層することができる。本開示の回路は、独立したシャント電圧リファレンス回路を、電圧リファレンス回路全体によって発生したノイズを減少させるように、構成し得る。本開示の構成はまた、合計電圧の増幅された出力における任意のノイズを減少させ得る。また、独立したシャント電圧リファレンス回路の構成は、他の電圧リファレンス回路構成と比較して、より少ない電力を消費し得る。いくつかの用途、特にセンサ用途では、使用されるバンドギャップ電圧リファレンスのノイズがシステム性能を制限する可能性がある。本開示は、これらの回路によって消費される電力及び面積を最小限に抑えながら、バンドギャップ電圧リファレンス及びレギュレータのノイズを低減するいくつかの方法を提示する。
【0004】
一実施例では、本開示は、回路であって、電圧出力を提供するように構成された出力端子と入力端子とを備える増幅器回路と、第１のシャント電圧リファレンス回路及び第２のシャント電圧リファレンス回路と、を備え、第１のシャント電圧リファレンス回路は、第１のロー端子及び第１のハイ端子を含み、第２のシャント電圧リファレンス回路は、第２のロー端子及び第２のハイ端子を含み、第１のシャント電圧リファレンス回路は、第２のハイ端子が第１のロー端子に接続するように、第２のシャント電圧リファレンス回路と直列に接続しており、第１のハイ端子は、増幅器回路の入力端子に接続している、回路について記載する。
【0005】
本開示の１つ以上の実施例の詳細は、添付の図面及び以下の説明に記載されている。本開示の他の特徴、目的、及び利点は、明細書、図面、及び特許請求の範囲から明らかとなるであろう。
【図面の簡単な説明】
【0006】
【図1】単一バンドギャップ電圧リファレンス及び関連するノイズ源を有する例示的な電圧リファレンス回路を示す概略図である。
【図2】バンドギャップ電圧リファレンスに対する出力ノイズを低減するための１つの技法を示す概略図である。
【図3】直列の独立したシャント電圧リファレンス回路を含む例示的な電圧リファレンス回路を示す概略図である。
【図4】直列の独立したシャント電圧リファレンス回路のアレイを含む例示的な電圧リファレンス回路を示す概略図である。
【図5】平均バンドギャップ電圧ＶＡＶＧが所望の出力リファレンス電圧よりも大きいときに有用であり得る、本開示による例示的な電圧リファレンス回路の概略図である。
【図6】分圧器が増幅器への入力にある、本開示による例示的な電圧リファレンス回路の概略図である。
【図7】本開示の１つ以上の技法による、独立したワイドラーバンドギャップ電圧リファレンスの単一のストリングを備えるアレイを含む例示的な電圧リファレンス回路の概略図である。
【図8】ワイドラーバンドギャップリファレンスの統合された構成を備えるアレイを含む例示的な電圧リファレンス回路の概略図である。
【図9】本開示の１つ以上の技法による、統合されたＢｒｏｋａｗ電圧リファレンスのアレイを使用する例示的な電圧リファレンス回路を示す概略図である。
【図10】統合されたＢｒｏｋａｗ電圧リファレンスのアレイを含む例示的なバンドギャップリファレンス回路についての電圧対温度のグラフである。
【図11】統合されたＢｒｏｋａｗ電圧リファレンスのアレイを含む例示的な電圧リファレンス回路の出力ノイズ性能を図示するグラフである。
【発明を実施するための形態】
【0007】
本開示は、低ノイズ電圧リファレンス回路の他の構成と比較したとき、出力上のノイズが低減され、電力消費が低減されたリファレンス電圧を出力するように構成された電圧リファレンス回路について説明する。本開示の電圧リファレンス回路は、所望のリファレンス電圧を出力するために、合計電圧（Ｖｓｕｍ）を生成し、次いで、必要に応じて、合計電圧を増幅又は減衰するように、２つ以上の独立したシャント電圧リファレンス回路を直列に積層することができる。いくつかの実施例では、独立したシャント電圧リファレンス回路は、温度非依存バンドギャップ電圧リファレンス回路を含み得る。
【0008】
本開示の電圧リファレンス回路が望まれ得る用途としては、加速度計、ジャイロスコープ、及び同様のセンサなどの微小電気機械システム（Microelectromechanical system、ＭＥＭＳ）センサが挙げられる。関連する静電界の物理的特性のために、センサの物理的寸法が低減され得る場合であっても、ＭＥＭＳセンサを駆動するバイアス電圧を低減することも、センサ出力電圧を低減することもできない場合がある。したがって、ほとんどのＭＥＭＳセンサは、約５Ｖ～２０Ｖの電圧で動作することができ、予測可能な将来にわたって動作し続けることができる。他の例示的な用途としては、同様の電圧が必要とされ、コンピュータの中心にある「キュービット」の寿命を維持するために低ノイズが望ましい量子コンピューティングも挙げられ得る。
【0009】
センサ回路において、そのセンサ回路をサポートする電圧リファレンスのノイズは、センサの感度及び／又は精度を制限する可能性がある。ＭＥＭＳセンサにおいて、例えば、ノイズは、２つの点でセンサ性能を低減させ得る。１つ目は、センサによって使用されるバイアスリファレンス（ＡＣ又はＤＣのいずれか）にノイズを追加することによるものであり、これは、次いで、センサ出力に結合される。２つ目は、センサ信号出力を捕捉するために使用されるアナログ－デジタル変換器（analog-to-digital converter、ＡＤＣ）によって使用されるリファレンスにノイズを追加することによるものであり、変換されたデジタル量に小さな誤差が現れる可能性があり、これはまた、感度及び分解能を制限する可能性がある。
【0010】
本開示の回路は、これらの課題に対処し、合計電圧において各独立したシャント電圧リファレンス回路によって発生した任意のノイズを減少させるように、独立したシャント電圧リファレンス回路を構成し得る。したがって、本開示の構成はまた、合計電圧の増幅された出力における任意のノイズを減少させ得る。
【0011】
リファレンスノイズ電圧を低減するための技法のいくつかの実施例は、概して、これらの電圧リファレンス回路がＭＥＭＳセンサ回路の残りよりも多くの電力を消費するように、大きな電流消費を必要とする。対照的に、本開示の独立したシャント電圧リファレンス回路の構成は、これらの他の電圧リファレンス回路構成と比較して、より少ない電力を消費し得る。
【0012】
図１は、単一バンドギャップ電圧リファレンス及び関連するノイズ源を有する例示的な電圧リファレンス回路を示す概略図である。図１の回路９００の実施例では、ＶＢＧ９１０は、バンドギャップ電圧リファレンスによって供給される温度安定ＤＣ電圧を表し、ｖｎ９０８は、このリファレンスの等価ＡＣノイズ電圧を表す。次いで、これらの電圧は、抵抗器９２６及び９２８によって設定されるＡｖ＝（１＋ＲＸ／ＲＹ）の正の閉ループ利得を提供する、理想的なノイズのない演算増幅器ＡＲ１ ９０２によって増幅される。この回路全体は、以下に特定されるように、ＤＣ出力電圧Ｖｏｕｔ９３０と、等価出力ノイズ電圧ｖｎ－ｏｕｔ９３２とを供給する。
ＶＯＵＴ＝Ａｖ＊ＶＢＧ （１）
ｖｎｏｕｔ＝Ａｖ＊ｖｎ （２）
ＶＯＵＴ＝Ａｖ＊ＶＢＧ （１）
ｖｎｏｕｔ＝Ａｖ＊ｖｎ （２）
【0013】
これらの式は、増幅器及び抵抗器のノイズ寄与が有意でないと仮定している。例えば、１０ｕＶｒｍｓのノイズ電圧（ｖｎ９０８）を有する１．２５Ｖバンドギャップ電圧リファレンス（ＶＢＧ９１０）から５Ｖ出力電圧（Ｖｏｕｔ９３０）を提供するために、回路９００は増幅を使用する。ＲＸ＝３＊ＲＹの値を設定することは、５Ｖの所望の出力電圧を達成するために４の電圧利得（Ａｖ＝１＋３＝４）を生成する。しかしながら、ｖｎ９０８もまた、Ａｖ＝４だけ増幅され、ｖｎ－ｏｕｔ９３２は４０ｕＶｒｍｓとなる。
【0014】
図２は、バンドギャップ電圧リファレンスに対する出力ノイズを低減するための１つの技法を示す概略図である。回路９５０の実施例では、いくつかの独立したバンドギャップ電圧リファレンスの出力を組み合わせることができる。この回路では、ｍ個の抵抗器によって互いに接続された整数個（ｍ）のバンドギャップ電圧リファレンスが存在する。抵抗器Ｒ１ ９２１、Ｒ２ ９２２～Ｒｍ９２５の各々は、バンドギャップリファレンスのネットワークのＤＣ出力ＶＡＶＧ９０４がｍ個の電圧リファレンスの平均、例えば、以下にあるように同じ値を有する。
ＶＡＶＧ＝（ＶＢＧ１＋ＶＢＧ２＋．．．＋ＶＢＧｍ）／ｍ （３）
ＶＡＶＧ＝（ＶＢＧ１＋ＶＢＧ２＋．．．＋ＶＢＧｍ）／ｍ （３）
【0015】
また図３に関して以下に説明するように、全ての電圧リファレンスがほぼ同じ値（又は少なくとも同じ平均値）ＶＢＧを有する場合、式３は以下の式に変形され、出力電圧は前と同じである。
ＶＡＶＧ＝ＶＢＧ （４）
ＶＯＵＴ＝Ａｖ＊ＶＢＧ （５）
ＶＡＶＧ＝ＶＢＧ （４）
ＶＯＵＴ＝Ａｖ＊ＶＢＧ （５）
【0016】
ｍ個の抵抗器の値を十分に低く保つことによって、抵抗器は、ネットワークの出力ノイズｖｎ－ａｖｇ９０６に有意に寄与せず、ｖｎ－ａｖｇ９０６は、各ノイズ源の和の平方根をｍで割ったものに等しい。（これはノイズ電力の統計的平均と同じである）
ｖｎａｖｇ＝ＳｑｒＲｏｏｔ（ｖｎ１２＋ｖｎ２２＋．．．＋ｖｎｍ２）／ｍ （６）
ｖｎａｖｇ＝ＳｑｒＲｏｏｔ（ｖｎ１２＋ｖｎ２２＋．．．＋ｖｎｍ２）／ｍ （６）
【0017】
上述したように、全ての電圧リファレンスが同じ平均ノイズ電圧ｖｎを有する場合、これは以下のように低減し、出力ノイズ電圧はそれに応じて減少する。
ｖｎａｖｇ＝ｖｎ／ＳｑｒＲｏｏｔ（ｍ） （７）
ｖｎｏｕｔ＝Ａｖ＊ｖｎ／ＳｑｒＲｏｏｔ（ｍ） （８）
ｖｎａｖｇ＝ｖｎ／ＳｑｒＲｏｏｔ（ｍ） （７）
ｖｎｏｕｔ＝Ａｖ＊ｖｎ／ＳｑｒＲｏｏｔ（ｍ） （８）
【0018】
図１の回路９００と比較すると、４つの独立したバンドギャップ電圧リファレンスを使用することは、出力ノイズを１／２の係数だけ、例えば２０μＶｒｍｓまで低減し得る。別の実施例では、ｍ＝１６に設定し、１６個の独立したバンドギャップ電圧リファレンスを使用すると、出力ノイズは、１／４の係数だけ、１０μＶｒｍｓまで低減され得る。これは、増幅器のノイズ利得Ａｖ＝４を打ち消す。しかしながら、このように追加の電圧リファレンスを追加することは、全体的な電力消費を著しく増加させ得る。これは、各バンドギャップ電圧リファレンスが、増幅器ＡＲ１ ９５２とほぼ同じＤＣ電流消費、例えばＩＤＤ９５４を有するからである。この数値例を続けると、回路９００は、２＊ＩＤＤの全電流消費を有することができ、回路９５０は、ｍがそれぞれ４及び１６に等しい例において、５＊ＩＤＤ又は１７＊ＩＤＤのいずれかの電流消費を有することができる。言い換えれば、これらの２つの実施例は、全ての回路が同じ電源電圧ＶＤＤ９２３から動作すると仮定される場合、ワット損において２．５×（５／２）又は８．５×（１７／２）のいずれかの増加を引き起こし得る。
【0019】
図３は、直列の独立したシャント電圧リファレンス回路を含む例示的な電圧リファレンス回路を示す概略図である。図１の回路９００は同様であるが、ｋ＝１である。回路１００の実施例では、ＶＢＧ、例えばＶＢＧ１ １１０は、バンドギャップ電圧リファレンスによって供給される温度安定ＤＣ電圧を表し、ｖｎ、例えばｖｎ１ １０８は、このリファレンスの等価ＡＣノイズ電圧を表す。直列構成は、直列に接続された整数ｋ個の独立したバンドギャップ電圧リファレンス１０７～１１５を含む。この回路構成の結果、直流電圧とノイズ電圧が増幅器ＡＲ１ １０２への非反転入力で合計され、以下の式に従ってＶＳＵＭ１０４とｖｎｓｕｍ１０６が得られる。
ＶＳＵＭ＝ＶＢＧ１＋ＶＢＧ２＋．．．＋ＶＢＧｋ （９）
ｖｎｓｕｍ＝ＳｑｒＲｏｏｔ（Ｖｎ１２＋Ｖｎ２２＋．．．＋Ｖｎｋ２） （１０）
ＶＳＵＭ＝ＶＢＧ１＋ＶＢＧ２＋．．．＋ＶＢＧｋ （９）
ｖｎｓｕｍ＝ＳｑｒＲｏｏｔ（Ｖｎ１２＋Ｖｎ２２＋．．．＋Ｖｎｋ２） （１０）
【0020】
Ａｖ＝（１＋ＲＸ／ＲＹ）の正の閉ループ利得を提供する理想的なノイズがない演算増幅器ＡＲ１ １０２は、以下の式に従って、ＤＣ出力電圧ＶＯＵＴと等価出力ノイズ電圧ｖｎｏｕｔを提供するように、２つの合計電圧を増幅する。
ＶＯＵＴ＝Ａｖ＊（ＶＢＧ１＋ＶＢＧ２＋．．．＋ＶＢＧｋ） （１１）
ｖｎ－ｏｕｔ＝Ａｖ＊ＳｑｒＲｏｏｔ（Ｖｎ１２＋Ｖｎ２２＋．．．＋Ｖｎｋ２） （１２）
ＶＯＵＴ＝Ａｖ＊（ＶＢＧ１＋ＶＢＧ２＋．．．＋ＶＢＧｋ） （１１）
ｖｎ－ｏｕｔ＝Ａｖ＊ＳｑｒＲｏｏｔ（Ｖｎ１２＋Ｖｎ２２＋．．．＋Ｖｎｋ２） （１２）
【0021】
これらの式において、増幅器及び抵抗器のノイズ寄与が有意ではないと仮定される。
【0022】
より詳細には、増幅器ＡＲ１ １０２の出力端子は、回路１００の実施例において、Ｖｏｕｔ１３０及びｖｎ－ｏｕｔ１３２を提供する。出力電圧Ｖｏｕｔ１３０は、抵抗器Ｒｘ１２６及びＲｙ１２８を含む抵抗器分割器を通して、ＡＲ１ １０２の反転入力にフィードバックされる。Ｒｘ１２６の第１の端子は、ＡＲ１ １０２の出力端子に接続し、Ｒｘ１２６及びＲｙ１２８の直列構成は、ＡＲ１ １０２の出力端子を接地ＧＮＤ１２０に接続する。Ｒｘ１２６とＲｙ１２８との間のノードは、ＡＲ１ １０２の反転端子に接続する。本開示では、ＧＮＤ１２０は、例えば、回路接地、システム接地、集積回路内の層、又は何らかのリファレンス電圧、例えば、Ｖｄｄ１２３とは極性が反対の電圧源であり得るが、本開示の回路の説明を簡略化するために、ＧＮＤ１２０はＧＮＤ１２０と呼ばれることに留意されたい。
【0023】
いくつかの実施例では、増幅器ＡＲ１ １０２は、演算相互コンダクタンス増幅器（operational transconductance amplifier、ＯＴＡ）として実装され得る。ＡＲ１ １０２はまた、Ｖｄｄ１２３及びＧＮＤ１２０に接続する。独立したバンドギャップ電圧リファレンス回路１０７、１０９及び１１５の直列構成は、電圧リファレンスのストリングを形成して、Ｖｓｕｍ１０４を提供する。回路１００の実施例における電圧リファレンス回路は、バンドギャップ電圧リファレンスとして説明されるが、本開示の電圧リファレンス回路はまた、任意のシャント電圧リファレンスを使用して実装されてもよい。
【0024】
回路１００の実施例では、独立バンドギャップ電圧リファレンス１０７は、ＡＲ１ １０２の非反転入力に接続する。独立バンドギャップ電圧リファレンス１０７は、ＶＢＧ１ １１０、バンドギャップ電圧リファレンス、及び関連するＡＣノイズ源ｖｎ１ １０８を含む。回路１００の実施例では、ＶＢ１ １１０の正端子は、ノイズ源ｖｎ１ １０８を介してＡＲ１ １０２の正端子に接続する。しかしながら、他の実施例では、ＶＢＧ１ １１０及びｖｎ１ １０８は、いずれかの直列順序で接続することができる。ＶＢＧ２ １１４及びｖｎ２ １１２を含む独立バンドギャップ電圧リファレンス１０９は、独立バンドギャップ電圧リファレンス１０７、並びにＶＢＧｋ１１８及びｖｎｋ１１６を含む独立バンドギャップ電圧リファレンス１１５までの直列の他のｋ個の電圧リファレンスに接続する。
【0025】
説明を簡単にするために、回路１００の全てのバンドギャップ電圧リファレンスが同じＤＣ電圧ＶＢＧ及び同じノイズ電圧ｖｎを有すると仮定する。すると、式（９）～（１２）は以下のように簡略化され得る。
ＶＯＵＴ＝Ａｖ＊ｋ＊ＶＢＧ （１３）
ｖｎ－ｏｕｔ＝Ａｖ＊ＳｑｒＲｏｏｔ（ｋ）＊ｖｎ （１４）
ＶＯＵＴ＝Ａｖ＊ｋ＊ＶＢＧ （１３）
ｖｎ－ｏｕｔ＝Ａｖ＊ＳｑｒＲｏｏｔ（ｋ）＊ｖｎ （１４）
【0026】
回路１００は、抵抗値が大きい場合に出力ノイズレベルを増加させる可能性のある平均化抵抗器を有していないことに留意されたい。Ｖｓｕｍ１０４をもたらす直列構成は、増幅器ＡＲ１ １０２の利得が、Ｖｏｕｔ１３０を所望の大きさにするのに十分なだけであり得ることを意味する。いくつかの実施例では、この回路によって必要とされる利得の最大値は以下の通りであり、ここでｋは任意の正の整数である。
Ａｖ＜１＋（１／ｋ） （１５）
Ａｖ＜１＋（１／ｋ） （１５）
【0027】
ＡＲ１ １０２における任意の利得もまたノイズｖｎ－ｓｕｍ１０６を増幅するので、低減された増幅器利得を有する電圧リファレンス回路は、より高い利得の増幅器を有する回路と比較したとき、低減されたノイズｖｎ－ｏｕｔ１３２をもたらし得る。Ｒｘ１２６及びＲｙ１２８の値は、増幅器ＡＲ１ １０２の利得Ａｖを設定し得る。例えば、ＲＸ＝３＊ＲＹの値を設定すると、４の電圧利得（Ａｖ＝１＋３＝４）が生成される。しかしながら、ｖｎもまたＡｖ＝４だけ増幅される。回路１００に関して、より多くの利得が必要とされる場合、ｋは、別の直列バンドギャップ電圧リファレンスを追加することによって増加され得る。原理的には、回路１００は、各独立バンドギャップ電圧リファレンスからの電圧出力、例えばＶＢＧの大きさよりも大きい任意の出力電圧ＶＯＵＴ１３０を生成することができる。いくつかの実施例では、電圧リファレンスのためのそのような精度は必要でないことがあり、増幅器回路ＡＲ１ １０２は、完全に省略され得る（図３に図示せず）。
【0028】
回路１００の有用性は、以下の数値例によって示すことができる。各出力電圧ＶＢＧ＝１．２５Ｖであり、各々がｖｎ＝１０ｕＶｒｍｓのノイズを有するバンドギャップリファレンスを使用して５Ｖの電圧リファレンス出力を提供する目標を考える。４つのバンドギャップリファレンスを直列に配置することによって（ｋ＝４）、出力電圧は、Ａｖ＝１のとき５Ｖ（ＶＯＵＴ＝１＊４＊１．２５Ｖ）になり、出力ノイズ電圧は、式（１３）及び（１４）を適用することによって２０ｕＶｒｍｓ（ｖｎｏｕｔ＝１＊２＊１０ｕＶｒｍｓ）になる。積層（直列）構成は、ｖｎ－ｏｕｔ１３２におけるノイズ寄与を、ノイズ電圧寄与（Ｖｎ１ １０８、ｖｎ２ １１２、．．．ｖｎｋ１１６）の単純和未満だけ低減する。
【0029】
また、回路１００において、４つのシャントバンドギャップ電圧リファレンスは全て、同じ供給電流を共有する。独立バンドギャップ電圧リファレンスの直列構成（ストリング）への電流が、演算増幅器供給電流ＩＤＤ１２４に等しいと仮定する。したがって、回路１００への総供給電流は２＊ＩＤＤとなり、これは他の実施例で必要とされる供給電流よりも著しく小さい。本質的に、回路１００は、必要とされる利得が、ノイズの増加（ｋの平方根）よりも、ＶＯＵＴ／ＶＢＧの速度でより速く減少する（１／ｋ）ので、他の実施例よりも望ましい場合がある。したがって、電圧リファレンス回路の直列結合を有する図３の回路は、回路９００と同じ５Ｖリファレンスを提供するが、ノイズが低減されている。
【0030】
図４は、直列の独立したシャント電圧リファレンス回路のアレイを含む例示的な電圧リファレンス回路を示す概略図である。図４の実施例における回路２００は、直列接続されたバンドギャップリファレンスのｍ個の並列接続ストリングのアレイを含み、各ストリングはｋ個のリファレンスを有する。各ストリングは、それぞれの平均化抵抗器Ｒ１ ２２１～Ｒｍ２２５を介して増幅器ＡＲ１ ２０２の非反転入力に接続する。回路２００の実施例では、各抵抗器Ｒ１ ２２１～Ｒｍ ２２５は、ネットワークのＤＣ出力ＶＡＶＧ２０４がｍ個の電圧リファレンスの平均であるように同じ値を有する。
ＶＡＶＧ＝（ＶＢＧ１＋ＶＢＧ２＋．．．＋ＶＢＧｍ）／ｍ （１６）
ＶＡＶＧ＝（ＶＢＧ１＋ＶＢＧ２＋．．．＋ＶＢＧｍ）／ｍ （１６）
【0031】
図１に関連して上述したように、これらのバンドギャップ電圧リファレンスが全て同じＤＣ値ＶＢＧを有する場合、ＤＣ出力電圧は、図３に関連して上述した式１３と同じである。
ＶＯＵＴ＝Ａｖ＊ｋ＊ＶＢＧ （１７）
ＶＯＵＴ＝Ａｖ＊ｋ＊ＶＢＧ （１７）
【0032】
ｍ個の抵抗器、すなわち抵抗器Ｒ１ ２２１～Ｒｍ ２２５に対して十分に低い値を選択することによって、それらは、ネットワークの出力ノイズｖｎ－ａｖｇ２０６に有意に寄与しない可能性があり、ｖｎ－ａｖｇ２０６は、各ノイズ源の和の平方根をｍで割ったものに等しい。（これはノイズ電力の統計的平均と同じである）
ｖｎ－ａｖｇ＝ＳｑｒＲｏｏｔ（ｖｎ１２＋ｖｎ２２＋．．．＋ｖｎｍ２）／ｍ （１８）
ｖｎ－ａｖｇ＝ＳｑｒＲｏｏｔ（ｖｎ１２＋ｖｎ２２＋．．．＋ｖｎｍ２）／ｍ （１８）
【0033】
全ての電圧リファレンスが同じ平均ノイズ電圧ｖｎを有する場合、ノイズ方程式は以下のように簡略化され得、出力ノイズ電圧ｖｎ－ｏｕｔ２３２はそれに応じて低減される。
ｖｎ－ａｖｇ＝ｖｎ＊ＳｑｒＲｏｏｔ（ｋ）／ＳｑｒＲｏｏｔ（ｍ） （１９）
ｖｎ－ｏｕｔ＝Ａｖ＊ｖｎ＊ＳｑｒＲｏｏｔ（ｋ）／ＳｑｒＲｏｏｔ（ｍ） （２０）
ｖｎ－ａｖｇ＝ｖｎ＊ＳｑｒＲｏｏｔ（ｋ）／ＳｑｒＲｏｏｔ（ｍ） （１９）
ｖｎ－ｏｕｔ＝Ａｖ＊ｖｎ＊ＳｑｒＲｏｏｔ（ｋ）／ＳｑｒＲｏｏｔ（ｍ） （２０）
【0034】
集積回路内に実装された回路２００の実施例では、所与の製造プロセスランに対して、バンドギャップ電圧リファレンス、及び各バンドギャップ電圧リファレンスに関連する平均ノイズ電圧は、ほぼ同じであり得る。本開示において、「ほぼ同じ」又は「ほぼ等しい」とは、製造公差及び測定公差内で値が等しいことを意味する。プロセス変動は、ウェハごとに、又は同じウェハ上の異なる場所であっても、異なる回路の値（電圧、電流、抵抗及び他の値）が互いに正確に等しくない場合があるが、回路２００などの回路内では、バンドギャップ電圧リファレンス、及び各バンドギャップ電圧リファレンスに関連する平均ノイズ電圧がほぼ同じであり得ることを意味し得る。一実施例として、シリコンオンインシュレータ（silicon-on-insulator、ＳＯＩ）プロセスの場合、バンドギャップリファレンスは、出力電圧が互いに５％以内であるときに「ほぼ等しい」とみなすことができる。他の製造プロセスは、±２０％の範囲内の値を有し得る。このおよその定義は、本開示における他の値、例えば、抵抗器値、電圧降下、及び他の値に同様に適用され得る。
【0035】
直列接続バンドギャップリファレンスの並列接続ストリングのアレイ２５０は、抵抗器Ｒ１ ２２１を介してＶａｖｇ２０４ノードに接続された第１のストリングを含む。第１のストリング、並びに直列接続バンドギャップリファレンスの他のストリングは、図３に関連して上述したｋ個の独立バンドギャップ電圧リファレンス１０７～１１５の直列構成と同じであり、同じ又は類似の特性及び機能を有し得る。第１のストリングは、バンドギャップ電圧リファレンスＶＢＧ１１ ２１０、ＶＢＧ２１ ２１４～ＶＢＧｋ１ ２１８を含み、各リファレンスの電圧値が抵抗器Ｒ１ ２２１で一緒に追加されるように、各々が直列に接続されている。バンドギャップ電圧リファレンスＶＢＧ１１ ２１０、ＶＢＧ２１ ２１４～ＶＢＧｋ１ ２１８の各々は、Ｒ１ ２２１における電圧出力にＡＣノイズを追加する可能性がある各バンドギャップ電圧リファレンスと直列の関連するノイズ源ｖｎ１１ ２０８、ｖｎ２１ ２１２～ｖｎｋ１ ２１６を有する。
【0036】
同様に、第２のストリングから第ｍのストリングまでは、第１のストリングと同様に構成される。第２のストリングは、バンドギャップ電圧リファレンスＶＢＧ１２ ２４０、ＶＢＧ２２ ２４４～ＶＢＧｋ２ ２４８を含み、各リファレンスの電圧値が抵抗器Ｒ１ ２２２で一緒に追加されるように、各々が直列に接続されている。バンドギャップ電圧リファレンスＶＢＧ１２ ２４０、ＶＢＧ２２ ２４４～ＶＢＧｋ２ ２４８の各々は、各バンドギャップ電圧リファレンスと直列の関連するノイズ源ｖｎ１２ ２３８、ｖｎ２２ ２４２～ｖｎｋ２ ２４６を有する。第ｍのストリングは、バンドギャップ電圧リファレンスＶＢＧ１ｍ２６０、ＶＢＧ２ｍ ２６４～ＶＢＧｋｍ２６８を含み、各リファレンスの電圧値が抵抗器Ｒ１ ２２５で一緒に追加されるように、各々が直列に接続されている。バンドギャップ電圧リファレンスＶＢＧ１ｍ ２６０、ＶＢＧ２ｍ ２６４～ＶＢＧｋｍ２６８の各々は、各バンドギャップ電圧リファレンスと直列の関連するノイズ源ｖｎ１ｍ２５８、ｖｎ２ｍ２６２～ｖｎｋｍ２６６を有する。第１のストリング、第２のストリング及び第ｍまでのストリングの各々はまた、接地ＧＮＤ２２０と、増幅器ＡＲ１ ２０２の非反転入力へのそれぞれの平均化抵抗器との間に接続する。
【0037】
図３に関連して上述したように、増幅器ＡＲ１ ２０２の出力端子は、回路２００の実施例において、Ｖｏｕｔ２３０及びｖｎ－ｏｕｔ２３２を提供する。出力電圧Ｖｏｕｔ２３０は、抵抗器Ｒｘ２２６及びＲｙ２２８を含む抵抗器分割器を通して、ＡＲ１ ２０２の反転入力にフィードバックされる。Ｒｘ２２６の第１の端子は、ＡＲ１ ２０２の出力端子に接続し、Ｒｘ２２６及びＲｙ２２８の直列構成は、ＡＲ１ ２０２の出力端子を接地ＧＮＤ２２０に接続する。Ｒｘ２２６とＲｙ２２８との間のノードは、ＡＲ１ ２０２の反転端子に接続する。回路１００と同様に、Ｒｘ２２６及びＲｙ２２８の値は増幅器利得を設定し得る。ＡＲ１ ２０２はまた、Ｖｄｄ２２３及びＧＮＤ２２０に接続し、図３に関連して上記で説明した増幅器ＡＲ１ １０２と同じ又は同様の機能及び特性を有し得る。
【0038】
ここで、１．２５Ｖリファレンス（ＶＢＧ）を使用して５Ｖ出力用に構成された回路２００の構成を使用する電圧リファレンス回路について、図３と同様の数値例を適用する。４つのバンドギャップリファレンスを直列に配置することによって（ｋ＝４）、Ａｖ＝１のとき、出力電圧は再び５Ｖになる（ＶＯＵＴ＝１＊４＊１．２５Ｖ）。次いで、これらのストリングのうちの４つ（ｍ＝４）も一緒に平均化することによって、出力ノイズ電圧は１０ｕＶｒｍｓになる（例えば、ｖｎｏｕｔ＝１＊（２／２）＊１０ｕＶｒｍｓ）。図３の回路１００と比較すると、回路２００は、同じ出力電圧に対するノイズを低減する。図３の実施例と同様に、各ストリングが増幅器とほぼ同じ電流を消費すると仮定すると、回路２００の総電力消費はＩＤＤ２２４の約５倍である。
【0039】
図４の回路２００は、１６個の独立バンドギャップ電圧リファレンスを使用することによって、図２の回路９５０と同じ量だけノイズを低減した。しかしながら、図４の構成、例えば、直列接続されたバンドギャップリファレンスのｍ個の並列接続されたストリングのアレイでは、各ストリングがｋ個のリファレンスを有し、回路２００によって消費される電力は、回路９５０と比較したとき、１７＊ＩＤＤではなく５＊ＩＤＤと著しく少ない（３．４倍の差又は約７０．６％の減少）。
【0040】
図５は、平均電圧ＶＡＶＧ２０４が所望の出力リファレンス電圧ＶＯＵＴ３３０よりも大きいときに有用であり得る、本開示による例示的な電圧リファレンス回路の概略図である。多くの場合、ＶＤＤ３２３は、所望の出力電圧ＶＯＵＴ３３０よりあまり大きくない。しかしながら、いくつかの用途では、ＶＤＤ３２３の電圧は、必要とされる出力電圧、例えば、５Ｖリファレンス電圧を使用する１５Ｖシステムよりも著しく大きい（２倍～４倍、又はそれ以上）場合がある。そのような状況では、回路３００の構成は、上述した以前の回路よりも更にノイズを低減することができる。
【0041】
回路３００は、接地ＧＮＤ２２０と増幅器ＡＲ１ ３０２の非反転入力へのそれぞれの平均化抵抗器Ｒ１ ３２１、Ｒ２ ３２２～Ｒｍ３２５との間に接続された直列接続バンドギャップリファレンスの並列接続ストリングの同じアレイ２５０を使用する。アレイ２５０は、図４に関連して上述したアレイ２５０と同じ特性及び機能を有する。Ｖａｖｇ２０４及びｖｎ－ａｖｇ２０６もまた、図４に関連して上述したものと同じである。Ｖａｖｇ２０４は、増幅器ＡＲ１ ３０２の非反転入力に接続する。
【0042】
図３及び図４とは対照的に、Ｖｏｕｔ３３０及び関連するノイズ出力ｖｎ－ｏｕｔ３３２は、抵抗分割器Ｒｘ３２６とＲｙ３２８との間のノードにある。増幅器ＡＲ１ ３０２の出力Ｖｘ３２７は、ＡＲ１ ３０２の反転入力に接続する。Ｖｘ３２７はまた、Ｒｘ３２６及びＲｙ３２８の直列構成を介してＧＮＤ２２０に接続する。
【0043】
図５に示されるように、この回路における電圧利得の値は、１より小さく、０＜Ａｖ＜１であり、これは、より高いｋ値及びノイズのより大きな低減を可能にする。図５において、増幅器ＡＲ１ ３０２は、単位利得バッファとして構成され、その出力ＶＸ３２７は、ＲＸ－ＲＹ抵抗分割器によって分割されるので、電圧利得は以下の式に従う。
Ａｖ＝ＶＯＵＴ／ＶＡＶＧ＝ＲＹ／（ＲＸ＋ＲＹ） （２１）
Ａｖ＝ＶＯＵＴ／ＶＡＶＧ＝ＲＹ／（ＲＸ＋ＲＹ） （２１）
【0044】
したがって、ＶＯＵＴ３３０及びｖｎ－ｏｕｔ３３２は、全てのバンドギャップ電圧リファレンスの平均値がＶＢＧに等しく、全てのバンドギャップ電圧リファレンスが図３及び図４に関連して上述した同じノイズｖｎを有するとき、以下のように計算され得る。
ＶＯＵＴ＝Ａｖ＊ｋ＊ＶＢＧ （２２）
ｖｎ－ｏｕｔ＝Ａｖ＊ＳｑｒＲｏｏｔ（ｋ／ｍ）＊ｖｎ （２３）
ＶＯＵＴ＝Ａｖ＊ｋ＊ＶＢＧ （２２）
ｖｎ－ｏｕｔ＝Ａｖ＊ＳｑｒＲｏｏｔ（ｋ／ｍ）＊ｖｎ （２３）
【0045】
式２２及び式２３は、上記の図４の回路２００を説明するために使用されたもの、例えば式（１３）及び式（２０）と本質的に同じであることに留意されたい。図２と図３との違いは、電圧利得が、以前は１以上であったのに対して、現在は１以下であることである。
【0046】
直列の１６個のバンドギャップ電圧リファレンス、例えばｋ＝１６を有する、図５の出力構成及びｍ＝１で実装される所望の５Ｖリファレンス電圧回路の数値例は、図３に示される回路１００の構成と同様に、バンドギャップリファレンスの単一ストリング又は行をもたらす。上述したように、シリコンに対するＶＢＧ、すなわちＶＢＧ＝１．２５Ｖを仮定すると、そのような構成は、２＊ＩＤＤ、例えばＩｄｄ３２４の約２倍を消費しながら、ＶＸ３２７＝２０Ｖの出力を生成し得る。所望の５Ｖ出力、ＶＯＵＴ３３０＝５Ｖを生成するために、電圧利得Ａｖは、ＲＸ＝３＊ＲＹを設定することによって達成される１／４に設定され得る。ノイズ源が平均ｖｎ＝１０マイクロボルトｒｍｓ（μＶｒｍｓ）を出力する実施例では、出力ノイズは、次式に従って１０μＶｒｍｓである。
ｖｎｏｕｔ＝（１／４）ＳｑｒＲｏｏｔ（１６／１）＊ｖｎ＝（４／４）１０ｕｒｍｓ＝１０ｕＶｒｍｓ
ｖｎｏｕｔ＝（１／４）ＳｑｒＲｏｏｔ（１６／１）＊ｖｎ＝（４／４）１０ｕｒｍｓ＝１０ｕＶｒｍｓ
【0047】
別の実施例では、ｋ＝８、ｍ＝２、ＶＢＧ＝１．２５Ｖ、ＶＯＵＴ＝５Ｖ、ＶＤＤ＝１２Ｖ、及びｖｎ＝１０ｕＶｒｍｓである。回路３００のこの回路構成は、依然として１６個のバンドギャップ電圧リファレンスを含む。ＡＲ１ ３０２ ＶＸ３２７の出力は１０Ｖであり、したがって、Ｖｏｕｔ３３０を５ボルトに設定するために、Ａｖ＝１／２であり、これは、次式に従って、出力ノイズｖｎ－ｏｕｔ３３２の１０μＶｒｍｓを生成する。
Ｖｎ－ｏｕｔ＝（１／２）ＳｑｒＲｏｏｔ（８／２）＊ｖｎ＝（２／２）１０μＶｒｍｓ＝１０μＶｒｍｓ
Ｖｎ－ｏｕｔ＝（１／２）ＳｑｒＲｏｏｔ（８／２）＊ｖｎ＝（２／２）１０μＶｒｍｓ＝１０μＶｒｍｓ
【0048】
ｍ＝２である回路３００は、３＊ＩＤＤを消費し、消費される相対電力は、以下に従って、６＊ＰＸだけである。
電力＝２＊ＶＤＤ＊３＊ＩＤＤ＝６＊（ＶＤＤ＊ＩＤＤ）＝６＊ＰＸ
電力＝２＊ＶＤＤ＊３＊ＩＤＤ＝６＊（ＶＤＤ＊ＩＤＤ）＝６＊ＰＸ
【0049】
本開示の回路の有用性は、回路が、出力ノイズ及び電力消費の両方を最小限に抑えるために、利用可能な供給電圧の完全な使用を可能にすることである。
【0050】
回路３００を使用する数値例もまた、ｍ＝１６の回路９５０によって生成される出力ノイズの同じ低減された量を生成した。しかしながら、回路３００は、使用する電流が非常に少なく、１７＊ＩＤＤではなく２＊ＩＤＤである（８．５倍の差）。回路３００の供給電圧が増加したとしても、この回路は回路９５０の電力の半分未満しか消費しない。比較のために、回路９５０についてＶＤＤ９２３＝６Ｖであり、回路３００についてＶＤＤ３２３＝２４Ｖであると仮定する。したがって、ＶＤＤ３２３＝４＊ＶＤＤ９２３を計算し、対応する電力消費を以下のように計算する。
Ｐ（回路９５０）＝ＶＤＤ２＊１７＊ＩＤＤ＝１７＊ＰＸ
Ｐ（回路３００）＝４＊ＶＤＤ２＊２＊ＩＤＤ＝８＊ＰＸ、ここで、ＰＸ＝ＶＤＤ＊ＩＤＤである。
Ｐ（回路９５０）＝ＶＤＤ２＊１７＊ＩＤＤ＝１７＊ＰＸ
Ｐ（回路３００）＝４＊ＶＤＤ２＊２＊ＩＤＤ＝８＊ＰＸ、ここで、ＰＸ＝ＶＤＤ＊ＩＤＤである。
【0051】
図６は、分圧器が増幅器への入力にある、本開示による例示的な電圧リファレンス回路の概略図である。図６の実施例における回路４００は、図６の回路３００と機能的に同じであり、同じ式に従う。しかしながら、分圧器を演算増幅器入力に移動させることは、増幅器ＡＲ１ ４０２の出力Ｖｏｕｔ４３０がより大きい負荷を駆動することを可能にする。
【0052】
図５に関連して上述した回路３００と同様に、回路４００もまた、接地ＧＮＤ２２０と増幅器ＡＲ１ ４０２の非反転入力へのそれぞれの平均化抵抗器Ｒ１ ４２１、Ｒ２ ４２２～Ｒｍ４２５との間に接続された直列接続バンドギャップリファレンスの並列接続ストリングの同じアレイ２５０を使用し得る。アレイ２５０は、図４及び図５に関連して上述したアレイ２５０と同じ特性及び機能を有する。Ａｖ＊Ｖａｖｇ４０４及びＡｖ＊ｖｎ－ａｖｇ４０６のノードは、増幅器ＡＲ１ ４０２の非反転入力に接続する。ＲＹ４２８はまた、ＡＲ１ ４０２の非反転入力を接地に接続する。ＲＹ４２８の抵抗値は、Ｒ１ ４２１～Ｒｍ４２５の抵抗値と同じである必要はない。
【0053】
ＲＸ、例えば、図５のＲＸ３２６をＲ１～Ｒｍの並列結合（すなわち、全ての平均化抵抗器がほぼ等しいとき、ＲＸ＝Ｒ１／ｍ）であると定義することによって、電圧利得Ａｖを判定するために、図５に関して上述した式２１を使用することが依然として可能である。
Ａｖ＝ＶＯＵＴ／（ｋ＊ＶＢＧ）＝ＲＹ／（ＲＸ＋ＲＹ） （２４）
Ａｖ＝ＶＯＵＴ／ＶＡＶＧ＝ＲＹ／（ＲＸ＋ＲＹ） （２１）
Ａｖ＝ＶＯＵＴ／（ｋ＊ＶＢＧ）＝ＲＹ／（ＲＸ＋ＲＹ） （２４）
Ａｖ＝ＶＯＵＴ／ＶＡＶＧ＝ＲＹ／（ＲＸ＋ＲＹ） （２１）
【0054】
この回路のＶＯＵＴ４３０及びｖｎ－ｏｕｔ４３２は、回路３００について上述した式２２及び式２３によって依然として定義される。増幅器ＡＲ１は、特定の用途において大きな負荷を駆動するために使用されない場合、省略されてもよいことに留意されたい。
【0055】
本開示の任意の回路のこの電圧リファレンスノイズ低減技法は、より大きな集積回路（integrated circuit、ＩＣ）上のサブ回路として実装され得る。しかしながら、本開示の技法はまた、プリント回路基板又はより大きいアセンブリ上の離散電圧リファレンスＩＣのアレイとして実装され得る。この技法を実施するために、任意のシリコン（Ｓｉ）プロセスを使用することもできる。実際、この技法を実施するために、任意の数の非シリコン半導体材料を使用することができる。
【0056】
更に、この技法を実施するために多数の回路トポロジを使用することができる。Ｗｉｄｌａｒ、Ｄｏｂｋｉｎ、Ｋｕｉｊｋ、Ｂｒｏｋａｗ、Ｈｅｎｒｙ、Ｄｅｇｒａｕｗｅ、Ａｎｎｅｍａ、Ｆｒｉｅｄｍａｎ、Ｇｕｅｎｏｔ、Ｗｅｒｋｉｎｇからの回路トポロジ、及びその他の多くの回路トポロジを、本発明のバンドギャップ回路アレイ内の基本サブ回路として使用することができる。使用されるバンドギャップサブ回路のタイプは、本発明にとって重要ではない。図３に関連して上述したように、シャント構成を有する限り、任意のバンドギャップ回路トポロジを使用することができる。いくつかの実施例では、望ましいシャント電圧リファレンスは、出力電圧と比較して相対的に小さい電圧を有し得る。シャントリファレンスは、２つの端子、例えば、ＯＵＴ（ハイ端子）及びＧＮＤ（ロー端子）を有してもよく、概念において、ツェナーダイオード、又は単に、リファレンスを通る電流にかかわらず、ＯＵＴ端子とＧＮＤ端子との間に定電圧を維持する理想的電圧源と同様であるとみなされてもよい。
【0057】
図７は、本開示の１つ以上の技法による、独立したバンドギャップ電圧リファレンスの単一のストリングを備えるアレイを含む例示的な電圧リファレンス回路の概略図である。図７の実施例における回路５００は、ＶＯＵＴ＝２＊ＶＢＧであるように、ｋ＝２及びｍ＝１を有する基本バンドギャップセルとしてワイドラー設計を使用する。言い換えれば、Ｖｓｕｍ５０４は、図３の回路１００の実施例と同様に、ＢＧ１ ５１０とＢＧ２ ５１４との和である。ＢＧ１ ５１０及びＢＧ２ ５１４の各々は、図３～図６に関連して上述したように、関連するノイズ源（図７に図示せず）を含み得る。増幅器ＡＲ１ ５０２の利得が１であるようにＲｘ ５２６及びＲｙ ５２８を選択すると、Ｖｏｕｔ５３０はＶｓｕｍ５０４に基づき、ｖｎ－ｏｕｔ５３２はノイズ源の和に基づく。
【0058】
ＢＧ１ ５１０、ＢＧ２ ５１４及び出力増幅器ＡＲ１ ５０２へのＤＣバイアスは、Ｑ１ ５４６、Ｑ２ ５４７及びＱ３ ５４８によって形成される１組のカレントミラーを介して接合ＦＥＴ Ｊ１ ５４５によって供給される。カレントミラートランジスタは、エミッタデジェネレーション抵抗器、ＲＺ５５７、ＲＺ５５８及びＲＺ５５９を使用して、カレントミラー自体によって生じたノイズを低減する。これらのエミッタデジェネレーション抵抗器は、バイポーラカレントミラーに必要とされない場合がある。しかしながら、デジェネレーション抵抗器は、金属酸化物半導体（metal oxide semiconductor、ＭＯＳ）トランジスタを使用するカレントミラーにとって望ましい場合がある。抵抗器ＲＢ５２７は、デプレッション型接合電界効果トランジスタ（junction field effect transistor、ＪＦＥＴ）Ｊ１ ５４５のバイアス電流を設定する。いくつかの実施例では、Ｊ１ ５４５は、金属半導体電界効果トランジスタ（metal-semiconductor field-effect transistor、ＭＥＳＦＥＴ）によって置き換えられてもよい。
【0059】
Ｑ１ ５４６、Ｑ２ ５４７、Ｑ３ ５４８、ＲＢ５２７、及びＪ１ ５４５の例示的な構成は、１つの可能な例示的な構成にすぎない。他の実施例では、異なるタイプの電流源回路が、Ｖｓｕｍ５０４に電流を供給し得る。例えば、Ｑ１ ５４６、Ｑ２ ５４７及びＱ３ ５４８の構成は、Ｒｂ５２７及びＪ１ ５４５の構成と類似した異なる回路によって置き換えられてもよい。
【0060】
独立バンドギャップ電圧リファレンスＢＧ１ ５１０は、図７の実施例では、３つのＮＰＮバイポーラ接合トランジスタ（bipolar junction transistor、ＢＪＴ）を含むワイドラーリファレンスである。Ｑ６のコレクタは、ＡＲ１ ５０２への非反転入力においてＶｓｕｍ５０４に接続する。Ｑ６のコレクタは、抵抗ＲＷ２を介してＱ５のコレクタに接続し、抵抗器ＲＷ１を介してＱ４のコレクタに接続する。Ｑ５のコレクタはまた、Ｑ６のベースに接続する。Ｑ６のエミッタはＱ４のエミッタに接続するとともに、抵抗器ＲＷ３を介してＱ５のエミッタに接続する。Ｑ４のベースは、Ｑ４のコレクタ及びＱ５のベースに接続する。電圧リファレンスＢＧ２ ５１４も同様に構成されている。Ｉｄｄ５２４は、Ｖｄｄ５２３から、ＲＺ５５７及びＰＮＰ ＢＪＴ Ｑ１ ５４６の直列構成を通って延びる。Ｑ１ ５４６のエミッタは、ＲＺ５５７を介してＶＤＤ ５２３に接続する。Ｑ１ ５４６のベースは、Ｑ１ ５４６のコレクタに接続し、抵抗器ＲＢ ５２７を介してＪＦＥＴ Ｊ１ ５４５のドレイン－ソースチャネルに接続する。Ｊ１ ５４５のゲートは、Ｑ１ ５４６のコレクタに接続する。
【0061】
Ｉｄｄ５２４は、Ｖｄｄ５２３から、抵抗器ＲＺ５５８を通り、ＰＮＰ ＢＪＴ Ｑ２ ５４７を通り、ＢＧ１ ５１０及びＢＧ２ ５１４を通って、ＧＮＤ２２０に至る。Ｑ２ ５４７のエミッタは、抵抗器ＲＺ５５８を介してＶｄｄ５２３に接続する。Ｑ２ ５４７のコレクタは、Ｖｓｕｍ５０４であり、ＢＧ１ ５１０及びＡＲ１ ５０２の非反転入力に接続される。Ｉｄｄ５２４はまた、ＶＤＤ５２３とＱ３ ５４８のエミッタとの間に接続された抵抗器ＲＺ５５９を介してＡＲ１ ５０２に給電する。Ｑ３ ５４８のコレクタは、ＡＲ１ ５０２に接続する。
【0062】
図８は、ワイドラーバンドギャップリファレンスの統合された構成を備えるアレイを含む例示的な電圧リファレンス回路の概略図である。バンドギャップセルの個々の構成要素を直列に接続することによって、２つ以上の直列接続されたバンドギャップセルを単一のセルに統合することが可能である。図８の回路６００の実施例は、図７に関連して上述した回路５００の２つのワイドラーバンドギャップリファレンスセルのためのこの統合された構成を示す。バンドギャップセルＢＧ６１０内の各抵抗器は、バンドギャップセルＢＧ１ ５１０及びＢＧ２ ５１４内の抵抗器と比較して２倍の値を有することに留意されたい。図５及び図６に示される回路５００及び６００の両方は、図７に関連して上述されたように、同じ出力電圧ＶＯＵＴ＝２＊ＶＢＧ及び出力ノイズレベルｖｎｏｕｔ＝ＳｑｒＲｏｏｔ（２）＊ｖｎを生成する。
【0063】
また、図７の回路５００と比較すると、回路６００は、バイアス電流を設定するための代替構成を示している。いくつかの実施例では、ＪＦＥＴは、所与のプロセスにおいて利用可能でない場合があり、したがって、抵抗器ＲＢ６２８は、電源除去の低減を犠牲にしてバイアス電流（より高い値のＲＢを有する）を設定するために単独で使用され得る。他の実施例では、ＪＦＥＴが利用可能でないとき、バンドギャップ電圧自体（Ｖｓｕｍ６０４）が、バイアス電流を設定するために使用され得る。Ｖｓｕｍ６０４を使用することは、安定したバイアス電流及び良好な電源除去を提供するという利点を有するが、より複雑であり、回路が例えば低温であるなど、ＶＳＵＭ＝０及びＩＤＤ＝０状態にあるときに回路がロックアップするのを防止するためにスタートアップ回路を使用し得る。回路６００は、バイアス電流を設定するための一定のＶＳＵＭ電圧の使用を示す。ダイオードＤ１ ６１１、抵抗器（ＲＳＵ６２５）、及び第３のカレントミラー出力は、バイアス回路が適切に起動することを確実にするために使用されることに留意されたい。ＲＳＵ６２５の値は、ＲＢ６２８の抵抗値よりもはるかに大きくてもよい。
【0064】
回路６００は、Ｉｄｄ６２４を運ぶ第１のカレントミラーを含み、ＰＭＯＳトランジスタＰ６ ６４６のドレイン－ソースチャネルは、ＡＲ１ ６０２に接続されるとともに、ソースデジェネレーション抵抗器ＲＺ６６０を介してＶｄｄ６２３に接続される。ＡＲ１ ６０２の出力は、Ｖｏｕｔ６３０と、関連するノイズ出力ｖｎ－ｏｕｔ６３２とを提供する。ＡＲ１ ６０２の出力は、抵抗分割器Ｒｘ６２６及びＲｙ６２８の直列構成を介して接地に接続する。ＡＲ１ ６０２の反転入力は、Ｒｘ６２６とＲｙ６２８との間のノードに接続する。
【0065】
第２のカレントミラーは、Ｉｄｄ６２４を電圧リファレンス回路ＢＧ６１０に提供し、ＰＭＯＳトランジスタＰ４ ６４４のドレイン－ソースチャネルは、ＢＧ６１０に接続されるとともに、ソースデジェネレーション抵抗器ＲＺ６５９を介してＶｄｄ６２３に接続される。第３のカレントミラーは、スタートアップ回路６００に電流を提供し、ＰＭＯＳトランジスタＭＰ１ ６４０のドレイン－ソースチャネルは、抵抗器ＲＳＵ６２５を介してＧＮＤ２２０に接続されるとともに、ソースデジェネレーション抵抗器ＲＺ６５７を介してＶｄｄ６２３に接続される。ＰＭＯＳトランジスタＭＰ２ ６４２及びＮＭＯＳトランジスタＭＮ８ ６４８の直列構成は、ＲＺ６５８を介してＶｄｄ６２３に接続し、ＲＢ６２８を介してＧＮＤ２２０に接続する。ＭＮ８ ６４８のゲートは、Ｖｓｕｍ６０４ノードに接続する。ＭＰ２ ６４２のゲートは、ＭＰ１ ６４０、ＭＰ４ ６４４、及びＭＰ６ ６４６のゲートと同様に、ＭＰ２ ６４２及びＭＰ８ ６４８のドレインに接続する。ダイオードＤ１のカソードは、ＭＰ２ ６４２のドレインに接続し、アノードは、ＭＰ１ ６４０のドレインに接続する。
【0066】
図７に関連して上述したように、ＭＰ１ ６４０、ＭＰ２ ６４２、ＭＰ４ ６４４及びＭＰ６ ６４６の電流源回路構成は、異なる電流源回路によって置き換えられてもよい。一実施例として、図８の構成は、図７に示されるＪ１ ５４５とともに、Ｑ１ ５４６、Ｑ２ ５４７、及びＱ３ ５４８の構成によって置き換えられてもよい。他の実施例では、電流源は、Ｒｂ５２７及びＪ１ ５４５の構成と類似した異なる回路によって置き換えられてもよい。同様に、図７の回路は、図８に示される電流供給回路又は何らかの他の等価回路を使用し得る。
【0067】
図９は、本開示の１つ以上の技法による、統合されたＢｒｏｋａｗ電圧リファレンスのアレイを使用する例示的な電圧リファレンス回路を示す概略図である。原理的には、任意の基本バンドギャップセルをこのようにして統合することができる。図９の回路７００は、一緒に統合された４つのＢｒｏｋａｗセルの実施例を示す。いくつかの実施例では、回路７００はまた、本開示の範囲外であるスタートアップ回路及びプリレギュレータ回路（図９に図示せず）を含み得る。Ｑ１－Ｑ３－Ｑ５－Ｑ７は低電流密度デバイスであり、Ｑ２－Ｑ４－Ｑ６－Ｑ８は高電流密度デバイスである。いくつかの実施例では、この回路のネイティブ出力電圧は、以下で説明する図１０のトレースに示されるように、約４．８Ｖであり得る。いくつかの実施例では、回路７００はまた、５．０ＶのＤＣ出力を提供するために、少量の利得を伴う増幅器（図９に図示せず）が後続してもよい。抵抗器Ｒ３７はトランジスタＱ１のベース上にあり、以下の図１０のプロットに示されるように、湾曲補正のためのベース電流補償を提供する。
【0068】
より詳細には、Ｖｄｄ７２３は、ＡＲ１ ７０２の反転入力に接続し、抵抗器Ｒ５２９を介してＮＰＮ ＢＪＴ Ｑ１のコレクタに接続する。Ｖｄｄ７２３はまた、抵抗器Ｒ５３０を介してＮＰＮ ＢＪＴ Ｑ２のコレクタにｔを接続する。増幅器ＡＲ１ ７０２の出力は、出力Ｖｏｕｔ ７３０に接続する。本開示における全ての例示的な回路と同様に、いくつかの実施例では、増幅器ＡＲ１ ７０２は、演算相互トランスコンダクタンス増幅器として実装され得る。
【0069】
Ｑ１－Ｑ３－Ｑ５－Ｑ７の直列構成は、抵抗器Ｒ７及び抵抗器Ｒ８を介してＧＮＤ７２０に接続する。Ｑ１のベースは、抵抗器Ｒ３７を介してＶｏｕｔ７３０に接続する。Ｑ３のベースは、Ｑ１のエミッタ及びＱ３のコレクタに接続する。Ｑ５のベースは、Ｑ３のエミッタ及びＱ５のコレクタに接続する。Ｑ７のベースは、Ｑ５のエミッタ及びＱ７のコレクタに接続する。Ｑ７のエミッタは、抵抗器Ｒ７に接続される。
【0070】
Ｑ２－Ｑ４－Ｑ６－Ｑ８の直列構成は、絶対温度に比例する（proportional to absolute temperature、ＰＴＡＴ）ピン、すなわちＰＴＡＴ７３１に直接接続する。ＰＴＡＴ７３１は、Ｑ８のエミッタと同様に、Ｒ８に接続する。いくつかの実施例では、ＧＮＤ７２０は、上述のように負電源であってもよい。Ｑ２のベースはＶｏｕｔ７３０に接続する。Ｑ４のベースは、Ｑ２のエミッタ及びＱ４のコレクタに接続する。Ｑ６のベースは、Ｑ４のエミッタ及びＱ６のコレクタに接続する。Ｑ８のベースは、Ｑ６のエミッタ及びＱ８のコレクタに接続する。
【0071】
図１０は、広い温度範囲にわたる出力電圧の回路性能を示す。図１１は、統合されたＢｒｏｋａｗ電圧リファレンスのアレイを含む例示的な電圧リファレンス回路の出力ノイズ性能を図示するグラフである。図１１のグラフによって説明される性能は、図９に関連して上述された例示的な回路７００のノイズ性能を図示する。電圧リファレンス回路の測定は、シリコンオンインシュレータ（ＳＯＩ）プロセスを使用して作製された回路に基づく。しかしながら、この技法を実施するために、任意の他のシリコン（Ｓｉ）プロセスを使用することもできる。実際、この技法を実施するために、任意の数の非シリコン半導体材料を使用することもできる。
【0072】
図１１のグラフは、ある周波数範囲にわたる回路７００の出力ノイズ性能を示す。１００Ｈｚを超えると、回路７００は、約２５０ｎＶ／ｓｑｒｔ－Ｈｚのノイズ密度を呈し得る。５００ｋＨｚの帯域幅にわたって積分されると、ノイズ密度は約１７７μＶｒｍｓのノイズ電圧になる。例示的な回路７００は、わずか１６２．６×９８．６μｍの面積を占有する１２０μＡの総バイアス電流で動作する合計２４個の低利得ＮＰＮトランジスタを用いてこのレベルのノイズを達成した。
【0073】
この回路のノイズは、バンドギャップ増幅器、図９のＡＲ１ ７０２、又は出力増幅器（図９に図示せず）のいずれかによっても制限されない。図１１には示されていないが、回路７００は、抵抗器Ｒ８が外部キャパシタによって（例えば、ＰＴＡＴ７３１ピン上で）接地にバイパスされるときに生じる約３０ｎＶ／ｒｔ－Ｈｚの出力ノイズフロアを示すノイズプロットをもたらし得る。Ｒ８がバイパスされるとき、支配的なノイズ源は出力増幅器である。したがって、図３～図１１に関連して上述された本開示の回路構成は、出力ノイズと電力消費の両方を最小限に抑えるために、利用可能な供給電圧を完全に使用することを可能にし得る。
【0074】
本開示の技法はまた、以下の実施例において説明され得る。
【0075】
実施例１：回路であって、増幅器回路であって、電圧出力を提供するように構成された出力端子と、入力端子とを備える、増幅器回路と、第１のシャント電圧リファレンス回路及び第２のシャント電圧リファレンス回路とを備え、第１のシャント電圧リファレンス回路は、第１のロー端子及び第１のハイ端子を含み、第２のシャント電圧リファレンス回路は、第２のロー端子及び第２のハイ端子を含み、第１のシャント電圧リファレンス回路は、第２のハイ端子が第１のロー端子に接続するように、第２のシャント電圧リファレンス回路と直列に接続しており、第１のハイ端子は、増幅器回路の入力端子に接続している、回路。
【0076】
実施例２：第１のシャント電圧リファレンス回路が、バンドギャップ電圧リファレンス回路である、実施例１に記載の回路。
【0077】
実施例３：第３のハイ端子及び第３のロー端子を含む第３のシャント電圧リファレンス回路を更に備え、第３のハイ端子が、第３のシャント電圧リファレンス回路を第１のシャント電圧リファレンス回路及び第２のシャント電圧リファレンス回路と直列に接続するように第２のロー端子に接続している、実施例１及び２のいずれかに記載の回路。
【0078】
実施例４：第３のシャント電圧リファレンス回路及び第４のシャント電圧リファレンス回路を更に備え、第３のシャント電圧リファレンス回路が、第３のロー端子及び第３のハイ端子を含み、第４のシャント電圧リファレンス回路が、第４のロー端子及び第４のハイ端子を含み、第１のシャント電圧リファレンス回路及び第２のシャント電圧リファレンス回路が、直列接続された電圧リファレンス回路の第１のストリングを備え、第３のシャント電圧リファレンス回路は、直列接続された電圧リファレンス回路の第２のストリングを形成するために、第４のハイ端子が第３のロー端子に接続するように第４のシャント電圧リファレンス回路と直列に接続しており、第３のハイ端子は、増幅器回路の入力端子に接続して、電圧リファレンス回路の並列接続されたストリングのアレイを形成する、実施例１～３のいずれかに記載の回路。
【0079】
実施例５：各それぞれのシャント電圧リファレンス回路が、各それぞれのロー端子及びハイ端子にわたる電圧降下を有し、それぞれの電圧降下の各々は、大きさがほぼ等しい、実施例４に記載の回路。
【0080】
実施例６：第１のハイ端子が、抵抗器を介して入力端子に接続する、実施例４及び５のいずれかに記載の回路。
【0081】
実施例７．抵抗分割器を含む増幅器フィードバック回路を更に備え、増幅器回路の出力端子からの電圧出力が、リファレンス電圧出力を提供し、増幅器回路が、反転入力のための第２の入力端子を備え、抵抗分割器の抵抗間のノードが、第２の入力端子に接続する、実施例４に記載の回路。
【0082】
実施例８．単位利得のために構成された増幅器フィードバック回路と、増幅器回路の出力端子に接続された抵抗器分割器とを更に備え、抵抗器分割器の抵抗器間のノードが、リファレンス電圧出力を提供する、実施例４に記載の回路。
【0083】
実施例９．単位利得のために構成された増幅器フィードバック回路と、抵抗器分割器とを更に備え、抵抗器分割器の抵抗器間のノードが、入力端子に接続する、実施例４に記載の回路。
【0084】
実施例１０：抵抗分割器を含む増幅器フィードバック回路を更に備え、増幅器回路の出力端子からの電圧出力が、リファレンス電圧出力を提供し、増幅器回路が、反転入力のための第２の入力端子を備え、抵抗分割器の抵抗間のノードが、第２の入力端子に接続する、実施例１～１０のいずれかに記載の回路。
【0085】
実施例１１：単位利得のために構成された増幅器フィードバック回路と、増幅器回路の出力端子に接続された抵抗器分割器とを更に備え、抵抗器分割器の抵抗器間のノードが、リファレンス電圧出力を提供する、実施例１～１１のいずれかに記載の回路。
【0086】
実施例１２：単位利得のために構成された増幅器フィードバック回路と、抵抗器分割器とを更に備え、抵抗器分割器の抵抗器間のノードが、入力端子に接続する、実施例１～１２のいずれかに記載の回路。
【0087】
実施例１３：並列接続されたストリング電圧リファレンス回路のアレイが、統合された電圧リファレンス回路として構成される、実施例４～１２のいずれかに記載の回路。
【0088】
本開示の様々な実施例が記載されている。これら及び他の実施例は、以下の特許請求の範囲の範疇内である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【外国語明細書】