特開 2024-151394 ＤＢＦレーダ受信機

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024151394

(43)【公開日】2024-10-25

(54)【発明の名称】ＤＢＦレーダ受信機

(51)【国際特許分類】

   G01S 7/292 20060101AFI20241018BHJP

   G01S 7/02 20060101ALI20241018BHJP

   G01S 7/03 20060101ALI20241018BHJP

   H04B 1/10 20060101ALI20241018BHJP

【ＦＩ】

G01S7/292 200

G01S7/02 216

G01S7/03 220

H04B1/10 L

【審査請求】未請求

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2023064603

(22)【出願日】2023-04-12

(71)【出願人】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100109612

【弁理士】

【氏名又は名称】倉谷 泰孝

(74)【代理人】

【識別番号】100116643

【弁理士】

【氏名又は名称】伊達 研郎

(74)【代理人】

【識別番号】100184022

【弁理士】

【氏名又は名称】前田 美保

(72)【発明者】

【氏名】吉野 長浩

【テーマコード（参考）】

5J070

5K052

【Ｆターム（参考）】

5J070AD06

5J070AD09

5J070AH31

5J070AH40

5J070AK28

5K052BB02

5K052DD23

5K052FF32

5K052FF33

(57)【要約】

【課題】 従来のＤＢＦレーダ受信機では、所望信号に折り返される不要信号やノイズを抑圧するため、フィルタの追加や受信機利得を上げるため増幅器を装荷する必要があった。これにより受信回路の規模の増加や消費電力が増加する問題が生じた。またノイズ対策として受信機利得を上げた場合、線形性が劣化するためトレードオフ関係の中で設計する必要があり、受信性能を確保しつつ、ＤＢＦレーダに要求される低いＳＷａＰ－Ｃを満足することは困難であった。
【解決手段】 アンダーサンプリングを用い、ＡＤＣのクロックの位相とＮＣＯの位相を調整することで信号合成時に所望帯域のナイキストゾーンのみ加算し、折り返される不要波を無相関または打ち消す。
【選択図】 図４

【特許請求の範囲】

【請求項1】

クロック信号に基づいて受信機からの出力信号をＡＤ変換する複数のＡＤＣ（Ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）と、
ナイキスト周波数以下の周波数でアンダーサンプリングを用いて、前記クロック信号に基づいて前記それぞれのＡＤＣに入力される前記クロック信号の位相が互いに異なるように調整するＡＤＣクロック用移相器と、
入力信号の正弦波の波形を離散時間および離散値で表現して合成する複数のＮＣＯ（Ｎｕｍｅｒｉｃａｌｌｙ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）と、
前記クロック信号に同期して前記それぞれのＮＣＯの出力信号の位相が異なるように調整するＮＣＯ用移相器と、
前記クロック信号を生成するとともに、前記それぞれのＡＤＣのクロック信号の位相と前記それぞれのＮＣＯの出力信号の位相を対応付けて同期するクロック信号生成部と、
を備えることを特徴とするＤＢＦレーダ受信機。

【請求項2】

前記複数のＮＣＯ及び複数のＮＣＯ用移相器を有して、前記それぞれのＮＣＯ用移相器で位相調整された前記それぞれのＮＣＯの出力信号に基づいて前記それぞれのＡＤＣからのＡＤ変換後信号を周波数変換するＤＤＣ（Ｄｉｇｉｔａｌ Ｄｏｗｎ Ｃｏｎｖｅｒｓｉｏｎ）部を備えた請求項１記載のＤＢＦレーダ受信機。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、ＤＢＦ（Ｄｉｇｉｔａｌ Ｂｅａｍ Ｆｏｒｍｉｎｇ）レーダ用のＤＢＦレーダ受信機に関する。

【背景技術】

【0002】

非特許文献１にあるようなＤＢＦは、アンテナ素子ごとに受信機 が配置される。感度の高いＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）受信回路とノイズ源となるスイッチング電源およびデジタル制御回路が高密度に実装される。そこで、ノイズ対策として、ノイズ抑圧フィルタの装荷や、受信信号とノイズレベルのレベル差を設けるため増幅器を装荷して、受信機の利得を上げる方法が考えられるが、回路規模と消費電力が増加する。

【0003】

ＤＢＦの受信機には、レーダの電波の目標からの反射信号と、目標以外の海面や地表等からのクラッタ等の反射信号のレベル差がつかずに入力される。そのため、目標信号を検出するためには、アナログ回路の線形性を高くする必要がある。アナログ回路の線形性を高くするには、高電圧および大電流が必要であることから、消費電力が増加する。ここで、線形性と受信機の利得には、トレードオフの関係があり、ノイズ対策を行って、受信機の利得を上げると、線形性が劣化する。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献1】Ｓ．Ｈ．Ｔａｌｉｓａ， Ｋ．Ｗ．Ｏ Ｈａｖｅｒ，Ｔ．Ｍ．Ｃｏｍｂｅｒｉａｔｅ，Ｍ．Ｄ．Ｓｈａｒｐ ａｎｄ Ｏ．Ｆ．Ｓｏｍｅｒｌｏｃｋ，Ｂｅｎｅｆｉｔｓ ｏｆ Ｄｉｇｉｔａｌ Ｐｈａｓｅｄ Ａｒｒａｙ Ｒａｄａｒｓ，ｉｎ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ，ｖｏｌ．１０４，ｎｏ．３，ｐｐ．５３０－５４３，Ｍａｒｃｈ ２０１６，ｄｏｉ：１０．１１０９／ＪＰＲＯＣ．２０１６．２５１５８４２．

【発明の概要】

【発明が解決しようとする課題】

【0005】

非特許文献１に基づく従来のＤＢＦ受信機では、所望信号に折り返される不要信号やノイズを抑圧するため、フィルタの追加や受信機利得を上げるため増幅器を装荷する必要があった。これにより受信回路の規模の増加や消費電力が増加する問題が生じた。またノイズ対策として受信機利得を上げた場合、受信アナログ回路の線形性が劣化するため、トレードオフ関係の中で設計する必要があり、受信性能を確保しつつ、ＤＢＦレーダに要求される低いＳＷａＰ－Ｃ（Ｓｉｚｅ（サイズ）， Ｗｅｉｇｈｔ（重量）， Ｐｏｗｅｒ（電力）， Ｃｏｓｔ（費用））を満足することは困難であるといった問題があった。

【0006】

本開示は、上記のような課題を解決するためになされたものであり、受信アナログ回路
の利得／感度／線形性のトレードオフ関係を緩和し、受信機性能を確保しつつ、ＤＢＦレ
ーダに要求される低いＳＷａＰ－Ｃを有する受信機を得ることを目的とする。

【課題を解決するための手段】

【0007】

上記課題を解決するために、本開示のＤＢＦレーダ受信機は、クロック信号に基づいて受信機からの出力信号をＡＤ変換する複数のＡＤＣ（Ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）と、ナイキスト周波数以下の周波数でアンダーサンプリングを用いて、前記クロック信号に基づいて前記それぞれのＡＤＣに入力される前記クロック信号の位相が互いに異なるように調整するＡＤＣクロック用移相器と、入力信号の正弦波の波形を離散時間および離散値で表現して合成する複数のＮＣＯ（Ｎｕｍｅｒｉｃａｌｌｙ
ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）と、前記クロック信号に同期して前記それぞれのＮＣＯの出力信号の位相が異なるように調整するＮＣＯ用移相器と、前記クロック信号を生成するとともに、前記それぞれのＡＤＣのクロック信号の位相と前記それぞれのＮＣＯの出力信号の位相を対応付けて同期するクロック信号生成部と、を備えることを特徴とする。

【発明の効果】

【0008】

本開示のＤＢＦレーダ受信機によれば、ＡＤＣのクロックの位相とＮＣＯの位相を調整することで、信号合成時に所望の帯域のナイキストゾーンのみ加算し、折り返される不要信号を無相関にして打ち消すことにより、受信機の利得／感度／線形性のトレードオフ関係を緩和し、受信機性能を確保しつつ回路規模を縮小する。回路規模を縮小することで低いＳＷａＰ－Ｃを提供する。

【図面の簡単な説明】

【0009】

【図1】従来のＤＢＦレーダ受信機の構成図である。

【図2】従来のＤＢＦレーダ受信機の受信特性図である。

【図3】従来の受信機の回路構成図である。

【図4】実施の形態１に係るＤＢＦレーダ受信機の構成図である。

【図5】実施の形態１に係るＤＢＦレーダ受信機の受信特性図である。

【図6】実施の形態１に係る受信機の回路構成図である。

【発明を実施するための形態】

【0010】

以下、本開示の実施の形態について、図面を参照して説明する。各図では、同一又は相当する部分に同一の符号を付している。重複する説明は、適宜簡略化あるいは省略する。なお、以下に説明される実施の形態により本開示が限定されるものではない。

【0011】

実施の形態１．
図１～図３を参照して、本開示の実施の形態１に係るＤＢＦレーダ受信機１について説明する前に、従来のＤＢＦレーダ受信機１について比較例として説明する。図１は、従来のＤＢＦレーダ受信機の構成、図２は従来のＤＢＦレーダ受信機の受信特性、図３は従来のアナログの受信機の回路構成、を示す図である。

【0012】

図１において、ＤＢＦレーダ受信機１は、アンテナ部２、受信機３、ＡＤＣ４、第１のＤＣＤ部５ａ、合成部６、クロック信号生成部７、デジタル回路／電源回路９を備える。複数のＤＢＦレーダ受信機１は、後段のＤＢＦ処理器１３と接続されて、ＤＢＦレーダの一部を構成する。デジタル回路／電源回路９はＤＢＦレーダ受信機１の所要の構成に電力を与える。

【0013】

図１では、ＤＢＦレーダ受信機１はＤＢＦレーダ受信機＃１～＃３の３台の例を示しているが、１台以上であればよい。ここで、ＤＢＦレーダ受信機１は、ＲＦ信号をＡＤＣ４で直接サンプリングするダイレクトサンプリングによる受信機構成であり、一般的なアンダーサンプリング技術を用いる。

【0014】

アンテナ部２の各アンテナ（アンテナ♯１～♯４）から得る所望信号は、受信機３に入力される。受信機３は、所望信号とデジタル回路／電源回路１１から発生するノイズ、受信機３の高周波回路の非線形歪によって発生する高調波成分等を含んだ、実線で表されるＡ／Ｄ変換前信号１０を、ＡＤＣ４に入力する。ＡＤＣ４は受信機３からのアナログ信号のＡ／Ｄ変換前信号１０をデジタル信号のＡ／Ｄ変換後信号１１に変換する。

【0015】

ＤＢＦレーダ受信機１において、クロック信号生成部７から同期信号をＮＣＯ（Ｎｕｍｅｒｉｃａｌｌｙ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）８に入力する。

【0016】

ＡＤＣ４は、破線で表されるＡ／Ｄ変換後信号１１を、第１のＤＤＣ（Ｄｉｇｉｔａｌ
Ｄｏｗｎ Ｃｏｎｖｅｒｓｉｏｎ）部５に出力する。

【0017】

第１のＤＤＣ部５ａは、各受信チャンネルにデジタル周波数変換器５ｂとＮＣＯ８を有している。デジタル周波数変換器５ｂは、ＮＣＯ８からの出力信号に基づいてＡ／Ｄ変換後信号１１のデジタル信号を周波数変換する。また、ＮＣＯ８は、正弦波の波形を離散時間、離散値表現で生成するデジタルの出力信号を発生する発生器である。

【0018】

第１のＤＤＣ部５ａからは、クロック信号生成部７で同期されたＡ／Ｄ変換後信号１１から周波数変換した信号を、合成部６に入力する。合成部６からＤＢＦ処理器１３に合成後信号１２を入力する。ＤＢＦ処理器１３は入力された信号の位相をデジタル領域で調整し、同時に複数のアンテナビームを形成する。

【0019】

次に、従来のＤＢＦレーダ受信機１の受信特性を図２により説明する。

【0020】

図２は、従来のＤＢＦレーダ受信機の受信特性である。図２において、（ａ）Ａ／Ｄ変換前の受信特性、（ｂ）はＡ／Ｄ変換後の受信特性、（ｃ）は合成後の受信特性である。図２の（ａ）～（ｃ）横軸は周波数、縦軸は信号強度である。

【0021】

図２におけるｆｃｌｋは、クロック周波数である。図２において、符号１０１は、帯域１を示すものであり、０以上ｆｃｌｋ／２未満の帯域を持つ。符号１０２は、ｆｃｌｋ／２以上ｆｃｌｋ未満の帯域を示すものである。符号１０３は、ｆｃｌｋ以上３ｆｃｌｋ／２未満の帯域を示すものである。符号１０４は、３ｆｃｌｋ／２以上２ｆｃｌｋ未満の帯域を示すものである。また、符号１０５は、０以上ｆｃｌｋ未満の帯域を示すものであると共に、信号合成時に無相関となりにくい帯域を示すものである。

【0022】

図２において、符号１０６は目標信号、符号１０７はスプリアス等の不要信号であり、不要信号は、複数発生している状況である。符号１０８ａは合成後の第１のスプリアスである。

【0023】

図２（ｂ）は、図２（ａ）の帯域１０２、帯域１０３、帯域１０４をアンダーサンプリングで折り返し、帯域１０１に重畳した受信特性である。

【0024】

図２（ｃ）は、図２（ｂ）のＡ／Ｄ変換後信号を合成した、合成後信号の受信特性を表す。図２（ｃ）は、低い周波数帯域のスプリアスは無相関とならないため、合成すると、信号強度が増加し、目標信号が埋もれる傾向となる。

【0025】

ここで、受信機３の受信機回路構成を図３により説明する。図３は、従来の受信機回路構成である。図３において、受信機３は、ＶＧＡ（Ｖａｒｉａｂｌｅ－Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ、可変利得増幅器）２０１、ＡＭＰ（Ａｍｐｌｉｆｉｅｒ、増幅器）２０２、ＨＰＦ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ、ハイパスフィルタ）２０３、ＢＰＦ（Ｂａｎｄ－Ｐａｓｓ Ｆｉｌｔｅｒ、帯域通過フィルタ）２０４からなる。
ＶＧＡ２０１は、入力信号を増幅させる。ＡＭＰ２０２は、入力信号を増幅させる。ＨＰＦ２０３は、信号の高い周波数成分を抽出し、信号の低い周波数成分を遮断する。ＢＰＦ２０４は、ＶＧＡ出力の信号から特定の周波数帯の信号を抽出する。

【0026】

受信機３は、低次ナイキストゾーンのスプリアス対策に、ＡＭＰ２０２、ＨＰＦ２０３を使用している。

【0027】

図１では、受信機３は、ＡＤＣ４、ＮＣＯ８、ＮＣＯ用移送器８、はそれぞれ４台の例を示しているが、それぞれ１台以上であればよい。

【0028】

次に、実施の形態１に係るＤＢＦレーダ受信機を図４～図６により説明する。図４は実施の形態１に係るＤＢＦレーダ受信機の構成、図５は実施の形態１に係るＤＢＦレーダ受信機の受信特性、図６は実施の形態１に係るアナログの受信機の回路構成、を示す図である。

【0029】

図４において、実施の形態１によるＤＢＦレーダ受信機１は、アンテナ部２、受信機３、ＡＤＣ４、第２のＤＤＣ部５ｃ、合成部６、クロック信号生成部７、デジタル回路／電源回路９、ＡＤＣクロック用移相器１４を備える。複数のＤＢＦレーダ受信機１は、後段のＤＢＦ処理器１３と接続されて、ＤＢＦレーダの一部を構成する。デジタル回路／電源回路９はＤＢＦレーダ受信機１の所要の構成に電力を与える。図１と同様に、図４では、ＤＢＦレーダ受信機１はＤＢＦレーダ受信機＃１～＃３の３台の例を示しているが、１台以上であればよい。

【0030】

アンテナ部２の各アンテナ（アンテナ♯１～♯４）から得る所望信号は、受信機３に入力される。受信機３は、所望信号とデジタル回路／電源回路１１から発生するノイズ、受信機３の高周波回路の非線形歪によって発生する高調波成分等を含んだ、実線で表されるＡ／Ｄ変換前信号１０を、ＡＤＣ４に入力する。ＡＤＣ４は、後述する第１のクロック信号により受信機３からのアナログ信号のＡ／Ｄ変換前信号１０をデジタル信号のＡ／Ｄ変換後信号１１に変換する。ＡＤＣ４は、破線で表されるＡ／Ｄ変換後信号１１を、第２のＤＤＣ部５ｃに出力する。

【0031】

第２のＤＤＣ部５ｃは、各受信チャンネルにデジタル周波数変換器５ｂとＮＣＯ８とＮＣＯ移相器１５をそれぞれ有している。デジタル周波数変換器５ｂは、ＮＣＯ８からの出力信号に基づいてＡ／Ｄ変換後信号１１のデジタル信号を周波数変換する。また、ＮＣＯ８は、正弦波の波形を離散時間、離散値表現で生成するデジタルの出力信号を発生する発生器である。

【0032】

第２のＤＤＣ部５ｃからは、クロック信号生成部７で同期されたＡ／Ｄ変換後信号１１から周波数変換した信号を、合成部６に入力する。合成部６からＤＢＦ処理器１３に合成後信号１２を入力する。ＤＢＦ処理器１３は入力された信号の位相をデジタル領域で調整し、同時に複数のアンテナビームを形成する。

【0033】

実施の形態１のＤＢＦレーダ受信機１において、各ＡＤＣ４を駆動させるそれぞれの第１のクロック信号の経路に、それぞれＡＤＣクロック用移相器１４を装荷する。ＡＤＣクロック用移相器１４は、後述するクロック信号生成部７からの第２のクロック信号ｆｃｌｋに同期して、それぞれの第１のクロック信号の位相成分を調整する回路であり、各ＡＤＣに対応して、互いに異なる位相量を設定する。図４では、ＡＤＣ４の各ＡＤＣ（Ａ／Ｄ変換器♯１～Ａ／Ｄ変換器♯４）に対応して、ＡＤＣクロック用移相器１４は、それぞれの第１のクロック信号の位相成分としてそれぞれ異なる位相量Φ１～Φ４を設定している。

【0034】

ここで、ＡＤＣクロック用移相器１４のそれぞれの位相量は、所望帯域以外のナイキストゾーンの信号が無相関または打消し合うように設定する。ＡＤＣクロック用移相器１４の位相は既知のため、ＡＤＣ用クロックの位相成分とアンダーサンプリング後の信号の位相成分の関係から、所望のナイキストゾーンの信号のみ、合成部６で合成されるようＤＤＣ部５ｂの位相を設定する。そして、ＤＤＣ部５ｂそれら所望のナイキストゾーンの信号を合成部６で合成し、合成後の信号１２を、ＤＢＦ処理器１３に出力する。

【0035】

ＤＤＣ部５ｂは、アンテナ部２の各アンテナ（アンテナ♯１～♯４）に対応したそれぞれの受信チャンネルにデジタル周波数変換器５ｂとＮＣＯ８、ＮＣＯ用移相器１５を有しており、ＤＤＣ部５ｂの位相を設定するにはＮＣＯ用移相器１５の位相量を設定する。例えば図４において、位相量Φ１’、Φ２’、Φ３’、Φ４’は、各位相量Φ１、Φ２、Φ３、Φ４にそれぞれ対応した位相補正がなされて設定される。

【0036】

クロック信号生成部７は、ＡＤＣ４の位相と、ＮＣＯ８の位相を同期する第２のクロック信号ｆｃｌｋに同期した同期信号を、ＡＤＣクロック用移相器１４からＤＤＣ部５ｃに送信する。図４では、同期信号に基づき、ＮＣＯ♯１～ＮＣＯ♯４により、正弦波の波形を離散時間、離散値で表現して合成する。

【0037】

各ＡＤＣ４は、破線で表されるＡ／Ｄ変換後信号１１を、第２のＤＤＣ部５ｃにそれぞれ出力する。

【0038】

図４では、受信機３は、ＡＤＣ４、ＮＣＯ８、ＡＤＣクロック用移送器１４、ＮＣＯ用移送器１５、はそれぞれ４台の例を示しているが、それぞれ１台以上であればよい。

【0039】

実施の形態１のＤＢＦレーダ受信機１に関する受信特性を図５により説明する。図５は、実施の形態１のＤＢＦレーダ受信機の受信特性である。

【0040】

図５は、実施の形態１に係るＤＢＦレーダ受信機の受信特性である。図５において、（ａ）Ａ／Ｄ変換前の受信特性、（ｂ）はＡ／Ｄ変換後の受信特性、（ｃ）は合成後の受信特性である。図５の（ａ）～（ｃ）横軸は周波数、縦軸は信号強度である。符号１０７はスプリアス、符号１０８ｂは合成後の第２のスプリアスを示す。図２（ｃ）の従来のＤＢＦレーダ受信機の合成後の第１のスプリアス１０８ａと比べて、図５（ｃ）の合成後の第２のスプリアス１０８ｂは、信号強度が小さいため、図５（ｃ）のスプリアスは抑圧されていることがわかる。

【0041】

図６において、受信機３は、ＶＧＡ（Ｖａｒｉａｂｌｅ－Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ、可変利得増幅器）２０１、ＢＰＦ（Ｂａｎｄ－Ｐａｓｓ Ｆｉｌｔｅｒ、帯域通過フィルタ）２０４からなる。ＶＧＡ２０１は、入力信号を増幅させる。ＢＰＦは、ＶＧＡ出力の信号から特定の周波数帯の信号を抽出する。

【0042】

アンテナ部２から得る所望信号は、受信機３から得る、所望信号とデジタル回路／電源回路９から発生するノイズ、受信機３の高周波回路の非線形歪によって発生する高調波成分等を含んだ、実線で表されるＡ／Ｄ変換前信号１０として、ＡＤＣ４に入力される。Ａ／Ｄ変換後信号１１はアンダーサンプリングによりＡＤＣクロック信号の半分の周波数領域である第一ナイキストゾーンにすべて折り返したＡ／Ｄ変換前信号１０を表す。合成後の信号１２は各受信チャンネルのＡ／Ｄ変換後信号１１を合成した信号を表す。

【0043】

ＡＤＣクロック用移相器１４とＮＣＯ用移相器１５により、所望信号のみ合成時に加算されるよう位相設定したことで、所望信号が含まれるナイキストゾーン以外の不要信号成分は合成時に無相関または打消し合う。これにより所望信号が含まれるナイキストゾーン以外の不要信号の折り返しの影響を低減する増幅器やフィルタが不要なため、図３と比べて図６に示すように回路規模が削減できる。すなわち、受信機３のＡＭＰ２０２、ＨＰＦ２０３が不要となる。さらに、受信機利得を低減可能なため、受信機３のアナログ回路の線形性も確保できる。

【0044】

以上説明した通り、本開示の実施の形態１によるＤＢＦレーダ受信機は、ＡＤＣのクロックの位相とＮＣＯの位相を調整することで、信号合成時に所望の帯域のナイキストゾーンのみ加算し、折り返される不要信号を無相関にして打ち消すことにより、受信機の利得／感度／線形性のトレードオフ関係を緩和し、受信機性能を確保しつつ回路規模を縮小するという効果を奏する。また、回路規模を縮小することで低いＳＷａＰ－Ｃを提供することができる。

【符号の説明】

【0045】

１ ＤＢＦレーダ受信機、２ アンテナ部、３ 受信機、４ ＡＤＣ、５ａ 第１のＤＤＣ部、５ｂ 第２のＤＤＣ部、６ 合成部、７ クロック信号生成部、８ ＮＣＯ、９デジタル回路／電源回路、１０ Ａ／Ｄ変換前信号、１１ Ａ／Ｄ変換後信号、１２ 合成後信号、１３ ＤＢＦ処理器、１４ ＡＤＣクロック用移相器、１５ ＮＣＯ用移相器。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】