知財求人 - 知財ポータルサイト「IP Force」
▶ 富士通セミコンダクターメモリソリューション株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024151467
(43)【公開日】2024-10-25
(54)【発明の名称】半導体記憶装置及び半導体記憶装置の製造方法
(51)【国際特許分類】
H10B 53/30 20230101AFI20241018BHJP
【ＦＩ】
H10B53/30
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023064815
(22)【出願日】2023-04-12
(71)【出願人】
【識別番号】520233375
【氏名又は名称】富士通セミコンダクターメモリソリューション株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】置田 陽一
【テーマコード（参考）】
5F083
【Ｆターム（参考）】
5F083FR01
5F083GA11
5F083GA27
5F083JA02
5F083JA35
5F083JA36
5F083JA38
5F083JA39
5F083JA40
5F083JA43
5F083JA56
5F083JA60
5F083MA06
5F083MA17
5F083MA18
5F083MA19
5F083PR34
(57)【要約】
【課題】優れた強誘電体特性を得ることができる半導体記憶装置及び半導体記憶装置の製造方法を提供する。
【解決手段】半導体記憶装置は、トランジスタと、前記トランジスタに接続された強誘電体キャパシタと、を有し、前記強誘電体キャパシタは、前記トランジスタに接続された第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた酸化ハフニウム系の強誘電体膜と、前記第１電極と前記強誘電体膜との間に設けられ、第１金属元素を含む第１金属膜と、前記第１金属膜と前記強誘電体膜との間に設けられ、前記第１金属元素の酸化物を含む第１導電性金属酸化物膜と、前記第２電極と前記強誘電体膜との間に設けられ、第２金属元素を含む第２金属膜と、前記第２金属膜と前記強誘電体膜との間に設けられ、前記第２金属元素の酸化物を含む第２導電性金属酸化物膜と、を有する。半導体記憶装置は不揮発性メモリとして使用することができる。
【選択図】図１
【解決手段】半導体記憶装置は、トランジスタと、前記トランジスタに接続された強誘電体キャパシタと、を有し、前記強誘電体キャパシタは、前記トランジスタに接続された第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた酸化ハフニウム系の強誘電体膜と、前記第１電極と前記強誘電体膜との間に設けられ、第１金属元素を含む第１金属膜と、前記第１金属膜と前記強誘電体膜との間に設けられ、前記第１金属元素の酸化物を含む第１導電性金属酸化物膜と、前記第２電極と前記強誘電体膜との間に設けられ、第２金属元素を含む第２金属膜と、前記第２金属膜と前記強誘電体膜との間に設けられ、前記第２金属元素の酸化物を含む第２導電性金属酸化物膜と、を有する。半導体記憶装置は不揮発性メモリとして使用することができる。
【選択図】図１
【特許請求の範囲】
【請求項1】
トランジスタと、
前記トランジスタに接続された強誘電体キャパシタと、
を有し、
前記強誘電体キャパシタは、
前記トランジスタに接続された第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた酸化ハフニウム系の強誘電体膜と、
前記第１電極と前記強誘電体膜との間に設けられ、第１金属元素を含む第１金属膜と、
前記第１金属膜と前記強誘電体膜との間に設けられ、前記第１金属元素の酸化物を含む第１導電性金属酸化物膜と、
前記第２電極と前記強誘電体膜との間に設けられ、第２金属元素を含む第２金属膜と、
前記第２金属膜と前記強誘電体膜との間に設けられ、前記第２金属元素の酸化物を含む第２導電性金属酸化物膜と、
を有する半導体記憶装置。
前記トランジスタに接続された強誘電体キャパシタと、
を有し、
前記強誘電体キャパシタは、
前記トランジスタに接続された第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた酸化ハフニウム系の強誘電体膜と、
前記第１電極と前記強誘電体膜との間に設けられ、第１金属元素を含む第１金属膜と、
前記第１金属膜と前記強誘電体膜との間に設けられ、前記第１金属元素の酸化物を含む第１導電性金属酸化物膜と、
前記第２電極と前記強誘電体膜との間に設けられ、第２金属元素を含む第２金属膜と、
前記第２金属膜と前記強誘電体膜との間に設けられ、前記第２金属元素の酸化物を含む第２導電性金属酸化物膜と、
を有する半導体記憶装置。
【請求項2】
前記第１電極の熱膨張係数をα１Ｅ、前記第１電極の厚さをｄ１Ｅ、前記第１金属膜の熱膨張係数をα１Ｍ、前記第１金属膜の厚さをｄ１Ｍ、前記強誘電体膜の熱膨張係数をαＦ、前記強誘電体膜の厚さをｄＦ、前記第２金属膜の熱膨張係数をα２Ｍ、前記第２金属膜の厚さをｄ２Ｍ、前記第２電極の熱膨張係数をα２Ｅ、前記第２電極の厚さをｄ２Ｅ、前記第１電極の厚さ、前記第１金属膜の厚さ、前記強誘電体膜の厚さ、前記第２金属膜の厚さ及び前記第２電極の厚さの和をＤ１としたとき、式（１）で表されるα１の値が１２×１０－６Ｋ－１以下である請求項１に記載の半導体記憶装置。
α１＝α１Ｅ×ｄ１Ｅ／Ｄ１＋α１Ｍ×ｄ１Ｍ／Ｄ１＋αＦ×ｄＦ／Ｄ１＋α２Ｍ×ｄ２Ｍ／Ｄ１＋α２Ｅ×ｄ２Ｅ／Ｄ１ ・・・（１）
α１＝α１Ｅ×ｄ１Ｅ／Ｄ１＋α１Ｍ×ｄ１Ｍ／Ｄ１＋αＦ×ｄＦ／Ｄ１＋α２Ｍ×ｄ２Ｍ／Ｄ１＋α２Ｅ×ｄ２Ｅ／Ｄ１ ・・・（１）
【請求項3】
前記第１電極の熱膨張係数をα１Ｅ、前記第１電極の厚さをｄ１Ｅ、前記第１金属膜の熱膨張係数をα１Ｍ、前記第１金属膜の厚さをｄ１Ｍ、前記強誘電体膜の熱膨張係数をαＦ、前記強誘電体膜の厚さをｄＦ、前記第１電極の厚さ、前記第１金属膜の厚さ及び前記強誘電体膜の厚さの和をＤ２としたとき、式（２）で表されるα２の値が１２×１０－６Ｋ－１以下である請求項１に記載の半導体記憶装置。
α２＝α１Ｅ×ｄ１Ｅ／Ｄ２＋α１Ｍ×ｄ１Ｍ／Ｄ２＋αＦ×ｄＦ／Ｄ２・・・（２）
α２＝α１Ｅ×ｄ１Ｅ／Ｄ２＋α１Ｍ×ｄ１Ｍ／Ｄ２＋αＦ×ｄＦ／Ｄ２・・・（２）
【請求項4】
前記強誘電体膜は、ジルコニウム若しくはシリコン又はこれらの両方が添加された酸化ハフニウム膜である請求項１乃至３のいずれか１項に記載の半導体記憶装置。
【請求項5】
前記第１電極及び前記第２電極は、窒化チタン膜、窒化タンタル膜若しくはタングステン膜又はこれらの任意の組み合わせを含む請求項４に記載の半導体記憶装置。
【請求項6】
前記第１金属元素及び前記第２金属元素は、イリジウム、ルテニウム若しくは白金又はこれらの任意の組み合わせである請求項５に記載の半導体記憶装置。
【請求項7】
前記第１金属膜及び前記第２金属膜の厚さは、５ｎｍ～１００ｎｍである請求項１乃至３のいずれか１項に記載の半導体記憶装置。
【請求項8】
トランジスタを形成する工程と、
前記トランジスタに接続された強誘電体キャパシタを形成する工程と、
を有し、
前記強誘電体キャパシタを形成する工程は、
前記トランジスタに接続された第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた酸化ハフニウム系の強誘電体膜と、前記第１電極と前記強誘電体膜との間に設けられ、第１金属元素を含む第１金属膜と、前記第２電極と前記強誘電体膜との間に設けられ、第２金属元素を含む第２金属膜と、を含む積層体を形成する工程と、
前記積層体の熱処理を行い、前記第１金属膜と前記強誘電体膜との間に前記第１金属元素の酸化物を含む第１導電性金属酸化物膜を形成し、前記第２金属膜と前記強誘電体膜との間に前記第２金属元素の酸化物を含む第２導電性金属酸化物膜を形成する工程と、
を有する半導体記憶装置の製造方法。
前記トランジスタに接続された強誘電体キャパシタを形成する工程と、
を有し、
前記強誘電体キャパシタを形成する工程は、
前記トランジスタに接続された第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた酸化ハフニウム系の強誘電体膜と、前記第１電極と前記強誘電体膜との間に設けられ、第１金属元素を含む第１金属膜と、前記第２電極と前記強誘電体膜との間に設けられ、第２金属元素を含む第２金属膜と、を含む積層体を形成する工程と、
前記積層体の熱処理を行い、前記第１金属膜と前記強誘電体膜との間に前記第１金属元素の酸化物を含む第１導電性金属酸化物膜を形成し、前記第２金属膜と前記強誘電体膜との間に前記第２金属元素の酸化物を含む第２導電性金属酸化物膜を形成する工程と、
を有する半導体記憶装置の製造方法。
【請求項9】
前記積層体において、前記第１電極の熱膨張係数をα１ＥＡ、前記第１電極の厚さをｄ１ＥＡ、前記第１金属膜の熱膨張係数をα１ＭＡ、前記第１金属膜の厚さをｄ１ＭＡ、前記強誘電体膜の熱膨張係数をαＦＡ、前記強誘電体膜の厚さをｄＦＡ、前記第２金属膜の熱膨張係数をα２ＭＡ、前記第２金属膜の厚さをｄ２ＭＡ、前記第２電極の熱膨張係数をα２ＥＡ、前記第２電極の厚さをｄ２ＥＡ、前記第１電極の厚さ、前記第１金属膜の厚さ、前記強誘電体膜の厚さ、前記第２金属膜の厚さ及び前記第２電極の厚さの和をＤ３としたとき、式（３）で表されるα３の値が１２×１０－６Ｋ－１以下であり、
前記熱処理を行う工程の後に、前記第１電極、前記第１金属膜、前記第１導電性金属酸化物膜、前記強誘電体膜、前記第２導電性金属酸化物膜、前記第２金属膜及び前記第２電極をエッチングする工程を有する請求項８に記載の半導体記憶装置の製造方法。
α３＝α１ＥＡ×ｄ１ＥＡ／Ｄ３＋α１ＭＡ×ｄ１ＭＡ／Ｄ３＋αＦＡ×ｄＦＡ／Ｄ３＋α２ＭＡ×ｄ２ＭＡ／Ｄ３＋α２ＥＡ×ｄ２ＥＡ／Ｄ３ ・・・（３）
前記熱処理を行う工程の後に、前記第１電極、前記第１金属膜、前記第１導電性金属酸化物膜、前記強誘電体膜、前記第２導電性金属酸化物膜、前記第２金属膜及び前記第２電極をエッチングする工程を有する請求項８に記載の半導体記憶装置の製造方法。
α３＝α１ＥＡ×ｄ１ＥＡ／Ｄ３＋α１ＭＡ×ｄ１ＭＡ／Ｄ３＋αＦＡ×ｄＦＡ／Ｄ３＋α２ＭＡ×ｄ２ＭＡ／Ｄ３＋α２ＥＡ×ｄ２ＥＡ／Ｄ３ ・・・（３）
【請求項10】
前記積層体において、前記第１電極の熱膨張係数をα１ＥＡ、前記第１電極の厚さをｄ１ＥＡ、前記第１金属膜の熱膨張係数をα１ＭＡ、前記第１金属膜の厚さをｄ１ＭＡ、前記強誘電体膜の熱膨張係数をαＦＡ、前記強誘電体膜の厚さをｄＦＡ、前記第１電極の厚さ、前記第１金属膜の厚さ及び前記強誘電体膜の厚さの和をＤ４としたとき、式（４）で表されるα４の値が１２×１０－６Ｋ－１以下であり、
前記熱処理を行う工程の前に、前記第２金属膜及び前記第２電極をエッチングする工程を有し、
前記熱処理を行う工程の後に、前記第１電極、前記第１金属膜及び前記第１導電性金属酸化物膜、前記強誘電体膜をエッチングする工程を有する請求項８に記載の半導体記憶装置の製造方法。
α４＝α１ＥＡ×ｄ１ＥＡ／Ｄ４＋α１ＭＡ×ｄ１ＭＡ／Ｄ４＋αＦＡ×ｄＦＡ／Ｄ４・・・（４）
前記熱処理を行う工程の前に、前記第２金属膜及び前記第２電極をエッチングする工程を有し、
前記熱処理を行う工程の後に、前記第１電極、前記第１金属膜及び前記第１導電性金属酸化物膜、前記強誘電体膜をエッチングする工程を有する請求項８に記載の半導体記憶装置の製造方法。
α４＝α１ＥＡ×ｄ１ＥＡ／Ｄ４＋α１ＭＡ×ｄ１ＭＡ／Ｄ４＋αＦＡ×ｄＦＡ／Ｄ４・・・（４）
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体記憶装置及び半導体記憶装置の製造方法に関する。
【背景技術】
【0002】
半導体記憶装置の一つとして、強誘電体キャパシタを備えた強誘電体メモリが知られている。また、近年、強誘電体特性を示す酸化ハフニウム系材料について種々の研究が発表されている。例えば、酸化ハフニウム系材料は直方晶系（orthorhombic）の結晶構造を含む場合に強誘電体特性を示しやすいこと、及び、酸化ハフニウム系材料の残留応力が正の引張方向である場合に直方晶系の結晶構造を含みやすいことが発表されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平４－３３８６１９号公報
【特許文献2】特開２００６－０４１１８２号公報
【非特許文献】
【0004】
【非特許文献1】Applied Physics Letters 117, 242901 (2020)
【発明の概要】
【発明が解決しようとする課題】
【0005】
強誘電体キャパシタの強誘電体膜に酸化ハフニウム系材料を用いることが考えられるが、優れた強誘電体特性を得ることは容易でない。
【0006】
本開示の目的は、優れた強誘電体特性を得ることができる半導体記憶装置及び半導体記憶装置の製造方法を提供することにある。
【課題を解決するための手段】
【0007】
本開示の一形態によれば、トランジスタと、前記トランジスタに接続された強誘電体キャパシタと、を有し、前記強誘電体キャパシタは、前記トランジスタに接続された第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた酸化ハフニウム系の強誘電体膜と、前記第１電極と前記強誘電体膜との間に設けられ、第１金属元素を含む第１金属膜と、前記第１金属膜と前記強誘電体膜との間に設けられ、前記第１金属元素の酸化物を含む第１導電性金属酸化物膜と、前記第２電極と前記強誘電体膜との間に設けられ、第２金属元素を含む第２金属膜と、前記第２金属膜と前記強誘電体膜との間に設けられ、前記第２金属元素の酸化物を含む第２導電性金属酸化物膜と、を有する半導体記憶装置が提供される。
【発明の効果】
【0008】
本開示によれば、優れた強誘電体特性を得ることができる。
【図面の簡単な説明】
【0009】
【図1】実施形態に係る半導体記憶装置を示す断面図である。
【図2】実施形態に係る半導体記憶装置の製造方法の第１例を示す断面図（その１）である。
【図3】実施形態に係る半導体記憶装置の製造方法の第１例を示す断面図（その２）である。
【図4】実施形態に係る半導体記憶装置の製造方法の第１例を示す断面図（その３）である。
【図5】実施形態に係る半導体記憶装置の製造方法の第１例を示す断面図（その４）である。
【図6】実施形態に係る半導体記憶装置の製造方法の第２例を示す断面図（その１）である。
【図7】実施形態に係る半導体記憶装置の製造方法の第２例を示す断面図（その２）である。
【図8】実施形態に係る半導体記憶装置の製造方法の第２例を示す断面図（その３）である。
【発明を実施するための形態】
【0010】
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
【0011】
実施形態は、強誘電体キャパシタを備えた半導体記憶装置、すなわち強誘電体メモリに関する。図１は、実施形態に係る半導体記憶装置を示す断面図である。
【0012】
図１に示すように、実施形態に係る半導体記憶装置１００は、トランジスタＴｒ１と、トランジスタＴｒ２と、強誘電体キャパシタＣａｐ１と、強誘電体キャパシタＣａｐ２とを有する。強誘電体キャパシタＣａｐ１はトランジスタＴｒ１に接続されており、強誘電体キャパシタＣａｐ２はトランジスタＴｒ２に接続されている。
【0013】
半導体記憶装置１００は、半導体基板１と、ｐ型のウェル２と、２つのｎ型のソース領域１５と、ｎ型のドレイン領域１６とを有する。半導体基板１は、例えばシリコン（Ｓｉ）基板である。ウェル２に素子分離絶縁膜３が形成されており、素子分離絶縁膜３により素子活性領域が画定されている。ソース領域１５及びドレイン領域１６は素子活性領域内に設けられている。ソース領域１５及びドレイン領域１６はウェル２の表層部に設けられており、ドレイン領域１６は２つソース領域１５の間に設けられている。一方のソース領域１５がトランジスタＴｒ１に含まれ、他方のソース領域１５がトランジスタＴｒ２に含まれ、ドレイン領域１６はトランジスタＴｒ１及びＴｒ２に共有されている。ソース領域１５の上面にシリサイド層１７が形成され、ドレイン領域１６の上面にシリサイド層１８が形成されている。
【0014】
トランジスタＴｒ１及びＴｒ２は、いずれも、ゲート絶縁膜１１と、ゲート電極１２と、シリサイド層１３と、サイドウォール絶縁膜１４とを有する。ゲート絶縁膜１１は、ソース領域１５とドレイン領域１６との間のチャネルの上に設けられ、ゲート電極１２はゲート絶縁膜１１の上に設けられ、シリサイド層１３はゲート電極の上面に形成されている。サイドウォール絶縁膜１４は、ゲート絶縁膜１１、ゲート電極１２及びシリサイド層１３の積層体の側面を覆う。ゲート絶縁膜１１及びサイドウォール絶縁膜１４は酸化シリコン（ＳｉＯ２）膜等の絶縁膜である。ゲート電極１２は、例えば多結晶シリコン（ポリシリコン）膜である。
【0015】
半導体記憶装置１００は、カバー膜２１と、層間絶縁膜２２と、エッチングストッパ膜２３と、層間絶縁膜２４と、酸化抑制膜２５と、層間絶縁膜２６とを有する。カバー膜２１はトランジスタＴｒ１及びＴｒ２を覆う。カバー膜２１は窒化シリコン（ＳｉＮ）膜等の絶縁膜である。層間絶縁膜２２はカバー膜２１の上に設けられている。層間絶縁膜２２はＳｉＯ２膜等の絶縁膜である。エッチングストッパ膜２３は層間絶縁膜２２の上に設けられている。エッチングストッパ膜２３はＳｉＮ膜等の絶縁膜である。層間絶縁膜２４はエッチングストッパ膜２３の上に設けられている。層間絶縁膜２４はＳｉＯ２膜等の絶縁膜である。酸化抑制膜２５は層間絶縁膜２４の上に設けられている。酸化抑制膜２５はＳｉＮ膜等の絶縁膜である。層間絶縁膜２６は酸化抑制膜２５の上に設けられている。層間絶縁膜２６はＳｉＯ２膜等の絶縁膜である。
【0016】
半導体記憶装置１００は、２つの導電プラグ３１と、導電プラグ３２とを有する。一方の導電プラグ３１は、層間絶縁膜２２及びカバー膜２１を貫通して、トランジスタＴｒ１のシリサイド層１７に接し、トランジスタＴｒ１のソース領域１５に電気的に接続されている。他方の導電プラグ３１は、層間絶縁膜２２及びカバー膜２１を貫通して、トランジスタＴｒ２のシリサイド層１７に接し、トランジスタＴｒ２のソース領域１５に電気的に接続されている。導電プラグ３２は、層間絶縁膜２２及びカバー膜２１を貫通して、シリサイド層１８に接し、ドレイン領域１６に電気的に接続されている。導電プラグ３１及び３２はタングステン（Ｗ）膜等の導電膜を有する。
【0017】
半導体記憶装置１００は、配線３３と、２つの導電プラグ３４とを有する。配線３３は、層間絶縁膜２４及びエッチングストッパ膜２３を貫通して、導電プラグ３２に接し、ドレイン領域１６に電気的に接続されている。配線３３は酸化抑制膜２５により覆われている。一方の導電プラグ３４は、層間絶縁膜２６、酸化抑制膜２５、層間絶縁膜２４及びエッチングストッパ膜２３を貫通して、一方の導電プラグ３１に接し、トランジスタＴｒ１のソース領域１５に電気的に接続されている。他方の導電プラグ３４は、層間絶縁膜２６、酸化抑制膜２５、層間絶縁膜２４及びエッチングストッパ膜２３を貫通して、他方の導電プラグ３１に接し、トランジスタＴｒ２のソース領域１５に電気的に接続されている。配線３３及び導電プラグ３４はＷ膜等の導電膜を有する。配線３３はビット線として用いられる。
【0018】
強誘電体キャパシタＣａｐ１及びＣａｐ２は、いずれも、下部電極４１と、下部金属膜４２と、下部導電性金属酸化物膜４３と、強誘電体膜４４と、上部導電性金属酸化物膜４５と、上部金属膜４６と、上部電極４７とを有する。
【0019】
強誘電体キャパシタＣａｐ１の下部電極４１は一方の導電プラグ３４に接し、トランジスタＴｒ１のソース領域１５に電気的に接続されている。強誘電体キャパシタＣａｐ２の下部電極４１は一方の導電プラグ３４に接し、トランジスタＴｒ２のソース領域１５に電気的に接続されている。下部電極４１は、例えば窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜若しくはＷ膜又はこれらの任意の組み合わせを含む。下部電極４１の熱膨張係数は、例えば４．５×１０－６Ｋ－１～１０×１０－６Ｋ－１である。下部電極４１の厚さは、例えば５０ｎｍ～２００ｎｍ程度である。下部電極４１は第１電極の一例である。
【0020】
下部金属膜４２は下部電極４１の上に設けられている。下部金属膜４２は第１金属元素を含む。第１金属元素は、例えばイリジウム（Ｉｒ）、ルテニウム（Ｒｕ）若しくは白金（Ｐｔ）又はこれらの任意の組み合わせである。下部金属膜４２は、例えばＩｒ膜、Ｒｕ膜若しくはＰｔ膜又はこれらの任意の組み合わせを含む。下部金属膜４２の厚さは、例えば５ｎｍ～１００ｎｍ程度である。下部電極４１は下部金属膜４２よりも厚い。下部金属膜４２は第１金属膜の一例である。
【0021】
下部導電性金属酸化物膜４３は下部金属膜４２の上に設けられている。下部導電性金属酸化物膜４３は第１金属元素を含む。下部導電性金属酸化物膜４３は、例えば酸化Ｉｒ（ＩｒＯＸ）膜、酸化Ｒｕ（ＲｕＯＸ）膜若しくは酸化Ｐｔ（ＰｔＯＸ）膜又はこれらの任意の組み合わせを含む。下部導電性金属酸化物膜４３の厚さは、例えば１ｎｍ～２ｎｍ程度である。下部導電性金属酸化物膜４３は第１導電性金属酸化物膜の一例である。
【0022】
強誘電体膜４４は下部導電性金属酸化物膜４３の上に設けられている。強誘電体膜４４は酸化ハフニウム（ＨｆＯＸ）系の強誘電体膜である。強誘電体膜４４は、例えばジルコニウム（Ｚｒ）若しくはシリコン（Ｓｉ）又はこれらの両方が添加されたＨｆＯＸ膜である。強誘電体膜４４の厚さは、例えば５ｎｍ～１００ｎｍ程度である。
【0023】
上部導電性金属酸化物膜４５は強誘電体膜４４の上に設けられている。上部導電性金属酸化物膜４５は第２金属元素を含む。第２金属元素は、例えばＩｒ、Ｒｕ若しくはＰｔ又はこれらの任意の組み合わせである。第２金属元素が第１金属元素と同一であってもよく、第１金属元素とは相違していてもよい。上部導電性金属酸化物膜４５は、例えばＩｒＯＸ膜、ＲｕＯＸ膜若しくはＰｔＯＸ膜又はこれらの任意の組み合わせを含む。上部導電性金属酸化物膜４５の厚さは、例えば１ｎｍ～２ｎｍ程度である。上部導電性金属酸化物膜４５は第２導電性金属酸化物膜の一例である。
【0024】
上部金属膜４６は上部導電性金属酸化物膜４５の上に設けられている。上部金属膜４６は第２金属元素を含む。上部金属膜４６は、例えばＩｒ膜、Ｒｕ膜若しくはＰｔ膜又はこれらの任意の組み合わせを含む。上部金属膜４６の厚さは、例えば５ｎｍ～１００ｎｍ程度である。
【0025】
上部電極４７は上部金属膜４６の上に設けられている。上部電極４７は、例えばＴｉＮ膜、ＴａＮ膜若しくはＷ膜又はこれらの任意の組み合わせを含む。上部電極４７の熱膨張係数は、例えば４．５×１０－６Ｋ－１～１０×１０－６Ｋ－１である。上部電極４７の厚さは、例えば５０ｎｍ～２００ｎｍ程度である。上部電極４７は上部金属膜４６よりも厚い。上部電極４７は第２電極の一例である。
【0026】
このように、強誘電体膜４４が下部電極４１と上部電極４７との間に設けられている。下部金属膜４２が下部電極４１と強誘電体膜４４との間に設けられている。下部導電性金属酸化物膜４３が下部金属膜４２と強誘電体膜４４との間に設けられている。上部金属膜４６が上部電極４７と強誘電体膜４４との間に設けられている。上部導電性金属酸化物膜４５が上部金属膜４６と強誘電体膜４４との間に設けられている。
【0027】
半導体記憶装置１００は、保護膜４８と、層間絶縁膜２７とを有する。保護膜４８は強誘電体キャパシタＣａｐ１及びＣａｐ２を覆う。保護膜４８は酸化アルミニウム（Ａｌ２Ｏ３）膜等の絶縁膜である。保護膜４８の厚さは、例えば１０ｎｍ程度である。層間絶縁膜２７は保護膜４８の上に設けられている。層間絶縁膜２７はＳｉＯ２膜等の絶縁膜である。
【0028】
半導体記憶装置１００は、２つの導電プラグ３５と、配線５０とを有する。一方の導電プラグ３５は、層間絶縁膜２７及び保護膜４８を貫通して、強誘電体キャパシタＣａｐ１の上部電極４７に接し、強誘電体キャパシタＣａｐ１の上部電極４７に電気的に接続されている。一方の導電プラグ３５は、層間絶縁膜２７及び保護膜４８を貫通して、強誘電体キャパシタＣａｐ２の上部電極４７に接し、強誘電体キャパシタＣａｐ２の上部電極４７に電気的に接続されている。配線５０は、層間絶縁膜２７及び２つの導電プラグ３５の上に設けられ、２つの導電プラグ３５に電気的に接続されている。配線５０はアルミニウム（Ａｌ）膜等の導電膜を有する。配線５０はプレート線として用いられる。
【0029】
半導体記憶装置１００は層間絶縁膜２８を有する。層間絶縁膜２８は配線５０を覆う。層間絶縁膜２８はＳｉＯ２膜等の絶縁膜である。
【0030】
次に、実施形態に係る半導体記憶装置１００の製造方法の二つの例について説明する。図２～図５は、実施形態に係る半導体記憶装置１００の製造方法の第１例を示す断面図である。図６～図８は、実施形態に係る半導体記憶装置１００の製造方法の第２例を示す断面図である。
【0031】
第１例では、まず、図２に示すように、半導体基板１に素子分離絶縁膜３と、トランジスタＴｒ１及びＴｒ２を形成する。次いで、カバー膜２１及び層間絶縁膜２２を形成し、導電プラグ３１及び３２を形成し、エッチングストッパ膜２３及び層間絶縁膜２４を形成し、配線３３を形成し、酸化抑制膜２５及び層間絶縁膜２６を形成し、導電プラグ３４を形成する。
【0032】
その後、図３に示すように、層間絶縁膜２６及び導電プラグ３４の上に、下部電極４１Ａ、下部金属膜４２Ａ、強誘電体膜４４Ａ、上部金属膜４６Ａ及び上部電極４７Ａを全面に形成する。
【0033】
第１例では、好ましくは、下部電極４１Ａ、下部金属膜４２Ａ、強誘電体膜４４Ａ、上部金属膜４６Ａ及び上部電極４７Ａは、下記の式（３）で表される熱膨張係数α３が１２×１０－６Ｋ－１以下となるように形成する。
【0034】
α３＝αＢＥＡ×ｄＢＥＡ／Ｄ３＋αＢＭＡ×ｄＢＭＡ／Ｄ３＋αＦＡ×ｄＦＡ／Ｄ３＋αＴＭＡ×ｄＴＭＡ／Ｄ３＋αＴＥＡ×ｄＴＥＡ／Ｄ３ ・・・（３）
【0035】
αＢＥＡは下部電極４１Ａの熱膨張係数であり、ｄＢＥＡは下部電極４１Ａの厚さである。αＢＭＡは下部金属膜４２Ａの熱膨張係数であり、ｄＢＭＡは下部金属膜４２Ａの厚さである。αＦＡは強誘電体膜４４Ａの熱膨張係数であり、ｄＦＡは強誘電体膜４４Ａの厚さである。αＴＭＡは上部金属膜４６Ａの熱膨張係数であり、ｄＴＭＡは上部金属膜４６Ａの厚さである。αＴＥＡは上部電極４７Ａの熱膨張係数であり、ｄＴＥＡは上部電極４７Ａの厚さである。Ｄ３は下部電極４１Ａの厚さ、下部金属膜４２Ａの厚さ、強誘電体膜４４Ａの厚さ、上部金属膜４６Ａの厚さ及び上部電極４７Ａの厚さの和である。
【0036】
続いて、熱処理を行う。この結果、強誘電体膜４４Ａが結晶化する。この熱処理としては、例えば窒素（Ｎ２）ガス雰囲気中で、例えば４００℃～６００℃の温度での急速加熱処理（rapid thermal annealing：ＲＴＡ）を行う。この熱処理の際に、強誘電体膜４４Ａ中の酸素原子の一部が下部金属膜４２Ａ及び上部金属膜４６Ａに拡散し、図４に示すように、下部金属膜４２Ａの一部が下部導電性金属酸化物膜４３Ａとなり、上部金属膜４６Ａの一部が上部導電性金属酸化物膜４５Ａとなる。
【0037】
次いで、上部電極４７Ａ、上部金属膜４６Ａ、上部導電性金属酸化物膜４５Ａ、強誘電体膜４４Ａ、下部導電性金属酸化物膜４３Ａ、下部金属膜４２Ａ及び下部電極４１Ａの積層体をエッチングする。この結果、図５に示すように、上部電極４７、上部金属膜４６、上部導電性金属酸化物膜４５、強誘電体膜４４、下部導電性金属酸化物膜４３、下部金属膜４２及び下部電極４１を有する強誘電体キャパシタＣａｐ１及びＣａｐ２が形成される。その後、強誘電体キャパシタＣａｐ１及びＣａｐ２を覆う保護膜４８を形成する。
【0038】
続いて、層間絶縁膜２７、導電プラグ３５、配線５０及び層間絶縁膜２８を形成する（図１参照）。
【0039】
このようにして、実施形態に係る半導体記憶装置１００を製造することができる。
【0040】
第２例では、まず、第１例と同様に、層間絶縁膜２６及び導電プラグ３４の上への、下部電極４１Ａ、下部金属膜４２Ａ、強誘電体膜４４Ａ、上部金属膜４６Ａ及び上部電極４７Ａの形成までの処理を行う（図３参照）。
【0041】
第２例では、好ましくは、下部電極４１Ａ、下部金属膜４２Ａ及び強誘電体膜４４Ａは、下記の式（４）で表される熱膨張係数α４が１２×１０－６Ｋ－１以下となるように形成する。
【0042】
α４＝αＢＥＡ×ｄＢＥＡ／Ｄ４＋αＢＭＡ×ｄＢＭＡ／Ｄ４＋αＦＡ×ｄＦＡ／Ｄ４ ・・・（４）
【0043】
Ｄ４は下部電極４１Ａの厚さ、下部金属膜４２Ａの厚さ及び強誘電体膜４４Ａの厚さの和である。
【0044】
次いで、図６に示すように、上部電極４７Ａ及び上部金属膜４６Ａの積層体をエッチングする。その後、上部電極４７Ａ、上部金属膜４６Ａ及び強誘電体膜４４Ａを覆う保護膜４９を形成する。保護膜４９は保護膜４８の一部となる膜である。
【0045】
続いて、熱処理を行う。この結果、強誘電体膜４４Ａが結晶化する。この熱処理としては、例えば窒素（Ｎ２）ガス雰囲気中で、例えば４００℃～６００℃の温度でのＲＴＡを行う。この熱処理の際に、強誘電体膜４４Ａ中の酸素原子の一部が下部金属膜４２Ａ及び上部金属膜４６Ａに拡散し、図７に示すように、下部金属膜４２Ａの一部が下部導電性金属酸化物膜４３Ａとなり、上部金属膜４６Ａの一部が上部導電性金属酸化物膜４５Ａとなる。
【0046】
次いで、強誘電体膜４４Ａ、下部導電性金属酸化物膜４３Ａ、下部金属膜４２Ａ及び下部電極４１Ａの積層体をエッチングする。この結果、図８に示すように、上部電極４７、上部金属膜４６、上部導電性金属酸化物膜４５、強誘電体膜４４、下部導電性金属酸化物膜４３、下部金属膜４２及び下部電極４１を有する強誘電体キャパシタＣａｐ１及びＣａｐ２が形成される。その後、強誘電体キャパシタＣａｐ１及びＣａｐ２を覆う保護膜４８を形成する。
【0047】
続いて、層間絶縁膜２７、導電プラグ３５、配線５０及び層間絶縁膜２８を形成する（図１参照）。
【0048】
このようにして、実施形態に係る半導体記憶装置１００を製造することができる。
【0049】
第１例、第２例のいずれにおいても、熱処理前に強誘電体膜４４Ａが下部電極４１Ａに接していると、熱処理の際に、強誘電体膜４４Ａ中の酸素原子の一部が下部電極４１Ａに拡散し、下部電極４１Ａを構成する材料の酸化物膜が形成される。下部電極４１Ａを構成する材料の例はＴｉＮ、ＴａＮ及びＷであるが、これらの材料の酸化物膜は導電性を示さず、常誘電体膜として機能するため、下部電極４１Ａと強誘電体膜４４Ａとの間に、強誘電体膜４４Ａに直列に接続されるキャパシタが寄生することになる。同じく、熱処理前に強誘電体膜４４Ａが上部電極４７Ａに接していると、上部電極４７Ａと強誘電体膜４４Ａとの間に、強誘電体膜４４Ａに直列に接続されるキャパシタが寄生することになる。そして、これらキャパシタが寄生すると、強誘電体キャパシタにおいて、強誘電体膜４４に印加される電圧が、下部電極４１と上部電極４７との間の電圧よりも低くなってしまう。
【0050】
一方、本実施形態では、熱処理前に強誘電体膜４４Ａと下部電極４１Ａとの間に下部金属膜４２Ａが形成されており、熱処理の際に下部導電性金属酸化物膜４３Ａが形成される。同じく、熱処理前に強誘電体膜４４Ａと上部電極４７Ａとの間に上部金属膜４６Ａが形成されており、熱処理の際に上部導電性金属酸化物膜４５Ａが形成される。下部導電性金属酸化物膜４３Ａ及び上部導電性金属酸化物膜４５Ａは導電性を有するため、強誘電体キャパシタＣａｐ１及びＣａｐ２において、強誘電体膜４４に印加される電圧は、下部電極４１と上部電極４７との間の電圧と実質的に等しい。従って、優れた強誘電体特性を得ることができる。
【0051】
また、強誘電体膜４４Ａ中の酸素原子の下部電極４１Ａ又は上部電極４７Ａへの拡散は実質的に抑制される。このため、下部電極４１及び上部電極４７は、不可避的不純物としての酸素より多くの酸素を含まない。従って、下部電極４１及び上部電極４７のいずれにおいても、厚さ方向での酸素濃度の変動は小さく、好ましくは酸素濃度の最大値は最小値の１．２倍以下であり、より好ましくは酸素濃度の最大値は最小値の１．１倍以下である。
【0052】
また、本願発明者が鋭意検討を行った結果、強誘電体キャパシタＣａｐ１及びＣａｐ２を構成する膜のうちで熱処理時に半導体基板１のほぼ全体に形成されている膜の積層体の熱膨張係数が１２×１０－６Ｋ－１以下であると、強誘電体膜４４の残留応力が適切なものとなり、特に優れた強誘電体特性が得られることが判明した。
【0053】
従って、第１例において熱膨張係数α３が１２×１０－６Ｋ－１以下である場合、強誘電体キャパシタＣａｐ１及びＣａｐ２において強誘電体膜４４の残留応力が適切なものとなり、特に優れた強誘電体特性を得ることができる。また、第２例において熱膨張係数α４が１２×１０－６Ｋ－１以下である場合も、強誘電体キャパシタＣａｐ１及びＣａｐ２において強誘電体膜４４の残留応力が適切なものとなり、特に優れた強誘電体特性を得ることができる。
【0054】
なお、下部金属膜４２Ａから下部金属膜４２及び下部導電性金属酸化物膜４３が形成され、上部金属膜４６Ａから上部金属膜４６及び上部導電性金属酸化物膜４５が形成されるため、半導体記憶装置１００において熱処理時の熱膨張係数α３又はα４を特定することはできない。しかし、下部導電性金属酸化物膜４３及び上部導電性金属酸化物膜４５は極めて薄いため、第１例の方法で製造された場合には、下記の式（１）で表される熱膨張係数α１で熱膨張係数α３を近似でき、第２例の方法で製造された場合には、下記の式（２）で表される熱膨張係数α２で熱膨張係数α２を近似できる。
【0055】
α１＝αＢＥ×ｄＢＥ／Ｄ１＋αＢＭ×ｄＢＭ／Ｄ１＋αＦ×ｄＦ／Ｄ１＋αＴＭ×ｄＴＭ／Ｄ１＋αＴＥ×ｄＴＥ／Ｄ１ ・・・（１）
【0056】
α２＝αＢＥ×ｄＢＥ／Ｄ２＋αＢＭ×ｄＢＭ／Ｄ２＋αＦ×ｄＦ／Ｄ２ ・・・（２）
【0057】
αＢＥは下部電極４１の熱膨張係数であり、ｄＢＥは下部電極４１の厚さである。αＢＭは下部金属膜４２の熱膨張係数であり、ｄＢＭは下部金属膜４２の厚さである。αＦは強誘電体膜４４の熱膨張係数であり、ｄＦは強誘電体膜４４の厚さである。αＴＭは上部金属膜４６の熱膨張係数であり、ｄＴＭは上部金属膜４６の厚さである。αＴＥは上部電極４７の熱膨張係数であり、ｄＴＥは上部電極４７の厚さである。Ｄ１は下部電極４１の厚さ、下部金属膜４２の厚さ、強誘電体膜４４の厚さ、上部金属膜４６の厚さ及び上部電極４７の厚さの和である。Ｄ２は下部電極４１の厚さ、下部金属膜４２の厚さ及び強誘電体膜４４の厚さの和である。
【0058】
半導体記憶装置１００が第１例、第２例のどちらの方法により製造されたかは、例えば保護膜４８の構成に基づいて区別することができる。すなわち、第２例の方法で製造された場合には、保護膜４８が保護膜４９を含むのに対し、第１例の方法で製造された場合には、保護膜４８が保護膜４９を含まない。
【0059】
また、熱膨張係数α４は熱膨張係数α３未満であるため、熱膨張係数α３が１２×１０－６Ｋ－１以下であれば、必然的に熱膨張係数α４も１２×１０－６Ｋ－１以下である。従って、半導体記憶装置１００が第１例、第２例のどちらの方法により製造されたか区別できない場合であっても、熱膨張係数α３が１２×１０－６Ｋ－１以下であれば、熱処理時に熱膨張係数α１及びα２の両方が１２×１０－６Ｋ－１以下であったと推定できる。
【0060】
なお、下部金属膜４２及び上部金属膜４６の厚さは５ｎｍ～１００ｎｍであることが好ましい。下部金属膜４２又は上部金属膜４６の厚さが５ｎｍより小さい場合、熱処理時に強誘電体膜４４Ａから下部電極４１Ａ又は上部電極４７Ａに酸素原子が拡散し、常誘電体膜が形成されるおそれがある。下部金属膜４２又は上部金属膜４６の厚さが１００ｎｍより大きい場合、下部金属膜４２又は上部金属膜４６のエッチングに要する時間が長くなるおそれがある。
【0061】
半導体記憶装置は、例えば不揮発性メモリとして使用することができる。
【0062】
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
【0063】
以下、本開示の諸態様を付記としてまとめて記載する。
【0064】
（付記１）
トランジスタと、
前記トランジスタに接続された強誘電体キャパシタと、
を有し、
前記強誘電体キャパシタは、
前記トランジスタに接続された第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた酸化ハフニウム系の強誘電体膜と、
前記第１電極と前記強誘電体膜との間に設けられ、第１金属元素を含む第１金属膜と、
前記第１金属膜と前記強誘電体膜との間に設けられ、前記第１金属元素の酸化物を含む第１導電性金属酸化物膜と、
前記第２電極と前記強誘電体膜との間に設けられ、第２金属元素を含む第２金属膜と、
前記第２金属膜と前記強誘電体膜との間に設けられ、前記第２金属元素の酸化物を含む第２導電性金属酸化物膜と、
を有する半導体記憶装置。
（付記２）
前記第１電極の熱膨張係数をα１Ｅ、前記第１電極の厚さをｄ１Ｅ、前記第１金属膜の熱膨張係数をα１Ｍ、前記第１金属膜の厚さをｄ１Ｍ、前記強誘電体膜の熱膨張係数をαＦ、前記強誘電体膜の厚さをｄＦ、前記第２金属膜の熱膨張係数をα２Ｍ、前記第２金属膜の厚さをｄ２Ｍ、前記第２電極の熱膨張係数をα２Ｅ、前記第２電極の厚さをｄ２Ｅ、前記第１電極の厚さ、前記第１金属膜の厚さ、前記強誘電体膜の厚さ、前記第２金属膜の厚さ及び前記第２電極の厚さの和をＤ１としたとき、式（１）で表されるα１の値が１２×１０－６Ｋ－１以下である付記１に記載の半導体記憶装置。
α１＝α１Ｅ×ｄ１Ｅ／Ｄ１＋α１Ｍ×ｄ１Ｍ／Ｄ１＋αＦ×ｄＦ／Ｄ１＋α２Ｍ×ｄ２Ｍ／Ｄ１＋α２Ｅ×ｄ２Ｅ／Ｄ１ ・・・（１）
（付記３）
前記第１電極の熱膨張係数をα１Ｅ、前記第１電極の厚さをｄ１Ｅ、前記第１金属膜の熱膨張係数をα１Ｍ、前記第１金属膜の厚さをｄ１Ｍ、前記強誘電体膜の熱膨張係数をαＦ、前記強誘電体膜の厚さをｄＦ、前記第１電極の厚さ、前記第１金属膜の厚さ及び前記強誘電体膜の厚さの和をＤ２としたとき、式（２）で表されるα２の値が１２×１０－６Ｋ－１以下である付記１に記載の半導体記憶装置。
α２＝α１Ｅ×ｄ１Ｅ／Ｄ２＋α１Ｍ×ｄ１Ｍ／Ｄ２＋αＦ×ｄＦ／Ｄ２・・・（２）
（付記４）
前記強誘電体膜は、ジルコニウム若しくはシリコン又はこれらの両方が添加された酸化ハフニウム膜である付記１乃至３のいずれか１項に記載の半導体記憶装置。
（付記５）
前記第１電極及び前記第２電極は、窒化チタン膜、窒化タンタル膜若しくはタングステン膜又はこれらの任意の組み合わせを含む付記４に記載の半導体記憶装置。
（付記６）
前記第１金属元素及び前記第２金属元素は、イリジウム、ルテニウム若しくは白金又はこれらの任意の組み合わせである付記５に記載の半導体記憶装置。
（付記７）
前記第１金属膜及び前記第２金属膜の厚さは、５ｎｍ～１００ｎｍである付記１乃至６のいずれか１項に記載の半導体記憶装置。
（付記８）
前記第１電極及び前記第２電極において、酸素濃度の最大値は最小値の１．２倍以下である付記１乃至７のいずれか１項に記載の半導体記憶装置。
（付記９）
トランジスタを形成する工程と、
前記トランジスタに接続された強誘電体キャパシタを形成する工程と、
を有し、
前記強誘電体キャパシタを形成する工程は、
前記トランジスタに接続された第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた酸化ハフニウム系の強誘電体膜と、前記第１電極と前記強誘電体膜との間に設けられ、第１金属元素を含む第１金属膜と、前記第２電極と前記強誘電体膜との間に設けられ、第２金属元素を含む第２金属膜と、を含む積層体を形成する工程と、
前記積層体の熱処理を行い、前記第１金属膜と前記強誘電体膜との間に前記第１金属元素の酸化物を含む第１導電性金属酸化物膜を形成し、前記第２金属膜と前記強誘電体膜との間に前記第２金属元素の酸化物を含む第２導電性金属酸化物膜を形成する工程と、
を有する半導体記憶装置の製造方法。
（付記１０）
前記積層体において、前記第１電極の熱膨張係数をα１ＥＡ、前記第１電極の厚さをｄ１ＥＡ、前記第１金属膜の熱膨張係数をα１ＭＡ、前記第１金属膜の厚さをｄ１ＭＡ、前記強誘電体膜の熱膨張係数をαＦＡ、前記強誘電体膜の厚さをｄＦＡ、前記第２金属膜の熱膨張係数をα２ＭＡ、前記第２金属膜の厚さをｄ２ＭＡ、前記第２電極の熱膨張係数をα２ＥＡ、前記第２電極の厚さをｄ２ＥＡ、前記第１電極の厚さ、前記第１金属膜の厚さ、前記強誘電体膜の厚さ、前記第２金属膜の厚さ及び前記第２電極の厚さの和をＤ３としたとき、式（３）で表されるα３の値が１２×１０－６Ｋ－１以下であり、
前記熱処理を行う工程の後に、前記第１電極、前記第１金属膜、前記第１導電性金属酸化物膜、前記強誘電体膜、前記第２導電性金属酸化物膜、前記第２金属膜及び前記第２電極をエッチングする工程を有する付記９に記載の半導体記憶装置の製造方法。
α３＝α１ＥＡ×ｄ１ＥＡ／Ｄ３＋α１ＭＡ×ｄ１ＭＡ／Ｄ３＋αＦＡ×ｄＦＡ／Ｄ３＋α２ＭＡ×ｄ２ＭＡ／Ｄ３＋α２ＥＡ×ｄ２ＥＡ／Ｄ３ ・・・（３）
（付記１１）
前記積層体において、前記第１電極の熱膨張係数をα１ＥＡ、前記第１電極の厚さをｄ１ＥＡ、前記第１金属膜の熱膨張係数をα１ＭＡ、前記第１金属膜の厚さをｄ１ＭＡ、前記強誘電体膜の熱膨張係数をαＦＡ、前記強誘電体膜の厚さをｄＦＡ、前記第１電極の厚さ、前記第１金属膜の厚さ及び前記強誘電体膜の厚さの和をＤ４としたとき、式（４）で表されるα４の値が１２×１０－６Ｋ－１以下であり、
前記熱処理を行う工程の前に、前記第２金属膜及び前記第２電極をエッチングする工程を有し、
前記熱処理を行う工程の後に、前記第１電極、前記第１金属膜及び前記第１導電性金属酸化物膜、前記強誘電体膜をエッチングする工程を有する付記９に記載の半導体記憶装置の製造方法。
α４＝α１ＥＡ×ｄ１ＥＡ／Ｄ４＋α１ＭＡ×ｄ１ＭＡ／Ｄ４＋αＦＡ×ｄＦＡ／Ｄ４・・・（４）
トランジスタと、
前記トランジスタに接続された強誘電体キャパシタと、
を有し、
前記強誘電体キャパシタは、
前記トランジスタに接続された第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた酸化ハフニウム系の強誘電体膜と、
前記第１電極と前記強誘電体膜との間に設けられ、第１金属元素を含む第１金属膜と、
前記第１金属膜と前記強誘電体膜との間に設けられ、前記第１金属元素の酸化物を含む第１導電性金属酸化物膜と、
前記第２電極と前記強誘電体膜との間に設けられ、第２金属元素を含む第２金属膜と、
前記第２金属膜と前記強誘電体膜との間に設けられ、前記第２金属元素の酸化物を含む第２導電性金属酸化物膜と、
を有する半導体記憶装置。
（付記２）
前記第１電極の熱膨張係数をα１Ｅ、前記第１電極の厚さをｄ１Ｅ、前記第１金属膜の熱膨張係数をα１Ｍ、前記第１金属膜の厚さをｄ１Ｍ、前記強誘電体膜の熱膨張係数をαＦ、前記強誘電体膜の厚さをｄＦ、前記第２金属膜の熱膨張係数をα２Ｍ、前記第２金属膜の厚さをｄ２Ｍ、前記第２電極の熱膨張係数をα２Ｅ、前記第２電極の厚さをｄ２Ｅ、前記第１電極の厚さ、前記第１金属膜の厚さ、前記強誘電体膜の厚さ、前記第２金属膜の厚さ及び前記第２電極の厚さの和をＤ１としたとき、式（１）で表されるα１の値が１２×１０－６Ｋ－１以下である付記１に記載の半導体記憶装置。
α１＝α１Ｅ×ｄ１Ｅ／Ｄ１＋α１Ｍ×ｄ１Ｍ／Ｄ１＋αＦ×ｄＦ／Ｄ１＋α２Ｍ×ｄ２Ｍ／Ｄ１＋α２Ｅ×ｄ２Ｅ／Ｄ１ ・・・（１）
（付記３）
前記第１電極の熱膨張係数をα１Ｅ、前記第１電極の厚さをｄ１Ｅ、前記第１金属膜の熱膨張係数をα１Ｍ、前記第１金属膜の厚さをｄ１Ｍ、前記強誘電体膜の熱膨張係数をαＦ、前記強誘電体膜の厚さをｄＦ、前記第１電極の厚さ、前記第１金属膜の厚さ及び前記強誘電体膜の厚さの和をＤ２としたとき、式（２）で表されるα２の値が１２×１０－６Ｋ－１以下である付記１に記載の半導体記憶装置。
α２＝α１Ｅ×ｄ１Ｅ／Ｄ２＋α１Ｍ×ｄ１Ｍ／Ｄ２＋αＦ×ｄＦ／Ｄ２・・・（２）
（付記４）
前記強誘電体膜は、ジルコニウム若しくはシリコン又はこれらの両方が添加された酸化ハフニウム膜である付記１乃至３のいずれか１項に記載の半導体記憶装置。
（付記５）
前記第１電極及び前記第２電極は、窒化チタン膜、窒化タンタル膜若しくはタングステン膜又はこれらの任意の組み合わせを含む付記４に記載の半導体記憶装置。
（付記６）
前記第１金属元素及び前記第２金属元素は、イリジウム、ルテニウム若しくは白金又はこれらの任意の組み合わせである付記５に記載の半導体記憶装置。
（付記７）
前記第１金属膜及び前記第２金属膜の厚さは、５ｎｍ～１００ｎｍである付記１乃至６のいずれか１項に記載の半導体記憶装置。
（付記８）
前記第１電極及び前記第２電極において、酸素濃度の最大値は最小値の１．２倍以下である付記１乃至７のいずれか１項に記載の半導体記憶装置。
（付記９）
トランジスタを形成する工程と、
前記トランジスタに接続された強誘電体キャパシタを形成する工程と、
を有し、
前記強誘電体キャパシタを形成する工程は、
前記トランジスタに接続された第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた酸化ハフニウム系の強誘電体膜と、前記第１電極と前記強誘電体膜との間に設けられ、第１金属元素を含む第１金属膜と、前記第２電極と前記強誘電体膜との間に設けられ、第２金属元素を含む第２金属膜と、を含む積層体を形成する工程と、
前記積層体の熱処理を行い、前記第１金属膜と前記強誘電体膜との間に前記第１金属元素の酸化物を含む第１導電性金属酸化物膜を形成し、前記第２金属膜と前記強誘電体膜との間に前記第２金属元素の酸化物を含む第２導電性金属酸化物膜を形成する工程と、
を有する半導体記憶装置の製造方法。
（付記１０）
前記積層体において、前記第１電極の熱膨張係数をα１ＥＡ、前記第１電極の厚さをｄ１ＥＡ、前記第１金属膜の熱膨張係数をα１ＭＡ、前記第１金属膜の厚さをｄ１ＭＡ、前記強誘電体膜の熱膨張係数をαＦＡ、前記強誘電体膜の厚さをｄＦＡ、前記第２金属膜の熱膨張係数をα２ＭＡ、前記第２金属膜の厚さをｄ２ＭＡ、前記第２電極の熱膨張係数をα２ＥＡ、前記第２電極の厚さをｄ２ＥＡ、前記第１電極の厚さ、前記第１金属膜の厚さ、前記強誘電体膜の厚さ、前記第２金属膜の厚さ及び前記第２電極の厚さの和をＤ３としたとき、式（３）で表されるα３の値が１２×１０－６Ｋ－１以下であり、
前記熱処理を行う工程の後に、前記第１電極、前記第１金属膜、前記第１導電性金属酸化物膜、前記強誘電体膜、前記第２導電性金属酸化物膜、前記第２金属膜及び前記第２電極をエッチングする工程を有する付記９に記載の半導体記憶装置の製造方法。
α３＝α１ＥＡ×ｄ１ＥＡ／Ｄ３＋α１ＭＡ×ｄ１ＭＡ／Ｄ３＋αＦＡ×ｄＦＡ／Ｄ３＋α２ＭＡ×ｄ２ＭＡ／Ｄ３＋α２ＥＡ×ｄ２ＥＡ／Ｄ３ ・・・（３）
（付記１１）
前記積層体において、前記第１電極の熱膨張係数をα１ＥＡ、前記第１電極の厚さをｄ１ＥＡ、前記第１金属膜の熱膨張係数をα１ＭＡ、前記第１金属膜の厚さをｄ１ＭＡ、前記強誘電体膜の熱膨張係数をαＦＡ、前記強誘電体膜の厚さをｄＦＡ、前記第１電極の厚さ、前記第１金属膜の厚さ及び前記強誘電体膜の厚さの和をＤ４としたとき、式（４）で表されるα４の値が１２×１０－６Ｋ－１以下であり、
前記熱処理を行う工程の前に、前記第２金属膜及び前記第２電極をエッチングする工程を有し、
前記熱処理を行う工程の後に、前記第１電極、前記第１金属膜及び前記第１導電性金属酸化物膜、前記強誘電体膜をエッチングする工程を有する付記９に記載の半導体記憶装置の製造方法。
α４＝α１ＥＡ×ｄ１ＥＡ／Ｄ４＋α１ＭＡ×ｄ１ＭＡ／Ｄ４＋αＦＡ×ｄＦＡ／Ｄ４・・・（４）
【符号の説明】
【0065】
１：半導体基板
４１、４１Ａ：下部電極
４２、４２Ａ：下部金属膜
４３、４３Ａ：下部導電性金属酸化物膜
４４、４４Ａ：強誘電体膜
４５、４５Ａ：上部導電性金属酸化物膜
４６、４６Ａ：上部金属膜
４７、４７Ａ：上部電極
４８、４９：保護膜
１００：半導体記憶装置
４１、４１Ａ：下部電極
４２、４２Ａ：下部金属膜
４３、４３Ａ：下部導電性金属酸化物膜
４４、４４Ａ：強誘電体膜
４５、４５Ａ：上部導電性金属酸化物膜
４６、４６Ａ：上部金属膜
４７、４７Ａ：上部電極
４８、４９：保護膜
１００：半導体記憶装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】