知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024151562
(43)【公開日】2024-10-25
(54)【発明の名称】高周波モジュール
(51)【国際特許分類】
H03F 1/02 20060101AFI20241018BHJP
H03F 1/32 20060101ALI20241018BHJP
H03F 3/68 20060101ALI20241018BHJP
H03F 3/21 20060101ALI20241018BHJP
【ＦＩ】
H03F1/02 188
H03F1/32
H03F3/68 220
H03F3/21
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2023065008
(22)【出願日】2023-04-12
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100189430
【弁理士】
【氏名又は名称】吉川 修一
(74)【代理人】
【識別番号】100190805
【弁理士】
【氏名又は名称】傍島 正朗
(72)【発明者】
【氏名】芦田 哲郎
(72)【発明者】
【氏名】地頭所 浩平
(72)【発明者】
【氏名】小田 倫也
(72)【発明者】
【氏名】今井 翔平
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA21
5J500AA41
5J500AC21
5J500AC81
5J500AF10
5J500AK68
5J500NG01
5J500RG09
(57)【要約】
【課題】高周波出力信号の品質劣化が抑制されたドハティ増幅回路を含む高周波モジュールを提供する。
【解決手段】高周波モジュール１は、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された９０°ハイブリッド回路１１と、キャリアアンプの出力端およびピークアンプの出力端に接続された結合器２０と、９０°ハイブリッド回路１１またはキャリアアンプに入力される高周波信号、および、キャリアアンプのドライブレベルを示す信号Ｓ１に基づいて、ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、キャリアアンプおよびピークアンプは集積回路７１に含まれ、制御回路は集積回路７２に含まれ、集積回路７２は、キャリアアンプおよびピークアンプのうちのピークアンプ側で集積回路７１と隣接配置されている。
【選択図】図４Ａ
【解決手段】高周波モジュール１は、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された９０°ハイブリッド回路１１と、キャリアアンプの出力端およびピークアンプの出力端に接続された結合器２０と、９０°ハイブリッド回路１１またはキャリアアンプに入力される高周波信号、および、キャリアアンプのドライブレベルを示す信号Ｓ１に基づいて、ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、キャリアアンプおよびピークアンプは集積回路７１に含まれ、制御回路は集積回路７２に含まれ、集積回路７２は、キャリアアンプおよびピークアンプのうちのピークアンプ側で集積回路７１と隣接配置されている。
【選択図】図４Ａ
【特許請求の範囲】
【請求項1】
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記分波回路または前記キャリアアンプに入力される高周波信号、および、前記キャリアアンプのドライブレベルを示す信号に基づいて、前記ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第２集積回路は、前記キャリアアンプおよび前記ピークアンプのうちの前記ピークアンプ側で前記第１集積回路と隣接配置されている、
高周波モジュール。
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記分波回路または前記キャリアアンプに入力される高周波信号、および、前記キャリアアンプのドライブレベルを示す信号に基づいて、前記ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第２集積回路は、前記キャリアアンプおよび前記ピークアンプのうちの前記ピークアンプ側で前記第１集積回路と隣接配置されている、
高周波モジュール。
【請求項2】
前記制御回路は、
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを表す信号を出力するよう構成されたドライブレベル検出回路と、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路と、を備える、
請求項１に記載の高周波モジュール。
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを表す信号を出力するよう構成されたドライブレベル検出回路と、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路と、を備える、
請求項１に記載の高周波モジュール。
【請求項3】
さらに、モジュール基板を備え、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記第１集積回路は、前記ピークアンプのバイアス回路に接続された第１外部接続端子を有し、
前記第２集積回路は、前記ピークバイアス制御回路に接続された第２外部接続端子を有し、
前記第１集積回路および前記第２集積回路のそれぞれは、前記モジュール基板の平面視において矩形形状を有し、
前記モジュール基板の平面視において、前記第１外部接続端子と前記第２外部接続端子とを結ぶ仮想直線は、最近接で対向している前記第１集積回路および前記第２集積回路の外辺と垂直である、
請求項２に記載の高周波モジュール。
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記第１集積回路は、前記ピークアンプのバイアス回路に接続された第１外部接続端子を有し、
前記第２集積回路は、前記ピークバイアス制御回路に接続された第２外部接続端子を有し、
前記第１集積回路および前記第２集積回路のそれぞれは、前記モジュール基板の平面視において矩形形状を有し、
前記モジュール基板の平面視において、前記第１外部接続端子と前記第２外部接続端子とを結ぶ仮想直線は、最近接で対向している前記第１集積回路および前記第２集積回路の外辺と垂直である、
請求項２に記載の高周波モジュール。
【請求項4】
前記第１外部接続端子と前記第２外部接続端子とを接続する第１配線は、直線形状であり、前記モジュール基板に形成されている、
請求項３に記載の高周波モジュール。
請求項３に記載の高周波モジュール。
【請求項5】
前記ドライブレベル検出回路と前記ピークバイアス制御回路とは、前記第２集積回路内で隣接配置される、
請求項３に記載の高周波モジュール。
請求項３に記載の高周波モジュール。
【請求項6】
さらに、
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを表す信号を出力するよう構成されたドライブレベル検出回路を備え、
前記制御回路は、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路を備える、
請求項１に記載の高周波モジュール。
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを表す信号を出力するよう構成されたドライブレベル検出回路を備え、
前記制御回路は、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路を備える、
請求項１に記載の高周波モジュール。
【請求項7】
さらに、モジュール基板を備え、
前記第１集積回路は、前記ドライブレベル検出回路を含み、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板の平面視において、前記ドライブレベル検出回路は、前記キャリアアンプと前記第２集積回路との間に配置される、
請求項６に記載の高周波モジュール。
前記第１集積回路は、前記ドライブレベル検出回路を含み、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板の平面視において、前記ドライブレベル検出回路は、前記キャリアアンプと前記第２集積回路との間に配置される、
請求項６に記載の高周波モジュール。
【請求項8】
前記第２集積回路は、前記ピークバイアス制御回路に接続された第３外部接続端子を有し、
前記高周波モジュールに入力される高周波信号は、前記第３外部接続端子を経由して前記分波回路に入力される、
請求項２～７のいずれか１項に記載の高周波モジュール。
前記高周波モジュールに入力される高周波信号は、前記第３外部接続端子を経由して前記分波回路に入力される、
請求項２～７のいずれか１項に記載の高周波モジュール。
【請求項9】
さらに、
前記分波回路の入力端に接続された方向性結合器を備え、
前記第２集積回路は、前記ピークバイアス制御回路および前記方向性結合器に接続された第３外部接続端子を有する、
請求項２～７のいずれか１項に記載の高周波モジュール。
前記分波回路の入力端に接続された方向性結合器を備え、
前記第２集積回路は、前記ピークバイアス制御回路および前記方向性結合器に接続された第３外部接続端子を有する、
請求項２～７のいずれか１項に記載の高周波モジュール。
【請求項10】
さらに、モジュール基板を備え、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板を平面視した場合、前記第２集積回路は、前記キャリアアンプよりも前記ピークアンプにより近く配置されている、
請求項１に記載の高周波モジュール。
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板を平面視した場合、前記第２集積回路は、前記キャリアアンプよりも前記ピークアンプにより近く配置されている、
請求項１に記載の高周波モジュール。
【請求項11】
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、
前記制御回路の第１入力端は、前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプのバイアス回路に接続され、
前記制御回路の出力端は、前記ピークアンプのバイアス回路に接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第２集積回路は、前記キャリアアンプおよび前記ピークアンプのうちの前記ピークアンプ側で前記第１集積回路と隣接配置されている、
高周波モジュール。
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、
前記制御回路の第１入力端は、前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプのバイアス回路に接続され、
前記制御回路の出力端は、前記ピークアンプのバイアス回路に接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第２集積回路は、前記キャリアアンプおよび前記ピークアンプのうちの前記ピークアンプ側で前記第１集積回路と隣接配置されている、
高周波モジュール。
【請求項12】
さらに、モジュール基板を備え、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板を平面視した場合、前記第２集積回路は、前記キャリアアンプよりも前記ピークアンプにより近く配置されている、
請求項１１に記載の高周波モジュール。
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板を平面視した場合、前記第２集積回路は、前記キャリアアンプよりも前記ピークアンプにより近く配置されている、
請求項１１に記載の高周波モジュール。
【請求項13】
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
制御回路と、を備え、
前記制御回路の第１入力端は、前記分波回路の入力端または前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプの出力端に接続され、
前記制御回路の出力端は、前記ピークアンプに接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第２集積回路は、前記キャリアアンプおよび前記ピークアンプのうちの前記ピークアンプ側で前記第１集積回路と隣接配置されている、
高周波モジュール。
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
制御回路と、を備え、
前記制御回路の第１入力端は、前記分波回路の入力端または前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプの出力端に接続され、
前記制御回路の出力端は、前記ピークアンプに接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第２集積回路は、前記キャリアアンプおよび前記ピークアンプのうちの前記ピークアンプ側で前記第１集積回路と隣接配置されている、
高周波モジュール。
【請求項14】
さらに、モジュール基板を備え、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板を平面視した場合、前記第２集積回路は、前記キャリアアンプよりも前記ピークアンプにより近く配置されている、
請求項１３に記載の高周波モジュール。
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板を平面視した場合、前記第２集積回路は、前記キャリアアンプよりも前記ピークアンプにより近く配置されている、
請求項１３に記載の高周波モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、高周波モジュールに関する。
【背景技術】
【0002】
高効率な電力増幅回路として、ドハティ（Doherty）増幅回路が知られている。ドハティ増幅回路は、一般的に、入力信号の電力レベルにかかわらず動作するキャリアアンプと、高周波入力信号の電力レベルが小さい場合はオフとなり、大きい場合にオンとなるピークアンプとが並列に接続された構成である。上記構成では、高周波入力信号の電力レベルが大きい場合、キャリアアンプが飽和出力電力レベルで飽和を維持しながら動作する。これにより、ドハティ増幅回路は、通常の電力増幅回路に比べて効率を向上させることができる。
【0003】
特許文献１に記載の技術は、キャリアアンプの飽和をキャリアアンプのバイアス回路を介して検出し、検出信号に応じてピークアンプのバイアス回路を制御するものである。特許文献２に記載の技術は、キャリアアンプの飽和をキャリアアンプの出力信号によって検出し、検出信号に応じてピークアンプのバイアス回路を制御するものである。特許文献３に記載の技術は、ドハティ増幅回路に入力される高周波入力信号レベルまたはキャリアアンプに入力される高周波入力信号レベルに応じて、ピークアンプのバイアス回路を制御するものである。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許出願公開第２０１６／０２４１２０９号明細書
【特許文献2】米国特許出願公開第２０２０／００２８４７２号明細書
【特許文献3】特開２０１９－４１２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献１および２に記載の技術では、負荷変動に応じてピークアンプのバイアス回路を制御できるが、バイアス信号に応じてピークアンプをオンオフさせるタイミングがずれ、ドハティ増幅回路の高周波出力信号の品質が劣化する場合がある。また、特許文献３記載の技術は、負荷変動に応じたピークアンプのバイアス回路の制御は困難であり、ドハティ増幅回路から出力される高周波出力信号の品質が劣化する場合がある。
【0006】
本発明は、上記課題を解決するためになされたものであって、高周波出力信号の品質劣化が抑制されたドハティ増幅回路を含む高周波モジュールを提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様に係る高周波モジュールは、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された分波回路と、キャリアアンプの出力端およびピークアンプの出力端に接続された合成回路と、分波回路またはキャリアアンプに入力される高周波信号、および、キャリアアンプのドライブレベルを示す信号に基づいて、ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、キャリアアンプおよびピークアンプは、第１集積回路に含まれ、制御回路は、第２集積回路に含まれ、第２集積回路は、キャリアアンプおよびピークアンプのうちのピークアンプ側で第１集積回路と隣接配置されている。
【0008】
また、本発明の一態様に係る高周波モジュールは、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された分波回路と、キャリアアンプの出力端およびピークアンプの出力端に接続された合成回路と、ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、制御回路の第１入力端は、キャリアアンプの入力端に接続され、制御回路の第２入力端は、キャリアアンプのバイアス回路に接続され、制御回路の出力端は、ピークアンプのバイアス回路に接続され、キャリアアンプおよびピークアンプは、第１集積回路に含まれ、制御回路は、第２集積回路に含まれ、第２集積回路は、キャリアアンプおよびピークアンプのうちのピークアンプ側で第１集積回路と隣接配置されている。
【0009】
また、本発明の一態様に係る高周波モジュールは、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された分波回路と、キャリアアンプの出力端およびピークアンプの出力端に接続された合成回路と、制御回路と、を備え、制御回路の第１入力端は、分波回路の入力端またはキャリアアンプの入力端に接続され、制御回路の第２入力端は、キャリアアンプの出力端に接続され、制御回路の出力端は、ピークアンプに接続され、キャリアアンプおよびピークアンプは、第１集積回路に含まれ、制御回路は、第２集積回路に含まれ、第２集積回路は、キャリアアンプおよびピークアンプのうちのピークアンプ側で第１集積回路と隣接配置されている。
【発明の効果】
【0010】
本発明によれば、高周波出力信号の品質劣化が抑制されたドハティ増幅回路を含む高周波モジュールを提供することが可能となる。
【図面の簡単な説明】
【0011】
【図1】実施の形態に係る高周波モジュールの回路構成図である。
【図2】実施の形態に係る高周波モジュールの高周波入力信号とピークバイアス制御回路が出力する制御信号との関係の一例を示す模式図である。
【図3】実施の形態に係るピークバイアス制御回路、ドライブレベル検出回路およびバイアス回路の回路構成図である。
【図4A】実施の形態に係る高周波モジュールの平面図である。
【図4B】実施の形態に係る高周波モジュールの断面図である。
【図5】実施の形態の変形例１に係る高周波モジュールの回路構成図である。
【図6】実施の形態の変形例１に係る高周波モジュールの平面図である。
【図7】実施の形態の変形例２に係る高周波モジュールの平面図である。
【図8】実施の形態の変形例３に係る高周波モジュールの回路構成図である。
【図9】実施の形態の変形例３に係る高周波モジュールの平面図である。
【図10】実施の形態の変形例４に係る高周波モジュールの平面図である。
【図11】実施の形態の変形例５に係る高周波モジュールの回路構成図である。
【図12】実施の形態の変形例６に係る高周波モジュールの回路構成図である。
【図13】実施の形態の変形例６に係る高周波モジュールの平面図である。
【発明を実施するための形態】
【0012】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。
【0013】
なお、各図は、本発明を示すために適宜強調、省略、または比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、および比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡素化される場合がある。
【0014】
以下の各図において、ｘ軸およびｙ軸は、基板の主面と平行な平面上で互いに直交する軸である。具体的には、平面視において基板が矩形状を有する場合、ｘ軸は、基板の第１辺に平行であり、ｙ軸は、基板の第１辺と直交する第２辺に平行である。また、ｚ軸は、基板の主面に垂直な軸であり、その正方向は上方向を示し、その負方向は下方向を示す。
【0015】
本発明の部品配置において、「基板の平面視」とは、ｚ軸正側からｘｙ平面に物体を正投影して見ることを意味する。「Ａは平面視においてＢと重なる」とは、ｘｙ平面に正投影されたＡの領域の少なくとも一部が、ｘｙ平面に正投影されたＢの領域の少なくとも一部と重なることを意味する。また、「ＡがＢおよびＣの間に配置される」とは、Ｂ内の任意の点とＣ内の任意の点とを結ぶ複数の線分のうちの少なくとも１つがＡを通ることを意味する。
【0016】
本発明の部品配置において、「部品が基板に配置される」とは、部品が基板の主面上に配置されること、および、部品が基板内に配置されることを含む。「部品が基板の主面上に配置される」とは、部品が基板の主面に接触して配置されることに加えて、部品が主面と接触せずに当該主面の上方に配置されること（例えば、部品が主面と接触して配置された他の部品上に積層されること）を含む。また、「部品が基板の主面上に配置される」は、主面に形成された凹部に部品が配置されることを含んでもよい。「部品が基板内に配置される」とは、部品がモジュール基板内にカプセル化されることに加えて、部品の全部が基板の両主面の間に配置されているが部品の一部が基板に覆われていないこと、および、部品の一部のみが基板内に配置されていることを含む。
【0017】
本開示の回路構成において、「接続される」とは、接続端子および／または配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。「ＡおよびＢの間に接続される」とは、ＡおよびＢの間でＡおよびＢの両方に接続されることを意味する。
【0018】
また、本開示において、「部品（素子）Ａが経路Ｂに直列配置される」とは、部品（素子）Ａの信号入力端および信号出力端の双方が、経路Ｂを構成する配線、電極、または端子に接続されていることを意味する。
【0019】
また、本発明の部品配置において、「ＡがＢに隣接配置される」とは、ＡとＢとが近接配置されていることを表し、具体的にはＡがＢと対面する空間に他の回路部品が存在しないことを意味する。言い換えると、「ＡがＢに隣接配置される」とは、ＡのＢに対面する表面上の任意の点から当該表面の法線方向に沿ってＢに到達する複数の線分のいずれもが、ＡおよびＢ以外の回路部品を通らないことを意味する。ここで、回路部品とは、能動素子および／または受動素子を含む部品を意味する。つまり、回路部品には、トランジスタまたはダイオード等を含む能動部品、および、インダクタ、トランスフォーマ、キャパシタまたは抵抗等を含む受動部品が含まれ、端子、コネクタまたは配線等を含む電気機械部品が含まれない。
【0020】
本発明において、「端子」とは、要素内の導体が終了するポイントを意味する。なお、要素間の導体のインピーダンスが十分に低い場合には、端子は、単一のポイントだけでなく、要素間の導体上の任意のポイントまたは導体全体と解釈される。
【0021】
また、「平行」および「垂直」などの要素間の関係性を示す用語、および、「矩形」などの要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の誤差をも含むことを意味する。
【0022】
（実施の形態）
［１ 高周波モジュール１の回路構成］
本実施の形態に係る高周波モジュール１の回路構成について、図１を参照しながら説明する。図１は、実施の形態に係る高周波モジュール１の回路構成図である。
［１ 高周波モジュール１の回路構成］
本実施の形態に係る高周波モジュール１の回路構成について、図１を参照しながら説明する。図１は、実施の形態に係る高周波モジュール１の回路構成図である。
【0023】
なお、図１は、例示的な回路構成であり、高周波モジュール１は、多種多様な回路実装および回路技術のいずれかを使用して実装され得る。したがって、以下に提供される高周波モジュール１の説明は、限定的に解釈されるべきではない。
【0024】
図１に示すように、高周波モジュール１は、キャリアアンプ１２および１３と、ピークアンプ１６および１７と、９０°ハイブリッド回路１１と、結合器２０と、ピークバイアス制御回路２２と、ドライブレベル検出回路２３と、バイアス回路１４、１５、１８および１９と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール１は、ドハティ増幅回路を構成している。
【0025】
なお、ドハティ増幅回路とは、複数の増幅素子をキャリアアンプおよびピークアンプとして用いることで高効率を実現する増幅回路を意味する。キャリアアンプとは、ドハティ型の増幅回路において、高周波入力信号の電力が低くても高くても動作する増幅素子を意味する。ピークアンプとは、ドハティ型の増幅回路において、高周波入力信号の電力が高い場合に主として動作する増幅素子を意味する。したがって、高周波入力信号の電力が低い場合は、高周波入力信号は主としてキャリアアンプで増幅され、高周波入力信号の電力が高い場合には、高周波入力信号はキャリアアンプおよびピークアンプで増幅され合成される。このような動作により、ドハティ型の増幅回路では、低出力電力においてキャリアアンプからみた負荷インピーダンスが増大し、低出力電力における効率が向上する。
【0026】
キャリアアンプ１２は、初段（ドライブ段）に配置されたキャリアアンプであり、キャリアアンプ１２に入力される高周波入力信号を増幅する。キャリアアンプ１３は、最終段（パワー段）に配置されたキャリアアンプであり、キャリアアンプ１３に入力される高周波入力信号を増幅する。
【0027】
キャリアアンプ１２および１３は、高周波入力信号の全ての電力レベルに対して増幅動作可能なＡ級（またはＡＢ級）増幅回路であり、特に、低出力領域および中出力領域において高効率な増幅動作が可能である。
【0028】
ピークアンプ１６は、初段（ドライブ段）に配置されたピークアンプであり、ピークアンプ１６に入力される高周波入力信号を増幅する。ピークアンプ１７は、最終段（パワー段）に配置されたピークアンプであり、ピークアンプ１７に入力される高周波入力信号を増幅する。
【0029】
ピークアンプ１６および１７は、高周波入力信号の電力レベルが高い領域で増幅動作可能なＣ級増幅回路である。本実施の形態では、ピークアンプ１６および１７には、高周波入力信号の電力レベルが低い領域では、バイアス電圧の供給はされず（オフ状態となり）、高周波入力信号の電力レベルが高い領域では、バイアス電圧が供給される（オン状態となる）。ピークアンプ１６および１７へのバイアス電圧のオンオフのタイミングは、ピークバイアス制御回路２２から出力される制御信号Ｓ２により制御される。
【0030】
なお、ピークアンプ１６および１７が有する増幅トランジスタには、キャリアアンプ１２および１３が有する増幅トランジスタに印加されるバイアス電流よりも小さいバイアス電圧が印加されていてもよい。これによれば、ピークアンプ１６および１７に入力される信号の電力レベルが高くなるほど、出力インピーダンスが低くなる。これにより、ピークアンプ１６および１７は、高出力領域において低歪の増幅動作が可能である。
【0031】
なお、上記ドハティ増幅回路の段数は２段としたが、本開示はこれに限定されない。ドハティ増幅回路の段数は、１段であってもよいし、３段以上であってもよい。
【0032】
９０°ハイブリッド回路１１は、分波回路の一例であり、キャリアアンプ１２の入力端およびピークアンプ１６の入力端に接続される。９０°ハイブリッド回路１１は、高周波信号ＲＦ１を、互いに位相が略９０°異なる高周波信号ＲＦ２およびＲＦ５に分波し、高周波信号ＲＦ２をキャリアアンプ１２に出力し、高周波信号ＲＦ５をピークアンプ１６に出力する。なお、「略９０°」とは、９０°の位相のみではなく、９０°±４５°の位相をも含むものとする。
【0033】
なお、９０°ハイブリッド回路１１の入力側に、プリアンプが配置されていてもよい。
【0034】
高周波信号ＲＦ５の位相は、例えば高周波信号ＲＦ２より９０°遅れる。また例えば、高周波信号ＲＦ２の電力と高周波信号ＲＦ５の電力とは等しい。
【0035】
バイアス回路１４は、キャリアアンプ１２にバイアス電圧（およびバイアス電流）を供給する。バイアス回路１５は、キャリアアンプ１３にバイアス電圧（およびバイアス電流）を供給する。キャリアアンプ１２は、高周波信号ＲＦ２を増幅し、増幅された高周波信号ＲＦ３をキャリアアンプ１３に出力する。キャリアアンプ１３は、高周波信号ＲＦ３を増幅し、増幅された高周波信号ＲＦ４を結合器２０に出力する。
【0036】
バイアス回路１８は、ピークバイアス制御回路２２から出力される制御信号Ｓ２に基づいて、ピークアンプ１６にバイアス電圧（およびバイアス電流）を供給する。バイアス回路１９は、ピークバイアス制御回路２２から出力される制御信号Ｓ２に基づいて、ピークアンプ１７にバイアス電圧（およびバイアス電流）を供給する。ピークアンプ１６は、高周波信号ＲＦ５を増幅し、増幅された高周波信号ＲＦ６をピークアンプ１７に出力する。ピークアンプ１７は、高周波信号ＲＦ６を増幅し、増幅された高周波信号ＲＦ７を結合器２０に出力する。
【0037】
結合器２０は、合成回路の一例であり、キャリアアンプ１３の出力端およびピークアンプ１７の出力端に接続され、高周波信号ＲＦ４と高周波信号ＲＦ７とを合成する。高周波信号ＲＦ４と高周波信号ＲＦ７とを電流合成する場合には、結合器２０は、例えば、キャリアアンプ１３と高周波出力端子１０２との間に接続された位相シフタを有する。上記位相シフタは、キャリアアンプ１３の高周波信号ＲＦ４を９０°遅らせる。また、高周波信号ＲＦ４と高周波信号ＲＦ７とを電圧合成する場合には、結合器２０は、例えば、ピークアンプ１７と高周波出力端子１０２との間に接続された位相シフタと、当該位相シフタおよびキャリアアンプ１３の出力端に接続されたトランスフォーマと、を有する。上記移シフタは、ピークアンプ１７の高周波信号ＲＦ７を９０°遅らせる。上記トランスフォーマは、例えば、一次側コイルの両端が上記位相シフタおよびキャリアアンプ１３の出力端にそれぞれ接続され、二次側コイルの両端が高周波出力端子１０２およびグランドにそれぞれ接続される。
【0038】
ドライブレベル検出回路２３は、キャリアアンプ１３の出力端に接続され、キャリアアンプ１３が出力する高周波信号ＲＦ４に基づいて、キャリアアンプ１３のドライブレベルを示す信号Ｓ１を、ピークバイアス制御回路２２に出力するよう構成される。これにより、ドライブレベル検出回路２３は、例えば、高周波信号ＲＦ４の電圧振幅（または電流振幅）の瞬時最小値を検出する。瞬時最小値が小さいほど、高周波信号ＲＦ４の電力（振幅）は大きいと判断される。
【0039】
なお、ドライブレベル検出回路２３は、キャリアアンプ１３の出力端に代えてバイアス回路１５に接続され、キャリアアンプ１３のドライブレベルを示す信号Ｓ１を、ピークバイアス制御回路２２に出力するよう構成されてもよい。
【0040】
また、信号Ｓ１は、キャリアアンプ１３のドライブレベルに相補的に変化する信号（反転信号）であってもよい。
【0041】
ピークバイアス制御回路２２は、制御回路に含まれ、キャリアアンプ１２の入力端とドライブレベル検出回路２３とに接続され、キャリアアンプ１２に入力される高周波信号ＲＦ２、および、キャリアアンプ１３のドライブレベルを示す信号Ｓ１に基づいて、ピークアンプ１６および１７のバイアス電圧の閾値を可変する制御信号Ｓ２をバイアス回路１８および１９に出力するよう構成される。なお、バイアス電圧の閾値とは、ピークアンプ１６および１７が増幅動作を開始するときの高周波モジュール１への高周波入力信号ＲＦｉｎの電力値であり、例えば、ピークアンプ１６および１７へのバイアス電圧の供給を開始する（バイアス電圧を立ち上げる）ときの高周波入力信号ＲＦｉｎの電力値である。
【0042】
なお、ピークバイアス制御回路２２は、キャリアアンプ１２の入力端に代えて９０°ハイブリッド回路１１の入力端に接続されてもよい。この場合、ピークバイアス制御回路２２は、高周波信号ＲＦ１および信号Ｓ１に基づいて、ピークアンプ１６および１７のバイアス電圧の閾値を可変する制御信号Ｓ２をバイアス回路１８および１９に出力するよう構成される。
【0043】
また、制御信号Ｓ２は、バイアス回路１８および１９のうちのバイアス回路１８のみに供給されてもよい。
【0044】
［２ ピークバイアス制御回路２２のバイアス制御］
図２は、実施の形態に係る高周波モジュール１の高周波入力信号ＲＦｉｎとピークバイアス制御回路２２が出力する制御信号Ｓ２との関係の一例を示す模式図である。同図において、横軸は高周波入力信号ＲＦｉｎの電力を表し、縦軸はピークバイアス制御回路２２が出力する制御信号Ｓ２の強度（電圧）を表す。
図２は、実施の形態に係る高周波モジュール１の高周波入力信号ＲＦｉｎとピークバイアス制御回路２２が出力する制御信号Ｓ２との関係の一例を示す模式図である。同図において、横軸は高周波入力信号ＲＦｉｎの電力を表し、縦軸はピークバイアス制御回路２２が出力する制御信号Ｓ２の強度（電圧）を表す。
【0045】
ピークバイアス制御回路２２は、信号Ｓ１に応じて、制御信号Ｓ２の立ち上がり点を異ならせる。波形３１は、キャリアアンプ１３のドライブレベルが相対的に低い（瞬時最小値が相対的に大きい）場合の、高周波入力信号ＲＦｉｎの電力と制御信号Ｓ２の強度との関係を示す。波形３２は、キャリアアンプ１３のドライブレベルが相対的に中間の（瞬時最小値が相対的に中間の）場合の、高周波入力信号ＲＦｉｎの電力と制御信号Ｓ２の強度との関係を示す。波形３３は、キャリアアンプ１３のドライブレベルが相対的に高い（瞬時最小値が相対的に小さい）場合の、高周波入力信号ＲＦｉｎの電力と制御信号Ｓ２の強度との関係を示す。
【0046】
なお、本実施の形態では、制御信号Ｓ２の強度（電圧）が相対的に低い場合には、バイアス回路１８および１９から出力されるバイアス電圧は相対的に小さく、制御信号Ｓ２の強度（電圧）が相対的に高い場合には、バイアス回路１８および１９から出力されるバイアス電圧は相対的に大きいことを意味する。
【0047】
ピークバイアス制御回路２２は、キャリアアンプ１３のドライブレベルが相対的に低い（瞬時最小値が相対的に大きい）場合、波形３１に示すように、高周波入力信号ＲＦｉｎの電力が閾値Ａになると、制御信号Ｓ２を立ち上げる。これに対応させて、バイアス回路１８および１９は、例えば、高周波入力信号ＲＦｉｎの電力が閾値Ａ以上の範囲では、高周波入力信号ＲＦｉｎの電力が大きいほどバイアス電圧を大きくする。
【0048】
また、ピークバイアス制御回路２２は、キャリアアンプ１３のドライブレベルが相対的に中間の（瞬時最小値が相対的に中間の）場合、波形３２に示すように、高周波入力信号ＲＦｉｎの電力が閾値Ｂ（Ｂ＜Ａ）になると、制御信号Ｓ２を立ち上げる。これに対応させて、バイアス回路１８および１９は、例えば、高周波入力信号ＲＦｉｎの電力が閾値Ｂ以上の範囲では、高周波入力信号ＲＦｉｎの電力が大きいほどバイアス電圧を大きくする。
【0049】
また、ピークバイアス制御回路２２は、キャリアアンプ１３のドライブレベルが相対的に高い（瞬時最小値が相対的に小さい）場合、波形３３に示すように、高周波入力信号ＲＦｉｎの電力が閾値Ｃ（Ｃ＜Ｂ）になると、制御信号Ｓ２を立ち上げる。これに対応させて、バイアス回路１８および１９は、例えば、高周波入力信号ＲＦｉｎの電力が閾値Ｃ以上の範囲では、高周波入力信号ＲＦｉｎが大きいほどバイアス電圧を大きくする。
【0050】
つまり、ピークバイアス制御回路２２は、高周波信号ＲＦ２（または高周波入力信号ＲＦｉｎ）、および、キャリアアンプ１３のドライブレベルを示す信号Ｓ１に基づいて、ピークアンプ１６および／またはピークアンプ１７のバイアス電圧の閾値を可変するように構成されている。
【0051】
例えば、ピークバイアス制御回路２２は、大きな電力の高周波入力信号ＲＦｉｎが入力された場合に、制御信号Ｓ２をバイアス回路１８および１９に出力することにより、バイアス回路１８および１９から所定のバイアス電圧を出力させることで、ピークアンプ１６および１７を起動させる。これにより、キャリアアンプ１２および１３が飽和することを抑制できる。
【0052】
本実施の形態に係るピークバイアス制御回路２２は、高周波入力信号ＲＦｉｎを検知することでバイアス電圧をフィードフォワード制御するので、キャリアアンプの飽和を検知する従来の構成と比べて、格段に高速に応答できる。したがって、ピークバイアス制御回路２２は、高周波入力信号ＲＦｉｎの電力が短時間で上昇した場合であっても、即座に応答して、バイアス回路１８および１９からバイアス電圧を供給することでピークアンプ１６および１７を高速に起動させることができ、また、キャリアアンプ１２および１３を瞬間的にも飽和させることを抑制できる。
【0053】
ただし、温度およびその他の周辺環境が変化した場合（例えば、負荷インピーダンスの変動、または、極低温でキャリアアンプ１２および１３の利得が上昇した場合等）では、キャリアアンプ１２および１３が、高周波入力信号ＲＦｉｎの電力が小さくても飽和してしまう場合があり得る。
【0054】
これに対して、本実施の形態に係るピークバイアス制御回路２２は、上記のような場合にも対応できるように、キャリアアンプ１２および１３のドライブレベルを表す信号Ｓ１を検知することでバイアス電圧をフィードバック制御するので、キャリアアンプ１２および１３が飽和に近い場合には、高周波入力信号ＲＦｉｎの電力が小さくてもピークアンプ１６および１７を起動させることが可能である。
【0055】
つまり、ピークバイアス制御回路２２は、高周波信号ＲＦ２（または高周波入力信号ＲＦｉｎ）ならびに信号Ｓ１に基づいて、ピークアンプ１６および１７のバイアス電圧の閾値（Ａ、Ｂ、Ｃ）を可変するように構成される。
【0056】
これによれば、本実施の形態に係るピークバイアス制御回路２２は、高周波信号ＲＦ２（または高周波入力信号ＲＦｉｎ）を検知するので、キャリアアンプ１２および１３のドライブレベルを検知するのに時間を要したとしても、キャリアアンプ１２および１３を飽和させることなく、バイアス回路１８および１９から所定のバイアス電圧を供給することでピークアンプ１６および１７を起動させることができる。これにより、上記ドハティ増幅回路を含む高周波モジュール１では、高周波出力信号の品質劣化を抑制することが可能となる。
【0057】
［３ ピークバイアス制御回路、ドライブレベル検出回路およびバイアス回路の回路構成例］
次に、本実施の形態に係るピークバイアス制御回路２２、ドライブレベル検出回路２３、バイアス回路１８および１９の回路構成について説明する。図３は、実施の形態に係るピークバイアス制御回路２２、ドライブレベル検出回路２３、バイアス回路１８および１９の回路構成図である。同図には、ピークバイアス制御回路２２、ドライブレベル検出回路２３、バイアス回路１８および１９のほか、定電流回路４１Ａ、ローパスフィルタ４２および４３が示されている。なお、定電流回路４１Ａ、ローパスフィルタ４２および４３はなくてもよい。
次に、本実施の形態に係るピークバイアス制御回路２２、ドライブレベル検出回路２３、バイアス回路１８および１９の回路構成について説明する。図３は、実施の形態に係るピークバイアス制御回路２２、ドライブレベル検出回路２３、バイアス回路１８および１９の回路構成図である。同図には、ピークバイアス制御回路２２、ドライブレベル検出回路２３、バイアス回路１８および１９のほか、定電流回路４１Ａ、ローパスフィルタ４２および４３が示されている。なお、定電流回路４１Ａ、ローパスフィルタ４２および４３はなくてもよい。
【0058】
ピークバイアス制御回路２２は、トランジスタＱＤＥ１及およびＱＤＥ２と、抵抗ＲＤＥＥ１およびＲＤＥＥ２と、を含む。
【0059】
なお、本開示では、各トランジスタは、バイポーラトランジスタとするが、各トランジスタはこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）が例示されるが、本開示はこれに限定されない。トランジスタは、例えば、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であってもよい。また、トランジスタは、複数の単位トランジスタを電気的に並列接続した、マルチフィンガートランジスタであってもよい。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。
【0060】
トランジスタＱＤＥ１のコレクタは、電源（Ｖｃｃ）に電気的に接続されている。トランジスタＱＤＥ１のエミッタは、抵抗ＲＤＥＥ１の一端に電気的に接続されている。トランジスタＱＤＥ１および抵抗ＲＤＥＥ１は、エミッタフォロワ回路２２ａを構成する。
【0061】
なお、ピークバイアス制御回路２２は、エミッタフォロワ回路２２ａに代えて、ソースフォロワ回路を含んでもよい。
【0062】
トランジスタＱＤＥ２のコレクタは、電源（Ｖｃｃ）に接続されている。トランジスタＱＤＥ２のエミッタは、抵抗ＲＤＥＥ２の一端に接続されている。トランジスタＱＤＥ２および抵抗ＲＤＥＥ２は、エミッタフォロワ回路２２ｂを構成する。
【0063】
なお、ピークバイアス制御回路２２は、エミッタフォロワ回路２２ｂに代えて、ソースフォロワ回路を含んでもよい。
【0064】
抵抗ＲＤＥＥ１の他端と抵抗ＲＤＥＥ２の他端とは接続されている。エミッタフォロワ回路２２ａの出力電流とエミッタフォロワ回路２２ｂの出力電流との和が、ピークバイアス制御回路２２の出力電流Ｉ１となる。
【0065】
抵抗ＲＤＥＢＢ、ＲＤＥＢ１およびＲＤＥＢ２、ならびに、トランジスタＱＤＥ５、ＱＤＥ６およびＱＤＥ７は、トランジスタＱＤＥ１およびＱＤＥ２のベースに、バイアス電圧を与える。
【0066】
抵抗ＲＤＥＢＢの一端と抵抗ＲＤＥＢ１の一端と抵抗ＲＤＥＢ２の一端とは接続されている。
【0067】
抵抗ＲＤＥＢＢの他端は、トランジスタＱＤＥ７のコレクタおよびベースに接続されている。つまり、トランジスタＱＤＥ７はダイオード接続されている。トランジスタＱＤＥ７のエミッタはトランジスタＱＤＥ６のコレクタおよびベースに接続されている。つまり、トランジスタＱＤＥ６はダイオード接続されている。トランジスタＱＤＥ６のエミッタはトランジスタＱＤＥ５のコレクタおよびベースに接続されている。つまり、トランジスタＱＤＥ５はダイオード接続されている。トランジスタＱＤＥ５のエミッタは基準電位に接続されている。基準電位は接地電位が例示されるが、本開示はこれに限定されない。
【0068】
抵抗ＲＤＥＢＢの一端、抵抗ＲＤＥＢ１の一端および抵抗ＲＤＥＢ２の一端には、バイアス電流ＢＩＡＳ１が入力される。抵抗ＲＤＥＢＢ、トランジスタＱＤＥ７、トランジスタＱＤＥ６およびトランジスタＱＤＥ５は、一定の電圧を生じる。この電圧が、抵抗ＲＤＥＢ１を介してトランジスタＱＤＥ１のベースに入力されると共に、抵抗ＲＤＥＢ２を介してトランジスタＱＤＥ２のベースに入力される。
【0069】
トランジスタＱＤＥ３およびＱＤＥ４の各々は、トランジスタＱＤＥ５とカレントミラー接続されている。トランジスタＱＤＥ３のコレクタはトランジスタＱＤＥ１のベースに接続されている。これにより、トランジスタＱＤＥ３は、トランジスタＱＤＥ１のベース電流を調整可能である。トランジスタＱＤＥ４のコレクタはトランジスタＱＤＥ２のベースに接続されている。これにより、トランジスタＱＤＥ４は、トランジスタＱＤＥ２のベース電流を調整可能である。
【0070】
なお、本回路構成例では、トランジスタＱＤＥ１のベースおよびトランジスタＱＤＥ２のベースには、高周波信号ＲＦ２を差動信号に変換した高周波信号ＩＮ１およびＩＮ２が、各々入力される。高周波信号ＩＮ１及びＩＮ２は、例えば、高周波信号ＲＦ２をバランに入力することにより得ることができる。
【0071】
抵抗ＲＤＥＥ１の他端および抵抗ＲＤＥＥ２の他端は、定電流回路４１Ａに接続されている。定電流回路４１Ａは、トランジスタＱＤＥ１１を含む。定電流回路４１Ａは、ピークバイアス制御回路２２の電流バイアス回路である。
【0072】
ドライブレベル検出回路２３は、抵抗ＲＭＯ４と、定電圧源ＶＭＯ１、ＶＭＯ２およびＶＭＯ３と、トランジスタＱＭＯ１およびＱＭＯ２と、コンデンサＣＭＯ１と、を含む。
【0073】
本回路構成例では、キャリアアンプ１３（図１参照）は、差動増幅器であるものとし、一対の差動信号を構成する高周波信号ＲＦ４１およびＲＦ４２を出力するものとする。
【0074】
トランジスタＱＭＯ１のエミッタには高周波信号ＲＦ４１が入力される。トランジスタＱＭＯ１のエミッタは、キャリアアンプ１３内の一方の増幅器の出力端子（出力トランジスタのコレクタまたはドレイン）に接続されることが例示される。
【0075】
トランジスタＱＭＯ２のエミッタには高周波信号ＲＦ４２が入力される。トランジスタＱＭＯ２のエミッタは、キャリアアンプ１３内の他方の増幅器の出力端子（出力トランジスタのコレクタまたはドレイン）に接続されることが例示される。
【0076】
トランジスタＱＭＯ１のベースおよびトランジスタＱＭＯ２のベースは、ノードＮ３に接続されている。トランジスタＱＭＯ１のコレクタおよびトランジスタＱＭＯ２のコレクタは、ノードＮ４に接続されている。
【0077】
定電圧源ＶＭＯ１は、ノードＮ３に電圧を与える。つまり、定電圧源ＶＭＯ１は、トランジスタＱＭＯ１のベースおよびトランジスタＱＭＯ２のベースにバイアスを供給する。
【0078】
抵抗ＲＭＯ４および定電圧源ＶＭＯ２は、ノードＮ４に電圧を与える。つまり、抵抗ＲＭＯ４および定電圧源ＶＭＯ２は、トランジスタＱＭＯ１のコレクタおよびトランジスタＱＭＯ２のコレクタにバイアスを供給する。
【0079】
定電圧源ＶＭＯ３の一端はノードＮ４に接続され、定電圧源ＶＭＯ３の他端はコンデンサＣＭＯ１の一端に接続されている。コンデンサＣＭＯ１の他端は基準電位に接続されている。
【0080】
定電圧源ＶＭＯ３は、信号Ｓ１を他端から出力する。コンデンサＣＭＯ１は、信号Ｓ１の高周波成分をシャントし、平滑化させる。
【0081】
なお、定電圧源ＶＭＯ１およびＶＭＯ２のそれぞれは、抵抗およびトランジスタで構成され、おおよそ一定の電圧を出力できればよい。また、定電圧源ＶＭＯ３は、ダイオード接続されたトランジスタで構成され、おおよそ一定の電圧降下を生じればよい。
【0082】
定電流回路４１Ａは、トランジスタＱＤＥ１１を含む。
【0083】
ローパスフィルタ４３は、抵抗ＲＬＰＦおよびコンデンサＣＬＰＦを含む。抵抗ＲＬＰＦの一端は定電圧源ＶＭＯ３の他端に接続されている。抵抗ＲＬＰＦの他端はコンデンサＣＬＰＦの一端およびトランジスタＱＤＥ１１のベースに接続されている。コンデンサＣＬＰＦの他端は基準電位に接続されている。ローパスフィルタ４３は、信号Ｓ１を低域通過させて、トランジスタＱＤＥ１１のベースに出力する。
【0084】
ローパスフィルタ４２は、コンデンサＣｅｎｖを含む。コンデンサＣｅｎｖの一端は、抵抗ＲＤＥＥ１の他端、抵抗ＲＤＥＥ２の他端およびトランジスタＱＤＥ１１のコレクタに電気的に接続されている。コンデンサＣｅｎｖの他端は基準電位に接続されている。
【0085】
コンデンサＣｅｎｖは、ピークバイアス制御回路２２の出力電流Ｉ１と、トランジスタＱＤＥ１１のコレクタ電流Ｉ２と、の差によって充電または放電される。コンデンサＣｅｎｖの電圧が、制御信号Ｓ２（の電圧）である。コンデンサＣｅｎｖは、制御信号Ｓ２の高周波成分（例えば、キャリア周波数信号成分）を基準電位に終端して除去し、低周波成分だけを通過させる。これにより、コンデンサＣｅｎｖは、後段のバイアス回路１８および１９、ならびに、バイアス供給対象トランジスタ（増幅トランジスタ）に適切にバイアスが掛かるようにできる。
【0086】
バイアス回路１８は、トランジスタＱＤＥ８、ＱＤＥ９およびＱＤＥ１０を含む。なお、バイアス回路１９（図１参照）の回路構成は、バイアス回路１８の回路構成と同様であるので、説明を省略する。
【0087】
トランジスタＱＤＥ９はダイオード接続されている。トランジスタＱＤＥ９のコレクタおよびベースは、コンデンサＣｅｎｖの一端に電気的に接続されている。トランジスタＱＤＥ９のエミッタはトランジスタＱＤＥ８のコレクタおよびベースに接続されている。トランジスタＱＤＥ８はダイオード接続されている。トランジスタＱＤＥ８のエミッタは基準電位に接続されている。トランジスタＱＤＥ９およびＱＤＥ８には、コンデンサＣｅｎｖの電圧に応じた電流が流れる。
【0088】
トランジスタＱＤＥ１０のコレクタは、電源（Ｖｃｃ）に接続されている。トランジスタＱＤＥ１０のベースは、トランジスタＱＤＥ９のコレクタおよびベースに接続されている。トランジスタＱＤＥ１０のエミッタ電圧が、バイアス電圧ＢＩＡＳ１６（ＢＩＡＳ１７）として、ピークアンプ１６（１７）に出力される。
【0089】
以下、ドライブレベル検出回路２３およびピークバイアス制御回路２２の動作について説明する。
【0090】
最終段のキャリアアンプ１３の出力端電圧は、バイアス電圧を中心として高周波信号ＲＦ４の電圧振幅で振動している。キャリアアンプ１３が飽和するとき、高周波信号ＲＦ４の電圧振幅が大きくなってバイアス電圧とほぼ同等となる状況が発生する。このとき、高周波信号ＲＦ４の瞬時最小値が０Ｖに近づく瞬間が発生する。この瞬間は、増幅作用が得られていない瞬間であり、増幅器の飽和という現象に結び付く。本回路構成例では、この飽和の原理を利用し、キャリアアンプ１３のドライブレベルを検知している。
【0091】
具体的には、高周波信号ＲＦ４１およびＲＦ４２の周期の内で、高周波信号ＲＦ４１およびＲＦ４２の電圧が、定電圧源ＶＭＯ１の電圧からトランジスタＱＭＯ１及びＱＭＯ２の閾値電圧分の電圧降下を差し引いた電圧よりも低くなった期間だけ、トランジスタＱＭＯ１およびＱＭＯ２がオン状態となる。
【0092】
キャリアアンプ１３が飽和に対し十分余裕をもって動作しているとき、トランジスタＱＭＯ１およびＱＭＯ２はオン状態になる期間がないので、コレクタ電流が流れない。そのため、抵抗ＲＭＯ４には電流が流れないので、電圧降下を生じない。したがって、信号Ｓ１は、定電圧源ＶＭＯ２の電圧から定電圧源ＶＭＯ３の電圧を差し引いた電圧となる。
【0093】
一方、高周波信号ＲＦ４１およびＲＦ４２の振幅が大きくなると、トランジスタＱＭＯ１およびＱＭＯ２はオン状態になる期間が発生するので、コレクタ電流が流れる。そのため、抵抗ＲＭＯ４には電流が流れるので、電圧降下を生じる。
【0094】
高周波信号ＲＦ４１およびＲＦ４２の振幅が更に大きくなると、トランジスタＱＭＯ１およびＱＭＯ２はオン状態になる期間が長くなるので、より多くのコレクタ電流が流れる。そのため、抵抗ＲＭＯ４には、より多くの電流が流れるので、より大きな電圧降下を生じる。
【0095】
したがって、信号Ｓ１は、キャリアアンプ１３のドライブレベルが高くなるにつれて、高周波信号ＲＦ４１およびＲＦ４２が小信号時の電圧から抵抗ＲＭＯ４での電圧降下分だけ下がった電圧となる。この信号Ｓ１は、キャリアアンプ１３のドライブレベルに相補的に変化する信号（反転信号）とみなすことができる。
【0096】
一方、ピークバイアス制御回路２２において、トランジスタＱＤＥ１は、高周波信号ＩＮ１がトランジスタＱＤＥ１の閾値電圧以上の場合にオン状態になりエミッタ電流を出力する。トランジスタＱＤＥ２は、高周波信号ＩＮ２がトランジスタＱＤＥ２の閾値電圧以上の場合にオン状態になりエミッタ電流を出力する。つまり、高周波信号ＩＮ１及びＩＮ２（高周波信号ＲＦ２）の振幅が大きいほど、ピークバイアス制御回路２２の出力電流は大きくなる。また、高周波信号ＩＮ１及びＩＮ２（高周波信号ＲＦ２）の振幅が小さいほど、ピークバイアス制御回路２２の出力電流は小さくなる。
【0097】
また、ドライブレベル検出回路２３の動作で説明したように、信号Ｓ１は、キャリアアンプ１３のドライブレベルが高くなるにつれて小さくなり、キャリアアンプ１３のドライブレベルが高くなるにつれて大きくなる。
【0098】
つまり、キャリアアンプ１３のドライブレベルが相対的に高い（飽和に近い）ほど、トランジスタＱＤＥ１１のコレクタ電流Ｉ２が小さくなる。また、キャリアアンプ１３のドライブレベルが相対的に低い（増幅率が低減している）ほど、トランジスタＱＤＥ１１のコレクタ電流Ｉ２が大きくなる。
【0099】
以上を総合すると、コンデンサＣｅｎｖの電圧は、キャリアアンプ１３のドライブレベルが相対的に高い（飽和に近い）ほど、高くなりやすくなる。また、コンデンサＣｅｎｖの電圧は、キャリアアンプ１３のドライブレベルが相対的に低い（増幅率が低減している）ほど、高くなりづらくなる。また、コンデンサＣｅｎｖの電圧は、高周波信号ＲＦ２の電力が大きいほど、高くなりやすくなる。また、コンデンサＣｅｎｖの電圧は、高周波信号ＲＦ２の電力が小さいほど、高くなりづらくなる。
【0100】
また、ピークバイアス制御回路２２は、キャリアアンプ１３のドライブレベルが相対的に高い（瞬時最小値が相対的に小さい）場合、高周波入力信号ＲＦｉｎの電力が閾値Ｃになると、制御信号Ｓ２を立ち上げ、キャリアアンプ１３のドライブレベルが相対的に低い（瞬時最小値が相対的に大きい）場合、高周波入力信号ＲＦｉｎの電力が閾値Ｃよりも大きい閾値Ａになると、制御信号Ｓ２を立ち上げる。
【0101】
【0102】
図４Ａは、実施の形態に係る高周波モジュール１の平面図である。図４Ｂは、実施の形態に係る高周波モジュール１の断面図である。図４Ａはｚ軸正側からモジュール基板９０の主面を見た図である。図４Ｂにおける高周波モジュール１の断面は、図４ＡのＩＶＢ－ＩＶＢ線における断面である。
【0103】
なお、図４Ａおよび図４Ｂにおいて、モジュール基板９０に配置された複数の回路部品を接続する配線の一部の図示が省略されている。図４Ａおよび図４Ｂにおいて、複数の回路部品を覆う樹脂部材、および当該樹脂部材の表面を覆うシールド電極層の図示が省略されている。なお、樹脂部材およびシールド電極層はなくてもよい。
【0104】
高周波モジュール１は、図４Ａに示すように、モジュール基板９０と、集積回路７１および７２と、結合器２０と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。集積回路７１および７２は、モジュール基板９０の主面に配置されている。
【0105】
モジュール基板９０は、互いに対向する第１主面および第２主面を有する。モジュール基板９０内および主面上には、グランド電極層などが形成されている。なお、図４Ａにおいて、モジュール基板９０は、平面視において矩形状を有するが、モジュール基板９０の形状は、これに限定されない。
【0106】
モジュール基板９０としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）基板もしくは高温同時焼成セラミックス（ＨＴＣＣ：High Temperature Co-fired Ceramics）基板、部品内蔵基板、再配線層（ＲＤＬ：Redistribution Layer）を有する基板、または、プリント基板等を用いることができるが、これらに限定されない。
【0107】
集積回路７１は、第１集積回路の一例であり、キャリアアンプ１２および１３、ピークアンプ１６および１７、バイアス回路１４、１５、１８および１９、ならびに９０°ハイブリッド回路１１を含む。なお、集積回路７１は、バイアス回路１４、１５、１８および１９、ならびに９０°ハイブリッド回路１１を含まなくてもよい。
【0108】
集積回路７２は、第２集積回路の一例であり、制御回路を含む。なお、本実装例では、制御回路は、ピークバイアス制御回路２２と、ドライブレベル検出回路２３と、を備える。
【0109】
なお、図４Ａにおいて、集積回路７１および７２のそれぞれは、モジュール基板９０の平面視において矩形状を有するが、集積回路７１および７２の形状は、これに限定されない。
【0110】
集積回路７１は、例えば、ＧａＡｓ、ＳｉＧｅおよびＧａＮのうちの少なくとも１つで構成される。なお、集積回路７１は、ＳｉまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いて構成され、具体的にはＳＯＩ（Silicon on Insulator）プロセスにより製造されてもよい。
【0111】
集積回路７２は、例えば、ＳｉまたはＣＭＯＳを用いて構成され、具体的にはＳＯＩプロセスにより製造されてもよい。また、集積回路７２は、集積回路７１と同じ材料形で構成されてもよい。なお、集積回路７１および７２の構成材料は、上記に限定されない。
【0112】
なお、キャリアアンプ１２および１３ならびにピークアンプ１６および１７を含む集積回路７１をＧａＡｓ、ＳｉＧｅまたはＧａＮで構成し、ピークバイアス制御回路２２およびドライブレベル検出回路２３を含む集積回路７２をＳｉまたはＣＭＯＳで構成してもよい。これによれば、集積回路７１によりドハティ増幅回路の増幅性能を向上させ、集積回路７２を低コストかつ汎用的に提供することが可能となる。
【0113】
ここで、図４Ａに示すように、集積回路７２は、キャリアアンプ１２および１３ならびにピークアンプ１６および１７のうちのピークアンプ１６および１７側で集積回路７１と隣接配置されている。
【0114】
言い換えると、集積回路７２は、モジュール基板９０の主面上で、集積回路７１に隣接配置され、モジュール基板９０を平面視した場合、キャリアアンプ１２および１３よりもピークアンプ１６および１７に、より近く配置されている。
【0115】
上記構成によれば、ピークアンプ１６および１７とピークバイアス制御回路２２とを近接配置できるので、ピークアンプ１６（のバイアス回路１８）およびピークアンプ１７（のバイアス回路１９）とピークバイアス制御回路２２とを接続する配線１３１および１３２を短くでき、配線１３１および１３２の寄生容量を低減できる。これにより、配線１３１および１３２を流れる制御信号Ｓ２の劣化を抑制できるので、ピークアンプ１６および１７に供給されるバイアス電圧の閾値を高精度に制御できるため、高周波モジュール１から出力される高周波信号の品質劣化を抑制できる。
【0116】
また、集積回路７１は、集積回路７１の外表面に露出した端子１１１および１１２を有する。端子１１１は、第１外部接続端子の一例であり、ピークアンプ１６のバイアス回路１８および端子１２１に接続される。端子１１２は、第１外部接続端子の一例であり、ピークアンプ１７のバイアス回路１９および端子１２２に接続される。本実施の形態では、端子１１１および１１２は、モジュール基板９０の主面と対面する集積回路７１の裏面に配置されている。
【0117】
集積回路７２は、集積回路７２の外表面に露出した端子１２１および１２２を有する。端子１２１は、第２外部接続端子の一例であり、ピークバイアス制御回路２２および端子１１１に接続される。端子１２２は、第２外部接続端子の一例であり、ピークバイアス制御回路２２および端子１１２に接続される。本実施の形態では、端子１２１および１２２は、モジュール基板９０の主面と対面する集積回路７２の裏面に配置されている。
【0118】
集積回路７１および７２のそれぞれは、モジュール基板９０の平面視において矩形形状を有し、モジュール基板９０の平面視において、端子１１１と端子１２１とを結ぶ仮想直線、および、端子１１２と端子１２２とを結ぶ仮想直線は、それぞれ、最近接で対向している集積回路７１および７２の外辺と垂直となっている。
【0119】
これによれば、端子１１１と端子１２１との距離、および、端子１１２と端子１２２との距離を最短とすることが可能となる。
【0120】
さらに、図４Ａおよび図４Ｂに示すように、端子１１１と端子１２１とを接続する配線１３１（第１配線）、および、端子１１２と端子１２２とを接続する配線１３２（第１配線）は、それぞれ直線形状であり、モジュール基板９０に形成されている。
【0121】
これによれば、配線１３１および１３２のそれぞれを最短とすることが可能となり、配線１３１および１３２を流れる制御信号Ｓ２の劣化を抑制できる。
【0122】
また、図４Ａに示すように、ドライブレベル検出回路２３とピークバイアス制御回路２２とは、集積回路７２内で隣接配置されている。
【0123】
これによれば、ドライブレベル検出回路２３とピークバイアス制御回路２２とを接続する配線を短くできるので、信号Ｓ１を高速かつ低損失で伝送できる。
【0124】
［５ 変形例１に係る高周波モジュール１Ａの回路構成］
図５は、実施の形態の変形例１に係る高周波モジュール１Ａの回路構成図である。本変形例に係る高周波モジュール１Ａは、キャリアアンプ１２、１３ａおよび１３ｂと、ピークアンプ１６、１７ａおよび１７ｂと、９０°ハイブリッド回路１１と、結合器２０Ａと、ピークバイアス制御回路２２Ａと、ドライブレベル検出回路２３Ａと、バイアス回路１４、１５ａ、１５ｂ、１８、１９ａおよび１９ｂと、トランス５１および５２と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール１Ａは、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール１Ａは、実施の形態に係る高周波モジュール１と比較して、最終段（パワー段）のキャリアアンプおよびピークアンプが、それぞれ差動増幅器となっている点が構成として異なる。以下、本変形例に係る高周波モジュール１Ａについて、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
図５は、実施の形態の変形例１に係る高周波モジュール１Ａの回路構成図である。本変形例に係る高周波モジュール１Ａは、キャリアアンプ１２、１３ａおよび１３ｂと、ピークアンプ１６、１７ａおよび１７ｂと、９０°ハイブリッド回路１１と、結合器２０Ａと、ピークバイアス制御回路２２Ａと、ドライブレベル検出回路２３Ａと、バイアス回路１４、１５ａ、１５ｂ、１８、１９ａおよび１９ｂと、トランス５１および５２と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール１Ａは、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール１Ａは、実施の形態に係る高周波モジュール１と比較して、最終段（パワー段）のキャリアアンプおよびピークアンプが、それぞれ差動増幅器となっている点が構成として異なる。以下、本変形例に係る高周波モジュール１Ａについて、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
【0125】
キャリアアンプ１２は、初段（ドライブ段）に配置されたキャリアアンプであり、キャリアアンプ１２に入力される高周波信号ＲＦ２を増幅する。キャリアアンプ１３ａは、第１増幅器の一例であり、最終段（パワー段）に配置されたキャリアアンプである。キャリアアンプ１３ｂは、第２増幅器の一例であり、最終段（パワー段）に配置されたキャリアアンプである。キャリアアンプ１３ａおよび１３ｂは、９０°ハイブリッド回路１１と結合器２０Ａとの間で並列接続され、差動増幅器を構成している。
【0126】
トランス５１は、一次側コイルおよび二次側コイルを有し、一次側コイルの一端に入力された非平衡信号を平衡信号に変換して二次側コイルの両端から出力する。具体的には、一次側コイルの一端がキャリアアンプ１２の出力端に接続され、一次側コイルの他端が基準電位に接続され、二次側コイルの一端がキャリアアンプ１３ａの入力端に接続され、二次側コイルの他端がキャリアアンプ１３ｂの入力端に接続される。
【0127】
キャリアアンプ１３ａの出力端およびキャリアアンプ１３ｂの出力端は結合器２０Ａに接続される。
【0128】
キャリアアンプ１２、１３ａおよび１３ｂは、高周波入力信号の全ての電力レベルに対して増幅動作可能なＡ級（またはＡＢ級）増幅回路であり、特に、低出力領域および中出力領域において高効率な増幅動作が可能である。
【0129】
ピークアンプ１６は、初段（ドライブ段）に配置されたピークアンプであり、ピークアンプ１６に入力される高周波信号ＲＦ５を増幅する。ピークアンプ１７ａおよび１７ｂは、最終段（パワー段）に配置されたピークアンプである。ピークアンプ１７ａおよび１７ｂは、９０°ハイブリッド回路１１と結合器２０Ａとの間で並列接続され、差動増幅器を構成している。
【0130】
トランス５２は、一次側コイルおよび二次側コイルを有し、一次側コイルの一端に入力された非平衡信号を平衡信号に変換して二次側コイルの両端から出力する。具体的には、一次側コイルの一端がピークアンプ１６の出力端に接続され、一次側コイルの他端が基準電位に接続され、二次側コイルの一端がピークアンプ１７ａの入力端に接続され、二次側コイルの他端がピークアンプ１７ｂの入力端に接続される。
【0131】
ピークアンプ１７ａの出力端およびピークアンプ１７ｂの出力端は結合器２０Ａに接続される。
【0132】
ピークアンプ１６、１７ａおよび１７ｂは、高周波入力信号の電力レベルが高い領域で増幅動作可能なＣ級増幅回路である。本変形例では、ピークアンプ１６、１７ａおよび１７ｂには、高周波入力信号の電力レベルが低い領域では、バイアス電圧の供給はされず（オフ状態となり）、高周波入力信号の電力レベルが高い領域では、バイアス電圧が供給される（オン状態となる）。ピークアンプ１６、１７ａおよび１７ｂへのバイアス電圧のオンオフのタイミングは、ピークバイアス制御回路２２Ａから出力される制御信号Ｓ２により制御される。
【0133】
なお、ピークアンプ１６、１７ａおよび１７ｂが有する増幅トランジスタには、キャリアアンプ１２、１３ａおよび１３ｂが有する増幅トランジスタに印加されるバイアス電流よりも小さいバイアス電圧が印加されていてもよい。これによれば、ピークアンプ１６、１７ａおよび１７ｂに入力される信号の電力レベルが高くなるほど、出力インピーダンスが低くなる。これにより、ピークアンプ１６、１７ａおよび１７ｂは、高出力領域において低歪の増幅動作が可能である。
【0134】
なお、上記ドハティ増幅回路の段数は２段としたが、本開示はこれに限定されない。ドハティ増幅回路の段数は、１段であってもよいし、３段以上であってもよい。
【0135】
バイアス回路１４は、キャリアアンプ１２にバイアス電圧（およびバイアス電流）を供給する。バイアス回路１５ａは、キャリアアンプ１３ａにバイアス電圧（およびバイアス電流）を供給する。バイアス回路１５ｂは、キャリアアンプ１３ｂにバイアス電圧（およびバイアス電流）を供給する。
【0136】
キャリアアンプ１２は、高周波信号ＲＦ２を増幅し、増幅された高周波信号ＲＦ３をトランス５１に出力する。トランス５１は、非平衡型の高周波信号ＲＦ３を平衡型の高周波信号に変換する。キャリアアンプ１３ａは、平衡型の高周波信号の一方を増幅し、増幅された高周波信号ＲＦ４１を結合器２０Ａに出力する。キャリアアンプ１３ｂは、平衡型の高周波信号の他方を増幅し、増幅された高周波信号ＲＦ４２を結合器２０Ａに出力する。
【0137】
バイアス回路１８は、ピークバイアス制御回路２２Ａから出力される制御信号Ｓ２に基づいて、ピークアンプ１６にバイアス電圧（およびバイアス電流）を供給する。バイアス回路１９ａは、ピークバイアス制御回路２２Ａから出力される制御信号Ｓ２に基づいて、ピークアンプ１７ａにバイアス電圧（およびバイアス電流）を供給する。バイアス回路１９ｂは、ピークバイアス制御回路２２Ａから出力される制御信号Ｓ２に基づいて、ピークアンプ１７ｂにバイアス電圧（およびバイアス電流）を供給する。
【0138】
ピークアンプ１６は、高周波信号ＲＦ５を増幅し、増幅された高周波信号ＲＦ６をトランス５２に出力する。トランス５２は、非平衡型の高周波信号ＲＦ６を平衡型の高周波信号に変換する。ピークアンプ１７ａは、平衡型の高周波信号の一方を増幅し、増幅された高周波信号ＲＦ７１を結合器２０Ａに出力する。ピークアンプ１７ｂは、平衡型の高周波信号の他方を増幅し、増幅された高周波信号ＲＦ７２を結合器２０Ａに出力する。
【0139】
結合器２０Ａは、合成回路の一例であり、キャリアアンプ１３ａの出力端、キャリアアンプ１３ｂの出力端、ピークアンプ１７ａの出力端、およびピークアンプ１７ｂの出力端に接続され、高周波信号ＲＦ４１、ＲＦ４２、ＲＦ７１およびＲＦ７２を合成する。
【0140】
ドライブレベル検出回路２３Ａは、キャリアアンプ１３ａおよび１３ｂの出力端に接続され、キャリアアンプ１３ａが出力する高周波信号ＲＦ４１およびキャリアアンプ１３ｂが出力する高周波信号ＲＦ４２に基づいて、キャリアアンプ１３ａおよび１３ｂのドライブレベルを示す信号Ｓ１を、ピークバイアス制御回路２２Ａに出力するよう構成される。これにより、ドライブレベル検出回路２３Ａは、例えば、高周波信号ＲＦ４１およびＲＦ４２の電圧振幅（または電流振幅）の瞬時最小値を検出する。瞬時最小値が小さいほど、高周波信号ＲＦ４１およびＲＦ４２の電力（振幅）は大きいと判断される。
【0141】
なお、ドライブレベル検出回路２３Ａは、キャリアアンプ１３ａの出力端に代えてバイアス回路１５ａに接続され、キャリアアンプ１３ｂの出力端に代えてバイアス回路１５ｂに接続され、キャリアアンプ１３ａおよび１３ｂのドライブレベルを示す信号Ｓ１を、ピークバイアス制御回路２２Ａに出力するよう構成されてもよい。
【0142】
また、信号Ｓ１は、キャリアアンプ１３ａおよび１３ｂのドライブレベルに相補的に変化する信号（反転信号）であってもよい。
【0143】
ピークバイアス制御回路２２Ａは、制御回路に含まれ、キャリアアンプ１２の入力端とドライブレベル検出回路２３Ａとに接続され、キャリアアンプ１２に入力される高周波信号ＲＦ２、および、キャリアアンプ１３ａおよび１３ｂのドライブレベルを示す信号Ｓ１に基づいて、ピークアンプ１６、１７ａおよび１７ｂのバイアス電圧の閾値を可変する制御信号Ｓ２をバイアス回路１８、１９ａおよび１９ｂに出力するよう構成される。
【0144】
なお、ピークバイアス制御回路２２Ａは、キャリアアンプ１２の入力端に代えて９０°ハイブリッド回路１１の入力端に接続されてもよい。この場合、ピークバイアス制御回路２２Ａは、高周波信号ＲＦ１および信号Ｓ１に基づいて、ピークアンプ１６、１７ａおよび１７ｂのバイアス電圧の閾値を可変する制御信号Ｓ２をバイアス回路１８、１９ａおよび１９ｂに出力するよう構成される。
【0145】
また、制御信号Ｓ２は、バイアス回路１８、１９ａおよび１９ｂのうちのバイアス回路１８のみに供給されてもよい。
【0146】
ピークバイアス制御回路２２Ａは、図２に示された高周波入力信号ＲＦｉｎと制御信号Ｓ２との関係を示すグラフと同様に、信号Ｓ１に応じて、制御信号Ｓ２の立ち上がり点を異ならせる。つまり、ピークバイアス制御回路２２Ａは、高周波信号ＲＦ２（または高周波入力信号ＲＦｉｎ）、および、キャリアアンプ１３ａおよび１３ｂのドライブレベルを示す信号Ｓ１に基づいて、ピークアンプ１６、１７ａおよび１７ｂのバイアス電圧の閾値（Ａ、Ｂ、Ｃ）を可変するように構成されている。
【0147】
これによれば、本変形例に係るピークバイアス制御回路２２Ａは、高周波信号ＲＦ２（または高周波入力信号ＲＦｉｎ）を検知するので、キャリアアンプ１２、１３ａおよび１３ｂのドライブレベルを検知するのに時間を要したとしても、キャリアアンプ１２、１３ａおよび１３ｂを飽和させることなく、バイアス回路１８、１９ａおよび１９ｂから所定のバイアス電圧を供給することでピークアンプ１６、１７ａおよび１７ｂを起動させることができる。これにより、上記ドハティ増幅回路を含む高周波モジュール１Ａでは、高周波出力信号の品質劣化を抑制することが可能となる。
【0148】
［６ 変形例１に係る高周波モジュール１Ａの実装例］
次に、以上のように構成された高周波モジュール１Ａの実装例を、図６を参照しながら説明する。
次に、以上のように構成された高周波モジュール１Ａの実装例を、図６を参照しながら説明する。
【0149】
【0150】
なお、図６において、モジュール基板９０に配置された複数の回路部品を接続する配線の一部の図示が省略されている。図６において、複数の回路部品を覆う樹脂部材、および当該樹脂部材の表面を覆うシールド電極層の図示が省略されている。なお、樹脂部材およびシールド電極層はなくてもよい。
【0151】
高周波モジュール１Ａは、図６に示すように、モジュール基板９０と、集積回路７１Ａおよび７２Ａと、結合器２０Ａと、高周波入力端子１０１と、高周波出力端子１０２と、を備える。
【0152】
モジュール基板９０は、互いに対向する第１主面および第２主面を有する。モジュール基板９０内および主面上には、グランド電極層などが形成されている。なお、図６において、モジュール基板９０は、平面視において矩形状を有するが、モジュール基板９０の形状は、これに限定されない。
【0153】
集積回路７１Ａは、第１集積回路の一例であり、キャリアアンプ１２、１３ａおよび１３ｂ、ピークアンプ１６、１７ａおよび１７ｂ、バイアス回路１４、１５ａ、１５ｂ、１８、１９ａおよび１９ｂ、ならびに９０°ハイブリッド回路１１を含む。なお、集積回路７１Ａは、バイアス回路１４、１５ａ、１５ｂ、１８、１９ａおよび１９ｂ、ならびに９０°ハイブリッド回路１１を含まなくてもよい。
【0154】
集積回路７２Ａは、第２集積回路の一例であり、制御回路を含む。なお、本実装例では、制御回路は、ピークバイアス制御回路２２Ａと、ドライブレベル検出回路２３Ａと、を備える。
【0155】
なお、図６において、集積回路７１Ａおよび７２Ａのそれぞれは、モジュール基板９０の平面視において矩形状を有するが、集積回路７１Ａおよび７２Ａの形状は、これに限定されない。
【0156】
集積回路７１Ａは、例えば、ＧａＡｓ、ＳｉＧｅおよびＧａＮのうちの少なくとも１つで構成される。なお、集積回路７１Ａは、ＳｉまたはＣＭＯＳを用いて構成され、具体的にはＳＯＩプロセスにより製造されてもよい。
【0157】
集積回路７２Ａは、例えば、ＳｉまたはＣＭＯＳを用いて構成され、具体的にはＳＯＩプロセスにより製造されてもよい。また、集積回路７２Ａは、集積回路７１Ａと同じ材料形で構成されてもよい。なお、集積回路７１Ａおよび７２Ａの構成材料は、上記に限定されない。
【0158】
ここで、図６に示すように、集積回路７２Ａは、キャリアアンプ１２、１３ａおよび１３ｂならびにピークアンプ１６、１７ａおよび１７ｂのうちのピークアンプ１６、１７ａおよび１７ｂ側で集積回路７１Ａと隣接配置されている。
【0159】
言い換えると、集積回路７２Ａは、モジュール基板９０の主面上で、集積回路７１Ａに隣接配置され、モジュール基板９０を平面視した場合、キャリアアンプ１２、１３ａおよび１３ｂよりもピークアンプ１６、１７ａおよび１７ｂに、より近く配置されている。
【0160】
上記構成によれば、ピークアンプ１６、１７ａおよび１７ｂとピークバイアス制御回路２２Ａとを近接配置できるので、ピークアンプ１６（のバイアス回路１８）、ピークアンプ１７ａ（のバイアス回路１９ａ）およびピークアンプ１７ｂ（のバイアス回路１９ｂ）とピークバイアス制御回路２２Ａとを接続する配線１３１および１３２を短くでき、配線１３１および１３２の寄生容量を低減できる。これにより、配線１３１および１３２を流れる制御信号Ｓ２の劣化を抑制できるので、ピークアンプ１６、１７ａおよび１７ｂに供給されるバイアス電圧の閾値を高精度に制御できるため、高周波モジュール１Ａから出力される高周波信号の品質劣化を抑制できる。
【0161】
また、集積回路７１Ａは、集積回路７１Ａの外表面に露出した端子１１１、１１２ａおよび１１２ｂを有する。端子１１１は、第１外部接続端子の一例であり、ピークアンプ１６のバイアス回路１８および端子１２１に接続される。端子１１２ａは、第１外部接続端子の一例であり、ピークアンプ１７ａのバイアス回路１９ａおよび端子１２２に接続される。端子１１２ｂは、第１外部接続端子の一例であり、ピークアンプ１７ｂのバイアス回路１９ｂおよび端子１２２に接続される。本実施の形態では、端子１１１、１１２ａおよび１１２ｂは、モジュール基板９０の主面と対面する集積回路７１Ａの裏面に配置されている。
【0162】
集積回路７２Ａは、集積回路７２Ａの外表面に露出した端子１２１および１２２を有する。端子１２１は、第２外部接続端子の一例であり、ピークバイアス制御回路２２Ａおよび端子１１１に接続される。端子１２２は、第２外部接続端子の一例であり、ピークバイアス制御回路２２Ａ、端子１１２ａおよび１１２ｂに接続される。本実施の形態では、端子１２１および１２２は、モジュール基板９０の主面と対面する集積回路７２Ａの裏面に配置されている。
【0163】
集積回路７１Ａおよび７２Ａのそれぞれは、モジュール基板９０の平面視において矩形形状を有し、モジュール基板９０の平面視において、端子１１１と端子１２１とを結ぶ仮想直線、および、端子１１２ａおよび１１２ｂと端子１２２とを結ぶ仮想直線は、それぞれ、最近接で対向している集積回路７１Ａおよび７２Ａの外辺と垂直となっている。
【0164】
これによれば、端子１１１と端子１２１との距離、および、端子１１２ａおよび１１２ｂと端子１２２との距離を最短とすることが可能となる。
【0165】
さらに、図６に示すように、端子１１１と端子１２１とを接続する配線１３１（第１配線）、および、端子１１２ａおよび１１２ｂと端子１２２とを接続する配線１３２（第１配線）は、それぞれ直線形状であり、モジュール基板９０に形成されている。
【0166】
これによれば、配線１３１および１３２のそれぞれを最短とすることが可能となり、配線１３１および１３２を流れる制御信号Ｓ２の劣化を抑制できる。
【0167】
また、図６に示すように、ドライブレベル検出回路２３Ａとピークバイアス制御回路２２Ａとは、集積回路７２Ａ内で隣接配置されている。
【0168】
これによれば、ドライブレベル検出回路２３Ａとピークバイアス制御回路２２Ａとを接続する配線を短くできるので、信号Ｓ１を高速かつ低損失で伝送できる。
【0169】
【0170】
本変形例に係る高周波モジュール１Ｂは、実施の形態に係る高周波モジュール１と回路構成は同じであり、実装構成のみが異なる。高周波モジュール１Ｂは、図７に示すように、モジュール基板９０と、集積回路７１Ｂおよび７２Ｂと、結合器２０と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。本変形例に係る高周波モジュール１Ｂは、実施の形態に係る高周波モジュール１と比較して、ドライブレベル検出回路２３Ｂが、集積回路７１Ｂに含まれる点が異なる。以下、本変形例に係る高周波モジュール１Ｂについて、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
【0171】
集積回路７１Ｂは、第１集積回路の一例であり、キャリアアンプ１２および１３、ピークアンプ１６および１７、ドライブレベル検出回路２３Ｂ、バイアス回路１４、１５、１８および１９、ならびに９０°ハイブリッド回路１１を含む。なお、集積回路７１Ｂは、バイアス回路１４、１５、１８および１９、ならびに９０°ハイブリッド回路１１を含まなくてもよい。
【0172】
集積回路７２Ｂは、第２集積回路の一例であり、制御回路を含む。なお、本実装例では、制御回路は、ピークバイアス制御回路２２Ｂを備える。
【0173】
ここで、図７に示すように、集積回路７２Ｂは、キャリアアンプ１２および１３ならびにピークアンプ１６および１７のうちのピークアンプ１６および１７側で集積回路７１Ｂと隣接配置されている。
【0174】
言い換えると、集積回路７２Ｂは、モジュール基板９０の主面上で、集積回路７１Ｂに隣接配置され、モジュール基板９０を平面視した場合、キャリアアンプ１２および１３よりもピークアンプ１６および１７に、より近く配置されている。
【0175】
上記構成によれば、ピークアンプ１６および１７とピークバイアス制御回路２２Ｂとを近接配置できるので、ピークアンプ１６（のバイアス回路１８）およびピークアンプ１７（のバイアス回路１９）とピークバイアス制御回路２２Ｂとを接続する配線１３１および１３２を短くでき、配線１３１および１３２の寄生容量を低減できる。これにより、配線１３１および１３２を流れる制御信号Ｓ２の劣化を抑制できるので、ピークアンプ１６および１７に供給されるバイアス電圧の閾値を高精度に制御できるため、高周波モジュール１Ｂから出力される高周波信号の品質劣化を抑制できる。
【0176】
また、集積回路７２Ｂは、集積回路７２Ｂの外表面に露出した端子１２１および１２２を有する。端子１２１は、ピークバイアス制御回路２２Ｂおよびピークアンプ１６のバイアス回路１８に接続される。端子１２２は、ピークバイアス制御回路２２Ｂおよびピークアンプ１７のバイアス回路１９に接続される。本変形例では、端子１２１および１２２は、モジュール基板９０の主面と対面する集積回路７２Ｂの裏面に配置されている。
【0177】
ここで、モジュール基板９０の平面視において、ドライブレベル検出回路２３Ｂは、キャリアアンプ１２および１３と集積回路７２Ｂとの間に配置されている。
【0178】
これによれば、キャリアアンプ１２および１３とドライブレベル検出回路２３Ｂとを接続する配線を短くでき、キャリアアンプ１２および１３の入力側の寄生容量を低減できる。また、ドライブレベル検出回路２３Ｂとピークバイアス制御回路２２Ｂとを接続する配線を短くできるので、信号Ｓ１を高速かつ低損失で伝送できる。
【0179】
［８ 変形例３に係る高周波モジュール１Ｃの回路構成］
図８は、実施の形態の変形例３に係る高周波モジュール１Ｃの回路構成図である。本変形例に係る高周波モジュール１Ｃは、キャリアアンプ１２および１３と、ピークアンプ１６および１７と、９０°ハイブリッド回路１１と、結合器２０と、ピークバイアス制御回路２２と、ドライブレベル検出回路２３と、バイアス回路１４、１５、１８および１９と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール１Ｃは、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール１Ｃは、実施の形態に係る高周波モジュール１と比較して、高周波信号ＲＦ２に代えて高周波入力信号ＲＦｉｎがピークバイアス制御回路２２に入力される点のみが構成として異なる。以下、本変形例に係る高周波モジュール１Ｃについて、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
図８は、実施の形態の変形例３に係る高周波モジュール１Ｃの回路構成図である。本変形例に係る高周波モジュール１Ｃは、キャリアアンプ１２および１３と、ピークアンプ１６および１７と、９０°ハイブリッド回路１１と、結合器２０と、ピークバイアス制御回路２２と、ドライブレベル検出回路２３と、バイアス回路１４、１５、１８および１９と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール１Ｃは、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール１Ｃは、実施の形態に係る高周波モジュール１と比較して、高周波信号ＲＦ２に代えて高周波入力信号ＲＦｉｎがピークバイアス制御回路２２に入力される点のみが構成として異なる。以下、本変形例に係る高周波モジュール１Ｃについて、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
【0180】
ピークバイアス制御回路２２は、制御回路に含まれ、９０°ハイブリッド回路１１の入力端とドライブレベル検出回路２３とに接続され、９０°ハイブリッド回路１１に入力される高周波入力信号ＲＦｉｎ、および、キャリアアンプ１３のドライブレベルを示す信号Ｓ１に基づいて、ピークアンプ１６および１７のバイアス電圧の閾値を可変する制御信号Ｓ２をバイアス回路１８および１９に出力するよう構成される。
【0181】
【0182】
図９に示すように、高周波モジュール１Ｃは、モジュール基板９０と、集積回路７１Ｂおよび７２Ｃと、結合器２０と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。本変形例に係る高周波モジュール１Ｃは、変形例２に係る高周波モジュール１Ｂと比較して、高周波入力端子１０１から９０°ハイブリッド回路１１までの配線レイアウトが異なる。以下、本変形例に係る高周波モジュール１Ｃについて、変形例２に係る高周波モジュール１Ｂと同じ構成については説明を省略し、異なる構成を中心に説明する。
【0183】
集積回路７１Ｂは、第１集積回路の一例であり、キャリアアンプ１２および１３、ピークアンプ１６および１７、ドライブレベル検出回路２３、バイアス回路１４、１５、１８および１９、ならびに９０°ハイブリッド回路１１を含む。なお、集積回路７１Ｂは、バイアス回路１４、１５、１８および１９、ならびに９０°ハイブリッド回路１１を含まなくてもよい。
【0184】
集積回路７２Ｃは、第２集積回路の一例であり、制御回路を含む。なお、本実装例では、制御回路は、ピークバイアス制御回路２２を備える。
【0185】
ここで、図９に示すように、集積回路７２Ｃは、キャリアアンプ１２および１３ならびにピークアンプ１６および１７のうちのピークアンプ１６および１７側で集積回路７１Ｂと隣接配置されている。
【0186】
言い換えると、集積回路７２Ｃは、モジュール基板９０の主面上で、集積回路７１Ｂに隣接配置され、モジュール基板９０を平面視した場合、キャリアアンプ１２および１３よりもピークアンプ１６および１７に、より近く配置されている。
【0187】
上記構成によれば、ピークアンプ１６および１７とピークバイアス制御回路２２とを近接配置できるので、ピークアンプ１６（のバイアス回路１８）およびピークアンプ１７（のバイアス回路１９）とピークバイアス制御回路２２とを接続する配線１３１および１３２を短くでき、配線１３１および１３２の寄生容量を低減できる。これにより、配線１３１および１３２を流れる制御信号Ｓ２の劣化を抑制できるので、ピークアンプ１６および１７に供給されるバイアス電圧の閾値を高精度に制御できるため、高周波モジュール１Ｃから出力される高周波信号の品質劣化を抑制できる。
【0188】
また、集積回路７２Ｃは、集積回路７２Ｃの外表面に露出した端子１２１、１２２および１２３を有する。端子１２１は、ピークバイアス制御回路２２およびピークアンプ１６のバイアス回路１８に接続される。端子１２２は、ピークバイアス制御回路２２およびピークアンプ１７のバイアス回路１９に接続される。端子１２３は、第３外部接続端子の一例であり、ピークバイアス制御回路２２、高周波入力端子１０１、および９０°ハイブリッド回路１１の入力端に接続される。本変形例では、端子１２１、１２２および１２３は、モジュール基板９０の主面と対面する集積回路７２Ｃの裏面に配置されている。
【0189】
上記構成によれば、高周波モジュール１Ｃに入力される高周波入力信号ＲＦｉｎは、端子１２３を経由して９０°ハイブリッド回路１１に入力される。
【0190】
これによれば、高周波入力端子１０１と９０°ハイブリッド回路１１とを接続する主信号配線とピークバイアス制御回路２２とを接続する配線を短くできるので、当該配線および主信号配線の寄生容量を低減できる。よって、高周波モジュール１Ｃに入力される高周波信号および高周波モジュール１Ｃから出力される高周波信号の品質劣化を抑制できる。
【0191】
【0192】
図１０に示すように、高周波モジュール１Ｄは、モジュール基板９０と、集積回路７１Ｂおよび７２Ｄと、結合器２０と、方向性結合器６０と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。本変形例に係る高周波モジュール１Ｄは、変形例３に係る高周波モジュール１Ｃと比較して、高周波入力端子１０１から９０°ハイブリッド回路１１までの配線レイアウトが異なる。以下、本変形例に係る高周波モジュール１Ｄについて、変形例３に係る高周波モジュール１Ｃと同じ構成については説明を省略し、異なる構成を中心に説明する。
【0193】
集積回路７２Ｄは、第２集積回路の一例であり、制御回路を含む。なお、本実装例では、制御回路は、ピークバイアス制御回路２２を備える。
【0194】
ここで、図１０に示すように、集積回路７２Ｄは、キャリアアンプ１２および１３ならびにピークアンプ１６および１７のうちのピークアンプ１６および１７側で集積回路７１Ｂと隣接配置されている。
【0195】
言い換えると、集積回路７２Ｄは、モジュール基板９０の主面上で、集積回路７１Ｂに隣接配置され、モジュール基板９０を平面視した場合、キャリアアンプ１２および１３よりもピークアンプ１６および１７に、より近く配置されている。
【0196】
上記構成によれば、ピークアンプ１６および１７とピークバイアス制御回路２２とを近接配置できるので、ピークアンプ１６（のバイアス回路１８）およびピークアンプ１７（のバイアス回路１９）とピークバイアス制御回路２２とを接続する配線１３１および１３２を短くでき、配線１３１および１３２の寄生容量を低減できる。これにより、配線１３１および１３２を流れる制御信号Ｓ２の劣化を抑制できるので、ピークアンプ１６および１７に供給されるバイアス電圧の閾値を高精度に制御できるため、高周波モジュール１Ｄから出力される高周波信号の品質劣化を抑制できる。
【0197】
方向性結合器６０は、カプラの一例であり、高周波入力端子１０１と９０°ハイブリッド回路１１とを結ぶ主信号配線に接続され、当該主信号配線を伝送する高周波信号の電力情報を検出する。方向性結合器６０は、例えば、互いに電磁界結合された主線路および副線路を有し、主線路が上記主信号配線の一部で構成される。
【0198】
また、集積回路７２Ｄは、集積回路７２Ｄの外表面に露出した端子１２１、１２２および１２４を有する。端子１２１は、ピークバイアス制御回路２２およびピークアンプ１６のバイアス回路１８に接続される。端子１２２は、ピークバイアス制御回路２２およびピークアンプ１７のバイアス回路１９に接続される。端子１２４は、第３外部接続端子の一例であり、ピークバイアス制御回路２２および方向性結合器６０の副線路に接続される。本変形例では、端子１２１、１２２および１２４は、モジュール基板９０の主面と対面する集積回路７２Ｄの裏面に配置されている。
【0199】
上記構成によれば、高周波モジュール１Ｄに入力される高周波入力信号ＲＦｉｎは、端子１２４を経由して９０°ハイブリッド回路１１に入力される。
【0200】
これによれば、高周波入力端子１０１と９０°ハイブリッド回路１１とを接続する主信号配線とピークバイアス制御回路２２とは方向性結合器６０で接続されるため、主信号配線を短くできる。このため、主信号配線の寄生容量を低減できるので、高周波モジュール１Ｄに入力される高周波信号および高周波モジュール１Ｄから出力される高周波信号の品質劣化を抑制できる。
【0201】
［１１ 変形例５に係る高周波モジュール１Ｅの回路構成および実装構成］
図１１は、実施の形態の変形例５に係る高周波モジュール１Ｅの回路構成図である。本変形例に係る高周波モジュール１Ｅは、キャリアアンプ１２および１３と、ピークアンプ１６および１７と、９０°ハイブリッド回路１１と、結合器２０と、ピークバイアス制御回路２２Ｅと、ドライブレベル検出回路２３Ｅと、バイアス回路１４、１５、１８および１９と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール１Ｅは、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール１Ｅは、実施の形態に係る高周波モジュール１と比較して、高周波信号ＲＦ４に代えてバイアス回路１５の信号がドライブレベル検出回路２３Ｅに入力される点のみが構成として異なる。以下、本変形例に係る高周波モジュール１Ｅについて、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
図１１は、実施の形態の変形例５に係る高周波モジュール１Ｅの回路構成図である。本変形例に係る高周波モジュール１Ｅは、キャリアアンプ１２および１３と、ピークアンプ１６および１７と、９０°ハイブリッド回路１１と、結合器２０と、ピークバイアス制御回路２２Ｅと、ドライブレベル検出回路２３Ｅと、バイアス回路１４、１５、１８および１９と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール１Ｅは、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール１Ｅは、実施の形態に係る高周波モジュール１と比較して、高周波信号ＲＦ４に代えてバイアス回路１５の信号がドライブレベル検出回路２３Ｅに入力される点のみが構成として異なる。以下、本変形例に係る高周波モジュール１Ｅについて、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
【0202】
バイアス回路１８は、ピークバイアス制御回路２２Ｅから出力される制御信号Ｓ２に基づいて、ピークアンプ１６にバイアス電圧（およびバイアス電流）を供給する。バイアス回路１９は、ピークバイアス制御回路２２Ｅから出力される制御信号Ｓ２に基づいて、ピークアンプ１７にバイアス電圧（およびバイアス電流）を供給する。
【0203】
ドライブレベル検出回路２３Ｅは、バイアス回路１５に接続され、キャリアアンプ１３のドライブレベルを示す信号Ｓ１を、ピークバイアス制御回路２２Ｅに出力するよう構成される。
【0204】
ピークバイアス制御回路２２Ｅは、制御回路に含まれ、ピークバイアス制御回路２２Ｅの第１入力端はキャリアアンプ１２の入力端に接続され、ピークバイアス制御回路２２Ｅの第２入力端はドライブレベル検出回路２３Ｅを介してバイアス回路１５に接続され、ピークバイアス制御回路２２Ｅの出力端は、バイアス回路１８および１９に接続されている。つまり、ピークバイアス制御回路２２Ｅは、キャリアアンプ１２に入力される高周波信号ＲＦ２、および、キャリアアンプ１３のドライブレベルを示す信号Ｓ１に基づいて、ピークアンプ１６および１７のバイアス電圧の閾値を可変する制御信号Ｓ２をバイアス回路１８および１９に出力するよう構成される。
【0205】
なお、ピークバイアス制御回路２２Ｅは、キャリアアンプ１２の入力端に代えて９０°ハイブリッド回路１１の入力端に接続されてもよい。この場合、ピークバイアス制御回路２２Ｅは、高周波信号ＲＦ１および信号Ｓ１に基づいて、ピークアンプ１６および１７のバイアス電圧の閾値を可変する制御信号Ｓ２をバイアス回路１８および１９に出力するよう構成される。
【0206】
また、制御信号Ｓ２は、バイアス回路１８および１９のうちのバイアス回路１８のみに供給されてもよい。
【0207】
本変形例に係る高周波モジュール１Ｅにおいて、キャリアアンプ１２および１３ならびにピークアンプ１６および１７は、第１集積回路に含まれる。また、ピークバイアス制御回路２２Ｅは、第２集積回路に含まれる。ここで、第２集積回路は、キャリアアンプ１２および１３ならびにピークアンプ１６および１７のうちのピークアンプ１６および１７側で第１集積回路と隣接配置されている。
【0208】
言い換えると、第２集積回路は、第１集積回路に隣接配置され、キャリアアンプ１２および１３よりもピークアンプ１６および１７に、より近く配置されている。
【0209】
上記構成によれば、ピークアンプ１６および１７とピークバイアス制御回路２２Ｅとを近接配置できるので、ピークアンプ１６（のバイアス回路１８）およびピークアンプ１７（のバイアス回路１９）とピークバイアス制御回路２２Ｅとを接続する配線を短くでき、当該配線の寄生容量を低減できる。これにより、上記配線を流れる制御信号Ｓ２の劣化を抑制できるので、ピークアンプ１６および１７に供給されるバイアス電圧の閾値を高精度に制御できる。よって、高周波モジュール１Ｅから出力される高周波信号の品質劣化を抑制できる。
【0210】
［１２ 変形例６に係る高周波モジュール１Ｆの回路構成］
図１２は、実施の形態の変形例６に係る高周波モジュール１Ｆの回路構成図である。本変形例に係る高周波モジュール１Ｆは、キャリアアンプ１２および１３と、ピークアンプ１６および１７と、９０°ハイブリッド回路１１と、結合器２０と、ピークバイアス制御回路２２Ｆと、ドライブレベル検出回路２３Ｆと、バイアス回路１４、１５、１８および１９と、イネーブル端子１６１および１７１と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール１Ｆは、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール１Ｆは、実施の形態に係る高周波モジュール１と比較して、高周波信号ＲＦ２に代えて高周波入力信号ＲＦｉｎがピークバイアス制御回路２２Ｆに入力される点、およびピークバイアス制御回路２２Ｆからの制御信号Ｓ２がバイアス回路１８および１９ではなくイネーブル端子１６１および１７１に出力される点が構成として異なる。以下、本変形例に係る高周波モジュール１Ｆについて、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
図１２は、実施の形態の変形例６に係る高周波モジュール１Ｆの回路構成図である。本変形例に係る高周波モジュール１Ｆは、キャリアアンプ１２および１３と、ピークアンプ１６および１７と、９０°ハイブリッド回路１１と、結合器２０と、ピークバイアス制御回路２２Ｆと、ドライブレベル検出回路２３Ｆと、バイアス回路１４、１５、１８および１９と、イネーブル端子１６１および１７１と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール１Ｆは、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール１Ｆは、実施の形態に係る高周波モジュール１と比較して、高周波信号ＲＦ２に代えて高周波入力信号ＲＦｉｎがピークバイアス制御回路２２Ｆに入力される点、およびピークバイアス制御回路２２Ｆからの制御信号Ｓ２がバイアス回路１８および１９ではなくイネーブル端子１６１および１７１に出力される点が構成として異なる。以下、本変形例に係る高周波モジュール１Ｆについて、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
【0211】
イネーブル端子１６１は、ピークアンプ１６およびピークバイアス制御回路２２Ｆに接続される。イネーブル端子１７１は、ピークアンプ１７およびピークバイアス制御回路２２Ｆに接続される。つまり、ピークバイアス制御回路２２Ｆの出力端は、イネーブル端子１６１を介してピークアンプ１６に接続され、また、イネーブル端子１７１を介してピークアンプ１７に接続される。
【0212】
バイアス回路１８は、ピークアンプ１６にバイアス電圧（およびバイアス電流）を供給する。バイアス回路１９は、ピークアンプ１７にバイアス電圧（およびバイアス電流）を供給する。
【0213】
ピークバイアス制御回路２２Ｆは、制御回路に含まれ、ピークバイアス制御回路２２Ｆの第１入力端は９０°ハイブリッド回路１１の入力端に接続され、ピークバイアス制御回路２２Ｆの第２入力端はドライブレベル検出回路２３Ｆを介してキャリアアンプ１３の出力端に接続される。つまり、ピークバイアス制御回路２２Ｆは、９０°ハイブリッド回路１１に入力される高周波入力信号ＲＦｉｎ、および、キャリアアンプ１３のドライブレベルを示す信号Ｓ１に基づいて、ピークアンプ１６および１７のバイアス電圧の閾値を可変する制御信号Ｓ２をイネーブル端子１６１および１７１に出力するよう構成される。上記構成より、例えば、ピークバイアス制御回路２２Ｆは、制御信号Ｓ２をイネーブル端子１６１に出力することにより、ピークアンプ１６へバイアス電圧を供給する／供給しないを制御し、制御信号Ｓ２をイネーブル端子１７１に出力することにより、ピークアンプ１７へバイアス電圧を供給する／供給しないを制御する。
【0214】
なお、ピークバイアス制御回路２２Ｆの第１入力端は、キャリアアンプ１２の入力端に接続されてもよい。
【0215】
上記回路構成によれば、ピークバイアス制御回路２２Ｆが高周波入力信号ＲＦｉｎ（または高周波信号ＲＦ２）を検知するので、キャリアアンプ１２および１３のドライブレベルを検知するのに時間を要したとしても、キャリアアンプ１２および１３を飽和させることなく、バイアス回路１８および１９から所定のバイアス電圧を供給することでピークアンプ１６および１７を起動させることができる。これにより、上記ドハティ増幅回路を含む高周波モジュール１Ｆでは、高周波出力信号の品質劣化を抑制することが可能となる。
【0216】
【0217】
図１３に示すように、高周波モジュール１Ｆは、モジュール基板９０と、集積回路７１Ｆおよび７２Ｆと、結合器２０と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。本変形例に係る高周波モジュール１Ｆは、変形例３に係る高周波モジュール１Ｃと比較して、集積回路７１Ｆと集積回路７２Ｆとの接続構成が異なる。以下、本変形例に係る高周波モジュール１Ｆについて、変形例３に係る高周波モジュール１Ｃと同じ構成については説明を省略し、異なる構成を中心に説明する。
【0218】
集積回路７１Ｆは、第１集積回路の一例であり、キャリアアンプ１２および１３、ピークアンプ１６および１７、ドライブレベル検出回路２３Ｆ、バイアス回路１４、１５、１８および１９、ならびに９０°ハイブリッド回路１１を含む。なお、集積回路７１Ｆは、バイアス回路１４、１５、１８および１９、ならびに９０°ハイブリッド回路１１を含まなくてもよい。
【0219】
集積回路７２Ｆは、第２集積回路の一例であり、制御回路を含む。なお、本実装例では、制御回路は、ピークバイアス制御回路２２Ｆを備える。
【0220】
ここで、図１３に示すように、集積回路７２Ｆは、キャリアアンプ１２および１３ならびにピークアンプ１６および１７のうちのピークアンプ１６および１７側で集積回路７１Ｆと隣接配置されている。
【0221】
言い換えると、集積回路７２Ｆは、モジュール基板９０の主面上で、集積回路７１Ｆに隣接配置され、モジュール基板９０を平面視した場合、キャリアアンプ１２および１３よりもピークアンプ１６および１７に、より近く配置されている。
【0222】
上記構成によれば、ピークアンプ１６および１７とピークバイアス制御回路２２Ｆとを近接配置できるので、ピークアンプ１６（のバイアス回路１８）およびピークアンプ１７（のバイアス回路１９）とピークバイアス制御回路２２Ｆとを接続する配線１３３および１３４を短くでき、配線１３３および１３４の寄生容量を低減できる。これにより、配線１３３および１３４を流れる制御信号Ｓ２の劣化を抑制できるので、ピークアンプ１６および１７に供給されるバイアス電圧の閾値を高精度に制御できるため、高周波モジュール１Ｆから出力される高周波信号の品質劣化を抑制できる。
【0223】
また、集積回路７１Ｆは、集積回路７１Ｆの外表面に露出した端子１１３および１１４を有する。端子１１３は、イネーブル端子１６１の一例であり、端子１２５およびピークアンプ１６に接続される。端子１１４は、イネーブル端子１７１の一例であり、端子１２６およびピークアンプ１７に接続される。本実施の形態では、端子１１３および１１４は、モジュール基板９０の主面と対面する集積回路７１Ｆの裏面に配置されている。
【0224】
集積回路７２Ｆは、集積回路７２Ｆの外表面に露出した端子１２３、１２５および１２６を有する。端子１２５は、ピークバイアス制御回路２２Ｆおよび端子１１３に接続される。端子１２６は、ピークバイアス制御回路２２Ｆおよび端子１１４に接続される。端子１２３は、第３外部接続端子の一例であり、ピークバイアス制御回路２２Ｆ、高周波入力端子１０１、および９０°ハイブリッド回路１１の入力端に接続される。本変形例では、端子１２３、１２５および１２６は、モジュール基板９０の主面と対面する集積回路７２Ｆの裏面に配置されている。
【0225】
上記構成によれば、ピークアンプ１６および１７とピークバイアス制御回路２２Ｆとを近接配置できるので、ピークアンプ１６および１７とピークバイアス制御回路２２Ｆとを接続する配線を短くでき、当該配線の寄生容量を低減できる。これにより、上記配線を流れる制御信号Ｓ２の劣化を抑制できるので、ピークアンプ１６および１７に供給されるバイアス電圧の閾値を高精度に制御できる。よって、高周波モジュール１Ｆから出力される高周波信号の品質劣化を抑制できる。
【0226】
また、高周波入力端子１０１と９０°ハイブリッド回路１１とを接続する主信号配線とピークバイアス制御回路２２Ｆとを接続する配線を短くできるので、当該配線および主信号配線の寄生容量を低減できる。よって、高周波モジュール１Ｆに入力される高周波信号の品質劣化を抑制できる。
【0227】
［１４ 効果など］
以上のように、本実施の形態に係る高周波モジュール１は、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された９０°ハイブリッド回路１１と、キャリアアンプの出力端およびピークアンプの出力端に接続された結合器２０と、９０°ハイブリッド回路１１またはキャリアアンプに入力される高周波信号、および、キャリアアンプのドライブレベルを示す信号Ｓ１に基づいて、ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、キャリアアンプおよびピークアンプは集積回路７１に含まれ、制御回路は集積回路７２に含まれ、集積回路７２は、キャリアアンプおよびピークアンプのうちのピークアンプ側で集積回路７１と隣接配置されている。
以上のように、本実施の形態に係る高周波モジュール１は、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された９０°ハイブリッド回路１１と、キャリアアンプの出力端およびピークアンプの出力端に接続された結合器２０と、９０°ハイブリッド回路１１またはキャリアアンプに入力される高周波信号、および、キャリアアンプのドライブレベルを示す信号Ｓ１に基づいて、ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、キャリアアンプおよびピークアンプは集積回路７１に含まれ、制御回路は集積回路７２に含まれ、集積回路７２は、キャリアアンプおよびピークアンプのうちのピークアンプ側で集積回路７１と隣接配置されている。
【0228】
これによれば、ピークアンプと制御回路とを近接配置できるので、ピークアンプ（のバイアス回路）と制御回路とを接続する配線を短くでき、当該配線の寄生容量を低減できる。これにより、上記配線を流れる制御信号Ｓ２の劣化を抑制できるので、ピークアンプに供給されるバイアス電圧の閾値を高精度に制御できる。よって、高周波モジュール１から出力される高周波信号の品質劣化を抑制できる。
【0229】
また例えば、高周波モジュール１（および１Ａ、１Ｅ）において、制御回路は、キャリアアンプの出力端に接続されキャリアアンプのドライブレベルを表す信号Ｓ１を出力するよう構成されたドライブレベル検出回路２３と、９０°ハイブリッド回路１１の入力端またはキャリアアンプの入力端とドライブレベル検出回路２３とに接続され、ピークアンプのバイアス電圧の閾値を可変する制御信号Ｓ２をピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路２２と、を備える。
【0230】
これによれば、ピークアンプとピークバイアス制御回路２２とを近接配置できるので、ピークアンプ（のバイアス回路）とピークバイアス制御回路２２とを接続する配線を短くでき、当該配線の寄生容量を低減できる。これにより、上記配線を流れる制御信号Ｓ２の劣化を抑制できるので、ピークアンプに供給されるバイアス電圧の閾値を高精度に制御できる。よって、高周波モジュール１から出力される高周波信号の品質劣化を抑制できる。
【0231】
また例えば、高周波モジュール１は、さらに、モジュール基板９０を備え、集積回路７１および７２はモジュール基板９０の主面に配置され、集積回路７１はピークアンプのバイアス回路に接続された端子１１１を有し、集積回路７２はピークバイアス制御回路２２に接続された端子１２１を有し、集積回路７１および７２のそれぞれは、モジュール基板９０の平面視において矩形形状を有し、モジュール基板９０の平面視において、端子１１１と端子１２１とを結ぶ仮想直線は、最近接で対向している集積回路７１および７２の外辺と垂直である。
【0232】
これによれば、端子１１１と端子１２１との距離を最短とすることが可能となる。
【0233】
また例えば、高周波モジュール１において、端子１１１と端子１２１とを接続する配線１３１は、直線形状であり、モジュール基板９０に形成されている。
【0234】
これによれば、配線１３１を最短とすることが可能となり、配線１３１を流れる制御信号Ｓ２の劣化を抑制できる。
【0235】
また例えば、高周波モジュール１において、ドライブレベル検出回路２３とピークバイアス制御回路２２とは、集積回路７２内で隣接配置される。
【0236】
これによれば、ドライブレベル検出回路２３とピークバイアス制御回路２２とを接続する配線を短くできるので、信号Ｓ１を高速かつ低損失で伝送できる。
【0237】
また例えば、高周波モジュール１Ｂ（および１Ｃ、１Ｄ、１Ｆ）は、さらに、キャリアアンプの出力端に接続されキャリアアンプのドライブレベルを表す信号Ｓ１を出力するよう構成されたドライブレベル検出回路２３Ｂを備え、制御回路は、９０°ハイブリッド回路１１の入力端またはキャリアアンプの入力端とドライブレベル検出回路２３Ｂとに接続され、ピークアンプのバイアス電圧の閾値を可変する制御信号Ｓ２をピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路２２Ｂを備える。
【0238】
これによれば、ピークアンプとピークバイアス制御回路２２Ｂとを近接配置できるので、ピークアンプ（のバイアス回路）とピークバイアス制御回路２２Ｂとを接続する配線を短くでき、当該配線の寄生容量を低減できる。これにより、上記配線を流れる制御信号Ｓ２の劣化を抑制できるので、ピークアンプに供給されるバイアス電圧の閾値を高精度に制御できる。よって、高周波モジュール１Ｂ（および１Ｃ、１Ｄ、１Ｆ）から出力される高周波信号の品質劣化を抑制できる。
【0239】
また例えば、高周波モジュール１Ｂにおいて、集積回路７１Ｂはドライブレベル検出回路２３Ｂを含み、集積回路７１Ｂおよび７２Ｂはモジュール基板９０の主面に配置され、モジュール基板９０の平面視において、ドライブレベル検出回路２３Ｂはキャリアアンプと集積回路７２Ｂとの間に配置される。
【0240】
これによれば、キャリアアンプとドライブレベル検出回路２３Ｂとを接続する配線を短くでき、キャリアアンプの入力側の寄生容量を低減できる。また、ドライブレベル検出回路２３Ｂとピークバイアス制御回路２２Ｂとを接続する配線を短くできるので、信号Ｓ１を高速かつ低損失で伝送できる。
【0241】
また例えば、高周波モジュール１Ｃにおいて、集積回路７２Ｃは、ピークバイアス制御回路２２に接続された端子１２３を有し、高周波モジュール１Ｃに入力される高周波信号は端子１２３を経由して９０°ハイブリッド回路１１に入力される。
【0242】
これによれば、高周波入力端子１０１と９０°ハイブリッド回路１１とを接続する主信号配線とピークバイアス制御回路２２とを接続する配線を短くできるので、当該配線および主信号配線の寄生容量を低減できる。よって、高周波モジュール１Ｃに入力される高周波信号および高周波モジュール１Ｃから出力される高周波信号の品質劣化を抑制できる。
【0243】
また例えば、高周波モジュール１Ｄは、さらに、９０°ハイブリッド回路１１の入力端に接続された方向性結合器６０を備え、集積回路７２Ｄは、ピークバイアス制御回路２２および方向性結合器６０に接続された端子１２４を有する。
【0244】
これによれば、高周波入力端子１０１と９０°ハイブリッド回路１１とを接続する主信号配線を短くできる。このため、主信号配線の寄生容量を低減できるので、高周波モジュール１Ｄに入力される高周波信号および高周波モジュール１Ｄから出力される高周波信号の品質劣化を抑制できる。
【0245】
また例えば、高周波モジュール１（および１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ）において、集積回路７１および７２はモジュール基板９０の主面に配置され、モジュール基板９０を平面視した場合、集積回路７２はキャリアアンプよりもピークアンプにより近く配置されている。
【0246】
これによれば、ピークアンプと制御回路とを近接配置できるので、ピークアンプ（のバイアス回路）と制御回路とを接続する配線を短くでき、当該配線の寄生容量を低減できる。
【0247】
また、変形例５に係る高周波モジュール１Ｅは、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された９０°ハイブリッド回路１１と、キャリアアンプの出力端およびピークアンプの出力端に接続された結合器２０と、ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、制御回路の第１入力端はキャリアアンプの入力端に接続され、制御回路の第２入力端はキャリアアンプのバイアス回路に接続され、制御回路の出力端はピークアンプのバイアス回路に接続され、キャリアアンプおよびピークアンプは第１集積回路に含まれ、制御回路は第２集積回路に含まれ、第２集積回路は、キャリアアンプおよびピークアンプのうちのピークアンプ側で第１集積回路と隣接配置されている。
【0248】
これによれば、ピークアンプと制御回路とを近接配置できるので、ピークアンプ（のバイアス回路）と制御回路とを接続する配線を短くでき、当該配線の寄生容量を低減できる。これにより、上記配線を流れる制御信号Ｓ２の劣化を抑制できるので、ピークアンプに供給されるバイアス電圧の閾値を高精度に制御できる。よって、高周波モジュール１Ｅから出力される高周波信号の品質劣化を抑制できる。
【0249】
また、変形例６に係る高周波モジュール１Ｆは、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された９０°ハイブリッド回路１１と、キャリアアンプの出力端およびピークアンプの出力端に接続された結合器２０と、制御回路と、を備え、制御回路の第１入力端は９０°ハイブリッド回路１１の入力端またはキャリアアンプの入力端に接続され、制御回路の第２入力端はキャリアアンプの出力端に接続され、制御回路の出力端はピークアンプに接続され、キャリアアンプおよびピークアンプは第１集積回路に含まれ、制御回路は第２集積回路に含まれ、第２集積回路は、キャリアアンプおよびピークアンプのうちのピークアンプ側で第１集積回路と隣接配置されている。
【0250】
これによれば、ピークアンプと制御回路とを近接配置できるので、ピークアンプと制御回路とを接続する配線を短くでき、当該配線の寄生容量を低減できる。これにより、上記配線を流れる制御信号Ｓ２の劣化を抑制できるので、ピークアンプに供給されるバイアス電圧の閾値を高精度に制御できる。よって、高周波モジュール１Ｆから出力される高周波信号の品質劣化を抑制できる。
【0251】
（その他の実施の形態など）
以上、本発明の実施の形態に係る高周波モジュールについて、実施の形態および変形例を挙げて説明したが、本発明に係る高周波モジュールは、上記実施の形態および変形例に限定されるものではない。上記実施の形態および変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態および変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波モジュールを内蔵した各種機器も本発明に含まれる。
以上、本発明の実施の形態に係る高周波モジュールについて、実施の形態および変形例を挙げて説明したが、本発明に係る高周波モジュールは、上記実施の形態および変形例に限定されるものではない。上記実施の形態および変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態および変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波モジュールを内蔵した各種機器も本発明に含まれる。
【0252】
例えば、上記実施の形態および変形例に係る高周波モジュールにおいて、図面に開示された各回路素子および信号経路を接続する経路の間に、別の回路素子および配線などが挿入されていてもよい。
【0253】
以下に、上記実施の形態に基づいて説明した高周波モジュールの特徴を示す。
【0254】
＜１＞
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記分波回路または前記キャリアアンプに入力される高周波信号、および、前記キャリアアンプのドライブレベルを示す信号に基づいて、前記ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第２集積回路は、前記キャリアアンプおよび前記ピークアンプのうちの前記ピークアンプ側で前記第１集積回路と隣接配置されている、高周波モジュール。
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記分波回路または前記キャリアアンプに入力される高周波信号、および、前記キャリアアンプのドライブレベルを示す信号に基づいて、前記ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第２集積回路は、前記キャリアアンプおよび前記ピークアンプのうちの前記ピークアンプ側で前記第１集積回路と隣接配置されている、高周波モジュール。
【0255】
＜２＞
前記制御回路は、
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを表す信号を出力するよう構成されたドライブレベル検出回路と、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路と、を備える、＜１＞に記載の高周波モジュール。
前記制御回路は、
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを表す信号を出力するよう構成されたドライブレベル検出回路と、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路と、を備える、＜１＞に記載の高周波モジュール。
【0256】
＜３＞
さらに、モジュール基板を備え、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記第１集積回路は、前記ピークアンプのバイアス回路に接続された第１外部接続端子を有し、
前記第２集積回路は、前記ピークバイアス制御回路に接続された第２外部接続端子を有し、
前記第１集積回路および前記第２集積回路のそれぞれは、前記モジュール基板の平面視において矩形形状を有し、
前記モジュール基板の平面視において、前記第１外部接続端子と前記第２外部接続端子とを結ぶ仮想直線は、最近接で対向している前記第１集積回路および前記第２集積回路の外辺と垂直である、＜２＞に記載の高周波モジュール。
さらに、モジュール基板を備え、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記第１集積回路は、前記ピークアンプのバイアス回路に接続された第１外部接続端子を有し、
前記第２集積回路は、前記ピークバイアス制御回路に接続された第２外部接続端子を有し、
前記第１集積回路および前記第２集積回路のそれぞれは、前記モジュール基板の平面視において矩形形状を有し、
前記モジュール基板の平面視において、前記第１外部接続端子と前記第２外部接続端子とを結ぶ仮想直線は、最近接で対向している前記第１集積回路および前記第２集積回路の外辺と垂直である、＜２＞に記載の高周波モジュール。
【0257】
＜４＞
前記第１外部接続端子と前記第２外部接続端子とを接続する第１配線は、直線形状であり、前記モジュール基板に形成されている、＜３＞に記載の高周波モジュール。
前記第１外部接続端子と前記第２外部接続端子とを接続する第１配線は、直線形状であり、前記モジュール基板に形成されている、＜３＞に記載の高周波モジュール。
【0258】
＜５＞
前記ドライブレベル検出回路と前記ピークバイアス制御回路とは、前記第２集積回路内で隣接配置される、＜３＞または＜４＞に記載の高周波モジュール。
前記ドライブレベル検出回路と前記ピークバイアス制御回路とは、前記第２集積回路内で隣接配置される、＜３＞または＜４＞に記載の高周波モジュール。
【0259】
＜６＞
さらに、
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを表す信号を出力するよう構成されたドライブレベル検出回路を備え、
前記制御回路は、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路を備える、＜１＞に記載の高周波モジュール。
さらに、
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを表す信号を出力するよう構成されたドライブレベル検出回路を備え、
前記制御回路は、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路を備える、＜１＞に記載の高周波モジュール。
【0260】
＜７＞
さらに、モジュール基板を備え、
前記第１集積回路は、前記ドライブレベル検出回路を含み、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板の平面視において、前記ドライブレベル検出回路は、前記キャリアアンプと前記第２集積回路との間に配置される、＜６＞に記載の高周波モジュール。
さらに、モジュール基板を備え、
前記第１集積回路は、前記ドライブレベル検出回路を含み、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板の平面視において、前記ドライブレベル検出回路は、前記キャリアアンプと前記第２集積回路との間に配置される、＜６＞に記載の高周波モジュール。
【0261】
＜８＞
前記第２集積回路は、前記ピークバイアス制御回路に接続された第３外部接続端子を有し、
前記高周波モジュールに入力される高周波信号は、前記第３外部接続端子を経由して前記分波回路に入力される、＜２＞～＜７＞のいずれかに記載の高周波モジュール。
前記第２集積回路は、前記ピークバイアス制御回路に接続された第３外部接続端子を有し、
前記高周波モジュールに入力される高周波信号は、前記第３外部接続端子を経由して前記分波回路に入力される、＜２＞～＜７＞のいずれかに記載の高周波モジュール。
【0262】
＜９＞
さらに、
前記分波回路の入力端に接続された方向性結合器を備え、
前記第２集積回路は、前記ピークバイアス制御回路および前記方向性結合器に接続された第３外部接続端子を有する、＜２＞～＜７＞のいずれかに記載の高周波モジュール。
さらに、
前記分波回路の入力端に接続された方向性結合器を備え、
前記第２集積回路は、前記ピークバイアス制御回路および前記方向性結合器に接続された第３外部接続端子を有する、＜２＞～＜７＞のいずれかに記載の高周波モジュール。
【0263】
＜１０＞
さらに、モジュール基板を備え、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板を平面視した場合、前記第２集積回路は、前記キャリアアンプよりも前記ピークアンプにより近く配置されている、＜１＞～＜９＞のいずれかに記載の高周波モジュール。
さらに、モジュール基板を備え、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板を平面視した場合、前記第２集積回路は、前記キャリアアンプよりも前記ピークアンプにより近く配置されている、＜１＞～＜９＞のいずれかに記載の高周波モジュール。
【0264】
＜１１＞
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、
前記制御回路の第１入力端は、前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプのバイアス回路に接続され、
前記制御回路の出力端は、前記ピークアンプのバイアス回路に接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第２集積回路は、前記キャリアアンプおよび前記ピークアンプのうちの前記ピークアンプ側で前記第１集積回路と隣接配置されている、高周波モジュール。
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、
前記制御回路の第１入力端は、前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプのバイアス回路に接続され、
前記制御回路の出力端は、前記ピークアンプのバイアス回路に接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第２集積回路は、前記キャリアアンプおよび前記ピークアンプのうちの前記ピークアンプ側で前記第１集積回路と隣接配置されている、高周波モジュール。
【0265】
＜１２＞
さらに、モジュール基板を備え、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板を平面視した場合、前記第２集積回路は、前記キャリアアンプよりも前記ピークアンプにより近く配置されている、＜１１＞に記載の高周波モジュール。
さらに、モジュール基板を備え、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板を平面視した場合、前記第２集積回路は、前記キャリアアンプよりも前記ピークアンプにより近く配置されている、＜１１＞に記載の高周波モジュール。
【0266】
＜１３＞
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
制御回路と、を備え、
前記制御回路の第１入力端は、前記分波回路の入力端または前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプの出力端に接続され、
前記制御回路の出力端は、前記ピークアンプに接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第２集積回路は、前記キャリアアンプおよび前記ピークアンプのうちの前記ピークアンプ側で前記第１集積回路と隣接配置されている、高周波モジュール。
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
制御回路と、を備え、
前記制御回路の第１入力端は、前記分波回路の入力端または前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプの出力端に接続され、
前記制御回路の出力端は、前記ピークアンプに接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第２集積回路は、前記キャリアアンプおよび前記ピークアンプのうちの前記ピークアンプ側で前記第１集積回路と隣接配置されている、高周波モジュール。
【0267】
＜１４＞
さらに、モジュール基板を備え、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板を平面視した場合、前記第２集積回路は、前記キャリアアンプよりも前記ピークアンプにより近く配置されている、＜１３＞に記載の高周波モジュール。
さらに、モジュール基板を備え、
前記第１集積回路および前記第２集積回路は、前記モジュール基板の主面に配置され、
前記モジュール基板を平面視した場合、前記第２集積回路は、前記キャリアアンプよりも前記ピークアンプにより近く配置されている、＜１３＞に記載の高周波モジュール。
【産業上の利用可能性】
【0268】
本発明は、マルチバンド対応のフロントエンド部に配置される高周波モジュールとして、携帯電話などの通信機器に広く利用できる。
【符号の説明】
【0269】
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ 高周波モジュール
１１ ９０°ハイブリッド回路
１２、１３、１３ａ、１３ｂ キャリアアンプ
１４、１５、１５ａ、１５ｂ、１８、１９、１９ａ、１９ｂ バイアス回路
１６、１７、１７ａ、１７ｂ ピークアンプ
２０、２０Ａ 結合器
２２、２２Ａ、２２Ｂ、２２Ｅ、２２Ｆ ピークバイアス制御回路
２３、２３Ａ、２３Ｂ、２３Ｅ、２３Ｆ ドライブレベル検出回路
３１、３２、３３ 波形
４１Ａ 定電流回路
４２、４３ ローパスフィルタ
５１、５２ トランス
６０ 方向性結合器
７１、７１Ａ、７１Ｂ、７１Ｆ、７２、７２Ａ、７２Ｂ、７２Ｃ、７２Ｄ、７２Ｆ 集積回路
９０ モジュール基板
１０１ 高周波入力端子
１０２ 高周波出力端子
１１１、１１２、１１２ａ、１１２ｂ、１１３、１１４、１２１、１２２、１２３、１２４、１２５、１２６ 端子
１３１、１３２、１３３、１３４ 配線
１６１、１７１ イネーブル端子
１１ ９０°ハイブリッド回路
１２、１３、１３ａ、１３ｂ キャリアアンプ
１４、１５、１５ａ、１５ｂ、１８、１９、１９ａ、１９ｂ バイアス回路
１６、１７、１７ａ、１７ｂ ピークアンプ
２０、２０Ａ 結合器
２２、２２Ａ、２２Ｂ、２２Ｅ、２２Ｆ ピークバイアス制御回路
２３、２３Ａ、２３Ｂ、２３Ｅ、２３Ｆ ドライブレベル検出回路
３１、３２、３３ 波形
４１Ａ 定電流回路
４２、４３ ローパスフィルタ
５１、５２ トランス
６０ 方向性結合器
７１、７１Ａ、７１Ｂ、７１Ｆ、７２、７２Ａ、７２Ｂ、７２Ｃ、７２Ｄ、７２Ｆ 集積回路
９０ モジュール基板
１０１ 高周波入力端子
１０２ 高周波出力端子
１１１、１１２、１１２ａ、１１２ｂ、１１３、１１４、１２１、１２２、１２３、１２４、１２５、１２６ 端子
１３１、１３２、１３３、１３４ 配線
１６１、１７１ イネーブル端子
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】