知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024151638
(43)【公開日】2024-10-25
(54)【発明の名称】高周波モジュール
(51)【国際特許分類】
H03F 1/02 20060101AFI20241018BHJP
H03F 1/32 20060101ALI20241018BHJP
H03F 3/21 20060101ALI20241018BHJP
H03F 3/68 20060101ALI20241018BHJP
【ＦＩ】
H03F1/02 188
H03F1/32
H03F3/21
H03F3/68 220
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023065149
(22)【出願日】2023-04-12
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100189430
【弁理士】
【氏名又は名称】吉川 修一
(74)【代理人】
【識別番号】100190805
【弁理士】
【氏名又は名称】傍島 正朗
(72)【発明者】
【氏名】小田 倫也
(72)【発明者】
【氏名】芦田 哲郎
(72)【発明者】
【氏名】地頭所 浩平
(72)【発明者】
【氏名】今井 翔平
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA21
5J500AA41
5J500AC21
5J500AC81
5J500AF10
5J500AK68
5J500NG01
5J500RG09
(57)【要約】
【課題】高周波出力信号の品質劣化が抑制されたドハティ増幅回路を含む高周波モジュールを提供する。
【解決手段】高周波モジュール１は、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された９０°ハイブリッド回路１１と、キャリアアンプの出力端およびピークアンプの出力端に接続された結合器２０と、９０°ハイブリッド回路１１またはキャリアアンプに入力される高周波信号、および、キャリアアンプのドライブレベルを示す信号Ｓ１に基づいて、ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、キャリアアンプおよびピークアンプは集積回路７１に含まれ、制御回路は集積回路７２に含まれ、集積回路７１と集積回路７２とは、積層されている。
【選択図】図７Ｃ
【解決手段】高周波モジュール１は、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された９０°ハイブリッド回路１１と、キャリアアンプの出力端およびピークアンプの出力端に接続された結合器２０と、９０°ハイブリッド回路１１またはキャリアアンプに入力される高周波信号、および、キャリアアンプのドライブレベルを示す信号Ｓ１に基づいて、ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、キャリアアンプおよびピークアンプは集積回路７１に含まれ、制御回路は集積回路７２に含まれ、集積回路７１と集積回路７２とは、積層されている。
【選択図】図７Ｃ
【特許請求の範囲】
【請求項1】
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記分波回路または前記キャリアアンプに入力される高周波信号、および、前記キャリアアンプのドライブレベルを示す信号に基づいて、前記ピークアンプのバイアス電圧の閾値を可変にするように構成された制御回路と、を備え、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第１集積回路と前記第２集積回路とは、積層されている、
高周波モジュール。
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記分波回路または前記キャリアアンプに入力される高周波信号、および、前記キャリアアンプのドライブレベルを示す信号に基づいて、前記ピークアンプのバイアス電圧の閾値を可変にするように構成された制御回路と、を備え、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第１集積回路と前記第２集積回路とは、積層されている、
高周波モジュール。
【請求項2】
さらに、モジュール基板を備え、
前記第１集積回路は、前記モジュール基板と前記第２集積回路との間に設けられている、
請求項１に記載の高周波モジュール。
前記第１集積回路は、前記モジュール基板と前記第２集積回路との間に設けられている、
請求項１に記載の高周波モジュール。
【請求項3】
さらに、モジュール基板を備え、
前記第２集積回路は、前記モジュール基板と前記第１集積回路との間に設けられている、
請求項１に記載の高周波モジュール。
前記第２集積回路は、前記モジュール基板と前記第１集積回路との間に設けられている、
請求項１に記載の高周波モジュール。
【請求項4】
前記制御回路は、
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを示す信号を出力するよう構成されたドライブレベル検出回路と、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路と、を備える、
請求項２または３に記載の高周波モジュール。
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを示す信号を出力するよう構成されたドライブレベル検出回路と、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路と、を備える、
請求項２または３に記載の高周波モジュール。
【請求項5】
前記キャリアアンプは、
前記分波回路に接続された入力端を有する第１増幅器と、
前記第１増幅器の出力端に接続された入力端を有する第２増幅器と、を含み、
前記第２増幅器の出力端は、前記合成回路に接続されている、
請求項４に記載の高周波モジュール。
前記分波回路に接続された入力端を有する第１増幅器と、
前記第１増幅器の出力端に接続された入力端を有する第２増幅器と、を含み、
前記第２増幅器の出力端は、前記合成回路に接続されている、
請求項４に記載の高周波モジュール。
【請求項6】
前記ドライブレベル検出回路は、前記モジュール基板の平面視において、前記第２増幅器に重なる、
請求項５に記載の高周波モジュール。
請求項５に記載の高周波モジュール。
【請求項7】
前記キャリアアンプは、２つの前記第２増幅器を含み、
２つの前記第２増幅器は、前記第１増幅器と前記合成回路との間で並列接続されている、
請求項５に記載の高周波モジュール。
２つの前記第２増幅器は、前記第１増幅器と前記合成回路との間で並列接続されている、
請求項５に記載の高周波モジュール。
【請求項8】
前記ドライブレベル検出回路は、前記モジュール基板の平面視において、２つの前記第２増幅器の各々に重なる、
請求項７に記載の高周波モジュール。
請求項７に記載の高周波モジュール。
【請求項9】
前記第１集積回路は、前記キャリアアンプの出力端に接続される第１出力端子を含み、
前記第２集積回路は、前記ドライブレベル検出回路の入力端に接続される第１入力端子を含み、
前記第１出力端子と前記第１入力端子とは、前記モジュール基板の平面視において重なっている、
請求項４に記載の高周波モジュール。
前記第２集積回路は、前記ドライブレベル検出回路の入力端に接続される第１入力端子を含み、
前記第１出力端子と前記第１入力端子とは、前記モジュール基板の平面視において重なっている、
請求項４に記載の高周波モジュール。
【請求項10】
さらに、
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを示す信号を出力するよう構成されたドライブレベル検出回路を備え、
前記制御回路は、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路を備える、
請求項２または３に記載の高周波モジュール。
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを示す信号を出力するよう構成されたドライブレベル検出回路を備え、
前記制御回路は、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路を備える、
請求項２または３に記載の高周波モジュール。
【請求項11】
前記ドライブレベル検出回路は、前記第１集積回路に含まれる、
請求項１０に記載の高周波モジュール。
請求項１０に記載の高周波モジュール。
【請求項12】
前記キャリアアンプは、
前記分波回路に接続された入力端を有する第１増幅器と、
前記第１増幅器の出力端に接続された入力端を有する第２増幅器と、を含み、
前記第２増幅器の出力端は、前記合成回路に接続されている、
請求項１１に記載の高周波モジュール。
前記分波回路に接続された入力端を有する第１増幅器と、
前記第１増幅器の出力端に接続された入力端を有する第２増幅器と、を含み、
前記第２増幅器の出力端は、前記合成回路に接続されている、
請求項１１に記載の高周波モジュール。
【請求項13】
前記キャリアアンプは、２つの前記第２増幅器を含み、
２つの前記第２増幅器は、前記第１増幅器と前記合成回路との間で並列接続されている、
請求項１２に記載の高周波モジュール。
２つの前記第２増幅器は、前記第１増幅器と前記合成回路との間で並列接続されている、
請求項１２に記載の高周波モジュール。
【請求項14】
前記ドライブレベル検出回路は、前記モジュール基板の平面視において、２つの前記第２増幅器の間に配置される、
請求項１３に記載の高周波モジュール。
請求項１３に記載の高周波モジュール。
【請求項15】
前記第１集積回路は、前記キャリアアンプのドライブレベルを示す信号を出力する第２出力端子を含み、
前記第２集積回路は、前記キャリアアンプのドライブレベルを示す信号を受ける第２入力端子を含み、
前記第２出力端子と前記第２入力端子とは、前記モジュール基板の平面視において重なっている、
請求項１１に記載の高周波モジュール。
前記第２集積回路は、前記キャリアアンプのドライブレベルを示す信号を受ける第２入力端子を含み、
前記第２出力端子と前記第２入力端子とは、前記モジュール基板の平面視において重なっている、
請求項１１に記載の高周波モジュール。
【請求項16】
前記第１集積回路は、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を出力する第３出力端子を含み、
前記第２集積回路は、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を受ける第３入力端子を含み、
前記第３出力端子と前記第３入力端子とは、前記モジュール基板の平面視において重なっている、
請求項２または３に記載の高周波モジュール。
前記第２集積回路は、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を受ける第３入力端子を含み、
前記第３出力端子と前記第３入力端子とは、前記モジュール基板の平面視において重なっている、
請求項２または３に記載の高周波モジュール。
【請求項17】
前記ピークアンプは、
前記分波回路に接続された入力端を有する第３増幅器と、
前記第３増幅器の出力端に接続された入力端を有する第４増幅器と、を含み、
前記第４増幅器の出力端は、前記合成回路に接続されている、
請求項１～３のいずれか１項に記載の高周波モジュール。
前記分波回路に接続された入力端を有する第３増幅器と、
前記第３増幅器の出力端に接続された入力端を有する第４増幅器と、を含み、
前記第４増幅器の出力端は、前記合成回路に接続されている、
請求項１～３のいずれか１項に記載の高周波モジュール。
【請求項18】
前記制御回路は、平面視において、前記第３増幅器に重なる、
請求項１７に記載の高周波モジュール。
請求項１７に記載の高周波モジュール。
【請求項19】
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、
前記制御回路の第１入力端は、前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプのバイアス回路に接続され、
前記制御回路の出力端は、前記ピークアンプのバイアス回路に接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第１集積回路と前記第２集積回路とは、積層されている、
高周波モジュール。
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、
前記制御回路の第１入力端は、前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプのバイアス回路に接続され、
前記制御回路の出力端は、前記ピークアンプのバイアス回路に接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第１集積回路と前記第２集積回路とは、積層されている、
高周波モジュール。
【請求項20】
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
制御回路と、を備え、
前記制御回路の第１入力端は、前記分波回路の入力端または前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプの出力端に接続され、
前記制御回路の出力端は、前記ピークアンプに接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第１集積回路と前記第２集積回路とは、積層されている、
高周波モジュール。
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
制御回路と、を備え、
前記制御回路の第１入力端は、前記分波回路の入力端または前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプの出力端に接続され、
前記制御回路の出力端は、前記ピークアンプに接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第１集積回路と前記第２集積回路とは、積層されている、
高周波モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、高周波モジュールに関する。
【背景技術】
【0002】
高効率な電力増幅回路として、ドハティ（Doherty）増幅回路が知られている。ドハティ増幅回路は、一般的に、入力信号の電力レベルにかかわらず動作するキャリアアンプと、高周波入力信号の電力レベルが小さい場合はオフとなり、大きい場合にオンとなるピークアンプとが並列に接続された構成である。上記構成では、高周波入力信号の電力レベルが大きい場合、キャリアアンプが飽和出力電力レベルで飽和を維持しながら動作する。これにより、ドハティ増幅回路は、通常の電力増幅回路に比べて効率を向上させることができる。
【0003】
特許文献１に記載の技術は、キャリアアンプの飽和をキャリアアンプのバイアス回路を介して検出し、検出信号に応じてピークアンプのバイアス回路を制御するものである。特許文献２に記載の技術は、キャリアアンプの飽和をキャリアアンプの出力信号によって検出し、検出信号に応じてピークアンプのバイアス回路を制御するものである。特許文献３に記載の技術は、ドハティ増幅回路に入力される高周波入力信号レベルまたはキャリアアンプに入力される高周波入力信号レベルに応じて、ピークアンプのバイアス回路を制御するものである。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許出願公開第２０１６／０２４１２０９号明細書
【特許文献2】米国特許出願公開第２０２０／００２８４７２号明細書
【特許文献3】特開２０１９－４１２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献１および２に記載の技術では、負荷変動に応じてピークアンプのバイアス回路を制御できるが、バイアス信号に応じてピークアンプをオンオフさせるタイミングがずれ、ドハティ増幅回路の高周波出力信号の品質が劣化する場合がある。また、特許文献３に記載の技術は、負荷変動に応じたピークアンプのバイアス回路の制御は困難であり、ドハティ増幅回路から出力される高周波出力信号の品質が劣化する場合がある。
【0006】
本発明は、上記課題を解決するためになされたものであって、高周波出力信号の品質劣化が抑制されたドハティ増幅回路を含む高周波モジュールを提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様に係る高周波モジュールは、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された分波回路と、キャリアアンプの出力端およびピークアンプの出力端に接続された合成回路と、分波回路またはキャリアアンプに入力される高周波信号、および、キャリアアンプのドライブレベルを示す信号に基づいて、ピークアンプのバイアス電圧の閾値を可変にするように構成された制御回路と、を備え、キャリアアンプおよびピークアンプは、第１集積回路に含まれ、制御回路は、第２集積回路に含まれ、第１集積回路と第２集積回路とは、積層されている。
【0008】
本発明の別の一態様に係る高周波モジュールは、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された分波回路と、キャリアアンプの出力端およびピークアンプの出力端に接続された合成回路と、ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、制御回路の第１入力端は、キャリアアンプの入力端に接続され、制御回路の第２入力端は、キャリアアンプのバイアス回路に接続され、制御回路の出力端は、ピークアンプのバイアス回路に接続され、キャリアアンプおよびピークアンプは、第１集積回路に含まれ、制御回路は、第２集積回路に含まれ、第１集積回路と第２集積回路とは、積層されている。
【0009】
本発明の別の一態様に係る高周波モジュールは、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された分波回路と、キャリアアンプの出力端およびピークアンプの出力端に接続された合成回路と、制御回路と、を備え、制御回路の第１入力端は、分波回路の入力端またはキャリアアンプの入力端に接続され、制御回路の第２入力端は、キャリアアンプの出力端に接続され、制御回路の出力端は、ピークアンプに接続され、キャリアアンプおよびピークアンプは、第１集積回路に含まれ、制御回路は、第２集積回路に含まれ、第１集積回路と第２集積回路とは、積層されている。
【発明の効果】
【0010】
本発明によれば、高周波出力信号の品質劣化が抑制されたドハティ増幅回路を含む高周波モジュールを提供することが可能となる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。
【0013】
なお、各図は、本発明を示すために適宜強調、省略、または比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、および比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡素化される場合がある。
【0014】
以下の各図において、ｘ軸およびｙ軸は、基板の主面と平行な平面上で互いに直交する軸である。具体的には、平面視において基板が矩形状を有する場合、ｘ軸は、基板の第１辺に平行であり、ｙ軸は、基板の第１辺と直交する第２辺に平行である。また、ｚ軸は、基板の主面に垂直な軸であり、その正方向は上方向を示し、その負方向は下方向を示す。
【0015】
本発明の部品配置において、「基板の平面視」とは、ｚ軸正側からｘｙ平面に物体を正投影して見ることを意味する。「Ａは平面視においてＢと重なる」とは、ｘｙ平面に正投影されたＡの領域の少なくとも一部が、ｘｙ平面に正投影されたＢの領域の少なくとも一部と重なることを意味する。また、「ＡがＢおよびＣの間に配置される」とは、Ｂ内の任意の点とＣ内の任意の点とを結ぶ複数の線分のうちの少なくとも１つがＡを通ることを意味する。
【0016】
本発明の部品配置において、「部品が基板に配置される」とは、部品が基板の主面上に配置されること、および、部品が基板内に配置されることを含む。「部品が基板の主面上に配置される」とは、部品が基板の主面に接触して配置されることに加えて、部品が主面と接触せずに当該主面の上方に配置されること（例えば、部品が主面と接触して配置された他の部品上に積層されること）を含む。また、「部品が基板の主面上に配置される」は、主面に形成された凹部に部品が配置されることを含んでもよい。「部品が基板内に配置される」とは、部品がモジュール基板内にカプセル化されることに加えて、部品の全部が基板の両主面の間に配置されているが部品の一部が基板に覆われていないこと、および、部品の一部のみが基板内に配置されていることを含む。
【0017】
本開示の回路構成において、「接続される」とは、接続端子および／または配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。「ＡおよびＢの間に接続される」とは、ＡおよびＢの間でＡおよびＢの両方に接続されることを意味する。
【0018】
また、本開示において、「部品（素子）Ａが経路Ｂに直列配置される」とは、部品（素子）Ａの信号入力端および信号出力端の双方が、経路Ｂを構成する配線、電極、または端子に接続されていることを意味する。
【0019】
また、本発明の部品配置において、「ＡがＢに隣接配置される」とは、ＡとＢとが近接配置されていることを表し、具体的にはＡがＢと対面する空間に他の回路部品が存在しないことを意味する。言い換えると、「ＡがＢに隣接配置される」とは、ＡのＢに対面する表面上の任意の点から当該表面の法線方向に沿ってＢに到達する複数の線分のいずれもが、ＡおよびＢ以外の回路部品を通らないことを意味する。ここで、回路部品とは、能動素子および／または受動素子を含む部品を意味する。つまり、回路部品には、トランジスタまたはダイオード等を含む能動部品、および、インダクタ、トランスフォーマ、キャパシタまたは抵抗等を含む受動部品が含まれ、端子、コネクタまたは配線等を含む電気機械部品が含まれない。
【0020】
本発明において、「端子」とは、要素内の導体が終了するポイントを意味する。なお、要素間の導体のインピーダンスが十分に低い場合には、端子は、単一のポイントだけでなく、要素間の導体上の任意のポイントまたは導体全体と解釈される。
【0021】
また、「平行」および「垂直」などの要素間の関係性を示す用語、および、「矩形」などの要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の誤差をも含むことを意味する。
【0022】
また、「ＡとＢとが積層される」とは、ＡとＢとが平面視で重なっていることを意味する。ＡとＢとは接触していてもよく、ＡとＢとの間に他の部材が介在していてもよい。
【0023】
また、本明細書において、「第１」、「第２」などの序数詞は、特に断りの無い限り、構成要素の数または順序を意味するものではなく、同種の構成要素の混同を避け、区別する目的で用いられている。
【0024】
（実施の形態）
［１ 高周波モジュール１の回路構成］
本実施の形態に係る高周波モジュール１の回路構成について、図１を参照しながら説明する。図１は、実施の形態に係る高周波モジュール１の回路構成図である。
［１ 高周波モジュール１の回路構成］
本実施の形態に係る高周波モジュール１の回路構成について、図１を参照しながら説明する。図１は、実施の形態に係る高周波モジュール１の回路構成図である。
【0025】
なお、図１は、例示的な回路構成であり、高周波モジュール１は、多種多様な回路実装および回路技術のいずれかを使用して実装され得る。したがって、以下に提供される高周波モジュール１の説明は、限定的に解釈されるべきではない。
【0026】
図１に示すように、高周波モジュール１は、キャリアアンプ１２および１３と、ピークアンプ１６および１７と、９０°ハイブリッド回路１１と、結合器２０と、ピークバイアス制御回路２２と、ドライブレベル検出回路２３と、バイアス回路１４、１５、１８および１９と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール１は、ドハティ増幅回路を構成している。
【0027】
なお、ドハティ増幅回路とは、複数の増幅素子をキャリアアンプおよびピークアンプとして用いることで高効率を実現する増幅回路を意味する。キャリアアンプとは、ドハティ型の増幅回路において、高周波入力信号の電力が低くても高くても動作する増幅素子を意味する。ピークアンプとは、ドハティ型の増幅回路において、高周波入力信号の電力が高い場合に主として動作する増幅素子を意味する。したがって、高周波入力信号の電力が低い場合は、高周波入力信号は主としてキャリアアンプで増幅され、高周波入力信号の電力が高い場合には、高周波入力信号はキャリアアンプおよびピークアンプで増幅され合成される。このような動作により、ドハティ型の増幅回路では、低出力電力においてキャリアアンプからみた負荷インピーダンスが増大し、低出力電力における効率が向上する。
【0028】
キャリアアンプ１２は、分波回路に接続された入力端を有する第１増幅器の一例である。具体的には、キャリアアンプ１２は、初段（ドライブ段）に配置されたキャリアアンプであり、キャリアアンプ１２に入力される高周波入力信号を増幅する。キャリアアンプ１３は、第１増幅器の出力端に接続された入力端と、合成回路に接続された出力端と、を有する第２増幅器の一例である。具体的には、キャリアアンプ１３は、最終段（パワー段）に配置されたキャリアアンプであり、キャリアアンプ１３に入力される高周波入力信号を増幅する。
【0029】
キャリアアンプ１２および１３は、高周波入力信号の全ての電力レベルに対して増幅動作可能なＡ級（またはＡＢ級）増幅回路であり、特に、低出力領域および中出力領域において高効率な増幅動作が可能である。
【0030】
ピークアンプ１６は、分波回路に接続された入力端を有する第３増幅器の一例である。具体的には、ピークアンプ１６は、初段（ドライブ段）に配置されたピークアンプであり、ピークアンプ１６に入力される高周波入力信号を増幅する。ピークアンプ１７は、第３増幅器の出力端に接続された入力端と、合成回路に接続された出力端と、を有する第４増幅器の一例である。具体的には、ピークアンプ１７は、最終段（パワー段）に配置されたピークアンプであり、ピークアンプ１７に入力される高周波入力信号を増幅する。
【0031】
ピークアンプ１６および１７は、高周波入力信号の電力レベルが高い領域で増幅動作可能なＣ級増幅回路である。本実施の形態では、ピークアンプ１６および１７には、高周波入力信号の電力レベルが低い領域では、バイアス電圧の供給はされず（オフ状態となり）、高周波入力信号の電力レベルが高い領域では、バイアス電圧が供給される（オン状態となる）。ピークアンプ１６および１７へのバイアス電圧のオンオフのタイミングは、ピークバイアス制御回路２２から出力される制御信号Ｓ２により制御される。
【0032】
なお、ピークアンプ１６および１７が有する増幅トランジスタには、キャリアアンプ１２および１３が有する増幅トランジスタに印加されるバイアス電流よりも小さいバイアス電圧が印加されていてもよい。これによれば、ピークアンプ１６および１７に入力される信号の電力レベルが高くなるほど、出力インピーダンスが低くなる。これにより、ピークアンプ１６および１７は、高出力領域において低歪の増幅動作が可能である。
【0033】
なお、上記ドハティ増幅回路の段数は２段としたが、本開示はこれに限定されない。ドハティ増幅回路の段数は、１段であってもよいし、３段以上であってもよい。
【0034】
９０°ハイブリッド回路１１は、分波回路の一例であり、キャリアアンプ１２の入力端およびピークアンプ１６の入力端に接続される。９０°ハイブリッド回路１１は、高周波信号ＲＦ１を、互いに位相が略９０°異なる高周波信号ＲＦ２およびＲＦ５に分波し、高周波信号ＲＦ２をキャリアアンプ１２に出力し、高周波信号ＲＦ５をピークアンプ１６に出力する。なお、「略９０°」とは、９０°の位相のみではなく、９０°±４５°の位相をも含むものとする。
【0035】
なお、９０°ハイブリッド回路１１の入力側に、プリアンプが配置されていてもよい。
【0036】
高周波信号ＲＦ５の位相は、例えば高周波信号ＲＦ２より９０°遅れる。また例えば、高周波信号ＲＦ２の電力と高周波信号ＲＦ５の電力とは等しい。
【0037】
バイアス回路１４は、キャリアアンプ１２にバイアス電圧（およびバイアス電流）を供給する。バイアス回路１５は、キャリアアンプ１３にバイアス電圧（およびバイアス電流）を供給する。キャリアアンプ１２は、高周波信号ＲＦ２を増幅し、増幅された高周波信号ＲＦ３をキャリアアンプ１３に出力する。キャリアアンプ１３は、高周波信号ＲＦ３を増幅し、増幅された高周波信号ＲＦ４を結合器２０に出力する。
【0038】
バイアス回路１８は、ピークバイアス制御回路２２から出力される制御信号Ｓ２に基づいて、ピークアンプ１６にバイアス電圧（およびバイアス電流）を供給する。バイアス回路１９は、ピークバイアス制御回路２２から出力される制御信号Ｓ２に基づいて、ピークアンプ１７にバイアス電圧（およびバイアス電流）を供給する。ピークアンプ１６は、高周波信号ＲＦ５を増幅し、増幅された高周波信号ＲＦ６をピークアンプ１７に出力する。ピークアンプ１７は、高周波信号ＲＦ６を増幅し、増幅された高周波信号ＲＦ７を結合器２０に出力する。
【0039】
結合器２０は、合成回路の一例であり、キャリアアンプ１３の出力端およびピークアンプ１７の出力端に接続され、高周波信号ＲＦ４と高周波信号ＲＦ７とを合成する。高周波信号ＲＦ４と高周波信号ＲＦ７とを電流合成する場合には、結合器２０は、例えば、キャリアアンプ１３と高周波出力端子１０２との間に接続された位相シフタを有する。上記位相シフタは、キャリアアンプ１３の高周波信号ＲＦ４を９０°遅らせる。また、高周波信号ＲＦ４と高周波信号ＲＦ７とを電圧合成する場合には、結合器２０は、例えば、ピークアンプ１７と高周波出力端子１０２との間に接続された位相シフタと、当該位相シフタおよびキャリアアンプ１３の出力端に接続されたトランスフォーマと、を有する。上記位相シフタは、ピークアンプ１７の高周波信号ＲＦ７を９０°遅らせる。上記トランスフォーマは、例えば、一次側コイルの両端が上記位相シフタおよびキャリアアンプ１３の出力端にそれぞれ接続され、二次側コイルの両端が高周波出力端子１０２およびグランドにそれぞれ接続される。
【0040】
ドライブレベル検出回路２３は、キャリアアンプ１３の出力端に接続され、キャリアアンプ１３が出力する高周波信号ＲＦ４に基づいて、キャリアアンプ１３のドライブレベルを示す信号Ｓ１を、ピークバイアス制御回路２２に出力するよう構成される。これにより、ドライブレベル検出回路２３は、例えば、高周波信号ＲＦ４の電圧振幅（または電流振幅）の瞬時最小値を検出する。瞬時最小値が小さいほど、高周波信号ＲＦ４の電力（振幅）は大きいと判断される。
【0041】
なお、ドライブレベル検出回路２３は、キャリアアンプ１３の出力端に代えてバイアス回路１５に接続され、キャリアアンプ１３のドライブレベルを示す信号Ｓ１を、ピークバイアス制御回路２２に出力するよう構成されてもよい。
【0042】
また、信号Ｓ１は、キャリアアンプ１３のドライブレベルに相補的に変化する信号（反転信号）であってもよい。
【0043】
ピークバイアス制御回路２２は、制御回路に含まれ、キャリアアンプ１２の入力端とドライブレベル検出回路２３とに接続され、キャリアアンプ１２に入力される高周波信号ＲＦ２、および、キャリアアンプ１３のドライブレベルを示す信号Ｓ１に基づいて、ピークアンプ１６および１７のバイアス電圧の閾値を可変する制御信号Ｓ２をバイアス回路１８および１９に出力するよう構成される。なお、バイアス電圧の閾値とは、ピークアンプ１６および１７が増幅動作を開始するときの高周波モジュール１への高周波入力信号ＲＦｉｎの電力値であり、例えば、ピークアンプ１６および１７へのバイアス電圧の供給を開始する（バイアス電圧を立ち上げる）ときの高周波入力信号ＲＦｉｎの電力値である。
【0044】
なお、ピークバイアス制御回路２２は、キャリアアンプ１２の入力端に代えて９０°ハイブリッド回路１１の入力端に接続されてもよい。この場合、ピークバイアス制御回路２２は、高周波信号ＲＦ１および信号Ｓ１に基づいて、ピークアンプ１６および１７のバイアス電圧の閾値を可変する制御信号Ｓ２をバイアス回路１８および１９に出力するよう構成される。
【0045】
また、制御信号Ｓ２は、バイアス回路１８および１９のうちのバイアス回路１８のみに供給されてもよい。
【0046】
［２ ピークバイアス制御回路２２のバイアス制御］
図２は、実施の形態に係る高周波モジュール１の高周波入力信号ＲＦｉｎとピークバイアス制御回路２２が出力する制御信号Ｓ２との関係の一例を示す模式図である。同図において、横軸は高周波入力信号ＲＦｉｎの電力を表し、縦軸はピークバイアス制御回路２２が出力する制御信号Ｓ２の強度（電圧）を表す。
図２は、実施の形態に係る高周波モジュール１の高周波入力信号ＲＦｉｎとピークバイアス制御回路２２が出力する制御信号Ｓ２との関係の一例を示す模式図である。同図において、横軸は高周波入力信号ＲＦｉｎの電力を表し、縦軸はピークバイアス制御回路２２が出力する制御信号Ｓ２の強度（電圧）を表す。
【0047】
ピークバイアス制御回路２２は、信号Ｓ１に応じて、制御信号Ｓ２の立ち上がり点を異ならせる。波形３１は、キャリアアンプ１３のドライブレベルが相対的に低い（瞬時最小値が相対的に大きい）場合の、高周波入力信号ＲＦｉｎの電力と制御信号Ｓ２の強度との関係を示す。波形３２は、キャリアアンプ１３のドライブレベルが相対的に中間の（瞬時最小値が相対的に中間の）場合の、高周波入力信号ＲＦｉｎの電力と制御信号Ｓ２の強度との関係を示す。波形３３は、キャリアアンプ１３のドライブレベルが相対的に高い（瞬時最小値が相対的に小さい）場合の、高周波入力信号ＲＦｉｎの電力と制御信号Ｓ２の強度との関係を示す。
【0048】
なお、本実施の形態では、制御信号Ｓ２の強度（電圧）が相対的に低い場合には、バイアス回路１８および１９から出力されるバイアス電圧は相対的に小さく、制御信号Ｓ２の強度（電圧）が相対的に高い場合には、バイアス回路１８および１９から出力されるバイアス電圧は相対的に大きいことを意味する。
【0049】
ピークバイアス制御回路２２は、キャリアアンプ１３のドライブレベルが相対的に低い（瞬時最小値が相対的に大きい）場合、波形３１に示すように、高周波入力信号ＲＦｉｎの電力が閾値Ａになると、制御信号Ｓ２を立ち上げる。これに対応させて、バイアス回路１８および１９は、例えば、高周波入力信号ＲＦｉｎの電力が閾値Ａ以上の範囲では、高周波入力信号ＲＦｉｎの電力が大きいほどバイアス電圧を大きくする。
【0050】
また、ピークバイアス制御回路２２は、キャリアアンプ１３のドライブレベルが相対的に中間の（瞬時最小値が相対的に中間の）場合、波形３２に示すように、高周波入力信号ＲＦｉｎの電力が閾値Ｂ（Ｂ＜Ａ）になると、制御信号Ｓ２を立ち上げる。これに対応させて、バイアス回路１８および１９は、例えば、高周波入力信号ＲＦｉｎの電力が閾値Ｂ以上の範囲では、高周波入力信号ＲＦｉｎの電力が大きいほどバイアス電圧を大きくする。
【0051】
また、ピークバイアス制御回路２２は、キャリアアンプ１３のドライブレベルが相対的に高い（瞬時最小値が相対的に小さい）場合、波形３３に示すように、高周波入力信号ＲＦｉｎの電力が閾値Ｃ（Ｃ＜Ｂ）になると、制御信号Ｓ２を立ち上げる。これに対応させて、バイアス回路１８および１９は、例えば、高周波入力信号ＲＦｉｎの電力が閾値Ｃ以上の範囲では、高周波入力信号ＲＦｉｎが大きいほどバイアス電圧を大きくする。
【0052】
つまり、ピークバイアス制御回路２２は、高周波入力信号ＲＦｉｎ、および、キャリアアンプ１３のドライブレベルを示す信号に基づいて、ピークアンプ１６および／またはピークアンプ１７のバイアス電圧の閾値を可変するように構成されている。
【0053】
例えば、ピークバイアス制御回路２２は、大きな電力の高周波入力信号ＲＦｉｎが入力された場合に、制御信号Ｓ２をバイアス回路１８および１９に出力することにより、バイアス回路１８および１９から所定のバイアス電圧を出力させることで、ピークアンプ１６および１７を起動させる。これにより、キャリアアンプ１２および１３が飽和することを抑制できる。
【0054】
本実施の形態に係るピークバイアス制御回路２２は、高周波入力信号ＲＦｉｎを検知することでバイアス電圧をフィードフォワード制御するので、キャリアアンプの飽和を検知する従来の構成と比べて、格段に高速に応答できる。したがって、ピークバイアス制御回路２２は、高周波入力信号ＲＦｉｎの電力が短時間で上昇した場合であっても、即座に応答して、バイアス回路１８および１９からバイアス電圧を供給することでピークアンプ１６および１７を高速に起動させることができ、また、キャリアアンプ１２および１３を瞬間的にも飽和させることを抑制できる。
【0055】
ただし、温度およびその他の周辺環境が変化した場合（例えば、負荷インピーダンスの変動、または、極低温でキャリアアンプ１２および１３の利得が上昇した場合等）では、キャリアアンプ１２および１３が、高周波入力信号ＲＦｉｎの電力が小さくても飽和してしまう場合があり得る。
【0056】
これに対して、本実施の形態に係るピークバイアス制御回路２２は、上記のような場合にも対応できるように、キャリアアンプ１２および１３のドライブレベルを表す信号Ｓ１を検知することでバイアス電圧をフィードバック制御するので、キャリアアンプ１２および１３が飽和に近い場合には、高周波入力信号ＲＦｉｎの電力が小さくてもピークアンプ１６および１７を起動させることが可能である。
【0057】
つまり、ピークバイアス制御回路２２は、高周波入力信号ＲＦｉｎ（または高周波信号ＲＦ２）および信号Ｓ１に基づいて、ピークアンプ１６および１７のバイアス電圧の閾値（Ａ、Ｂ、Ｃ）を可変するように構成される。
【0058】
これによれば、本実施の形態に係るピークバイアス制御回路２２は、高周波入力信号ＲＦｉｎを検知するので、キャリアアンプ１２および１３のドライブレベルを検知するのに時間を要したとしても、キャリアアンプ１２および１３を飽和させることなく、バイアス回路１８および１９から所定のバイアス電圧を供給することでピークアンプ１６および１７を起動させることができる。これにより、上記ドハティ増幅回路を含む高周波モジュール１では、高周波出力信号の品質劣化を抑制することが可能となる。
【0059】
［３ ピークバイアス制御回路、ドライブレベル検出回路およびバイアス回路の回路構成例］
次に、本実施の形態に係るピークバイアス制御回路２２、ドライブレベル検出回路２３、バイアス回路１８および１９の回路構成について説明する。図３は、本実施の形態に係るピークバイアス制御回路２２、ドライブレベル検出回路２３、バイアス回路１８および１９の回路構成図である。同図には、ピークバイアス制御回路２２、ドライブレベル検出回路２３、バイアス回路１８および１９のほか、定電流回路４１Ａ、ローパスフィルタ４２および４３が示されている。なお、定電流回路４１Ａ、ローパスフィルタ４２および４３はなくてもよい。
次に、本実施の形態に係るピークバイアス制御回路２２、ドライブレベル検出回路２３、バイアス回路１８および１９の回路構成について説明する。図３は、本実施の形態に係るピークバイアス制御回路２２、ドライブレベル検出回路２３、バイアス回路１８および１９の回路構成図である。同図には、ピークバイアス制御回路２２、ドライブレベル検出回路２３、バイアス回路１８および１９のほか、定電流回路４１Ａ、ローパスフィルタ４２および４３が示されている。なお、定電流回路４１Ａ、ローパスフィルタ４２および４３はなくてもよい。
【0060】
ピークバイアス制御回路２２は、トランジスタＱＤＥ１およびＱＤＥ２と、抵抗ＲＤＥＥ１およびＲＤＥＥ２と、を含む。
【0061】
なお、本開示では、各トランジスタは、バイポーラトランジスタとするが、各トランジスタはこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）が例示されるが、本開示はこれに限定されない。トランジスタは、例えば、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であってもよい。また、トランジスタは、複数の単位トランジスタを電気的に並列接続した、マルチフィンガートランジスタであってもよい。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。
【0062】
トランジスタＱＤＥ１のコレクタは、電源（Ｖｃｃ）に電気的に接続されている。トランジスタＱＤＥ１のエミッタは、抵抗ＲＤＥＥ１の一端に電気的に接続されている。トランジスタＱＤＥ１および抵抗ＲＤＥＥ１は、エミッタフォロワ回路２２ａを構成する。
【0063】
なお、ピークバイアス制御回路２２は、エミッタフォロワ回路２２ａに代えて、ソースフォロワ回路を含んでもよい。
【0064】
トランジスタＱＤＥ２のコレクタは、電源（Ｖｃｃ）に接続されている。トランジスタＱＤＥ２のエミッタは、抵抗ＲＤＥＥ２の一端に接続されている。トランジスタＱＤＥ２および抵抗ＲＤＥＥ２は、エミッタフォロワ回路２２ｂを構成する。
【0065】
なお、ピークバイアス制御回路２２は、エミッタフォロワ回路２２ｂに代えて、ソースフォロワ回路を含んでもよい。
【0066】
抵抗ＲＤＥＥ１の他端と抵抗ＲＤＥＥ２の他端とは接続されている。エミッタフォロワ回路２２ａの出力電流とエミッタフォロワ回路２２ｂの出力電流との和が、ピークバイアス制御回路２２の出力電流Ｉ１となる。
【0067】
抵抗ＲＤＥＢＢ、ＲＤＥＢ１およびＲＤＥＢ２、ならびに、トランジスタＱＤＥ５、ＱＤＥ６およびＱＤＥ７は、トランジスタＱＤＥ１およびＱＤＥ２のベースに、バイアス電圧を与える。
【0068】
抵抗ＲＤＥＢＢの一端と抵抗ＲＤＥＢ１の一端と抵抗ＲＤＥＢ２の一端とは接続されている。
【0069】
抵抗ＲＤＥＢＢの他端は、トランジスタＱＤＥ７のコレクタおよびベースに接続されている。つまり、トランジスタＱＤＥ７はダイオード接続されている。トランジスタＱＤＥ７のエミッタはトランジスタＱＤＥ６のコレクタおよびベースに接続されている。つまり、トランジスタＱＤＥ６はダイオード接続されている。トランジスタＱＤＥ６のエミッタはトランジスタＱＤＥ５のコレクタおよびベースに接続されている。つまり、トランジスタＱＤＥ５はダイオード接続されている。トランジスタＱＤＥ５のエミッタは基準電位に接続されている。基準電位は接地電位が例示されるが、本開示はこれに限定されない。
【0070】
抵抗ＲＤＥＢＢの一端、抵抗ＲＤＥＢ１の一端および抵抗ＲＤＥＢ２の一端には、バイアス電流ＢＩＡＳ１が入力される。抵抗ＲＤＥＢＢ、トランジスタＱＤＥ７、トランジスタＱＤＥ６およびトランジスタＱＤＥ５は、一定の電圧を生じる。この電圧が、抵抗ＲＤＥＢ１を介してトランジスタＱＤＥ１のベースに入力されると共に、抵抗ＲＤＥＢ２を介してトランジスタＱＤＥ２のベースに入力される。
【0071】
トランジスタＱＤＥ３およびＱＤＥ４の各々は、トランジスタＱＤＥ５とカレントミラー接続されている。トランジスタＱＤＥ３のコレクタはトランジスタＱＤＥ１のベースに接続されている。これにより、トランジスタＱＤＥ３は、トランジスタＱＤＥ１のベース電流を調整可能である。トランジスタＱＤＥ４のコレクタはトランジスタＱＤＥ２のベースに接続されている。これにより、トランジスタＱＤＥ４は、トランジスタＱＤＥ２のベース電流を調整可能である。
【0072】
なお、本回路構成例では、トランジスタＱＤＥ１のベースおよびトランジスタＱＤＥ２のベースには、高周波信号ＲＦ２を差動信号に変換した高周波信号ＩＮ１およびＩＮ２が、各々入力される。高周波信号ＩＮ１およびＩＮ２は、例えば、高周波信号ＲＦ２をバランに入力することにより得ることができる。
【0073】
抵抗ＲＤＥＥ１の他端および抵抗ＲＤＥＥ２の他端は、定電流回路４１Ａに接続されている。定電流回路４１Ａは、トランジスタＱＤＥ１１を含む。定電流回路４１Ａは、ピークバイアス制御回路２２の電流バイアス回路である。
【0074】
ドライブレベル検出回路２３は、抵抗ＲＭＯ４と、定電圧源ＶＭＯ１、ＶＭＯ２およびＶＭＯ３と、トランジスタＱＭＯ１およびＱＭＯ２と、コンデンサＣＭＯ１と、を含む。
【0075】
本回路構成例では、キャリアアンプ１３（図１参照）は、差動増幅器であるものとし、一対の差動信号を構成する高周波信号ＲＦ４１およびＲＦ４２を出力するものとする。
【0076】
トランジスタＱＭＯ１のエミッタには高周波信号ＲＦ４１が入力される。トランジスタＱＭＯ１のエミッタは、キャリアアンプ１３内の一方の増幅器の出力端子（出力トランジスタのコレクタまたはドレイン）に接続されることが例示される。
【0077】
トランジスタＱＭＯ２のエミッタには高周波信号ＲＦ４２が入力される。トランジスタＱＭＯ２のエミッタは、キャリアアンプ１３内の他方の増幅器の出力端子（出力トランジスタのコレクタまたはドレイン）に接続されることが例示される。
【0078】
トランジスタＱＭＯ１のベースおよびトランジスタＱＭＯ２のベースは、ノードＮ３に接続されている。トランジスタＱＭＯ１のコレクタおよびトランジスタＱＭＯ２のコレクタは、ノードＮ４に接続されている。
【0079】
定電圧源ＶＭＯ１は、ノードＮ３に電圧を与える。つまり、定電圧源ＶＭＯ１は、トランジスタＱＭＯ１のベースおよびトランジスタＱＭＯ２のベースにバイアスを供給する。
【0080】
抵抗ＲＭＯ４および定電圧源ＶＭＯ２は、ノードＮ４に電圧を与える。つまり、抵抗ＲＭＯ４および定電圧源ＶＭＯ２は、トランジスタＱＭＯ１のコレクタおよびトランジスタＱＭＯ２のコレクタにバイアスを供給する。
【0081】
定電圧源ＶＭＯ３の一端はノードＮ４に接続され、定電圧源ＶＭＯ３の他端はコンデンサＣＭＯ１の一端に接続されている。コンデンサＣＭＯ１の他端は基準電位に接続されている。
【0082】
定電圧源ＶＭＯ３は、信号Ｓ１を他端から出力する。コンデンサＣＭＯ１は、信号Ｓ１の高周波成分をシャントし、平滑化させる。
【0083】
なお、定電圧源ＶＭＯ１およびＶＭＯ２のそれぞれは、抵抗およびトランジスタで構成され、おおよそ一定の電圧を出力できればよい。また、定電圧源ＶＭＯ３は、ダイオード接続されたトランジスタで構成され、おおよそ一定の電圧降下を生じればよい。
【0084】
定電流回路４１Ａは、トランジスタＱＤＥ１１を含む。
【0085】
ローパスフィルタ４３は、抵抗ＲＬＰＦおよびコンデンサＣＬＰＦを含む。抵抗ＲＬＰＦの一端は定電圧源ＶＭＯ３の他端に接続されている。抵抗ＲＬＰＦの他端はコンデンサＣＬＰＦの一端およびトランジスタＱＤＥ１１のベースに接続されている。コンデンサＣＬＰＦの他端は基準電位に接続されている。ローパスフィルタ４３は、信号Ｓ１を低域通過させて、トランジスタＱＤＥ１１のベースに出力する。
【0086】
ローパスフィルタ４２は、コンデンサＣｅｎｖを含む。コンデンサＣｅｎｖの一端は、抵抗ＲＤＥＥ１の他端、抵抗ＲＤＥＥ２の他端およびトランジスタＱＤＥ１１のコレクタに電気的に接続されている。コンデンサＣｅｎｖの他端は基準電位に接続されている。
【0087】
コンデンサＣｅｎｖは、ピークバイアス制御回路２２の出力電流Ｉ１と、トランジスタＱＤＥ１１のコレクタ電流Ｉ２と、の差によって充電または放電される。コンデンサＣｅｎｖの電圧が、制御信号Ｓ２（の電圧）である。コンデンサＣｅｎｖは、制御信号Ｓ２の高周波成分（例えば、キャリア周波数信号成分）を基準電位に終端して除去し、低周波成分だけを通過させる。これにより、コンデンサＣｅｎｖは、後段のバイアス回路１８および１９、ならびに、バイアス供給対象トランジスタ（増幅トランジスタ）に適切にバイアスが掛かるようにできる。
【0088】
バイアス回路１８は、トランジスタＱＤＥ８、ＱＤＥ９およびＱＤＥ１０を含む。なお、バイアス回路１９（図１参照）の回路構成は、バイアス回路１８の回路構成と同様であるので、説明を省略する。
【0089】
トランジスタＱＤＥ９はダイオード接続されている。トランジスタＱＤＥ９のコレクタおよびベースは、コンデンサＣｅｎｖの一端に電気的に接続されている。トランジスタＱＤＥ９のエミッタはトランジスタＱＤＥ８のコレクタおよびベースに接続されている。トランジスタＱＤＥ８はダイオード接続されている。トランジスタＱＤＥ８のエミッタは基準電位に接続されている。トランジスタＱＤＥ９およびＱＤＥ８には、コンデンサＣｅｎｖの電圧に応じた電流が流れる。
【0090】
トランジスタＱＤＥ１０のコレクタは、電源（Ｖｃｃ）に接続されている。トランジスタＱＤＥ１０のベースは、トランジスタＱＤＥ９のコレクタおよびベースに接続されている。トランジスタＱＤＥ１０のエミッタ電圧が、バイアス電圧ＢＩＡＳ１６（ＢＩＡＳ１７）として、ピークアンプ１６（１７）に出力される。
【0091】
以下、ドライブレベル検出回路２３およびピークバイアス制御回路２２の動作について説明する。
【0092】
最終段のキャリアアンプ１３の出力端電圧は、バイアス電圧を中心として高周波信号ＲＦ４の電圧振幅で振動している。キャリアアンプ１３が飽和するとき、高周波信号ＲＦ４の電圧振幅が大きくなってバイアス電圧とほぼ同等となる状況が発生する。このとき、高周波信号ＲＦ４の瞬時最小値が０Ｖに近づく瞬間が発生する。この瞬間は、増幅作用が得られていない瞬間であり、増幅器の飽和という現象に結び付く。本回路構成例では、この飽和の原理を利用し、キャリアアンプ１３のドライブレベルを検知している。
【0093】
具体的には、高周波信号ＲＦ４１およびＲＦ４２の周期の内で、高周波信号ＲＦ４１およびＲＦ４２の電圧が、定電圧源ＶＭＯ１の電圧からトランジスタＱＭＯ１およびＱＭＯ２の閾値電圧分の電圧降下を差し引いた電圧よりも低くなった期間だけ、トランジスタＱＭＯ１およびＱＭＯ２がオン状態となる。
【0094】
キャリアアンプ１３が飽和に対し十分余裕をもって動作しているとき、トランジスタＱＭＯ１およびＱＭＯ２はオン状態になる期間がないので、コレクタ電流が流れない。そのため、抵抗ＲＭＯ４には電流が流れないので、電圧降下を生じない。したがって、信号Ｓ１は、定電圧源ＶＭＯ２の電圧から定電圧源ＶＭＯ３の電圧を差し引いた電圧となる。
【0095】
一方、高周波信号ＲＦ４１およびＲＦ４２の振幅が大きくなると、トランジスタＱＭＯ１およびＱＭＯ２はオン状態になる期間が発生するので、コレクタ電流が流れる。そのため、抵抗ＲＭＯ４には電流が流れるので、電圧降下を生じる。
【0096】
高周波信号ＲＦ４１およびＲＦ４２の振幅が更に大きくなると、トランジスタＱＭＯ１およびＱＭＯ２はオン状態になる期間が長くなるので、より多くのコレクタ電流が流れる。そのため、抵抗ＲＭＯ４には、より多くの電流が流れるので、より大きな電圧降下を生じる。
【0097】
したがって、信号Ｓ１は、キャリアアンプ１３のドライブレベルが高くなるにつれて、高周波信号ＲＦ４１およびＲＦ４２が小信号時の電圧から抵抗ＲＭＯ４での電圧降下分だけ下がった電圧となる。この信号Ｓ１は、キャリアアンプ１３のドライブレベルに相補的に変化する信号（反転信号）とみなすことができる。
【0098】
一方、ピークバイアス制御回路２２において、トランジスタＱＤＥ１は、高周波信号ＩＮ１がトランジスタＱＤＥ１の閾値電圧以上の場合にオン状態になりエミッタ電流を出力する。トランジスタＱＤＥ２は、高周波信号ＩＮ２がトランジスタＱＤＥ２の閾値電圧以上の場合にオン状態になりエミッタ電流を出力する。つまり、高周波信号ＩＮ１およびＩＮ２（高周波信号ＲＦ２）の振幅が大きいほど、ピークバイアス制御回路２２の出力電流は大きくなる。また、高周波信号ＩＮ１およびＩＮ２（高周波信号ＲＦ２）の振幅が小さいほど、ピークバイアス制御回路２２の出力電流は小さくなる。
【0099】
また、ドライブレベル検出回路２３の動作で説明したように、信号Ｓ１は、キャリアアンプ１３のドライブレベルが高くなるにつれて小さくなり、キャリアアンプ１３のドライブレベルが低くなるにつれて大きくなる。
【0100】
つまり、キャリアアンプ１３のドライブレベルが相対的に高い（飽和に近い）ほど、トランジスタＱＤＥ１１のコレクタ電流Ｉ２が小さくなる。また、キャリアアンプ１３のドライブレベルが相対的に低い（増幅率が低減している）ほど、トランジスタＱＤＥ１１のコレクタ電流Ｉ２が大きくなる。
【0101】
以上を総合すると、コンデンサＣｅｎｖの電圧は、キャリアアンプ１３のドライブレベルが相対的に高い（飽和に近い）ほど、高くなりやすくなる。また、コンデンサＣｅｎｖの電圧は、キャリアアンプ１３のドライブレベルが相対的に低い（増幅率が低減している）ほど、高くなりづらくなる。また、コンデンサＣｅｎｖの電圧は、高周波信号ＲＦ２の電力が大きいほど、高くなりやすくなる。また、コンデンサＣｅｎｖの電圧は、高周波信号ＲＦ２の電力が小さいほど、高くなりづらくなる。
【0102】
また、ピークバイアス制御回路２２は、キャリアアンプ１３のドライブレベルが相対的に高い（瞬時最小値が相対的に小さい）場合、高周波入力信号ＲＦｉｎの電力が閾値Ｃになると、制御信号Ｓ２を立ち上げ、キャリアアンプ１３のドライブレベルが相対的に低い（瞬時最小値が相対的に大きい）場合、高周波入力信号ＲＦｉｎの電力が閾値Ｃよりも大きい閾値Ａになると、制御信号Ｓ２を立ち上げる。
【0103】
［４ 高周波モジュールの回路構成の変形例］
以下では、高周波モジュールの回路構成の変形例について説明する。
以下では、高周波モジュールの回路構成の変形例について説明する。
【0104】
［４．１ 変形例１］
図４は、実施の形態の変形例１に係る高周波モジュール２の回路構成図である。本変形例に係る高周波モジュール２は、キャリアアンプ１２、１３ａおよび１３ｂと、ピークアンプ１６、１７ａおよび１７ｂと、９０°ハイブリッド回路１１と、結合器２０Ａと、ピークバイアス制御回路２２Ａと、ドライブレベル検出回路２３Ａと、バイアス回路１４、１５ａ、１５ｂ、１８、１９ａおよび１９ｂと、トランス５１および５２と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール２は、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール２は、実施の形態に係る高周波モジュール１と比較して、最終段（パワー段）のキャリアアンプおよびピークアンプが、それぞれ差動増幅器となっている点が構成として異なる。以下、本変形例に係る高周波モジュール２について、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
図４は、実施の形態の変形例１に係る高周波モジュール２の回路構成図である。本変形例に係る高周波モジュール２は、キャリアアンプ１２、１３ａおよび１３ｂと、ピークアンプ１６、１７ａおよび１７ｂと、９０°ハイブリッド回路１１と、結合器２０Ａと、ピークバイアス制御回路２２Ａと、ドライブレベル検出回路２３Ａと、バイアス回路１４、１５ａ、１５ｂ、１８、１９ａおよび１９ｂと、トランス５１および５２と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール２は、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール２は、実施の形態に係る高周波モジュール１と比較して、最終段（パワー段）のキャリアアンプおよびピークアンプが、それぞれ差動増幅器となっている点が構成として異なる。以下、本変形例に係る高周波モジュール２について、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
【0105】
キャリアアンプ１２は、分波回路に接続された入力端を有する第１増幅器の一例である。具体的には、キャリアアンプ１２は、初段（ドライブ段）に配置されたキャリアアンプであり、キャリアアンプ１２に入力される高周波入力信号を増幅する。キャリアアンプ１３ａおよび１３ｂはそれぞれ、第１増幅器の出力端に接続された入力端と、合成回路に接続された出力端と、を有する第２増幅器の一例である。具体的には、キャリアアンプ１３ａおよび１３ｂは、最終段（パワー段）に配置されたキャリアアンプである。キャリアアンプ１３ａおよび１３ｂは、９０°ハイブリッド回路１１と結合器２０Ａとの間で並列接続され、差動増幅器を構成している。具体的には、キャリアアンプ１３ａおよび１３ｂは、キャリアアンプ１２と結合器２０Ａとの間で並列接続されている。
【0106】
トランス５１は、一次側コイルおよび二次側コイルを有し、一次側コイルの一端に入力された非平衡信号を平衡信号に変換して二次側コイルの両端から出力する。具体的には、一次側コイルの一端がキャリアアンプ１２の出力端に接続され、一次側コイルの他端が基準電位に接続され、二次側コイルの一端がキャリアアンプ１３ａの入力端に接続され、二次側コイルの他端がキャリアアンプ１３ｂの入力端に接続される。
【0107】
キャリアアンプ１３ａの出力端およびキャリアアンプ１３ｂの出力端は結合器２０Ａに接続される。
【0108】
キャリアアンプ１２、１３ａおよび１３ｂは、高周波入力信号の全ての電力レベルに対して増幅動作可能なＡ級（またはＡＢ級）増幅回路であり、特に、低出力領域および中出力領域において高効率な増幅動作が可能である。
【0109】
ピークアンプ１６は、分波回路に接続された入力端を有する第３増幅器の一例である。具体的には、ピークアンプ１６は、初段（ドライブ段）に配置されたピークアンプであり、ピークアンプ１６に入力される高周波入力信号を増幅する。ピークアンプ１７ａおよび１７ｂはそれぞれ、第３増幅器の出力端に接続された入力端と、合成回路に接続された出力端と、を有する第４増幅器の一例である。具体的には、ピークアンプ１７ａおよび１７ｂは、最終段（パワー段）に配置されたピークアンプである。ピークアンプ１７ａおよび１７ｂは、９０°ハイブリッド回路１１と結合器２０Ａとの間で並列接続され、差動増幅器を構成している。具体的には、ピークアンプ１７ａおよび１７ｂは、ピークアンプ１６と結合器２０Ａとの間で並列接続されている。
【0110】
トランス５２は、一次側コイルおよび二次側コイルを有し、一次側コイルの一端に入力された非平衡信号を平衡信号に変換して二次側コイルの両端から出力する。具体的には、一次側コイルの一端がピークアンプ１６の出力端に接続され、一次側コイルの他端が基準電位に接続され、二次側コイルの一端がピークアンプ１７ａの入力端に接続され、二次側コイルの他端がピークアンプ１７ｂの入力端に接続される。
【0111】
ピークアンプ１７ａの出力端およびピークアンプ１７ｂの出力端は結合器２０Ａに接続される。
【0112】
ピークアンプ１６、１７ａおよび１７ｂは、高周波入力信号の電力レベルが高い領域で増幅動作可能なＣ級増幅回路である。本変形例では、ピークアンプ１６、１７ａおよび１７ｂには、高周波入力信号の電力レベルが低い領域では、バイアス電圧の供給はされず（オフ状態となり）、高周波入力信号の電力レベルが高い領域では、バイアス電圧が供給される（オン状態となる）。ピークアンプ１６、１７ａおよび１７ｂへのバイアス電圧のオンオフのタイミングは、ピークバイアス制御回路２２Ａから出力される制御信号Ｓ２により制御される。
【0113】
なお、ピークアンプ１６、１７ａおよび１７ｂが有する増幅トランジスタには、キャリアアンプ１２、１３ａおよび１３ｂが有する増幅トランジスタに印加されるバイアス電流よりも小さいバイアス電圧が印加されていてもよい。これによれば、ピークアンプ１６、１７ａおよび１７ｂに入力される信号の電力レベルが高くなるほど、出力インピーダンスが低くなる。これにより、ピークアンプ１６、１７ａおよび１７ｂは、高出力領域において低歪の増幅動作が可能である。
【0114】
なお、上記ドハティ増幅回路の段数は２段としたが、本開示はこれに限定されない。ドハティ増幅回路の段数は、１段であってもよいし、３段以上であってもよい。
【0115】
バイアス回路１４は、キャリアアンプ１２にバイアス電圧（およびバイアス電流）を供給する。バイアス回路１５ａは、キャリアアンプ１３ａにバイアス電圧（およびバイアス電流）を供給する。バイアス回路１５ｂは、キャリアアンプ１３ｂにバイアス電圧（およびバイアス電流）を供給する。
【0116】
キャリアアンプ１２は、高周波信号ＲＦ２を増幅し、増幅された高周波信号ＲＦ３をトランス５１に出力する。トランス５１は、非平衡型の高周波信号ＲＦ３を平衡型の高周波信号に変換する。キャリアアンプ１３ａは、平衡型の高周波信号の一方を増幅し、増幅された高周波信号ＲＦ４１を結合器２０Ａに出力する。キャリアアンプ１３ｂは、平衡型の高周波信号の他方を増幅し、増幅された高周波信号ＲＦ４２を結合器２０Ａに出力する。
【0117】
バイアス回路１８は、ピークバイアス制御回路２２Ａから出力される制御信号Ｓ２に基づいて、ピークアンプ１６にバイアス電圧（およびバイアス電流）を供給する。バイアス回路１９ａは、ピークバイアス制御回路２２Ａから出力される制御信号Ｓ２に基づいて、ピークアンプ１７ａにバイアス電圧（およびバイアス電流）を供給する。バイアス回路１９ｂは、ピークバイアス制御回路２２Ａから出力される制御信号Ｓ２に基づいて、ピークアンプ１７ｂにバイアス電圧（およびバイアス電流）を供給する。
【0118】
ピークアンプ１６は、高周波信号ＲＦ５を増幅し、増幅された高周波信号ＲＦ６をトランス５２に出力する。トランス５２は、非平衡型の高周波信号ＲＦ６を平衡型の高周波信号に変換する。ピークアンプ１７ａは、平衡型の高周波信号の一方を増幅し、増幅された高周波信号ＲＦ７１を結合器２０Ａに出力する。ピークアンプ１７ｂは、平衡型の高周波信号の他方を増幅し、増幅された高周波信号ＲＦ７２を結合器２０Ａに出力する。
【0119】
結合器２０Ａは、合成回路の一例であり、キャリアアンプ１３ａの出力端、キャリアアンプ１３ｂの出力端、ピークアンプ１７ａの出力端、およびピークアンプ１７ｂの出力端に接続され、高周波信号ＲＦ４１、ＲＦ４２、ＲＦ７１およびＲＦ７２を合成する。
【0120】
ドライブレベル検出回路２３Ａは、キャリアアンプ１３ａおよび１３ｂの出力端に接続され、キャリアアンプ１３ａが出力する高周波信号ＲＦ４１およびキャリアアンプ１３ｂが出力する高周波信号ＲＦ４２に基づいて、キャリアアンプ１３ａおよび１３ｂのドライブレベルを示す信号Ｓ１を、ピークバイアス制御回路２２Ａに出力するよう構成される。これにより、ドライブレベル検出回路２３Ａは、例えば、高周波信号ＲＦ４１およびＲＦ４２の電圧振幅（または電流振幅）の瞬時最小値を検出する。瞬時最小値が小さいほど、高周波信号ＲＦ４１およびＲＦ４２の電力（振幅）は大きいと判断される。
【0121】
なお、ドライブレベル検出回路２３Ａは、キャリアアンプ１３ａの出力端に代えてバイアス回路１５ａに接続され、キャリアアンプ１３ｂの出力端に代えてバイアス回路１５ｂに接続され、キャリアアンプ１３ａおよび１３ｂのドライブレベルを示す信号Ｓ１を、ピークバイアス制御回路２２Ａに出力するよう構成されてもよい。
【0122】
また、信号Ｓ１は、キャリアアンプ１３ａおよび１３ｂのドライブレベルに相補的に変化する信号（反転信号）であってもよい。
【0123】
ピークバイアス制御回路２２Ａは、制御回路に含まれ、キャリアアンプ１２の入力端とドライブレベル検出回路２３Ａとに接続され、キャリアアンプ１２に入力される高周波信号ＲＦ２、および、キャリアアンプ１３ａおよび１３ｂのドライブレベルを示す信号Ｓ１に基づいて、ピークアンプ１６、１７ａおよび１７ｂのバイアス電圧の閾値を可変する制御信号Ｓ２をバイアス回路１８、１９ａおよび１９ｂに出力するよう構成される。
【0124】
なお、ピークバイアス制御回路２２Ａは、キャリアアンプ１２の入力端に代えて９０°ハイブリッド回路１１の入力端に接続されてもよい。この場合、ピークバイアス制御回路２２Ａは、高周波信号ＲＦ１および信号Ｓ１に基づいて、ピークアンプ１６、１７ａおよび１７ｂのバイアス電圧の閾値を可変する制御信号Ｓ２をバイアス回路１８、１９ａおよび１９ｂに出力するよう構成される。
【0125】
また、制御信号Ｓ２は、バイアス回路１８、１９ａおよび１９ｂのうちのバイアス回路１８のみに供給されてもよい。
【0126】
ピークバイアス制御回路２２Ａは、図２に示された高周波入力信号ＲＦｉｎと制御信号Ｓ２との関係を示すグラフと同様に、信号Ｓ１に応じて、制御信号Ｓ２の立ち上がり点を異ならせる。つまり、ピークバイアス制御回路２２Ａは、高周波信号ＲＦ２（または高周波入力信号ＲＦｉｎ）、および、キャリアアンプ１３ａおよび１３ｂのドライブレベルを示す信号Ｓ１に基づいて、ピークアンプ１６、ピークアンプ１７ａおよび１７ｂのバイアス電圧の閾値を可変するように構成されている。
【0127】
本変形例に係るピークバイアス制御回路２２Ａは、高周波信号ＲＦ２（または高周波入力信号ＲＦｉｎ）および信号Ｓ１に基づいて、ピークアンプ１６、１７ａおよび１７ｂのバイアス電圧の閾値（Ａ、Ｂ、Ｃ）を可変するように構成される。
【0128】
これによれば、本変形例に係るピークバイアス制御回路２２Ａは、高周波信号ＲＦ２（または高周波入力信号ＲＦｉｎ）を検知するので、キャリアアンプ１２、１３ａおよび１３ｂのドライブレベルを検知するのに時間を要したとしても、キャリアアンプ１２、１３ａおよび１３ｂを飽和させることなく、バイアス回路１８、１９ａおよび１９ｂから所定のバイアス電圧を供給することでピークアンプ１６、１７ａおよび１７ｂを起動させることができる。これにより、上記ドハティ増幅回路を含む高周波モジュール２では、高周波出力信号の品質劣化を抑制することが可能となる。
【0129】
［４．２ 変形例２］
図５は、実施の形態の変形例２に係る高周波モジュール３の回路構成図である。本変形例に係る高周波モジュール３は、キャリアアンプ１２および１３と、ピークアンプ１６および１７と、９０°ハイブリッド回路１１と、結合器２０と、ピークバイアス制御回路２２Ｂと、ドライブレベル検出回路２３Ｂと、バイアス回路１４、１５、１８および１９と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール３は、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール３は、実施の形態に係る高周波モジュール１と比較して、高周波信号ＲＦ４に代えてバイアス回路１５の信号がドライブレベル検出回路２３Ｂに入力される点のみが構成として異なる。以下、本変形例に係る高周波モジュール３について、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
図５は、実施の形態の変形例２に係る高周波モジュール３の回路構成図である。本変形例に係る高周波モジュール３は、キャリアアンプ１２および１３と、ピークアンプ１６および１７と、９０°ハイブリッド回路１１と、結合器２０と、ピークバイアス制御回路２２Ｂと、ドライブレベル検出回路２３Ｂと、バイアス回路１４、１５、１８および１９と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール３は、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール３は、実施の形態に係る高周波モジュール１と比較して、高周波信号ＲＦ４に代えてバイアス回路１５の信号がドライブレベル検出回路２３Ｂに入力される点のみが構成として異なる。以下、本変形例に係る高周波モジュール３について、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
【0130】
バイアス回路１８は、ピークバイアス制御回路２２Ｂから出力される制御信号Ｓ２に基づいて、ピークアンプ１６にバイアス電圧（およびバイアス電流）を供給する。バイアス回路１９は、ピークバイアス制御回路２２Ｂから出力される制御信号Ｓ２に基づいて、ピークアンプ１７にバイアス電圧（およびバイアス電流）を供給する。
【0131】
ドライブレベル検出回路２３Ｂは、バイアス回路１５に接続され、キャリアアンプ１３のドライブレベルを示す信号Ｓ１を、ピークバイアス制御回路２２Ｂに出力するよう構成される。
【0132】
ピークバイアス制御回路２２Ｂは、制御回路に含まれている。ピークバイアス制御回路２２Ｂの第１入力端は、キャリアアンプ１２の入力端に接続されている。ピークバイアス制御回路２２Ｂの第２入力端は、ドライブレベル検出回路２３Ｂを介してバイアス回路１５に接続されている。ピークバイアス制御回路２２Ｂの出力端は、バイアス回路１８および１９に接続されている。つまり、ピークバイアス制御回路２２Ｂは、キャリアアンプ１２に入力される高周波信号ＲＦ２、および、キャリアアンプ１３のドライブレベルを示す信号Ｓ１に基づいて、ピークアンプ１６および１７のバイアス電圧の閾値を可変する制御信号Ｓ２をバイアス回路１８および１９に出力するよう構成される。
【0133】
なお、ピークバイアス制御回路２２Ｂは、キャリアアンプ１２の入力端に代えて９０°ハイブリッド回路１１の入力端に接続されてもよい。この場合、ピークバイアス制御回路２２Ｂは、高周波信号ＲＦ１および信号Ｓ１に基づいて、ピークアンプ１６および１７のバイアス電圧の閾値を可変する制御信号Ｓ２をバイアス回路１８および１９に出力するよう構成される。
【0134】
また、制御信号Ｓ２は、バイアス回路１８および１９のうちのバイアス回路１８のみに供給されてもよい。
【0135】
なお、本変形例において、変形例１と同様に、最終段（パワー段）のキャリアアンプおよびピークアンプが、それぞれ差動増幅器となっていてもよい。つまり、高周波モジュール３は、キャリアアンプ１２、１３ａおよび１３ｂと、ピークアンプ１６、１７ａおよび１７ｂと、結合器２０Ａと、バイアス回路１４、１５ａ、１５ｂ、１８、１９ａおよび１９ｂと、トランス５１および５２と、を備えてもよい。この場合に、ドライブレベル検出回路２３Ｂは、バイアス回路１５ａおよび１５ｂの各々に接続されてもよい。
【0136】
［４．３ 変形例３］
図６は、実施の形態の変形例３に係る高周波モジュール４の回路構成図である。本変形例に係る高周波モジュール４は、キャリアアンプ１２および１３と、ピークアンプ１６および１７と、９０°ハイブリッド回路１１と、結合器２０と、ピークバイアス制御回路２２Ｃと、ドライブレベル検出回路２３と、バイアス回路１４、１５、１８および１９と、イネーブル端子１６１および１７１と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール４は、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール４は、実施の形態に係る高周波モジュール１と比較して、高周波信号ＲＦ２に代えて高周波入力信号ＲＦｉｎがピークバイアス制御回路２２Ｃに入力される点、およびピークバイアス制御回路２２Ｃからの制御信号Ｓ２がバイアス回路１８および１９ではなくイネーブル端子１６１および１７１に出力される点が構成として異なる。以下、本変形例に係る高周波モジュール４について、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
図６は、実施の形態の変形例３に係る高周波モジュール４の回路構成図である。本変形例に係る高周波モジュール４は、キャリアアンプ１２および１３と、ピークアンプ１６および１７と、９０°ハイブリッド回路１１と、結合器２０と、ピークバイアス制御回路２２Ｃと、ドライブレベル検出回路２３と、バイアス回路１４、１５、１８および１９と、イネーブル端子１６１および１７１と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。上記構成により、高周波モジュール４は、ドハティ増幅回路を構成している。本変形例に係る高周波モジュール４は、実施の形態に係る高周波モジュール１と比較して、高周波信号ＲＦ２に代えて高周波入力信号ＲＦｉｎがピークバイアス制御回路２２Ｃに入力される点、およびピークバイアス制御回路２２Ｃからの制御信号Ｓ２がバイアス回路１８および１９ではなくイネーブル端子１６１および１７１に出力される点が構成として異なる。以下、本変形例に係る高周波モジュール４について、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
【0137】
イネーブル端子１６１は、ピークアンプ１６およびピークバイアス制御回路２２Ｃに接続される。イネーブル端子１７１は、ピークアンプ１７およびピークバイアス制御回路２２Ｃに接続される。
【0138】
バイアス回路１８は、ピークアンプ１６にバイアス電圧（およびバイアス電流）を供給する。バイアス回路１９は、ピークアンプ１７にバイアス電圧（およびバイアス電流）を供給する。
【0139】
ピークバイアス制御回路２２Ｃは、制御回路に含まれている。ピークバイアス制御回路２２Ｃの第１入力端は、９０°ハイブリッド回路１１の入力端に接続されている。ピークバイアス制御回路２２Ｃの第２入力端は、ドライブレベル検出回路２３を介してキャリアアンプ１３の出力端に接続されている。つまり、ピークバイアス制御回路２２Ｃは、９０°ハイブリッド回路１１に入力される高周波入力信号ＲＦｉｎ、および、キャリアアンプ１３のドライブレベルを示す信号Ｓ１に基づいて、ピークアンプ１６および１７のバイアス電圧の閾値を可変する制御信号Ｓ２をイネーブル端子１６１および１７１に出力するよう構成される。上記構成より、例えば、ピークバイアス制御回路２２Ｃは、制御信号Ｓ２をイネーブル端子１６１に出力することにより、ピークアンプ１６へバイアス電圧を供給する／供給しないを制御し、制御信号Ｓ２をイネーブル端子１７１に出力することにより、ピークアンプ１７へバイアス電圧を供給する／供給しないを制御する。
【0140】
なお、ピークバイアス制御回路２２Ｃには、他の変形例と同様に、高周波信号ＲＦ２が入力されてもよい。すなわち、ピークバイアス制御回路２２Ｃの第１入力端は、キャリアアンプ１２の入力端に接続されていてもよい。
【0141】
また、本変形例において、変形例１と同様に、最終段（パワー段）のキャリアアンプおよびピークアンプが、それぞれ差動増幅器となっていてもよい。つまり、高周波モジュール４は、キャリアアンプ１２、１３ａおよび１３ｂと、ピークアンプ１６、１７ａおよび１７ｂと、結合器２０Ａと、バイアス回路１４、１５ａ、１５ｂ、１８、１９ａおよび１９ｂと、トランス５１および５２と、を備えてもよい。この場合に、ピークアンプ１６、１７ａおよび１７ｂの各々がイネーブル端子を有し、ピークバイアス制御回路２２Ｃは、各イネーブル端子に制御信号Ｓ２を出力する。あるいは、ピークバイアス制御回路２２Ｃは、ピークアンプ１６のイネーブル端子１６１のみに制御信号Ｓ２を出力してもよい。
【0142】
また、本変形例において、変形例２と同様に、ドライブレベル検出回路２３の代わりに、バイアス回路１５（または１５ａおよび１５ｂ）に接続されたドライブレベル検出回路２３Ｂが設けられてもよい。
【0143】
［５ 実施例］
続いて、上述した高周波モジュール１～４の具体的な複数の実施例について説明する。
続いて、上述した高周波モジュール１～４の具体的な複数の実施例について説明する。
【0144】
［５．１ 実施例１］
図７Ａおよび図７Ｂはそれぞれ、実施例１に係る高周波モジュール１Ａの平面図である。図７Ａおよび図７Ｂのいずれも、ｚ軸の正側からモジュール基板９０の主面を見た図を表している。図７Ａでは、高周波モジュール１Ａの構成から集積回路７２を除いた構成、すなわち、モジュール基板９０と集積回路７１とを示している。図７Ａでは、集積回路７２の輪郭を破線で表している。
図７Ａおよび図７Ｂはそれぞれ、実施例１に係る高周波モジュール１Ａの平面図である。図７Ａおよび図７Ｂのいずれも、ｚ軸の正側からモジュール基板９０の主面を見た図を表している。図７Ａでは、高周波モジュール１Ａの構成から集積回路７２を除いた構成、すなわち、モジュール基板９０と集積回路７１とを示している。図７Ａでは、集積回路７２の輪郭を破線で表している。
【0145】
図７Ｃは、実施例１に係る高周波モジュール１Ａの断面図である。具体的には、図７Ｃは、図７Ａおよび図７Ｂに示したＶＩＩ－ＶＩＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図７Ｃには、ＶＩＩ－ＶＩＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
【0146】
なお、図７Ｃでは、ビア導体８１および８２以外の構成要素については、ｙ軸の負側から透視したときのおおよその位置を模式的に表している。また、図面が複雑になるのを避けるため、集積回路７１および７２に対して断面を表す網掛けも省略している。さらに、集積回路７１および７２に含まれる構成要素の一部の図示を省略している。具体的には、パワー段のキャリアアンプ１３、ドライブ段のピークアンプ１６、各々に接続されたバイアス回路１５および１８、ピークバイアス制御回路２２ならびにドライブレベル検出回路２３を破線で図示し、他の構成要素の図示を省略している。このような図示の手法は、他の断面図においても適用されている。なお、図示が省略される構成要素は、断面図によって異なる場合がある。
【0147】
また、図７Ａ～図７Ｃにおいて、モジュール基板９０に配置された複数の回路部品を接続する配線の一部の図示が省略されている。図７Ａ～図７Ｃにおいて、複数の回路部品を覆う樹脂部材、および当該樹脂部材の表面を覆うシールド電極層の図示が省略されている。なお、樹脂部材およびシールド電極層はなくてもよい。
【0148】
図７Ａ～図７Ｃに示す高周波モジュール１Ａは、図１に示した高周波モジュール１と同じ回路構成を有する。図７Ａ～図７Ｃに示すように、高周波モジュール１Ａは、モジュール基板９０と、集積回路７１と、集積回路７２と、結合器２０と、を備える。また、図７Ａ～図７Ｃには示していないが、高周波モジュール１Ａのモジュール基板９０には、高周波入力端子１０１と高周波出力端子１０２とが設けられている。集積回路７１と集積回路７２とは、積層されている。本実施例では、図７Ｃに示すように、集積回路７１は、モジュール基板９０と集積回路７２との間に設けられている。
【0149】
モジュール基板９０は、高周波モジュール１Ａを構成する回路素子を実装する基板である。モジュール基板９０としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（Low Temperature Co-fired Ceramics：ＬＴＣＣ）基板、高温同時焼成セラミックス（High Temperature Co-fired Ceramics：ＨＴＣＣ）基板、部品内蔵基板、再配線層（Redistribution Layer：ＲＤＬ）を有する基板（例えば、ＲＤＬを有するＬＴＣＣ基板）、または、プリント基板などが用いられるが、これらに限定されない。
【0150】
モジュール基板９０は、互いに背向する２つの主面を有する。本実施例では、２つの主面の一方の主面（上面）に、集積回路７１および７２が積層されて配置されている。なお、モジュール基板９０内および主面上には、グランド電極層などが形成されている。図７Ａおよび図７Ｂに示すように、モジュール基板９０は、平面視において矩形状を有するが、モジュール基板９０の形状は、これに限定されない。
【0151】
また、結合器２０は、モジュール基板９０の表面（主面もしくは側面）に設けられる。結合器２０は、モジュール基板９０の内部に埋め込まれて設けられていてもよい。結合器２０は、平面視で、集積回路７１に隣接配置されている。あるいは、結合器２０は、平面視で集積回路７１に重なっていてもよい。なお、結合器２０は、集積回路７１または７２に含まれていてもよい。
【0152】
集積回路７１は、第１集積回路の一例であり、キャリアアンプおよびピークアンプを含んでいる。また、集積回路７１は、キャリアアンプおよびピークアンプの各々のバイアス回路を含んでいる。具体的には、図７Ａに示すように、集積回路７１は、キャリアアンプ１２および１３と、ピークアンプ１６および１７と、バイアス回路１４、１５、１８および１９と、を含んでいる。また、集積回路７１は、９０°ハイブリッド回路１１を含んでいるが、９０°ハイブリッド回路１１を含んでいなくてもよい。例えば、９０°ハイブリッド回路１１は、モジュール基板９０に設けられてもよい。
【0153】
本実施例では、平面視において、９０°ハイブリッド回路１１と結合器２０との間に、キャリアアンプ１２および１３と、ピークアンプ１６および１７とが配置されている。
【0154】
キャリアアンプ１２および１３は、９０°ハイブリッド回路１１と結合器２０とが並ぶ方向（ｙ軸方向）に沿って、並んで配置されている。具体的には、９０°ハイブリッド回路１１から結合器２０に向かって、ドライブ段のキャリアアンプ１２とパワー段のキャリアアンプ１３とがこの順で一直線に並んでいる。これにより、キャリアアンプ１２および１３を通る高周波信号の配線経路を最短にすることができ、損失を低減することができる。
【0155】
ピークアンプ１６および１７は、９０°ハイブリッド回路１１と結合器２０とが並ぶ方向（ｙ軸方向）に沿って、並んで配置されている。具体的には、９０°ハイブリッド回路１１から結合器２０に向かって、ドライブ段のピークアンプ１６とパワー段のピークアンプ１７とがこの順で一直線に並んでいる。これにより、ピークアンプ１６および１７を通る高周波信号の配線経路を最短にすることができ、損失を低減することができる。
【0156】
バイアス回路１４、１５、１８および１９は、各々に対応するアンプに隣接配置されている。具体的には、バイアス回路１４は、キャリアアンプ１２に隣接配置されており、キャリアアンプ１２のバイアス入力端子（図示せず）に対して接続されている。バイアス回路１５は、キャリアアンプ１３に隣接配置されており、キャリアアンプ１３のバイアス入力端子（図示せず）に対して接続されている。バイアス回路１８は、ピークアンプ１６に隣接配置されており、ピークアンプ１６のバイアス入力端子（図示せず）に対して接続されている。バイアス回路１９は、ピークアンプ１７に隣接配置されており、ピークアンプ１７のバイアス入力端子（図示せず）に対して接続されている。なお、バイアス回路１４、１５、１８および１９の集積回路７１内での配置は、これらに限定されない。例えば、バイアス回路１４、１５、１８および１９は、集積回路７１内で互いに隣接配置されていてもよい。
【0157】
集積回路７１の下面には、バンプ電極または平面電極などの電極が設けられており、当該電極を介してモジュール基板９０と電気的に接続されている。なお、集積回路７１とモジュール基板９０との電気的な接続は、特に限定されず、例えばボンディングワイヤが利用されてもよい。
【0158】
例えば、集積回路７１の天面には、再配線層（図示せず）が設けられている。再配線層は、絶縁層と、当該絶縁層の表面または内部に銅等の金属を用いて形成された配線と、を含んでいる。再配線層の配線を介して、集積回路７１と集積回路７２との電気的な接続を確保することができる。
【0159】
再配線層には、一端がモジュール基板９０に接続されたボンディングワイヤの他端が接続されていてもよい。例えば、ボンディングワイヤを介して、集積回路７１または７２に対する信号の入出力または電力の供給が可能になる。
【0160】
集積回路７２は、第２集積回路の一例であり、制御回路を含んでいる。具体的には、集積回路７２は、ピークバイアス制御回路２２と、ドライブレベル検出回路２３と、を含んでいる。ピークバイアス制御回路２２とドライブレベル検出回路２３とは、集積回路７２内で隣接配置されている。
【0161】
図７Ｂと図７Ａとを比較して分かるように、ドライブレベル検出回路２３は、平面視において、キャリアアンプに重なっている。具体的には、ドライブレベル検出回路２３は、平面視において、パワー段のキャリアアンプ１３に重なっている。本実施例では、ドライブレベル検出回路２３は、さらに、平面視において、ドライブ段のキャリアアンプ１２に重なっているが、キャリアアンプ１２には重なっていなくてもよい。
【0162】
本実施例では、パワー段のキャリアアンプ１３の出力端とドライブレベル検出回路２３の入力端とを結ぶ配線距離が短くなるように、集積回路７１および７２が互いに電気的に接続されている。具体的には、集積回路７１は、出力端子８３を含んでいる。集積回路７２は、入力端子８４を含んでいる。出力端子８３と入力端子８４とがビア導体８１を介して接続されている。これにより、ドライブレベル検出回路２３は、キャリアアンプ１３から出力される高周波信号ＲＦ４に基づいてキャリアアンプ１３のドライブレベルを検知することができ、バイアス電圧の閾値のフィードバック制御に利用することができる。
【0163】
出力端子８３は、第１出力端子の一例であり、キャリアアンプの出力端に接続されている。具体的には、出力端子８３は、集積回路７１内でキャリアアンプ１３の出力端に接続されている。出力端子８３は、キャリアアンプ１３の出力端と結合器２０とを結ぶ配線上に位置している。例えば、出力端子８３は、平面視において、キャリアアンプ１３の出力端と結合器２０とを結ぶ配線と重なっている。
【0164】
入力端子８４は、第１入力端子の一例であり、ドライブレベル検出回路２３の入力端に接続される。具体的には、入力端子８４は、集積回路７２内でドライブレベル検出回路２３の入力端に接続される。例えば、入力端子８４は、平面視において、ドライブレベル検出回路２３と重なっている。あるいは、入力端子８４は、平面視において、ドライブレベル検出回路２３に隣接配置されていてもよい。
【0165】
本実施例では、出力端子８３と入力端子８４とは、平面視において重なっている。このため、出力端子８３と入力端子８４とを積層方向（ｚ軸方向）において最短距離で接続することができる。具体的には、図７Ｃに示すように、出力端子８３と入力端子８４とは、ビア導体８１によって電気的に接続されている。
【0166】
ビア導体８１は、集積回路７１の少なくとも一部をｚ軸方向に貫通している。ビア導体８１は、銅、アルミニウムなどの金属材料を用いて形成されている。ビア導体８１の形状は、円柱状であるが、角柱状であってもよく、いわゆる長穴形状であってもよい。
【0167】
このように、出力端子８３と入力端子８４とが平面視で重なることにより、パワー段のキャリアアンプ１３の出力端とドライブレベル検出回路２３の入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３によってドライブレベルの瞬時変動の検出を可能にする。
【0168】
また、ドライブレベル検出回路２３は、平面視において、入力端子８４と重なっている。これにより、集積回路７２内の配線経路も短くすることができるので、寄生容量などによる高周波損失をさらに抑制することができ、ドライブレベル検出回路２３によってドライブレベルの瞬時変動の検出精度を高めることができる。
【0169】
また、本実施例では、図７Ｂと図７Ａとを比較して分かるように、ピークバイアス制御回路２２は、平面視において、ピークアンプに重なっている。具体的には、ピークバイアス制御回路２２は、平面視において、ドライブ段のピークアンプ１６に重なっている。本実施例では、ピークバイアス制御回路２２は、さらに、平面視において、パワー段のピークアンプ１７に重なっているが、ピークアンプ１７には重なっていなくてもよい。
【0170】
本実施例では、ピークバイアス制御回路２２とドライブ段のピークアンプ１６のバイアス回路１８とを結ぶ配線距離が短くなるように、集積回路７１および７２が互いに電気的に接続されている。具体的には、集積回路７２は、出力端子８５を含んでいる。集積回路７１は、入力端子８６を含んでいる。出力端子８５と入力端子８６とがビア導体８２を介して接続されている。
【0171】
出力端子８５は、第３出力端子の一例であり、ピークアンプのバイアス電圧の閾値を可変する制御信号Ｓ２を出力する。出力端子８５は、集積回路７２内でピークバイアス制御回路２２の出力端に接続されている。例えば、出力端子８５は、平面視において、ピークバイアス制御回路２２と重なっている。あるいは、出力端子８５は、平面視において、ピークバイアス制御回路２２に隣接配置されている。
【0172】
入力端子８６は、第３入力端子の一例であり、ピークアンプのバイアス電圧の閾値を可変する制御信号Ｓ２を受ける。入力端子８６は、集積回路７１内でバイアス回路１８の入力端に接続されている。例えば、入力端子８６は、平面視において、バイアス回路１８と重なっている。あるいは、入力端子８６は、平面視において、バイアス回路１８に隣接配置されている。
【0173】
本実施例では、出力端子８５と入力端子８６とは、平面視において重なっている。このため、出力端子８５と入力端子８６とを積層方向（ｚ軸方向）において最短距離で接続することができる。具体的には、図７Ｃに示すように、出力端子８５と入力端子８６とは、ビア導体８２によって電気的に接続されている。
【0174】
ビア導体８２は、集積回路７１の少なくとも一部をｚ軸方向に貫通している。ビア導体８２は、銅、アルミニウムなどの金属材料を用いて形成されている。ビア導体８２の形状は、円柱状であるが、角柱状であってもよく、いわゆる長穴形状であってもよい。
【0175】
なお、図１に示したように、制御信号Ｓ２は、バイアス回路１８だけでなく、バイアス回路１９にも出力される。このため、出力端子８５、入力端子８６およびビア導体８２は、平面視において、バイアス回路１９と重なっていてもよく、バイアス回路１９に隣接配置されていてもよい。例えば、出力端子８５、入力端子８６およびビア導体８２は、平面視において、バイアス回路１８とバイアス回路１９との間に配置されていてもよい。
【0176】
このように、出力端子８５と入力端子８６とが平面視で重なることにより、ピークバイアス制御回路２２の出力端とバイアス回路１８の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0177】
また、ピークバイアス制御回路２２は、平面視において、出力端子８５と重なっている。これにより、集積回路７２内の配線経路も短くすることができるので、制御信号Ｓ２の劣化をさらに抑制することができるので、ピークバイアス制御の精度を高めることができる。
【0178】
集積回路７１は、例えば、ＧａＡｓ、ＳｉＧｅおよびＧａＮのうちの少なくとも１つで構成される。なお、集積回路７１は、ＳｉまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いて構成され、具体的にはＳＯＩ（Silicon on Insulator）プロセスにより製造されてもよい。
【0179】
集積回路７２は、例えば、ＳｉまたはＣＭＯＳを用いて構成され、具体的にはＳＯＩプロセスにより製造されてもよい。また、集積回路７２は、集積回路７１と同じ材料形で構成されてもよい。なお、集積回路７１および７２の構成材料は、上記に限定されない。
【0180】
なお、キャリアアンプ１２および１３ならびにピークアンプ１６および１７を含む集積回路７１をＧａＡｓ、ＳｉＧｅまたはＧａＮで構成し、ピークバイアス制御回路２２およびドライブレベル検出回路２３を含む集積回路７２をＳｉまたはＣＭＯＳで構成してもよい。これによれば、集積回路７１によりドハティ増幅回路の増幅性能を向上させ、集積回路７２を低コストかつ汎用的に提供することが可能となる。また、ドライブレベル検出回路２３を集積回路７２内に設けることにより、集積回路７１の小型化が実現される。
【0181】
また、図７Ａ～図７Ｃには示されていないが、集積回路７２は、キャリアアンプの入力端に接続された入力端子を含んでいる。具体的には、集積回路７１は、キャリアアンプ１２の入力端に接続された端子を有し、当該端子と、集積回路７２の入力端子とが平面視で重なっており、ビア導体を介して接続されている。これにより、ピークバイアス制御回路２２は、キャリアアンプ１２へ入力される高周波信号ＲＦ２を検知することができ、バイアス電圧の閾値のフィードフォワード制御に利用することができる。
【0182】
［５．２ 実施例２］
以下では、上述した高周波モジュール２の具体的な実施例について説明する。以下では、実施例１との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。
以下では、上述した高周波モジュール２の具体的な実施例について説明する。以下では、実施例１との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。
【0183】
図８Ａおよび図８Ｂは、実施例２に係る高周波モジュール２Ａの平面図である。図８Ａでは、高周波モジュール２Ａの構成から集積回路７２Ａを除いた構成、すなわち、モジュール基板９０と集積回路７１Ａとを示している。図８Ａでは、集積回路７２Ａの輪郭を破線で表している。
【0184】
図８Ｃは、実施例２に係る高周波モジュール２Ａの断面図である。具体的には、図８Ｃは、図８Ａおよび図８Ｂに示したＶＩＩＩ－ＶＩＩＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図８Ｃには、ＶＩＩＩ－ＶＩＩＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
【0185】
図８Ａ～図８Ｃに示す高周波モジュール２Ａは、図４に示した高周波モジュール２と同じ回路構成を有する。図８Ａ～図８Ｃに示すように、高周波モジュール２Ａは、モジュール基板９０と、集積回路７１Ａと、集積回路７２Ａと、を備える。集積回路７１Ａと集積回路７２Ａとは、積層されている。本実施例では、図８Ｃに示すように、集積回路７１Ａは、モジュール基板９０と集積回路７２Ａとの間に設けられている。
【0186】
集積回路７１Ａは、第１集積回路の一例であり、キャリアアンプおよびピークアンプを含んでいる。また、集積回路７１Ａは、キャリアアンプおよびピークアンプの各々のバイアス回路を含んでいる。具体的には、図８Ａに示すように、集積回路７１Ａは、キャリアアンプ１２、１３ａおよび１３ｂと、ピークアンプ１６、１７ａおよび１７ｂと、バイアス回路１４、１５ａ、１５ｂ、１８、１９ａおよび１９ｂと、を含んでいる。また、集積回路７１Ａは、９０°ハイブリッド回路１１を含んでいるが、９０°ハイブリッド回路１１を含んでいなくてもよい。例えば、９０°ハイブリッド回路１１は、モジュール基板９０に設けられてもよい。
【0187】
本実施例では、平面視において、９０°ハイブリッド回路１１と結合器２０Ａとの間に、キャリアアンプ１２、１３ａおよび１３ｂと、ピークアンプ１６、１７ａおよび１７ｂとが配置されている。
【0188】
９０°ハイブリッド回路１１から結合器２０Ａに向かって、ドライブ段のキャリアアンプ１２とパワー段のキャリアアンプ１３ａおよび１３ｂとがこの順で配置されている。パワー段のキャリアアンプ１３ａおよび１３ｂは、ドライブ段のキャリアアンプ１２からの距離が等しくなるように、ｘ軸方向に沿って並んで配置されている。これにより、キャリアアンプ１２とキャリアアンプ１３ａまたは１３ｂとを通る高周波信号の配線経路を最短にすることができ、損失を低減することができる。
【0189】
また、９０°ハイブリッド回路１１から結合器２０Ａに向かって、ドライブ段のピークアンプ１６とパワー段のピークアンプ１７ａおよび１７ｂとがこの順で配置されている。パワー段のピークアンプ１７ａおよび１７ｂは、ドライブ段のピークアンプ１６からの距離が等しくなるように、ｘ軸方向に沿って並んで配置されている。これにより、ピークアンプ１６とピークアンプ１７ａおよび１７ｂとを通る高周波信号の配線経路を最短にすることができ、損失を低減することができる。
【0190】
バイアス回路１４、１５ａ、１５ｂ、１８、１９ａおよび１９ｂは、各々に対応するアンプに隣接配置されている。具体的には、バイアス回路１４は、キャリアアンプ１２に隣接配置されており、キャリアアンプ１２のバイアス入力端子（図示せず）に対して接続されている。バイアス回路１５ａは、キャリアアンプ１３ａに隣接配置されており、キャリアアンプ１３ａのバイアス入力端子（図示せず）に対して接続されている。バイアス回路１５ｂは、キャリアアンプ１３ｂに隣接配置されており、キャリアアンプ１３ｂのバイアス入力端子（図示せず）に対して接続されている。バイアス回路１８は、ピークアンプ１６に隣接配置されており、ピークアンプ１６のバイアス入力端子（図示せず）に対して接続されている。バイアス回路１９ａは、ピークアンプ１７ａに隣接配置されており、ピークアンプ１７ａのバイアス入力端子（図示せず）に対して接続されている。バイアス回路１９ｂは、ピークアンプ１７ｂに隣接配置されており、ピークアンプ１７ｂのバイアス入力端子（図示せず）に対して接続されている。なお、バイアス回路１４、１５ａ、１５ｂ、１８、１９ａおよび１９ｂの集積回路７１Ａ内での配置は、これらに限定されない。例えば、バイアス回路１４、１５ａ、１５ｂ、１８、１９ａおよび１９ｂの集積回路７１Ａ内で互いに隣接配置されていてもよい。
【0191】
集積回路７１Ａの下面には、バンプ電極または平面電極などの電極が設けられており、当該電極を介してモジュール基板９０と電気的に接続されている。なお、集積回路７１Ａとモジュール基板９０との電気的な接続は、特に限定されず、例えばボンディングワイヤが利用されてもよい。
【0192】
例えば、集積回路７１Ａの天面には、再配線層（図示せず）が設けられている。再配線層は、絶縁層と、当該絶縁層の表面または内部に銅等の金属を用いて形成された配線と、を含んでいる。再配線層の配線を介して、集積回路７１Ａと集積回路７２Ａとの電気的な接続を確保することができる。
【0193】
再配線層には、一端がモジュール基板９０に接続されたボンディングワイヤの他端が接続されていてもよい。例えば、ボンディングワイヤを介して、集積回路７１Ａまたは７２Ａに対する信号の入出力または電力の供給が可能になる。
【0194】
集積回路７２Ａは、第２集積回路の一例であり、制御回路を含んでいる。具体的には、集積回路７２Ａは、ピークバイアス制御回路２２Ａと、ドライブレベル検出回路２３Ａと、を含んでいる。ピークバイアス制御回路２２Ａとドライブレベル検出回路２３Ａとは、集積回路７２Ａ内で隣接配置されている。
【0195】
図８Ｂと図８Ａとを比較して分かるように、ドライブレベル検出回路２３Ａは、平面視において、キャリアアンプに重なっている。具体的には、ドライブレベル検出回路２３Ａは、平面視において、パワー段のキャリアアンプ１３ａおよび１３ｂに重なっている。本実施例では、ドライブレベル検出回路２３Ａは、さらに、平面視において、ドライブ段のキャリアアンプ１２に重なっているが、キャリアアンプ１２には重なっていなくてもよい。
【0196】
本実施例では、パワー段のキャリアアンプ１３ａおよび１３ｂの各々の出力端とドライブレベル検出回路２３Ａの入力端とを結ぶ配線距離が短くなるように、集積回路７１Ａおよび７２Ａが互いに電気的に接続されている。具体的には、集積回路７１Ａは、出力端子８３ａおよび８３ｂを含んでいる。集積回路７２Ａは、入力端子８４ａおよび８４ｂを含んでいる。出力端子８３ａと入力端子８４ａとがビア導体８１ａを介して接続されている。出力端子８３ｂと入力端子８４ｂとがビア導体８１ｂを介して接続されている。これにより、ドライブレベル検出回路２３Ａは、キャリアアンプ１３ａおよび１３ｂから出力される高周波信号ＲＦ４１およびＲＦ４２に基づいてキャリアアンプ１３ａおよび１３ｂのドライブレベルを検知することができ、バイアス電圧の閾値のフィードバック制御に利用することができる。
【0197】
出力端子８３ａは、第１出力端子の一例であり、キャリアアンプの出力端に接続されている。具体的には、出力端子８３ａは、集積回路７１Ａ内でキャリアアンプ１３ａの出力端に接続されている。出力端子８３ａは、キャリアアンプ１３ａの出力端と結合器２０Ａとを結ぶ配線上に位置している。例えば、出力端子８３ａは、平面視において、キャリアアンプ１３ａの出力端と結合器２０Ａとを結ぶ配線と重なっている。
【0198】
出力端子８３ｂは、第１出力端子の一例であり、キャリアアンプの出力端に接続されている。具体的には、出力端子８３ｂは、集積回路７１Ａ内でキャリアアンプ１３ｂの出力端に接続されている。出力端子８３ｂは、キャリアアンプ１３ｂの出力端と結合器２０Ａとを結ぶ配線上に位置している。例えば、出力端子８３ｂは、平面視において、キャリアアンプ１３ｂの出力端と結合器２０Ａとを結ぶ配線と重なっている。
【0199】
入力端子８４ａは、第１入力端子の一例であり、ドライブレベル検出回路２３Ａの入力端に接続される。具体的には、入力端子８４ａは、集積回路７２Ａ内でドライブレベル検出回路２３Ａの入力端に接続される。例えば、入力端子８４ａは、平面視において、ドライブレベル検出回路２３Ａと重なっている。あるいは、入力端子８４ａは、平面視において、ドライブレベル検出回路２３Ａに隣接配置されていてもよい。
【0200】
入力端子８４ｂは、第１入力端子の一例であり、ドライブレベル検出回路２３Ａの入力端に接続される。具体的には、入力端子８４ｂは、集積回路７２Ａ内でドライブレベル検出回路２３Ａの入力端に接続される。例えば、入力端子８４ｂは、平面視において、ドライブレベル検出回路２３Ａと重なっている。あるいは、入力端子８４ｂは、平面視において、ドライブレベル検出回路２３Ａに隣接配置されていてもよい。
【0201】
本実施例では、出力端子８３ａと入力端子８４ａとは、平面視において重なっている。このため、出力端子８３ａと入力端子８４ａとを積層方向（ｚ軸方向）において最短距離で接続することができる。具体的には、図８Ｃに示すように、出力端子８３ａと入力端子８４ａとは、ビア導体８１ａによって電気的に接続されている。
【0202】
また、出力端子８３ｂと入力端子８４ｂとは、平面視において重なっている。このため、出力端子８３ｂと入力端子８４ｂとを積層方向（ｚ軸方向）において最短距離で接続することができる。具体的には、図８Ｃに示すように、出力端子８３ｂと入力端子８４ｂとは、ビア導体８１ｂによって電気的に接続されている。
【0203】
ビア導体８１ａおよび８１ｂは、銅、アルミニウムなどの金属材料を用いて形成されている。ビア導体８１ａおよび８１ｂの形状は、円柱状であるが、角柱状であってもよく、いわゆる長穴形状であってもよい。
【0204】
このように、出力端子８３ａと入力端子８４ａとが平面視で重なることにより、パワー段のキャリアアンプ１３ａの出力端とドライブレベル検出回路２３Ａの入力端とを結ぶ配線距離を短くすることができる。また、出力端子８３ｂと入力端子８４ｂとが平面視で重なることにより、パワー段のキャリアアンプ１３ｂの出力端とドライブレベル検出回路２３Ａの入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３Ａによってドライブレベルの瞬時変動の検出を可能にする。
【0205】
また、本実施例では、出力端子８３ａとキャリアアンプ１３ａの出力端とを結ぶ配線距離は、例えば、出力端子８３ｂとキャリアアンプ１３ｂの出力端とを結ぶ配線距離に等しい。本実施例では、キャリアアンプ１３ａおよび１３ｂがｘ軸方向に並んで配置されているので、出力端子８３ａおよび８３ｂもｘ軸方向に並んで配置されている。入力端子８４ａおよび８４ｂ、ならびに、ビア導体８１ａおよび８１ｂもそれぞれ同様に、ｘ軸方向に並んで配置されている。これにより、キャリアアンプ１３ａの出力端からドライブレベル検出回路２３Ａまでの配線経路を、キャリアアンプ１３ｂの出力端からドライブレベル検出回路２３Ａまでの配線経路と等しくすることができる。２つの配線経路の差を十分に小さくすることで、ドライブレベルの瞬時変動の検出精度を高めることができる。
【0206】
また、ドライブレベル検出回路２３Ａは、平面視において、入力端子８４ａおよび８４ｂと重なっている。これにより、集積回路７２Ａ内の配線経路も短くすることができるので、寄生容量などによる高周波損失をさらに抑制することができ、ドライブレベル検出回路２３Ａによってドライブレベルの瞬時変動の検出精度を高めることができる。
【0207】
また、本実施例では、図８Ｂと図８Ａとを比較して分かるように、ピークバイアス制御回路２２Ａは、平面視において、ピークアンプに重なっている。具体的には、ピークバイアス制御回路２２Ａは、平面視において、ドライブ段のピークアンプ１６に重なっている。本実施例では、ピークバイアス制御回路２２Ａは、さらに、平面視において、パワー段のピークアンプ１７ａおよび１７ｂに重なっているが、ピークアンプ１７ａおよび１７ｂには重なっていなくてもよい。
【0208】
本実施例では、ピークバイアス制御回路２２Ａとドライブ段のピークアンプ１６のバイアス回路１８とを結ぶ配線距離が短くなるように、集積回路７１Ａおよび７２Ａが互いに電気的に接続されている。具体的には、集積回路７２Ａは、出力端子８５を含んでいる。集積回路７１Ａは、入力端子８６を含んでいる。出力端子８５と入力端子８６とがビア導体８２を介して接続されている。出力端子８５、入力端子８６およびビア導体８２は、実施例１と同様である。
【0209】
本実施例においても、実施例１と同様に、出力端子８５と入力端子８６とが平面視で重なることにより、ピークバイアス制御回路２２Ａの出力端とバイアス回路１８の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0210】
また、ピークバイアス制御回路２２Ａは、平面視において、出力端子８５と重なっている。これにより、集積回路７２Ａ内の配線経路も短くすることができるので、制御信号Ｓ２の劣化をさらに抑制することができるので、ピークバイアス制御の精度を高めることができる。
【0211】
集積回路７１Ａは、例えば、ＧａＡｓ、ＳｉＧｅおよびＧａＮのうちの少なくとも１つで構成される。なお、集積回路７１Ａは、ＳｉまたはＣＭＯＳを用いて構成され、具体的にはＳＯＩプロセスにより製造されてもよい。
【0212】
集積回路７２Ａは、例えば、ＳｉまたはＣＭＯＳを用いて構成され、具体的にはＳＯＩプロセスにより製造されてもよい。また、集積回路７２Ａは、集積回路７１Ａと同じ材料形で構成されてもよい。なお、集積回路７１Ａおよび７２Ａの構成材料は、上記に限定されない。
【0213】
なお、キャリアアンプ１２、１３ａおよび１３ｂならびにピークアンプ１６、１７ａおよび１７ｂを含む集積回路７１ＡをＧａＡｓ、ＳｉＧｅまたはＧａＮで構成し、ピークバイアス制御回路２２Ａおよびドライブレベル検出回路２３Ａを含む集積回路７２ＡをＳｉまたはＣＭＯＳで構成してもよい。これによれば、集積回路７１Ａによりドハティ増幅回路の増幅性能を向上させ、集積回路７２Ａを低コストかつ汎用的に提供することが可能となる。また、ドライブレベル検出回路２３Ａを集積回路７２Ａ内に設けることにより、集積回路７１Ａの小型化が実現される。
【0214】
また、図示されていないが、実施例１と同様に、集積回路７２Ａは、キャリアアンプの入力端に接続された入力端子を含んでいる。具体的には、集積回路７１Ａは、キャリアアンプ１２の入力端に接続された端子を有し、当該端子と、集積回路７２Ａの入力端子とが平面視で重なっており、ビア導体を介して接続されている。これにより、ピークバイアス制御回路２２Ａは、キャリアアンプ１２へ入力される高周波信号ＲＦ２を検知することができ、バイアス電圧の閾値のフィードフォワード制御に利用することができる。
【0215】
［５．３ 実施例３］
図９Ａおよび図９Ｂはそれぞれ、実施例３に係る高周波モジュール１Ｂの平面図である。図９Ａでは、高周波モジュール１Ｂの構成から集積回路７２を除いた構成、すなわち、モジュール基板９０と集積回路７１とを示している。図９Ａでは、集積回路７２の輪郭を破線で表している。
図９Ａおよび図９Ｂはそれぞれ、実施例３に係る高周波モジュール１Ｂの平面図である。図９Ａでは、高周波モジュール１Ｂの構成から集積回路７２を除いた構成、すなわち、モジュール基板９０と集積回路７１とを示している。図９Ａでは、集積回路７２の輪郭を破線で表している。
【0216】
図９Ｃは、実施例３に係る高周波モジュール１Ｂの断面図である。具体的には、図９Ｃは、図９Ａおよび図９Ｂに示したＩＸ－ＩＸ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図９Ｃには、ＩＸ－ＩＸ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
【0217】
図９Ａ～図９Ｃに示す高周波モジュール１Ｂは、図１に示した高周波モジュール１と同じ回路構成を有する。図９Ａ～図９Ｃに示すように、高周波モジュール１Ｂでは、図７Ａ～図７Ｃに示した高周波モジュール１Ａと比較して、ドライブレベル検出回路２３が集積回路７１に含まれている点が相違する。
【0218】
ドライブレベル検出回路２３は、集積回路７１内でキャリアアンプに隣接配置されている。具体的には、ドライブレベル検出回路２３は、パワー段のキャリアアンプ１３に隣接配置されている。本実施例では、ドライブレベル検出回路２３は、キャリアアンプ１３とピークアンプ１７との間に配置されている。また、図９Ｂに示すように、ドライブレベル検出回路２３は、平面視において、ピークバイアス制御回路２２に重なっている。
【0219】
本実施例では、ドライブレベル検出回路２３が集積回路７１内に含まれているので、パワー段のキャリアアンプ１３の出力端とドライブレベル検出回路２３の入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３によってドライブレベルの瞬時変動の検出を可能にする。
【0220】
また、本実施例では、ドライブレベル検出回路２３の出力端とピークバイアス制御回路２２の入力端とを結ぶ配線距離が短くなるように、集積回路７１および７２が互いに電気的に接続されている。具体的には、集積回路７１は、出力端子８８を含んでいる。集積回路７２は、入力端子８９を含んでいる。出力端子８８と入力端子８９とがビア導体８７を介して接続されている。
【0221】
出力端子８８は、第２出力端子の一例であり、キャリアアンプのドライブレベルを示す信号Ｓ１を出力するための端子である。具体的には、出力端子８８は、集積回路７１内でドライブレベル検出回路２３の出力端に接続されている。出力端子８８は、例えば、平面視において、ドライブレベル検出回路２３と重なっている。あるいは、出力端子８８は、平面視において、ドライブレベル検出回路２３に隣接配置されていてもよい。
【0222】
入力端子８９は、第２入力端子の一例であり、キャリアアンプのドライブレベルを示す信号Ｓ１を受けるための端子である。具体的には、入力端子８９は、集積回路７２内でピークバイアス制御回路２２の入力端に接続される。例えば、入力端子８９は、平面視において、ドライブレベル検出回路２３およびピークバイアス制御回路２２と重なっている。あるいは、入力端子８９は、平面視において、ドライブレベル検出回路２３およびピークバイアス制御回路２２の少なくとも一方に隣接配置されていてもよい。
【0223】
本実施例では、出力端子８８と入力端子８９とは、平面視において重なっている。このため、出力端子８８と入力端子８９とを積層方向（ｚ軸方向）において最短距離で接続することができる。具体的には、図９Ｃに示すように、出力端子８８と入力端子８９とは、ビア導体８７によって電気的に接続されている。
【0224】
ビア導体８７は、集積回路７１の少なくとも一部をｚ軸方向に貫通している。ビア導体８７は、銅、アルミニウムなどの金属材料を用いて形成されている。ビア導体８７の形状は、円柱状であるが、角柱状であってもよく、いわゆる長穴形状であってもよい。
【0225】
このように、出力端子８８と入力端子８９とが平面視で重なることにより、ドライブレベル検出回路２３の出力端とピークバイアス制御回路２２の入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３によってドライブレベルの瞬時変動の検出を可能にする。
【0226】
また、ドライブレベル検出回路２３は、平面視において、出力端子８８と重なっている。これにより、集積回路７１内の配線経路も短くすることができるので、寄生容量などによる損失をさらに抑制することができ、ドライブレベル検出回路２３によってドライブレベルの瞬時変動の検出精度を高めることができる。
【0227】
また、ピークバイアス制御回路２２は、平面視において、入力端子８９と重なっている。これにより、集積回路７２内の配線経路も短くすることができるので、寄生容量などによる損失をさらに抑制することができ、ドライブレベル検出回路２３によってドライブレベルの瞬時変動の検出精度を高めることができる。
【0228】
また、本実施例においても、実施例１と同様に、出力端子８５と入力端子８６とが平面視で重なることにより、ピークバイアス制御回路２２の出力端とバイアス回路１８の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0229】
なお、ドライブレベル検出回路２３の配置位置は、図９Ａに示した例には限定されない。例えば、ドライブレベル検出回路２３はバイアス回路１５に隣接配置されていてもよい。また、例えば、ドライブレベル検出回路２３は、平面視において、ピークバイアス制御回路２２とは重なっていなくてもよい。
【0230】
［５．４ 実施例４］
図１０Ａおよび図１０Ｂはそれぞれ、実施例４に係る高周波モジュール２Ｂの平面図である。図１０Ａでは、高周波モジュール２Ｂの構成から集積回路７２Ａを除いた構成、すなわち、モジュール基板９０と集積回路７１Ａとを示している。図１０Ａでは、集積回路７２Ａの輪郭を破線で表している。
図１０Ａおよび図１０Ｂはそれぞれ、実施例４に係る高周波モジュール２Ｂの平面図である。図１０Ａでは、高周波モジュール２Ｂの構成から集積回路７２Ａを除いた構成、すなわち、モジュール基板９０と集積回路７１Ａとを示している。図１０Ａでは、集積回路７２Ａの輪郭を破線で表している。
【0231】
図１０Ｃは、実施例４に係る高周波モジュール２Ｂの断面図である。具体的には、図１０Ｃは、図１０Ａおよび図１０Ｂに示したＸ－Ｘ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１０Ｃには、Ｘ－Ｘ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
【0232】
図１０Ａ～図１０Ｃに示す高周波モジュール２Ｂは、図４に示した高周波モジュール２と同じ回路構成を有する。図１０Ａ～図１０Ｃに示すように、高周波モジュール２Ｂでは、図８Ａ～図８Ｃに示した高周波モジュール２Ａと比較して、ドライブレベル検出回路２３Ａが集積回路７１Ａに含まれている点が相違する。
【0233】
ドライブレベル検出回路２３Ａは、集積回路７１Ａ内でキャリアアンプに隣接配置されている。具体的には、ドライブレベル検出回路２３Ａは、パワー段のキャリアアンプ１３ａおよび１３ｂの少なくとも一方に隣接配置されている。本実施例では、ドライブレベル検出回路２３Ａは、キャリアアンプ１３ａとキャリアアンプ１３ｂとの間に配置されている。
【0234】
本実施例では、ドライブレベル検出回路２３Ａが集積回路７１Ａ内に含まれているので、パワー段のキャリアアンプ１３ａおよび１３ｂの各々の出力端とドライブレベル検出回路２３Ａの入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３Ａによってドライブレベルの瞬時変動の検出を可能にする。
【0235】
また、ドライブレベル検出回路２３Ａがキャリアアンプ１３ａおよび１３ｂの間に配置されているので、キャリアアンプ１３ａの出力端からドライブレベル検出回路２３Ａまでの配線経路を、キャリアアンプ１３ｂの出力端からドライブレベル検出回路２３Ａまでの配線経路と容易に等しくすることができる。２つの配線経路の差を十分に小さくすることで、ドライブレベルの瞬時変動の検出精度を高めることができる。
【0236】
また、本実施例では、ドライブレベル検出回路２３Ａの出力端とピークバイアス制御回路２２Ａの入力端とを結ぶ配線距離が短くなるように、集積回路７１Ａおよび７２Ａが互いに電気的に接続されている。具体的には、集積回路７１Ａは、出力端子８８を含んでいる。集積回路７２Ａは、入力端子８９を含んでいる。出力端子８８と入力端子８９とがビア導体８７を介して接続されている。
【0237】
図１０Ｂに示すように、平面視において、ドライブレベル検出回路２３Ａとピークバイアス制御回路２２Ａとは重なっていない。具体的には、ビア導体８７、出力端子８８および入力端子８９は、平面視において、ドライブレベル検出回路２３Ａに重なるが、ピークバイアス制御回路２２Ａには重なっていない。このため、集積回路７２Ａ内では、入力端子８９とピークバイアス制御回路２２Ａとを接続する配線が設けられている。
【0238】
なお、入力端子８９は、ピークバイアス制御回路２２Ａに重なる位置に設けられていてもよい。この場合、ビア導体８７の上端と入力端子８９とを接続する配線が設けられる。当該配線は、例えば、集積回路７１Ａの天面に設けられた配線層に形成される。なお、本実施例においても、ピークバイアス制御回路２２Ａは、平面視において、ビア導体８７に重なっていてもよい。
【0239】
また、ドライブレベル検出回路２３Ａは、平面視において、出力端子８８と重なっている。これにより、集積回路７１Ａ内の配線経路も短くすることができるので、寄生容量などによる高周波損失をさらに抑制することができ、ドライブレベル検出回路２３Ａによってドライブレベルの瞬時変動の検出精度を高めることができる。
【0240】
また、ピークバイアス制御回路２２Ａは、平面視において、入力端子８９と重なっている。これにより、集積回路７２Ａ内の配線経路も短くすることができるので、寄生容量などによる損失をさらに抑制することができ、ドライブレベル検出回路２３Ａによってドライブレベルの瞬時変動の検出精度を高めることができる。
【0241】
また、本実施例においても、実施例２と同様に、出力端子８５と入力端子８６とが平面視で重なることにより、ピークバイアス制御回路２２Ａの出力端とバイアス回路１８の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0242】
なお、ドライブレベル検出回路２３Ａの配置位置は、図１０Ａに示した例には限定されない。例えば、ドライブレベル検出回路２３Ａはバイアス回路１５ａまたは１５ｂに隣接配置されていてもよい。
【0243】
［５．５ 実施例５］
図１１Ａは、実施例５に係る高周波モジュール１Ｃの平面図である。図１１Ｂは、実施例５に係る高周波モジュール１Ｃの断面図である。具体的には、図１１Ｂは、図１１Ａに示したＸＩ－ＸＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１１Ｂには、ＸＩ－ＸＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
図１１Ａは、実施例５に係る高周波モジュール１Ｃの平面図である。図１１Ｂは、実施例５に係る高周波モジュール１Ｃの断面図である。具体的には、図１１Ｂは、図１１Ａに示したＸＩ－ＸＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１１Ｂには、ＸＩ－ＸＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
【0244】
図１１Ａおよび図１１Ｂに示す高周波モジュール１Ｃは、図１に示した高周波モジュール１と同じ回路構成を有する。図１１Ａおよび図１１Ｂに示すように、高周波モジュール１Ｃでは、図７Ａ～図７Ｃに示した高周波モジュール１Ａと比較して、集積回路７１と集積回路７２との位置関係が異なっている。具体的には、本実施例では、集積回路７２が、モジュール基板９０と集積回路７１との間に設けられている。
【0245】
集積回路７１とモジュール基板９０とは、例えば、集積回路７２の天面に設けられた再配線層（図示せず）およびボンディングワイヤ９１および９２を介して電気的に接続される。再配線層は、絶縁層と、当該絶縁層の表面または内部に銅等の金属を用いて形成された配線と、を含んでいる。再配線層の配線は、集積回路７２とモジュール基板９０との電気的な接続に利用されてもよい。
【0246】
例えば、ボンディングワイヤ９１および９２は、モジュール基板９０に設けられた結合器２０とキャリアアンプ１３の出力端との接続、結合器２０とピークアンプ１７の出力端との接続、あるいは、９０°ハイブリッド回路１１と高周波入力端子１０１との接続などに利用される。ボンディングワイヤ９１および９２は、例えば、金、銀、銅、アルミニウムなどの金属材料を用いて形成された金属線である。
【0247】
図１１Ａでは、ドライブレベル検出回路２３およびピークバイアス制御回路２２の配置を示していないが、本実施例に係る高周波モジュール１Ｃが備える各構成要素の平面視における配置は、図７Ａおよび図７Ｂに示した実施例１に係る高周波モジュール１Ａと同じである。すなわち、ドライブレベル検出回路２３は、平面視において、ビア導体８１、出力端子８３および入力端子８４に重なっている。ピークバイアス制御回路２２は、平面視において、ビア導体８２、出力端子８５および入力端子８６に重なっている。なお、高周波モジュール１Ａに適用可能な変形は、高周波モジュール１Ｃにも適用可能である。
【0248】
本実施例に係る高周波モジュール１Ｃでは、ビア導体８１および８２がそれぞれ、集積回路７２に設けられている点が高周波モジュール１Ａと相違する。本実施例においても、実施例１と同様に、出力端子８３と入力端子８４とが平面視で重なるので、パワー段のキャリアアンプ１３の出力端とドライブレベル検出回路２３の入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３によってドライブレベルの瞬時変動の検出を可能にする。
【0249】
また、出力端子８５と入力端子８６とが平面視で重なることにより、ピークバイアス制御回路２２の出力端とバイアス回路１８の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0250】
［５．６ 実施例６］
図１２Ａは、実施例６に係る高周波モジュール２Ｃの平面図である。図１２Ｂは、実施例６に係る高周波モジュール２Ｃの断面図である。具体的には、図１２Ｂは、図１２Ａに示したＸＩＩ－ＸＩＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１２Ｂには、ＸＩＩ－ＸＩＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
図１２Ａは、実施例６に係る高周波モジュール２Ｃの平面図である。図１２Ｂは、実施例６に係る高周波モジュール２Ｃの断面図である。具体的には、図１２Ｂは、図１２Ａに示したＸＩＩ－ＸＩＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１２Ｂには、ＸＩＩ－ＸＩＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
【0251】
図１２Ａおよび図１２Ｂに示す高周波モジュール２Ｃは、図４に示した高周波モジュール２と同じ回路構成を有する。図１２Ａおよび図１２Ｂに示すように、高周波モジュール２Ｃでは、図８Ａ～図８Ｃに示した高周波モジュール２Ａと比較して、集積回路７１Ａと集積回路７２Ａとの位置関係が異なっている。具体的には、本実施例では、集積回路７２Ａが、モジュール基板９０と集積回路７１Ａとの間に設けられている。
【0252】
集積回路７１Ａとモジュール基板９０とは、例えば、集積回路７２Ａの天面に設けられた再配線層（図示せず）およびボンディングワイヤ９１および９２を介して電気的に接続される。再配線層は、絶縁層と、当該絶縁層の表面または内部に銅等の金属を用いて形成された配線と、を含んでいる。再配線層の配線は、集積回路７２Ａとモジュール基板９０との電気的な接続に利用されてもよい。
【0253】
例えば、ボンディングワイヤ９１および９２は、モジュール基板９０に設けられた結合器２０Ａとキャリアアンプ１３ａの出力端との接続、結合器２０Ａとキャリアアンプ１３ｂの出力端との接続、結合器２０Ａとピークアンプ１７ａの出力端との接続、結合器２０Ａとピークアンプ１７ｂの出力端との接続、あるいは、９０°ハイブリッド回路１１と高周波入力端子１０１との接続などに利用される。ボンディングワイヤ９１および９２は、例えば、金、銀、銅、アルミニウムなどの金属材料を用いて形成された金属線である。
【0254】
図１２Ａでは、ドライブレベル検出回路２３Ａおよびピークバイアス制御回路２２Ａの配置を示していないが、本実施例に係る高周波モジュール２Ｃが備える各構成要素の平面視における配置は、図８Ａおよび図８Ｂに示した実施例２に係る高周波モジュール２Ａと同じである。すなわち、ドライブレベル検出回路２３Ａは、平面視において、ビア導体８１ａおよび８１ｂ、出力端子８３ａおよび８３ｂ、ならびに入力端子８４ａおよび８４ｂに重なっている。ピークバイアス制御回路２２Ａは、平面視において、ビア導体８２、出力端子８５および入力端子８６に重なっている。なお、高周波モジュール２Ａに適用可能な変形は、高周波モジュール２Ｃにも適用可能である。
【0255】
本実施例に係る高周波モジュール２Ｃでは、ビア導体８１ａ、８１ｂおよび８２がそれぞれ、集積回路７２Ａに設けられている点が高周波モジュール２Ａと相違する。本実施例においても、実施例２と同様に、出力端子８３ａと入力端子８４ａとが平面視で重なり、かつ、出力端子８３ｂと入力端子８４ｂとが平面視で重なるので、パワー段のキャリアアンプ１３ａおよび１３ｂの各々の出力端とドライブレベル検出回路２３Ａの入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３Ａによってドライブレベルの瞬時変動の検出を可能にする。
【0256】
また、出力端子８５と入力端子８６とが平面視で重なることにより、ピークバイアス制御回路２２Ａの出力端とバイアス回路１８の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0257】
［５．７ 実施例７］
図１３Ａは、実施例７に係る高周波モジュール１Ｄの平面図である。図１３Ｂは、実施例７に係る高周波モジュール１Ｄの断面図である。具体的には、図１３Ｂは、図１３Ａに示したＸＩＩＩ－ＸＩＩＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１３Ｂには、ＸＩＩＩ－ＸＩＩＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
図１３Ａは、実施例７に係る高周波モジュール１Ｄの平面図である。図１３Ｂは、実施例７に係る高周波モジュール１Ｄの断面図である。具体的には、図１３Ｂは、図１３Ａに示したＸＩＩＩ－ＸＩＩＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１３Ｂには、ＸＩＩＩ－ＸＩＩＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
【0258】
図１３Ａおよび図１３Ｂに示す高周波モジュール１Ｄは、図１に示した高周波モジュール１と同じ回路構成を有する。図１３Ａおよび図１３Ｂに示すように、高周波モジュール１Ｄでは、図９Ａ～図９Ｃに示した高周波モジュール１Ｂと比較して、集積回路７１と集積回路７２との位置関係が異なっている。具体的には、本実施例では、集積回路７２が、モジュール基板９０と集積回路７１との間に設けられている。また、実施例５と同様に、集積回路７２の天面には、再配線層（図示せず）が設けられ、ボンディングワイヤ９１および９２が接続されている。ボンディングワイヤ９１および９２は、実施例５と同様であるので説明を省略する。
【0259】
図１３Ａでは、ドライブレベル検出回路２３およびピークバイアス制御回路２２の配置を示していないが、本実施例に係る高周波モジュール１Ｄが備える各構成要素の平面視における配置は、図９Ａおよび図９Ｂに示した実施例３に係る高周波モジュール１Ｂと同じである。すなわち、ドライブレベル検出回路２３は、集積回路７１に含まれている。これにより、パワー段のキャリアアンプ１３の出力端とドライブレベル検出回路２３の入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる損失を抑制することができ、ドライブレベル検出回路２３によってドライブレベルの瞬時変動の検出を可能にする。
【0260】
また、ドライブレベル検出回路２３は、平面視において、ビア導体８７、出力端子８８および入力端子８９に重なっている。ピークバイアス制御回路２２は、平面視において、ビア導体８２、出力端子８５および入力端子８６に重なっている。なお、高周波モジュール１Ｂに適用可能な変形は、高周波モジュール１Ｄにも適用可能である。
【0261】
本実施例に係る高周波モジュール１Ｄでは、ビア導体８７および８２がそれぞれ、集積回路７２に設けられている点が高周波モジュール１Ｂと相違する。本実施例においても、実施例３と同様に、出力端子８８と入力端子８９とが平面視で重なるので、ドライブレベル検出回路２３の出力端とピークバイアス制御回路２２の入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３によってドライブレベルの瞬時変動の検出を可能にする。
【0262】
また、出力端子８５と入力端子８６とが平面視で重なることにより、ピークバイアス制御回路２２の出力端とバイアス回路１８の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0263】
［５．８ 実施例８］
図１４Ａは、実施例８に係る高周波モジュール２Ｄの平面図である。図１４Ｂは、実施例８に係る高周波モジュール２Ｄの断面図である。具体的には、図１４Ｂは、図１４Ａに示したＸＩＶ－ＸＩＶ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１４Ｂには、ＸＩＶ－ＸＩＶ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
図１４Ａは、実施例８に係る高周波モジュール２Ｄの平面図である。図１４Ｂは、実施例８に係る高周波モジュール２Ｄの断面図である。具体的には、図１４Ｂは、図１４Ａに示したＸＩＶ－ＸＩＶ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１４Ｂには、ＸＩＶ－ＸＩＶ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
【0264】
図１４Ａおよび図１４Ｂに示す高周波モジュール２Ｄは、図４に示した高周波モジュール２と同じ回路構成を有する。図１４Ａおよび図１４Ｂに示すように、高周波モジュール２Ｄでは、図１０Ａ～図１０Ｃに示した高周波モジュール２Ｂと比較して、集積回路７１Ａと集積回路７２Ａとの位置関係が異なっている。具体的には、本実施例では、集積回路７２Ａが、モジュール基板９０と集積回路７１Ａとの間に設けられている。また、実施例６と同様に、集積回路７２Ａの天面には、再配線層（図示せず）が設けられ、ボンディングワイヤ９１および９２が接続されている。ボンディングワイヤ９１および９２は、実施例６と同様であるので説明を省略する。
【0265】
図１４Ａでは、ドライブレベル検出回路２３Ａおよびピークバイアス制御回路２２Ａの配置を示していないが、本実施例に係る高周波モジュール２Ｄが備える各構成要素の平面視における配置は、図１０Ａおよび図１０Ｂに示した実施例４に係る高周波モジュール２Ｂと同じである。すなわち、ドライブレベル検出回路２３Ａは、集積回路７１Ａに含まれている。これにより、パワー段のキャリアアンプ１３ａおよび１３ｂの各々の出力端とドライブレベル検出回路２３Ａの入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる損失を抑制することができ、ドライブレベル検出回路２３Ａによってドライブレベルの瞬時変動の検出を可能にする。
【0266】
また、ドライブレベル検出回路２３Ａがキャリアアンプ１３ａおよび１３ｂの間に配置されているので、キャリアアンプ１３ａの出力端からドライブレベル検出回路２３Ａまでの配線経路を、キャリアアンプ１３ｂの出力端からドライブレベル検出回路２３Ａまでの配線経路と容易に等しくすることができる。２つの配線経路の差を十分に小さくすることで、ドライブレベルの瞬時変動の検出精度を高めることができる。
【0267】
また、ドライブレベル検出回路２３Ａは、平面視において、ビア導体８７、出力端子８８および入力端子８９に重なっている。ピークバイアス制御回路２２Ａは、平面視において、ビア導体８２、出力端子８５および入力端子８６に重なっている。なお、高周波モジュール２Ｂに適用可能な変形は、高周波モジュール２Ｄにも適用可能である。
【0268】
本実施例に係る高周波モジュール２Ｄでは、ビア導体８７および８２がそれぞれ、集積回路７２Ａに設けられている点が高周波モジュール２Ｂと相違する。本実施例においても、実施例４と同様に、ドライブレベル検出回路２３Ａが、平面視において、出力端子８８と重なるので、集積回路７１Ａ内の配線経路も短くすることができる。よって、寄生容量などによる損失をさらに抑制することができ、ドライブレベル検出回路２３Ａによってドライブレベルの瞬時変動の検出精度を高めることができる。
【0269】
また、出力端子８５と入力端子８６とが平面視で重なることにより、ピークバイアス制御回路２２Ａの出力端とバイアス回路１８の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0270】
［５．９ 実施例９］
図１５Ａは、実施例９に係る高周波モジュール１Ｅの平面図である。図１５Ｂは、実施例９に係る高周波モジュール１Ｅの断面図である。具体的には、図１５Ｂは、図１５Ａに示したＸＶ－ＸＶ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１５Ｂには、ＸＶ－ＸＶ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
図１５Ａは、実施例９に係る高周波モジュール１Ｅの平面図である。図１５Ｂは、実施例９に係る高周波モジュール１Ｅの断面図である。具体的には、図１５Ｂは、図１５Ａに示したＸＶ－ＸＶ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１５Ｂには、ＸＶ－ＸＶ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
【0271】
図１５Ａおよび図１５Ｂに示す高周波モジュール１Ｅは、図１に示した高周波モジュール１と同じ回路構成を有する。図１５Ａおよび図１５Ｂに示すように、高周波モジュール１Ｅでは、図７Ａ～図７Ｃに示した高周波モジュール１Ａと比較して、集積回路７１と集積回路７２との大きさが異なっている。具体的には、本実施例では、集積回路７２が、平面視において、集積回路７１より小さい。より具体的には、図１５Ａに示すように、集積回路７２の全体が、平面視において、集積回路７１の内側に配置されている。
【0272】
本実施例では、集積回路７１が集積回路７２とモジュール基板９０との間に配置されている。集積回路７１の天面には、再配線層（図示せず）が設けられ、ボンディングワイヤ９１および９２が接続されている。ボンディングワイヤ９１および９２は、実施例５と同様であるので説明を省略する。
【0273】
集積回路７２が集積回路７１より小さいので、集積回路７１の天面にはボンディングワイヤ９１および９２を接続可能な領域を広く確保することができる。このため、ボンディングワイヤ９１および９２の接続の自由度が高まるので、配線距離を簡単に短くすることができる。
【0274】
また、本実施例に係る高周波モジュール１Ｅが備える各構成要素の平面視における配置は、図７Ａおよび図７Ｂに示した実施例１に係る高周波モジュール１Ａと同じである。すなわち、ドライブレベル検出回路２３は、平面視において、ビア導体８１、出力端子８３および入力端子８４に重なっている。ピークバイアス制御回路２２は、平面視において、ビア導体８２、出力端子８５および入力端子８６に重なっている。なお、高周波モジュール１Ａに適用可能な変形は、高周波モジュール１Ｅにも適用可能である。
【0275】
本実施例においても、実施例１と同様に、出力端子８３と入力端子８４とが平面視で重なるので、パワー段のキャリアアンプ１３の出力端とドライブレベル検出回路２３の入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３によってドライブレベルの瞬時変動の検出を可能にする。
【0276】
また、出力端子８５と入力端子８６とが平面視で重なることにより、ピークバイアス制御回路２２の出力端とバイアス回路１８の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0277】
［５．１０ 実施例１０］
図１６Ａは、実施例１０に係る高周波モジュール２Ｅの平面図である。図１６Ｂは、実施例１０に係る高周波モジュール２Ｅの断面図である。具体的には、図１６Ｂは、図１６Ａに示したＸＶＩ－ＸＶＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１６Ｂには、ＸＶＩ－ＸＶＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
図１６Ａは、実施例１０に係る高周波モジュール２Ｅの平面図である。図１６Ｂは、実施例１０に係る高周波モジュール２Ｅの断面図である。具体的には、図１６Ｂは、図１６Ａに示したＸＶＩ－ＸＶＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１６Ｂには、ＸＶＩ－ＸＶＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
【0278】
図１６Ａおよび図１６Ｂに示す高周波モジュール２Ｅは、図４に示した高周波モジュール２と同じ回路構成を有する。図１６Ａおよび図１６Ｂに示すように、高周波モジュール２Ｅでは、図８Ａ～図８Ｃに示した高周波モジュール２Ａと比較して、集積回路７１Ａと集積回路７２Ａとの大きさが異なっている。具体的には、本実施例では、集積回路７２Ａが、平面視において、集積回路７１Ａより小さい。より具体的には、図１６Ａに示すように、集積回路７２Ａの全体が、平面視において、集積回路７１Ａの内側に配置されている。
【0279】
本実施例では、集積回路７１Ａが集積回路７２Ａとモジュール基板９０との間に配置されている。集積回路７１Ａの天面には、再配線層（図示せず）が設けられ、ボンディングワイヤ９１および９２が接続されている。ボンディングワイヤ９１および９２は、実施例５と同様であるので説明を省略する。
【0280】
集積回路７２Ａが集積回路７１Ａより小さいので、集積回路７１Ａの天面にはボンディングワイヤ９１および９２を接続可能な領域を広く確保することができる。このため、ボンディングワイヤ９１および９２の接続の自由度が高まるので、配線距離を簡単に短くすることができる。
【0281】
また、本実施例に係る高周波モジュール２Ｅが備える各構成要素の平面視における配置は、図８Ａおよび図８Ｂに示した実施例２に係る高周波モジュール２Ａと同じである。すなわち、ドライブレベル検出回路２３Ａは、平面視において、平面視において、ビア導体８１ａおよび８１ｂ、出力端子８３ａおよび８３ｂ、ならびに入力端子８４ａおよび８４ｂに重なっている。ピークバイアス制御回路２２Ａは、平面視において、ビア導体８２、出力端子８５および入力端子８６に重なっている。なお、高周波モジュール２Ａに適用可能な変形は、高周波モジュール２Ｅにも適用可能である。
【0282】
本実施例においても、実施例２と同様に、出力端子８３ａと入力端子８４ａとが平面視で重なり、かつ、出力端子８３ｂと入力端子８４ｂとが平面視で重なるので、パワー段のキャリアアンプ１３ａおよび１３ｂの各々の出力端とドライブレベル検出回路２３Ａの入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３Ａによってドライブレベルの瞬時変動の検出を可能にする。
【0283】
また、出力端子８５と入力端子８６とが平面視で重なることにより、ピークバイアス制御回路２２Ａの出力端とバイアス回路１８の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0284】
［５．１１ 実施例１１］
図１７Ａは、実施例１１に係る高周波モジュール１Ｆの平面図である。図１７Ｂは、実施例１１に係る高周波モジュール１Ｆの断面図である。具体的には、図１７Ｂは、図１７Ａに示したＸＶＩＩ－ＸＶＩＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１７Ｂには、ＸＶＩＩ－ＸＶＩＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
図１７Ａは、実施例１１に係る高周波モジュール１Ｆの平面図である。図１７Ｂは、実施例１１に係る高周波モジュール１Ｆの断面図である。具体的には、図１７Ｂは、図１７Ａに示したＸＶＩＩ－ＸＶＩＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１７Ｂには、ＸＶＩＩ－ＸＶＩＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
【0285】
図１７Ａおよび図１７Ｂに示す高周波モジュール１Ｆは、図１に示した高周波モジュール１と同じ回路構成を有する。図１７Ａおよび図１７Ｂに示すように、高周波モジュール１Ｆでは、図７Ａ～図７Ｃに示した高周波モジュール１Ａと比較して、集積回路７１と集積回路７２との大きさが異なっている。具体的には、本実施例では、集積回路７２が、平面視において、集積回路７１より小さい。より具体的には、図１７Ａに示すように、集積回路７２の全体が、平面視において、集積回路７１の内側に配置されている。
【0286】
本実施例では、集積回路７１が集積回路７２とモジュール基板９０との間に配置されている。集積回路７１の天面には、再配線層（図示せず）が設けられ、ボンディングワイヤ９１および９２が接続されている。ボンディングワイヤ９１および９２は、実施例５と同様であるので説明を省略する。
【0287】
集積回路７２が集積回路７１より小さいので、集積回路７１の天面にはボンディングワイヤ９１および９２を接続可能な領域を広く確保することができる。このため、ボンディングワイヤ９１および９２の接続の自由度が高まるので、配線距離を簡単に短くすることができる。
【0288】
また、本実施例に係る高周波モジュール１Ｆが備える各構成要素の平面視における配置は、図９Ａおよび図９Ｂに示した実施例３に係る高周波モジュール１Ｂと同じである。すなわち、ドライブレベル検出回路２３は、集積回路７１に含まれている。これにより、パワー段のキャリアアンプ１３の出力端とドライブレベル検出回路２３の入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３によってドライブレベルの瞬時変動の検出を可能にする。
【0289】
また、ドライブレベル検出回路２３は、平面視において、ビア導体８７、出力端子８８および入力端子８９に重なっている。ピークバイアス制御回路２２は、平面視において、ビア導体８２、出力端子８５および入力端子８６に重なっている。なお、高周波モジュール１Ｂに適用可能な変形は、高周波モジュール１Ｆにも適用可能である。
【0290】
本実施例においても、実施例３と同様に、出力端子８８と入力端子８９とが平面視で重なるので、ドライブレベル検出回路２３の出力端とピークバイアス制御回路２２の入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる損失を抑制することができ、ドライブレベル検出回路２３によってドライブレベルの瞬時変動の検出を可能にする。
【0291】
また、出力端子８５と入力端子８６とが平面視で重なることにより、ピークバイアス制御回路２２の出力端とバイアス回路１８の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0292】
［５．１２ 実施例１２］
図１８Ａは、実施例１２に係る高周波モジュール２Ｆの平面図である。図１８Ｂは、実施例１２に係る高周波モジュール２Ｆの断面図である。具体的には、図１８Ｂは、図１８Ａに示したＸＶＩＩＩ－ＸＶＩＩＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１８Ｂには、ＸＶＩＩＩ－ＸＶＩＩＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
図１８Ａは、実施例１２に係る高周波モジュール２Ｆの平面図である。図１８Ｂは、実施例１２に係る高周波モジュール２Ｆの断面図である。具体的には、図１８Ｂは、図１８Ａに示したＸＶＩＩＩ－ＸＶＩＩＩ線のうちｘ軸に平行な２つの部分における断面を合成した合成断面図である。つまり、図１８Ｂには、ＸＶＩＩＩ－ＸＶＩＩＩ線のうちｙ軸方向に平行な部分の断面（ｙｚ断面）は図示されておらず、２ヶ所のｘｚ断面が１つの図として表されている。
【0293】
図１８Ａおよび図１８Ｂに示す高周波モジュール２Ｆは、図４に示した高周波モジュール２と同じ回路構成を有する。図１８Ａおよび図１８Ｂに示すように、高周波モジュール２Ｆでは、図８Ａ～図８Ｃに示した高周波モジュール２Ａと比較して、集積回路７１Ａと集積回路７２Ａとの大きさが異なっている。具体的には、本実施例では、集積回路７２Ａが、平面視において、集積回路７１Ａより小さい。より具体的には、図１８Ａに示すように、集積回路７２Ａの全体が、平面視において、集積回路７１Ａの内側に配置されている。
【0294】
本実施例では、集積回路７１Ａが集積回路７２Ａとモジュール基板９０との間に配置されている。集積回路７１Ａの天面には、再配線層（図示せず）が設けられ、ボンディングワイヤ９１および９２が接続されている。ボンディングワイヤ９１および９２は、実施例５と同様であるので説明を省略する。
【0295】
集積回路７２Ａが集積回路７１Ａより小さいので、集積回路７１Ａの天面にはボンディングワイヤ９１および９２を接続可能な領域を広く確保することができる。このため、ボンディングワイヤ９１および９２の接続の自由度が高まるので、配線距離を簡単に短くすることができる。
【0296】
また、本実施例に係る高周波モジュール２Ｆが備える各構成要素の平面視における配置は、図８Ａおよび図８Ｂに示した実施例２に係る高周波モジュール２Ａと同じである。すなわち、ドライブレベル検出回路２３Ａは、集積回路７１Ａに含まれている。これにより、パワー段のキャリアアンプ１３ａおよび１３ｂの各々の出力端とドライブレベル検出回路２３Ａの入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３Ａによってドライブレベルの瞬時変動の検出を可能にする。
【0297】
また、ドライブレベル検出回路２３Ａがキャリアアンプ１３ａおよび１３ｂの間に配置されているので、キャリアアンプ１３ａの出力端からドライブレベル検出回路２３Ａまでの配線経路を、キャリアアンプ１３ｂの出力端からドライブレベル検出回路２３Ａまでの配線経路と容易に等しくすることができる。２つの配線経路の差を十分に小さくすることで、ドライブレベルの瞬時変動の検出精度を高めることができる。
【0298】
また、ドライブレベル検出回路２３Ａは、平面視において、ビア導体８７および出力端子８８に重なっている。ピークバイアス制御回路２２Ａは、平面視において、ビア導体８２、出力端子８５および入力端子８６に重なっている。なお、高周波モジュール２Ｂに適用可能な変形は、高周波モジュール２Ｆにも適用可能である。
【0299】
本実施例においても、実施例４と同様に、ドライブレベル検出回路２３Ａが、平面視において、出力端子８８と重なるので、集積回路７１Ａ内の配線経路も短くすることができる。よって、寄生容量などによる損失をさらに抑制することができ、ドライブレベル検出回路２３Ａによってドライブレベルの瞬時変動の検出精度を高めることができる。
【0300】
また、出力端子８５と入力端子８６とが平面視で重なることにより、ピークバイアス制御回路２２Ａの出力端とバイアス回路１８の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0301】
［５．１３ その他の実施例］
上述した実施例１～１２は、具体的な実装例を示したものであり、上述した例に限定されない。また、変形例３または４に係る高周波モジュール３または４が有する回路構成への適用も可能である。
上述した実施例１～１２は、具体的な実装例を示したものであり、上述した例に限定されない。また、変形例３または４に係る高周波モジュール３または４が有する回路構成への適用も可能である。
【0302】
例えば、変形例３に示したピークバイアス制御回路２２Ｃのように、ピークバイアス制御回路２２または２２Ａが高周波信号ＲＦ１（高周波入力信号ＲＦｉｎ）を検出する場合には、集積回路７２または７２Ａは、９０°ハイブリッド回路１１の入力端に接続された入力端子を含んでいる。具体的には、集積回路７１または７１Ａは、９０°ハイブリッド回路１１の入力端に接続された端子を有し、当該端子と、集積回路７２または７２Ａの入力端子とが平面視で重なっており、ビア導体を介して接続されている。これにより、９０°ハイブリッド回路１１へ入力される高周波信号ＲＦ１をピークバイアス制御回路２２または２２Ａへ入力させることができる。
【0303】
あるいは、集積回路７２または７２Ａは、モジュール基板９０に設けられた高周波入力端子１０１と、または、高周波入力端子１０１に接続された配線と、ボンディングワイヤを介して接続されていてもよい。例えば、ボンディングワイヤの一端は、高周波入力端子１０１に接続され、または、高周波入力端子１０１に接続された配線に接続され、ボンディングワイヤの他端は、集積回路７１または７１Ａの天面に設けられた再配線層の配線に接続される。集積回路７２または７２Ａは、再配線層内の当該配線に接続された入力端子を有する。これにより、集積回路７１または７１Ａにビアを設けることなく、集積回路７２または７２Ａ内のピークバイアス制御回路２２または２２Ａは、高周波信号ＲＦ１を検知することができる。
【0304】
また、変形例２で示したピークバイアス制御回路２２Ｂおよびドライブレベル検出回路２３Ｂが、ピークバイアス制御回路２２または２２Ａおよびドライブレベル検出回路２３または２３Ａの代わりに集積回路７２または７２Ａに含まれてもよい。この場合、ドライブレベル検出回路２３Ｂは、バイアス回路１５（または１５ａおよび１５ｂ）と接続されているので、平面視において、バイアス回路１５（または１５ａおよび１５ｂ）に重なり、キャリアアンプ１３には重なっていなくてもよい。例えば、ビア導体８１、出力端子８３および入力端子８４はそれぞれ、平面視において、バイアス回路１５（または１５ａおよび１５ｂ）に重なり、または、バイアス回路１５（または１５ａおよび１５ｂ）に隣接配置されている。これにより、バイアス回路１５（または１５ａおよび１５ｂ）の出力端とドライブレベル検出回路２３Ｂとを接続する配線距離を短くすることができる。よって、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３Ｂによってドライブレベルの瞬時変動の検出を可能にする。
【0305】
また、変形例３に示したピークバイアス制御回路２２Ｃが、ピークバイアス制御回路２２または２２Ａの代わりに集積回路７２または７２Ａに含まれてもよい。この場合、ピークバイアス制御回路２２Ｃは、ピークアンプ１６および１７のイネーブル端子１６１および１７１に接続されているので、例えば、平面視において、イネーブル端子１６１に重なっており、バイアス回路１８および１９または１９ａおよび１９ｂには重なっていなくてもよい。例えば、ビア導体８２、出力端子８５および入力端子８６はそれぞれ、平面視において、イネーブル端子１６１に重なり、または、イネーブル端子１６１に隣接配置されている。これにより、ピークバイアス制御回路２２Ｃの出力端とイネーブル端子１６１とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。なお、例えば、ビア導体８２、出力端子８５および入力端子８６はそれぞれ、平面視において、イネーブル端子１７１に重なってもよく、または、イネーブル端子１７１に隣接配置されていてもよい。
【0306】
［６．効果など］
以上のように、本実施の形態に係る高周波モジュール１（および１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、２、２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆ、３、４）は、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された９０°ハイブリッド回路１１と、キャリアアンプの出力端およびピークアンプの出力端に接続された結合器２０または２０Ａと、９０°ハイブリッド回路１１またはキャリアアンプに入力される高周波信号ＲＦ１またはＲＦ２、および、キャリアアンプのドライブレベルを示す信号Ｓ１に基づいて、ピークアンプのバイアス電圧の閾値を可変にするように構成された制御回路と、を備え、キャリアアンプおよびピークアンプは、集積回路７１または７１Ａに含まれ、制御回路は、集積回路７２または７２Ａに含まれ、集積回路７１または７１Ａと集積回路７２または７２Ａとは、積層されている。
以上のように、本実施の形態に係る高周波モジュール１（および１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、２、２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆ、３、４）は、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された９０°ハイブリッド回路１１と、キャリアアンプの出力端およびピークアンプの出力端に接続された結合器２０または２０Ａと、９０°ハイブリッド回路１１またはキャリアアンプに入力される高周波信号ＲＦ１またはＲＦ２、および、キャリアアンプのドライブレベルを示す信号Ｓ１に基づいて、ピークアンプのバイアス電圧の閾値を可変にするように構成された制御回路と、を備え、キャリアアンプおよびピークアンプは、集積回路７１または７１Ａに含まれ、制御回路は、集積回路７２または７２Ａに含まれ、集積回路７１または７１Ａと集積回路７２または７２Ａとは、積層されている。
【0307】
これにより、高周波信号ＲＦ１またはＲＦ２に基づいたフィードフォワード制御と、キャリアアンプのドライブレベルに基づいたフィードバック制御とを利用するので、ピークバイアス制御の精度を高めることができる。この場合において、例えば、キャリアアンプと制御回路とを積層方向に並べて配置できるので、キャリアアンプのドライブレベルの検出に関わる配線経路を短くできる。このため、キャリアアンプのドライブレベルを制御回路にて高速かつ低損失で検出できるので、高周波信号ＲＦ４（またはＲＦ４１およびＲＦ４２）の瞬時変動を高精度に検出できる。また、制御回路とピークアンプまたはそのバイアス回路とを結ぶ配線距離を短くすることができるので、制御信号Ｓ２の劣化を抑制することができ、ピークバイアス制御の精度を担保することができる。よって、高周波出力信号ＲＦｏｕｔの品質劣化を抑制できる。
【0308】
また、例えば、高周波モジュール１（および１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、２、２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆ、３、４）は、さらに、モジュール基板９０を備え、集積回路７１または７１Ａは、モジュール基板９０と集積回路７２または７２Ａとの間に設けられていてもよい。
【0309】
これにより、例えば、キャリアンプおよびピークアンプを含む集積回路７１または７１Ａをモジュール基板９０の主面に配置させることができる。例えば、モジュール基板９０に設けられた高周波入力端子１０１および高周波出力端子１０２と、集積回路７１または７１Ａに含まれるキャリアンプおよびピークアンプとの配線経路を短くすることができるので、高周波信号の損失を低減することができ、高周波出力信号ＲＦｏｕｔの品質劣化を抑制できる。また、集積回路７１または７１Ａで発生する熱を、モジュール基板９０を介して効率良く放散させることができるので、増幅効率の向上および高周波出力信号ＲＦｏｕｔの品質劣化の抑制に寄与することができる。
【0310】
また、例えば、高周波モジュール１（および１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、２、２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆ、３、４）は、モジュール基板９０を備え、集積回路７２または７２Ａは、モジュール基板９０と集積回路７１または７１Ａとの間に設けられていてもよい。
【0311】
これにより、例えば、制御回路を含む集積回路７２または７２Ａをモジュール基板９０の主面に配置させることができる。例えば、高周波信号ＲＦ１を制御回路へ入力するための配線経路を短くすることができるので、高周波信号ＲＦ１またはＲＦ２を高速かつ低損失で検出できる。フィードフォワード制御の精度が高まることにより、ピークバイアス制御の精度も高まり、高周波出力信号ＲＦｏｕｔの品質劣化を抑制することができる。また、例えば、キャリアンプおよびピークアンプを含む集積回路７１または７１Ａを、集積回路７１または７１Ａおよび７２または７２Ａとモジュール基板９０とを覆うように設けられる金属製のシールド電極層に天面で接触するように配置することができる。集積回路７１または７１Ａで発生する熱を、シールド電極層を介して効率良く放散させることができるので、増幅効率の向上および高周波出力信号ＲＦｏｕｔの品質劣化の抑制に寄与することができる。
【0312】
また、例えば、制御回路は、キャリアアンプの出力端に接続され、キャリアアンプのドライブレベルを示す信号を出力するよう構成されたドライブレベル検出回路２３または２３Ａと、９０°ハイブリッド回路１１の入力端またはキャリアアンプの入力端とドライブレベル検出回路２３または２３Ａとに接続され、ピークアンプのバイアス電圧の閾値を可変する制御信号Ｓ２をピークアンプのバイアス回路１８および１９（または１９ａおよび１９ｂ）に出力するよう構成されたピークバイアス制御回路２２、２２Ａまたは２２Ｂと、を備えてもよい。
【0313】
これにより、キャリアアンプとドライブレベル検出回路２３または２３Ａとを積層方向に並べて配置できるので、キャリアアンプの出力端とドライブレベル検出回路２３または２３Ａとを接続する配線経路を短くできる。これにより、キャリアアンプからの高周波信号ＲＦ４（またはＲＦ４１およびＲＦ４２）をドライブレベル検出回路２３または２３Ａにて高速かつ低損失で検出できるので、高周波信号ＲＦ４（またはＲＦ４１およびＲＦ４２）の瞬時変動を高精度に検出できる。また、制御回路とピークアンプのバイアス回路とを結ぶ配線距離を短くすることができるので、制御信号Ｓ２の劣化を抑制することができ、ピークバイアス制御の精度を担保することができる。よって、高周波出力信号ＲＦｏｕｔの品質劣化を抑制できる。
【0314】
また、例えば、キャリアアンプは、９０°ハイブリッド回路１１に接続された入力端を有するキャリアアンプ１２と、キャリアアンプ１２の出力端に接続された入力端を有するキャリアアンプ１３（または１３ａおよび１３ｂ）と、を含み、キャリアアンプ１３（または１３ａおよび１３ｂ）の出力端は、結合器２０に接続されていてもよい。
【0315】
これにより、キャリアアンプが増幅器の多段構成で実現されるので、低歪で高効率な増幅が可能になる。
【0316】
また、例えば、ドライブレベル検出回路２３または２３Ａは、モジュール基板９０の平面視において、キャリアアンプ１３（または１３ａおよび１３ｂ）に重なってもよい。
【0317】
これにより、ドライブレベル検出回路２３または２３Ａとキャリアアンプ１３（または１３ａおよび１３ｂ）とを、集積回路の積層方向（ｚ軸方向）において最短距離で接続することができる。よって、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３または２３Ａによってドライブレベルの瞬時変動の検出を可能にする。
【0318】
また、例えば、キャリアアンプは、２つのキャリアアンプ１３ａおよび１３ｂを含み、２つのキャリアアンプ１３ａおよび１３ｂは、キャリアアンプ１２と結合器２０Ａとの間で並列接続されていてもよい。
【0319】
これにより、キャリアアンプ１３ａおよび１３ｂが差動増幅器を構成するので、ノイズを抑えることができ、高周波出力信号ＲＦｏｕｔの品質劣化を抑制することができる。
【0320】
また、例えば、ドライブレベル検出回路２３Ａは、モジュール基板９０の平面視において、２つのキャリアアンプ１３ａおよび１３ｂの各々に重なってもよい。
【0321】
これにより、ドライブレベル検出回路２３Ａとキャリアアンプ１３ａおよび１３ｂとを、集積回路の積層方向（ｚ軸方向）において最短距離で接続することができる。よって、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３Ａによってドライブレベルの瞬時変動の検出を可能にする。
【0322】
また、例えば、集積回路７１または７１Ａは、キャリアアンプの出力端に接続される出力端子８３（または８３ａおよび８３ｂ）を含み、集積回路７２は、ドライブレベル検出回路２３または２３Ａの入力端に接続される入力端子８４（または８４ａおよび８４ｂ）を含み、出力端子８３（または８３ａおよび８３ｂ）と入力端子８４（または８４ａおよび８４ｂ）とは、モジュール基板９０の平面視において重なっていてもよい。
【0323】
これにより、ドライブレベル検出回路２３または２３Ａとキャリアアンプ１３（または１３ａおよび１３ｂ）とを、集積回路の積層方向（ｚ軸方向）において最短距離で接続することができる。よって、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３または２３Ａによってドライブレベルの瞬時変動の検出を可能にする。
【0324】
また、例えば、高周波モジュール１（および１Ｂ、１Ｄ、１Ｆ、２、２Ｂ、２Ｄ、２Ｆ、３、４）は、さらに、キャリアアンプの出力端に接続され、キャリアアンプのドライブレベルを示す信号Ｓ１を出力するよう構成されたドライブレベル検出回路２３または２３Ａを備え、制御回路は、９０°ハイブリッド回路１１の入力端またはキャリアアンプの入力端とドライブレベル検出回路２３または２３Ａとに接続され、ピークアンプのバイアス電圧の閾値を可変する制御信号Ｓ２をピークアンプのバイアス回路１８および１９（または１９ａおよび１９ｂ）に出力するよう構成されたピークバイアス制御回路２２、２２Ａまたは２２Ｂを備えてもよい。
【0325】
これにより、制御回路とピークアンプのバイアス回路とを結ぶ配線距離を短くすることができるので、制御信号Ｓ２の劣化を抑制することができ、ピークバイアス制御の精度を担保することができる。よって、高周波出力信号ＲＦｏｕｔの品質劣化を抑制できる。
【0326】
また、例えば、ドライブレベル検出回路２３または２３Ａは、集積回路７１または７１Ａに含まれてもよい。
【0327】
これにより、ドライブレベル検出回路２３または２３Ａが集積回路７１または７１Ａ内に含まれているので、パワー段のキャリアアンプ１３（または１３ａおよび１３ｂ）の出力端とドライブレベル検出回路２３または２３Ａの入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３または２３Ａによってドライブレベルの瞬時変動の検出を可能にする。
【0328】
また、例えば、キャリアアンプは、９０°ハイブリッド回路１１に接続された入力端を有するキャリアアンプ１２と、キャリアアンプ１２の出力端に接続された入力端を有するキャリアアンプ１３（または１３ａおよび１３ｂ）と、を含み、キャリアアンプ１３（または１３ａおよび１３ｂ）の出力端は、結合器２０に接続されていてもよい。
【0329】
これにより、キャリアアンプが増幅器の多段構成で実現されるので、低歪で高効率な増幅が可能になる。
【0330】
また、例えば、キャリアアンプは、２つのキャリアアンプ１３ａおよび１３ｂを含み、２つのキャリアアンプ１３ａおよび１３ｂは、キャリアアンプ１２と結合器２０Ａとの間で並列接続されていてもよい。
【0331】
これにより、キャリアアンプ１３ａおよび１３ｂが差動増幅器を構成するので、ノイズを抑えることができ、高周波出力信号ＲＦｏｕｔの品質劣化を抑制することができる。
【0332】
また、例えば、ドライブレベル検出回路２３Ａは、モジュール基板９０の平面視において、２つのキャリアアンプ１３ａおよび１３ｂの間に配置されてもよい。
【0333】
これにより、キャリアアンプ１３ａの出力端からドライブレベル検出回路２３Ａまでの配線経路を、キャリアアンプ１３ｂの出力端からドライブレベル検出回路２３Ａまでの配線経路と容易に等しくすることができる。２つの配線経路の差を十分に小さくすることで、ドライブレベルの瞬時変動の検出精度を高めることができる。
【0334】
また、例えば、集積回路７１または７１Ａは、キャリアアンプのドライブレベルを示す信号Ｓ１を出力する出力端子８８を含み、集積回路７２または７２Ａは、キャリアアンプのドライブレベルを示す信号Ｓ１を受ける入力端子８９を含み、出力端子８８と入力端子８９とは、モジュール基板９０の平面視において重なっていてもよい。
【0335】
これにより、出力端子８８と入力端子８９とが平面視で重なることにより、ドライブレベル検出回路２３の出力端とピークバイアス制御回路２２の入力端とを結ぶ配線距離を短くすることができる。これにより、寄生容量などによる高周波損失を抑制することができ、ドライブレベル検出回路２３によってドライブレベルの瞬時変動の検出を可能にする。
【0336】
また、例えば、集積回路７１または７１Ａは、ピークアンプのバイアス電圧の閾値を可変する制御信号Ｓ２を出力する出力端子８５を含み、集積回路７２または７２Ａは、ピークアンプのバイアス電圧の閾値を可変する制御信号Ｓ２を受ける入力端子８６を含み、出力端子８５と入力端子８６とは、モジュール基板９０の平面視において重なっていてもよい。
【0337】
これにより、ピークバイアス制御回路２２、２２Ａまたは２２Ｂの出力端とバイアス回路１８および１９（または１９ａおよび１９ｂ）の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0338】
また、例えば、ピークアンプは、９０°ハイブリッド回路１１に接続された入力端を有するピークアンプ１６と、ピークアンプ１６の出力端に接続された入力端を有するピークアンプ１７（または１７ａおよび１７ｂ）と、を含み、ピークアンプ１７（または１７ａおよび１７ｂ）の出力端は、結合器２０に接続されている。
【0339】
これにより、ピークアンプが増幅器の多段構成で実現されるので、低歪で高効率な増幅が可能になる。
【0340】
また、例えば、ピークバイアス制御回路２２、２２Ａ、２２Ｂまたは２２Ｃは、平面視において、ピークアンプ１６に重なる。
【0341】
これにより、ピークバイアス制御回路２２、２２Ａ、２２Ｂまたは２２Ｃの出力端とピークアンプ１６またはバイアス回路１８の入力端とを結ぶ配線距離を短くすることができる。これにより、制御信号Ｓ２の劣化を抑制することができるので、ピークバイアス制御の精度を担保することができる。
【0342】
また、本実施の形態に係る高周波モジュール３は、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された９０°ハイブリッド回路１１と、キャリアアンプの出力端およびピークアンプの出力端に接続された結合器２０と、ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、制御回路の第１入力端は、キャリアアンプの入力端に接続され、制御回路の第２入力端は、キャリアアンプのバイアス回路に接続され、制御回路の出力端は、ピークアンプのバイアス回路に接続され、キャリアアンプおよびピークアンプは、集積回路７１または７１Ａに含まれ、制御回路は、集積回路７２または７２Ａに含まれ、集積回路７１または７１Ａと集積回路７２または７２Ａとは、積層されている。
【0343】
これにより、高周波信号ＲＦ２に基づいたフィードフォワード制御と、キャリアアンプのドライブレベルに基づいたフィードバック制御とを利用するので、ピークバイアス制御の精度を高めることができる。この場合において、例えば、キャリアアンプのバイアス回路と制御回路とを積層方向に並べて配置できるので、キャリアアンプのドライブレベルの検出に関わる配線経路を短くできる。このため、キャリアアンプのドライブレベルを制御回路にて高速かつ低損失で検出できるので、高周波信号ＲＦ４（またはＲＦ４１およびＲＦ４２）の瞬時変動を高精度に検出できる。また、制御回路とピークアンプまたはそのバイアス回路とを結ぶ配線距離を短くすることができるので、制御信号Ｓ２の劣化を抑制することができ、ピークバイアス制御の精度を担保することができる。よって、高周波出力信号ＲＦｏｕｔの品質劣化を抑制できる。
【0344】
また、本実施の形態に係る高周波モジュール４は、キャリアアンプおよびピークアンプと、キャリアアンプの入力端およびピークアンプの入力端に接続された９０°ハイブリッド回路１１と、キャリアアンプの出力端およびピークアンプの出力端に接続された結合器２０と、制御回路と、を備え、制御回路の第１入力端は、９０°ハイブリッド回路１１の入力端またはキャリアアンプの入力端に接続され、制御回路の第２入力端は、キャリアアンプの出力端に接続され、制御回路の出力端は、ピークアンプに接続され、キャリアアンプおよびピークアンプは、集積回路７１または７１Ａに含まれ、制御回路は、集積回路７２または７２Ａに含まれ、集積回路７１または７１Ａと集積回路７２または７２Ａとは、積層されている。
【0345】
これにより、高周波信号ＲＦ１またはＲＦ２に基づいたフィードフォワード制御と、キャリアアンプのドライブレベルに基づいてフィードバック制御とを利用するので、ピークバイアス制御の精度を高めることができる。この場合において、例えば、キャリアアンプと制御回路とを積層方向に並べて配置できるので、キャリアアンプのドライブレベルの検出に関わる配線経路を短くできる。このため、キャリアアンプのドライブレベルを制御回路にて高速かつ低損失で検出できるので、高周波信号ＲＦ４（またはＲＦ４１およびＲＦ４２）の瞬時変動を高精度に検出できる。また、制御回路とピークアンプのバイアス回路とを結ぶ配線距離を短くすることができるので、制御信号Ｓ２の劣化を抑制することができ、ピークバイアス制御の精度を担保することができる。よって、高周波出力信号ＲＦｏｕｔの品質劣化を抑制できる。
【0346】
（他の実施の形態）
以上、本発明の実施の形態に係る高周波モジュールについて、実施の形態および変形例を挙げて説明したが、本発明に係る高周波モジュールは、上記実施の形態および変形例に限定されるものではない。上記実施の形態および変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態および変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波モジュールを内蔵した各種機器も本発明に含まれる。
以上、本発明の実施の形態に係る高周波モジュールについて、実施の形態および変形例を挙げて説明したが、本発明に係る高周波モジュールは、上記実施の形態および変形例に限定されるものではない。上記実施の形態および変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態および変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波モジュールを内蔵した各種機器も本発明に含まれる。
【0347】
例えば、上記実施の形態および変形例に係る高周波モジュールにおいて、図面に開示された各回路素子および信号経路を接続する経路の間に、別の回路素子および配線などが挿入されていてもよい。
【0348】
また、例えば、高周波信号ＲＦ１、ＲＦ２およびＲＦ４を制御回路に入力させる場合の経路の分岐部分には、カプラが設けられてもよい。
【0349】
その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素および機能を任意に組み合わせることで実現される形態も本発明に含まれる。
【0350】
以下に、上記実施の形態に基づいて説明した高周波モジュールの特徴を示す。
【0351】
＜１＞
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記分波回路または前記キャリアアンプに入力される高周波信号、および、前記キャリアアンプのドライブレベルを示す信号に基づいて、前記ピークアンプのバイアス電圧の閾値を可変にするように構成された制御回路と、を備え、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第１集積回路と前記第２集積回路とは、積層されている、
高周波モジュール。
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記分波回路または前記キャリアアンプに入力される高周波信号、および、前記キャリアアンプのドライブレベルを示す信号に基づいて、前記ピークアンプのバイアス電圧の閾値を可変にするように構成された制御回路と、を備え、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第１集積回路と前記第２集積回路とは、積層されている、
高周波モジュール。
【0352】
＜２＞
さらに、モジュール基板を備え、
前記第１集積回路は、前記モジュール基板と前記第２集積回路との間に設けられている、＜１＞に記載の高周波モジュール。
さらに、モジュール基板を備え、
前記第１集積回路は、前記モジュール基板と前記第２集積回路との間に設けられている、＜１＞に記載の高周波モジュール。
【0353】
＜３＞
さらに、モジュール基板を備え、
前記第２集積回路は、前記モジュール基板と前記第１集積回路との間に設けられている、＜１＞に記載の高周波モジュール。
さらに、モジュール基板を備え、
前記第２集積回路は、前記モジュール基板と前記第１集積回路との間に設けられている、＜１＞に記載の高周波モジュール。
【0354】
＜４＞
前記制御回路は、
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを示す信号を出力するよう構成されたドライブレベル検出回路と、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路と、を備える、＜２＞または＜３＞に記載の高周波モジュール。
前記制御回路は、
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを示す信号を出力するよう構成されたドライブレベル検出回路と、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路と、を備える、＜２＞または＜３＞に記載の高周波モジュール。
【0355】
＜５＞
前記キャリアアンプは、
前記分波回路に接続された入力端を有する第１増幅器と、
前記第１増幅器の出力端に接続された入力端を有する第２増幅器と、を含み、
前記第２増幅器の出力端は、前記合成回路に接続されている、＜４＞に記載の高周波モジュール。
前記キャリアアンプは、
前記分波回路に接続された入力端を有する第１増幅器と、
前記第１増幅器の出力端に接続された入力端を有する第２増幅器と、を含み、
前記第２増幅器の出力端は、前記合成回路に接続されている、＜４＞に記載の高周波モジュール。
【0356】
＜６＞
前記ドライブレベル検出回路は、前記モジュール基板の平面視において、前記第２増幅器に重なる、＜５＞に記載の高周波モジュール。
前記ドライブレベル検出回路は、前記モジュール基板の平面視において、前記第２増幅器に重なる、＜５＞に記載の高周波モジュール。
【0357】
＜７＞
前記キャリアアンプは、２つの前記第２増幅器を含み、
２つの前記第２増幅器は、前記第１増幅器と前記合成回路との間で並列接続されている、＜５＞または＜６＞に記載の高周波モジュール。
前記キャリアアンプは、２つの前記第２増幅器を含み、
２つの前記第２増幅器は、前記第１増幅器と前記合成回路との間で並列接続されている、＜５＞または＜６＞に記載の高周波モジュール。
【0358】
＜８＞
前記ドライブレベル検出回路は、前記モジュール基板の平面視において、２つの前記第２増幅器の各々に重なる、＜７＞に記載の高周波モジュール。
前記ドライブレベル検出回路は、前記モジュール基板の平面視において、２つの前記第２増幅器の各々に重なる、＜７＞に記載の高周波モジュール。
【0359】
＜９＞
前記第１集積回路は、前記キャリアアンプの出力端に接続される第１出力端子を含み、
前記第２集積回路は、前記ドライブレベル検出回路の入力端に接続される第１入力端子を含み、
前記第１出力端子と前記第１入力端子とは、前記モジュール基板の平面視において重なっている、＜４＞～＜８＞のいずれか１つに記載の高周波モジュール。
前記第１集積回路は、前記キャリアアンプの出力端に接続される第１出力端子を含み、
前記第２集積回路は、前記ドライブレベル検出回路の入力端に接続される第１入力端子を含み、
前記第１出力端子と前記第１入力端子とは、前記モジュール基板の平面視において重なっている、＜４＞～＜８＞のいずれか１つに記載の高周波モジュール。
【0360】
＜１０＞
さらに、
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを示す信号を出力するよう構成されたドライブレベル検出回路を備え、
前記制御回路は、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路を備える、＜２＞または＜３＞に記載の高周波モジュール。
さらに、
前記キャリアアンプの出力端に接続され、前記キャリアアンプのドライブレベルを示す信号を出力するよう構成されたドライブレベル検出回路を備え、
前記制御回路は、
前記分波回路の入力端または前記キャリアアンプの入力端と前記ドライブレベル検出回路とに接続され、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を前記ピークアンプのバイアス回路に出力するよう構成されたピークバイアス制御回路を備える、＜２＞または＜３＞に記載の高周波モジュール。
【0361】
＜１１＞
前記ドライブレベル検出回路は、前記第１集積回路に含まれる、＜１０＞に記載の高周波モジュール。
前記ドライブレベル検出回路は、前記第１集積回路に含まれる、＜１０＞に記載の高周波モジュール。
【0362】
＜１２＞
前記キャリアアンプは、
前記分波回路に接続された入力端を有する第１増幅器と、
前記第１増幅器の出力端に接続された入力端を有する第２増幅器と、を含み、
前記第２増幅器の出力端は、前記合成回路に接続されている、＜１１＞に記載の高周波モジュール。
前記キャリアアンプは、
前記分波回路に接続された入力端を有する第１増幅器と、
前記第１増幅器の出力端に接続された入力端を有する第２増幅器と、を含み、
前記第２増幅器の出力端は、前記合成回路に接続されている、＜１１＞に記載の高周波モジュール。
【0363】
＜１３＞
前記キャリアアンプは、２つの前記第２増幅器を含み、
２つの前記第２増幅器は、前記第１増幅器と前記合成回路との間で並列接続されている、＜１２＞に記載の高周波モジュール。
前記キャリアアンプは、２つの前記第２増幅器を含み、
２つの前記第２増幅器は、前記第１増幅器と前記合成回路との間で並列接続されている、＜１２＞に記載の高周波モジュール。
【0364】
＜１４＞
前記ドライブレベル検出回路は、前記モジュール基板の平面視において、２つの前記第２増幅器の間に配置される、＜１３＞に記載の高周波モジュール。
前記ドライブレベル検出回路は、前記モジュール基板の平面視において、２つの前記第２増幅器の間に配置される、＜１３＞に記載の高周波モジュール。
【0365】
＜１５＞
前記第１集積回路は、前記キャリアアンプのドライブレベルを示す信号を出力する第２出力端子を含み、
前記第２集積回路は、前記キャリアアンプのドライブレベルを示す信号を受ける第２入力端子を含み、
前記第２出力端子と前記第２入力端子とは、前記モジュール基板の平面視において重なっている、＜１１＞～＜１４＞のいずれか１つに記載の高周波モジュール。
前記第１集積回路は、前記キャリアアンプのドライブレベルを示す信号を出力する第２出力端子を含み、
前記第２集積回路は、前記キャリアアンプのドライブレベルを示す信号を受ける第２入力端子を含み、
前記第２出力端子と前記第２入力端子とは、前記モジュール基板の平面視において重なっている、＜１１＞～＜１４＞のいずれか１つに記載の高周波モジュール。
【0366】
＜１６＞
前記第１集積回路は、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を出力する第３出力端子を含み、
前記第２集積回路は、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を受ける第３入力端子を含み、
前記第３出力端子と前記第３入力端子とは、前記モジュール基板の平面視において重なっている、＜２＞～＜１５＞のいずれか１つに記載の高周波モジュール。
前記第１集積回路は、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を出力する第３出力端子を含み、
前記第２集積回路は、前記ピークアンプのバイアス電圧の閾値を可変する制御信号を受ける第３入力端子を含み、
前記第３出力端子と前記第３入力端子とは、前記モジュール基板の平面視において重なっている、＜２＞～＜１５＞のいずれか１つに記載の高周波モジュール。
【0367】
＜１７＞
前記ピークアンプは、
前記分波回路に接続された入力端を有する第３増幅器と、
前記第３増幅器の出力端に接続された入力端を有する第４増幅器と、を含み、
前記第４増幅器の出力端は、前記合成回路に接続されている、＜１＞～＜１６＞のいずれか１つに記載の高周波モジュール。
前記ピークアンプは、
前記分波回路に接続された入力端を有する第３増幅器と、
前記第３増幅器の出力端に接続された入力端を有する第４増幅器と、を含み、
前記第４増幅器の出力端は、前記合成回路に接続されている、＜１＞～＜１６＞のいずれか１つに記載の高周波モジュール。
【0368】
＜１８＞
前記制御回路は、平面視において、前記第３増幅器に重なる、＜１７＞に記載の高周波モジュール。
前記制御回路は、平面視において、前記第３増幅器に重なる、＜１７＞に記載の高周波モジュール。
【0369】
＜１９＞
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、
前記制御回路の第１入力端は、前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプのバイアス回路に接続され、
前記制御回路の出力端は、前記ピークアンプのバイアス回路に接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第１集積回路と前記第２集積回路とは、積層されている、
高周波モジュール。
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
前記ピークアンプのバイアス電圧の閾値を可変するように構成された制御回路と、を備え、
前記制御回路の第１入力端は、前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプのバイアス回路に接続され、
前記制御回路の出力端は、前記ピークアンプのバイアス回路に接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第１集積回路と前記第２集積回路とは、積層されている、
高周波モジュール。
【0370】
＜２０＞
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
制御回路と、を備え、
前記制御回路の第１入力端は、前記分波回路の入力端または前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプの出力端に接続され、
前記制御回路の出力端は、前記ピークアンプに接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第１集積回路と前記第２集積回路とは、積層されている、
高周波モジュール。
キャリアアンプおよびピークアンプと、
前記キャリアアンプの入力端および前記ピークアンプの入力端に接続された分波回路と、
前記キャリアアンプの出力端および前記ピークアンプの出力端に接続された合成回路と、
制御回路と、を備え、
前記制御回路の第１入力端は、前記分波回路の入力端または前記キャリアアンプの入力端に接続され、
前記制御回路の第２入力端は、前記キャリアアンプの出力端に接続され、
前記制御回路の出力端は、前記ピークアンプに接続され、
前記キャリアアンプおよび前記ピークアンプは、第１集積回路に含まれ、
前記制御回路は、第２集積回路に含まれ、
前記第１集積回路と前記第２集積回路とは、積層されている、
高周波モジュール。
【産業上の利用可能性】
【0371】
本発明は、マルチバンド対応のフロントエンド部に配置される高周波モジュールとして、携帯電話などの通信機器に広く利用できる。
【符号の説明】
【0372】
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、２、２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆ、３、４ 高周波モジュール
１１ ９０°ハイブリッド回路
１２、１３、１３ａ、１３ｂ キャリアアンプ
１４、１５、１５ａ、１５ｂ、１８、１９、１９ａ、１９ｂ バイアス回路
１６、１７、１７ａ、１７ｂ ピークアンプ
２０、２０Ａ 結合器
２２、２２Ａ、２２Ｂ、２２Ｃ ピークバイアス制御回路
２２ａ、２２ｂ エミッタフォロワ回路
２３、２３Ａ、２３Ｂ ドライブレベル検出回路
３１、３２、３３ 波形
４１Ａ 定電流回路
４２、４３ ローパスフィルタ
５１、５２ トランス
７１、７１Ａ、７２、７２Ａ 集積回路
８１、８１ａ、８１ｂ、８２、８７ ビア導体
８３、８３ａ、８３ｂ、８５、８８ 出力端子
８４、８４ａ、８４ｂ、８６、８９ 入力端子
９０ モジュール基板
９１、９２ ボンディングワイヤ
１０１ 高周波入力端子
１０２ 高周波出力端子
１６１、１７１ イネーブル端子
１１ ９０°ハイブリッド回路
１２、１３、１３ａ、１３ｂ キャリアアンプ
１４、１５、１５ａ、１５ｂ、１８、１９、１９ａ、１９ｂ バイアス回路
１６、１７、１７ａ、１７ｂ ピークアンプ
２０、２０Ａ 結合器
２２、２２Ａ、２２Ｂ、２２Ｃ ピークバイアス制御回路
２２ａ、２２ｂ エミッタフォロワ回路
２３、２３Ａ、２３Ｂ ドライブレベル検出回路
３１、３２、３３ 波形
４１Ａ 定電流回路
４２、４３ ローパスフィルタ
５１、５２ トランス
７１、７１Ａ、７２、７２Ａ 集積回路
８１、８１ａ、８１ｂ、８２、８７ ビア導体
８３、８３ａ、８３ｂ、８５、８８ 出力端子
８４、８４ａ、８４ｂ、８６、８９ 入力端子
９０ モジュール基板
９１、９２ ボンディングワイヤ
１０１ 高周波入力端子
１０２ 高周波出力端子
１６１、１７１ イネーブル端子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図8C】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図10C】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図14A】
【図14B】
【図15A】
【図15B】
【図16A】
【図16B】
【図17A】
【図17B】
【図18A】
【図18B】