特開 2024-151641 シリアル通信インターフェース装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024151641

(43)【公開日】2024-10-25

(54)【発明の名称】シリアル通信インターフェース装置

(51)【国際特許分類】

   H04L 25/49 20060101AFI20241018BHJP

【ＦＩ】

H04L25/49 Z

【審査請求】有

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023065153

(22)【出願日】2023-04-12

(11)【特許番号】

(45)【特許公報発行日】2023-10-20

(71)【出願人】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】沈 標

【テーマコード（参考）】

5K029

【Ｆターム（参考）】

5K029AA13

5K029BB03

5K029DD12

5K029EE01

5K029FF03

5K029GG03

(57)【要約】

【課題】動作時に大きな電流が流れる回路を備えていても、通常動作時の消費電流を小さくすることが可能なシリアル通信インターフェース装置を提供する。
【解決手段】クロック信号の変化に基づいて第１信号及び第２信号を生成し、データ信号の変化に基づいて第３信号及び第４信号を生成し、前記第１～４信号に基づいて前記クロック信号及び前記データ信号に変換する変換部と、前記第１～４信号を通信信号に変換して前記通信線に送信する送信部と、前記通信線から受信した前記通信信号を前記第１～４信号に変換する受信部を備え、前記変換部は、クロック信号が第一レベルにあるときに前記第４信号を受信したことをもって前記送信開始信号とし、前記第１信号に続いて前記第３信号を受信したことをもって前記送信終了信号とすることを特徴とする。
【選択図】図１

【特許請求の範囲】

【請求項1】

送信開始信号とデータ信号と送信終了信号を通信線で送受信するシリアル通信インターフェース装置であって、
クロック入力端子に入力されるクロック信号の変化に基づいて第１信号及び第２信号を生成し、データ入力端子に入力されるデータ信号の変化に基づいて第３信号及び第４信号を生成し、前記第１～４信号に基づいて前記クロック信号及び前記データ信号に変換する変換部と、
前記第１～４信号を通信信号に変換して前記通信線に送信する送信部と、
前記通信線から受信した前記通信信号を前記第１～４信号に変換する受信部と、を備え、
前記変換部は、
クロック信号が第一レベルにあるときに前記第４信号を受信したことをもって前記送信開始信号とし、前記第１信号に続いて前記第３信号を受信したことをもって前記送信終了信号とする
ことを特徴とするシリアル通信インターフェース装置。

【請求項2】

前記変換部は、
クロック信号が第一レベルにあるときに前記第４信号を受信し、続いて前記第２信号を受信したことをもって前記送信開始信号とする
ことを特徴とする請求項１に記載のシリアル通信インターフェース装置。

【請求項3】

前記変換部は、
前記第３信号または前記第４信号を受信した後に前記第１信号を受信したこと、または前記第２信号を受信した後に前記第１信号を受信したことをもって前記データ信号とする
ことを特徴とする請求項１または２に記載のシリアル通信インターフェース装置。

【請求項4】

前記変換部は、
前記第３信号または前記第４信号を受信した後に前記第１信号を受信したこと、または前記第１信号を受信した後１ビットデータ長の間隔を置いて前記第１信号を受信したことをもって前記データ信号とする
ことを特徴とする請求項１または２に記載のシリアル通信インターフェース装置。

【請求項5】

前記変換部は、
前記第３信号を受信すると前記データ信号を第１データとし、前記第４信号を受信すると前記データ信号を第２データとする
ことを特徴とする請求項１または２に記載のシリアル通信インターフェース装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、シリアル通信インターフェース装置に関する。

【背景技術】

【0002】

シリアル通信のインターフェース装置に関して以下の技術が知られている。
特許文献１には、標準のＳＰＩ信号を送信側のシリアルインターフェイス装置でパルス信号に変換し、受信側のシリアルインターフェイス装置でパルス信号から標準のＳＰＩ信号に変換することが記載されている。送信側のシリアルインターフェイス装置は、チップセレクト信号をパルス幅の大きいパルス信号に変換し、データ信号をパルス幅の小さいパルス信号に変換する。受信側のシリアルインターフェイス装置は、パルス幅の大きいパルス信号をチップセレクト信号に変換し、パルス幅の小さいパルス信号をデータ信号およびクロック信号に変換する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第８９０８７７９号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、上述のシリアルインターフェイス装置は、パルス信号のパルス幅によってチップセレクト信号とデータ信号を区別するため、信号が劣化した場合に誤検出の可能性が有る、また送受信においてパルス幅に応じた２種類の波形成形回路やノイズフィルタを必要とする、という課題があった。

【0005】

本発明は上記課題に鑑みて為され、信号が劣化した場合であっても誤検出の可能性が少なく、また送受信においてパルス幅に応じた２種類の波形成形回路やノイズフィルタを必要としないシリアル通信インターフェース装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様のシリアル通信インターフェース装置は、
送信開始信号とデータ信号と送信終了信号を通信線で送受信するシリアル通信インターフェース装置であって、
クロック入力端子に入力されるクロック信号の変化に基づいて第１信号及び第２信号を生成し、データ入力端子に入力されるデータ信号の変化に基づいて第３信号及び第４信号を生成し、前記第１～４信号に基づいて前記クロック信号及び前記データ信号に変換する変換部と、
前記第１～４信号を通信信号に変換して前記通信線に送信する送信部と、
前記通信線から受信した前記通信信号を前記第１～４信号に変換する受信部と、を備え、
前記変換部は、
クロック信号が第一レベルにあるときに前記第４信号を受信したことをもって前記送信開始信号とし、前記第１信号に続いて前記第３信号を受信したことをもって前記送信終了信号とすることを特徴とする。

【発明の効果】

【0007】

本発明のシリアル通信インターフェース装置によれば、送信開始信号としてデータ信号ＳＤＡの立下り信号に続いてクロック信号ＳＣＬの立下り信号を出力し、送信停止信号としてクロック信号ＳＣＬの立上り信号に続いてデータ信号ＳＤＡの立上り信号を出力するように構成したため、信号が劣化した場合であっても誤検出の可能性が少なく、また送受信においてパルス幅に応じた２種類の波形成形回路やノイズフィルタを必要としないシリアル通信インターフェース装置を提供することが可能となる。

【図面の簡単な説明】

【0008】

【図1】本実施形態のシリアル通信インターフェース装置の動作の一例を示すタイミングチャートである。

【図2】本実施形態のシリアル通信インターフェース装置の一例を示すブロック図である。

【図3】本実施形態のシリアル通信インターフェース装置を含む通信システムの一例を示すブロック図である。

【図4】本実施形態のシリアル通信インターフェース装置の動作の他の例を示すタイミングチャートである。

【図5】本実施形態のシリアル通信インターフェース装置の動作の他の例を示すタイミングチャートである。

【発明を実施するための形態】

【0009】

以下、本発明のシリアル通信インターフェース装置について、図面を参照して説明する。
図２は、本実施形態のシリアル通信インターフェース装置２０の一例を示すブロック図である。

【0010】

シリアル通信インターフェース装置２０は、変換部２１と、送信部２２と、受信部２３と、制御装置１０と接続される二つの入力端子及び二つの出力端子と、絶縁部３０を介してツイストペアケーブルである通信線ＴＰの信号を送受信する第一通信端子及び第二通信端子を備えている。

【0011】

変換部２１は、制御装置１０のクロック出力端子ＯＳＣＬ及びデータ出力端子ＯＳＤＡと接続されるクロック入力端子及びデータ入力端子と、制御装置１０のクロック入力端子ＩＳＣＬ及びデータ入力端子ＩＳＤＡと接続されるクロック出力端子及びデータ出力端子と、送信部２２へ信号を出力する信号出力端子と、受信部２３から信号を入力する信号入力端子と備えている。

【0012】

送信部２２は、変換部２１の信号出力端子と接続されている入力端子と、絶縁部３０へ送信信号を出力する出力端子を備えている。受信部２３は、絶縁部３０から受信信号を入力する入力端子と、変換部２１の信号入力端子と接続されている出力端子を備えている。

【0013】

図３は、本実施形態のシリアル通信インターフェース装置２０を含む通信システムの一例を示すブロック図である。
通信システムは、ＭＣＵなどの制御装置１０ａ及び１０ｂと、シリアル通信インターフェース装置２０ａ及び２０ｂと、絶縁部３０ａ及び３０ｂと、通信線ＴＰを備えている。

【0014】

通信システムは、例えば制御装置１０ａをマスタとして、制御装置１０ｂをスレーブとしても良いし、制御装置１０ｂに変換部及び送受信部を２つずつ備えるように構成してデイジーチェーンのように構成しても良い。

【0015】

上述のように構成されたシリアル通信インターフェース装置２０の動作について、図１のタイミングチャートを用いて説明する。
先ず、タイミングチャートの各信号について説明する。

【0016】

「送信側」の表記は、制御装置１０ａからシリアル通信インターフェース装置２０ａへ出力される信号の内容を示している。送信側の「ＳＣＬ」及び「ＳＤＡ」の波形は、制御装置１０ａからシリアル通信インターフェース装置２０ａの「変換部２１へ入力されるクロック信号及びデータ信号である。

【0017】

「通信信号ＩＰ」は、送信部２２の第一通信端子ＩＰから出力される信号の波形である。送信部２２の第二通信端子ＩＮから出力される信号は、これを反転した波形である。

【0018】

受信側の「ＳＣＬ」及び「ＳＤＡ」の波形は、通信線ＴＰから入力された信号を基にシリアル通信インターフェース装置２０ｂの変換部２１が変換して制御装置１０ｂへ出力するクロック信号及びデータ信号である。「受信側」の表記は、シリアル通信インターフェース装置２０ｂから制御装置１０ｂへ出力される信号の内容を示している。

【0019】

図１に示したタイミングチャートの例では、変換部２１は入力されるクロック信号ＳＣＬ及びデータ信号ＳＤＡの立上り及び立下りのタイミングでそれに応じた信号に変換して出力する。また、信号と信号の間は、一旦中間レベル、例えばＧＮＤレベルになるように出力する。

【0020】

クロック信号ＳＣＬの立上り信号は、中間レベルからハイレベル、次にローレベルになった後に中間レベルに戻る。クロック信号ＳＣＬの立下り信号は、クロック信号ＳＣＬの立上り信号の逆の波形である。データ信号ＳＤＡの立上り信号は、中間レベルから、ハイレベルにした後にローレベルにする、を２回繰り返した後に中間レベルに戻る。データ信号ＳＤＡの立下り信号は、データ信号ＳＤＡの立上り信号の逆の波形である。

【0021】

本実施形態の例では、送信側は送信開始信号と８ビットのデータ信号（Ｄ７～Ｄ０）と送信停止信号を出力する。
送信開始信号は、クロック信号ＳＣＬがハイレベルの時にデータ信号ＳＤＡが立下り、その後クロック信号ＳＣＬが立下ることで示される。データ信号は、１ビットの期間でハイレベルまたはローレベルを維持する。クロック信号ＳＣＬは、１ビットの期間の中間でハイレベルからローレベルの矩形波とする。

【0022】

以上に説明した各信号の波形や論理は、一例であってこれに限定されるものではない。

【0023】

次に、図１のタイミングチャートについて詳細に説明する。

【0024】

制御装置１０ａは、送信開始信号としてクロック信号ＳＣＬがハイレベルの時にデータ信号ＳＤＡを立下げた後にクロック信号ＳＣＬを立下げる。シリアル通信インターフェース装置２０ａは、通信線ＴＰへデータ信号ＳＤＡの立下り信号を出力し、一旦中間レベルにした後にクロック信号ＳＣＬの立下り信号を出力する。

【0025】

シリアル通信インターフェース装置２０ｂは、通信線ＴＰからデータ信号ＳＤＡの立下り信号が入力され、続いて入力されたクロック信号ＳＣＬの立下り信号を受けると、データ信号ＳＤＡを立下げて、続いてクロック信号ＳＣＬを立下げる。制御装置１０ｂは、クロック信号ＳＣＬがハイレベルの時にデータ信号ＳＤＡが立下り、続いてクロック信号ＳＣＬが立下ったことを受けて送信開始信号と理解する。

【0026】

制御装置１０ａは、データ信号Ｄ７に「１」として出力するため、データ信号ＳＤＡを立上げた後に、クロック信号ＳＣＬの矩形波を出力する。シリアル通信インターフェース装置２０ａは、通信線ＴＰへデータ信号ＳＤＡの立上り信号を出力し、続いてクロック信号ＳＣＬの立上り信号及び立下り信号を出力する。

【0027】

シリアル通信インターフェース装置２０ｂは、通信線ＴＰからデータ信号ＳＤＡの立上り信号が入力されるとデータ信号ＳＤＡを立上げ、続いてクロック信号ＳＣＬの立上り信号及び立下り信号が入力されるとクロック信号ＳＣＬをハイレベルにしてローレベルにする。制御装置１０ｂは、クロック信号ＳＣＬの立上りでデータ信号ＳＤＡを読み込み、データ信号Ｄ７を「１」として格納する。

【0028】

以下、データ信号Ｄ６～０において、同様の処理が行われるため、説明は省略する。
制御装置１０ａは、送信停止信号を出力する前処理としてデータ信号ＳＤＡを立下げる。データ信号ＳＤＡのローレベルは、シリアル通信インターフェース装置２０ａ、通信線ＴＰ、シリアル通信インターフェース装置２０ｂを介して制御装置１０ｂに入力される。

【0029】

最後に、制御装置１０ａは、送信停止信号としてクロック信号ＳＣＬをハイレベルにした後にデータ信号ＳＤＡを立上げる。シリアル通信インターフェース装置２０ａは、通信線ＴＰへクロック信号ＳＣＬの立上り信号を出力し、一旦中間レベルにした後にデータ信号ＳＤＡの立上り信号を出力する。

【0030】

シリアル通信インターフェース装置２０ｂは、通信線ＴＰからクロック信号ＳＣＬの立上り信号が入力されるとクロック信号ＳＣＬを立上げ、データ信号ＳＤＡの立上り信号が入力されるとデータ信号ＳＤＡを立上げる。制御装置１０ｂは、クロック信号ＳＣＬがハイレベルの時にデータ信号ＳＤＡが立上ったことを受けて送信停止信号と理解する。

【0031】

以上説明したように、本実施形態のシリアル通信インターフェース装置２０は、送信開始信号としてデータ信号ＳＤＡの立下り信号に続いてクロック信号ＳＣＬの立下り信号を出力し、送信停止信号としてクロック信号ＳＣＬの立上り信号に続いてデータ信号ＳＤＡの立上り信号を出力するように構成したため、信号が劣化した場合であっても誤検出の可能性が少なく、また送受信においてパルス幅に応じた２種類の波形成形回路やノイズフィルタを必要としない。

【0032】

図４は、本実施形態のシリアル通信インターフェース装置２０の動作の他の例を示すタイミングチャートである。シリアル通信インターフェース装置２０の基本的な動作や各信号については、図１のタイミングチャートと同様であるため、詳細な説明は省略する。

【0033】

図４に示したシリアル通信インターフェース装置２０の動作では、変換部２１は入力されるクロック信号ＳＣＬの立上り及びデータ信号ＳＤＡの立上り及び立下りのタイミングでそれに応じた信号に変換して出力する。即ち、図１のタイミングチャートからデータ送信時のクロック信号ＳＣＬの立下りのタイミングの信号が削除されている。

【0034】

従って、シリアル通信インターフェース装置２０ｂは、クロック信号ＳＣＬの立上り信号を受けてクロック信号ＳＣＬをハイレベルにした後に、所定の時間を経て自らローレベルにする。

【0035】

ここで、シリアル通信インターフェース装置２０ｂは、送信停止信号として通信線ＴＰからクロック信号ＳＣＬの立上り信号に続いてデータ信号ＳＤＡの立上り信号が入力されると、クロック信号ＳＣＬを立上げた後に立下げることなく、データ信号ＳＤＡを立上げる。

【0036】

図４に示したシリアル通信インターフェース装置２０は、送信開始信号としてデータ信号ＳＤＡの立下り信号に続いてクロック信号ＳＣＬの立下り信号を出力し、送信停止信号としてクロック信号ＳＣＬの立上り信号に続いてデータ信号ＳＤＡの立上り信号を出力するように構成したのは同様である。

【0037】

以上説明したように、シリアル通信インターフェース装置２０は、信号が劣化した場合であっても誤検出の可能性が少なく、また送受信においてパルス幅に応じた２種類の波形成形回路やノイズフィルタを必要としない。更に、クロック信号ＳＣＬの立下りのタイミングの信号を送信しないため、図１の場合より高速化に有利である。

【0038】

図５は、本実施形態のシリアル通信インターフェース装置２０の動作の他の例を示すタイミングチャートである。

【0039】

図５に示したシリアル通信インターフェース装置２０ａは、上述した例とは異なり、変換部２１は入力されるクロック信号ＳＣＬの立上りのタイミングでデータ信号ＳＤＡをデータに応じた信号に変換して出力する。即ち、図１のタイミングチャートからクロック信号ＳＣＬの立下りの信号及びデータ信号ＳＤＡの立上り及び立下りの信号が削除され、クロック信号ＳＣＬの立上りのタイミングにデータ信号ＳＤＡのデータに応じた信号のみが出力される。ここで、クロック信号ＳＣＬの立上りのタイミングで出力する信号は、データ０の時はデータ信号ＳＤＡの立下り信号と等しく、データ１の時はデータ信号ＳＤＡの立上り信号と等しくする。

【0040】

従って、シリアル通信インターフェース装置２０ｂは、データ信号ＳＤＡのデータに応じた信号を受けてデータ信号ＳＤＡのレベルを変更するとともに、所定の時間を経て自らクロック信号ＳＣＬをハイレベルにした後にローレベルにする。

【0041】

図５に示したシリアル通信インターフェース装置２０ａは、送信開始信号としてデータ信号ＳＤＡの立下り信号に続いてクロック信号ＳＣＬの立下り信号を出力し、送信停止信号としてクロック信号ＳＣＬの立上り信号に続いてデータ信号ＳＤＡの立上り信号を出力するように構成したのは同様である

【0042】

ここで、シリアル通信インターフェース装置２０ａは、送信停止信号に先立ってデータ信号ＳＤＡが立下った後にクロック信号ＳＣＬが立上るためデータ０の信号を出力する。しかし、シリアル通信インターフェース装置２０ａは、クロック信号ＳＣＬが立下ることなくデータ信号ＳＤＡが立上がったため送信停止信号であると理解する。従って、シリアル通信インターフェース装置２０ａは、データ信号ＳＤＡが立上がった時に、送信停止信号としてクロック信号ＳＣＬの立上り信号とそれに続いてデータ信号ＳＤＡの立上り信号を出力する。

【0043】

シリアル通信インターフェース装置２０ｂは、通信線ＴＰから９ビット目のデータとしてデータ０の信号を入力されるが、その直後に送信停止信号としてクロック信号ＳＣＬの立上り信号とそれに続いてデータ信号ＳＤＡの立上り信号が入力される。そこで、シリアル通信インターフェース装置２０ｂは、クロック信号ＳＣＬの立上り信号を受けてクロック信号ＳＣＬを立上げ、データ信号ＳＤＡの立上り信号を受けてデータ信号ＳＤＡを立上げる。

【0044】

以上説明したように、シリアル通信インターフェース装置２０は、信号が劣化した場合であっても誤検出の可能性が少なく、また送受信においてパルス幅に応じた２種類の波形成形回路やノイズフィルタを必要としない。更に、クロック信号ＳＣＬの立上りのタイミングでデータ信号ＳＤＡのデータに応じた信号のみを出力するため、図４の場合より高速化に有利である。

【0045】

以上説明したように、本実施形態のシリアル通信インターフェース装置２０は、送信開始信号としてデータ信号ＳＤＡの立下り信号に続いてクロック信号ＳＣＬの立下り信号を出力し、送信停止信号としてクロック信号ＳＣＬの立上り信号に続いてデータ信号ＳＤＡの立上り信号を出力するように構成した。従って、信号が劣化した場合であっても誤検出の可能性が少なく、また送受信においてパルス幅に応じた２種類の波形成形回路やノイズフィルタを必要としないシリアル通信インターフェース装置を提供することが可能となった。

【0046】

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
例えば、通信信号ＩＰの波形は、正弦波であっても良く、矩形波に限定されるものではない。また例えば、制御装置１０ｂは、クロック信号ＳＣＬがハイレベルの時にデータ信号ＳＤＡが立下ったことを受けて送信開始信号と理解しても良い。

【符号の説明】

【0047】

１０、１０ａ、１０ｂ 制御装置
２０、２０ａ、２０ｂ シリアル通信インターフェース装置
２１ 変換部
２２ 送信部
２３ 受信部
ＴＰ 通信線
３０、３０ａ、３０ｂ 絶縁部

【図1】

【図2】

【図3】

【図4】

【図5】