特開 2024-152442 ダイヤモンド半導体装置、半導体モジュールおよびダイヤモンド半導体装置の駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024152442

(43)【公開日】2024-10-25

(54)【発明の名称】ダイヤモンド半導体装置、半導体モジュールおよびダイヤモンド半導体装置の駆動方法

(51)【国際特許分類】

   H01L 29/12 20060101AFI20241018BHJP

   H01L 29/78 20060101ALI20241018BHJP

   H01L 21/336 20060101ALI20241018BHJP

【ＦＩ】

H01L29/78 652T

H01L29/78 653A

H01L29/78 652K

H01L29/78 652F

H01L29/78 652E

H01L29/78 658E

H01L29/78 301H

【審査請求】未請求

【請求項の数】19

【出願形態】ＯＬ

(21)【出願番号】P 2023066636

(22)【出願日】2023-04-14

(71)【出願人】

【識別番号】523020109

【氏名又は名称】株式会社Ｐｏｗｅｒ Ｄｉａｍｏｎｄ Ｓｙｓｔｅｍｓ

(71)【出願人】

【識別番号】899000068

【氏名又は名称】学校法人早稲田大学

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】太田 康介

(72)【発明者】

【氏名】藤嶌 辰也

(72)【発明者】

【氏名】川原田 洋

【テーマコード（参考）】

5F140

【Ｆターム（参考）】

5F140AB05

5F140AC23

5F140BA04

5F140BB05

5F140BC12

5F140BD01

5F140BD05

5F140BD11

5F140BE09

5F140BF05

5F140BF42

5F140BF43

5F140BG27

5F140BH02

5F140BH05

5F140BH30

5F140BJ07

5F140BJ11

5F140BJ15

5F140BJ17

5F140CA03

(57)【要約】      （修正有）

【課題】ダイヤモンド半導体装置の電気特性を改善するダイヤモンド半導体装置、半導体モジュール及びダイヤモンド半導体装置の駆動方法を提供する。
【解決手段】おもて面１１側にゲート構造を有するダイヤモンド半導体装置１００であって、ダイヤモンド基板１０及びダイヤモンド基板１０のおもて面１１側に設けられ、積層構造のドープ領域２０を有するダイヤモンド層１５と、ダイヤモンド層１５のおもて面側に設けられたゲート絶縁膜５２と、ゲート絶縁膜５２上に設けられたゲート電極１１０と、ダイヤモンド層のおもて面側に設けられたドレイン電極１３０と、ダイヤモンド層の裏面側に設けられたソース電極１２０と、を備える。ダイヤモンド半導体装置１００は、ドープ領域２０を積層構造とすることにより電界集中を緩和することができる。
【選択図】図１

【特許請求の範囲】

【請求項1】

おもて面側にゲート構造を有するダイヤモンド半導体装置であって、
ダイヤモンド層と、
前記ダイヤモンド層のおもて面側に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ダイヤモンド層のおもて面側に設けられたドレイン電極と、
前記ダイヤモンド層の裏面側に設けられたソース電極と、
を備える
ダイヤモンド半導体装置。

【請求項2】

前記ダイヤモンド層は、Ｐ型のダイヤモンド基板と、前記ダイヤモンド基板のおもて面側に設けられ、Ｎ型のドーパントを含むドープ領域とを有し、
前記ソース電極は、前記ダイヤモンド基板の裏面と接して設けられる
請求項１に記載のダイヤモンド半導体装置。

【請求項3】

前記ドープ領域は、
前記ダイヤモンド基板の上方に設けられた第１領域と、
前記第１領域と積層して設けられ、前記第１領域と異なるドープ濃度の第２領域と、
を有する
請求項２に記載のダイヤモンド半導体装置。

【請求項4】

前記ダイヤモンド層の深さ方向に延伸して設けられたゲートトレンチ部を備える
請求項１に記載のダイヤモンド半導体装置。

【請求項5】

前記ダイヤモンド層上に設けられたダイヤモンドのエピタキシャル層を備える
請求項１に記載のダイヤモンド半導体装置。

【請求項6】

前記エピタキシャル層の厚みは、１μｍ以下である
請求項５に記載のダイヤモンド半導体装置。

【請求項7】

前記エピタキシャル層の厚みは、２００ｎｍ未満である
請求項６に記載のダイヤモンド半導体装置。

【請求項8】

前記エピタキシャル層と前記ゲート絶縁膜との間に設けられた終端層を備える
請求項５に記載のダイヤモンド半導体装置。

【請求項9】

前記終端層は、
Ｃ－Ｈ結合を含む第１終端領域と、
Ｃ－Ｓｉ結合、Ｃ－Ｓｉ－Ｏ結合、またはＣ－ＯＨ結合の少なくとも１つを含む第２終端領域と、
を有する
請求項８に記載のダイヤモンド半導体装置。

【請求項10】

前記エピタキシャル層の上方に設けられ、前記ドレイン電極と接するＰ型のドーパントを含むコンタクト領域を備える
請求項９に記載のダイヤモンド半導体装置。

【請求項11】

前記第１終端領域は、上面視で、前記ゲート電極と前記コンタクト領域との間に設けられ、
前記第２終端領域は、前記ゲート電極の下方に設けられる
請求項１０に記載のダイヤモンド半導体装置。

【請求項12】

前記コンタクト領域は、前記ゲート電極と離間している
請求項１０に記載のダイヤモンド半導体装置。

【請求項13】

上面視において、前記コンタクト領域と前記ゲート電極との離間距離は、０μｍよりも大きく、１００μｍ以下である
請求項１２に記載のダイヤモンド半導体装置。

【請求項14】

前記エピタキシャル層と前記コンタクト領域との間に設けられ、前記コンタクト領域よりもドープ濃度が低いＰ型のドーパントを含む追加領域を備える
請求項１１に記載のダイヤモンド半導体装置。

【請求項15】

おもて面側にゲート構造を有するダイヤモンド半導体装置であって、
ダイヤモンド基板と、前記ダイヤモンド基板上に設けられたドープ領域とを有するダイヤモンド層と、
前記ダイヤモンド層のおもて面側に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ダイヤモンド層のおもて面側に設けられたドレイン電極と、
前記ダイヤモンド基板と接するソース電極と、
を備える
ダイヤモンド半導体装置。

【請求項16】

前記ダイヤモンド層のおもて面から前記ダイヤモンド基板まで延伸して設けられたソーストレンチ部を備える
請求項１５に記載のダイヤモンド半導体装置。

【請求項17】

請求項１から１６のいずれか一項に記載のダイヤモンド半導体装置を備える半導体モジュール。

【請求項18】

前記ダイヤモンド半導体装置の前記ソース電極と接続されたソース端子と、
前記ダイヤモンド半導体装置の前記ドレイン電極と接続されたドレイン端子と、
を備える
請求項１７に記載の半導体モジュール。

【請求項19】

おもて面側にゲート構造およびドレイン電極を備え、裏面側にソース電極を備えるダイヤモンド半導体装置の駆動方法であって、
ダイヤモンド層の裏面側に設けられた前記ソース電極にソース電圧を印加する段階と、
前記ダイヤモンド層のおもて面側に設けられた前記ドレイン電極にドレイン電圧を印加する段階と、
を備えるダイヤモンド半導体装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ダイヤモンド半導体装置、半導体モジュールおよびダイヤモンド半導体装置の駆動方法に関する。

【背景技術】

【0002】

特許文献１には、ダイヤモンド半導体基板の裏面側に「ドレイン電極９」が設けられた「ダイヤモンド電子素子」が記載されている。
［先行技術文献］
［特許文献］
特許文献１ 特開２０１７－０９２３９８号公報

【0003】

ダイヤモンド半導体装置の電気特性を改善することが好ましい。

【発明の概要】

【0004】

本発明の第１の態様においては、おもて面側にゲート構造を有するダイヤモンド半導体装置であって、ダイヤモンド層と、前記ダイヤモンド層のおもて面側に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ダイヤモンド層のおもて面側に設けられたドレイン電極と、前記ダイヤモンド層の裏面側に設けられたソース電極と、を備えるダイヤモンド半導体装置を提供する。

【0005】

本発明の第２の態様においては、おもて面側にゲート構造を有するダイヤモンド半導体装置であって、ダイヤモンド基板と、前記ダイヤモンド基板上に設けられたドープ領域とを有するダイヤモンド層と、前記ダイヤモンド層のおもて面側に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ダイヤモンド層のおもて面側に設けられたドレイン電極と、前記ダイヤモンド基板と接するソース電極と、を備えるダイヤモンド半導体装置を提供する。

【0006】

本発明の第３の態様においては、上記いずれかのダイヤモンド半導体装置を備える半導体モジュールを提供する。

【0007】

本発明の第４の態様においては、おもて面側にゲート構造およびドレイン電極を備え、裏面側にソース電極を備えるダイヤモンド半導体装置の駆動方法であって、ダイヤモンド層の裏面側に設けられた前記ソース電極にソース電圧を印加する段階と、前記ダイヤモンド層のおもて面側に設けられた前記ドレイン電極にドレイン電圧を印加する段階と、を備えるダイヤモンド半導体装置の駆動方法を提供する。

【0008】

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0009】

【図1】ダイヤモンド半導体装置１００の構成の一例を示す。

【図2】ダイヤモンド半導体装置１００の上面図の一例を示す。

【図3】ダイヤモンド半導体装置１００の変形例を示す。

【図4】ダイヤモンド半導体装置１００の変形例を示す。

【図5】ダイヤモンド半導体装置１００の変形例を示す。

【図6】ダイヤモンド半導体装置１００の変形例を示す。

【図7】比較例のダイヤモンド半導体装置の電気特性を示す。

【図8】ダイヤモンド半導体装置１００の電気特性を示す。

【図9】半導体モジュール２００の構成の概要を示す。

【発明を実施するための形態】

【0010】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0011】

図１は、ダイヤモンド半導体装置１００の構成の一例を示す。ダイヤモンド半導体装置１００は、ダイヤモンド層１５を備える。ダイヤモンド層１５は、ダイヤモンド基板１０およびドープ領域２０を有する。

【0012】

ダイヤモンド基板１０は、ダイヤモンドで構成されるＰ型の基板である。ダイヤモンド基板１０のドープ濃度は、１×１０^１９ｃｍ^－３以下であってよい。ダイヤモンド基板１０は、Ｐ型のドーパントを含んでよいし、Ｎ型のドーパントを含んでよい。本例のダイヤモンド基板１０はＰ＋型であるがこれに限定されない。本例のダイヤモンド半導体装置１００は、おもて面１１側にゲート構造を有する。

【0013】

なお、本明細書においては、ダイヤモンド基板１０の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。

【0014】

ドープ領域２０は、ダイヤモンド基板１０のおもて面１１側に設けられる。ドープ領域２０は、ダイヤモンド基板１０上に設けられる。本例のドープ領域２０は、Ｎ型のドーパントを含む。Ｎ型ドーパントは、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）またはアンチモン（Ｓｂ）などのＶ族元素であってよい。本例のＮ型ドーパントは窒素である。ドープ領域２０のＮ型ドーパントのドープ濃度は、１×１０^１５ｃｍ^－３以上、１×１０^２３ｃｍ^－３以下であってよい。ここで、ドープ領域２０は、意図せずに存在する不純物と、意図的にドーパントを注入したドーパントとを含んでよい。ドープ領域２０のドープ濃度は、意図的に注入したドーパントの濃度であってよい。

【0015】

ドープ領域２０は、ダイヤモンド基板１０上にエピタキシャル成長された領域であってよい。ドープ領域２０は、マイクロ波励起プラズマを用いた化学気相堆積法（ＰＥＣＶＤ：Ｐｌａｓｍａ－Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成されてよい。Ｎ型ドーパントは、エピタキシャル成長中に注入されてもよいし、ノンドープのダイヤモンド層をエピタキシャル成長した後にイオン注入等の他の方法で導入されてもよい。

【0016】

本例のドープ領域２０は、第１領域２１および第２領域２２を有する。ドープ領域２０を積層構造とすることによりダイヤモンド半導体装置１００の電界集中を緩和することができる。

【0017】

第１領域２１は、ダイヤモンド基板１０の上方に設けられる。本例の第１領域２１は、ダイヤモンド基板１０の上面と接して設けられる。本例の第１領域２１は、Ｎ型のドーパントを含む。第１領域２１のＮ型ドーパントのドープ濃度は、１×１０^１５ｃｍ^－３以上、１×１０^２２ｃｍ^－３以下であってよい。第１領域２１の厚みは、ダイヤモンド基板１０の厚みよりも薄くてよい。

【0018】

第２領域２２は、第１領域２１と積層して設けられる。本例の第２領域２２は、第１領域２１の上方に設けられる。本例の第２領域２２は、Ｎ型のドーパントを含む。第２領域２２は、第１領域２１と異なるドープ濃度を有する。第２領域２２のＮ型ドーパントのドープ濃度は、１×１０^１５ｃｍ^－３以上、１×１０^２２ｃｍ^－３以下であってよい。第２領域２２は、第１領域２１のドープ濃度よりも大きくてもよいし、第１領域２１のドープ濃度よりも小さくもよい。第２領域２２の厚みは、第１領域２１の厚みと同一であってよく、異なっていてもよい。

【0019】

エピタキシャル層３０は、ダイヤモンド層１５上に設けられる。エピタキシャル層３０は、ドープ領域２０上に設けられてよく、ダイヤモンド基板１０上にも設けられてよい。エピタキシャル層３０は、ダイヤモンドで構成される。エピタキシャル層３０は、ドープ領域２０にゲートトレンチ部５０を設けるためのトレンチが形成された後に形成されてよい。エピタキシャル層３０は、ゲートトレンチ部５０を設けるためのトレンチの側壁および底面に設けられてよい。エピタキシャル層３０は、トレンチの底面において、ダイヤモンド基板１０と接しているが、ドープ領域２０と接していてもよい。

【0020】

エピタキシャル層３０の厚みは、１μｍ以下であってよく、２００ｎｍ未満であってよい。エピタキシャル層３０の厚みは、０ｎｍよりも大きくてよく、５０ｎｍ以上であってよい。エピタキシャル層３０の厚みを薄くすることで、ダイヤモンド半導体装置１００のオン時に正孔がエピタキシャル層３０を貫通する距離であるドリフト長が短くなり、ドリフト抵抗を低減して、オン抵抗を低減することができる。

【0021】

エピタキシャル層３０は、Ｎ型のドーパントを含んでよい。Ｎ型のドーパントは、窒素であってよい。エピタキシャル層３０のＮ型のドーパントのドープ濃度は、１×１０^１８ｃｍ^－３以下であってよい。エピタキシャル層３０のＮ型のドーパントのドープ濃度を小さくすることにより、ダイヤモンド基板１０からの正孔が、エピタキシャル層３０を貫通して終端層４０へと流れる際、エピタキシャル層３０内のポテンシャル障壁が小さくなることで、オン抵抗を低減できる。

【0022】

終端層４０は、エピタキシャル層３０上に設けられる。本例の終端層４０は、エピタキシャル層３０とゲート絶縁膜５２との間に設けられる。終端層４０は、エピタキシャル層３０に２次元正孔ガス（２ＤＨＧ：２ Ｄｉｍｅｎｓｉｏｎａｌ Ｈｏｌｅ Ｇａｓ）を誘起する層であってよい。終端層４０は、ノーマリーオフ特性を実現するために、ゲート電圧を印加していない場合、導電性がほとんどない層であってよい。終端層４０は、水素終端した層であってよく、酸化シリコン終端した層であってよく、水素終端した領域と酸化シリコン終端した領域の両方を含んでよい。終端層４０は水素ラジカル照射によって水素終端されてよく、二酸化珪素とダイヤモンドの高温雰囲気下での還元反応で酸化シリコン終端されてよい。

【0023】

終端層４０は、Ｃ－Ｈ結合、Ｃ－Ｏ結合、Ｃ－Ｓｉ結合、Ｃ－Ｓｉ－Ｏ結合、Ｃ－Ｆ結合、Ｃ－ＯＨ結合、Ｃ－Ｎ結合、Ｃ－ＮＨ_２結合の少なくとも１つを含んでよい。終端層４０は、同一の結合を有してもよいし、領域毎に異なる結合を有してもよい。終端層４０は、エピタキシャル層３０とゲート絶縁膜５２との間の全面において同一の結合を有してよい。終端層４０は、エピタキシャル層３０とゲート絶縁膜５２との間の全面においてＣ－Ｈ結合を有してよい。後述する通り、終端層４０は、ゲートトレンチ部５０の下方とそれ以外で異なる結合を有してもよい。

【0024】

ゲート絶縁膜５２は、ダイヤモンド層１５のおもて面１１側に設けられる。ゲート絶縁膜５２は、エピタキシャル層３０の上方に設けられてよく、終端層４０上に設けられてよい。ゲート絶縁膜５２は、ゲートトレンチ部５０において、トレンチの側壁と底面に設けられてよい。ゲート絶縁膜５２の厚みは、５０ｎｍ以上であってよく、２００ｎｍ以下であってよい。ゲート絶縁膜５２の厚みは、例えば１００ｎｍである。

【0025】

ゲート絶縁膜５２の材料は、酸化アルミニウム（Ａｌ_２Ｏ_３）であってよい。酸化アルミニウムの組成は、必ずしもＡｌ：Ｏ＝２：３となっていなくてもよい。ゲート絶縁膜５２の材料は、酸化シリコン（ＳｉＯ_２）などの他の絶縁膜であってよい。ゲート絶縁膜５２は、単層であってもよいし、異なる材料を積層した積層構造を有してもよい。本例のゲート絶縁膜５２は、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成された単層のＡｌ_２Ｏ_３である。

【0026】

ゲートトレンチ部５０は、ダイヤモンド層１５の深さ方向に延伸して設けられる。ゲートトレンチ部５０は、トレンチと、ゲート絶縁膜５２と、ゲート電極１１０とを含む。ゲートトレンチ部５０は、トレンチに設けられたエピタキシャル層３０と終端層４０とを含んでよい。ゲートトレンチ部５０は、ドープ領域２０の上面からダイヤモンド基板１０まで延伸して設けられてよい。ゲートトレンチ部５０の下端は、エピタキシャル層３０の下端であってよい。ゲートトレンチ部５０の下端は、ドープ領域２０の下端よりも深くてよい。ゲートトレンチ部５０の下端は、ダイヤモンド基板１０と接して設けられてよい。ゲートトレンチ部５０の下端は、ドープ領域２０の下端よりも浅く、ダイヤモンド基板１０と接しなくてもよい。

【0027】

コンタクト領域６０は、エピタキシャル層３０の上方に設けられる。コンタクト領域６０は、ドレイン電極１３０と接して設けられてよい。コンタクト領域６０は、Ｐ型のドーパントを含んでよい。Ｐ型ドーパントは、ボロン（Ｂ）、アルミニウム（Ａｌ）またはガリウム（Ｇａ）などのＩＩＩ族元素であってよい。Ｐ型ドーパントは、エピタキシャル成長中に注入されてもよいし、ノンドープのダイヤモンド層をエピタキシャル成長した後にイオン注入等の他の方法で導入されてもよい。コンタクト領域６０の厚みは、エピタキシャル層３０の厚みよりも大きくてよい。コンタクト領域６０の厚みは、エピタキシャル層３０の厚みよりも小さくてよい。

【0028】

ゲート電極１１０は、ダイヤモンド層１５の上方に設けられる。本例のゲート電極１１０は、ゲート絶縁膜５２上に設けられる。ゲート電極１１０は、ゲートトレンチ部５０において、トレンチの側壁と底面に設けられてよい。ゲート電極１１０は、アルミニウム（Ａｌ）を有してよい。ゲート電極１１０は、上面視で、ゲート絶縁膜５２の内側に設けられてよい。

【0029】

ソース電極１２０は、ダイヤモンド層１５の裏面１２側に設けられる。ソース電極１２０は、裏面１２の全面に設けられてもよいし、一部に設けられてもよい。ソース電極１２０は、チタン（Ｔｉ）と金（Ａｕ）とを積層した積層膜であってよい。ソース電極１２０は、チタン（Ｔｉ）、白金（Ｐｔ）および金（Ａｕ）を積層した積層膜であってもよい。ソース電極１２０は、ダイヤモンド基板１０の裏面１２と接して設けられる。ダイヤモンド層１５の裏面１２側に設けられたソース電極１２０には、ソース電圧が印加されてよい。

【0030】

ドレイン電極１３０は、ダイヤモンド層１５の上方に設けられる。ドレイン電極１３０は、ダイヤモンド層１５のおもて面１１側に設けられてよい。ドレイン電極１３０は、コンタクト領域６０上に設けられてよい。ドレイン電極１３０は、上面視で、コンタクト領域６０と同一の領域に設けられてもよいし、コンタクト領域６０の内側に設けられてもよい。ドレイン電極１３０は、チタン（Ｔｉ）と金（Ａｕ）とを積層した積層膜であってよい。ドレイン電極１３０は、チタン（Ｔｉ）、白金（Ｐｔ）および金（Ａｕ）を積層した積層膜であってもよい。ダイヤモンド層１５のおもて面１１側に設けられたドレイン電極１３０には、ドレイン電圧が印加されてよい。

【0031】

なお、本例では、ダイヤモンド半導体装置１００がＰ型チャネルの電界効果トランジスタである場合について説明したが、ダイヤモンド半導体装置１００は、Ｎ型チャネルの電界効果トランジスタであってもよい。ダイヤモンド半導体装置１００は、Ｎ型チャネルの電界効果トランジスタとして機能する場合、Ｐ型のドーパントをＮ型のドーパントに入れ替えてよく、Ｎ型のドーパントをＰ型のドーパントに入れ替えてよい。

【0032】

図２は、ダイヤモンド半導体装置１００の上面図の一例を示す。ダイヤモンド半導体装置１００の上面には、ゲート電極１１０およびドレイン電極１３０が設けられるが、ソース電極１２０が設けられていない。ソース電極１２０は、ダイヤモンド半導体装置１００の下面に設けられる。ゲート電極１１０およびドレイン電極１３０は、ダイヤモンド半導体装置１００の外部と接続するためのパッドを有してよい。ゲートトレンチ部５０は、ドレイン電極１３０のうち対向した部分の間に設けられる。

【0033】

図３は、ダイヤモンド半導体装置１００の変形例を示す。本例のダイヤモンド半導体装置１００は、ゲート・ドレイン間を離間させている点で図１のダイヤモンド半導体装置１００と相違する。本例では、図１のダイヤモンド半導体装置１００と相違する点について特に説明する。

【0034】

本例のコンタクト領域６０は、ゲート電極１１０と離間している。即ち、上面視において、コンタクト領域６０とゲート電極１１０とが重ならずに離れている。上面視において、コンタクト領域６０とゲート電極１１０との離間距離Ｌｓは、０μｍよりも大きく、１００μｍ以下であってよい。コンタクト領域６０とゲート電極１１０との離間距離Ｌｓを大きくすることにより耐圧を向上しやすくなる。コンタクト領域６０とゲート電極１１０との離間距離Ｌｓは、ダイヤモンド半導体装置１００が要求される耐圧に応じて決定されてよい。

【0035】

本例の終端層４０は、第１終端領域４１および第２終端領域４２を含む。本例の終端層４０は、他の例のダイヤモンド半導体装置１００に適用されてよい。

【0036】

第１終端領域４１は、２次元正孔ガスを誘起してよい。第１終端領域４１は、Ｃ－Ｈ結合を含んでよい。第１終端領域４１は、ゲート電極１１０の下方に設けられてよいし、ゲート電極１１０の下方には設けられなくてよい。本例の第１終端領域４１は、ゲート電極１１０の下方に設けられる。第１終端領域４１は、エピタキシャル層３０の上方において、ゲート電極１１０とエピタキシャル層３０との間に設けられてよい。第１終端領域４１は、ゲートトレンチ部５０において、トレンチの側壁と底面に設けられてよい。

【0037】

第２終端領域４２は、Ｃ－Ｓｉ結合、Ｃ－Ｓｉ－Ｏ結合、またはＣ－ＯＨ結合の少なくとも１つを含んでよい。本例の第２終端領域４２は、Ｃ－Ｓｉ－Ｏ結合を含む。第２終端領域４２は、ゲート電極１１０にゲート電圧を印加することによりオンオフの制御が可能な領域に設けられてよい。本例の第２終端領域４２は、上面視で、ゲート電極１１０とコンタクト領域６０との間に設けられる。

【0038】

第１終端領域４１と第２終端領域４２の境界の位置は、上面視で、ゲート電極１１０の端部の位置と一致してよい。但し、第１終端領域４１と第２終端領域４２の境界の位置は、ゲート電極１１０の下方であってもよいし、上面視でゲート電極１１０とコンタクト領域６０との間であってもよい。

【0039】

本例のドープ領域２０は、ノンドープ層２３と、ドープ層２４と、ドープ層２５とを有する。本例のドープ領域２０は、他の例のダイヤモンド半導体装置１００に適用されてよい。

【0040】

ノンドープ層２３は、ダイヤモンド基板１０上に設けられる。ノンドープ層２３は、ダイヤモンド基板１０上にエピタキシャル成長した層であって、意図的にドーパントを注入していない層であってよい。ノンドープ層２３は省略されてもよい。

【0041】

ドープ層２４は、ノンドープ層２３上に設けられる。ドープ層２４は、ノンドープ層２３とドープ層２５との間に設けられる。ドープ層２４は、Ｎ型のドーパントを含んでよい。ドープ層２４は、窒素ドープにより形成してよい。ドープ層２４の厚みは、ノンドープ層２３の厚みと同一であってもよいし、異なっていてもよい。

【0042】

ドープ層２５は、ドープ層２４上に設けられる。ドープ層２５は、Ｎ型のドーパントを含んでよい。ドープ層２５は、ドープ層２４よりも高ドープ濃度であってよい。ドープ層２５は、窒素ドープにより形成してよい。ドープ層２５の厚みは、ノンドープ層２３の厚みまたはドープ層２４の厚みと同一であってもよいし、異なっていてもよい。

【0043】

本例のドープ領域２０は、裏面１２側から順にドープ濃度が高濃度になるように設けられている。但し、ドープ領域２０は、おもて面１１側から順にドープ濃度が高濃度になるように設けられてよい。本例のドープ領域２０は、３層の積層構造を有するが、４層以上であってよく、ドープ濃度を徐々に変化させてもよい。

【0044】

本例のダイヤモンド半導体装置１００は、追加領域６５を含む。追加領域６５は、他の例のダイヤモンド半導体装置１００に適用されてよい。

【0045】

追加領域６５は、エピタキシャル層３０とコンタクト領域６０との間に設けられる。追加領域６５は、Ｐ型のドーパントを含んでよい。追加領域６５のドープ濃度は、コンタクト領域６０のドープ濃度よりも低くてよい。本例の追加領域６５は、Ｐ－型である。追加領域６５の厚みは、コンタクト領域６０の厚みと同一であってもよいし、異なっていてもよい。追加領域６５の厚みは、コンタクト領域６０の厚みよりも厚くてよい。追加領域６５を設けることにより、ドレイン電極１３０をおもて面１１側に設けたダイヤモンド半導体装置１００の耐圧をさらに向上することができる。

【0046】

図４は、ダイヤモンド半導体装置１００の変形例を示す。本例のダイヤモンド半導体装置１００は、ドープ領域２０が４つのドープ層を有する点で図１のダイヤモンド半導体装置１００と相違する。

【0047】

ドープ領域２０は、ノンドープ層２３と、ドープ層２４と、ドープ層２５と、ドープ層２６とを有する。本例のドープ領域２０は、ドープ層２６を有する点で、図３のドープ領域２０と相違する。ノンドープ層２３、ドープ層２４およびドープ層２５は、図３のドープ領域２０と同一であってよい。

【0048】

ドープ層２６は、ドープ層２５上に設けられる。ドープ層２６は、Ｐ型のドーパントを含んでよい。ドープ層２６は、Ｐ－型であってよい。ドープ層２６のＰ型ドーパントのドープ濃度は、コンタクト領域６０のＰ型ドーパントのドープ濃度よりも低くてよい。ダイヤモンド半導体装置１００のオン時にドープ層２６にも正孔が流れることによりオン抵抗を低減することができる。ドープ層２６は、他の例のダイヤモンド半導体装置１００に適用されてよい。

【0049】

ドープ層２６の厚みは、ノンドープ層２３、ドープ層２４およびドープ層２５の厚みよりも薄くてよい。ドープ層２６の厚みは、エピタキシャル層３０の厚みよりも厚くてよい。ドープ層２６の厚みは、ノンドープ層２３、ドープ層２４およびドープ層２５の厚みと同一であってよいし、異なっていてよい。ドープ層２６の厚みは、ノンドープ層２３、ドープ層２４およびドープ層２５の厚みよりも厚くてよい。ドープ層２６の厚みは、コンタクト領域６０の厚みと同一であってもよいし、異なっていてもよい。ドープ層２６の厚みは、コンタクト領域６０の厚みよりも厚くてよい。

【0050】

図５は、ダイヤモンド半導体装置１００の変形例を示す。本例のダイヤモンド半導体装置１００は、ゲートトレンチ部５０においてゲート電極１１０を選択的に設けている点で、図１のダイヤモンド半導体装置１００と相違する。

【0051】

ゲート電極１１０は、ゲート電極１１０ａおよびゲート電極１１０ｂを有する。ゲート電極１１０ａおよびゲート電極１１０ｂは、ゲートトレンチ部５０において、分離して設けられる。本例では、ゲートトレンチ部５０の側壁に設けられたゲート電極１１０ａが、対向する側壁に設けられたゲート電極１１０ｂと分離して設けられる。但し、ゲート電極１１０ａおよびゲート電極１１０ｂは、ゲートトレンチ部５０の外部において同一のゲートパッドに接続されてよい。

【0052】

本例では、ゲートトレンチ部５０のトレンチの底面でゲート電極１１０を省略したが、エピタキシャル層３０の上方のその他の位置でゲート電極１１０を省略してよい。ゲートトレンチ部５０のトレンチの側壁でゲート電極１１０を省略してもよいし、おもて面１１の上方でゲート電極１１０を省略してもよい。

【0053】

本例のダイヤモンド半導体装置１００は、ゲート電極１１０を選択的に設けることで、ゲート電極１１０の面積を減らして寄生容量を低減することができる。本例のゲート電極１１０は、他の例のダイヤモンド半導体装置１００に適用されてよい。

【0054】

図６は、ダイヤモンド半導体装置１００の変形例を示す。本例のソース電極１２０は、ダイヤモンド層１５の上方に設けられる。

【0055】

本例のダイヤモンド半導体装置１００は、ダイヤモンド層１５のおもて面１１側にゲート電極１１０、ソース電極１２０およびドレイン電極１３０を備える。ダイヤモンド半導体装置１００がオンすると、ソース電極１２０からダイヤモンド基板１０に正孔が流れ、エピタキシャル層３０を貫通して、終端層４０、コンタクト領域６０の順に正孔が流れた後にドレイン電極１３０に流れる。

【0056】

ソーストレンチ部７０は、ダイヤモンド層１５のおもて面１１からダイヤモンド基板１０まで延伸して設けられる。ソーストレンチ部７０の下端は、ダイヤモンド基板１０と接して設けられてよい。

【0057】

ソース電極１２０は、ソーストレンチ部７０に設けられてよい。ソース電極１２０は、ダイヤモンド基板１０と接してよい。ソース電極１２０と、ダイヤモンド層１５および／またはエピタキシャル層３０と接する領域には、チタンカーバイド（ＴｉＣ）層が設けられてよい。ソース電極１２０とドープ領域２０との間には、エピタキシャル層３０が設けられてもよいし、設けられなくてもよい。

【0058】

第３終端領域４３は、上面視でドレイン電極１３０とソース電極１２０との間に設けられてよい。第３終端領域４３は、上面視でコンタクト領域６０とソース電極１２０との間に設けられてよい。第３終端領域４３は、コンタクト領域６０とソース電極１２０との間で正孔が流れないように終端された層であってよい。第３終端領域４３は、Ｃ－Ｈ結合、Ｃ－Ｏ結合、Ｃ－Ｓｉ結合、Ｃ－Ｓｉ－Ｏ結合、Ｃ－Ｆ結合、Ｃ－ＯＨ結合、Ｃ－Ｎ結合、Ｃ－ＮＨ_２結合の少なくとも１つを含んでよい。第３終端領域４３は、酸素終端され、ソース電極１２０と、ドレイン電極１３０およびコンタクト領域６０とが電気的に絶縁された領域であってよい。

【0059】

ダイヤモンド半導体装置１００は、ダイヤモンド基板１０を共通にして、おもて面１１側に他の素子を備えてよい。ダイヤモンド基板１０を共通化することで、複数の素子間で基板電位を共通の値に設定することができる。ダイヤモンド半導体装置１００は、ダイヤモンド基板１０を共通にして、他の電界効果トランジスタが設けられてよいし、ダイオードなどの他の素子が設けられてもよい。ダイヤモンド半導体装置１００は、ダイヤモンド基板１０を共通にして、窒化ガリウム（ＧａＮ）または炭化珪素（ＳｉＣ）などのダイヤモンド以外のエピタキシャル層が設けられてもよい。

【0060】

なお、本例のダイヤモンド半導体装置１００は、ノンドープ層２３、ドープ層２４およびドープ層２５の３層のドープ領域２０を有するが、他の変形例で開示したドープ領域２０を適宜適用してもよい。

【0061】

図７は、比較例のダイヤモンド半導体装置の電気特性を示す。縦軸はゲート幅で規格化したドレイン電流密度Ｉ_Ｄ［ｍＡ／ｍｍ］と単位面積で規格化したドレイン電流密度Ｉ_Ｄ［Ａ／ｃｍ^２］を示し、横軸はソース・ドレイン間電圧Ｖ_ＤＳ［Ｖ］を示す。本例の各曲線は、ゲート・ソース間電圧Ｖ_ＧＳを－４０Ｖから２０Ｖまで徐々に変化させたものである。

【0062】

おもて面側にソース電極を設け、裏面１２側にドレイン電極を設ける場合、正孔の流れは、おもて面のソース電極からコンタクト層を通り、おもて面またはトレンチ側壁の終端層のチャネルを通り、トレンチ底部のエピタキシャル層を貫通して、ダイヤモンド基板を通り、裏面のドレイン電極へと流れる。この際、トレンチ底部のエピタキシャル層がおもて面側のソース電極およびコンタクト層から離れた位置に存在するので、トレンチ底部のエピタキシャル層の反転層形成が薄くなる。反転層が薄く形成されると、正孔がエピタキシャル層を貫通する際のドリフト抵抗が高くなり、オン抵抗が高くなる。そのため、比較例のダイヤモンド半導体装置においては、高いドレイン電圧を印加してもピンチオフせず、飽和領域が見られない。

【0063】

図８は、ダイヤモンド半導体装置１００の電気特性を示す。縦軸はゲート幅で規格化したドレイン電流密度Ｉ_Ｄ［ｍＡ／ｍｍ］と単位面積で規格化したドレイン電流密度Ｉ_Ｄ［Ａ／ｃｍ^２］を示し、横軸はソース・ドレイン間電圧Ｖ_ＤＳ［Ｖ］を示す。本例の各曲線は、ゲート・ソース間電圧Ｖ_ＧＳを－４０Ｖから２０Ｖまで徐々に変化させたものである。

【0064】

ダイヤモンド半導体装置１００は、裏面１２側にソース電極１２０を備え、おもて面１１側にドレイン電極１３０を備える。この場合、電流の流れが比較例のダイヤモンド半導体装置とは逆となり、トレンチ底部のエピタキシャル層３０の位置は、接地される裏面１２側のソース電極１２０およびダイヤモンド基板１０から近くなり、比較例の場合と比較して、トレンチ底部のエピタキシャル層３０に反転層が厚く形成される。反転層が厚く形成されると、ダイヤモンド基板１０からエピタキシャル層３０を貫通して終端層４０のチャネルと接続するドリフト抵抗が低くなり、オン抵抗が低くなる。そのため、本例のダイヤモンド半導体装置１００においては、コンタクト領域６０付近の終端層４０のチャネルでピンチオフして飽和特性が見られる。即ち、ダイヤモンド半導体装置１００のＩＶ波形は線形領域と飽和領域を有する。このように、ダイヤモンド半導体装置１００は、裏面１２側にソース電極１２０を備えることで、静特性を改善することができる。

【0065】

図９は、半導体モジュール２００の構成の概要を示す。半導体モジュール２００は、ダイヤモンド半導体装置１００を備える。半導体モジュール２００は、ゲート端子２１０と、ソース端子２２０と、ドレイン端子２３０とを備える。ゲート端子２１０、ソース端子２２０およびドレイン端子２３０は、半導体モジュール２００の外部と電気的に接続するための外部接続端子であってよい。

【0066】

ゲート端子２１０は、ダイヤモンド半導体装置１００のゲート電極１１０と接続される。ソース端子２２０は、ダイヤモンド半導体装置１００のソース電極１２０と接続される。ドレイン端子２３０は、ダイヤモンド半導体装置１００のドレイン電極１３０と接続される。ダイヤモンド半導体装置１００は、ソース電極１２０を下向きにして半導体モジュール２００の絶縁基板上に設けられてよい。ソース電極１２０は、絶縁基板上の金属配線を介してソース端子２２０と電気的に接続されてよい。

【0067】

半導体モジュール２００は、単一のダイヤモンド半導体装置１００を有してよく、複数のダイヤモンド半導体装置１００を有してよい。半導体モジュール２００は、インバータ回路を有してよい。半導体モジュール２００は、Ｐ型チャネルのダイヤモンド半導体装置１００と、Ｎ型チャネルの半導体素子を組み合わせたインバータ回路を有してよい。Ｎ型チャネルの半導体素子は、Ｎ型チャネルのダイヤモンド半導体装置１００であってよく、ＧａＮまたはＳｉＣなどのその他の半導体素子であってよい。

【0068】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【符号の説明】

【0069】

１０・・・ダイヤモンド基板、１１・・・おもて面、１２・・・裏面、１５・・・ダイヤモンド層、２０・・・ドープ領域、２１・・・第１領域、２２・・・第２領域、２３・・・ノンドープ層、２４・・・ドープ層、２５・・・ドープ層、２６・・・ドープ層、３０・・・エピタキシャル層、４０・・・終端層、４１・・・第１終端領域、４２・・・第２終端領域、４３・・・第３終端領域、５０・・・ゲートトレンチ部、５２・・・ゲート絶縁膜、６０・・・コンタクト領域、６５・・・追加領域、７０・・・ソーストレンチ部、１１０・・・ゲート電極、１２０・・・ソース電極、１３０・・・ドレイン電極、１００・・・ダイヤモンド半導体装置、２００・・・半導体モジュール、２１０・・・ゲート端子、２２０・・・ソース端子、２３０・・・ドレイン端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】