特開 2024-152674 二重層ＭＥＭＳデバイスおよび製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024152674

(43)【公開日】2024-10-25

(54)【発明の名称】二重層ＭＥＭＳデバイスおよび製造方法

(51)【国際特許分類】

   B81B 3/00 20060101AFI20241018BHJP

   B81C 1/00 20060101ALI20241018BHJP

   G01P 15/125 20060101ALI20241018BHJP

   H01L 29/84 20060101ALI20241018BHJP

【ＦＩ】

B81B3/00

B81C1/00

G01P15/125 Z

H01L29/84 Z

【審査請求】有

【請求項の数】10

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024063243

(22)【出願日】2024-04-10

(31)【優先権主張番号】23167967

(32)【優先日】2023-04-14

(33)【優先権主張国・地域又は機関】EP

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100189430

【弁理士】

【氏名又は名称】吉川 修一

(74)【代理人】

【識別番号】100190805

【弁理士】

【氏名又は名称】傍島 正朗

(72)【発明者】

【氏名】ペッテリ・キルピネン

(72)【発明者】

【氏名】マルコ・ピューサ

(72)【発明者】

【氏名】アンッティ・イーホラ

(72)【発明者】

【氏名】アルッティ・トーケリ

【テーマコード（参考）】

3C081

4M112

【Ｆターム（参考）】

3C081AA07

3C081AA18

3C081BA11

3C081BA30

3C081BA44

3C081BA48

3C081BA75

3C081BA77

3C081CA03

3C081CA14

3C081CA20

3C081CA32

3C081DA03

3C081DA04

3C081DA26

3C081EA02

3C081EA03

4M112AA02

4M112BA07

4M112CA22

4M112DA03

4M112DA04

4M112DA06

4M112DA18

4M112EA03

4M112EA04

4M112EA06

4M112FA07

(57)【要約】      （修正有）

【課題】本発明は、微小電気機械システム（ＭＥＭＳ）デバイスおよびそのようなＭＥＭＳデバイスを製造する方法に関する。
【解決手段】ＭＥＭＳデバイスは、下から上への順に、ハンドル層と、第１の電気絶縁層と、堆積多結晶シリコン（ｐｏｌｙ－Ｓｉ）の層をパターニングすることによって形成される第１の素子層と、第２の電気絶縁層と、単一結晶シリコン（ｍｏｎｏ－Ｓｉ）の層をパターニングすることによって形成される第２の素子層と、キャップ層とを備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

微小電気機械システム（ＭＥＭＳ）デバイスであって、下から上への順に、
少なくとも１つのキャビティおよび少なくとも１つの懸架構造を備えるハンドル層と、
第１の電気絶縁層と、
堆積多結晶シリコン（ｐｏｌｙ－Ｓｉ）の層をパターニングすることによって形成される第１の素子層であって、前記第１の素子層内の少なくとも１つの構造要素が前記少なくとも１つの懸架構造によって懸架され、前記少なくとも１つの構造要素が任意選択的に少なくとも１つの振動要素を備える、第１の素子層と、
第２の電気絶縁層と、
前記第１の素子層の上方に可動に懸架された少なくとも１つの振動要素を備える第２の素子層であって、単一結晶シリコン（ｍｏｎｏ－Ｓｉ）の層をパターニングすることによって形成される、第２の素子層と、
キャップ層と、を備え、
前記ハンドル層、前記第１の素子層、前記第２の素子層、および前記キャップ層、ならびに、前記ハンドル層と前記第１の素子層とを接合する前記第１の電気絶縁層、および前記第１の素子層と前記第２の素子層とを接合する前記第２の電気絶縁層は、前記第２の素子層内の前記少なくとも１つの振動要素と、少なくとも１つの静止電極と、前記少なくとも１つの振動要素の動きを検出および／または引き起こすための少なくとも１つの可動電極とを備える筐体の壁を形成するように構成されており、前記少なくとも１つの静止電極は前記第１の素子層内にある、微小電気機械システム（ＭＥＭＳ）デバイス。

【請求項2】

前記電気絶縁層は、前記第１の素子層の構造要素を前記第２の素子層の構造要素に、および／または、前記キャップ層内に設けられた電気接続部に電気的に結合するために、前記第１の素子層から前記第２の素子層まで延在する少なくとも１つの多結晶シリコン（ｐｏｌｙ－Ｓｉ）フィードスルーを備える、請求項１に記載のＭＥＭＳデバイス。

【請求項3】

前記第２の電気絶縁層内の電気絶縁材料は、前記少なくとも１つのｐｏｌｙ－Ｓｉフィードスルーが前記第１の素子層および前記第２の素子層のそれぞれの前記構造要素間の唯一の機械的接点であるように、前記少なくとも１つのｐｏｌｙ－Ｓｉフィードスルーの周りで除去されている、請求項２に記載のＭＥＭＳデバイス。

【請求項4】

前記第１の素子層は、前記第２の電気絶縁層の厚さよりも小さい距離にわたって前記第２の素子層に向かって延在する少なくとも１つのストッパ構造を備える、請求項１～３のいずれか一項に記載のＭＥＭＳデバイス。

【請求項5】

前記ＭＥＭＳデバイスは、前記第２の素子層と前記キャップ層との間に金属接合層をさらに備え、前記金属接合層は、前記筐体の前記壁の一部を形成するようにさらに構成されている、請求項１～３のいずれか一項に記載のＭＥＭＳデバイス。

【請求項6】

請求項１～３のいずれか一項に記載のＭＥＭＳデバイスを製造するための方法であって、
ｍｏｎｏ－Ｓｉハンドルウェハから前記ハンドル層を形成するステップであって、前記ハンドル層を形成する前記ステップは、少なくとも１つのキャビティを形成し、同時に、前記ハンドル層の第１の面上に前記少なくとも１つの懸架構造を形成することと、前記ハンドル層の前記第１の面を第１の電気絶縁層によって被覆することとを含む、前記ハンドル層を形成するステップと、
ｍｏｎｏ－Ｓｉウェハ上に第２の電気絶縁層を形成するステップと、
前記第２の電気絶縁層をパターニングするステップと、
前記パターニングされた第２の電気絶縁層の上にｐｏｌｙ－Ｓｉ層を堆積させるステップと、
前記第１のｐｏｌｙ－Ｓｉ層から前記第１の素子層を形成するステップであって、前記第１の素子層を形成する前記ステップは、前記第１のｐｏｌｙ－Ｓｉ層を第１の厚さまで薄くすることと、ドライエッチングによって前記第１の素子層を貫通して延在する複数の第１のトレンチを形成することとを含む、前記第１の素子層を形成するステップと、
前記ハンドル層の前記第１の面上で前記第１の電気絶縁層上に前記第１の素子層を融着接合するステップと、
前記ｍｏｎｏ－Ｓｉウェハから前記第２の素子層を形成するステップであって、前記第２の素子層を形成する前記ステップは、前記ｍｏｎｏ－Ｓｉウェハを第２の厚さまで薄くすることと、任意選択的に、前記第２のｍｏｎｏ－Ｓｉウェハ内に少なくとも１つの陥凹領域を形成することと、前記第２のｍｏｎｏ－Ｓｉウェハを貫通して延在する複数の第２のトレンチをドライエッチングすることとを含む、前記第２の素子層を形成するステップと、
フッ化水素酸（ＨＦ）エッチングによって前記第１の電気絶縁層および前記第２の電気絶縁層の厚さまでわたって前記第１の電気絶縁層および前記第２の電気絶縁層の露出部分を除去することによって、前記第１の素子層および前記第２の素子層の構造要素を解放するステップと、
前記キャップ層を前記第２の素子層の上に接合することによって、構造要素を前記筐体内に封入するステップと、
を含む、方法。

【請求項7】

前記第２の電気絶縁層をパターニングする前記ステップは、前記第２の電気絶縁層の厚さ全体にわたって前記第２の電気絶縁層の１つまたは複数の部分を除去することを含み、
前記ｐｏｌｙ－Ｓｉ層を堆積させるステップは、前記第２の電気絶縁層の前記除去された部分を堆積されたｐｏｌｙ－Ｓｉで充填することによって、前記第１の素子層および前記第２の素子層の１つまたは複数の構造要素を電気的に結合するために、前記第１の素子層から前記第２の電気絶縁層を通じて前記第２の素子層まで延在する１つまたは複数のｐｏｌｙ－Ｓｉフィードスルーを生成させる、請求項６に記載の方法。

【請求項8】

前記第２の電気絶縁層をパターニングする前記ステップは、前記第２の電気絶縁層の厚さの一部にわたって前記第２の電気絶縁層の１つまたは複数の部分を陥凹させることを含み、
ｐｏｌｙ－Ｓｉ層を堆積させる前記ステップは、さらに、前記第２の電気絶縁層の前記陥凹した１つまたは複数の部分を充填することによって、前記第２の素子層に向かって延在する１つまたは複数のｐｏｌｙ－Ｓｉストッパ構造を生成させる、請求項６に記載の方法。

【請求項9】

前記第１のｐｏｌｙ－Ｓｉ層を第１の厚さまで薄くした後で、かつ前記第１のデバイスを通じて延在する複数の第１のトレンチを形成する前に、前記ｍｏｎｏ－Ｓｉウェハ内に少なくとも１つの陥凹領域を形成するステップをさらに含む、請求項６に記載の方法。

【請求項10】

請求項５に従属する場合、
金属接合層によって前記第２の素子層を前記キャップ層と結合するステップをさらに含む、請求項６に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＭＥＭＳデバイスおよびＭＥＭＳデバイスを生産する方法に関する。より詳細には、本発明は、２つの素子層を備えるＭＥＭＳデバイス、および二重層ＭＥＭＳデバイスを製造するための方法に関する。

【背景技術】

【0002】

シリコンベースの技術を使用して製造される微小電気機械システム（ＭＥＭＳ）デバイスが普及している。ＭＥＭＳデバイスの典型的な用途は、加速度および角速度のうちの少なくとも一方を検出する慣性センサである。このタイプのＭＥＭＳデバイスは、消費者、自動車および工業用途に広く使用されている。

【0003】

ＭＥＭＳデバイスにおける静電容量検知は、２つの電極間の距離の変化によって引き起こされる静電容量の変化を検出することによって実施される。典型的には、静電容量は、可動電極と１つまたは複数の静止電極との間で検知される。

【0004】

慣性検知のための典型的な静電容量ＭＥＭＳデバイスでは、静止電極が、ハンドルまたはキャップウェハなどの基板上に設けられる。例えば、基板ウェハの表面上に金属電極を設けられ得る。ＭＥＭＳデバイスは、様々な応力源に晒される。部品のパッケージング中、成形などの製造方法のいくつかのステップが、基板に圧力を加える。異なる材料は異なる熱特性を有し、したがって、基板はまた、ＭＥＭＳデバイスパッケージ内の材料の熱膨張の差に起因して圧力を受ける可能性がある。ＭＥＭＳデバイスはまた、基板の形状の変化を引き起こす様々な外力を受ける可能性がある。ＭＥＭＳデバイスが使用される環境は、大きな温度変化、振動、衝撃などを受ける可能性があり、それらすべてがＭＥＭＳデバイスに対する応力を引き起こす。静止電極が基板に取り付けられると、応力によって引き起こされる基板の形態の任意の変化もまた、静止電極とそれぞれの可動電極との間の距離に影響を及ぼし得る。このため、静電容量検知の精度が低下するおそれがある。

【0005】

以下の説明では、慣性ＭＥＭＳセンサおよびその製造上の問題を参照する。しかしながら、本開示は、一般に、他のタイプのＭＥＭＳデバイスにも適用される。例えば、ＭＥＭＳデバイスは、以下の構造、すなわち、加速度計、ジャイロスコープ、受振器、傾斜計および共振器のうちの１つまたは複数を、単一で、または互いに組み合わせて含んでもよい。また、ＭＥＭＳデバイスは、ＭＥＭＳアクチュエータであってもよい。

【0006】

先行技術の説明
米国特許第１０８３０５９０号明細書は、単結晶シリコンから作成される機械的機能層および電極デバイスを含む基板を有する微小電気機械センサを開示している。導電性配線層が、アルミニウムまたはタングステン配線を有する。

【0007】

米国特許出願公開第２０２００１５６９３０号明細書は、中空体を有する両面静電容量検知ＭＥＭＳデバイスを開示している。この装置は、ポリシリコン（ｐｏｌｙ－Ｓｉ）構造をエピタキシャル成長させることによって製造される。

【0008】

米国特許第９４６３９７６号明細書は、各々が多層半導体構造の異なる層内にある垂直に積層された慣性トランスデューサ素子を有する集積ＭＥＭＳデバイスを生成するための垂直積層ＭＥＭＳデバイスウェハアセンブリを開示している。異なるＭＥＭＳトランスデューサ構造は、周囲環境および互いから気密に遮蔽される。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】米国特許第１０８３０５９０号明細書

【特許文献2】米国特許出願公開第２０２００１５６９３０号明細書

【特許文献3】米国特許第９４６３９７６号明細書

【発明の概要】

【発明が解決しようとする課題】

【0010】

目的は、素子層間のより広い間隙およびより小さい信号経路を有するＭＥＭＳデバイスのロバスト性を改善しながら、ＭＥＭＳデバイスの材料コストを低減するという問題を解決するための方法および装置を提供することである。本発明の目的は、請求項１に記載のＭＥＭＳデバイスによって達成される。本発明の目的は、請求項６に記載の製造方法によってさらに達成される。

【課題を解決するための手段】

【0011】

本発明の好ましい実施形態が、従属請求項に開示されている。

【0012】

第１の態様によれば、微小電気機械システム（ＭＥＭＳ）デバイスが提供される。ＭＥＭＳデバイスは、下から上への順に、ｉ）少なくとも１つのキャビティおよび少なくとも１つの懸架構造を備えるハンドル層と、ｉｉ）第１の電気絶縁層と、ｉｉｉ）堆積多結晶シリコン（ｐｏｌｙ－Ｓｉ）の層をパターニングすることによって形成される第１の素子層であって、第１の素子層内の少なくとも１つの構造要素が少なくとも１つの懸架構造によって懸架され、少なくとも１つの構造要素が任意選択的に少なくとも１つの振動要素を備える、第１の素子層と、ｉｖ）第２の電気絶縁層と、ｖ）第１の素子層の上方に可動に懸架された少なくとも１つの振動要素を備える第２の素子層であって、単一結晶シリコン（ｍｏｎｏ－Ｓｉ）の層をパターニングすることによって形成される、第２の素子層と、ｖｉ）キャップ層とを備える。

【0013】

ハンドル層、第１の素子層、第２の素子層、およびキャップ層、ならびに、ハンドル層と第１の素子層との間の第１の電気絶縁層、および第１の素子層と第２の素子層との間の第２の電気絶縁層は、少なくとも１つの振動要素と、少なくとも１つの静止電極と、少なくとも１つの振動要素の動きを検出および／または引き起こすための少なくとも１つの可動電極とを備える筐体の壁を形成するように構成されている。

【0014】

いくつかの態様によれば、第１の素子層は、第１の素子層の構造要素を第２の素子層の構造要素に、および／または、キャップ層内に設けられた電気接続部に電気的に結合するために、第１の素子層から第２の素子層まで延在する少なくとも１つの多結晶シリコン（ｐｏｌｙ－Ｓｉ）フィードスルーを備える。

【0015】

いくつかの態様によれば、第２の電気絶縁層内の電気絶縁材料は、少なくとも１つのｐｏｌｙ－Ｓｉフィードスルーが第１の素子層および第２の素子層のそれぞれの構造要素間の唯一の機械的接点であるように、少なくとも１つのｐｏｌｙ－Ｓｉフィードスルーの周りで除去されている。

【0016】

いくつかの態様によれば、第１の素子層は、第２の電気絶縁層の厚さよりも小さい距離にわたって第２の素子層に向かって延在する少なくとも１つのストッパ構造を備える。

【0017】

いくつかの態様によれば、ＭＥＭＳデバイスは、第２の素子層とキャップ層との間に金属接合層をさらに備え、金属接合層は、筐体の上記壁の一部を形成するようにさらに構成されている。

【0018】

本発明の第２の態様によれば、ＭＥＭＳデバイスを製造するための方法が提供される。製造方法は、ｉ）ｍｏｎｏ－Ｓｉハンドルウェハからハンドル層を形成するステップであって、ハンドル層を形成するステップは、少なくとも１つのキャビティを形成し、同時に、ハンドル層の第１の面上に少なくとも１つの懸架構造を形成することと、ハンドル層の第１の面を第１の電気絶縁層によって被覆することとを含む、ハンドル層を形成するステップと、ｉｉ）ｍｏｎｏ－Ｓｉウェハ上に第２の電気絶縁層を形成するステップと、ｉｉｉ）第２の電気絶縁層をパターニングするステップと、ｉｖ）パターニングされた第２の電気絶縁層の上にｐｏｌｙ－Ｓｉ層を堆積させるステップと、ｖ）第１のｐｏｌｙ－Ｓｉ層から第１の素子層を形成するステップであって、第１の素子層を形成するステップは、第１のｐｏｌｙ－Ｓｉ層を第１の厚さまで薄くすることと、ドライエッチングによって第１の素子層を貫通して延在する複数の第１のトレンチを形成することとを含む、第１の素子層を形成するステップと、ｖｉ）ハンドル層の第１の面上で第１の電気絶縁層上に第１の素子層を融着接合するステップと、ｖｉｉ）ｍｏｎｏ－Ｓｉウェハから第２の素子層を形成するステップであって、第２の素子層を形成するステップは、ｍｏｎｏ－Ｓｉウェハを第２の厚さまで薄くすることと、任意選択的に、第２のｍｏｎｏ－Ｓｉウェハ内に少なくとも１つの陥凹領域を形成することと、第２のｍｏｎｏ－Ｓｉウェハを貫通して延在する複数の第２のトレンチをドライエッチングすることとを含む、第２の素子層を形成するステップと、ｖｉｉｉ）フッ化水素酸（ＨＦ）エッチングによって第１の電気絶縁層および第２の電気絶縁層の厚さまでわたって第１の電気絶縁層および第２の電気絶縁層の露出部分を除去することによって、第１の素子層および第２の素子層の構造要素を解放するステップと、ｉｘ）キャップ層を第２の素子層の上に接合することによって、構造要素を筐体内に封入するステップとを含む。

【0019】

いくつかの態様によれば、第２の電気絶縁層をパターニングするステップは、第２の電気絶縁層の厚さ全体にわたって第２の電気絶縁層の１つまたは複数の部分を除去することを含み、ｐｏｌｙ－Ｓｉ層を堆積させるステップは、第２の電気絶縁層の上記除去された部分を堆積されたｐｏｌｙ－Ｓｉで充填することによって、第１の素子層および第２の素子層の１つまたは複数の構造要素を電気的に結合するために、第１の素子層から第２の電気絶縁層を通じて第２の素子層まで延在する１つまたは複数のｐｏｌｙ－Ｓｉフィードスルーを生成させる。

【0020】

いくつかの態様によれば、第２の電気絶縁層をパターニングするステップは、第２の電気絶縁層の厚さの一部にわたって第２の電気絶縁層の１つまたは複数の部分を陥凹させることを含み、ｐｏｌｙ－Ｓｉ層を堆積させるステップは、さらに、第２の電気絶縁層の上記陥凹した１つまたは複数の部分を充填することによって、第２の素子層に向かって延在する１つまたは複数のｐｏｌｙ－Ｓｉストッパ構造を生成させる。

【0021】

いくつかの態様によれば、方法は、第１のｐｏｌｙ－Ｓｉ層を第１の厚さまで薄くした後で、かつ第１のデバイスを通じて延在する複数の第１のトレンチを形成する前に、ｍｏｎｏ－Ｓｉウェハ内に少なくとも１つの陥凹領域を形成するステップをさらに含む。

【0022】

いくつかの態様によれば、方法は、金属接合層によって第２の素子層をキャップ層と接合するステップをさらに含む。

【0023】

本発明は、ＭＥＭＳデバイス内に２つの懸架素子層を有するという着想に基づく。これに関連して、本発明者らは、ＭＥＭＳデバイスの機能における役割を有する要素を構造要素と呼ぶ。これらの構造要素は、支持構造、電気接続部、および静止電極など、固定されてもよい。第１の素子層内の構造要素は、アンカーなどの剛性懸架構造によって、ハンドル層に懸架され、および／または第２の素子層を介してキャップ層に懸架される。第１の素子層は、静止電極として使用される構造要素を備え、第１の素子層は、電気的ルーティングにも使用され得る。両方の素子層は、可動電極として使用される振動質量および／または可動電極に結合される振動質量を含むことができる。第２の素子層はまた、静止電極を備えてもよい。当該技術分野において知られているように、振動質量の懸架は、典型的には、振動質量の１つまたは複数の所望の運動方向を可能にするが、振動質量の任意の望ましくない運動方向を抑制するように設計されたばねおよび梁などの可撓性懸架構造を含む。一方の素子層は単結晶シリコン（ｍｏｎｏ－Ｓｉ）から作成され、他方の素子層は多結晶シリコン（ｐｏｌｙ－Ｓｉ）から作成される。素子層上のパターンは、素子層内の構造要素を決定するために、エッチング、好ましくは深反応性イオンエッチング（ＤＲＩＥ）などのようなドライエッチングを利用するシリコン・オン・インシュレータＳＯＩプロセスを使用して製造することができる。

【発明の効果】

【0024】

本発明は、２素子層構造が、応力変形に対して堅牢である機械的に安定した構造をＭＥＭＳデバイス内に提供することによってＭＥＭＳデバイスの精度を改善し、一方、本発明のデバイス構造はまた、高い設計柔軟性および小さいダイ面積を容易にするという利点を有する。移動電極と静止電極の両方を基板（ハンドル層およびキャップ層）から機械的に分離して実装することができるため、基板に影響を及ぼす応力は、素子層内の構造要素の幾何学的形状の変化を引き起こさない。応力に対する感受性は、両方の素子層を横方向に共通のアンカーロケーション上で懸架することによってさらに改善することができる。いくつかの実施形態によれば、二重シリコン素子層設計は、素子層内の振動要素および／または他の構造要素の穿孔を必要とせずに設計および製造することができ、したがって、そのような穿孔によって引き起こされる静電容量および質量の減少を回避し、それにより、より高い静電容量およびそれによるＭＥＭＳデバイスの改善された感受性を促進する。ｐｏｌｙ－Ｓｉ素子層は、ｍｏｎｏ－Ｓｉ素子層と比較した場合にいくつかの技術的特性が劣ると考えられる場合があるが、ｐｏｌｙ－Ｓｉ素子層は、ほとんどの場合、ｐｏｌｙ－Ｓｉ層の厚さに応じて製造がより安価である。したがって、本発明の実施形態によるＭＥＭＳデバイスは、２つのｍｏｎｏ－Ｓｉ素子層を含むＭＥＭＳデバイスよりもコスト効率が高い。さらに、２つの異なるシリコン層の特性は、ｍｏｎｏ－Ｓｉ素子層のみの使用と比較して改善された設計自由度を可能にする。

【図面の簡単な説明】

【0025】

以下において、添付の図面を参照しながら、好ましい実施形態に関連して、本発明をより詳細に説明する。

【図1】第１の実施形態によるＭＥＭＳデバイスの断面図である。

【図2】第２の実施形態によるＭＥＭＳデバイスの断面図である。

【図3】第３の実施形態によるＭＥＭＳデバイスの断面図である。

【図4】第４の実施形態によるＭＥＭＳデバイスの断面図である。

【図5a】ＭＥＭＳデバイスの製造方法を示す図である。

【図5b】ＭＥＭＳデバイスの製造方法を示す図である。

【図5c】ＭＥＭＳデバイスの製造方法を示す図である。

【図5d】ＭＥＭＳデバイスの製造方法を示す図である。

【図5e】ＭＥＭＳデバイスの製造方法を示す図である。

【図5f】ＭＥＭＳデバイスの製造方法を示す図である。

【図5g】ＭＥＭＳデバイスの製造方法を示す図である。

【図5h】ＭＥＭＳデバイスの製造方法を示す図である。

【図5i】ＭＥＭＳデバイスの製造方法を示す図である。

【図5j】ＭＥＭＳデバイスの製造方法を示す図である。

【図6a】製造方法におけるストッパ構造の生成を示す図である。

【図6b】製造方法におけるストッパ構造の生成を示す図である。

【図6c】製造方法におけるストッパ構造の生成を示す図である。

【発明を実施するための形態】

【0026】

単結晶シリコンとしても知られる単一結晶シリコン、ｍｏｎｏ－Ｓｉは、シリコンベースの個別部品および集積回路の周知のベース半導体材料である。ｍｏｎｏ－Ｓｉは、全体が固体の結晶格子が連続したケイ素からなる。ｍｏｎｏ－Ｓｉは、その優れた機械的強度および弾性、ならびに多種多様な利用可能な標準プロセスのために、堅牢なＭＥＭＳデバイスのための第１の選択の材料である。ＭＥＭＳデバイスでは、ｍｏｎｏ－Ｓｉ層が導体として使用され、その目的のために導電性にするようにドープされることは、当該技術分野で周知されている。例えば、ホウ素がドープされたＰ型シリコンウェハが一般的であるが、リン（Ｐ）がドープされたＮ型ウェハもいくつかの特別な用途で使用される。

【0027】

これに関連して、多結晶シリコンまたは複結晶シリコンとしても知られるポリシリコン、ｐｏｌｙ－Ｓｉは、晶子として知られる小さい結晶からなるシリコンを指す。ｍｏｎｏ－Ｓｉと同様に、ポリシリコンもドープされて導電性になる。Ｐｏｌｙ－Ｓｉは、相互に異なる配向の結晶を含む。したがって、その弾性定数は、ｍｏｎｏ－Ｓｉの場合のように幾何学的形状および／または方向に依存しない。Ｐｏｌｙ－Ｓｉは、チョクラルスキー法（ＣＺ）で成長させたｍｏｎｏ－Ｓｉ結晶のように酸素を含まない。さらに、ｐｏｌｙ－Ｓｉの特性は調整がより容易である。例えば、ドーピングによるその導電性の調整が容易であり、特に高濃度ドープｐｏｌｙ－Ｓｉは、ｍｏｎｏ－Ｓｉよりも達成が容易である。

【0028】

これに関連して、シリカとしても知られる二酸化ケイ素は、化学式ＳｉＯ_２を有するケイ素の酸化物である。二酸化ケイ素は電気絶縁体である。

【0029】

以下の説明では、便宜上、上方向がｚ軸正方向を指し、下方向がｚ軸負方向である。これらの方向は、ＭＥＭＳデバイスの使用位置を限定するものとして理解されるべきではないことを理解されたい。単純化されたＭＥＭＳデバイスは、アンカー、梁、電気接点、質量および／またはリミッタなどの限られた数の構造要素のみを有し、多くの場合、各々１つのみを有する。実際のＭＥＭＳデバイスは、任意の組み合わせでそのような構造要素のいずれかのうちの２つ以上を含むことができることが当業者によって理解される。

【0030】

図１は、第１の実施形態によるＭＥＭＳデバイスの断面を示す。図面は原寸に比例しない。

【0031】

ＭＥＭＳデバイス１００の底部から出発して、第１の層は、ｍｏｎｏ－Ｓｉから作成されているハンドル層１０である。ハンドル層１０は、少なくとも１つのキャビティ１１を備える。キャビティ１１内には、アンカーとしても知られる少なくとも１つの懸架構造１２が存在する。少なくとも１つのキャビティ１１は、好ましくは、壁１３がハンドル層１０内で少なくともその外周に設けられるように、ハンドル層１０の側面に達しないような受け皿として形成される。少なくとも１つのキャビティ１１は、キャビティ１１の底部からハンドル層１０の上方の第１の素子層２０に向かって距離を増大させる。この距離の増大は、第１の素子層２０内の振動要素がハンドル層１０と機械的に接触するリスクを低減し、ハンドル層１０と、重ね合わされた第１の素子層２０内の構造要素との間の望ましくない寄生容量を低減する。

【0032】

ハンドル層１０と第１の素子層２０との間には、電気絶縁層１５がある。犠牲電気絶縁層１５の大部分は製造プロセス中に除去されるが、図１に見られるように、電気絶縁層１５の一部はハンドル層１０と第１の素子層２０との間に残る。電気絶縁層は、好ましくは、二酸化ケイ素から作成される。電気絶縁層１５は、ハンドル層１０と第１の素子層２０との間の接合を容易にし、ＭＥＭＳデバイスのすべての構造要素が封入される筐体の壁の一部を形成し、構造を除去される前に製造プロセス中に支持および保護しながら、製造中に犠牲層としても使用される。

【0033】

ｐｏｌｙ－Ｓｉから作成されている第１の素子層２０は、ハンドル層１０に設けられた懸架構造１２上に、および／または、キャップ層４０上に懸架を伝達する第２の素子層３０に設けられた懸架構造３２によって機械的に懸架された構造要素を含む。第１の素子層２０上の構造要素は、固定されていてもよく、または振動してもよい。振動構造要素は、圧力、加速度または角速度などの物理的現象に応答して動くように構成された要素を指す。ｐｏｌｙ－Ｓｉ層の厚さは、その中の構造要素の種類によって設定される要件に基づいて設計することができる。第１の素子層１０上の構造要素は、有利には、例えば、検知または駆動目的のいずれかに使用され得る静電容量電極対の電極など、固定または振動要素２１として使用される。第１の素子層１０上の構造要素の別の可能な用途は、信号ルーティングである。これは、第２の素子層３０上の振動要素３１とキャビティ１１との間を移動することができる信号担持梁２４によって示されている。振動要素３１と信号担持梁２４との間の望ましくない静電容量を低減するために、信号担持梁２４は、好ましくは、両者の間の重複面積が小さくなるように横（ｘ軸）寸法が狭くされる。

【0034】

第１の素子層２０は、好ましくは、第１の素子層２０の構造要素を取り囲み、ＭＥＭＳデバイスの構造要素を備える筐体の外壁の一部を形成するフレーム部分２３を備える。

【0035】

第１の素子層２０上の構造要素は、別個の懸架構造１２、３２によってハンドル層１０に対して、かつ／または第２の素子層３０を介してキャップ層４０に対して支持されるのみであるため、第１の素子層２０上の構造要素は、ＭＥＭＳデバイス１００に影響を及ぼす応力の影響を受けにくく、応力に起因するキャップ層４０またはハンドル層１０の変形は、第１の素子層２０上の構造要素の変形または変位を少なくし、したがって、ＭＥＭＳデバイス１００に影響を及ぼす機械的応力に起因して第１の素子層の構造要素と第２の素子層３０の構造要素との間に生じる距離の変化が少ない。

【0036】

第１の素子層２０の上方には、ＭＥＭＳデバイス１００の振動要素３１を備える第２の素子層３０がある。振動運動を促進するために、第２の素子層３０を第１の素子層２０よりも厚くすることによって、振動要素３１の質量を増大させることができる。

【0037】

第１の素子層２０と第２の素子層３０との間には、電気絶縁層２５が存在する。電気絶縁層２５の大部分は製造プロセスにおいて除去されるが、図１に見られるように、電気絶縁層２５の一部は第１の素子層２０と第２の素子層３０との間に残る。電気絶縁層は、好ましくは、二酸化ケイ素から作成される。電気絶縁層２５は、第１の素子層２０と第２の素子層３０との間の接合を容易にし、ＭＥＭＳデバイスのすべての構造要素が封入される筐体の壁の一部を形成し、構造を除去される前に製造プロセス中に支持および保護しながら、製造中に犠牲層としても使用される。

【0038】

第１の素子層２０から延在するｐｏｌｙ－Ｓｉフィードスルー２８は、第１の素子層２０と第２の素子層３０との間の電気絶縁層２５を越えた電気接続を提供し、第１の素子層２０との間で電気信号を搬送することを可能にする。

【0039】

第２の素子層３０は、ｍｏｎｏ－Ｓｉから作成され、第１の素子層２０を介して、ハンドル層１０に設けられた懸架構造１２上に、および／または、キャップ層４０上に懸架された第２の素子層３０内の剛性懸架構造３２によって間接的に懸架された振動要素を含む。当該技術分野で知られているように、振動要素３１の移動を可能にするために、その懸架はばねおよび／または可撓性梁（図示せず）によって実施される。

【0040】

第２の素子層３０は、好ましくは、第２の素子層３０の構造要素を取り囲み、ＭＥＭＳデバイス１００の構造要素を備える筐体の外壁の一部を形成するフレーム部分３３を備える。

【0041】

第１の素子層２０および第２の素子層３０の構造部分は、ハンドルウェハ１０と、第２の素子層３０の上に接合されるキャップ層４０との間の筐体内に封入される。ハンドルウェハ１０の壁１３、第１の素子層２０および第２の素子層３０のフレーム部分２３、３３は、絶縁体層１５、２５とともに筐体の壁を形成する。

【0042】

図示の例では、キャップ層４０は、キャップ層４０の底面上に、支持構造３２を機械的および電気的に結合する金属化接点４１を備える。任意選択的に、静止電極４２として動作するために、キャップ層４０の底面上に金属化パターンも設けてもよい。金属化接点４１および静止電極４２は、キャップ層４０を通じてキャップ層４０の上面上の金属化接点パッド４３に電気的に結合される。支持構造３２とキャップ層４０との間に電気的接触が必要とされない場合、支持構造３２は、陽極接合によってキャップ層４０に機械的に接合されてもよい。最大の応力ロバスト性のために、第１の素子層１０のみが静止電極２１に使用されるべきであり、キャップ層４０は使用されるべきではない。キャップ層４０上にさらなる静止電極４２を実装することにより、ＭＥＭＳデバイスは応力の影響をより受けやすくなる。

【0043】

任意選択的に、キャップ層４０には、１つまたは複数の振動質量３１がキャップ層４０の底面上の静止電極４２または他の金属化パターンと直接接触するのを防止する１つまたは複数のバンプ４４が設けられてもよい。バンプ４４は、好ましくは、ＳｉＯ_２またはＳｉ_４Ｎ_４などの電気絶縁材料から作成されることが好ましい。

【0044】

図２は、第２の実施形態によるＭＥＭＳデバイスの断面を示す。図面は原寸に比例しない。

【0045】

第２の実施形態における素子層は、第１の実施形態に対応する。主な違いは、電極または別の振動質量などの構造要素２２が、振動質量３１’の動きの静電容量検出のために振動質量３１’の下方で第１の素子層２０に設けられることである。この場合、構造要素２２の側方面積は、エッチングによって犠牲酸化ケイ素を除去するための製造方法ステップが振動質量３１’と構造要素２２との間の犠牲絶縁体層１５を完全には除去しないような大きさである必要があり得る。振動質量３１’を穿孔することによって、犠牲層の効率的な除去が、振動質量３１’の質量の低減と引き換えに容易になる。しかしながら、これは、ＭＥＭＳデバイス設計に応じて許容可能であり得る。

【0046】

図３は、第３の実施形態によるＭＥＭＳデバイスの断面を示す。図面は原寸に比例しない。

【0047】

底層１０および第２の素子層３０は、第２の実施形態と同様である。第２の層のレイアウトと厚さの両方は、第１の素子層２０内の構造要素２１、２２の所望の質量を達成するように設計することができる。質量の増大は、振動要素において特に有益である。当業者には理解されるように、第１の実施形態および第３の実施形態を含む本明細書に記載の設計のいずれかは、第１の素子層２０の厚さを増大させることによってより多くの質量を有することから利益を得る１の素子層２０内の構造要素、特に第振動要素を有し得る。

【0048】

図４は、第４の実施形態によるＭＥＭＳデバイスの断面を示す。図面は原寸に比例しない。

【0049】

図４では、底層１０、第１の素子層２０、および第２の素子層３０は第２の実施形態によるものであるが、この実施形態は第１の実施形態および第３の実施形態にも同様に適用可能である。上述の実施形態のいずれかとの主な違いは、第２の素子層３０とキャップ層４０との間に追加の金属接合層３５があることである。その結果、金属接合層３５は、第２の素子層３０、特にその中の振動質量３１とキャップ層４０との間に追加の距離を導入するため、第２の素子層は、製造プロセス中にキャップ層４０の側で陥凹する必要がない。陥凹処理の概念は、典型的な製造方法に関連して下記にさらに説明される。

【0050】

図５ａ～図５ｊは、第１の実施形態によるＭＥＭＳデバイスの典型的な製造方法を示す。このプロセスは、第１の実施形態に関連して示されているが、他の実施形態によるデバイスの製造を可能にするために、必要に応じて容易に調整することができる。

【0051】

図５ａは、最終的に第２の素子層になるデバイスウェハ４３０を示す。デバイスウェハ４３０は、ｍｏｎｏ－Ｓｉウェハである。電気絶縁層２５、好ましくは二酸化ケイ素が、デバイスウェハ４３０の一方の面上に構築される。任意選択的に、デバイスウェハ４３０の他方の面もまた、最初に電気絶縁層５２５によって保護される。電気絶縁層２５、５２５は、典型的にはデバイスウェハ４３０のすべての面上に酸化物層（二酸化ケイ素層）を生成する熱酸化を使用してウェハの表面上に生成される。

【0052】

図５ｂは、電気絶縁層２５のパターニングを示す。電気絶縁層２５は、エッチングによってパターニングされる。適用可能なエッチング方法の例は、例えば、緩衝フッ酸（ＢＨＦ）によるウェットエッチングおよび反応性イオンプラズマエッチングである。この例では、第２の素子層と第１の素子層とを電気的に接続するために、プロセスにおいてさらにｐｏｌｙ－Ｓｉフィードスルーを生成する目的で電気絶縁層２５の部分２６を除去するためにエッチングが使用される。

【0053】

ウェットエッチングを使用するとき、電気絶縁層５２５が残っているとフォトレジストによる追加の裏面保護が必要になるため、電気絶縁層５２５は、好ましくは第１のデバイスウェハ４３０の裏面から除去される。ｐｏｌｙ－Ｓｉ層の正味の応力は小さくする必要があり、場合によっては優先的に引張である必要がある。熱成長した二酸化ケイ素は圧縮応力を有するため、電気絶縁層５２５を除去すると、そのような場合、ウェハの上面に対する正味応力が小さくなり、これは、処理中のウェハの取り扱いを容易にするためにウェハの湾曲を最小限に抑えるのに役立つ。

【0054】

図５ｃは、パターニングされた電気絶縁層２５の上に第１の素子層２０が堆積される次のステップを示す。第１の素子層２０は、ｐｏｌｙ－Ｓｉ層である。この堆積ステップ中に、第１の素子層と第２の素子層とを電気的に接続するためのＰｏｌｙ－Ｓｉプラグ２８が生成される。

【0055】

ｐｏｌｙ－Ｓｉ層を堆積させる典型的なステップは、以下を含む。

【0056】

１）薄いｉｎ－ｓｉｔｕドープｐｏｌｙ－Ｓｉ層を堆積させること。これは、典型的には、低圧化学気相成長（ＬＰＣＶＤ）プロセスによって実施される。

【0057】

２）厚いｉｎ－ｓｉｔｕドープｐｏｌｙ－Ｓｉ層を堆積させること。これは、典型的には、「ｅｐｉ－ｐｏｌｙ」とも呼ばれるエピタキシャルシリコン堆積ツールを使用した大気圧化学気相成長（ＡＰＣＶＤ）によって実施される。

【0058】

３）化学機械研磨（ＣＭＰ）を使用してｐｏｌｙ－Ｓｉ層を研磨すること。

【0059】

場合によっては、ＣＭＰによって研磨することができるようになる前に、ｐｏｌｙ－Ｓｉ層の研削が必要な場合がある。

【0060】

ＬＰＣＶＤを使用してステップ１および２を組み合わせることができるが、ＬＰＣＶＤはＡＰＣＶＤよりも堆積速度が１００～１０００倍低いため、機能性ＭＥＭＳデバイス層に必要な厚さを有する層を堆積することは実用的ではない。例えば、ステップ１および２で堆積されたｐｏｌｙ－Ｓｉ層の厚さは、５μｍ程度であり得る。

【0061】

代替的なドーピング方法は、非ドープ堆積、および、ドープされた酸化物などの固体源からのイオン注入または拡散によるｐｏｌｙ－Ｓｉ層のドーピング、その後のアニーリングである。

【0062】

ＬＰＣＶＤ中、デバイスウェハ４３０の裏面上へのｐｏｌｙ－Ｓｉの堆積が起こり得る。しかしながら、デバイスウェハ４３０の裏面がプロセスにおいて後に研削され、その上の望ましくない堆積が除去されるため、これは無視することができる。

【0063】

ｐｏｌｙ－Ｓｉ層の正味の応力は小さい必要がある。

【0064】

図５ｄは、第１の素子層２０のパターニングを示す。第１の素子層は、好ましくは、リソグラフィおよびＤＲＩＥエッチングなどのエッチングを使用してパターニングされる。パターニング中に、第１の素子層２０を貫通して第２の電気絶縁層２５まで延在する複数のトレンチによって、第１の素子層２０内に構造要素２１、２４が形成される。

【0065】

図５ｅは、第１の素子層２０を、少なくとも１つの酸化キャビティ１１’を備えるハンドル層１０と融着接合した後の段階を示す。この目的のために、第１の素子層２０が下向きになり、第２のデバイスウェハ４３０が上になるように、加工アイテムが上下逆さまに反転される。

【0066】

図５ｆは、第２のデバイスウェハ４３０が、例えば研削および／またはエッチングを使用することによって少なくともほぼ第２の素子層３０の厚さまで薄くされた後のステップを示す。化学機械研磨（ＣＭＰ）が、滑らかな表面を提供し、薄くした後の粗さおよび研削による残留表面損傷を除去するために使用される。厚い第２の素子層３０は、より重く、したがってより敏感な振動質量を促進する。

【0067】

図５ｇは、第２の素子層３０の上面上の凹部３３０を示す。凹部３３０の陥凹化は、シリコン局所酸化（ＬＯＣＯＳ）プロセスを使用して実施することができ、このプロセスでは、ＳｉＯ_２が第２の素子層３０の上面上の選択された領域に形成され、続いて、形成されたＳｉＯ_２がエッチングによって除去されて、表面上に凹部３３０が形成される。エッチングなどの他の代替形態が存在する。この陥凹の１つの目的は、キャップ層が上に配置された後にもｚ軸方向の動きの余地を有するように、振動質量の上方に自由空間を形成することである。ＬＯＣＯＳプロセスの代わりに、シリコンウェットエッチングまたはプラズマエッチングを使用して凹部を作成することができる。図４に示す第４の実施形態を参照して上述したように、キャップ層を取り付けるために金属接合が使用される場合、金属接合層が振動質量とキャップ層との間の距離を増大させ、これらの間の機械的接触を回避するのに役立つため、凹部３３０の生成を省略することができる。

【0068】

図５ｈは、ＤＲＩＥなどのドライエッチングを使用してｍｏｎｏ－Ｓｉ層をパターニングおよびエッチングすることによる、第２の素子層３０内の支持構造３２および振動質量３１ａ、３１ｂなどの構造要素の形成を示す。第２の素子層の構造要素は、第１の素子層２０を貫通して第２の電気絶縁層２５まで延在する複数のトレンチによって決定される。図示されていないが、第２の素子層内の支持構造はまた、振動質量の動きを制御するばねおよび／または梁を含む。ＤＲＩＥエッチング中、エッチングされない第２の素子層３０の部分は、例えば二酸化ケイ素（図示せず）のマスキングパターンによって保護される。

【0069】

図５ｉは、埋め込まれたＳｉＯ_２を除去することによって第１の素子層２０および第２の素子層３０内の構造要素を解放する結果を示す。これは、フッ化水素酸（ＨＦ）エッチングを使用して実施することができる。制御されたＨＦ放出において、規定量のＳｉＯ_２が全方向において除去される。ＨＦ放出はまた、キャビティ１１から電気絶縁層を除去し、懸架構造１２上および側壁１３上のハンドル層１０と第１の素子層２０との間、支持構造３２と第１の素子層２０上の構造要素との間、ならびに第１の素子層２０および第２の素子層１０のフレーム部分２３、３３の間の電気絶縁層の一部を除去する。必要に応じてハンドル層１０、第１の素子層２０および第２の素子層３０の間の接触を維持するために十分な面積の電気絶縁層１５、２５が残る。

【0070】

いくつかの実施形態によれば、１つまたは複数の支持構造３２は、電気絶縁層が１つまたは複数の支持構造３２と第１の素子層２０との間で完全に除去されるように、より小さい側方寸法を有するように設計されてもよい。第１の素子層２０と第２の素子層３０との間の横方向に小さい機械的結合３８の例が、図５ｉに示されている。第１の素子層２０の構造要素と第２の素子層３０の構造要素との間の電気絶縁層２５の全部分の除去は、それぞれの構造要素の少なくとも１つを、側方面積が小さくなるように設計することによって可能となる。この非限定的な例では、第２の素子層３０内の構造要素３７は、電気絶縁層２５のエッチング中にすべての電気絶縁材料がこのロケーションで除去されるように、小さい側方寸法を有する。このようにして、第２の素子層３０内の任意の構造要素と第１の素子層２０内の構造要素との間の機械的接続は、明確に小さい側方領域を有することができ、複数のアンカーを有するデバイスのサイズをより小さくすることを容易にする。この機械的接続はｐｏｌｙ－Ｓｉに基づいており、２つの構造要素間の電気接続を提供することもできる。

【0071】

図５ｌは、キャップ層４０を第２の素子層３０の上に固定することによって構造要素が筐体内に封入された後のＭＥＭＳデバイス１００を示す。この例では、キャップ層４０は、ガラス４６絶縁シリコンおよび金属化接点４１、４３と、任意選択の静止電極４２とを備え、キャップ層４０は、陽極接合を使用し、陽極接合およびその後のバックエンドプロセスを使用して取り付けられる。ガラス絶縁シリコンキャップ層の代わりに、任意の他の適切なタイプのキャップ層を開示された実施形態のいずれかで使用することができる。例えば、キャップ層は、電極を有する集積回路（ＩＣ）ウェハであってもよい。

【0072】

いくつかの実施形態によれば、キャップ層４０は、図４に示すように金属接合を使用して第２の素子層３０の上に接合されてもよい。そのような場合、図５ｇに示される陥凹化ステップは、ステップ５ｆにおいて、第１の素子層３０が、パターニングおよびエッチングによってその中に構造要素を形成する前にその所望の厚さまで単純に薄くされるように省略されてもよい。

【0073】

図６ａ～図６ｃは、第１の素子層２０から延出する「バンプ」と呼ばれることが多いストッパ構造の生成を示す。そのようなストッパ構造は、電極またはさらには別の振動要素などの重ね合わせ構造への振動要素の付着を回避するために、第１の素子層２０と第２の素子層３０との間で有益であり得る。単純にするために、ＭＥＭＳデバイスの種々の材料層および構造の一部のみが示されている。

【0074】

図６ａは、図５ｂのような電気絶縁層２５のパターニングを示す。フィードスルーを生成するためにデバイスウェハ４３０が露出するように部分２６を除去することに加えて、電気絶縁層２５内に１つまたは複数の浅い凹部６２６が生成される。これらの凹部６２６は、電気絶縁層２５の厚さの一部にわたってのみ延在する。

【0075】

図６ｂは、堆積され、同時にフィードスルー２８およびストッパ構造６２８を作成する第１の素子層２０を示す。

【0076】

図６ｃは、図５ｉに示すように構造要素を解放した後の典型的なフィードスルー２８およびストッパ構造６２８の外観を示す。この単純化された図では、第１の素子層２０も第２の素子層３０も任意の他の構造要素を有するものとして示されていないが、当業者によって理解されるように、これは図５ｉに示されているような場合であり、また、底層１０もこの段階で加工片に既に含まれている。

【0077】

技術の進歩とともに、本発明の基本的な着想を様々な方法で実施することができることが、当業者には明らかである。それゆえ、本発明およびその実施形態は上述の例には限定されず、特許請求項の範囲内で様々に変化してもよい。

【図1】

【図2】

【図3】

【図4】

【図5a】

【図5b】

【図5c】

【図5d】

【図5e】

【図5f】

【図5g】

【図5h】

【図5i】

【図5j】

【図6a】

【図6b】

【図6c】

【外国語明細書】

【図１】

【図２】

【図３】

【図４】

【図５ａ】

【図５ｂ】

【図５ｃ】

【図５ｄ】

【図５ｅ】

【図５ｆ】

【図５ｇ】

【図５ｈ】

【図５ｉ】

【図５ｊ】

【図６ａ】

【図６ｂ】

【図６ｃ】