特開 2024-153183 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024153183

(43)【公開日】2024-10-29

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/861 20060101AFI20241022BHJP

   H01L 29/06 20060101ALI20241022BHJP

   H01L 21/329 20060101ALI20241022BHJP

【ＦＩ】

H01L29/91 C

H01L29/91 F

H01L29/06 301M

H01L29/06 301V

H01L29/91 A

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2023066921

(22)【出願日】2023-04-17

(71)【出願人】

【識別番号】520366927

【氏名又は名称】ウィル セミコンダクター （シャンハイ） カンパニー リミテッド

(74)【代理人】

【識別番号】110001210

【氏名又は名称】弁理士法人ＹＫＩ国際特許事務所

(72)【発明者】

【氏名】岡田 哲也

(72)【発明者】

【氏名】岡田 喜久雄

(72)【発明者】

【氏名】新井 寛己

(57)【要約】

【課題】リカバリー損失を低減する。
【解決手段】半導体基材１２の表面上に形成されたアノード電極２０と、裏面上に形成されたカソード電極２２と、アノード電極２０側に形成されたＰ層１６と、カソード電極２２側に形成されたＮ層１４と、Ｐ層１６と、Ｎ層１４の間に配置され、Ｎ層１４よりキャリア濃度が高いＮ＋層２６と、半導体基材１２の表面より裏面側に向けて伸び、Ｐ層１６を貫通し、Ｎ＋層２６まで伸び、周辺のＮ＋層２６の間に絶縁膜３２が形成されるとともに、内部に配置された導電材３４がアノード電極２０に接続されるアノードトレンチ３０と、を含む。
【選択図】図１Ａ

【特許請求の範囲】

【請求項1】

半導体基材と、
前記半導体基材の一方側の表面上に形成されたアノード電極と、
前記半導体基材の他方側の表面上に形成されたカソード電極と、
前記半導体基材内の前記アノード電極側に形成されたＰ層と、
前記半導体基材内の前記Ｐ層の前記カソード電極側に形成されたＮ層と、
前記Ｐ層と、前記Ｎ層の間に配置され、前記Ｎ層よりキャリア濃度が高いＮ＋層と、
前記半導体基材の一方側の表面より他方側の表面に向けて伸び、前記Ｐ層を貫通し、前記Ｎ＋層まで伸び、周辺の前記Ｎ＋層の間に絶縁膜が形成されるとともに、内部に配置された導電材が前記アノード電極に接続されるアノードトレンチと、
を含む半導体装置。

【請求項2】

請求項１に記載の半導体装置であって、
前記アノードトレンチは、前記Ｎ＋層を貫通して前記Ｎ層にまで伸び、周辺の前記Ｎ層および前記Ｎ＋層の間に絶縁膜が形成される、
半導体装置。

【請求項3】

請求項１または２に記載の半導体装置であって、
前記半導体基材は、シリコンウエハから構成される、
半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置、特にリカバリー損失の低減に関する。

【背景技術】

【0002】

半導体装置では、ＰＮ接合を用いた電流制御を利用する。ダイオードは、ＰＮ接合を有し、Ｐ側のアノードから、Ｎ側のカソードへの電流を許容し、反対方向の電流を遮断する。そして、導通時はアノードから正孔、カソードから電子というキャリアを大量に注入し、導通時の順方向電圧降下ＶＦを下げている。

【0003】

一方、リカバリー時は、注入された正孔と電子（キャリア）をアノードとカソードにそれぞれ排出するため、大量のキャリアがあると、リカバリー損失Ｅｒｒが大きくなる。

【0004】

特許文献１では、ライフタイムキラーを設けて内部のキャリアを消滅させることで、キャリアの排出を速くすることが示されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】国際公開ＷＯ２０１７／１４６１４８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ここで、ライフタイムキラーは、半導体の結晶欠陥を形成することにより設けられ、その処理のために大規模な装置と作業工程が必要になる。さらに、ライフタイムキラーを設けることで、温度特性が悪くなることやリーク電流が大きくなるという課題もある。

【課題を解決するための手段】

【0007】

本開示に係る半導体装置は、
半導体基材と、
前記半導体基材の一方側の表面上に形成されたアノード電極と、
前記半導体基材の他方側の表面上に形成されたカソード電極と、
前記半導体基材内の前記アノード電極側に形成されたＰ層と、
前記半導体基材内の前記Ｐ層の前記カソード電極側に形成されたＮ層と、
前記Ｐ層と、前記Ｎ層の間に配置され、前記Ｎ層よりキャリア濃度が高いＮ＋層と、
前記半導体基材の一方側の表面より他方側の表面に向けて伸び、前記Ｐ層を貫通し、前記Ｎ＋層まで伸び、周辺の前記Ｎ＋層の間に絶縁膜が形成されるとともに、内部に配置された導電材が前記アノード電極に接続されるアノードトレンチと、
を含む。

【発明の効果】

【0008】

本開示の半導体装置によれば、Ｎ＋層を有することで、ターンオフ時に残留するキャリアを比較的低濃度にでき、ターンオフ時に損失を低減することができる。また、アノードトレンチによる電界によって、耐圧を向上することができる。

【図面の簡単な説明】

【0009】

【図1A】実施形態に係る半導体装置（ダイオード）の断面構成を示す模式図である。

【図1B】実施形態に係る半導体装置（ダイオード）の平面構成を示す模式図である。

【図2】一般的なダイオードのリカバリー時の電圧電流波形を示す。

【図3】実施形態のダイオードのリカバリー損失Ｅｒｒと、順方向電圧降下ＶＦの関係を示す図である。

【図4】Ｎ＋層におけるピークキャリア濃度と、ＶＦおよび耐圧の関係を示す図である。

【図5】実施形態に係る半導体装置の製造工程を示す図である。

【発明を実施するための形態】

【0010】

以下、図面を参照しながら、本開示の実施形態について以下に説明する。なお、以下の実施形態は本開示を限定するものではなく、また複数の例示を選択的に組み合わせてなる構成も本開示に含まれる。

【0011】

「半導体装置の構成」
図１Ａは、実施形態に係る半導体装置の断面構成を示す模式図である。また、図１Ｂは、実施形態に係る半導体装置の平面図である。なお、図１Ｂでは、上面のアノード電極２０を省略して示してある。この例では、半導体装置１０は、ダイオードである。

【0012】

半導体装置１０は、半導体基材１２を含む。半導体基材１２は、例えばシリコン（Ｓｉ）ウエハから構成されるが、ＳｉＣや、酸化ガリウムなど、他の半導体でもよい。また、本実施形態では、Ｎタイプの不純物がドープされたＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）法によるＮタイプＦＺウエハが採用されている。

【0013】

半導体基材１２として、Ｎタイプが採用されているため、半導体基材１２の大部分はそのままＮ層１４となる。Ｎ層１４は、通常Ｎ－ドリフト層と呼ばれる。

【0014】

一方側の表面（以下、表面という）からＰタイプの不純物をドープすることで、Ｎ層１４の表面側にキャリア（正孔）を含むＰ層１６が形成する。Ｐ層１６がアノード領域を構成する。ここで、本実施形態では、Ｎタイプの不純物をドープすることで、Ｎ層１４の表面側にキャリア（電子）を含むＮ＋層２６を形成し、その後Ｐ層１６を形成する。このため、Ｎ層１４とＰ層１６の間にＮ＋層２６が形成されている。Ｎ＋層２６は、Ｎ層１４よりキャリア濃度が高い。

【0015】

半導体基材１２の表面上、すなわちＰ層１６上にアノード電極２０が形成されている。アノード電極２０は、アルミニウムなど金属で構成するとよい。

【0016】

半導体基材１２の他方側の表面（以下、裏面という）、すなわちＮ層１４の裏面側には、Ｎ層１４より不純物濃度が高い裏面Ｎ＋層２４を介し、カソード電極２２が形成されている。カソード電極２２もアノード電極２０と同様に金属で形成することができる。裏面Ｎ＋層２４は、カソード電極２２からの電子の注入をスムーズにする。

【0017】

さらに、半導体基材１２の表面より裏面側に向けて伸びるアノードトレンチ３０が設けられている。また、図１Ｂに示すように、アノードトレンチ３０は、アノード領域を構成するＰ層１６の周辺を取り囲んでいる。この例では、Ｐ層１６が３つに分割されている。半導体基材１２の両側に配置されている。アノードトレンチ３０は、周辺のＮ＋層２６に比較的均一な電界を印加できるように、平面視で均一に配置されるとよい。

【0018】

アノードトレンチ３０は、半導体基材１２の表面から里目面方向に伸びる溝状の穴を有し、穴の周面には絶縁膜３２が形成され、内部には導電材３４が埋め込まれている。導電材３４は、上部でアノード電極２０と直接接続されている。導電材３４は、アノード電極２０と同じくアルミニウムなどの金属で構成することができるが、ポリシリコンなどで構成することもできる。また、絶縁膜３２は、異方性エッチングなどで半導体基材１２に穴を形成した後、周辺のシリコンを酸化することで形成することができるが、その他の方法で形成してもよい。また、絶縁膜３２は、頂面（アノード電極２０に接する面）以外全部に形成するとよい。すなわち、絶縁膜３２は、Ｐ層１６、Ｎ＋層２６、Ｎ層１４との間に設けられる。

【0019】

このような半導体装置１０は、ダイオードとして機能する。アノード電極２０とカソード電極２２との間に正の順方向電圧を印加することで順方向電流が流れる。アノード電極２０とカソード電極２２との間に逆方向電圧を印加した場合、印加電圧が耐圧以下であれば電流は流れない。

【0020】

順方向電圧を印加した場合、アノード電極２０から正孔が供給され、カソード電極２２から電子が供給される。アノード電極２０から供給された正孔は、Ｎ＋層２６において電子と再結合し、一部が消滅した後Ｎ層１４に入る。また、Ｎ層１４には、カソード電極２２から電子が流入して電導度変調が起こり低ＶＦとなる。すなわち、Ｎ＋層２６によりＰ層１６からＮ層１４に移動するホールが減少する。また、このＮ層１４に入る正孔の量は、Ｎ＋層２６のキャリア濃度によって調整が可能であり、ターンオフ時においてＰ層１６、Ｎ層１４に残留するキャリアの量を適切ものに設定することができる。従って、オン時におけるＶＦを適切なものに維持しながら、ターンオフ時におけるスイッチング損失を抑制することができる。

【0021】

なお、本実施形態に係る半導体装置１０は、そのままダイオードとして使用できるが、ダイオードを組み込んだ各種素子に利用することができる。

【0022】

「リカバリー波形」
図２は、一般的なダイオードのオンからオフに切り替わるリカバリー時の電圧電流波形を示す図である。まず、導通時にはアノード電極２０とカソード電極２２間の電圧は、順方向電圧降下ＶＦであり、ＰタイプおよびＮタイプのキャリアが十分ある状態において所定の小さな電圧となっており、所定の順方向電流ＩＦが流れる。この例では、電圧Ｖｒｒはカソード電圧となる。

【0023】

ここで、逆方向電圧をかけることで、電流ＩＦは直線的に減少する。これはＮ層１４から正孔がＰ層１６を介しアノード電極２０へ、電子がカソード電極２２に引き抜かれることによって行われる。この際、電流Ｉｒｒは一旦大きく負にふれた後０に近づき、カソード電圧Ｖｒｒは、大きく正にふれた後、印加電圧に落ち着く。

【0024】

リカバリー時のエネルギー損失は、Ｖｒｒ＊Ｉｒｒ＊時間であり、Ｖｒｒが正になったときから、Ｉｒｒが０になるまでの期間の損失がリカバリー損失Ｅｒｒとなる。

【0025】

なお、本実施形態では、ターンオフ時において残留するキャリア濃度が低いため、電流Ｉｒｒが０になるまでの時間が短く、従って損失Ｅｒｒが小さくなる。

【0026】

図３は、実施形態に係る半導体装置におけるＮ＋層２６のキャリア濃度と、ＶＦおよびＥｒｒの関係を示す図である。このように、Ｎ＋層２６のキャリア濃度が低いと損失Ｅｒｒが大きくなり、高いとＶＦが大きくなる。本実施形態では、Ｎ＋層２６のキャリア濃度を適切に設定することで、ＶＦとＥｒｒを適切な値に設定する。

【0027】

各種の検討によれば、半導体装置１０では、Ｎ＋層２６のピークキャリア濃度を１ｅ^１７～３ｅ^１７／ｃｍ^３程度に設定することで、所望の特性が得られることがわかっている。

【0028】

なお、使用条件において順方向電圧の印加の時間が長い場合には、Ｎ＋層２６のキャリア濃度を低くし、オンオフが繰り返されるような場合には、キャリア濃度を高くするとよい。

【0029】

「耐圧について」
ここで、Ｎ＋層２６を設けると、ダイオードの耐圧が小さくなる。これはＮ＋層２６により逆方向でのキャリアの移動が容易になるためである。

【0030】

本実施形態では、アノードトレンチ３０を有する。特に、アノードトレンチ３０は、Ｎ＋層２６を貫通して、Ｎ層１４にまで伸びている。アノードトレンチ３０内は、アノード電極２０の電圧となっており、従って逆方向電圧が印加された場合には、Ｎ＋層２６内の電子がアノードトレンチ３０からＮ層１４の方に引き離され、空乏層がＮ＋層２６内からＮ層１４まで広がる。これによって、半導体装置１０の耐圧を向上することができる。

【0031】

図５には、本実施形態の半導体装置１０におけるキャリア濃度と、耐圧およびＶＦの関係を示す図である。このように、本実施形態では、Ｎ＋層２６を設けても十分高い耐圧を維持することができる。

【0032】

なお、２つのアノードトレンチ３０の間のメサ領域の幅を１μｍ、アノードトレンチ３０の深さを５μｍとし、アノードトレンチ３０の下端をＮ層１４まで伸ばした場合に、図５のような耐圧が得られた。

【0033】

アノードトレンチ３０の深さが十分でないと、Ｎ＋層２６の空乏層が十分でなく、耐圧が小さくなる。このため、耐圧を大きくしたい場合には、アノードトレンチ３０がＮ＋層２６を貫通し、Ｎ層１４にまで至るとよい。なお、耐圧をそれほど大きくしなくてよい場合には、アノードトレンチ３０をＮ＋層２６内で終端させてもよい。

【0034】

このように、本実施形態では、Ｎ＋層２６を設け、ここにおけるキャリア濃度を調整することで、ＶＦとＥｒｒのトレードオフに対して適切な設定が可能になる。また、アノードトレンチを設けることで耐圧を十分なものにできる。

【0035】

＜製造工程＞
図５は、実施形態に係る半導体装置１０の製造工程を示す図である。まず、半導体基材１２を用意する（Ｓ１１）。半導体基材１２としては、例えばＦＺ（浮遊帯（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ））シリコンウエハであって、Ｎタイプのものが利用される。

【0036】

表面側からのＰタイプの不純物をドープ（インプランテーション）し（Ｓ１２）、これを拡散して（Ｓ１３）、Ｐ－のＰ層１６を形成する。表面側からのＮタイプの不純物をドープ（インプランテーション）し（Ｓ１４）、これを拡散して（Ｓ１５）、Ｎ＋のＮ＋層２６を形成する。

【0037】

次に、アノードトレンチ３０を形成する（Ｓ１６）。コンタクトを形成し（Ｓ１７）、表面上に表面電極、すなわちアノード電極２０を形成する（Ｓ１８）。

【0038】

次に、裏面側を研磨し（Ｓ１９）、その後Ｎタイプの不純物をドープして（Ｓ２０）、裏面Ｎ＋層２４を形成する。レーザアニール（Ｓ２１）によって、不純物を拡散した後、裏面電極、すなわちカソード電極２２を形成する（Ｓ２２）。

【0039】

このようにして、半導体装置１０が形成され、次にこれについて各種検査を行い（Ｓ１８）、製造工程を終了する。

【符号の説明】

【0040】

１０ 半導体装置、１２ 半導体基材、１４ Ｎ層、１６ Ｐ層、２０ アノード電極、２２ カソード電極、２４ 裏面Ｎ＋層、２６ Ｎ＋層、３０ アノードトレンチ、３２ 絶縁膜、３４ 導電材。

【図1A】

【図1B】

【図2】

【図3】

【図4】

【図5】

【手続補正書】

【提出日】2023-05-19

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】００３１

【補正方法】変更

【補正の内容】

【0031】

図４には、本実施形態の半導体装置１０におけるキャリア濃度と、耐圧およびＶＦの関係を示す図である。このように、本実施形態では、Ｎ＋層２６を設けても十分高い耐圧を維持することができる。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００３２

【補正方法】変更

【補正の内容】

【0032】

なお、２つのアノードトレンチ３０の間のメサ領域の幅を１μｍ、アノードトレンチ３０の深さを５μｍとし、アノードトレンチ３０の下端をＮ層１４まで伸ばした場合に、図４のような耐圧が得られた。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】００３９

【補正方法】変更

【補正の内容】

【0039】

このようにして、半導体装置１０が形成され、次にこれについて各種検査を行い（Ｓ２３）、製造工程を終了する。