特開2024-153603 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

青山学院大学 (神奈川県相模原市中央区淵野辺)

▶ 三星ディスプレイ株式會社の特許一覧

特開2024-153603電子装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15A
15B
15C

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024153603

(43)【公開日】2024-10-29

(54)【発明の名称】電子装置

(51)【国際特許分類】

G09F 9/00 20060101AFI20241022BHJP

G09F 9/30 20060101ALI20241022BHJP

H01L 21/60 20060101ALI20241022BHJP

【ＦＩ】

G09F9/00 346A

G09F9/00 348A

G09F9/30 330

H01L21/60 311S

【審査請求】未請求

【請求項の数】21

【出願形態】ＯＬ

(21)【出願番号】P 2024066615

(22)【出願日】2024-04-17

(31)【優先権主張番号】10-2023-0050216

(32)【優先日】2023-04-17

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】512187343

【氏名又は名称】三星ディスプレイ株式會社

【氏名又は名称原語表記】ＳａｍｓｕｎｇＤｉｓｐｌａｙＣｏ．，Ｌｔｄ．

【住所又は居所原語表記】１，Ｓａｍｓｕｎｇ－ｒｏ，Ｇｉｈｅｕｎｇ－ｇｕ，Ｙｏｎｇｉｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，ＲｅｐｕｂｌｉｃｏｆＫｏｒｅａ

(74)【代理人】

【識別番号】110002619

【氏名又は名称】弁理士法人ＰＯＲＴ

(72)【発明者】

【氏名】キム，スジョン

【テーマコード（参考）】

5C094

5F044

5G435

【Ｆターム（参考）】

5C094AA21

5C094BA23

5C094BA27

5C094DA09

5C094DB03

5C094FA04

5C094FB01

5C094FB12

5C094FB15

5C094HA08

5C094HA10

5C094JA08

5F044KK06

5F044KK13

5F044LL09

5G435AA16

5G435BB04

5G435BB05

5G435EE35

5G435EE37

5G435EE42

5G435HH12

5G435HH14

5G435LL04

5G435LL07

(57)【要約】

【課題】表示パネルと駆動チップの電気的連結特性が向上された電子装置を提供する。
【解決手段】電子装置は、第１パッドを含む表示パネルと、平面上において前記第１パッドと対応するように配置される第２パッドを含み、表示パネルの上に配置される駆動チップと、表示パネルと駆動チップとの間に配置される接着層とを含み、接着層は、表示パネル及び駆動チップとそれぞれ接触する接着樹脂と、接着樹脂内に配置され、表示パネル及び駆動チップとそれぞれ接触して電気的に連結される導電粒子と含み、駆動チップは表示パネルに向かう面に配置される溝を含み、溝の第１方向の長さは導電粒子の直径より小さいか同じであって、表示パネルと駆動チップの電気的連結特性が向上され、接着厚さを減らし得る。
【選択図】図９

【特許請求の範囲】

【請求項1】

第１パッドを含む表示パネルと、
第１方向及び前記第１方向に垂直の第２方向によって定義される平面上において前記第１パッドと対応するように配置される第２パッドを含み、前記表示パネルの上に配置される駆動チップと、
前記表示パネルと前記駆動チップとの間に配置される接着層と、を含み、
前記接着層は、
前記表示パネル及び前記駆動チップとそれぞれ接触する接着樹脂と、
前記接着樹脂内に配置され、前記表示パネル及び前記駆動チップとそれぞれ接触して電気的に連結される導電粒子と、含み、
前記駆動チップは前記表示パネルに向かう面に配置される溝（ｇｒｏｏｖｅ）を含み、
前記溝の前記第１方向の長さは前記導電粒子の直径より小さいか同じである電子装置。

【請求項2】

前記駆動チップは、
前記第２パッドの一部分を露出させる開口部を含み、前記第２パッドの下に配置される絶縁層と、
前記溝が定義され、前記第２パッドの露出された前記一部分をカバーしながら前記絶縁層の下に配置される導電層と、を更に含み、
前記導電粒子は前記駆動チップの前記導電層に接触して電気的に連結される請求項１に記載の電子装置。

【請求項3】

前記導電粒子は前記表示パネルの前記第１パッドに接触して電気的に連結される請求項１に記載の電子装置。

【請求項4】

前記表示パネルと前記駆動チップとの間の最短距離は前記導電粒子の直径より小さいか同じである請求項１に記載の電子装置。

【請求項5】

前記接着層は異方性導電フィルムである請求項１に記載の電子装置。

【請求項6】

前記溝の前記第２方向の長さは前記導電粒子の直径より小さいか同じである請求項１に記載の電子装置。

【請求項7】

第１パッドを含む表示パネルと、
第１方向及び前記第１方向に垂直の第２方向によって定義される平面上において前記第１パッドと対応するように配置される第２パッドを含み、前記表示パネルの上に配置される駆動チップと、
前記表示パネルと前記駆動チップとの間に配置される接着層と、を含み、
前記接着層は、
前記表示パネル及び前記駆動チップとそれぞれ接触する接着樹脂と、
前記接着樹脂内に配置され、前記表示パネル及び前記駆動チップとそれぞれ接触して電気的に連結される導電粒子と、含み、
前記駆動チップは前記表示パネルに向かう面に配置され、前記第２方向に沿って互いに離隔されて配列される複数の溝を含み、
前記複数の溝の前記第１方向の長さ及び前記第２方向の長さはそれぞれ前記導電粒子の直径より小さいか同じである電子装置。

【請求項8】

前記駆動チップは、
前記第２パッドの一部分を露出させる複数の開口部を含み、前記第２パッドの下に配置される絶縁層と、
前記複数の溝が定義され、前記第２パッドの露出された前記一部分をカバーしながら前記絶縁層の下に配置される導電層と、を更に含み、
前記導電粒子は前記駆動チップの前記導電層に接触して電気的に連結される請求項７に記載の電子装置。

【請求項9】

前記導電粒子は前記表示パネルの前記第１パッドに接触して電気的に連結される請求項７に記載の電子装置。

【請求項10】

前記表示パネルと前記駆動チップとの間の最短距離は前記導電粒子の直径より小さいか同じである請求項７に記載の電子装置。

【請求項11】

前記接着層は異方性導電フィルムである請求項７に記載の電子装置。

【請求項12】

第１パッドを含む表示パネルと、
第１方向及び前記第１方向に垂直の第２方向によって定義される平面上において前記第１パッドと対応するように配置される第２パッドを含み、前記表示パネルの上に配置される駆動チップと、
前記表示パネルと前記駆動チップとの間に配置される接着層と、を含み、
前記第１パッドは、
第１導電パターンと、
前記第１導電パターンの上に配置されて前記表示パネルで前記駆動チップに向かう方向に突出される突出部を定義する絶縁パターンと、
前記絶縁パターンの上に配置される第２導電パターンと、を含み、
前記表示パネルの前記突出部は前記駆動チップと接触して電気的に連結され、
前記駆動チップは前記表示パネルに向かう面に配置される溝を含み、
前記溝の前記第１方向の長さは前記突出部の上面の前記第１方向の長さより小さいか同じである電子装置。

【請求項13】

前記駆動チップは、
前記第２パッドの一部分を露出させる開口部を含み、前記第２パッドの下に配置される絶縁層と、
前記溝が定義され、前記第２パッドの露出された前記一部分をカバーしながら前記絶縁層の下に配置される導電層と、を更に含み、
前記表示パネルの前記突出部は前記駆動チップの前記導電層に接触して電気的に連結される請求項１２に記載の電子装置。

【請求項14】

前記絶縁層の前記開口部の前記第１方向の長さは前記第２パッドの前記第１方向の長さの１／３より小さいか同じである請求項１３に記載の電子装置。

【請求項15】

前記接着層は非導電フィルムである請求項１３に記載の電子装置。

【請求項16】

前記絶縁パターンは高分子を含む請求項１３に記載の電子装置。

【請求項17】

第１パッドを含む表示パネルと、
第１方向及び前記第１方向に垂直の第２方向によって定義される平面上において前記第１パッドと対応するように配置される第２パッドを含み、前記表示パネルの上に配置される駆動チップと、
前記表示パネルと前記駆動チップとの間に配置される接着層と、を含み、
前記第１パッドは、
第１導電パターンと、
前記第１導電パターンの上に配置されて前記表示パネルで前記駆動チップに向かう方向に突出される複数の突出部を定義する絶縁パターンと、
前記絶縁パターンの上に配置される第２導電パターンと、を含み、
前記表示パネルの前記複数の突出部は前記駆動チップと接触して電気的に連結され、
前記駆動チップは前記表示パネルに向かう面に配置され、前記第２方向に沿って互いに離隔されて配列される複数の溝を含み、
前記複数の溝の前記第１方向の長さは前記複数の突出部の上面の前記第１方向の長さより小さいか同じであり、
前記複数の溝の前記第２方向の長さは前記複数の突出部の上面の前記第２方向の長さより小さいか同じである電子装置。

【請求項18】

前記駆動チップは、
前記第２パッドの一部分を露出させる複数の開口部を含み、前記第２パッドの下に配置される絶縁層と、
前記複数の溝が定義され、前記第２パッドの露出された前記一部分をカバーしながら前記絶縁層の下に配置される導電層と、を更に含み、
前記表示パネルの前記複数の突出部は前記駆動チップの前記導電層に接触して電気的に連結される請求項１７に記載の電子装置。

【請求項19】

前記絶縁層の前記複数の開口部の前記第１方向の長さは前記第２パッドの前記第１方向の長さの１／３より小さいか同じである請求項１８に記載の電子装置。

【請求項20】

前記接着層は非導電フィルムである請求項１７に記載の電子装置。

【請求項21】

前記絶縁パターンは高分子を含む請求項１７に記載の電子装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は電子装置に関し、より詳しくは、互いにボンディングされた表示パネル及び駆動チップを含む表示装置に関する。

【背景技術】

【0002】

テレビ、携帯電話、タブレット、ナビゲーション、ゲーム機などのようなマルチメディア電子装置は映像を表示し外部入力を感知する表示モジュールを含み得る。

【0003】

表示モジュールは映像表示に必要な電気的信号を提供する駆動チップと電気的にボンディングされて電気的に連結され得る。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許出願公開第２０２３／０２４７８７４号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の目的は、表示パネルと駆動チップの電気的連結特性が向上された電子装置を提供することである。

【課題を解決するための手段】

【0006】

本発明の一実施例において、第１パッドを含む表示パネルと、第１方向及び前記第１方向に垂直の第２方向によって定義される平面上において前記第１パッドと対応するように配置される第２パッドを含み、前記表示パネルの上に配置される駆動チップと、前記表示パネルと前記駆動チップとの間に配置される接着層と、を含み、前記接着層は、前記表示パネル及び前記駆動チップとそれぞれ接触する接着樹脂と、前記接着樹脂内に配置され、前記表示パネル及び前記駆動チップとそれぞれ接触して電気的に連結される導電粒子と、含むが、前記駆動チップは前記表示パネルに向かう面に配置される溝（ｇｒｏｏｖｅ）を含み、前記溝の前記第１方向の長さは前記導電粒子の直径より小さいか同じである電子装置を提供する。

【0007】

前記駆動チップは、前記第２パッドの一部分を露出させる開口部を含み、前記第２パッドの下に配置される絶縁層と、前記溝が定義され、前記第２パッドの露出された前記一部分をカバーしながら前記絶縁層の下に配置される導電層と、を更に含み、前記導電粒子は前記駆動チップの前記導電層に接触して電気的に連結され得る。

【0008】

前記導電粒子は前記表示パネルの前記第１パッドに接触して電気的に連結され得る。

【0009】

前記表示パネルと前記駆動チップとの間の最短距離は前記導電粒子の直径より小さいか同じであり得る。

【0010】

前記接着層は異方性導電フィルムであり得る。

【0011】

前記溝の前記第２方向の長さは前記導電粒子の前記直径より小さいか同じであり得る。

【0012】

本発明の一実施例において、第１パッドを含む表示パネルと、第１方向及び前記第１方向に垂直の第２方向によって定義される平面上において前記第１パッドと対応するように配置される第２パッドを含み、前記表示パネルの上に配置される駆動チップと、前記表示パネルと前記駆動チップとの間に配置される接着層と、を含み、前記接着層は、前記表示パネル及び前記駆動チップとそれぞれ接触する接着樹脂と、前記接着樹脂内に配置され、前記表示パネル及び前記駆動チップとそれぞれ接触して電気的に連結される導電粒子と、含むが、前記駆動チップは前記表示パネルに向かう面に配置され、前記第２方向に沿って互いに離隔されて配列される複数の溝を含み、前記複数の溝の前記第１方向の長さ及び前記第２方向の長さはそれぞれ前記導電粒子の直径より小さいか同じである電子装置を提供する。

【0013】

前記駆動チップは、前記第２パッドの一部分を露出させる複数の開口部を含み、前記第２パッドの下に配置される絶縁層と、前記複数の溝が定義され、前記第２パッドの露出された前記一部分をカバーしながら前記絶縁層の下に配置される導電層と、を更に含み、前記導電粒子は前記駆動チップの前記導電層に接触して電気的に連結され得る。

【0014】

前記導電粒子は前記表示パネルの前記第１パッドに接触して電気的に連結され得る。

【0015】

前記表示パネルと前記駆動チップとの間の最短距離は前記導電粒子の直径より小さいか同じであり得る。

【0016】

前記接着層は異方性導電フィルムであり得る。

【0017】

本発明の一実施例において、第１パッドを含む表示パネルと、第１方向及び前記第１方向に垂直の第２方向によって定義される平面上において前記第１パッドと対応するように配置される第２パッドを含み、前記表示パネルの上に配置される駆動チップと、前記表示パネルと前記駆動チップとの間に配置される接着層と、を含み、前記第１パッドは、第１導電パターンと、前記第１導電パターンの上に配置されて前記表示パネルで前記駆動チップに向かう方向に突出される突出部を定義する絶縁パターンと、前記絶縁パターンの上に配置される第２導電パターンと、を含み、前記表示パネルの前記突出部は前記駆動チップと接触して電気的に連結され、前記駆動チップは前記表示パネルに向かう面に配置される溝を含み、前記溝の前記第１方向の長さは前記突出部の上面の前記第１方向の長さより小さいか同じである電子装置を提供する。

【0018】

前記駆動チップは、前記第２パッドの一部分を露出させる開口部を含み、前記第２パッドの下に配置される絶縁層と、前記溝が定義され、前記第２パッドの露出された前記一部分をカバーしながら前記絶縁層の下に配置される導電層と、を更に含み、前記表示パネルの前記突出部は前記駆動チップの前記導電層に接触して電気的に連結され得る。

【0019】

前記絶縁層の前記開口部の前記第１方向の長さは前記第２パッドの前記第１方向の長さの１／３より小さいか同じであり得る。

【0020】

前記接着層は非導電フィルムであり得る。

【0021】

前記絶縁パターンは高分子を含み得る。

【0022】

本発明の一実施例において、第１パッドを含む表示パネルと、第１方向及び前記第１方向に垂直の第２方向によって定義される平面上において前記第１パッドと対応するように配置される第２パッドを含み、前記表示パネルの上に配置される駆動チップと、前記表示パネルと前記駆動チップとの間に配置される接着層と、を含み、前記第１パッドは、第１導電パターンと、前記第１導電パターンの上に配置されて前記表示パネルで前記駆動チップに向かう方向に突出される複数の突出部を定義する絶縁パターンと、前記絶縁パターンの上に配置される第２導電パターンと、を含み、前記表示パネルの前記複数の突出部は前記駆動チップと接触して電気的に連結され、前記駆動チップは前記表示パネルに向かう面に配置され、前記第２方向に沿って互いに離隔されて配列される複数の溝を含み、前記複数の溝の前記第１方向の長さは前記複数の突出部の上面の前記第１方向の長さより小さいか同じであり、前記複数の溝の前記第２方向の長さは前記複数の突出部の上面の前記第２方向の長さより小さいか同じである電子装置を提供する。

【0023】

前記駆動チップは、前記第２パッドの一部分を露出させる複数の開口部を含み、前記第２パッドの下に配置される絶縁層と、前記複数の溝が定義され、前記第２パッドの露出された前記一部分をカバーしながら前記絶縁層の下に配置される導電層と、を更に含み、前記表示パネルの前記複数の突出部は前記駆動チップの前記導電層に接触して電気的に連結され得る。

【0024】

前記絶縁層の前記複数の開口部の前記第１方向の長さは前記第２パッドの前記第１方向の長さの１／３より小さいか同じであり得る。

【0025】

前記接着層は非導電フィルムであり得る。

【0026】

前記絶縁パターンは高分子を含み得る。

【発明の効果】

【0027】

上述によると、本発明による電子装置の駆動チップはバンプを含まず、駆動チップの溝の幅が導電粒子の直径または表示パネルの突出部の上面の幅より小さいか同じである構造を有することで、表示パネル及び駆動チップの電気的連結特性が向上され得る。

【図面の簡単な説明】

【0028】

【図1】本発明の一実施例による電子装置の斜視図である。

【図2】本発明の一実施例による電子装置の分解斜視図である。

【図3】本発明の一実施例による表示モジュールの断面図である。

【図4】、本発明の一実施例による表示パネルの平面図である。

【図5】本発明の一実施例による入力感知ユニットの平面図である。

【図6】本発明の一実施例による電子装置の斜視図である。

【図7】本発明の一実施例による表示パネルの平面図である。

【図8】本発明の一実施例による表示モジュールの断面図である。

【図9】本発明の一実施例による表示装置の断面図である。

【図10】本発明の一実施例による表示モジュールの断面図である。

【図11】本発明の一実施例による電子装置の断面図である。

【図12】本発明の一実施例による駆動チップの平面図である。

【図13】本発明の一実施例による駆動チップの平面図である。

【図14】本発明の一実施例による駆動チップの断面図である。

【図15A】本発明の一実施例による駆動チップの断面図である。

【図15B】本発明の一実施例による駆動チップの断面図である。

【図15C】本発明の一実施例による駆動チップの断面図である。

【発明を実施するための形態】

【0029】

本発明の一実施例は、様々な変更を加えることができ、様々な形態を有することができる。以下において、本発明の特定の実施例を図面に例示し、本発明の実施例を詳細に説明する。しかし、これらは、本発明を特定の形態として限定するものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、代替物を含むものある。

【0030】

本明細書等において、単数の表現は文脈上明白に異なることが示されない限り、複数の表現を含む。

【0031】

本明細書等において、「含む」または「有する」などの用語は明細書に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものを示すものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではない。

【0032】

本明細書等において、ある構成要素（または領域、層、部分など）が他の構成要素の「上にある」または「結合される」と言及される場合には、ある構成要素が他の構成要素の上に直接配置・連結・結合され得るか、またはそれらの間に第３の構成要素が配置され得ることを意味する。

【0033】

本明細書等において、「下に」、「下側に」、「上に」、「上側に」などの用語は、図面に示される各構成要素の関係性を説明するために使用される。前記の用語は相対的な概念であって、図面に示した方向を基準に説明される。

【0034】

本明細書等において、「～上に配置される」とは、いずれか一つの部材の上部のみならず下部に配置される場合も示す。

【0035】

本明細書等において、「直接配置される」とは、層、膜、領域、板などの部分と他の部分の間に追加される層、膜、領域、板などがないことを意味する場合がある。例えば、「直接配置される」とは、２つの層または２つの部材の間に接着部材などの追加の部材を使用せずに配置することを意味し得る。

【0036】

本明細書等において、「及び／または」は、関連する構成要素が定義する一つ以上の組み合わせを全て含む。

【0037】

本明細書等において、第１、第２などの用語は、様々な構成要素の説明に使用されるが、前記の構成要素は前記の用語によって限定されない。前記の用語は一つの構成要素を他の構成要素から区別する目的で使用される。例えば、本発明の範囲を逸脱することなく、第１構成要素は第２構成要素と称されてよく、第２構成要素は第１構成要素と称されてよい。

【0038】

異なることを意図して定義されない限り、本明細書等で使用された全ての用語（技術的及び科学的用語を含む）は、本発明の属する技術分野の当業者によって一般的に理解されるようなものと同じ意味を有する。また、一般的に使用される辞書で定義された用語のような用語は、関連技術の脈絡で有する意味と一致する意味を有すると解釈することが可能であり、ここで明示的に定義されない限り、過度に理想的であるか形式的な意味で解釈してはならない。

【0039】

図面の同一の符号は同じ構成要素を示す。また、図面において、構成要素の厚さ、割合、及び寸法は技術的内容の効果的な説明のために、構成要素の実際の厚さ、実際の割合、及び実際の寸法より誇張されている場合がある。

【0040】

以下、図面を参照して、本発明の一実施例による電子装置について説明する。

【0041】

図１は、本発明の一実施例による電子装置ＥＡの斜視図である。図２は、本発明の一実施例による電子装置ＥＡの分解斜視図である。

【0042】

図１及び図２を参照すると、電子装置ＥＡは電気的信号によって活性化され、映像ＩＭを表示し外部入力ＴＣを感知する装置であり得る。例えば電子装置ＥＡはモニタ、携帯電話、タブレット、ナビゲーション、ゲーム機のような装置を含み得る。しかし、上述した電子装置ＥＡは例示的なものであって、本発明の概念を逸脱しない範囲において、いずれか一つに限定されるものではない。本発明の一実施例においては、電子装置ＥＡは携帯電話を例示的に示している。

【0043】

電子装置ＥＡは平面上において第１方向ＤＲ１に延長される短辺を有し、第１方向ＤＲ１と交差する第２方向ＤＲ２に延長される長辺を有する矩形状であり得る。しかし、これに限らず、電子装置ＥＡは平面上で円形、多角形などの様々な形状を有してもよい。

【0044】

本発明の一実施例において、第３方向ＤＲ３は第１方向ＤＲ１及び第２方向ＤＲが定義する平面に垂直な方向と定義され得る。電子装置ＥＡを構成する各部材の前面（または上面）と背面（または下面）は第３方向ＤＲ３で互いに対向（ｏｐｐｏｓｉｎｇ）し、前面と背面それぞれの法線方向は実質的に第３方向ＤＲ３に平行し得る。第３方向ＤＲ３に沿って定義される前面と背面との間の離隔距離は部材の厚さに対応し得る。

【0045】

本明細書等において、「平面上において」とは、第３方向ＤＲ３から眺めた状態と定義され得る。本明細書等において、「断面上において」とは、第１方向ＤＲ１または第３方向ＤＲ３から眺めた状態と定義され得る。一方、第１方向乃至第３方向ＤＲ１、ＤＲ２、ＤＲ３が示す方向は、相対的な概念であって、他の方向に変換されてもよい。

【0046】

電子装置ＥＡはリジッド（ｒｉｇｉｄ）であるかフレキシブル（ｆｌｅｘｉｂｌｅ）なものであり得る。「フレキシブル」な構造とは曲げられる構造を意味し、完全に折りたたまれる構造から数ナノメートルレベルに曲げられる構造まで全てを含むものであり得る。例えば、フレキシブルな電子装置ＥＡはカーブド（ｃｕｒｖｅｄ）電子装置、巻き可能な（ｒｏｌｌａｂｌｅ）電子装置、または折りたたみ可能な（ｆｏｌｄａｂｌｅ）電子装置を含み得る。

【0047】

電子装置ＥＡは第１方向ＤＲ１及び第２方向ＤＲ２それぞれに平行する表示面ＦＳを介して映像ＩＭを表示し得る。映像ＩＭは動的な映像はもちろん、静止映像も含み得る。図１では映像ＩＭの一例として時計とアイコンを示している。

【0048】

電子装置ＥＡの表示面ＦＳは平面のみを含んでよく、前記平面の少なくとも一つ以上の側から曲げられる曲線を更に含み得る。表示面ＦＳは電子装置ＥＡの前面（ｆｒｏｎｔｓｕｒｆａｃｅ）に対応し、同時にウィンドウＷＭの前面ＷＭに対応し得る。以下、電子装置ＥＡの表示面ＦＳとウィンドウＷＭの前面ＦＳは同じ参照符号を使用するものとする。

【0049】

本発明の一実施例による電子装置ＥＡは外部から印加される外部入力ＴＣを感知し得る。外部入力ＴＣは力、圧力、温度、または光のような様々な形の入力を含み得る。本発明の一実施例において、外部入力ＴＣは電子装置ＥＡの前面に印加され、ユーザの手である。但し、これは例示的なものであって、外部入力ＴＣはペンによる接触またはホバリングのように電子装置ＥＡに近接して印加される入力を含んでよい。

【0050】

電子装置ＥＡは前面に定義された表示面ＦＳを介してユーザの入力を感知し、感知された入力信号に反応し得る。しかし、外部入力ＴＣを感知する電子装置ＥＡの領域は電子装置ＥＡの前面に限らず、電子装置ＥＡの設計に応じて変更され得る。例えば、電子装置ＥＡは電子装置ＥＡの側面や背面に印加されるユーザの入力を感知してもよい。

【0051】

電子装置ＥＡは、ウィンドウＷＭと、表示モジュールＤＭと、電子モジュールＥＬＭと、電源モジュールＰＳＭと、筐体ＨＡＵとを含み得る。ウィンドウＷＭと筐体ＨＡＵは結合されて電子装置ＥＡの外観を構成し得る。

【0052】

ウィンドウＷＭは表示モジュールＤＭの上に配置され得る。ウィンドウＷＭは表示モジュールＤＭの前面ＩＳをカバーし、外部の衝撃及びスクラッチから表示モジュールＤＭを保護し得る。ウィンドウＷＭは接着層を介して表示モジュールＤＭと結合され得る。

【0053】

ウィンドウＷＭは光学的に透明な絶縁物質を含み得る。例えば、ウィンドウＷＭはベースフィルムとしてガラスまたは合成樹脂を含み得る。ウィンドウＷＭは単層または多層構造を有し得る。例えば、多層構造のウィンドウＷＭは接着剤で結合される合成樹脂フィルムを含んでよく、接着剤で結合されるガラスフィルム及び合成樹脂フィルムを含んでもよい。ウィンドウＷＭは透明なベースフィルムの上に配置される指紋防止層、位相制御層、ハードコーディング層のような機能層を更に含み得る。

【0054】

ウィンドウＷＭの前面ＦＳは電子装置ＥＡの前面に対応し得る。ウィンドウＷＭの前面ＦＳは透過領域ＴＡとベゼル領域ＢＺＡとを含み得る。

【0055】

透過領域ＴＡは光学的に透明な領域であり得る。透過領域ＴＡは表示モジュールＤＭが提供する映像ＩＭを透過させ得る。本発明の一実施例では、透過領域ＴＡは四角形状に示されているが、透過領域ＴＡの形状はこれに限定されず、透過領域ＴＡの形状は様々な形状を有してもよい。

【0056】

ベゼル領域ＢＺＡは透過領域ＴＡに比べ光透過率が低い領域であり得る。ベゼル領域ＢＺＡは所定のカラーを有する物質がプリントされた領域に対応し得る。ベゼル領域ＢＺＡは光の透過を防止し、ベゼル領域ＢＺＡに重畳して配置される表示モジュールＤＭの一構成が外部から視認されることを防止し得る。

【0057】

ベゼル領域ＢＺＡは透過領域ＴＡに隣接し得る。透過領域ＴＡの形状は実質的にベゼル領域ＢＺＡによって定義され得る。例えば、ベゼル領域ＢＺＡは透過領域ＴＡの外側に配置されて透過領域ＴＡを囲み得る。但し、これは例示的な図示であって、ベゼル領域ＢＺＡは透過領域ＴＡの一側にのみ隣接してよく、電子装置ＥＡの前面ではなく側面に配置されてもよい。また、ベゼル領域ＢＺＡは省略されてもよい。

【0058】

表示モジュールＤＭはウィンドウＷＭと筐体ＨＡＵとの間に配置され得る。表示モジュールＤＭは映像ＩＭを表示し、外部入力ＴＣを感知し得る。映像ＩＭは表示モジュールＤＭの前面ＩＳに表示され得る。表示モジュールＤＭの前面ＩＳはアクティブ領域ＡＡと周辺領域ＮＡＡとを含み得る。

【0059】

アクティブ領域ＡＡは電気的信号によって活性化される領域であり得る。例えば、アクティブ領域ＡＡは映像ＩＭが表示される領域であり、また、外部入力ＴＣが感知される領域であり得る。アクティブ領域ＡＡは透過領域ＴＡの少なくとも一部と重畳し得る。それによって、ユーザは透過領域ＴＡを介して映像ＩＭを視認してよく、外部入力ＴＣを提供し得る。但し、これは例示的なものであって、アクティブ領域ＡＡ内で映像ＩＭが表示される領域と外部入力ＴＣが感知される領域は互いに分離されてよく、いずれか一つの実施例に限定されるものでもない。

【0060】

周辺領域ＮＡＡはアクティブ領域ＡＡに隣接し得る。例えば、周辺領域ＮＡＡはアクティブ領域ＡＡを囲み得る。周辺領域ＮＡＡにはアクティブ領域ＡＡを駆動するための駆動回路や駆動配線などが配置され得る。周辺領域ＮＡＡはベゼル領域ＢＺＡの少なくとも一部に重畳し得て、周辺領域ＮＡＡに配置される構成はベゼル領域ＢＺＡによって外部から視認されることが防止され得る。

【0061】

表示モジュールＤＭは表示パネルと入力感知ユニットとを含み得る。表示パネルは映像ＩＭを表示し得て、入力感知ユニットは外部入力ＴＣを感知し得る。それに関する詳細な説明は後述する。

【0062】

表示モジュールＤＭの一部分は第１方向ＤＲ１に延長される曲げ軸を中心に曲げられ得る。つまり、表示モジュールＤＭの前記一部分はアクティブ領域ＡＡに対応する表示モジュールＤＭの背面に向かって曲げられ得る。曲げられた表示モジュールＤＭの一部分にはフレキシブルプリント回路基板ＦＣＢが連結され、それによってフレキシブルプリント回路基板ＦＣＢは表示モジュールＤＭと平面上で重畳し得る。

【0063】

フレキシブルプリント回路基板ＦＣＢは表示モジュールＤＭの一側に表示モジュールＤＭと電気的に連結され得る。フレキシブルプリント回路基板ＦＣＢは表示モジュールＤＭに提供される電気的信号を生成してよく、表示モジュールＤＭから生成された信号を受信して外部入力ＴＣが感知された位置や強度情報を含む結果の値を演算し得る。

【0064】

電子モジュールＥＬＭ及び電源モジュールＰＳＭは表示モジュールＤＭの下に配置され得る。電子モジュールＥＬＭ及び電源モジュールＰＳＭは別途の回路基板を介して電気的に連結され得る。

【0065】

電源モジュールＰＳＭは電子装置ＥＡの動作に必要な電源を供給し得る。例えば、電源モジュールＰＳＭは通常のバッテリモジュールを含み得る。

【0066】

電子モジュールＥＬＭは電子装置ＥＡを動作させる様々な機能性モジュールを含み得る。例えば、電子モジュールＥＬＭは、制御モジュール、無線通信モジュール、映像入力モジュール、音響入力モジュール、音響出力モジュール、メモリ、光学モジュール、及び外部インターフェースモジュールなどを含み得る。電子モジュールＥＬＭはメイン回路基板を含み得るが、電子モジュールＥＬＭの前記モジュールはメイン回路基板に実装されるか、別途の回路基板を介してメイン回路基板に電気的に連結され得る。

【0067】

電子モジュールＥＬＭのうち制御モジュールは電子装置ＥＡの全般的な動作を制御し得る。例えば、制御モジュールはユーザの入力に符合するように表示モジュールＤＭを活性化するか非活性化し得る。制御モジュールは少なくとも一つのマイクロプロセッサを含み得る。電子モジュールＥＬＭのうち光学モジュールはカメラモジュール、近接センサ、ユーザの身体の一部（例えば、指紋、虹彩、または顔）を認識する生体認識センサ、または光を出力するランプなどを含み得る。

【0068】

筐体ＨＡＵはウィンドウＷＭと結合して表示モジュールＤＭ、電子モジュールＥＬＭ、電源モジュールＰＳＭ、及びフレキシブルプリント回路基板ＦＣＢを収容する内部空間を提供し得る。筐体ＨＡＵは相対的に高い剛性を有する物質を含み得る。例えば、筐体ＨＡＵは、ガラス、プラスチック、または金属を含んでよく、これらの組み合わせからなる複数個のフレーム及び／またはプレートを含み得る。筐体ＨＡＵは外部から加えられる衝撃を吸収し、外部から遺物／水分などが浸透することを防止し、筐体ＨＡＵに収納されている電子装置ＥＡの構成を保護し得る。

【0069】

図３は、本発明の一実施例による表示モジュールＤＭの断面図である。

【0070】

図３を参照すると、表示装置ＤＭは表示パネルＤＰと入力感知ユニットＩＳＰとを含み得る。入力感知ユニットＩＳＰは表示パネルＤＰの上に配置され得る。例えば、入力感知ユニットＩＳＰは表示パネルＤＰの上に直接配置され得る。本発明の一実施例において、「入力感知ユニットＩＳＰが表示パネルＤＰの上に直接配置される」とは、入力感知ユニットＩＳＰが表示パネルＤＰの上に連続工程によって形成され、別途の接着層なしに入力感知ユニットＩＳＰと表示パネルＤＰが結合されることを意味する。つまり、入力感知ユニットＩＳＰの構成は表示パネルＤＰが提供するベース面の上に形成され得る。

【0071】

表示パネルＤＰは電気的信号によって映像を表示し得る。本発明の一実施例による表示パネルＤＰは発光型表示パネルであり得るが、表示パネルＤＰは発光型表示パネルに限定されない。例えば、表示パネルＤＰは有機発光表示パネル、無機発光表示パネル、または量子ドット（ｑｕａｎｔｕｍｄｏｔ）発光表示パネルであってもよい。有機発光表示パネルの発光層は有機発光物質を含んでよく、無機発光表示パネルの発光層は無機発光物質を含み得る。量子ドット発光表示パネルの発光層は、量子ドット及び量子ロッドなどを含み得る。以下、表示パネルＤＰは有機発光表示パネルとして説明される。

【0072】

表示パネルＤＰは、第３方向ＤＲ３に沿って順番に積層されるベース基板ＢＳと、回路層ＤＰ－ＣＬと、表示素子層ＤＰ－ＯＬと、封止層ＥＣＬとを含み得る。

【0073】

ベース基板ＢＳはリジッド基板であってよく、曲げ（ｂｅｎｄｉｎｇ）、折りたたみ（ｆｏｌｄｉｎｇ）、または巻き（ｒｏｌｌｉｎｇ）などが可能なフレキシブル基板であり得る。例えば、ベース基板ＢＳはガラス基板、金属基板、または高分子基板などであり得る。ベース基板ＢＳは回路層ＤＰ－ＣＬが配置されるベース面を提供し得る。

【0074】

ベース基板ＢＳは無機層、有機層、または複合材料層を含み得る。ベース基板ＢＳは単層または多層構造を有し得る。例えば、多層構造のベース基板ＢＳは合成樹脂層と、合成樹脂層の間に配置される多層または単層の無機層とを含み得る。合成樹脂層は、アクリル系樹脂、メタクリル系樹脂、ポリイソプレン、ビニル系樹脂、エポキシ系樹脂、ウレタン系樹脂、セルロース系樹脂、シロキサン系樹脂、ポリアミド系樹脂、またはフェリレン系樹脂などを含み得るが、合成樹脂層の物質はここで示された例に限定されない。

【0075】

回路層ＤＰ－ＣＬはベース基板ＢＳの上に配置され得る。回路層ＤＰ－ＣＬは少なくとも一つの絶縁層と、半導体パターンと、導電パターンとを含み得る。回路層ＤＰ－ＣＬに含まれる絶縁層、半導体パターン、及び導電パターンはトランジスタのような駆動素子、信号ライン、及びパッドを形成し得る。

【0076】

表示素子層ＤＰ－ＯＬは回路層ＤＰ－ＣＬの上に配置され得る。表示素子層ＤＰ－ＯＬはそれぞれが光を発光する発光素子を含み得る。例えば、発光素子は有機発光素子、無機発光素子、マイクロＬＥＤ、またはナノＬＥＤなどを含み得る。表示素子層ＤＰ－ＯＬの発光素子は回路層ＤＰ－ＣＬの駆動素子に電気的に連結され、駆動素子が提供する電気的信号によって光を発光し得る。

【0077】

封止層ＥＣＬは表示素子層ＤＰ－ＯＬの上に配置され、発光素子を密封し得る。封止層ＥＣＬは表示素子層ＤＰ－ＯＬの光学効率を向上させてよく、表示素子層ＤＰ－ＯＬを保護するための少なくとも一つの薄膜を含み得る。例えば、封止層ＥＣＬは無機膜及び有機膜のうち少なくとも一つを含み得る。封止層ＥＣＬの無機膜は水分／酸素から発光素子を保護し得る。封止層ＥＣＬの有機膜はほこり粒子のような異物から発光素子を保護し得る。

【0078】

入力感知ユニットＩＳＰは外部入力を感知し、表示パネルＤＰが外部入力に対応する映像を表示し得るように、外部入力に関する情報を含む入力信号を提供し得る。入力感知ユニットＩＳＰは静電容量方式、抵抗膜方式、赤外線方式、音波方式、または圧力方式のような様々な方式で駆動され得るが、入力感知ユニットＩＳＰの駆動方式は外部入力を感知し得るものであればよく、上述のいずれか一つに限定されるものではない。本発明の一実施例では入力感知ユニットＩＳＰは静電容量方式で駆動される入力感知パネルとして説明される。

【0079】

入力感知ユニットＩＳＰは、第３方向ＤＲ３に沿って順次に積層されるベース層ＩＬ１と、第１感知導電層ＣＬ１と、第１感知絶縁層ＩＬ２と、第２感知導電層ＣＬ２と、第２感知絶縁層ＩＬ３とを含み得る。入力感知ユニットＩＳＰのベース層ＩＬ１は封止層ＥＣＬに接触し得る。しかし、本発明の一実施例はこれに限らず、ベース層ＩＬ１または第２感知絶縁層ＩＬ３のうち少なくとも一つは省略されてもよい。

【0080】

第１感知導電層ＣＬ１及び第２感知導電層ＣＬ２それぞれは単層または多層構造を有し得る。多層構造の導電層は透明導電層と金属層のうち少なくとも２つ以上を含み得る。多層構造の導電層は互いに異なる金属を含む金属層を含み得る。透明導電層はＩＴＯ（ｉｎｄｉｕｍｔｉｎｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍｚｉｎｃｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍｔｉｎｚｉｎｃｏｘｉｄｅ）、ＰＥＤＯＴ、金属ナノワイヤ、及びグラフェンのうち少なくとも一つを含み得る。金属層はモリブデン、銀、チタン、銅、アルミニウム、及びこれらの合金のうち少なくとも一つを含み得る。例えば、第１感知導電層ＣＬ１及び第２感知導電層ＣＬ２それぞれは２層構造、例えば、ＩＴＯ／銅の２層構造を有してよく、ここで示された例に限定されず、チタン／アルミニウム／チタンの３層構造を有してもよい。

【0081】

第１感知導電層ＣＬ１及び第２感知導電層ＣＬ２それぞれは感知導電パターンを含み得る。第１感知導電層ＣＬ１及び第２感知導電層ＣＬ２の感知導電パターンは、入力感知ユニットＩＳＰを構成する感知電極及びそれに連結される感知ラインを形成し得る。

【0082】

ベース層ＩＬ１、第１感知絶縁層ＩＬ２、第２感知絶縁層ＩＬ３それぞれは無機膜及び有機膜のうち少なくとも一つを含み得る。例えば、無機膜は酸化アルミニウム、酸化チタン、酸化シリコン、酸窒化シリコン、酸化ジルコニウム、及び酸化ハフニウムのうち少なくとも一つを含み得て、有機膜はアクリル系樹脂、メタクリル系樹脂、ポリイソプレン、ビニル系樹脂、エポキシ系樹脂、ウレタン系樹脂、セルロース系樹脂、シロキサン系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、及びフェリレン系樹脂のうち少なくともいずれか一つを含み得る。しかし、無機膜及び有機膜の物質は前記例に限らない。本発明の一実施例において、ベース層ＩＬ１は無機膜を含み、第１感知絶縁層ＩＬ２及び第２感知絶縁層ＩＬ３は有機膜を含み得るが、本発明の一実施例はここで示された例に限定されない。

【0083】

図４は、本発明の一実施例による表示パネルＤＰの断面図である。

【0084】

図４を参照すると、表示パネルＤＰは、ベース基板ＢＳと、画素ＰＸと、画素ＰＸに電気的に連結される信号ラインＳＬ１～ＳＬｍ、ＤＬ１～ＤＬｎ、ＥＬ１～ＥＬｍ、ＣＳＬ１、ＣＳＬ２、ＰＬと、走査駆動部ＳＤＶ（ｓｃａｎｄｒｉｖｅｒ）と、発光駆動部ＥＤＶ（ｅｍｉｓｓｉｏｎｄｒｉｖｅｒ）と、駆動チップＤＤＶ（ｄａｔａｄｒｉｖｅｒ）と、表示パッドＤ－ＰＤとを含み得る。

【0085】

ベース基板ＢＳは表示パネルＤＰの電気的素子、ラインなどが配置されるベース面を提供し得る。ベース基板ＢＳは第２方向ＤＲで区分される第１ベース領域ＡＡ１と、曲げ領域ＢＡと、第２ベース領域ＡＡ２とを含み得る。曲げ領域ＢＡは第２方向ＤＲ２で第１ベース領域ＡＡ１から延長され得る。第２ベース領域ＡＡ２は第２方向ＤＲ２で曲げ領域ＢＡから延長され得る。よって、第１ベース領域ＡＡ１と第２ベース領域ＡＡ２は曲げ領域ＢＡを間に挟んで離隔され得る。

【0086】

第１ベース領域ＡＡ１は表示領域ＤＡを含み得る。表示領域ＤＡは画素ＰＸの発光素子が配置される領域であり得る。それによって、画素ＰＸは表示領域ＤＡを介して映像ＩＭを表示し得る。表示領域ＤＡは表示モジュールＤＭ（図２を参照）のアクティブ領域ＡＡ（図２を参照）に対応し、ウィンドウＷＭ（図２を参照）の透過領域ＴＡ（図２を参照）に重畳し得る。

【0087】

表示領域ＤＡを除いた残りの第１ベース領域ＡＡ１、曲げ領域ＢＡ，及び第２ベース領域ＡＡ２は非表示領域ＮＤＡと定義され得る。非表示領域ＮＤＡは表示領域ＤＡに隣接し、映像ＩＭが表示されない領域であり得る。非表示領域ＮＤＡは表示領域ＤＡを囲み得る。非表示領域ＮＤＡには画素ＰＸを駆動するための走査駆動部ＳＤＶ、発光駆動部ＥＤＶ、駆動チップＤＤＶと信号ラインＳＬ１～ＳＬｍ、ＤＬ１～ＤＬｎ、ＥＬ１～ＥＬｍ、ＣＳＬ１、ＣＳＬ２、ＰＬに電気的に連結される表示パッドＤ－ＰＤが配置され得る。画素ＰＸに電気的に連結される信号ラインＳＬ１～ＳＬｍ、ＤＬ１～ＤＬｎ、ＥＬ１～ＥＬｍ、ＣＳＬ１、ＣＳＬ２、ＰＬは非表示領域ＮＤＡの上に延長されて配置され得る。

【0088】

曲げ領域ＢＡは第１方向ＤＲ１に延長される曲げ軸を中心に曲げられる領域であり得る。つまり、曲げ領域ＢＡは第１ベース領域ＡＡ１に対応する表示パネルＤＰの背面に向かって曲げられ得る。曲げ領域ＢＡの一側から延長される第２ベース領域ＡＡ２は曲げ領域ＢＡが曲げられることで、第１ベース領域ＡＡ１と平面上で重畳し得る。つまり、第２ベース領域ＡＡ２は第１ベース領域ＡＡ１に対応する表示パネルＤＰの背面の上に配置され得る。

【0089】

第１方向ＤＲ１で曲げ領域ＢＡ及び第２領域ＡＡ２のそれぞれの幅は、第１領域ＡＡ１の幅より小さくてよい。曲げ軸に並んだ方向で曲げ領域ＢＡが第１ベース領域ＡＡ１より小さい幅を有することで、曲げ領域ＢＡが容易に曲げられ得る。しかし、ここで示した構成は例示的に示したものであり、第１方向ＤＲ１で曲げ領域ＢＡ及び第２ベース領域ＡＡ２の幅のうち少なくとも一つは第１ベース領域ＡＡ１の幅と同じであってよく、第１方向ＤＲ１で曲げ領域ＢＡ及び第２ベース領域ＡＡ２の幅のうち少なくとも一つはいずれか一つに限られるものではない。

【0090】

第２ベース領域ＡＡ２は曲げ領域ＢＡが曲げられることで第１ベース領域ＡＡ１の下に位置し、平坦に提供される領域であり得る。第２ベース領域ＡＡ２は、信号ラインＳＬ１～ＳＬｍ、ＤＬ１～ＤＬｎ、ＥＬ１～ＥＬｍ、ＣＳＬ１、ＣＳＬ２、ＰＬのうち曲げ領域ＢＡを経由して表示パッドＤ－ＰＤに向かって延長される信号ライン及び駆動チップＤＤＶが配置される領域であり得る。

【0091】

表示パッドＤ－ＰＤが配置される領域と後述する感知パッドＩ－ＰＤ（図５を参照）が配置される領域はそれぞれ表示パッド領域ＰＤ－Ａ及び感知パッド領域ＩＰＤ－Ａに区分され得る。図４では例示的に第１方向ＤＲ１で表示パッド領域ＰＤ－Ａと感知パッド領域ＩＰＤ－Ａが区分されると示している。例えば、感知パッド領域ＩＰＤ－Ａは第１方向ＤＲ１で第２ベース領域ＡＡ２の両側に隣接して提供され、表示パッド領域ＰＤ－Ａは中央部に提供され得る。しかし、本発明の一実施例は必ずしもこれに限らず、表示パッド領域ＰＤ－Ａ及び感知パッドＩ－ＰＤ（図５を参照）の配置位置は様々に変更されてもよい。

【0092】

フレキシブルプリント回路基板ＦＣＢ（図２を参照）は表示パッドＤ－ＰＤ及び感知パッドＩ－ＰＤ（図５を参照）が配置される第２ベース領域ＡＡ２の上に配置され、表示パッドＤ－ＰＤ及び感知パッドＩ－ＰＤ（図５を参照）に電気的に連結され得る。第２ベース領域ＡＡ２の下端に隣接して配置されるフレキシブルプリント回路基板ＦＣＢ（図２を参照）は、曲げ領域ＢＡが曲げられることで表示パネルＤＰの背面の上に位置し得る。第２ベース領域ＡＡ２及びフレキシブルプリント回路基板ＦＣＢ（図２を参照）が電子装置ＥＡ（図２を参照）の前面上で第１ベース領域ＡＡ１の下に位置することで、電子装置ＥＡ（図２を参照）のベゼル面積が減少され得る。

【0093】

画素ＰＸそれぞれは、トランジスタ（例えば、スイッチングトランジスタ、駆動トランジスタなど）及び少なくとも一つのキャパシタで構成される画素駆動回路と、画素駆動回路に電気的に連結される発光素子とを含み得る。画素ＰＸは画素ＰＸそれぞれに印加される電気的信号に対応して光を生成し得て、表示領域ＤＡを介して映像を表示し得る。本発明の一実施例によって、画素ＰＸのうち一部は非表示領域ＮＤＡに配置されるトランジスタを含み得るが、いずれか一つに限らない。

【0094】

走査駆動部ＳＤＶ及び発光駆動部ＥＤＶは第１ベース領域ＡＡ１に対応する非表示領域ＮＤＡに配置され得る。駆動チップＤＤＢは第２ベース領域ＡＡ２に対応する非表示領域ＮＤＡに配置され得る。本発明の一実施例において、駆動チップＤＤＶは表示パネルＤＰの非表示領域ＮＤＡ内に実装される集積回路チップの形で提供され得る。しかし、これに限らず、駆動チップＤＤＶはフレキシブルプリント回路基板ＦＣＢ（図２を参照）の上に実装されてもよい。

【0095】

信号ラインＳＬ１～ＳＬｍ、ＤＬ１～ＤＬｎ、ＥＬ１～ＥＬｍ、ＣＳＬ１、ＣＳＬ２、ＰＬは、走査ラインＳＬ１～ＳＬｍと、データラインＤＬ１～ＤＬｎと、発光ラインＥＬ１～ＥＬｍと、第１及び第２制御ラインＣＳＬ１、ＣＳＬ２と、電源ラインＰＬとを含み得る。ここで、ｍ及びｎは自然数を示す。

【0096】

データラインＤＬ１～ＤＬｎは走査ラインＳＬ１～ＳＬｍ及び発光ラインＥＬ１～ＥＬｍと絶縁されながら交差し得る。例えば、走査ラインＳＬ１～ＳＬｍは第１方向ＤＲ１に延長されて走査駆動部ＳＤＶに電気的に連結され得る。データラインＤＬ１～ＤＬｎは第２方向ＤＲ２に延長されて駆動チップＤＤＶに電気的に連結され得る。発光ラインＥＬ１～ＥＬｍは、第１方向ＤＲ１に延長されて発光駆動部ＥＤＶに電気的に連結され得る。

【0097】

電源ラインＰＬは、第１方向ＤＲ１に延長される部分と第２方向ＤＲ２に延長される部分を含み得る。電源ラインＰＬの第１方向ＤＲ１に延長される部分と第２方向ＤＲ２に延長される部分は互いに異なる層の上に配置されるか、同じ層の上に一体に配置され得る。電源ラインＰＬのうち第１方向ＤＲ１に延長される部分は、画素ＰＸ及び第２方向ＤＲ２に延長される部分に電気的に連結され得る。電源ラインＰＬのうち第２方向ＤＲ２に延長される部分は非表示領域ＮＤＡに配置され、第１ベース領域ＡＡ１から曲げ領域ＢＡ及び第２ベース領域ＡＡ２を経由して表示パッドＤ－ＰＤに電気的に連結され得る。電源ラインＰＬは第１電圧を画素ＰＸに提供し得る。

【0098】

第１制御ラインＣＳＬ１は走査駆動部ＳＤＶに電気的に連結され、曲げ領域ＢＡを経由して第２ベース領域ＡＡ２の下端に向かって延長され得る。第２制御ラインＣＳＬ１は発光駆動部ＥＤＶに電気的に連結され、曲げ領域ＢＡを経由して第２ベース領域ＡＡ２の下端に向かって延長され得る。

【0099】

表示パッドＤ－ＰＤ第２ベース領域ＡＡ２の下端に隣接して配置され得る。第２ベース領域ＡＡ２の上で表示パッドＤ－ＰＤは駆動チップＤＤＶよりベース基板ＢＳの下端により隣接して配置され得る。表示パッドＤ－ＰＤは第１方向ＤＲ１に沿って離隔されて配置され得る。電源ラインＰＬ、第１制御ラインＣＳＬ１、及び第２制御ラインＣＳＬ２はそれぞれ表示Ｄ－ＰＤのうち対応する表示パッドＤ－ＰＤに電気的に連結され得る。データラインＤＬ１～ＤＬｎはそれぞれ駆動チップＤＤＶを介して表示パッドＤ－ＰＤのうち対応する表示パッドＤ－ＰＤに電気的に連結され得る。

【0100】

表示パッドＤ－ＰＤは異方性導電接着層を介してフレキシブルプリント回路基板ＦＣＢ（図２を参照）と電気的に連結され得て、フレキシブルプリント回路基板ＦＣＢ（図２を参照）から提供される電気的信号は表示パッドＤ－ＰＤを介して表示パネルＤＰに伝達され得る。しかし、表示パッドＤ－ＰＤとフレキシブルプリント回路基板ＦＣＢ（図２を参照）の連結方式はここで示された例に限定されない。

【0101】

走査駆動部ＳＤＶは走査制御信号に応答して走査信号を生成し得る。走査信号は走査ラインＳＬ１～ＳＬｍを介して画素ＰＸに印加され得る。駆動チップＤＤＶはデータ制御信号に応答し、映像信号に対応するデータ電圧を生成し得る。データ電圧はデータラインＤＬ１～ＤＬｎを介して画素ＰＸに印加され得る。発光駆動部ＥＤＶは発光制御信号に応答して発光信号を生成し得る。発光信号は発光ラインＥＬ１～ＥＬｍを介して画素ＰＸに印加され得る。

【0102】

画素ＰＸは、走査信号に応答してデータ電圧を提供され得る。画素ＰＸは、発光信号に応答してデータ電圧に対応する輝度の光を発光することで映像を生成し得る。画素ＰＸの発光時間は発光信号によって制御され得る。

【0103】

図５は、本発明の一実施例による入力感知ユニットＩＳＰの平面図である。図５では説明の便宜上、上述したベース基板ＢＳの上に配置される入力感知ユニットＩＳＰの構成を簡略に示している。

【0104】

本発明の一実施例において、入力感知ユニットＩＳＰは相互静電容量方式（ｍｕｔｕａｌ－ｃａｐｔｙｐｅ）で駆動され得る。図５を参照すると、入力感知ユニットＩＳＰは第１感知電極ＴＥＸ：ＴＥＸ１～ＴＥＸ６と、第２感知電極ＴＥＹ：ＴＥＹ１～ＴＥＹ４と、第１感知ラインＴＬＸ１～ＴＬＸ６と、第２感知ラインＴＬＹ１～ＴＬＹ４と、感知パッドＩ－ＰＤとを含み得る。しかし、入力感知ユニットＩＳＰの駆動方式はここで示された例に限定されず、入力感知ユニットＩＳＰは自己容量方式（ｓｅｌｆ－ｃａｐｔｙｐｅ）で駆動されてもよい。

【0105】

第１感知電極ＴＥＸそれぞれは第１方向ＤＲ１に沿って延長され、第１感知電極ＴＥＸは第２方向ＤＲ２に沿って配列され得る。図５は６つの第１感知電極ＴＥＸ１～ＴＥＸ６を例示的に示している。しかし、入力感知ユニットＩＳＰに含まれる第１感知電極ＴＥＸの個数はここで示された例に限定されない。一つの第１感知電極ＴＥＸは、第１方向ＤＲ１に沿って配列される第１感知パターンＳＰ１と、それを連結する第１連結パターンＢＰ１とを含み得る。

【0106】

第２感知電極ＴＥＹそれぞれは第２方向ＤＲ２に沿って延長され、第２感知電極ＴＥＹは第１方向ＤＲ１に沿って配列され得る。図５では４つの第２感知電極ＴＥＹ１～ＴＥＹ４を例示的に示している。しかし、入力感知ユニットＩＳＰに含まれる第２感知電極ＴＥＹの個数はここで示された例に限定され。一つの第２感知電極ＴＥＹは、第２方向ＤＲ２に沿って配置される第２感知パターンＳＰ２と、それを連結する第２連結パターンＢＰ２とを含み得る。

【0107】

第１感知電極ＴＥＸと第２感知電極ＴＥＹは電気的に絶縁され得る。入力感知ユニットＩＳＰは第１感知電極ＴＥＸと第２感知電極ＴＥＹとの間の静電容量の変化によって外部入力を感知し得る。第１感知電極ＴＥＸ及び第２感知電極ＴＥＹはベース基板ＢＳの表示領域ＤＡに対応する領域に配置され得る。それによって、電子装置ＥＡ（図１を参照）は表示領域ＤＡを介して映像を表示すると共に、表示領域ＤＡに加えられる外部入力を感知し得る。

【0108】

第１感知ラインＴＬＸ１～ＴＬＸ６は非表示領域ＮＤＡの上に配置され、第１感知電極ＴＥＸ１～ＴＥＸ６にそれぞれ電気的に連結され得る。第１感知ラインＴＬＸ１～ＴＬＸ６のうち一部は非表示領域ＮＤＡの左側に配置されてよく、残りの一部は非表示領域ＮＤＡの右側に配置され得る。例えば、奇数行に配置される第１感知電極ＴＥＸ１、ＴＥＸ３、ＴＥＸ５に連結される第１感知ラインＴＬＸ１、ＴＬＸ３、ＴＬＸ５は第１感知電極ＴＥＸ１、ＴＥＸ３、ＴＥＸ５の左側にそれぞれ連結され、偶数行に配置される第１感知電極ＴＥＸ２、ＴＥＸ４、ＴＥＸ６に連結される第１感知ラインＴＬＸ２、ＴＬＸ４、ＴＬＸ６は第１感知電極ＴＥＸ２、ＴＥＸ４、ＴＥＸ６の右側にそれぞれ連結され得る。しかし、第１感知ラインＴＬＸ１～ＴＬＸ６の配置はここで示された例に限定されず、第１感知ラインＴＬＸ１～ＴＬＸ６がいずれも非表示領域ＮＤＡの左側に配置されてよく、第１感知ラインＴＬＸ１～ＴＬＸ６がいずれも非表示領域ＮＤＡの右側に配置されてもよい。

【0109】

第１感知ラインＴＬＸ１～ＴＬＸ６それぞれは第１ベース領域ＡＡ１から曲げ領域ＢＡを経由して第２ベース領域ＡＡ２に向かって延長され得る。第１感知ラインＴＬＸ１～ＴＬＸ６それぞれは第２ベース領域ＡＡ２の上に配置される感知パッドＩ－ＰＤに電気的に連結され得る。

【0110】

第２感知ラインＴＬＹ１～ＴＬＹ４は非表示領域ＮＤＡの上に配置され、第２感知電極ＴＥＹ１～ＴＥＹ４にそれぞれ電気的に連結され得る。第２感知ラインＴＬＹ１～ＴＬＹ４のうち一部は非表示領域ＮＤＡの左側に隣接して配置され得て、残りの一部は非表示領域ＮＤＡの右側に隣接して配置され得る。例えば、第１方向ＤＲ１で第２感知電極ＴＥＹ１～ＴＥＹ４のうち左側に配置される第２感知電極ＴＥＹ１、ＴＥＹ２に電気的に連結される第２感知ラインＴＬＹ１、ＴＬＹ２は第１ベース領域ＡＡ１の左側に隣接して配置され得て、右側に配置される第２感知電極ＴＥＹ３、ＴＥＹ４に電気的に連結される第２感知ラインＴＬＹ３、ＴＬＹ４は第１ベース領域ＡＡ１の右側に隣接して配置され得る。しかし、第２感知ラインＴＬＹ１～ＴＬＹ４の配置はここで示された例に限定されない。

【0111】

第２感知ラインＴＬＹ１～ＴＬＹ４それぞれは第１ベース領域ＡＡ１の下端に隣接した領域から曲げ領域ＢＡを経由して第２ベース領域ＡＡ２に向かって延長され得る。第２感知ラインＴＬＹ１～ＴＬＹ４それぞれは第２ベース領域ＡＡ２の上に配置される感知パッドＩ－ＰＤに電気的に連結され得る。

【0112】

感知パッドＩ－ＰＤのうち一部は第１方向ＤＲ１で第２ベース領域ＡＡ２の左側に隣接した領域に配置されてよく、残りの一部は第２ベース領域ＡＡ２の右側に隣接した領域に配置され得る。しかし、感知パッドＩ－ＰＤは表示パッド領域ＰＤ－Ａを間に挟んで離隔される２つの組に区分され得る。しかし、感知パッドＩ－ＰＤの配置はここで示された例に限定されない。

【0113】

感知パッドＩ－ＰＤは表示パッドＤ－ＰＤ（図４を参照）と同じ層の上に配置され得る。感知パッドＩ－ＰＤは第１及び第２感知ラインＴＬＸ１～ＴＬＸ６、ＴＬＹ１～ＴＬＹ４とは異なる層の上に配置され、コンタクト孔を介して連結され得る。しかし、ここで示された例に限定されず、感知パッドＩ－ＰＤは表示パッドＤ－ＰＤ（図４を参照）とは異なる層の上に配置されてもよい。例えば、感知パッドＩ－ＰＤは第１及び第２感知ラインＴＬＸ１～ＴＬＸ６、ＴＬＹ１～ＴＬＹ４と同じ層の上に一体に配置されてもよい。

【0114】

第１及び第２感知ラインＴＬＸ１～ＴＬＸ６、ＴＬＹ１～ＴＬＹ４はベース基板ＢＳの非表示領域ＮＤＡに対応する領域の上で表示パネルＤＰ（図４を参照）の構成より上部に配置され得る。それによって、第１及び第２感知ラインＴＬＸ１～ＴＬＸ６、ＴＬＹ１～ＴＬＹ４は曲げ領域ＢＡ及び第２ベース領域ＡＡ２の上で表示パネルＤＰ（図４を参照）の構成と重畳し得る。

【0115】

図６は、本発明の一実施例による電子装置ＥＡの斜視図である。図６では第２ベース領域ＡＡ２に対応して配置される電子装置ＥＡの一部構成を簡略に示している。

【0116】

第２ベース領域ＡＡ２は非表示領域ＮＤＡ（図４を参照）のうちの一部の領域に対応する。図６に示したように、非表示領域ＮＤＡまたは第２ベース領域ＡＡ２のうち駆動チップＤＤＶがボンディングされる領域は第１パッド領域ＰＡ１と定義され、フレキシブルプリント回路基板ＦＣＢがボンディングされる領域は第２パッド領域ＰＡ２と定義され得る。

【0117】

駆動チップＤＤＶは第１接着層ＣＦ１を介して第１パッド領域ＰＡ１にボンディングされ、フレキシブルプリント回路基板ＦＣＢは第２接着層ＣＦ２を介して第２パッド領域ＰＡ２にボンディングされ得る。第１接着層ＣＦ１及び第２接着層ＣＦ２それぞれは異方性導電フィルム（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ）であり得る。例えば、第１接着層ＣＦ１及び第２接着層ＣＦ２それぞれは接着樹脂と、接着樹脂に分散されている導電粒子とを含み得る。または、第１接着層ＣＦ１及び第２接着層ＣＦ２それぞれ非導電フィルム（Ｎｏｎ－ｃｏｎｄｕｃｔｉｖｅＦｉｌｍ）であり得る。例えば、第１接着層ＣＦ１及び第２接着層ＣＦ２それぞれは導電粒子を含まない接着樹脂であり得る。第１接着層ＣＦ１及び第２接着層ＣＦ２に関する詳細な説明は後述する。

【0118】

しかし、ここで示された例に限定されず、本発明の一実施例において、第１接着層ＣＦ１及び第２接着層ＣＦ２のうちいずれか一つは省略されてもよい。例えば、駆動チップＤＤＶ及びフレキシブルプリント回路基板ＦＣＢは第１パッド領域ＰＡ１と第２パッド領域ＰＡ２にそれぞれ超音波ボンディングによってボンディングされてもよい。

【0119】

表示パネルＤＰは複数のパッドＰＤを含み得る。複数のパッドＰＤは、第１信号パッドＰＤ１と、第２信号パッドＰＤ２と、表示パッドＤ－ＰＤとを含み得る。第１信号パッドＰＤ１、第２信号パッドＰＤ２、及び表示パッドＤ－ＰＤは信号の伝達経路に配置されるパッドであり得る。

【0120】

第１信号パッドＰＤ１は駆動チップＤＤＶの出力パッドに対応して配置され、駆動チップＤＤＶから信号を受信する入力パッドであり得る。第２信号パッドＰＤ２は駆動チップＤＤＶの入力パッドに対応して配置され、駆動チップＤＤＶに信号を出力する出力パッドであり得る。表示パッドＤ－ＰＤはフレキシブルプリント回路基板ＦＣＢから信号を受信するパネル入力パッドであり得る。

【0121】

第１信号パッドＰＤ１それぞれは信号ラインを介して表示パネルＤＰの画素ＰＸ（図４を参照）に電気的に連結され、画素ＰＸ（図４を参照）に信号を送信及び受信し得る。第２信号パッドＰＤ２はそれぞれ表示パッドＤ－ＰＤのうち対応する表示パッドＤ－ＰＤに信号配線を介して電気的に連結され、互いに電気的に連結される表示パッドＤ－ＰＤと第２信号パッドＤＰ２は信号を送信及び受信し得る。

【0122】

第１パッド領域ＰＡ１は、第１サブパッド領域ＰＡ１－１と第２サブパッド領域ＰＡ１－２とを含み得る。第１サブパッド領域ＰＡ１－１は第１信号パッドＰＤ１が配置される領域と定義され得る。第２サブパッド領域ＰＡ１－２は第２信号パッドＰＤ２が配置される領域と定義され得る。

【0123】

第１信号パッドＰＤ１は第１サブパッド領域ＰＡ１－１内で第１方向ＤＲ１及び第２方向ＤＲ２に沿って配列され得る。第１信号パッドＰＤ１のうち第１方向ＤＲ１に沿って配列される第１信号パッドＰＤ１はパッド行と定義され得る。図６では５つのパッド行が第２方向ＤＲ２に沿って配列されることを例示的に示している。第１信号パッドＰＤ１の配置は少なくとも２つ以上のパッド行が第２方向ＤＲ２に沿って配列されるものであればよく、いずれか一つに限定されるものではない。

【0124】

第２信号パッドＰＤ２は第２サブパッド領域ＰＡ１－２内で第１方向ＤＲ１に沿って配列され得る。第２信号パッドＰＤ２は一つのパッド行に配置され得る。しかし、第２信号パッドＰＤ２の配置はここで示された例に限定されない。

【0125】

図７は、本発明の一実施例による表示パネルＤＰの平面図である。図７は第２ベース領域ＡＡ２に対応する表示パネルＤＰの一部分の平面図である。各構成については上述した説明が適用され得る。

【0126】

図７では本発明の一実施例による第１及び第２パッド領域ＰＡ１、ＰＡ２が拡大されて示されている。第１パッド領域ＰＡ１には駆動チップＤＤＶ（図６を参照）がボンディングされ、第２パッド領域ＰＡ２はフレキシブルプリント回路基板ＦＣＢ（図６を参照）がボンディングされ得る。

【0127】

図７を参照すると、第１パッド領域ＰＡには第１信号パッドＰＤ１及び第２信号パッドＰＤ２が配置され得る。第１信号パッドＰＤ１は第１パッド領域ＰＡの上部に隣接した領域内で５つのパッド行Ｐ－１～Ｐ－５に配置され得る。前記５つのパッド行Ｐ－１～Ｐ－５は第１乃至第５入力パッド行Ｐ－１～Ｐ－５と定義され得る。第２信号パッドＰＤ２は第１パッド領域ＰＡの下部に隣接した領域内で一つのパッド行Ｐ－１０に配置され得る。前記一つのパッド行Ｐ－１０は第１出力パッド行Ｐ－１０と定義され得る。

【0128】

第１信号パッドＰＤ１のうち第１方向ＤＲ１で中心に配置される第１中心パッドは基準線ＶＬの上に配置され得る。第１中心パッドは第２方向ＤＲ２に沿って延長され得る。第１信号パッドＰＤ１のうち基準線ＶＬの左側及び右側に配置される第１信号パッドＰＤ１は基準線ＶＬを基準に所定の勾配を有するように延長され得る。基準線ＶＬを基準に左側に配置される一部の第１信号パッドＰＤ１は第１斜線方向ＣＤＲ１に延長され得る。左側に配置される第１信号パッドＰＤ１は基準線ＶＬに対して時計回りに鋭角をなすように延長され得る。基準線ＶＬを基準に右側に配置される一部の第１信号パッドＰＤ１は第２斜線方向ＣＤＲ２に延長され得る。右側に配置される第１信号パッドＰＤ１は基準線ＶＬに対して反時計回りに鋭角をなすように延長され得る。

【0129】

第２信号パッドＰＤ２のうち第１方向ＤＲ１で中心に配置される第２中心パッドは基準線ＶＬの上に配置され得る。第２中心パッドは第２方向ＤＲ２に沿って延長され得る。第２信号パッドＰＤ２のうち基準線ＶＬの左側及び右側に配置される第２信号パッドＰＤ２は基準線ＶＬを基準に所定の勾配を有するように延長され得る。基準線ＶＬを基準に左側に配置される一部の第２信号パッドＰＤ２は基準線ＶＬに対して時計回りに鋭角をなすように延長され得て、右側に配置される一部の第２信号パッドＰＤ２は基準線ＶＬに対して反時計回りに鋭角をなすように延長され得る。

【0130】

表示パネルＤＰはダミーパッドＳＭＰを更に含み得る。ダミーパッドＳＭＰは第１パッド領域ＰＡ１内に配置され得る。ダミーパッドＳＭＰそれぞれは電気的に孤立したパッドであり得て、第２ベース領域ＡＡ２の端と第１信号パッドＰＤ１との間の領域を補充するために配置され得る。

【0131】

ダミーパッドＳＭＰは第１乃至第５入力パッド行Ｐ－１～Ｐ－５のうち少なくとも一つの行で最外郭に配置される第１信号パッドＰＤ１より外側に配置され得る。ダミーパッドＳＭＰは第１パッド領域ＰＡ１の左側及び右側に隣接して配置され得る。図６では第１乃至第５入力パッド行Ｐ－１～Ｐ－５のうち第１乃至第４入力パッド行Ｐ－１～Ｐ－４の外側に配置されるダミーパッドＳＭＰを例示的に示しているが、ダミーパッドＳＭＰの配置はここで示された例に限定されない。

【0132】

ダミーパッドＳＭＰは隣接して配置される第１信号パッドＰＤ１の延長方向と並んだ方向に延長され得る。ダミーパッドＳＭＰのうち一つのパッド行に隣接して配置されるダミーパッドＳＭＰは、前記一つのパッド行の第１信号パッドＰＤ１と第１方向ＤＲ１に沿って並んで配置され得る。

【0133】

表示パネルＤＰはアラインパッドＡＬＰを更に含み得る。アラインパッドＡＬＰは第１パッド領域ＰＡ１に配置され得る。アラインパッドＡＬＰは複数で提供され得て、アラインパッドＡＬＰはそれぞれ第１パッド領域ＰＡ１の左側及び右側の角に隣接して配置され得る。

【0134】

アラインパッドＡＬＰは、駆動チップＤＤＶ（図６を参照）を表示パネルＤＰの第１パッド領域ＰＡ１の上にボンディングする工程で、駆動チップＤＤＶ（図６を参照）と表示パネルＤＰの第１パッド領域ＰＡ１を整列させるための識別表示またはアラインマークであり得る。図７では十字架状のアラインパッドＡＬＰを例示的に示しているが、アラインパッドＡＬＰの形状は駆動チップＤＤＶ（図６を参照）と表示パネルＤＰを整列させ得るものであればいずれか一つに限らず、円形または多角形状を有してもよい。

【0135】

本発明の一実施例において、ダミーパッドＳＭＰとアラインパッドＡＬＰは同じ工程によって形成され得て、ダミーパッドＳＭＰとアラインパッドＡＬＰは互いに同じ物質を含み得る。本発明の一実施例において、ダミーパッドＳＭＰとアラインパッドＡＬＰのうち少なくともいずれか一つは第１信号パッドＰＤ１と同じ物質を含み得る。ダミーパッドＳＭＰとアラインパッドＡＬＰのうち少なくともいずれか一つは第１信号パッドＰＤ１と同じ工程によって形成され得る。

【0136】

表示パネルＤＰはサブアラインパッドＳＡＬＰを更に含み得る。サブアラインパッドＳＡＬＰは第１パッド領域ＰＡ１に配置され得る。サブアラインパッドＳＡＬＰは複数で提供され、一部は第１パッド領域ＰＡ１の左側に隣接して配置されてよく、他の一部は第１パッド領域ＰＡ１の右側に隣接して配置され得る。

【0137】

サブアラインパッドＳＡＬＰは、駆動チップＤＤＶ（図６を参照）を表示パネルＤＰの第１パッド領域ＰＡ１の上にボンディングする工程で、駆動チップＤＤＶ（図６を参照）と表示パネルＤＰを整列させてよく、駆動チップＤＤＶ（図６を参照）と表示パネルＤＰの整列が適合しているのかを検査するための識別表示またはアラインマークである。図７では四角形状のサブアラインパッドＳＡＬＰを例示的に示しているが、サブアラインパッドＳＡＬＰの形状は駆動チップＤＤＶ（図６を参照）と表示パネルＤＰの整列を確認し得るものであればよく、いずれか一つに限定されるものではなく、円形または多角形状を有してもよい。

【0138】

図８は、本発明の一実施例による表示モジュールＤＭ－ａの断面図である。図８では、第１ベース領域ＡＡ１に配置される画素ＰＸ（図４を参照）及び第２ベース領域ＡＡ２に配置される第１及び第２信号パッドＰＤ１、ＰＤ２の断面を例示的に示している。

【0139】

図８を参照すると、表示モジュールＤＭ－ａは、表示パネルＤＰと、表示パネルＤＰの上に配置される入力感知ユニットＩＳＰとを含み得る。各構成については上述した説明が同じく適用され得る。

【0140】

図８を参照すると、表示パネルＤＰは、ベース層ＢＳと、回路層ＤＰ－ＣＬと、表示素子層ＤＰ－ＯＬと、封止層ＥＣＬとを含み得る。

【0141】

ベース基板ＢＳは絶縁性を有し、表示モジュールＤＭ－ａの構成が配置されるベース面を提供し得る。ベース基板ＢＳは曲げられ得るように軟性を有し得る。上述したように、ベース基板ＢＳは第１ベース領域ＡＡ１と、曲げ領域ＢＡ（図４を参照）と、第２ベース領域ＡＡ２とを含み得るが、ベース領域の曲げ領域ＢＡ（図４を参照）は所定の曲率で曲げられ得る。

【0142】

回路層ＤＰ－ＣＬは、ベース基板ＢＳの上に配置される絶縁層１０～６０と、画素ＰＸ（図４を参照）のトランジスタＴＲと、上部電極ＵＥと、連結電極ＣＮ１、ＣＮ２とを含み得る。絶縁層１０～６０はベース基板ＢＳの上に厚さ方向に沿って順次に積層される第１乃至第６絶縁層１０～６０を含み得る。しかし、回路層ＤＰ－ＣＬに含まれる絶縁層１０～６０の本発明の一実施例はこれに限らず、回路層ＤＰ－ＣＬの構成または製造工程によって変更され得る。

【0143】

第１絶縁層１０はベース基板ＢＳの上に配置され得る。第１絶縁層１０は外部から異物が流入されることを防止するバリア層及び／またはバッファ層で提供され得る。第１絶縁層１０はベース基板ＢＳと回路層ＤＰ－ＣＬの半導体パターンＳＭ及び／または導電パターンとの結合力を向上させ得る。第１絶縁層１０は酸化シリコン及び窒化シリコンのうち少なくともいずれか一つを含み得る。本発明の一実施例において、第１絶縁層１０は交互に積層される酸化シリコン層と窒化シリコン層を含み得る。

【0144】

画素ＰＸ（図４を参照）はベース基板ＢＳの上に配置され得る。画素ＰＸ（図４を参照）は第１ベース領域ＡＡ１の表示領域ＤＡに対応して配置され得る。画素ＰＸ（図４を参照）はトランジスタＴＲと発光素子ＯＬとを含み得る。

【0145】

トランジスタＴＲは半導体パターンＳＭとゲート電極ＧＥとを含み得る。半導体パターンＳＭは第1絶縁層１０の上に配置され得る。半導体パターンＳＭはチャネルＳ１と、ソースＳ２と、ドレインＳ３とを含み得る。半導体パターンＳＭはシリコン半導体を含み得るが、単結晶シリコン半導体、ポリシリコン半導体、または非晶質シリコン半導体を含み得る。半導体パターンＳＭは、ここで示された例に限定されず、酸化物半導体を含んでもよい。本発明の一実施例による半導体パターンＳＭは半導体性質を有するものであれば様々な物質からなってもよく、いずれか一つの実施例に限定されるものではない。

【0146】

半導体パターンＳＭはドーピング可否または還元可否によって電気的に性質が異なる複数の領域を含み得る。例えば、半導体パターンＳＭはドーピングされるか金属酸化物が還元されて伝導性の大きい領域を含み得る。また、伝導性の大きい領域はトランジスタＴＲの電極または信号配線の役割をし得る。これはトランジスタＴＲのソースＳ２及びドレインＳ３に相当し得る。半導体パターンＳＭはドーピングされずに相対的に伝導性の小さい領域を含み得る。また、これはトランジスタＴＲのチャネルＳ１（またはアクティブ）に相当し得る。

【0147】

第２絶縁層２０は第１絶縁層１０の上に配置されて半導体パターンＳＭをカバーし得る。ゲート電極ＧＥは第２絶縁層２０の上に配置され得る。第２絶縁層２０はトランジスタＴＲの半導体パターンＳＭとゲート電極ＧＥとの間に配置され得る。ゲート電極ＧＥは平面上で半導体パターンＳＭのチャネルＳ１に重畳し得る。ゲート電極ＧＥは半導体パターンＳＭをドーピングする工程でマスクとして機能し得る。ゲート電極ＧＥは耐熱性を有するモリブデン（Ｍｏ）、モリブデンを含有する合金、チタン（Ｔｉ）、チタンを含有する合金などを含み得るが、ここで示された例に限定されない。

【0148】

図８に示したトランジスタＴＲの構造は例示的なものであって、トランジスタＴＲのソースＳ２やドレインＳ３は半導体パターンＳＭから独立して形成される電極であってもよい。この場合、ソースＳ２及びドレインＳ３は半導体パターンＳＭに接触してよく、絶縁層を貫通して半導体パターンＳＭに接続され得る。また、ゲート電極ＧＥは半導体パターンＳＭの下に配置されてもよい。本発明の一実施例によるトランジスタＴＲは様々な構造で形成されてよく、いずれか一つの実施例に限定されるものではない。

【0149】

一方、第２絶縁層２０及び後述する第３乃至第６絶縁層３０～６０は無機層及び有機層のうち少なくとも一つを含み得る。例えば、無機層は、酸化アルミニウム、酸化チタン、酸化シリコン、酸窒化シリコン、酸化ジルコニウム、及び酸化ハフニウムのうち少なくとも一つを含み得る。有機層は、アクリル系樹脂、メタクリル系樹脂、ポリイソプレン、ビニル系樹脂、エポキシ系樹脂、ウレタン系樹脂、セルロース系樹脂、シロキサン系樹脂、ポリアミド系樹脂、及びフェリレン系樹脂のうち少なくともいずれか一つを含み得る。

【0150】

第３絶縁層２０は第２絶縁層２０の上に配置され、ゲート電極ＧＥをカバーし得る。上部電極ＵＥは第３絶縁層３０の上に配置され得る。上部電極ＵＥはゲート電極ＧＥと平面上で重畳してよく、互いに重畳するゲート電極ＧＥ及び上部電極ＵＥはキャパシタを形成し得る。

【0151】

第４絶縁層４０は第３絶縁層３０の上に配置され、上部電極ＵＥをカバーし得る。連結ラインＣＮ１、ＣＮ２は第１連結電極ＣＮ１と第２連結電極ＣＮ２とを含み得る。第１連結電極ＣＮ１は第４絶縁層４０上に配置され得る。第５絶縁層５０は第４絶縁層４０の上に配置されて第１連結電極ＣＮ１をカバーし得る。第２連結電極ＣＮ２は第５絶縁層５０上に配置され得る。第６絶縁層６０は第５絶縁層５０の上に配置されて第２連結電極ＣＮ２をカバーし得る。本発明の一実施例において、第５絶縁層５０及び第６絶縁層６０のうち少なくともいずれか一つは有機層を含み得て、下部に配置される構成の間の段差をカバーしながら平坦な上面を提供し得る。

【0152】

第１連結電極ＣＮ１は、第２乃至第４絶縁層２０～４０を貫通するコンタクト孔を介して半導体パターンＳＭに電気的に連結され得る。第２連結電極ＣＮ２は第５絶縁層５０を貫通するコンタクト孔を介して第１連結電極ＣＮ１に電気的に連結され得る。

【0153】

第１連結電極ＣＮ１及び第２連結電極ＣＮ２それぞれは導電性物質を含み得る。第１連結電極ＣＮ１及び第２連結電極ＣＮ２それぞれは金、銀、銅、アルミニウム、白金、モリブデン、チタン、及びこれらの合金などを含み得る。第１連結電極ＣＮ１及び第２連結電極ＣＮ２のうち少なくともいずれか一つは多層構造の導電層を含み得る。例えば、第１連結電極ＣＮ１及び第２連結電極ＣＮ２のうち少なくともいずれか一つはチタン／アルミニウム／チタンの３層構造を有し得る。しかし、本発明の一実施例はここで示された例に限定されない。

【0154】

回路層ＤＰ－ＣＬの一実施例によって、第１連結電極ＣＮ１及び第２連結電極ＣＮ２のうち少なくともいずれか一つは省略されてもよい。または、回路層ＤＰ－ＣＬの一実施例によって、トランジスタＴＲと発光素子ＯＬを連結する追加の連結電極が更に配置されてもよい。発光素子ＯＬとトランジスタＴＲとの間に配置される絶縁層の数によって発光素子ＯＬとトランジスタＴＲとの間の電気的連結方式は様々に変更されてよく、いずれか一つの実施例に限定されない。

【0155】

表示素子層ＤＰ－ＯＬは表示素子ＯＬと画素定義膜ＰＤＬとを含み得る。発光素子ＯＬ及び画素定義膜ＰＤＬは第６絶縁層６０の上に配置され得る。発光素子ＯＬは第１電極ＡＥと、発光層ＥＭと、第２電極ＣＥとを含み得る。

【0156】

第１電極ＡＥは第６絶縁層６０を貫通するコンタクト孔を介して第２連結電極ＣＮ２に電気的に連結され得る。第１電極ＡＥは第１乃至第２連結電極ＣＮ１、ＣＮ２を介してトランジスタＴＲに電気的に連結され得る。

【0157】

画素定義膜ＰＤＬには第１電極ＡＥの少なくとも一部を露出させる画素開口部ＰＸ－ＯＰが定義され得る。画素定義膜ＰＤＬから露出された第１電極ＡＥの一領域は発光領域に対応し得る。画素定義膜ＰＤＬは無機層、有機層、または複合材料層を含み得る。本発明の一実施例によって、が磯定義膜ＰＤＬはブラック顔料またはブラック染料を更に含み得る。

【0158】

発光層ＥＭは第１電極ＡＥの上に配置され得る。発光層ＥＭは所定の色光を提供し得る。発光層ＥＭは画素定義膜ＰＤＬに定義される画素開口部ＰＸ－ＯＰに対応して配置され得る。発光素子ＯＬ及び画素開口部ＰＸ－ＯＰは複数で提供されてよく、発光素子ＯＬの発光層ＥＭはそれぞれ画素開口部ＰＸ－ＯＰに対応して配置され、互いに離隔されたパターン状に提供され得る。しかし、ここで示された例に限定されず、発光素子ＯＬの発光層ＥＭは一体の共通層で形成されてもよい。

【0159】

第２電極ＣＥは発光層ＥＭと画素定義膜ＰＤＬとの間に配置され得る。第２電極ＣＥは画素ＰＸ（図４を参照）に共通に配置される共通電極として提供され得る。

【0160】

一方、発光素子ＯＬは、第１電極ＡＥと発光層ＥＭＬとの間に配置される正孔制御領域と、発光層ＥＭと第２電極ＣＥとの間に配置される電子制御領域のうち少なくともいずれか一つを更に含み得る。正孔制御領域は正孔生成層、正孔輸送層、及び電子阻止層のうち少なくとも一つを含み得て、電子制御領域は電子生成層、電子輸送層、及び正孔阻止層のうち少なくとも一つを含み得る。

【0161】

封止層ＥＣＬは表示素子層ＤＰ－ＯＬの上に配置され得る。封止層ＥＣＬは発光素子ＯＬ及び画素定義膜ＰＤＬの上に配置されて、発光素子ＯＬを密封し得る。封止層ＥＣＬは無機膜及び有機膜のうち少なくとも一つを含み得る。本発明の一実施例において、封止層ＥＣＬは第１無機膜ＥＮ１と、第２無機膜ＥＭ３と、第１及び第２無機膜ＥＮ１、ＥＮ３の間に配置される有機膜ＥＮ２とを含み得る。しかし、封止層ＥＣＬの構成は発光素子ＯＬを密封し得るものであればよく、ここで示された例に限定されない。

【0162】

第１無機膜ＥＮ１は第２電極ＣＥの上に配置されてよく、有機膜ＥＮ２及び第２無機膜ＥＮ３は表示パネルＤＰの厚さ方向で第１無機膜ＥＮ１の上に順次に配置され得る。第１及び第２無機膜ＥＮ１、ＥＮ３は外部から流入される水分や酸素から発光画素ＯＬを保護し得る。例えば、第１及び第２無機膜ＥＮ１、ＥＮ３それぞれは窒化シリコン、酸窒化シリコン、酸化シリコン、酸化チタン、及び酸化アルミニウムのうち少なくとも一つを含み得る。しかし、第１及び第２無機膜ＥＮ１、ＥＮ３の物質は前記例に限らない。有機膜ＥＮ２は異物が発光素子ＯＬに流入されることを防止してよく、有機膜ＥＮ２の下部に配置される構成の段差をカバーし得る。例えば、有機膜ＥＮ２はアクリル系の有機物を含み得る。しかし、有機膜ＥＮ２の物質は前記の例に限定されるものではない。

【0163】

入力感知ユニットＩＳＰは表示パネルＤＰの上に配置され得る。入力感知ユニットＩＳＰはベース層ＩＬ１と、第１感知絶縁層ＩＬ２と、第１感知導電層ＣＬ１と、第２感知導電ＣＬ２とを含み得る。入力感知ユニットＩＳＰは図３に示したように第２感知絶縁層ＩＬ３（図３を参照）を更に含み得る。各構成については上述した説明が同じく適用され得る。

【0164】

ベース層ＩＬ１は封止層ＥＣＬの最上部層に接触し得る。例えば、ベース層ＩＬ１は封止層ＥＣＬの第２無機膜ＥＮ３に接触し得る。入力感知ユニットＩＳＰのベース層ＩＬ１は封止層ＥＣＬが提供するベース面の上に直接形成され得る。しかし、ここで示された例に限定されず、本発明の一実施例によってベース層ＩＬ１は省略されてもよい。この場合、入力感知ユニットＩＳＰの第１感知導電層ＣＬ１が封止層ＥＣＬに接触し得る。

【0165】

第１感知導電層ＣＬ１はベース層ＩＬ１の上に配置されてよく、第２感知導電層ＣＬ２は第１感知絶縁層ＩＬ２の上に配置され得る。第１感知導電層ＣＬ１及び第２感知導電層ＣＬ２は感知電極ＴＥを構成し得る。感知電極ＴＥは上述した第１及び第２感知電極ＴＥＸ、ＴＥＹ（図５を参照）のうちいずれか一つに対応し得る。例えば、第１感知導電層ＣＬ１は感知電極ＴＥの連結パターンＢＰを含んでよく、第２感知導電層ＣＬ２は感知電極ＴＥの感知パターンＳＰを含み得る。しかし、ここで示された例に限定されず、第１感知導電層ＣＬ１が感知パータンＳＰを含み、第２感知導電層ＣＬ２が連結パターンＢＰを含んでもよい。

【0166】

連結パターンＢＰは上述した第１連結パターンＢＰ１（図５を参照）または第２連結パターンＢＰ２（図５を参照）に対応し得て、感知パターンＳＰは上述した第１感知パターンＳＰ１（図５を参照）または第２感知パターンＳＰ２（図５を参照）に対応し得る。連結パターンＢＰは感知パータンＳＰとは異なる層の上に配置され、第１感知絶縁層ＩＬ２を貫通するコンタクト孔を介して接続し得る。しかし、ここで示された例に限定されず、連結パターンＢＰ及び感知パータンＳＰは同じ層の上に配置されて一体に形成されてもよい。

【0167】

感知電極ＴＥは網目状のパターンであり得て、画素定義膜ＰＤＬが配置される領域に対応して配置され得る。しかし、ここで示された例に限定されず、感知電極ＴＥは発光素子ＯＬに重畳する単一形状のパターンで提供されてもよい。この場合、感知電極ＴＥは透明伝導性物質を含み得る。

【0168】

第１絶縁層１０及び第２絶縁層２０は、ベース基板ＢＳの上に第１ベース領域ＡＡ１から延長されて第２ベース領域ＡＡ２の上に配置され得る。第１信号パッドＰＤ１及び第２信号パッドＰＤ２は第２絶縁層２０の上に配置され得る。第１信号パッドＰＤ１は第１サブパッド領域ＰＡ１－１に配置されてよく、第２信号パッドＰＤ２は第２サブパッド領域ＰＡ１－２に配置され得る。第１信号パッドＰＤ１は第２信号パッドＰＤ２より第１ベース領域ＡＡ１内の表示領域ＤＡにより隣接して配置され得る。

【0169】

第１及び第２信号パッドＰＤ１、ＰＤ２それぞれは厚さ方向に沿って配置される複数の導電パターンＣＰ１、ＣＰ２、ＣＰ３、ＣＰ４を含み得る。第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第１導電パターンＣＰ１は第２絶縁層２０の上に配置され得る。

【0170】

第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第１導電パターンＣＰ１はトランジスタＴＲのゲート電極ＧＥと同じ工程によって形成され得る。例えば、スパッタリングまたは化学的気相蒸着のような蒸着工程によって第２絶縁層２０の上に導電層を形成した後、前記導電層をパターニングして第１及び第２信号パッドＰＤ１、ＰＤ２の第１導電パターンＣＰ１及びゲート電極ＧＥを形成し得る。第１及び第２信号パッドＰＤ１、ＰＤ２の第１導電パターンＣＰ１はトランジスタＴＲのゲート電極ＧＥと同じ層の上に配置されて同じ物質を含み得る。

【0171】

第３絶縁層３０及び第４絶縁層４０は、第１ベース領域ＡＡ１から延長されて第２ベース領域ＡＡ２の上に配置され得る。第３絶縁層３０及び第４絶縁層４０には第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第１導電パターンＣＰ１の上面を露出させる貫通孔が定義され得る。第３絶縁層３０及び第４絶縁層４０は第１ベース領域ＡＡ１及び第２ベース領域ＡＡ２の上に順次に絶縁層を蒸着した後、第１及び第２信号パッドＰＤ１、ＰＤ２の第１導電パターンＣＰ１の上面一部が露出されるようにエッチングして形成され得る。

【0172】

図８に示したように、第１ベース領域ＡＡ１内に配置される絶縁層のうち少なくとも一部が第２ベース領域ＡＡ２の上に配置されるが、第２ベース領域ＡＡ２に配置される絶縁層の積層構造は図示されたものに特に限定されない。

【0173】

第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第２導電パターンＣＰ２はそれぞれ露出された第１導電パターンＣＰ１の上面の上に配置され得る。第２導電パターンＣＰ２はそれぞれ第１導電パターンＣＰ１に接触し得る。第２導電パターンＣＰ２の一部分は第４絶縁層４０の上に配置され得る。例えば、第２導電パターンＣＰ２の一部分は貫通孔によって露出される第３及び第４絶縁層３０、４０の内側面をカバーしながら第４絶縁層４０の上に配置され得る。

【0174】

第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第２導電パターンＣＰ２は回路層ＤＰ－ＣＬ内の導電性電極のうちいずれか一つと同じ工程によって形成され得る。例えば、第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第２導電パターンＣＰ２は第１連結電極ＣＮ１と同じ工程によって形成されてもよい。スパッタリングまたは化学的気相蒸着のような蒸着工程によって第４絶縁層４０の上に導電層を形成した後、前記導電層をパターニングして第１及び第２信号パッドＰＤ１、ＰＤ２の第２導電パターンＣＰ２及び第１電極ＣＮ１を形成し得る。第１及び第２信号パッドＰＤ１、ＰＤ２の第２導電パターンＣＰ２は第１連結電極ＣＮ１と同じ層の上に配置されて同じ物質を含み得る。

【0175】

第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第３導電パターンＣＰ２はそれぞれ第２導電パターンＣＰ２の上に配置され得る。第３導電パターンＣＰ３はそれぞれ第２導電パターンＣＰ２に接触し得る。第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第３導電パターンＣＰ３は回路層ＤＰ－ＣＬ内の導電性電極のうちいずれか一つと同じ工程によって形成され得る。例えば、第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第３導電パターンＣＰ３は第２連結電極ＣＮ２と同じ工程によって形成されてもよい。第２連結電極ＣＮ２の下部に配置される第５絶縁層５０は、第１及び第２信号パッドＰＤ１、ＰＤ２が配置される領域に対応して開放され得る。つまり、第５絶縁層５０は第１及び第２信号パッドＰＤ１、ＰＤ２の第２導電パターンＣＰ２の上に配置されなくてもよく、第５絶縁層５０の上に蒸着される導電層のうち一部は第２導電パターンＣＰ２に接触し得る。スパッタリングまたは化学的気相蒸着のような蒸着工程によって第５絶縁層５０の上に導電層を形成した後、前記導電層をパターニングして第１及び第２信号パッドＰＤ１、ＰＤ２の第３導電パターンＣＰ３及び第２電極ＣＮ２を形成し得る。第３導電パターンＣＰ３は第２連結電極ＣＮ２と同じ層の上に配置されて同じ物質を含み得る。

【0176】

入力感知ユニットＩＳＰのベース層ＩＬ１は、第１ベース領域ＡＡ１から延長されて第２ベース領域ＡＡ２の上に配置され得る。第２ベース領域ＡＡ２の上に配置されるベース層ＩＬ１は絶縁膜ＩＦと定義され得る。つまり、第１ベース領域ＡＡ１の上に配置されるベース層ＩＬ１と第２ベース領域ＡＡ２の上に配置される絶縁膜ＩＦは一体の絶縁膜であり得る。しかし、本発明の一実施例はここで示された例に限定されず、入力感知ユニットＩＳＰのベース層ＩＬ１及び第１感知絶縁層ＩＬ２がいずれも第１ベース領域ＡＡ１から延長されて第２ベース領域ＡＡ２の上に配置されてもよい。この場合、第２ベース領域ＡＡ２の上で積層されるベース層ＩＬ１及び第１感知絶縁層ＩＬ２が絶縁膜ＩＦに対応し得る。

【0177】

絶縁膜ＩＦは第１サブパッド領域ＰＡ１－１及び第２サブパッド領域ＰＡ１－２の上に配置され得る。絶縁膜ＩＦは入力感知ユニットＩＳＰ内に含まれる絶縁層（例えば、ベース層ＩＬ１または第１感知絶縁層ＩＬ２）の形成工程で同時に形成されるものであり得る。例えば、化学的気相蒸着のような蒸着工程によって第１及び第２ベース領域ＡＡ１、ＡＡ２の上に絶縁層を蒸着した後、絶縁層をエッチングまたはパターニングしてベース層ＩＬ１（または第１感知絶縁層ＩＬ２）及び絶縁膜ＩＦを形成してもよい。

【0178】

絶縁膜ＩＦは無機物を含んでよく、水分や酸素の流入を防止し得る。例えば、絶縁膜ＩＦは、酸化アルミニウム、酸化チタン、酸化シリコンド、酸窒化シリコン、酸化ジルコニウム、及び酸化ハフニウムのうち少なくとも一つを含み得る。しかし、絶縁膜ＩＦの物質は前記の例に限定されるものではない。

【0179】

絶縁膜ＩＦには複数の開口部が定義され得る。絶縁膜ＩＦの開口部によって第３導電パターンＣＰ３の上面が露出され得る。

【0180】

第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第４導電パターンＣＰ４はそれぞれ絶縁膜ＩＦから露出された第３導電パターンＣＰ３の上面の上に配置され得る。第４導電パターンＣＰ４は第３導電パターンＣＰ３に接触し得る。第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第４導電パターンＣＰ４はそれぞれ絶縁膜ＩＦから露出された第３導電パターンＣＰ３の上面から延長されて絶縁膜ＩＦの一部分の上にも配置され得る。しかし、本発明の一実施例は必ずしもここで示された例に限定されない。

【0181】

第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第４導電パターンＣＰ４は入力感知ユニットＩＳＰの導電層のうちいずれか一つと同じ工程によって形成され得る。例えば、第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第４導電パターンＣＰ４は第１感知導電層ＣＬ１または第２感知導電層ＣＬ２と同じ工程によって形成されてもよい。一例として、ベース層ＩＬ１及び絶縁膜ＩＦを形成した後、その上にスパッタリングまたは化学的気相蒸着のような蒸着工程によって導電層を形成し、前記導電層をパターニングして第１感知導電層ＣＬ１、第１及び第２信号パッドＰＤ１、ＰＤ２の第４導電パターンＣＰ４を形成してもよい。第４導電パターンＣＰ４は第１感知導電層ＣＬ１または第２感知導電層ＣＬ２と同じ物質を含み得る。

【0182】

図９は、本発明の一実施例による電子装置ＥＡ－ａの断面図である。図９は図８に示した表示パネルＤＰの上に駆動チップＤＤＶがボンディングされた電子装置ＥＡ－ａの断面を例示的に示している。図９に示した表示パネルＤＰの各構成については上述した説明が同じく適用され、以下では同様の説明については省略する。

【0183】

図９は図８の第２ベース領域ＡＡ２のうち第１サブパッド領域ＰＡ１－１及び第２サブパッド領域ＰＡ１－２にそれぞれ対応する断面であり得る。つまり、図９の信号パッドＰＤ－ａは図８の第１及び第２信号パッドＰＤ１、ＰＤ２にそれぞれ対応し得る。

【0184】

図９を参照すると、電子装置ＥＡ－ａは表示パネルＤＰと、駆動チップＤＤＶの間に配置される接着層ＣＦ１－ａとを含み得る。図９の接着層ＣＦ１－ａは図６の第１接着層ＣＦ１の一実施例を具体的に示したものであり得る。

【0185】

駆動チップＤＤＶは、回路信号パッドＤＤＶ－ＢＳが配置されるベース層ＤＤＶ－ＢＳと、回路信号パッドＤＤＶ－ＰＤと、回路信号パッドＤＤＶ－ＰＤに電気的に連結される導電層ＤＤＶ－ＣＰと、絶縁層ＤＤＶ－ＩＬとを含み得る。

【0186】

回路信号パッドＤＤＶ－ＰＤは、第１信号パッドＰＤ１（図６を参照）に対応して配置されて第１信号パッドＰＤ１（図６を参照）に信号を出力する出力パッドであってよく、第２信号パッドＰＤ２（図６を参照）に対応して配置されて第２信号パッドＰＤ２（図６を参照）から信号を受信する入力パッドであり得る。回路信号パッドＤＤＶ－ＰＤはアルミニウム（Ａｌ）を含み得る。

【0187】

回路信号パッドＤＤＶ－ＰＤの下面には絶縁層ＤＤＶ－ＩＬが配置され得るが、絶縁層ＤＤＶ－ＩＬは開口部ＯＰ１を含んで回路信号パッドＤＤＶ－ＰＤを露出させ得る。露出された回路信号パッドＤＤＶ－ＰＤは第１幅（ＷＯＰ１）を有し得る。

【0188】

絶縁層ＤＤＶ－ＩＬの下面には導電層ＤＤＶ－ＣＰが配置され得る。導電層ＤＤＶ－ＣＰは多層構造であり得る。例えば、導電層ＤＤＶ－ＣＰは第１及び第２導電層ＤＤＶ－ＣＰ１、ＤＤＶ－ＣＰ２を含み得る。導電層ＤＤＶ－ＣＰ１、ＤＤＶ－ＣＰ２は絶縁層ＤＤＶ－ＩＬの開口部ＯＰ１の内側にも配置されて、開口部ＯＰ１によって露出された回路信号パッドＤＤＶ－ＰＤと接触し、回路信号パッドＤＤＶ－ＰＤと電気的に連結され得る。

【0189】

開口部ＯＰ１を有する絶縁層ＤＤＶ－ＩＬの下面に導電層ＤＤＶ－ＣＰが配置されるが、導電層ＤＤＶ－ＣＰは表示パネルＤＰに向かう面に溝ＯＰ２を含み得る。導電層ＤＤＶ－ＣＰの溝ＯＰ２は第２幅（ＷＯＰ２）を有し得る。導電層ＤＤＶ－ＣＰの溝ＯＰ２は絶縁層ＤＤＶ－ＩＬの開口部ＯＰ１の下面に導電層ＤＤＶ－ＣＰが蒸着されて形成されるものであってよく、導電層ＤＤＶ－ＣＰの溝ＯＰ２の幅（ＷＯＰ２）は絶縁層ＤＤＶ－ＩＬの開口部ＯＰ１の幅（ＷＯＰ１）より小さくてもよい。

【0190】

接着層ＣＦ１－ａは、表示パネルＤＰと駆動チップＤＤＶとの間に配置されて表示パネルＤＰと駆動チップＤＤＶを連結し得る。接着層ＣＦ１－ａは異方性導電フィルムであり得る。接着層ＣＦ１－ａは接着樹脂ＡＤ１と、接着樹脂ＡＤ１内に分散されている導電粒子ＣＢとを含み得る。接着樹脂ＡＤ１は導電粒子ＣＢの間を充填し、表示パネルＤＰと駆動チップＤＤＶを結合するものであり得る。

【0191】

接着樹脂ＡＤ１は高分子物質を含み得る。例えば、接着樹脂ＡＤ１はアクリル系高分子、シリコン系高分子、ウレタン系高分子、及びイミド系高分子のうち少なくとも一つを含み得る。接着樹脂ＡＤ１はアクリル系、シリコン系、ウレタン系、及びイミド系樹脂などのベース樹脂が熱硬化されるかまたは光硬化されて形成される部分であり得る。

【0192】

導電粒子ＣＢは金属粒子、または多数の金属である混合された合金粒子などであり得る。例えば、導電粒子ＣＢは銀、銅、ビスマス、亜鉛、インジウム、錫、ニッケル、コバルト、クロム、及び鉄のうち少なくとも一つを含む金属または金属合金粒子であり得る。または、導電粒子ＣＢは高分子樹脂などからなるコア部と、コア部を囲む導電性物質のコーティング層とを有するものであってもよい。

【0193】

導電粒子ＣＢは駆動チップＤＤＶをボンディングする過程で加圧によって互いに対応する信号パッドＰＤ－ａと駆動チップＤＤＶの導電層ＤＤＶ－ＣＰとの間に整列され、加圧方向から電流が流れるように異方性を有し得る。それによって、信号パッドＰＤ－ａは導電粒子ＣＢによって駆動チップＤＤＶの回路信号パッドＤＤＶ－ＰＤと電気的に連結され得る。図９では導電粒子ＣＢが加圧によって駆動チップＤＤＶの導電層ＤＤＶ－ＣＰに一部陥入して接触すると示しているが、本発明の一実施例はここで示された例に限定されない。例えば、導電粒子ＣＢは駆動チップＤＤＶの導電層ＤＤＶ－ＣＰ及び表示パネルＤＰの信号パッドＰＤ－ａに陥入せずに接触してもよい。

【0194】

駆動チップＤＤＶの表示パネルＤＰに向かう面に配置される溝ＯＰ２の幅（ＷＯＰ２）は導電粒子ＣＢの直径（ＤＣＢ）より小さいか同じであり得る。それによって、導電粒子ＣＢが溝ＯＰ２に落ちる確率を減らし得る。

【0195】

図１０は、本発明の一実施例による表示モジュールＤＭ－ｂの断面図である。図１０では、第１ベース領域ＡＡ１に配置される画素ＰＸ（図４を参照）及び第２ベース領域ＡＡ２に配置される第１及び第２信号パッドＰＤ１、ＰＤ２の断面を例示的に示している。図１０では同じ構成について図８の説明が同じく適用され得る。

【0196】

【0197】

【0198】

【0199】

図１０に示したように、第１ベース領域ＡＡ１内に配置される絶縁層のうち少なくとも一部が第２ベース領域ＡＡ２の上に配置されるが、第２ベース領域ＡＡ２に配置される絶縁層の積層構造は図示されたものに特に限定されない。

【0200】

【0201】

【0202】

第１信号パッドＰＤ１及び第２信号パッドＰＤ２はそれぞれ第２導電パターンＣＰ２の上に配置される絶縁パターンＰＰを更に含み得る。絶縁パターンＰＰは第２導電パターンＣＰ２の一部のみをカバーして配置され、表示パネルＤＰに突出部を定義し得る。絶縁パターンＰＰは高分子を含み得るが、本発明の一実施例はここで示された例に限定されず、突出部を定義し得る材料であればいずれも適用され得る。

【0203】

第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第３導電パターンＣＰ２はそれぞれ絶縁パターンＰＰをカバーしながら第２導電パターンＣＰ２の上に配置され得る。第３導電パターンＣＰ３はそれぞれ絶縁パターンＰＰによってカバーされていない第２導電パターンＣＰ２の一部分に接触し得る。第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第３導電パターンＣＰ３は回路層ＤＰ－ＣＬ内の導電性電極のうちいずれか一つと同じ工程によって形成され得る。例えば、第１信号パッドＰＤ１及び第２信号パッドＰＤ２の第３導電パターンＣＰ３は第２連結電極ＣＮ２と同じ工程によって形成されてもよい。第２連結電極ＣＮ２の下部に配置される第５絶縁層５０は、第１及び第２信号パッドＰＤ１、ＰＤ２が配置される領域に対応して開放され得る。つまり、第５絶縁層５０は第１及び第２信号パッドＰＤ１、ＰＤ２の第２導電パターンＣＰ２の上に配置されなくてもよく、第５絶縁層５０の上に蒸着される導電層のうち一部は第２導電パターンＣＰ２に接触し得る。スパッタリングまたは化学的気相蒸着のような蒸着工程によって第５絶縁層５０の上に導電層を形成した後、前記導電層をパターニングして第１及び第２信号パッドＰＤ１、ＰＤ２の第３導電パターンＣＰ３及び第２連結電極ＣＮ２を形成し得る。第３導電パターンＣＰ３は第２連結電極ＣＮ２と同じ層の上に配置されて同じ物質を含み得る。

【0204】

【0205】

【0206】

【0207】

絶縁膜ＩＦには複数の開口部が定義され得る。絶縁膜ＩＦの開口部には絶縁パターンＰＰをカバーしながら絶縁パターンＰＰによって吐出された第３導電パターンＣＰ３の上面が露出され得る。

【0208】

【0209】

【0210】

図１１は、本発明の一実施例による電子装置ＥＡ－ｂの断面図である。図１１では図１０に示した表示パネルＤＰの上に駆動チップＤＤＶがボンディングされた電子装置ＥＡ－ｂの断面を例示的に示している。図１１に示した表示パネルＤＰの各構成については上述した説明が同じく適用され、以下では同様の説明については省略する。

【0211】

図１０及び図１１の第１及び第２導電パターンＣＰ１、ＣＰ２は第１導電パターンといわれてよく、第３及び第４導電パターンＣＰ３、ＣＰ４は第２導電パターンといわれてよい。

【0212】

図１１は図１０の第２ベース領域ＡＡ２のうち第１サブパッド領域ＰＡ１－１及び第２サブパッド領域ＰＡ１－２にそれぞれ対応する断面であり得る。つまり、図１１の信号パッドＰＤ－ｂは図１０の第１及び第２信号パッドＰＤ１、ＰＤ２にそれぞれ対応し得る。

【0213】

図１１を参照すると、電子装置ＥＡ－ｂは表示パネルＤＰと、駆動チップＤＤＶの間に配置される接着層ＡＤ２とを含み得る。図１１の接着層ＡＤ２は図６の第１接着層ＣＦ１の一実施例を具体的に示したものであり得る。

【0214】

駆動チップＤＤＶは、回路信号パッドＤＤＶ－ＢＳが配置されるベースＤＤＶ－ＢＳと、回路信号パッドＤＤＶ－ＰＤと、回路信号パッドＤＤＶ－ＰＤに電気的に連結される導電層ＤＤＶ－ＣＰと、絶縁層ＤＤＶ－ＩＬとを含み得る。

【0215】

【0216】

回路信号パッドＤＤＶ－ＰＤの下面には絶縁層ＤＤＶ－ＩＬが配置されてよく、絶縁層ＤＤＶ－ＩＬは開口部ＯＰ１を含んで回路信号パッドＤＤＶ－ＰＤを露出させ得る。露出された回路信号パッドＤＤＶ－ＰＤは第１幅（ＷＯＰ１）を有し得る。

【0217】

絶縁層ＤＤＶ－ＩＬの下面には導電層ＤＤＶ－ＣＰが配置され得る。導電層ＤＤＶ－ＣＰは多層構造であり得る。例えば、導電層ＤＤＶ－ＣＰは第１及び第２導電層ＤＤＶ－ＣＰ１、ＤＤＶ－ＣＰ２を含み得る。導電層ＤＤＶ－ＣＰ１、ＤＤＶ－ＣＰ２は絶縁層ＤＤＶ－ＩＬの開口部ＯＰ１の内側にも配置されて、開口部ＯＰ１によって露出された信号パッドＤＤＶ－ＰＤと接触し、回路信号パッドＤＤＶ－ＰＤと電気的に連結され得る。

【0218】

開口部ＯＰ１を有する絶縁層ＤＤＶ－ＩＬの下面に導電層ＤＤＶ－ＰＤが配置され、導電層ＤＤＶ－ＰＤは表示パネルＤＰに向かう面に溝ＯＰ２を含み得る。導電層ＤＤＶ－ＣＰの溝ＯＰ２は第２幅（ＷＯＰ２）を有し得る。導電層ＤＤＶ－ＣＰの溝ＯＰ２は絶縁層ＤＤＶ－ＩＬの開口部ＯＰ１の下面に導電層ＤＤＶ－ＣＰが蒸着されて形成されたものであって、導電層ＤＤＶ－ＣＰの溝ＯＰ２の幅（ＷＯＰ２）は絶縁層ＤＤＶ－ＩＬの開口部ＯＰ１の幅（ＷＯＰ１）より小さくてよい。

【0219】

接着層ＡＤ２は、表示パネルＤＰと駆動チップＤＤＶとの間に配置されて表示パネルＤＰと駆動チップＤＤＶを連結し得る。接着層ＡＤ２は非導電フィルムであり得る。接着層ＡＤ２は接着樹脂を含み得る。

【0220】

接着樹脂は高分子物質を含み得る。例えば、接着樹脂はアクリル系高分子、シリコン系高分子、ウレタン系高分子、及びイミド系高分子のうち少なくとも一つを含み得る。接着樹脂はアクリル系、シリコン系、ウレタン系、及びイミド系樹脂などのベース樹脂が熱硬化されるかまたは光硬化されて形成される部分であり得る。

【0221】

表示パネルＤＰに定義された突出部によって、表示パネルＤＰの第４導電パターンＣＰ４は駆動チップＤＤＶの導電層ＤＤＶ－ＣＰに接触して電気的に連結され得る。また、駆動チップＤＤＶの導電層ＤＤＶ－ＣＰに定義された溝ＯＰ２の幅（ＷＯＰ２）は表示パネルＤＰの突出部の上面の幅（ＷＣＴ）より小さいか同じであり得る。一方、駆動チップＤＤＶの絶縁層ＤＤＶ－ＩＬの開口部ＯＰ１の幅（ＷＯＰ１）は回路信号パッドＤＤＶ－ＰＤの幅（ＷＰＤ）の１／３より小さいか同じであり得る。

【0222】

図９及び図１１を参照すると、本発明による電子装置ＥＡ－ａ、ＥＡ－ｂは駆動チップＤＤＶの導電層ＤＤＶ－ＣＰの下にバンプ（ｂｕｍｐ）のような別途の導電部材を必要とせず、導電粒子の流れ（ｆｌｏｗ）によるショートが発生する問題及びバンプのディンプル（ｄｉｍｐｌｅ）による通電不良の問題を抑制し得る。また、バンプのような別途の導電部材が省略されることで、駆動チップＤＤＶと表示パネルＤＰを接着する接着層ＣＦ１－ａ、ＡＤ２の厚さを薄型化し得る。

【0223】

図１２は、本発明の一実施例による駆動チップＤＤＶ－１の平面図である。図１３は、本発明の一実施例による駆動チップＤＤＶ－２の平面図である。図１４乃至図１５Ｃは、それぞれ本発明の一実施例による駆動チップの断面図である。

【0224】

図１２及び図１３ではそれぞれ図９及び図１１の駆動チップＤＤＶの平面図を例示的に示している。図１２及び図１３については上述した説明が同じく適用され得る。

【0225】

駆動チップＤＤＶ－１、ＤＤＶ－２の導電層ＤＤＶ－ＣＰの溝ＯＰ２（図９を参照）の幅（ＷＯＰ２）は、図９で上述したように、導電粒子ＣＢ（図９を参照）の直径（ＤＣＢ、図９を参照）より小さいか同じであり得る。または、溝ＯＰ２（図９を参照）の幅（ＷＯＰ２）は、図１１で上述したように、表示パネルＤＰ（図１１を参照）の突出部の上面の幅（ＷＣＴ、図１１を参照）より小さいか同じであり得る。

【0226】

図１２を参照すると、溝ＯＰ２（図９及び図１１を参照）の長さ（ＬＯＰ２）は幅（ＷＯＰ２）より長くてよい。

【0227】

図１３を参照すると、溝ＯＰ２（図９及び図１１を参照）の長さ（ＬＯＰ２）は導電粒子ＣＢ（図９を参照）の直径（ＤＣＢ、図９を参照）より小さいか同じであり得る。または、溝ＯＰ２（図９を参照）の長さ（ＬＯＰ２）は、表示パネルＤＰ（図１１を参照）の突出部の上面の幅（ＷＣＴ、図１１を参照）より小さいか同じであり得る。

【0228】

図１４では図１２及び図１３のＢ－Ｂ’の断面を例示的に示している。つまり、図１４は溝ＯＰ２（図９及び図１１を参照）がない部分の断面を示している。各構成については上述したものと同じ内容が適用され得る。

【0229】

図１５Ａ乃至図１５Ｃではそれぞれ図１２及び図１３のＡ－Ａ’の断面を例示的に示している。つまり、図１５Ａ乃至図１５Ｃは溝ＯＰ２（図９及び図１１を参照）がある部分の断面を示している。

【0230】

図１５Ａは図９及び図１１と同じ駆動チップＤＤＶに関する断面図である。図１５Ｂは図１５Ａに比べ、導電層ＤＤＶ－ＣＰの上面が平らに埋められた構造である。つまり、回路信号パッドＤＤＶ－ＰＤと接触する部分の導電層ＤＤＶ－ＣＰの厚さと接触しない部分の導電層ＤＤＶ－ＣＰの厚さが同じであり得る。

【0231】

図１５Ｃは図１５Ａに比べ、導電層ＤＤＶ－ＣＰの上面に突出部を含む構造である。つまり、回路信号パッドＤＤＶ－ＰＤと接触する部分の導電層ＤＤＶ－ＣＰの厚さが接触しない部分の導電層ＤＤＶ－ＣＰの厚さより大きくてよい。

【0232】

図１５Ｂ及び図１５Ｃのような構造の場合、導電粒子ＣＢ（図９を参照）が抜ける確率を更に減らし得る。各構成については上述したものと同じ内容が適用され得る。

【0233】

本発明の好ましい実施例を図面を参照して説明したが、当該技術分野における当業者または当該技術分野における通常の知識を有する者であれば、後述する特許請求の範囲に記載された本発明の思想及び技術領域から逸脱しない範囲内で、本発明を様々に修正及び変更可能である。よって、本発明の技術的範囲は明細書の詳細な説明に記載されている内容に限らず、特許請求の範囲によって決められる。

【符号の説明】

【0234】

ＤＰ：表示パネル
ＤＤＶ：駆動チップ
ＣＦ１－ａ、ＡＤ２：接着層
ＡＤ１：接着樹脂
ＣＢ：導電粒子
ＯＰ２：溝
ＷＯＰ２：溝の幅
ＤＣＢ：導電粒子の直径

【図1】