(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024153784
(43)【公開日】2024-10-29
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/786 20060101AFI20241022BHJP
H01L 27/088 20060101ALI20241022BHJP
H01L 21/8234 20060101ALI20241022BHJP
H01L 21/28 20060101ALI20241022BHJP
H01L 29/41 20060101ALI20241022BHJP
H01L 29/417 20060101ALI20241022BHJP
H01L 21/336 20060101ALI20241022BHJP
H10B 12/00 20230101ALI20241022BHJP
H10B 41/70 20230101ALI20241022BHJP
【ＦＩ】
H01L29/78 613Z
H01L29/78 618B
H01L29/78 616T
H01L27/088 331E
H01L27/088 E
H01L27/06 102A
H01L21/28 301B
H01L29/44 S
H01L29/50 M
H01L29/78 371
H10B12/00 621Z
H10B12/00 671C
H10B12/00 671Z
H10B12/00 801
H10B41/70
H01L21/28 301R
【審査請求】有
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2024122273
(22)【出願日】2024-07-29
(62)【分割の表示】P 2023084126の分割
【原出願日】2012-09-18
(31)【優先権主張番号】P 2011207429
(32)【優先日】2011-09-22
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】山崎 舜平
(72)【発明者】
【氏名】磯部 敦生
(72)【発明者】
【氏名】佐々木 俊成
(57)【要約】
【課題】微細化しても高いオン電流を得ることができるトランジスタを用いた、半導体装
置。
【解決手段】トランジスタが、絶縁表面上の一対の第１導電膜と、一対の第１導電膜上の
半導体膜と、一対の第１導電膜にそれぞれ接続されている一対の第２導電膜と、半導体膜
上の絶縁膜と、絶縁膜上において、半導体膜と重なる位置に設けられた第３導電膜とを有
する。また、半導体膜上における第３導電膜の端部と、一対の第２導電膜が設けられた領
域とは、離隔している。
【選択図】図１
置。
【解決手段】トランジスタが、絶縁表面上の一対の第１導電膜と、一対の第１導電膜上の
半導体膜と、一対の第１導電膜にそれぞれ接続されている一対の第２導電膜と、半導体膜
上の絶縁膜と、絶縁膜上において、半導体膜と重なる位置に設けられた第３導電膜とを有
する。また、半導体膜上における第３導電膜の端部と、一対の第２導電膜が設けられた領
域とは、離隔している。
【選択図】図１
【特許請求の範囲】
【請求項1】
シリコン膜にチャネル形成領域を有する第１のトランジスタと、
酸化物半導体膜にチャネル形成領域を有する第２のトランジスタと、
容量素子と、
を有し、
前記第２のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続される半導体装置であって、
前記第１のトランジスタのゲートとしての機能を有し、かつ、前記シリコン膜上に配置された領域を有する第１の導電膜と、
前記シリコン膜の上方に配置された領域を有する絶縁膜と、
前記絶縁膜の上方に配置された領域を有し、かつ、前記酸化物半導体膜の下方に配置された領域を有する第２の導電膜と、
前記第２のトランジスタのゲートとしての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第３の導電膜と、
前記第２のトランジスタのソースまたはドレインの一方としての機能を有し、前記容量素子の一方の電極としての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第４の導電膜と、
前記第２のトランジスタのソースまたはドレインの他方としての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第５の導電膜と、
前記容量素子の他方の電極としての機能を有し、かつ、前記第４の導電膜の上方に配置された領域を有する第６の導電膜と、
を有し、
前記第２の導電膜は、前記第３の導電膜と重なりを有し、
前記酸化物半導体膜は、前記第３の導電膜と重なる第１の領域と、前記第４の導電膜と重なる第２の領域と、前記第５の導電膜と重なる第３の領域と、を有し、
前記第１の領域、前記第２の領域及び前記第３の領域は、互いに離隔しており、
前記第２の導電膜は、前記第１の領域と前記第２の領域の間隙と重なりを有し、
前記第６の導電膜は、前記第１の導電膜と重なりを有する、
半導体装置。
酸化物半導体膜にチャネル形成領域を有する第２のトランジスタと、
容量素子と、
を有し、
前記第２のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続される半導体装置であって、
前記第１のトランジスタのゲートとしての機能を有し、かつ、前記シリコン膜上に配置された領域を有する第１の導電膜と、
前記シリコン膜の上方に配置された領域を有する絶縁膜と、
前記絶縁膜の上方に配置された領域を有し、かつ、前記酸化物半導体膜の下方に配置された領域を有する第２の導電膜と、
前記第２のトランジスタのゲートとしての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第３の導電膜と、
前記第２のトランジスタのソースまたはドレインの一方としての機能を有し、前記容量素子の一方の電極としての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第４の導電膜と、
前記第２のトランジスタのソースまたはドレインの他方としての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第５の導電膜と、
前記容量素子の他方の電極としての機能を有し、かつ、前記第４の導電膜の上方に配置された領域を有する第６の導電膜と、
を有し、
前記第２の導電膜は、前記第３の導電膜と重なりを有し、
前記酸化物半導体膜は、前記第３の導電膜と重なる第１の領域と、前記第４の導電膜と重なる第２の領域と、前記第５の導電膜と重なる第３の領域と、を有し、
前記第１の領域、前記第２の領域及び前記第３の領域は、互いに離隔しており、
前記第２の導電膜は、前記第１の領域と前記第２の領域の間隙と重なりを有し、
前記第６の導電膜は、前記第１の導電膜と重なりを有する、
半導体装置。
【請求項2】
シリコン膜にチャネル形成領域を有する第１のトランジスタと、
酸化物半導体膜にチャネル形成領域を有する第２のトランジスタと、
容量素子と、
を有し、
前記第２のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続される半導体装置であって、
前記第１のトランジスタのゲートとしての機能を有し、かつ、前記シリコン膜上に配置された領域を有する第１の導電膜と、
前記シリコン膜の上方に配置された領域を有する絶縁膜と、
前記絶縁膜の上方に配置された領域を有し、かつ、前記酸化物半導体膜の下方に配置された領域を有する第２の導電膜と、
前記第２のトランジスタのゲートとしての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第３の導電膜と、
前記第２のトランジスタのソースまたはドレインの一方としての機能を有し、前記容量素子の一方の電極としての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第４の導電膜と、
前記第２のトランジスタのソースまたはドレインの他方としての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第５の導電膜と、
前記容量素子の他方の電極としての機能を有し、かつ、前記第４の導電膜の上方に配置された領域を有する第６の導電膜と、
を有し、
前記第２の導電膜は、前記第３の導電膜と重なりを有し、
前記酸化物半導体膜は、前記第３の導電膜と重なる第１の領域と、前記第４の導電膜と重なる第２の領域と、前記第５の導電膜と重なる第３の領域と、を有し、
前記第１の領域、前記第２の領域及び前記第３の領域は、互いに離隔しており、
前記第２の導電膜は、前記第１の領域と前記第２の領域の間隙と重なりを有し、
前記第４の導電膜と前記第６の導電膜とが重なる領域は、前記第１の導電膜と重なりを有する、
半導体装置。
酸化物半導体膜にチャネル形成領域を有する第２のトランジスタと、
容量素子と、
を有し、
前記第２のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続される半導体装置であって、
前記第１のトランジスタのゲートとしての機能を有し、かつ、前記シリコン膜上に配置された領域を有する第１の導電膜と、
前記シリコン膜の上方に配置された領域を有する絶縁膜と、
前記絶縁膜の上方に配置された領域を有し、かつ、前記酸化物半導体膜の下方に配置された領域を有する第２の導電膜と、
前記第２のトランジスタのゲートとしての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第３の導電膜と、
前記第２のトランジスタのソースまたはドレインの一方としての機能を有し、前記容量素子の一方の電極としての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第４の導電膜と、
前記第２のトランジスタのソースまたはドレインの他方としての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第５の導電膜と、
前記容量素子の他方の電極としての機能を有し、かつ、前記第４の導電膜の上方に配置された領域を有する第６の導電膜と、
を有し、
前記第２の導電膜は、前記第３の導電膜と重なりを有し、
前記酸化物半導体膜は、前記第３の導電膜と重なる第１の領域と、前記第４の導電膜と重なる第２の領域と、前記第５の導電膜と重なる第３の領域と、を有し、
前記第１の領域、前記第２の領域及び前記第３の領域は、互いに離隔しており、
前記第２の導電膜は、前記第１の領域と前記第２の領域の間隙と重なりを有し、
前記第４の導電膜と前記第６の導電膜とが重なる領域は、前記第１の導電膜と重なりを有する、
半導体装置。
【請求項3】
シリコン膜にチャネル形成領域を有する第１のトランジスタと、
酸化物半導体膜にチャネル形成領域を有する第２のトランジスタと、
容量素子と、
を有し、
前記第２のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続される半導体装置であって、
前記第１のトランジスタのゲートとしての機能を有し、かつ、前記シリコン膜上に配置された領域を有する第１の導電膜と、
前記シリコン膜の上方に配置された領域を有する絶縁膜と、
前記絶縁膜の上方に配置された領域を有し、かつ、前記酸化物半導体膜の下方に配置された領域を有する第２の導電膜と、
前記第２のトランジスタのゲートとしての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第３の導電膜と、
前記第２のトランジスタのソースまたはドレインの一方としての機能を有し、前記容量素子の一方の電極としての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第４の導電膜と、
前記第２のトランジスタのソースまたはドレインの他方としての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第５の導電膜と、
前記容量素子の他方の電極としての機能を有し、かつ、前記第４の導電膜の上方に配置された領域を有する第６の導電膜と、
を有し、
前記第２の導電膜は、前記第３の導電膜と重なりを有し、
前記酸化物半導体膜は、前記第３の導電膜と重なる第１の領域と、前記第４の導電膜と重なる第２の領域と、前記第５の導電膜と重なる第３の領域と、を有し、
前記第１の領域、前記第２の領域及び前記第３の領域は、互いに離隔しており、
前記第２の導電膜は、前記第１の領域と前記第２の領域の間隙と重なりを有し、
前記第６の導電膜は、前記シリコン膜と重なりを有する、
半導体装置。
酸化物半導体膜にチャネル形成領域を有する第２のトランジスタと、
容量素子と、
を有し、
前記第２のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続される半導体装置であって、
前記第１のトランジスタのゲートとしての機能を有し、かつ、前記シリコン膜上に配置された領域を有する第１の導電膜と、
前記シリコン膜の上方に配置された領域を有する絶縁膜と、
前記絶縁膜の上方に配置された領域を有し、かつ、前記酸化物半導体膜の下方に配置された領域を有する第２の導電膜と、
前記第２のトランジスタのゲートとしての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第３の導電膜と、
前記第２のトランジスタのソースまたはドレインの一方としての機能を有し、前記容量素子の一方の電極としての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第４の導電膜と、
前記第２のトランジスタのソースまたはドレインの他方としての機能を有し、かつ、前記酸化物半導体膜の上方に配置された領域を有する第５の導電膜と、
前記容量素子の他方の電極としての機能を有し、かつ、前記第４の導電膜の上方に配置された領域を有する第６の導電膜と、
を有し、
前記第２の導電膜は、前記第３の導電膜と重なりを有し、
前記酸化物半導体膜は、前記第３の導電膜と重なる第１の領域と、前記第４の導電膜と重なる第２の領域と、前記第５の導電膜と重なる第３の領域と、を有し、
前記第１の領域、前記第２の領域及び前記第３の領域は、互いに離隔しており、
前記第２の導電膜は、前記第１の領域と前記第２の領域の間隙と重なりを有し、
前記第６の導電膜は、前記シリコン膜と重なりを有する、
半導体装置。
【請求項4】
請求項１乃至請求項３のいずれか一において、
前記酸化物半導体膜は、Ｉｎ、Ｇａ及びＺｎを含む、
半導体装置。
前記酸化物半導体膜は、Ｉｎ、Ｇａ及びＺｎを含む、
半導体装置。
【請求項5】
請求項１乃至請求項４のいずれか一において、
前記酸化物半導体膜が有する酸化物半導体は、酸化インジウムである、
半導体装置。
前記酸化物半導体膜が有する酸化物半導体は、酸化インジウムである、
半導体装置。
【請求項6】
請求項１乃至請求項５のいずれか一において、
前記第６の導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ及びＮｂのいずれか一を含む、
半導体装置。
前記第６の導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ及びＮｂのいずれか一を含む、
半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、絶縁ゲート型電界効果トランジスタを用いた半導体装置に関する。
【背景技術】
【0002】
近年、ポリシリコンや微結晶シリコンによって得られる高い移動度と、アモルファスシリ
コンによって得られる均一な素子特性とを兼ね備えた新たな半導体材料として、酸化物半
導体と呼ばれる、半導体特性を示す金属酸化物に注目が集まっている。金属酸化物は様々
な用途に用いられており、例えば、よく知られた金属酸化物である酸化インジウムは、液
晶表示装置などで透明電極材料として用いられている。半導体特性を示す金属酸化物とし
ては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、この
ような半導体特性を示す金属酸化物をチャネル形成領域に用いるトランジスタが、既に知
られている（特許文献１及び特許文献２）。
コンによって得られる均一な素子特性とを兼ね備えた新たな半導体材料として、酸化物半
導体と呼ばれる、半導体特性を示す金属酸化物に注目が集まっている。金属酸化物は様々
な用途に用いられており、例えば、よく知られた金属酸化物である酸化インジウムは、液
晶表示装置などで透明電極材料として用いられている。半導体特性を示す金属酸化物とし
ては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、この
ような半導体特性を示す金属酸化物をチャネル形成領域に用いるトランジスタが、既に知
られている（特許文献１及び特許文献２）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００７－１２３８６１号公報
【特許文献2】特開２００７－９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、シリコンを用いたトランジスタでは、半導体膜への微量の不純物の添加による
価電子制御が行われている。しかし、酸化物半導体を用いたトランジスタでは、シリコン
を用いたトランジスタとは異なり、不純物の添加による価電子制御の技術が確立されてい
ない。よって、酸化物半導体を用いたトランジスタは、ソース電極またはドレイン電極と
して機能する導電膜を、半導体膜のチャネル形成領域に直接接続させる構成を採る場合が
多い。そのため、酸化物半導体を用いたトランジスタでは、半導体膜とソース電極または
ドレイン電極の間における接触抵抗が大きく、それによりオン電流の向上が妨げられてい
る。
価電子制御が行われている。しかし、酸化物半導体を用いたトランジスタでは、シリコン
を用いたトランジスタとは異なり、不純物の添加による価電子制御の技術が確立されてい
ない。よって、酸化物半導体を用いたトランジスタは、ソース電極またはドレイン電極と
して機能する導電膜を、半導体膜のチャネル形成領域に直接接続させる構成を採る場合が
多い。そのため、酸化物半導体を用いたトランジスタでは、半導体膜とソース電極または
ドレイン電極の間における接触抵抗が大きく、それによりオン電流の向上が妨げられてい
る。
【0005】
また、シリコンを用いたトランジスタでは、ゲート電極やレジストをマスクとして用い、
半導体膜に不純物を添加することで、ソース領域及びドレイン領域を形成する。よって、
ゲート電極やレジストのサイズを調整することで、チャネル長を制御することができる。
一方、酸化物半導体を用いたトランジスタでは、チャネル長の制御は、ソース電極とドレ
イン電極の間隔を調整することにより行う。そのため、トランジスタを微細化するには、
ソース電極とドレイン電極の間隔を短くする必要があり、ゲート電極のサイズによっては
、ゲート電極とソース電極またはドレイン電極とが部分的に重なりうる。
半導体膜に不純物を添加することで、ソース領域及びドレイン領域を形成する。よって、
ゲート電極やレジストのサイズを調整することで、チャネル長を制御することができる。
一方、酸化物半導体を用いたトランジスタでは、チャネル長の制御は、ソース電極とドレ
イン電極の間隔を調整することにより行う。そのため、トランジスタを微細化するには、
ソース電極とドレイン電極の間隔を短くする必要があり、ゲート電極のサイズによっては
、ゲート電極とソース電極またはドレイン電極とが部分的に重なりうる。
【0006】
ゲート電極が半導体膜の上に位置するトップゲート型のトランジスタの場合、ソース電極
及びドレイン電極は半導体膜の下に設けることが望ましい。しかし、ソース電極及びドレ
イン電極の端部における、半導体膜の被覆性（ステップカバレッジ）を確保するためには
、ソース電極及びドレイン電極の膜厚を小さくすることが必要であるが、膜厚を小さくす
るとソース電極及びドレイン電極の抵抗が高まる。そのため、ステップカバレッジの確保
に努めると、トランジスタのオン電流を高めることが難しい。
及びドレイン電極は半導体膜の下に設けることが望ましい。しかし、ソース電極及びドレ
イン電極の端部における、半導体膜の被覆性（ステップカバレッジ）を確保するためには
、ソース電極及びドレイン電極の膜厚を小さくすることが必要であるが、膜厚を小さくす
るとソース電極及びドレイン電極の抵抗が高まる。そのため、ステップカバレッジの確保
に努めると、トランジスタのオン電流を高めることが難しい。
【0007】
上述したような技術的背景のもと、本発明は、トランジスタのオン電流を高めることがで
きる半導体装置の提供を、課題の一つとする。
きる半導体装置の提供を、課題の一つとする。
【課題を解決するための手段】
【0008】
本発明の一態様に係る半導体装置では、トランジスタが、絶縁表面上の一対の第１導電膜
と、一対の第１導電膜上の半導体膜と、一対の第１導電膜にそれぞれ接続されている一対
の第２導電膜と、半導体膜上の絶縁膜と、絶縁膜上において、半導体膜と重なる位置に設
けられた第３導電膜とを有する。一対の第１導電膜及び一対の第２導電膜はソース電極ま
たはドレイン電極として機能させることができ、第３導電膜はゲート電極として機能させ
ることができる。
と、一対の第１導電膜上の半導体膜と、一対の第１導電膜にそれぞれ接続されている一対
の第２導電膜と、半導体膜上の絶縁膜と、絶縁膜上において、半導体膜と重なる位置に設
けられた第３導電膜とを有する。一対の第１導電膜及び一対の第２導電膜はソース電極ま
たはドレイン電極として機能させることができ、第３導電膜はゲート電極として機能させ
ることができる。
【0009】
本発明の一態様では、半導体膜内でキャリアが移動する方向、すなわちチャネル長方向に
おけるソース電極とドレイン電極の間隔を、一対の第１導電膜の間隔により定めることが
できる。そのため、一対の第２導電膜の間隔が、一対の第１導電膜の間隔よりも長くなる
ように、一対の第２導電膜の配置を定めることができる。よって、本発明の一態様では、
トランジスタの微細化によりソース電極とドレイン電極の間隔を短くする必要が生じた場
合、一対の第１導電膜の間隔を短くすれば良く、一対の第２導電膜と第３導電膜とを、半
導体膜上において重ならないように、一対の第２導電膜の間隔を長くすることができる。
具体的には、半導体膜上における第３導電膜を挟むように、かつ離間して、一対の第２導
電膜を設けることができる。したがって、トランジスタを微細化しても、第３導電膜から
半導体膜に与えられる電界が、一対の第２導電膜により妨げられにくいため、高いオン電
流を得ることができる。
おけるソース電極とドレイン電極の間隔を、一対の第１導電膜の間隔により定めることが
できる。そのため、一対の第２導電膜の間隔が、一対の第１導電膜の間隔よりも長くなる
ように、一対の第２導電膜の配置を定めることができる。よって、本発明の一態様では、
トランジスタの微細化によりソース電極とドレイン電極の間隔を短くする必要が生じた場
合、一対の第１導電膜の間隔を短くすれば良く、一対の第２導電膜と第３導電膜とを、半
導体膜上において重ならないように、一対の第２導電膜の間隔を長くすることができる。
具体的には、半導体膜上における第３導電膜を挟むように、かつ離間して、一対の第２導
電膜を設けることができる。したがって、トランジスタを微細化しても、第３導電膜から
半導体膜に与えられる電界が、一対の第２導電膜により妨げられにくいため、高いオン電
流を得ることができる。
【0010】
また、本発明の一態様では、半導体膜の下に一対の第１導電膜が存在し、半導体膜の上に
第３導電膜が存在する。そのため、トランジスタの微細化により、一対の第１導電膜の間
隔が短くなることで、ゲート電極として機能する第３導電膜と一対の第１導電膜とが重な
っても、第３導電膜から半導体膜に与えられる電界は、一対の第１導電膜により妨げられ
にくい。よって、トランジスタを微細化しても、高いオン電流を得ることができる。
第３導電膜が存在する。そのため、トランジスタの微細化により、一対の第１導電膜の間
隔が短くなることで、ゲート電極として機能する第３導電膜と一対の第１導電膜とが重な
っても、第３導電膜から半導体膜に与えられる電界は、一対の第１導電膜により妨げられ
にくい。よって、トランジスタを微細化しても、高いオン電流を得ることができる。
【0011】
また、一対の第１導電膜の端部における、半導体膜のステップカバレッジを高めるために
、一対の第１導電膜の膜厚を小さく抑えたとしても、一対の第１導電膜と、一対の第２導
電膜とをそれぞれ接続させることで、一対の第１導電膜及び一対の第２導電膜で構成され
るソース電極またはドレイン電極の抵抗を、低く抑えることができる。
、一対の第１導電膜の膜厚を小さく抑えたとしても、一対の第１導電膜と、一対の第２導
電膜とをそれぞれ接続させることで、一対の第１導電膜及び一対の第２導電膜で構成され
るソース電極またはドレイン電極の抵抗を、低く抑えることができる。
【0012】
或いは、本発明の一態様に係る半導体装置では、上記構成に加えて、一対の第２導電膜が
半導体膜上に位置していても良い。
半導体膜上に位置していても良い。
【0013】
一対の第２導電膜が半導体膜上に位置している場合、一対の第２導電膜が半導体膜と離隔
している場合よりも、ソース電極またはドレイン電極として機能する一対の第１導電膜及
び一対の第２導電膜と、半導体膜とが接する面積を、大きく確保することができる。よっ
て、トランジスタが微細化されても、一対の第１導電膜及び一対の第２導電膜で構成され
るソース電極またはドレイン電極と、半導体膜との間の接触抵抗を小さく抑えることがで
きるので、高いオン電流を得ることができる。
している場合よりも、ソース電極またはドレイン電極として機能する一対の第１導電膜及
び一対の第２導電膜と、半導体膜とが接する面積を、大きく確保することができる。よっ
て、トランジスタが微細化されても、一対の第１導電膜及び一対の第２導電膜で構成され
るソース電極またはドレイン電極と、半導体膜との間の接触抵抗を小さく抑えることがで
きるので、高いオン電流を得ることができる。
【発明の効果】
【0014】
本発明の一態様では、上記構成により、オン電流の高いトランジスタを用いた半導体装置
を実現することができる。
を実現することができる。
【図面の簡単な説明】
【0015】
【図1】本発明の一態様に係る半導体装置が有する、トランジスタの構成を示す図。
【図2】本発明の一態様に係る半導体装置が有する、トランジスタの構成を示す図。
【図3】本発明の一態様に係る半導体装置が有する、トランジスタの構成を示す図。
【図4】本発明の一態様に係る半導体装置が有する、トランジスタの構成を示す図。
【図5】本発明の一態様に係る半導体装置が有する、トランジスタの構成を示す図。
【図6】半導体装置の作製方法を示す図。
【図7】半導体装置の作製方法を示す図。
【図8】半導体装置の作製方法を示す図。
【図9】メモリセルの構成を示す図。
【図10】記憶装置の構成を示す図。
【図11】インバータの構成を示す図。
【図12】電子機器の図。
【発明を実施するための形態】
【0016】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【0017】
なお、本発明は、集積回路、ＲＦタグ、半導体表示装置など、トランジスタを用いたあら
ゆる半導体装置を、その範疇に含む。なお、集積回路には、マイクロプロセッサ、画像処
理回路、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、マイクロコン
トローラを含むＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＣ
ＰＬＤ（Ｃｏｍｐｌｅｘ ＰＬＤ）などのプログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒ
ａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）が、その範疇に含まれる。また、半導体表
示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に
備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄ
ｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅ
ｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）など、トランジスタを駆動回路に有している
半導体表示装置が、その範疇に含まれる。
ゆる半導体装置を、その範疇に含む。なお、集積回路には、マイクロプロセッサ、画像処
理回路、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、マイクロコン
トローラを含むＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＣ
ＰＬＤ（Ｃｏｍｐｌｅｘ ＰＬＤ）などのプログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒ
ａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）が、その範疇に含まれる。また、半導体表
示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に
備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄ
ｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅ
ｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）など、トランジスタを駆動回路に有している
半導体表示装置が、その範疇に含まれる。
【0018】
【0019】
図１（Ａ）に示すトランジスタは、絶縁表面上に第１導電膜１０１及び第１導電膜１０２
と、第１導電膜１０１及び第１導電膜１０２上の半導体膜１０３と、第１導電膜１０１及
び第１導電膜１０２にそれぞれ接続されている第２導電膜１０４及び第２導電膜１０５と
、半導体膜１０３上の絶縁膜１０６と、絶縁膜１０６上であり、なおかつ第２導電膜１０
４と第２導電膜１０５の間において、半導体膜１０３と重なる位置に設けられた第３導電
膜１０７とを有する。
と、第１導電膜１０１及び第１導電膜１０２上の半導体膜１０３と、第１導電膜１０１及
び第１導電膜１０２にそれぞれ接続されている第２導電膜１０４及び第２導電膜１０５と
、半導体膜１０３上の絶縁膜１０６と、絶縁膜１０６上であり、なおかつ第２導電膜１０
４と第２導電膜１０５の間において、半導体膜１０３と重なる位置に設けられた第３導電
膜１０７とを有する。
【0020】
第１導電膜１０１及び第２導電膜１０４と、第１導電膜１０２及び第２導電膜１０５とは
、ソース電極またはドレイン電極として機能する。第３導電膜１０７はゲート電極として
機能する。
、ソース電極またはドレイン電極として機能する。第３導電膜１０７はゲート電極として
機能する。
【0021】
半導体膜１０３は、完全に第１導電膜１０１及び第１導電膜１０２を覆ってはおらず、第
１導電膜１０１及び第１導電膜１０２をそれぞれ部分的に覆っている。そして、第１導電
膜１０１及び第１導電膜１０２のうち、半導体膜１０３によって覆われていない部分、す
なわち半導体膜１０３と重なっている部分とは異なる部分において、第１導電膜１０１及
び第１導電膜１０２と、第２導電膜１０４及び第２導電膜１０５とがそれぞれ接続されて
いる。
１導電膜１０１及び第１導電膜１０２をそれぞれ部分的に覆っている。そして、第１導電
膜１０１及び第１導電膜１０２のうち、半導体膜１０３によって覆われていない部分、す
なわち半導体膜１０３と重なっている部分とは異なる部分において、第１導電膜１０１及
び第１導電膜１０２と、第２導電膜１０４及び第２導電膜１０５とがそれぞれ接続されて
いる。
【0022】
なお、第１導電膜１０１及び第１導電膜１０２と、第２導電膜１０４及び第２導電膜１０
５との接続は、必ずしも第１導電膜１０１と第２導電膜１０４とが、或いは第１導電膜１
０２と第２導電膜１０５とが、直接接している状態を意味するものではない。例えば、電
気的な接続を確保できる程度に小さい膜厚を有する、自然酸化膜などの絶縁膜が、第１導
電膜１０１と第２導電膜１０４の間に、或いは第１導電膜１０２と第２導電膜１０５の間
に設けられていても良い。
５との接続は、必ずしも第１導電膜１０１と第２導電膜１０４とが、或いは第１導電膜１
０２と第２導電膜１０５とが、直接接している状態を意味するものではない。例えば、電
気的な接続を確保できる程度に小さい膜厚を有する、自然酸化膜などの絶縁膜が、第１導
電膜１０１と第２導電膜１０４の間に、或いは第１導電膜１０２と第２導電膜１０５の間
に設けられていても良い。
【0023】
そして、本発明の一態様では、半導体膜１０３上における第３導電膜１０７の端部１０７
ｅを挟むように、かつ離間して、第２導電膜１０４及び第２導電膜１０５が設けられてい
る。すなわち、第２導電膜１０４及び第２導電膜１０５と、第３導電膜１０７とは、半導
体膜１０３上において重ならない。
ｅを挟むように、かつ離間して、第２導電膜１０４及び第２導電膜１０５が設けられてい
る。すなわち、第２導電膜１０４及び第２導電膜１０５と、第３導電膜１０７とは、半導
体膜１０３上において重ならない。
【0024】
また、チャネル長方向において、第２導電膜１０４の端部１０４ｅと第２導電膜１０５の
端部１０５ｅの間に、半導体膜１０３の下に位置する第１導電膜１０１の端部１０１ｅ、
及び第１導電膜１０２の端部１０２ｅとが位置している。なお、上記端部１０１ｅと端部
１０２ｅとは、チャネル長方向において、最も近い位置に存在する第１導電膜１０１の端
部と、第１導電膜１０２の端部とする。よって、チャネル長方向において、第２導電膜１
０４の端部１０４ｅと第２導電膜１０５の端部１０５ｅの間隔Ｌｓｄは、第１導電膜１０
１の端部１０１ｅと第１導電膜１０２の端部１０２ｅの間隔Ｌｃよりも長い。
端部１０５ｅの間に、半導体膜１０３の下に位置する第１導電膜１０１の端部１０１ｅ、
及び第１導電膜１０２の端部１０２ｅとが位置している。なお、上記端部１０１ｅと端部
１０２ｅとは、チャネル長方向において、最も近い位置に存在する第１導電膜１０１の端
部と、第１導電膜１０２の端部とする。よって、チャネル長方向において、第２導電膜１
０４の端部１０４ｅと第２導電膜１０５の端部１０５ｅの間隔Ｌｓｄは、第１導電膜１０
１の端部１０１ｅと第１導電膜１０２の端部１０２ｅの間隔Ｌｃよりも長い。
【0025】
本発明の一態様では、ソース電極またはドレイン電極として機能する第１導電膜１０１及
び第１導電膜１０２と、ゲート電極として機能する第３導電膜１０７の間に、半導体膜１
０３及び絶縁膜１０６が位置している。そのため、第３導電膜１０７と半導体膜１０３の
間に第１導電膜１０１及び第１導電膜１０２が設けられている場合とは異なり、トランジ
スタの微細化により間隔Ｌｃが短くなっても、第３導電膜１０７から半導体膜１０３に与
えられる電界が、第１導電膜１０１及び第１導電膜１０２により妨げられにくい。よって
、トランジスタを微細化しても、高いオン電流を得ることができる。
び第１導電膜１０２と、ゲート電極として機能する第３導電膜１０７の間に、半導体膜１
０３及び絶縁膜１０６が位置している。そのため、第３導電膜１０７と半導体膜１０３の
間に第１導電膜１０１及び第１導電膜１０２が設けられている場合とは異なり、トランジ
スタの微細化により間隔Ｌｃが短くなっても、第３導電膜１０７から半導体膜１０３に与
えられる電界が、第１導電膜１０１及び第１導電膜１０２により妨げられにくい。よって
、トランジスタを微細化しても、高いオン電流を得ることができる。
【0026】
また、第１導電膜１０１の端部１０１ｅ及び第１導電膜１０２の端部１０２ｅにおける、
半導体膜１０３のステップカバレッジを高めるために、第１導電膜１０１及び第１導電膜
１０２の膜厚を小さく抑えたとしても、第１導電膜１０１及び第１導電膜１０２と、第２
導電膜１０４及び第２導電膜１０５とをそれぞれ接続させることで、第１導電膜１０１及
び第１導電膜１０２と、第２導電膜１０４及び第２導電膜１０５とで構成されるソース電
極またはドレイン電極の、抵抗を低く抑えることができる。
半導体膜１０３のステップカバレッジを高めるために、第１導電膜１０１及び第１導電膜
１０２の膜厚を小さく抑えたとしても、第１導電膜１０１及び第１導電膜１０２と、第２
導電膜１０４及び第２導電膜１０５とをそれぞれ接続させることで、第１導電膜１０１及
び第１導電膜１０２と、第２導電膜１０４及び第２導電膜１０５とで構成されるソース電
極またはドレイン電極の、抵抗を低く抑えることができる。
【0027】
次いで、図１（Ｂ）に、図１（Ａ）に示した断面構造を有するトランジスタの、上面図の
一例を示す。ただし、図１（Ｂ）では、トランジスタのレイアウトを明確にするために、
絶縁膜１０６を省略した上面図を示す。また、図１（Ｂ）の一点鎖線Ａ１－Ａ２における
断面図が、図１（Ａ）に相当する。
一例を示す。ただし、図１（Ｂ）では、トランジスタのレイアウトを明確にするために、
絶縁膜１０６を省略した上面図を示す。また、図１（Ｂ）の一点鎖線Ａ１－Ａ２における
断面図が、図１（Ａ）に相当する。
【0028】
図１（Ｂ）に示す上面図では、半導体膜１０３が開口部１０８及び開口部１０９を有して
いる。そして、開口部１０８において、第１導電膜１０１と第２導電膜１０４が接続され
ている。また、開口部１０９において、第１導電膜１０２と第２導電膜１０５が接続され
ている。
いる。そして、開口部１０８において、第１導電膜１０１と第２導電膜１０４が接続され
ている。また、開口部１０９において、第１導電膜１０２と第２導電膜１０５が接続され
ている。
【0029】
次いで、図１（Ｃ）に、図１（Ａ）に示した断面構造を有するトランジスタの、上面図の
別の一例を示す。ただし、図１（Ｃ）では、トランジスタのレイアウトを明確にするため
に、絶縁膜１０６を省略した上面図を示す。また、図１（Ｃ）の一点鎖線Ａ１－Ａ２にお
ける断面図が、図１（Ａ）に相当する。
別の一例を示す。ただし、図１（Ｃ）では、トランジスタのレイアウトを明確にするため
に、絶縁膜１０６を省略した上面図を示す。また、図１（Ｃ）の一点鎖線Ａ１－Ａ２にお
ける断面図が、図１（Ａ）に相当する。
【0030】
図１（Ｃ）に示す上面図では、半導体膜１０３が三つに分離している。３つに分離してい
る半導体膜１０３間が、開口部１０８及び開口部１０９に相当する。そして、開口部１０
８において、第１導電膜１０１と第２導電膜１０４が接続されている。また、開口部１０
９において、第１導電膜１０２と第２導電膜１０５が接続されている。
る半導体膜１０３間が、開口部１０８及び開口部１０９に相当する。そして、開口部１０
８において、第１導電膜１０１と第２導電膜１０４が接続されている。また、開口部１０
９において、第１導電膜１０２と第２導電膜１０５が接続されている。
【0031】
なお、図１に示すトランジスタでは、第２導電膜１０４または第２導電膜１０５が、第１
導電膜１０１の上部、または第１導電膜１０２の上部にのみ接続されている構成を有して
いる。しかし、本発明の一態様では、第２導電膜１０４または第２導電膜１０５が、第１
導電膜１０１の上部及び端部、または第１導電膜１０２の上部及び端部に接続されていて
も良い。
導電膜１０１の上部、または第１導電膜１０２の上部にのみ接続されている構成を有して
いる。しかし、本発明の一態様では、第２導電膜１０４または第２導電膜１０５が、第１
導電膜１０１の上部及び端部、または第１導電膜１０２の上部及び端部に接続されていて
も良い。
【0032】
図２に、本発明の一態様に係る半導体装置の、トランジスタの構造を例示する。図２（Ａ
）は、当該トランジスタの断面図の一例である。また、図２（Ｂ）は、図２（Ａ）に示し
た断面構造を有するトランジスタの、上面図の一例である。ただし、図２（Ｂ）では、ト
ランジスタのレイアウトを明確にするために、絶縁膜１０６を省略した上面図を示す。ま
た、図２（Ｂ）の一点鎖線Ｂ１－Ｂ２における断面図が、図２（Ａ）に相当する。
）は、当該トランジスタの断面図の一例である。また、図２（Ｂ）は、図２（Ａ）に示し
た断面構造を有するトランジスタの、上面図の一例である。ただし、図２（Ｂ）では、ト
ランジスタのレイアウトを明確にするために、絶縁膜１０６を省略した上面図を示す。ま
た、図２（Ｂ）の一点鎖線Ｂ１－Ｂ２における断面図が、図２（Ａ）に相当する。
【0033】
図２に示すトランジスタは、絶縁表面上に第１導電膜１０１及び第１導電膜１０２と、第
１導電膜１０１及び第１導電膜１０２上の半導体膜１０３と、第１導電膜１０１及び第１
導電膜１０２にそれぞれ接続されており、なおかつ半導体膜１０３上に位置する第２導電
膜１０４及び第２導電膜１０５と、半導体膜１０３上の絶縁膜１０６と、絶縁膜１０６上
において、半導体膜１０３と重なる位置に設けられた第３導電膜１０７とを有する。
１導電膜１０１及び第１導電膜１０２上の半導体膜１０３と、第１導電膜１０１及び第１
導電膜１０２にそれぞれ接続されており、なおかつ半導体膜１０３上に位置する第２導電
膜１０４及び第２導電膜１０５と、半導体膜１０３上の絶縁膜１０６と、絶縁膜１０６上
において、半導体膜１０３と重なる位置に設けられた第３導電膜１０７とを有する。
【0034】
そして、図２に示すトランジスタは、第２導電膜１０４及び第２導電膜１０５が、第１導
電膜１０１の上部、または第１導電膜１０２の上部のみならず、第１導電膜１０１の端部
、または第１導電膜１０２の端部にも接続されている点において、図１に示すトランジス
タと構造が異なる。よって、絶縁表面において第１導電膜１０１及び第１導電膜１０２が
設けられている領域の面積（占有面積）が図１に示すトランジスタと図２に示すトランジ
スタとで同じであるならば、図２に示すトランジスタは、上記構成により、第１導電膜１
０１と第２導電膜１０４が接続している部分の面積、または第１導電膜１０２と第２導電
膜１０５が接続している部分の面積を、図１に示すトランジスタよりも大きく確保するこ
とができる。よって、第１導電膜１０１と第２導電膜１０４の間の接触抵抗、或いは第１
導電膜１０２と第２導電膜１０５の間の接触抵抗を低減させることができる。
電膜１０１の上部、または第１導電膜１０２の上部のみならず、第１導電膜１０１の端部
、または第１導電膜１０２の端部にも接続されている点において、図１に示すトランジス
タと構造が異なる。よって、絶縁表面において第１導電膜１０１及び第１導電膜１０２が
設けられている領域の面積（占有面積）が図１に示すトランジスタと図２に示すトランジ
スタとで同じであるならば、図２に示すトランジスタは、上記構成により、第１導電膜１
０１と第２導電膜１０４が接続している部分の面積、または第１導電膜１０２と第２導電
膜１０５が接続している部分の面積を、図１に示すトランジスタよりも大きく確保するこ
とができる。よって、第１導電膜１０１と第２導電膜１０４の間の接触抵抗、或いは第１
導電膜１０２と第２導電膜１０５の間の接触抵抗を低減させることができる。
【0035】
なお、図１及び図２では、第２導電膜１０４及び第２導電膜１０５が、それぞれ半導体膜
１０３と接している場合を例示している。しかし、本発明の一態様では、第２導電膜１０
４または第２導電膜１０５は、半導体膜１０３と離隔していても良い。
１０３と接している場合を例示している。しかし、本発明の一態様では、第２導電膜１０
４または第２導電膜１０５は、半導体膜１０３と離隔していても良い。
【0036】
図３に、本発明の一態様に係る半導体装置の、トランジスタの構造を例示する。図３（Ａ
）は、当該トランジスタの断面図の一例である。また、図３（Ｂ）は、図３（Ａ）に示し
た断面構造を有するトランジスタの、上面図の一例である。ただし、図３（Ｂ）では、ト
ランジスタのレイアウトを明確にするために、絶縁膜１０６を省略した上面図を示す。ま
た、図３（Ｂ）の一点鎖線Ｃ１－Ｃ２における断面図が、図３（Ａ）に相当する。
）は、当該トランジスタの断面図の一例である。また、図３（Ｂ）は、図３（Ａ）に示し
た断面構造を有するトランジスタの、上面図の一例である。ただし、図３（Ｂ）では、ト
ランジスタのレイアウトを明確にするために、絶縁膜１０６を省略した上面図を示す。ま
た、図３（Ｂ）の一点鎖線Ｃ１－Ｃ２における断面図が、図３（Ａ）に相当する。
【0037】
図３に示すトランジスタは、絶縁表面上に第１導電膜１０１及び第１導電膜１０２と、第
１導電膜１０１及び第１導電膜１０２上の半導体膜１０３と、第１導電膜１０１及び第１
導電膜１０２にそれぞれ接続されており、なおかつ半導体膜１０３と離隔している第２導
電膜１０４及び第２導電膜１０５と、半導体膜１０３上の絶縁膜１０６と、絶縁膜１０６
上において、半導体膜１０３と重なる位置に設けられた第３導電膜１０７とを有する。
１導電膜１０１及び第１導電膜１０２上の半導体膜１０３と、第１導電膜１０１及び第１
導電膜１０２にそれぞれ接続されており、なおかつ半導体膜１０３と離隔している第２導
電膜１０４及び第２導電膜１０５と、半導体膜１０３上の絶縁膜１０６と、絶縁膜１０６
上において、半導体膜１０３と重なる位置に設けられた第３導電膜１０７とを有する。
【0038】
【0039】
なお、図１及び図２に示すように、第２導電膜１０４及び第２導電膜１０５が、それぞれ
半導体膜１０３と接している場合、図３に示すように、第２導電膜１０４及び第２導電膜
１０５が半導体膜１０３と離隔している場合よりも、ソース電極またはドレイン電極とし
て機能する第１導電膜１０１及び第２導電膜１０４と、第１導電膜１０２及び第２導電膜
１０５とが、半導体膜１０３と接する面積を、大きく確保することができる。よって、ト
ランジスタが微細化されても、第２導電膜１０４及び第２導電膜１０５が、それぞれ半導
体膜１０３と接している構成とすることで、第１導電膜１０１及び第２導電膜１０４と半
導体膜１０３の接触抵抗、或いは、第１導電膜１０２及び第２導電膜１０５と半導体膜１
０３の接触抵抗を小さく抑え、高いオン電流を得ることができる。
半導体膜１０３と接している場合、図３に示すように、第２導電膜１０４及び第２導電膜
１０５が半導体膜１０３と離隔している場合よりも、ソース電極またはドレイン電極とし
て機能する第１導電膜１０１及び第２導電膜１０４と、第１導電膜１０２及び第２導電膜
１０５とが、半導体膜１０３と接する面積を、大きく確保することができる。よって、ト
ランジスタが微細化されても、第２導電膜１０４及び第２導電膜１０５が、それぞれ半導
体膜１０３と接している構成とすることで、第１導電膜１０１及び第２導電膜１０４と半
導体膜１０３の接触抵抗、或いは、第１導電膜１０２及び第２導電膜１０５と半導体膜１
０３の接触抵抗を小さく抑え、高いオン電流を得ることができる。
【0040】
また、本発明の一態様に係る半導体装置のトランジスタは、第１導電膜１０１または第１
導電膜１０２の下層に、第４導電膜を有していても良い。図４（Ａ）に、本発明の一態様
に係る半導体装置のトランジスタの、断面図の一例を示す。
導電膜１０２の下層に、第４導電膜を有していても良い。図４（Ａ）に、本発明の一態様
に係る半導体装置のトランジスタの、断面図の一例を示す。
【0041】
図４（Ａ）に示すトランジスタは、図１（Ａ）に示した断面構造を有するトランジスタに
、第４導電膜１１０及び第４導電膜１１１を付加した構成を有している。具体的に、図４
（Ａ）に示すトランジスタは、第１導電膜１０１及び第１導電膜１０２と、第１導電膜１
０１及び第１導電膜１０２上の半導体膜１０３と、第１導電膜１０１及び第１導電膜１０
２にそれぞれ接続されている第２導電膜１０４及び第２導電膜１０５と、半導体膜１０３
上の第１絶縁膜１０６と、第１絶縁膜１０６上において、半導体膜１０３と重なる位置に
設けられた第３導電膜１０７と、を有する。さらに、上記トランジスタは、第１導電膜１
０１及び第１導電膜１０２の下に、第１導電膜１０１及び第１導電膜１０２にそれぞれ接
続された第４導電膜１１０及び第４導電膜１１１と、第４導電膜１１０と第４導電膜１１
１の間に設けられた第２絶縁膜１２０とを有する層を有する。上記層は、その上面を、化
学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ）またはエッチングなどにより、平坦化させておくことが望ましい。
、第４導電膜１１０及び第４導電膜１１１を付加した構成を有している。具体的に、図４
（Ａ）に示すトランジスタは、第１導電膜１０１及び第１導電膜１０２と、第１導電膜１
０１及び第１導電膜１０２上の半導体膜１０３と、第１導電膜１０１及び第１導電膜１０
２にそれぞれ接続されている第２導電膜１０４及び第２導電膜１０５と、半導体膜１０３
上の第１絶縁膜１０６と、第１絶縁膜１０６上において、半導体膜１０３と重なる位置に
設けられた第３導電膜１０７と、を有する。さらに、上記トランジスタは、第１導電膜１
０１及び第１導電膜１０２の下に、第１導電膜１０１及び第１導電膜１０２にそれぞれ接
続された第４導電膜１１０及び第４導電膜１１１と、第４導電膜１１０と第４導電膜１１
１の間に設けられた第２絶縁膜１２０とを有する層を有する。上記層は、その上面を、化
学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ）またはエッチングなどにより、平坦化させておくことが望ましい。
【0042】
第４導電膜１１０及び第４導電膜１１１は、第１導電膜１０１及び第１導電膜１０２と、
第２導電膜１０４及び第２導電膜１０５と共に、トランジスタのソース電極またはドレイ
ン電極として機能する。よって、第４導電膜１１０及び第４導電膜１１１を設けることで
、ソース電極またはドレイン電極として機能する、第１導電膜１０１、第２導電膜１０４
、及び第４導電膜１１０全体の抵抗と、第１導電膜１０２、第２導電膜１０５、及び第４
導電膜１１１全体の抵抗とを、低く抑えることができる。
第２導電膜１０４及び第２導電膜１０５と共に、トランジスタのソース電極またはドレイ
ン電極として機能する。よって、第４導電膜１１０及び第４導電膜１１１を設けることで
、ソース電極またはドレイン電極として機能する、第１導電膜１０１、第２導電膜１０４
、及び第４導電膜１１０全体の抵抗と、第１導電膜１０２、第２導電膜１０５、及び第４
導電膜１１１全体の抵抗とを、低く抑えることができる。
【0043】
なお、第４導電膜１１０または第４導電膜１１１と、第１導電膜１０１または第１導電膜
１０２の間に、それぞれ半導体膜を設けるようにしても良い。図４（Ｂ）に、本発明の一
態様に係る半導体装置のトランジスタの、断面図の一例を示す。
１０２の間に、それぞれ半導体膜を設けるようにしても良い。図４（Ｂ）に、本発明の一
態様に係る半導体装置のトランジスタの、断面図の一例を示す。
【0044】
図４（Ｂ）に示すトランジスタは、第１導電膜１０１及び第１導電膜１０２と、第４導電
膜１１０及び第４導電膜１１１の間に、半導体膜１１２及び半導体膜１１３をそれぞれ有
する点において、図４（Ａ）に示すトランジスタと構造が異なる。
膜１１０及び第４導電膜１１１の間に、半導体膜１１２及び半導体膜１１３をそれぞれ有
する点において、図４（Ａ）に示すトランジスタと構造が異なる。
【0045】
なお、図４では、図１（Ａ）に示す断面構造を有するトランジスタの下層に、第４導電膜
を設けた場合を例示したが、本発明の一態様はこの構成に限定されない。例えば、図２（
Ａ）または図３（Ａ）に示す断面構造を有するトランジスタの下層に、第４導電膜を設け
ても良い。
を設けた場合を例示したが、本発明の一態様はこの構成に限定されない。例えば、図２（
Ａ）または図３（Ａ）に示す断面構造を有するトランジスタの下層に、第４導電膜を設け
ても良い。
【0046】
なお、図１乃至図４に示したトランジスタでは、第１導電膜１０１及び第１導電膜１０２
が、半導体膜１０３及び絶縁膜１０６を介して、第３導電膜１０７と重なっている。しか
し、本発明の一態様では、第１導電膜１０１及び第１導電膜１０２と、第３導電膜１０７
とが、半導体膜１０３及び絶縁膜１０６を介して、第３導電膜１０７と重なっていなくと
も良い。
が、半導体膜１０３及び絶縁膜１０６を介して、第３導電膜１０７と重なっている。しか
し、本発明の一態様では、第１導電膜１０１及び第１導電膜１０２と、第３導電膜１０７
とが、半導体膜１０３及び絶縁膜１０６を介して、第３導電膜１０７と重なっていなくと
も良い。
【0047】
図５（Ａ）に、図１（Ａ）に示したトランジスタの断面構造を例に挙げて、第１導電膜１
０１の端部１０１ｅと第１導電膜１０２の端部１０２ｅの間隔Ｌｃと、チャネル長方向に
おける第３導電膜１０７の長さＬｇの関係を示す。図５（Ａ）では、長さＬｇが間隔Ｌｃ
よりも長い。そして、図５（Ａ）に示すトランジスタは、第３導電膜１０７が、半導体膜
１０３及び絶縁膜１０６を間に挟んで第１導電膜１０１と重なっているＬｏｖ領域１１４
と、第３導電膜１０７が、半導体膜１０３及び絶縁膜１０６を間に挟んで第１導電膜１０
２と重なっているＬｏｖ領域１１５とを有する。
０１の端部１０１ｅと第１導電膜１０２の端部１０２ｅの間隔Ｌｃと、チャネル長方向に
おける第３導電膜１０７の長さＬｇの関係を示す。図５（Ａ）では、長さＬｇが間隔Ｌｃ
よりも長い。そして、図５（Ａ）に示すトランジスタは、第３導電膜１０７が、半導体膜
１０３及び絶縁膜１０６を間に挟んで第１導電膜１０１と重なっているＬｏｖ領域１１４
と、第３導電膜１０７が、半導体膜１０３及び絶縁膜１０６を間に挟んで第１導電膜１０
２と重なっているＬｏｖ領域１１５とを有する。
【0048】
Ｌｏｖ領域１１４またはＬｏｖ領域１１５を設けることで、トランジスタのオン電流を高
めることができる。
めることができる。
【0049】
また、図５（Ｂ）に、図１（Ａ）に示したトランジスタの断面構造を例に挙げて、第１導
電膜１０１の端部１０１ｅと第１導電膜１０２の端部１０２ｅの間隔Ｌｃと、チャネル長
方向における第３導電膜１０７の長さＬｇの関係を示す。図５（Ｂ）では、長さＬｇが間
隔Ｌｃよりも短い。そして、図５（Ｂ）に示すトランジスタは、第１導電膜１０１と第１
導電膜１０２の間において、第３導電膜１０７及び第１導電膜１０１が重なっていない領
域、すなわち、第３導電膜１０７及び第１導電膜１０１の設けられている領域とは異なる
領域に相当する、Ｌｏｆｆ領域１１６を有する。また、図５（Ｂ）に示すトランジスタは
、第１導電膜１０１と第１導電膜１０２の間において、第３導電膜１０７及び第１導電膜
１０２が重なっていない領域、すなわち、第３導電膜１０７及び第１導電膜１０２の設け
られている領域とは異なる領域に相当する、Ｌｏｆｆ領域１１７を有する。
電膜１０１の端部１０１ｅと第１導電膜１０２の端部１０２ｅの間隔Ｌｃと、チャネル長
方向における第３導電膜１０７の長さＬｇの関係を示す。図５（Ｂ）では、長さＬｇが間
隔Ｌｃよりも短い。そして、図５（Ｂ）に示すトランジスタは、第１導電膜１０１と第１
導電膜１０２の間において、第３導電膜１０７及び第１導電膜１０１が重なっていない領
域、すなわち、第３導電膜１０７及び第１導電膜１０１の設けられている領域とは異なる
領域に相当する、Ｌｏｆｆ領域１１６を有する。また、図５（Ｂ）に示すトランジスタは
、第１導電膜１０１と第１導電膜１０２の間において、第３導電膜１０７及び第１導電膜
１０２が重なっていない領域、すなわち、第３導電膜１０７及び第１導電膜１０２の設け
られている領域とは異なる領域に相当する、Ｌｏｆｆ領域１１７を有する。
【0050】
Ｌｏｆｆ領域１１６またはＬｏｆｆ領域１１７を設けることで、第１導電膜１０１及び第
１導電膜１０２と、第３導電膜１０７の間の寄生容量が小さく抑えられるので、トランジ
スタの動作速度を高めることができる。
１導電膜１０２と、第３導電膜１０７の間の寄生容量が小さく抑えられるので、トランジ
スタの動作速度を高めることができる。
【0051】
なお、本発明の一態様に係る半導体装置のトランジスタでは、半導体膜１０３に、酸化物
半導体などのワイドギャップ半導体を用いることができる。半導体膜１０３に、酸化物半
導体が用いられる場合、ドーパントを上記半導体膜１０３に添加して、ソース領域または
ドレイン領域として機能する不純物領域を形成しても良い。ドーパントの添加は、イオン
注入法を用いることができる。ドーパントは、例えばヘリウム、アルゴン、キセノンなど
の希ガスや、窒素、リン、ヒ素、アンチモンなどの１５族原子などを用いることができる
。例えば、窒素をドーパントとして用いた場合、不純物領域中の窒素原子の濃度は、５×
１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
半導体などのワイドギャップ半導体を用いることができる。半導体膜１０３に、酸化物半
導体が用いられる場合、ドーパントを上記半導体膜１０３に添加して、ソース領域または
ドレイン領域として機能する不純物領域を形成しても良い。ドーパントの添加は、イオン
注入法を用いることができる。ドーパントは、例えばヘリウム、アルゴン、キセノンなど
の希ガスや、窒素、リン、ヒ素、アンチモンなどの１５族原子などを用いることができる
。例えば、窒素をドーパントとして用いた場合、不純物領域中の窒素原子の濃度は、５×
１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
【0052】
なお、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含
むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトラ
ンジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えて
ガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を
有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが
好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトラ
ンジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えて
ガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を
有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが
好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【0053】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【0054】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系
酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ－Ａｌ－Ｚｎ系
酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸
化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化
物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物
、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、
Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉ
ｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ
－Ｌｕ－Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉ
ｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－
Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用
いることができる。また、上記酸化物半導体は、珪素を含んでいてもよい。
物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系
酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ－Ａｌ－Ｚｎ系
酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸
化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化
物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物
、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、
Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉ
ｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ
－Ｌｕ－Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉ
ｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－
Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用
いることができる。また、上記酸化物半導体は、珪素を含んでいてもよい。
【0055】
なお、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意
味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素
を含んでいてもよい。Ｉｎ－Ｇａ－Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高いため、半導体装置に用いる
半導体材料としては好適である。
味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素
を含んでいてもよい。Ｉｎ－Ｇａ－Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高いため、半導体装置に用いる
半導体材料としては好適である。
【0056】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ－Ｇａ－Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ－Ｓｎ－Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ－Ｇａ－Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ－Ｓｎ－Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【0057】
例えば、Ｉｎ－Ｓｎ－Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ－Ｇａ－Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
ら、Ｉｎ－Ｇａ－Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
【0058】
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸
素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。
そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性
を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ
以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減
され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いる
ことにより、トランジスタのオフ電流を下げることができる。
素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。
そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性
を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ
以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減
され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いる
ことにより、トランジスタのオフ電流を下げることができる。
【0059】
具体的に、高純度化された酸化物半導体を半導体膜に用いたトランジスタのオフ電流が低
いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチ
ャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電
圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定
限界以下、すなわち１×１０－１３Ａ以下という特性を得ることができる。この場合、オ
フ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流は、１００ｚＡ／μ
ｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流
入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電
流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜を
チャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジス
タのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧
が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった
。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、
オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチ
ャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電
圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定
限界以下、すなわち１×１０－１３Ａ以下という特性を得ることができる。この場合、オ
フ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流は、１００ｚＡ／μ
ｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流
入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電
流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜を
チャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジス
タのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧
が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった
。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、
オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
【0060】
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおい
ては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソー
ス電極の電位を基準としたときのゲート電極の電位が０以下であるときに、ソース電極と
ドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐ
チャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い
電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０以
上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。
ては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソー
ス電極の電位を基準としたときのゲート電極の電位が０以下であるときに、ソース電極と
ドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐ
チャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い
電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０以
上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。
【0061】
なお、例えば、酸化物半導体膜は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（
亜鉛）を含むターゲットを用いたスパッタ法により形成することができる。Ｉｎ－Ｇａ－
Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ
：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または
３：１：４で示されるＩｎ－Ｇａ－Ｚｎ系酸化物のターゲットを用いる。前述の原子数比
を有するＩｎ－Ｇａ－Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜すること
で、多結晶またはＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）が形成さ
れやすくなる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１０
０％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いる
ことにより、成膜した酸化物半導体膜は緻密な膜となる。
亜鉛）を含むターゲットを用いたスパッタ法により形成することができる。Ｉｎ－Ｇａ－
Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ
：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または
３：１：４で示されるＩｎ－Ｇａ－Ｚｎ系酸化物のターゲットを用いる。前述の原子数比
を有するＩｎ－Ｇａ－Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜すること
で、多結晶またはＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）が形成さ
れやすくなる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１０
０％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いる
ことにより、成膜した酸化物半導体膜は緻密な膜となる。
【0062】
なお、酸化物半導体としてＩｎ－Ｚｎ系酸化物の材料を用いる場合、用いるターゲット中
の金属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１～１：２（モル数比に換算するとＩｎ２
Ｏ３：ＺｎＯ＝２５：１～１：４）、好ましくはＩｎ：Ｚｎ＝２０：１～１：１（モル数
比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１～１：２）、さらに好ましくはＩｎ：Ｚｎ
＝１．５：１～１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４～１５：２
）とする。例えば、Ｉｎ－Ｚｎ系酸化物である酸化物半導体膜の形成に用いるターゲット
は、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比
率を上記範囲に収めることで、移動度の向上を実現することができる。
の金属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１～１：２（モル数比に換算するとＩｎ２
Ｏ３：ＺｎＯ＝２５：１～１：４）、好ましくはＩｎ：Ｚｎ＝２０：１～１：１（モル数
比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１～１：２）、さらに好ましくはＩｎ：Ｚｎ
＝１．５：１～１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４～１５：２
）とする。例えば、Ｉｎ－Ｚｎ系酸化物である酸化物半導体膜の形成に用いるターゲット
は、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比
率を上記範囲に収めることで、移動度の向上を実現することができる。
【0063】
酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状
態をとる。
態をとる。
【0064】
好ましくは、酸化物半導体膜は、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒ
ｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【0065】
ＣＡＡＣ－ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ－ＯＳ膜
は、非晶質相に結晶部および非晶質部を有する結晶－非晶質混相構造の酸化物半導体膜で
ある。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであること
が多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ－ＯＳ膜に含まれる非晶質部と
結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ－ＯＳ膜には粒界（グレ
インバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ－ＯＳ膜は、粒界に
起因する電子移動度の低下が抑制される。
は、非晶質相に結晶部および非晶質部を有する結晶－非晶質混相構造の酸化物半導体膜で
ある。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであること
が多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ－ＯＳ膜に含まれる非晶質部と
結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ－ＯＳ膜には粒界（グレ
インバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ－ＯＳ膜は、粒界に
起因する電子移動度の低下が抑制される。
【0066】
ＣＡＡＣ－ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、－５
°以上５°以下の範囲も含まれることとする。
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、－５
°以上５°以下の範囲も含まれることとする。
【0067】
なお、ＣＡＡＣ－ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ－ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
Ｃ－ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
【0068】
ＣＡＡＣ－ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ－ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ－ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ－ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ－ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【0069】
ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
【0070】
ＣＡＡＣ－ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ－ｂ面から劈開し、ａ
－ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、ＣＡＡＣ－ＯＳ膜を成膜することができる。
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ－ｂ面から劈開し、ａ
－ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、ＣＡＡＣ－ＯＳ膜を成膜することができる。
【0071】
また、ＣＡＡＣ－ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【0072】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
－８０℃以下、好ましくは－１００℃以下である成膜ガスを用いる。
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
－８０℃以下、好ましくは－１００℃以下である成膜ガスを用いる。
【0073】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
【0074】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
【0075】
スパッタリング用ターゲットの一例として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ化合物ターゲットにつ
いて以下に示す。
いて以下に示す。
【0076】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後
、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ－Ｇａ
－Ｚｎ－Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで
、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２
：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。
なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲ
ットによって適宜変更すればよい。
、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ－Ｇａ
－Ｚｎ－Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで
、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２
：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。
なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲ
ットによって適宜変更すればよい。
【0077】
（実施の形態２）
本発明の一態様に係る半導体装置は、トランジスタが積層された構成を有していても良い
。特に、図４（Ａ）に示した構成を有するトランジスタを用い、第４の導電膜１１０また
は第４の導電膜１１１を、下層のトランジスタのゲート電極、ソース電極、またはドレイ
ン電極として、機能させることで、コンタクト領域に起因する素子面積の増大を抑制して
半導体装置の微細化を実現する、或いはトランジスタの作製工程数の削減を実現すること
ができる。
本発明の一態様に係る半導体装置は、トランジスタが積層された構成を有していても良い
。特に、図４（Ａ）に示した構成を有するトランジスタを用い、第４の導電膜１１０また
は第４の導電膜１１１を、下層のトランジスタのゲート電極、ソース電極、またはドレイ
ン電極として、機能させることで、コンタクト領域に起因する素子面積の増大を抑制して
半導体装置の微細化を実現する、或いはトランジスタの作製工程数の削減を実現すること
ができる。
【0078】
本実施の形態では、半導体装置の一つである記憶装置を例に挙げて、図４（Ａ）に示した
構造を有するトランジスタの下層に、別のトランジスタが設けられている構成の、本発明
の一態様に係る半導体装置の作製方法について説明する。
構造を有するトランジスタの下層に、別のトランジスタが設けられている構成の、本発明
の一態様に係る半導体装置の作製方法について説明する。
【0079】
まず、作製方法の説明を行う前に、記憶装置が有するメモリセルの構成について説明する
。
。
【0080】
図９（Ａ）に、メモリセルの回路図を示す。図９（Ａ）に示すメモリセルは、トランジス
タ２０１、トランジスタ２０２、及び容量素子２０３を有する。トランジスタ２０２のゲ
ート電極は、第１ワード線ＷＬａに接続されている。また、トランジスタ２０２は、ソー
ス電極及びドレイン電極の一方がデータ線ＤＬに接続されており、他方がトランジスタ２
０１のゲート電極に接続されている。トランジスタ２０１は、ソース電極及びドレイン電
極の一方が、データ線ＤＬに接続されており、他方が、所定の電位の与えられているノー
ドに接続されている。容量素子２０３が有する一対の電極は、一方がトランジスタ２０１
のゲート電極に接続され、他方が第２ワード線ＷＬｂに接続されている。
タ２０１、トランジスタ２０２、及び容量素子２０３を有する。トランジスタ２０２のゲ
ート電極は、第１ワード線ＷＬａに接続されている。また、トランジスタ２０２は、ソー
ス電極及びドレイン電極の一方がデータ線ＤＬに接続されており、他方がトランジスタ２
０１のゲート電極に接続されている。トランジスタ２０１は、ソース電極及びドレイン電
極の一方が、データ線ＤＬに接続されており、他方が、所定の電位の与えられているノー
ドに接続されている。容量素子２０３が有する一対の電極は、一方がトランジスタ２０１
のゲート電極に接続され、他方が第２ワード線ＷＬｂに接続されている。
【0081】
図９（Ａ）に示すメモリセルでは、データの書き込み時にトランジスタ２０２がオンにな
り、データ線ＤＬからデータを含む信号の電位が、トランジスタ２０２を介してトランジ
スタ２０１のゲート電極に与えられる。そして、上記信号の電位に従って、トランジスタ
２０１のゲート容量、及び容量素子２０３に蓄積される電荷量が制御されることで、トラ
ンジスタ２０１及び容量素子２０３へのデータの書き込みが行われる。
り、データ線ＤＬからデータを含む信号の電位が、トランジスタ２０２を介してトランジ
スタ２０１のゲート電極に与えられる。そして、上記信号の電位に従って、トランジスタ
２０１のゲート容量、及び容量素子２０３に蓄積される電荷量が制御されることで、トラ
ンジスタ２０１及び容量素子２０３へのデータの書き込みが行われる。
【0082】
そして、データの保持時には、トランジスタ２０２がオフになり、トランジスタ２０１の
ゲート容量、及び容量素子２０３に蓄積された電荷が保持される。トランジスタ２０２の
半導体膜に酸化物半導体を用いる場合、トランジスタ２０２のオフ電流を極めて小さくす
ることができる。そのため、蓄積された上記電荷はリークしづらく、トランジスタ２０２
にシリコンなどの半導体材料を用いた場合に比べ、長い期間に渡ってデータの保持を行う
ことができる。
ゲート容量、及び容量素子２０３に蓄積された電荷が保持される。トランジスタ２０２の
半導体膜に酸化物半導体を用いる場合、トランジスタ２０２のオフ電流を極めて小さくす
ることができる。そのため、蓄積された上記電荷はリークしづらく、トランジスタ２０２
にシリコンなどの半導体材料を用いた場合に比べ、長い期間に渡ってデータの保持を行う
ことができる。
【0083】
データの読み出し時には、第２ワード線ＷＬｂの電位を変化させる。容量素子２０３が有
する一対の電極の電位差は、電荷保存則により維持されたままなので、第２ワード線ＷＬ
ｂの電位の変化は、トランジスタ２０１のゲート電極に与えられる。トランジスタ２０１
は、そのゲート容量に蓄積されている電荷量によって閾値電圧が変化している。よって、
トランジスタ２０１のゲート電極の電位が変化することで得られるトランジスタ２０１の
ドレイン電流の大きさから、蓄積されている電荷量の違いを読み取ることにより、データ
を読み出すことができる。
する一対の電極の電位差は、電荷保存則により維持されたままなので、第２ワード線ＷＬ
ｂの電位の変化は、トランジスタ２０１のゲート電極に与えられる。トランジスタ２０１
は、そのゲート容量に蓄積されている電荷量によって閾値電圧が変化している。よって、
トランジスタ２０１のゲート電極の電位が変化することで得られるトランジスタ２０１の
ドレイン電流の大きさから、蓄積されている電荷量の違いを読み取ることにより、データ
を読み出すことができる。
【0084】
なお、トランジスタ２０１は、その半導体膜に酸化物半導体が用いられていても良い。或
いは、トランジスタ２０１は、その半導体膜にシリコンまたはゲルマニウムなどの半導体
が用いられていても良い。メモリセル内の全てのトランジスタの半導体膜に、酸化物半導
体膜を用いることで、プロセスを簡略化することができる。また、トランジスタ２０１の
半導体膜に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも
高い移動度が得られる半導体を用いることで、メモリセルからのデータの読み出しを高速
で行うことができる。
いは、トランジスタ２０１は、その半導体膜にシリコンまたはゲルマニウムなどの半導体
が用いられていても良い。メモリセル内の全てのトランジスタの半導体膜に、酸化物半導
体膜を用いることで、プロセスを簡略化することができる。また、トランジスタ２０１の
半導体膜に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも
高い移動度が得られる半導体を用いることで、メモリセルからのデータの読み出しを高速
で行うことができる。
【0085】
本実施の形態では、下層のトランジスタ２０１の半導体膜にシリコンを用い、上層のトラ
ンジスタ２０２の半導体膜に酸化物半導体を用いる場合を例に挙げて、半導体装置の作製
方法について説明する。ただし、下層のトランジスタ２０１は、上述したように、シリコ
ンの他、ゲルマニウム、シリコンゲルマニウム、単結晶炭化シリコンなどの半導体材料を
用いていても良い。また、例えば、シリコンを用いたトランジスタは、シリコンウェハな
どの単結晶半導体基板、ＳＯＩ法により作製されたシリコン薄膜、気相成長法により作製
されたシリコン薄膜などを用いて形成することができる。或いは、下層のトランジスタ２
０１が上層のトランジスタと同様に、酸化物半導体を用いていても良い。
ンジスタ２０２の半導体膜に酸化物半導体を用いる場合を例に挙げて、半導体装置の作製
方法について説明する。ただし、下層のトランジスタ２０１は、上述したように、シリコ
ンの他、ゲルマニウム、シリコンゲルマニウム、単結晶炭化シリコンなどの半導体材料を
用いていても良い。また、例えば、シリコンを用いたトランジスタは、シリコンウェハな
どの単結晶半導体基板、ＳＯＩ法により作製されたシリコン薄膜、気相成長法により作製
されたシリコン薄膜などを用いて形成することができる。或いは、下層のトランジスタ２
０１が上層のトランジスタと同様に、酸化物半導体を用いていても良い。
【0086】
本実施の形態では、まず、図６（Ａ）に示すように、基板７００上に絶縁膜７０１と、単
結晶の半導体基板から分離された半導体膜７０２とを形成する。
結晶の半導体基板から分離された半導体膜７０２とを形成する。
【0087】
基板７００として使用することができる素材に大きな制限はないが、少なくとも、後の加
熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には
、フュージョン法やフロート法で作製されるガラス基板、石英基板、半導体基板、セラミ
ック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合
には、歪み点が７３０℃以上のものを用いると良い。
熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には
、フュージョン法やフロート法で作製されるガラス基板、石英基板、半導体基板、セラミ
ック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合
には、歪み点が７３０℃以上のものを用いると良い。
【0088】
また、本実施の形態では、半導体膜７０２が単結晶のシリコンである場合を例に挙げて、
以下、トランジスタ２０１の作製方法について説明する。なお、具体的な単結晶の半導体
膜７０２の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板である
ボンド基板に、電界で加速されたイオンでなるイオンビームを注入し、ボンド基板の表面
から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成
する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビーム
の入射角によって調節することができる。そして、ボンド基板と、絶縁膜７０１が形成さ
れた基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは
、ボンド基板と基板７００とを重ね合わせた後、ボンド基板と基板７００の一部に、１Ｎ
／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下
程度の圧力を加える。圧力を加えると、その部分からボンド基板と絶縁膜７０１とが接合
を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、
脆化層に存在する微小ボイドの体積が増大し、微小ボイドどうしが結合する。その結果、
脆化層においてボンド基板の一部である単結晶半導体膜が、ボンド基板から分離する。上
記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶半
導体膜をエッチング等により所望の形状に加工することで、半導体膜７０２を形成するこ
とができる。
以下、トランジスタ２０１の作製方法について説明する。なお、具体的な単結晶の半導体
膜７０２の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板である
ボンド基板に、電界で加速されたイオンでなるイオンビームを注入し、ボンド基板の表面
から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成
する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビーム
の入射角によって調節することができる。そして、ボンド基板と、絶縁膜７０１が形成さ
れた基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは
、ボンド基板と基板７００とを重ね合わせた後、ボンド基板と基板７００の一部に、１Ｎ
／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下
程度の圧力を加える。圧力を加えると、その部分からボンド基板と絶縁膜７０１とが接合
を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、
脆化層に存在する微小ボイドの体積が増大し、微小ボイドどうしが結合する。その結果、
脆化層においてボンド基板の一部である単結晶半導体膜が、ボンド基板から分離する。上
記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶半
導体膜をエッチング等により所望の形状に加工することで、半導体膜７０２を形成するこ
とができる。
【0089】
半導体膜７０２には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどの
ｐ型の導電性を付与する不純物元素、若しくはリン、砒素などのｎ型の導電性を付与する
不純物元素を添加しても良い。閾値電圧を制御するための不純物元素の添加は、パターニ
ングする前の半導体膜に対して行っても良いし、パターニング後に形成された半導体膜７
０２に対して行っても良い。また、閾値電圧を制御するための不純物元素の添加を、ボン
ド基板に対して行っても良い。若しくは、不純物元素の添加を、閾値電圧を大まかに調整
するためにボンド基板に対して行った上で、閾値電圧を微調整するために、パターニング
前の半導体膜に対して、又はパターニングにより形成された半導体膜７０２に対して行っ
ても良い。
ｐ型の導電性を付与する不純物元素、若しくはリン、砒素などのｎ型の導電性を付与する
不純物元素を添加しても良い。閾値電圧を制御するための不純物元素の添加は、パターニ
ングする前の半導体膜に対して行っても良いし、パターニング後に形成された半導体膜７
０２に対して行っても良い。また、閾値電圧を制御するための不純物元素の添加を、ボン
ド基板に対して行っても良い。若しくは、不純物元素の添加を、閾値電圧を大まかに調整
するためにボンド基板に対して行った上で、閾値電圧を微調整するために、パターニング
前の半導体膜に対して、又はパターニングにより形成された半導体膜７０２に対して行っ
ても良い。
【0090】
なお、本実施の形態では、単結晶の半導体膜を用いる例について説明しているが、本発明
はこの構成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成された多
結晶、微結晶、非晶質の半導体膜を用いても良いし、上記半導体膜を公知の技術により結
晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元
素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組
み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場
合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素
を用いる結晶化法、９５０℃程度の高温アニール法を用いる結晶化法を、用いても良い。
はこの構成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成された多
結晶、微結晶、非晶質の半導体膜を用いても良いし、上記半導体膜を公知の技術により結
晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元
素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組
み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場
合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素
を用いる結晶化法、９５０℃程度の高温アニール法を用いる結晶化法を、用いても良い。
【0091】
次に、図６（Ｂ）に示すように、半導体膜７０２上にゲート絶縁膜７０３を形成した後、
ゲート絶縁膜７０３上にマスク７０５を形成し、導電性を付与する不純物元素を半導体膜
７０２の一部に添加することで、不純物領域７０４を形成する。
ゲート絶縁膜７０３上にマスク７０５を形成し、導電性を付与する不純物元素を半導体膜
７０２の一部に添加することで、不純物領域７０４を形成する。
【0092】
ゲート絶縁膜７０３は、高密度プラズマ処理、熱処理などを行うことにより半導体膜７０
２の表面を酸化又は窒化することで形成することができる。高密度プラズマ処理は、例え
ばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素など
の混合ガスとを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うこ
とで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラ
ズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨ
ラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することにより、
１～２０ｎｍ、望ましくは５～１０ｎｍの絶縁膜が半導体膜に接するように形成できる。
例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１～３倍（流量比）に希釈して、１０Ｐａ～３０
Ｐａの圧力にて３ｋＷ～５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体膜
７０２の表面を酸化若しくは窒化させる。この処理により１ｎｍ～１０ｎｍ（好ましくは
２ｎｍ～６ｎｍ）の絶縁膜を形成する。更に亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）
を導入し、１０Ｐａ～３０Ｐａの圧力にて３ｋＷ～５ｋＷのマイクロ波（２．４５ＧＨｚ
）電力を印加して気相成長法により酸化窒化珪素膜を形成してゲート絶縁膜を形成する。
固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧
の優れたゲート絶縁膜を形成することができる。
２の表面を酸化又は窒化することで形成することができる。高密度プラズマ処理は、例え
ばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素など
の混合ガスとを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うこ
とで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラ
ズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨ
ラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することにより、
１～２０ｎｍ、望ましくは５～１０ｎｍの絶縁膜が半導体膜に接するように形成できる。
例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１～３倍（流量比）に希釈して、１０Ｐａ～３０
Ｐａの圧力にて３ｋＷ～５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体膜
７０２の表面を酸化若しくは窒化させる。この処理により１ｎｍ～１０ｎｍ（好ましくは
２ｎｍ～６ｎｍ）の絶縁膜を形成する。更に亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）
を導入し、１０Ｐａ～３０Ｐａの圧力にて３ｋＷ～５ｋＷのマイクロ波（２．４５ＧＨｚ
）電力を印加して気相成長法により酸化窒化珪素膜を形成してゲート絶縁膜を形成する。
固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧
の優れたゲート絶縁膜を形成することができる。
【0093】
上述した高密度プラズマ処理による半導体膜の酸化又は窒化は固相反応で進むため、ゲー
ト絶縁膜７０３と半導体膜７０２との界面準位密度を極めて低くすることができる。また
高密度プラズマ処理により半導体膜７０２を直接酸化又は窒化することで、形成される絶
縁膜の厚さのばらつきを抑えることができる。また半導体膜が結晶性を有する場合、高密
度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界に
おいてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート
絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート
絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを抑えること
ができる。
ト絶縁膜７０３と半導体膜７０２との界面準位密度を極めて低くすることができる。また
高密度プラズマ処理により半導体膜７０２を直接酸化又は窒化することで、形成される絶
縁膜の厚さのばらつきを抑えることができる。また半導体膜が結晶性を有する場合、高密
度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界に
おいてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート
絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート
絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを抑えること
ができる。
【0094】
また、プラズマＣＶＤ法又はスパッタリング法などを用い、酸化珪素、窒化酸化珪素、酸
化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム又は酸化タンタル、酸化イッ
トリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加さ
れたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハ
フニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））等を含む膜を、単層で、又
は積層させることで、ゲート絶縁膜７０３を形成しても良い。
化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム又は酸化タンタル、酸化イッ
トリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加さ
れたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハ
フニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））等を含む膜を、単層で、又
は積層させることで、ゲート絶縁膜７０３を形成しても良い。
【0095】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多
い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い
物質を意味する。
い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い
物質を意味する。
【0096】
ゲート絶縁膜７０３の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ
以上５０ｎｍ以下とすることができる。本実施の形態では、プラズマＣＶＤ法を用いて、
酸化珪素を含む単層の絶縁膜を、ゲート絶縁膜７０３として用いる。
以上５０ｎｍ以下とすることができる。本実施の形態では、プラズマＣＶＤ法を用いて、
酸化珪素を含む単層の絶縁膜を、ゲート絶縁膜７０３として用いる。
【0097】
次いで、マスク７０５を除去した後、図６（Ｃ）に示すように、ゲート絶縁膜７０３の一
部を除去して、不純物領域７０４と重畳する領域にエッチング等により開口部７０６を形
成した後、導電膜７０７及び導電膜７０８を形成する。導電膜７０７は、トランジスタ２
０１のゲート電極、及びトランジスタ２０２のソース電極またはドレイン電極として機能
する。また、導電膜７０８は、トランジスタ２０１のソース電極またはドレイン電極、及
びトランジスタ２０２のソース電極またはドレイン電極として機能する。
部を除去して、不純物領域７０４と重畳する領域にエッチング等により開口部７０６を形
成した後、導電膜７０７及び導電膜７０８を形成する。導電膜７０７は、トランジスタ２
０１のゲート電極、及びトランジスタ２０２のソース電極またはドレイン電極として機能
する。また、導電膜７０８は、トランジスタ２０１のソース電極またはドレイン電極、及
びトランジスタ２０２のソース電極またはドレイン電極として機能する。
【0098】
導電膜７０７及び導電膜７０８は、開口部７０６を覆うように導電膜を形成した後、該導
電膜を所定の形状に加工（パターニング）することで、形成することができる。導電膜７
０８は、開口部７０６において不純物領域７０４と接している。上記導電膜の形成にはＣ
ＶＤ法、スパッタリング法、蒸着法、スピンコート法等を用いることができる。また、導
電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）
、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いること
ができる。上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用い
ても良い。又は、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多
結晶珪素などの半導体を用いて形成しても良い。
電膜を所定の形状に加工（パターニング）することで、形成することができる。導電膜７
０８は、開口部７０６において不純物領域７０４と接している。上記導電膜の形成にはＣ
ＶＤ法、スパッタリング法、蒸着法、スピンコート法等を用いることができる。また、導
電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）
、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いること
ができる。上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用い
ても良い。又は、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多
結晶珪素などの半導体を用いて形成しても良い。
【0099】
なお、本実施の形態では導電膜７０７及び導電膜７０８を単層の導電膜で形成しているが
、本実施の形態はこの構成に限定されない。導電膜７０７及び導電膜７０８は積層された
複数の導電膜で形成されていても良い。
、本実施の形態はこの構成に限定されない。導電膜７０７及び導電膜７０８は積層された
複数の導電膜で形成されていても良い。
【0100】
２つの導電膜の組み合わせとして、１層目に窒化タンタル又はタンタルを、２層目にタン
グステンを用いることができる。上記例の他に、窒化タングステンとタングステン、窒化
モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられ
る。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工
程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の
組み合わせとして、例えば、ｎ型の導電性を付与する不純物元素がドーピングされた珪素
とニッケルシリサイド、ｎ型の導電性を付与する不純物元素がドーピングされた珪素とタ
ングステンシリサイド等も用いることができる。
グステンを用いることができる。上記例の他に、窒化タングステンとタングステン、窒化
モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられ
る。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工
程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の
組み合わせとして、例えば、ｎ型の導電性を付与する不純物元素がドーピングされた珪素
とニッケルシリサイド、ｎ型の導電性を付与する不純物元素がドーピングされた珪素とタ
ングステンシリサイド等も用いることができる。
【0101】
３つの導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン
膜の積層構造を採用するとよい。
膜の積層構造を採用するとよい。
【0102】
また、導電膜７０７及び導電膜７０８に酸化インジウム、酸化インジウム酸化スズ混合物
、酸化インジウム酸化亜鉛混合物、酸化亜鉛、酸化亜鉛アルミニウム、酸化窒化亜鉛アル
ミニウム、又は酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる
。
、酸化インジウム酸化亜鉛混合物、酸化亜鉛、酸化亜鉛アルミニウム、酸化窒化亜鉛アル
ミニウム、又は酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる
。
【0103】
なお、マスクを用いずに、液滴吐出法を用いて選択的に導電膜７０７及び導電膜７０８を
形成しても良い。液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出又は噴出する
ことで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含ま
れる。
形成しても良い。液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出又は噴出する
ことで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含ま
れる。
【0104】
また、導電膜７０７及び導電膜７０８は、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅ
ｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッ
チング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量
、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するように
エッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を
制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素も
しくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ
素系ガス又は酸素を適宜用いることができる。
ｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッ
チング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量
、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するように
エッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を
制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素も
しくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ
素系ガス又は酸素を適宜用いることができる。
【0105】
次に、図６（Ｄ）に示すように、導電膜７０７及び導電膜７０８をマスクとして一導電性
を付与する不純物元素を半導体膜７０２に添加することで、導電膜７０７と重なるチャネ
ル形成領域７１０と、チャネル形成領域７１０を間に挟む一対の不純物領域７０９と、不
純物領域７０４の一部に更に不純物元素が添加された不純物領域７１１とが、半導体膜７
０２に形成される。
を付与する不純物元素を半導体膜７０２に添加することで、導電膜７０７と重なるチャネ
ル形成領域７１０と、チャネル形成領域７１０を間に挟む一対の不純物領域７０９と、不
純物領域７０４の一部に更に不純物元素が添加された不純物領域７１１とが、半導体膜７
０２に形成される。
【0106】
本実施の形態では、半導体膜７０２にｐ型を付与する不純物元素（例えばボロン）を添加
する場合を例に挙げる。
する場合を例に挙げる。
【0107】
次いで、図７（Ａ）に示すように、ゲート絶縁膜７０３、導電膜７０７、導電膜７０８を
覆うように、絶縁膜７１２、絶縁膜７１３を形成する。具体的に、絶縁膜７１２、絶縁膜
７１３は、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、窒化
酸化アルミニウムなどの無機の絶縁膜を用いることができる。特に、絶縁膜７１２、絶縁
膜７１３に誘電率の低い（ｌｏｗ－ｋ）材料を用いることで、各種電極や配線の重なりに
起因する容量を十分に低減することが可能になるため好ましい。なお、絶縁膜７１２、絶
縁膜７１３に、上記材料を用いた多孔性の絶縁膜を適用しても良い。多孔性の絶縁膜では
、密度の高い絶縁膜と比較して誘電率が低下するため、電極や配線に起因する寄生容量を
更に低減することが可能である。
覆うように、絶縁膜７１２、絶縁膜７１３を形成する。具体的に、絶縁膜７１２、絶縁膜
７１３は、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、窒化
酸化アルミニウムなどの無機の絶縁膜を用いることができる。特に、絶縁膜７１２、絶縁
膜７１３に誘電率の低い（ｌｏｗ－ｋ）材料を用いることで、各種電極や配線の重なりに
起因する容量を十分に低減することが可能になるため好ましい。なお、絶縁膜７１２、絶
縁膜７１３に、上記材料を用いた多孔性の絶縁膜を適用しても良い。多孔性の絶縁膜では
、密度の高い絶縁膜と比較して誘電率が低下するため、電極や配線に起因する寄生容量を
更に低減することが可能である。
【0108】
本実施の形態では、絶縁膜７１２として酸化窒化珪素、絶縁膜７１３として窒化酸化珪素
を用いる場合を例に挙げる。また、本実施の形態では、導電膜７０７及び導電膜７０８上
に絶縁膜７１２、絶縁膜７１３を形成している場合を例示しているが、本発明は導電膜７
０７及び導電膜７０８上に絶縁膜を１層だけ形成していても良いし、３層以上の複数の絶
縁膜を積層するように形成していても良い。
を用いる場合を例に挙げる。また、本実施の形態では、導電膜７０７及び導電膜７０８上
に絶縁膜７１２、絶縁膜７１３を形成している場合を例示しているが、本発明は導電膜７
０７及び導電膜７０８上に絶縁膜を１層だけ形成していても良いし、３層以上の複数の絶
縁膜を積層するように形成していても良い。
【0109】
次いで、図７（Ｂ）に示すように、絶縁膜７１２及び絶縁膜７１３にＣＭＰ、またはエッ
チングなどを行うことにより、導電膜７０７及び導電膜７０８の表面を露出させる。なお
、後に形成されるトランジスタ２０２の特性を向上させるために、絶縁膜７１２、絶縁膜
７１３の表面は可能な限り平坦にしておくことが好ましい。
チングなどを行うことにより、導電膜７０７及び導電膜７０８の表面を露出させる。なお
、後に形成されるトランジスタ２０２の特性を向上させるために、絶縁膜７１２、絶縁膜
７１３の表面は可能な限り平坦にしておくことが好ましい。
【0110】
以上の工程により、トランジスタ２０１を形成することができる。
【0111】
次いで、トランジスタ２０２の作製方法について説明する。まず、図７（Ｃ）に示すよう
に、導電膜７０７または導電膜７０８上に導電膜７１４及び導電膜７１５を形成する。導
電膜７１４及び導電膜７１５は、トランジスタ２０２のソース電極またはドレイン電極と
して機能する。
に、導電膜７０７または導電膜７０８上に導電膜７１４及び導電膜７１５を形成する。導
電膜７１４及び導電膜７１５は、トランジスタ２０２のソース電極またはドレイン電極と
して機能する。
【0112】
具体的に、導電膜７１４及び導電膜７１５は、導電膜７０７及び導電膜７０８と、絶縁膜
７１２及び絶縁膜７１３とを覆うようにスパッタ法や蒸着法で導電膜を形成した後、該導
電膜を所定の形状に加工（パターニング）することで、形成することができる。また、導
電膜７１４及び導電膜７１５は、後に導電膜７１４及び導電膜７１５上に形成される酸化
物半導体膜７１６の良好なステップカバレッジを確保するために、その端部がテーパー形
状を有すること、その膜厚が小さいことが望ましい。具体的に、導電膜７１４及び導電膜
７１５の端部におけるテーパー角は、２０度以上８０度以下、より好ましくは３０度以上
６０度以下であることが望ましい。また、具体的に、導電膜７１４及び導電膜７１５の膜
厚は、１０ｎｍ以上３００ｎｍ以下、より好ましくは１００ｎｍ以上２００ｎｍ以下であ
ることが望ましい。
７１２及び絶縁膜７１３とを覆うようにスパッタ法や蒸着法で導電膜を形成した後、該導
電膜を所定の形状に加工（パターニング）することで、形成することができる。また、導
電膜７１４及び導電膜７１５は、後に導電膜７１４及び導電膜７１５上に形成される酸化
物半導体膜７１６の良好なステップカバレッジを確保するために、その端部がテーパー形
状を有すること、その膜厚が小さいことが望ましい。具体的に、導電膜７１４及び導電膜
７１５の端部におけるテーパー角は、２０度以上８０度以下、より好ましくは３０度以上
６０度以下であることが望ましい。また、具体的に、導電膜７１４及び導電膜７１５の膜
厚は、１０ｎｍ以上３００ｎｍ以下、より好ましくは１００ｎｍ以上２００ｎｍ以下であ
ることが望ましい。
【0113】
導電膜７１４及び導電膜７１５となる導電膜は、アルミニウム、クロム、銅、タンタル、
チタン、モリブデン、タングステンから選ばれた元素、又は上述した元素を成分とする合
金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅など
の金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンな
どの高融点金属膜を積層させた構成としても良い。また、アルミニウム又は銅は、耐熱性
や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点
金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、
スカンジウム、イットリウム等を用いることができる。
チタン、モリブデン、タングステンから選ばれた元素、又は上述した元素を成分とする合
金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅など
の金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンな
どの高融点金属膜を積層させた構成としても良い。また、アルミニウム又は銅は、耐熱性
や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点
金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、
スカンジウム、イットリウム等を用いることができる。
【0114】
また、導電膜７１４及び導電膜７１５となる導電膜は、単層構造でも、２層以上の積層構
造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上
にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を
積層し、更にその上にチタン膜を成膜する３層構造などが挙げられる。また、Ｃｕ－Ｍｇ
－Ａｌ合金、Ｃｕ－Ｍｇ－Ｏ混合酸化物、Ｃｕ－Ｃａ－Ｏ混合酸化物、Ｃｕ－Ｍｇ－Ａｌ
－Ｏ混合酸化物、Ｍｏ－Ｔｉ合金、Ｔｉ、Ｍｏは、酸化膜との密着性が高い。よって、下
層にＣｕ－Ｍｇ－Ａｌ合金、Ｃｕ－Ｍｇ－Ｏ混合酸化物、Ｃｕ－Ｃａ－Ｏ混合酸化物、Ｃ
ｕ－Ｍｇ－Ａｌ－Ｏ混合酸化物、Ｍｏ－Ｔｉ合金、Ｔｉ、或いはＭｏで構成される導電膜
、上層に抵抗値の低いＣｕで構成される導電膜を積層し、上記積層された導電膜を導電膜
７１４及び導電膜７１５に用いることで、絶縁膜７１２または絶縁膜７１３が酸化膜であ
る場合、絶縁膜７１２または絶縁膜７１３と、導電膜７１４及び導電膜７１５との密着性
を高めることができ、なおかつ導電膜７１４及び導電膜７１５の抵抗値を小さく抑えるこ
とができる。
造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上
にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を
積層し、更にその上にチタン膜を成膜する３層構造などが挙げられる。また、Ｃｕ－Ｍｇ
－Ａｌ合金、Ｃｕ－Ｍｇ－Ｏ混合酸化物、Ｃｕ－Ｃａ－Ｏ混合酸化物、Ｃｕ－Ｍｇ－Ａｌ
－Ｏ混合酸化物、Ｍｏ－Ｔｉ合金、Ｔｉ、Ｍｏは、酸化膜との密着性が高い。よって、下
層にＣｕ－Ｍｇ－Ａｌ合金、Ｃｕ－Ｍｇ－Ｏ混合酸化物、Ｃｕ－Ｃａ－Ｏ混合酸化物、Ｃ
ｕ－Ｍｇ－Ａｌ－Ｏ混合酸化物、Ｍｏ－Ｔｉ合金、Ｔｉ、或いはＭｏで構成される導電膜
、上層に抵抗値の低いＣｕで構成される導電膜を積層し、上記積層された導電膜を導電膜
７１４及び導電膜７１５に用いることで、絶縁膜７１２または絶縁膜７１３が酸化膜であ
る場合、絶縁膜７１２または絶縁膜７１３と、導電膜７１４及び導電膜７１５との密着性
を高めることができ、なおかつ導電膜７１４及び導電膜７１５の抵抗値を小さく抑えるこ
とができる。
【0115】
また、導電膜７１４及び導電膜７１５となる導電膜としては、導電性の金属酸化物で形成
しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化イ
ンジウム酸化スズ混合物、酸化インジウム酸化亜鉛混合物又は前記金属酸化物材料にシリ
コン若しくは酸化シリコンを含ませたものを用いることができる。
しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化イ
ンジウム酸化スズ混合物、酸化インジウム酸化亜鉛混合物又は前記金属酸化物材料にシリ
コン若しくは酸化シリコンを含ませたものを用いることができる。
【0116】
次いで、図８（Ａ）に示すように導電膜７１４及び導電膜７１５上に、酸化物半導体膜７
１６を形成する。酸化物半導体膜７１６は、導電膜７１４上において開口部７１７を有し
、また導電膜７１５上おいて開口部７１８を有する。酸化物半導体膜７１６は、絶縁膜７
１２及び絶縁膜７１３と、導電膜７１４及び導電膜７１５の上に形成した酸化物半導体膜
を上記形状に加工することで、形成することができる。
１６を形成する。酸化物半導体膜７１６は、導電膜７１４上において開口部７１７を有し
、また導電膜７１５上おいて開口部７１８を有する。酸化物半導体膜７１６は、絶縁膜７
１２及び絶縁膜７１３と、導電膜７１４及び導電膜７１５の上に形成した酸化物半導体膜
を上記形状に加工することで、形成することができる。
【0117】
上記酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上５０ｎ
ｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導
体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガ
ス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素
混合雰囲気下においてスパッタ法により形成することができる。
ｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導
体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガ
ス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素
混合雰囲気下においてスパッタ法により形成することができる。
【0118】
酸化物半導体膜には、上述したような、酸化インジウム、酸化スズ、酸化亜鉛、二元系金
属の酸化物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ
－Ｍｇ系酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元
系金属の酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ－Ａｌ
－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－
Ｚｎ系酸化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚ
ｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ
系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系
酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸
化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化
物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸
化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ
－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸
化物を用いることができる。また、上記酸化物半導体は、珪素を含んでいてもよい。
属の酸化物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ
－Ｍｇ系酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元
系金属の酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ－Ａｌ
－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－
Ｚｎ系酸化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚ
ｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ
系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系
酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸
化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化
物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸
化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ
－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸
化物を用いることができる。また、上記酸化物半導体は、珪素を含んでいてもよい。
【0119】
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むタ
ーゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ－Ｇａ－Ｚｎ系酸化物半
導体の薄膜を、酸化物半導体膜として用いる。ターゲットとしては、例えば、組成として
、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用
いる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ター
ゲットを用いてもよい。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％
以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲット
を用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
ーゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ－Ｇａ－Ｚｎ系酸化物半
導体の薄膜を、酸化物半導体膜として用いる。ターゲットとしては、例えば、組成として
、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用
いる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ター
ゲットを用いてもよい。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％
以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲット
を用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【0120】
また、酸化物半導体としてＩｎ－Ｚｎ系酸化物を用いる場合、用いるターゲット中の金属
元素の原子数は、Ｉｎ：Ｚｎ＝５０：１～１：２（ｍｏｌ数比に換算するとＩｎ２Ｏ３：
ＺｎＯ＝２５：１～１：４）、好ましくはＩｎ：Ｚｎ＝２０：１～１：１（ｍｏｌ数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１～１：２）、さらに好ましくはＩｎ：Ｚｎ＝１
５：１～１．５：１（ｍｏｌ数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２～３：４）
とする。例えば、Ｉｎ－Ｚｎ系酸化物半導体の形成に用いるターゲットは、原子数比がＩ
ｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
元素の原子数は、Ｉｎ：Ｚｎ＝５０：１～１：２（ｍｏｌ数比に換算するとＩｎ２Ｏ３：
ＺｎＯ＝２５：１～１：４）、好ましくはＩｎ：Ｚｎ＝２０：１～１：１（ｍｏｌ数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１～１：２）、さらに好ましくはＩｎ：Ｚｎ＝１
５：１～１．５：１（ｍｏｌ数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２～３：４）
とする。例えば、Ｉｎ－Ｚｎ系酸化物半導体の形成に用いるターゲットは、原子数比がＩ
ｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【0121】
また、Ｉｎ－Ｓｎ－Ｚｎ系酸化物に用いるターゲットは、ターゲット中の金属元素の原子
数比が、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、２：１：３、１：１：１、または２０：４５：
３５などとなる酸化物ターゲットを用いる。
数比が、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、２：１：３、１：１：１、または２０：４５：
３５などとなる酸化物ターゲットを用いる。
【0122】
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて
酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましく
は２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポ
ンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメ
ーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコー
ルドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると
、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子
を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる
不純物の濃度を低減できる。
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて
酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましく
は２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポ
ンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメ
ーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコー
ルドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると
、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子
を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる
不純物の濃度を低減できる。
【0123】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜
厚分布も均一となるために好ましい。
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜
厚分布も均一となるために好ましい。
【0124】
なお、酸化物半導体膜７１６を形成するためのエッチングは、ドライエッチングでもウェ
ットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガ
スとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ
３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フ
ッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、
三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、
酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加
したガス、などを用いることができる。
ットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガ
スとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ
３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フ
ッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、
三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、
酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加
したガス、などを用いることができる。
【0125】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできるよ
うに、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される
電力量、基板側の電極温度等）を適宜調節する。
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできるよ
うに、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される
電力量、基板側の電極温度等）を適宜調節する。
【0126】
ウェットエッチングに用いるエッチング液として、燐酸と酢酸と硝酸を混ぜた溶液、クエ
ン酸やシュウ酸などの有機酸を用いることができる。本実施の形態では、ＩＴＯ－０７Ｎ
（関東化学社製）を用いる。
ン酸やシュウ酸などの有機酸を用いることができる。本実施の形態では、ＩＴＯ－０７Ｎ
（関東化学社製）を用いる。
【0127】
酸化物半導体膜７１６を形成するためのレジストマスクをインクジェット法で形成しても
よい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、
製造コストを低減できる。
よい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、
製造コストを低減できる。
【0128】
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分又は水素（水
酸基を含む）が多量に含まれていることがある。水分又は水素はドナー準位を形成しやす
いため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半
導体膜中の水分又は水素などの不純物を低減（脱水化または脱水素化）するために、酸化
物半導体膜７１６に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸
素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）
方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で－５５℃）以下、
好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体
膜７１６に加熱処理を施す。
酸基を含む）が多量に含まれていることがある。水分又は水素はドナー準位を形成しやす
いため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半
導体膜中の水分又は水素などの不純物を低減（脱水化または脱水素化）するために、酸化
物半導体膜７１６に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸
素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）
方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で－５５℃）以下、
好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体
膜７１６に加熱処理を施す。
【0129】
酸化物半導体膜７１６に加熱処理を施すことで、酸化物半導体膜７１６中の水分又は水素
を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００
℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上
６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水
素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００
℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上
６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水
素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【0130】
本実施の形態では、加熱処理装置の一つである電気炉を用いる。なお、加熱処理装置は電
気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を
加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍ
ａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いるこ
とができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアーク
ランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプか
ら発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、
高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、又は
窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を
加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍ
ａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いるこ
とができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアーク
ランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプか
ら発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、
高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、又は
窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【0131】
加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水分又は水
素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム
、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７
Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐ
ｐｍ以下）とすることが好ましい。
素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム
、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７
Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐ
ｐｍ以下）とすることが好ましい。
【0132】
なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれ
ていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石
灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の
物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２
１－６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を
構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成す
る元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物
半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。ま
た、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分
断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向に
シフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が
起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタ
の特性の劣化と、特性のばらつきは、酸化物半導体膜中の水素濃度が十分に低い場合にお
いて顕著に現れる。従って、酸化物半導体膜中の水素濃度が１×１０１８／ｃｍ３以下、
特に１×１０１７／ｃｍ３以下である場合には、上記不純物の濃度を低減することが望ま
しい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ
３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以
下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは
１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃ
ｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
ていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石
灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の
物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２
１－６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を
構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成す
る元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物
半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。ま
た、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分
断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向に
シフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が
起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタ
の特性の劣化と、特性のばらつきは、酸化物半導体膜中の水素濃度が十分に低い場合にお
いて顕著に現れる。従って、酸化物半導体膜中の水素濃度が１×１０１８／ｃｍ３以下、
特に１×１０１７／ｃｍ３以下である場合には、上記不純物の濃度を低減することが望ま
しい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ
３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以
下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは
１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃ
ｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
【0133】
以上の工程により、酸化物半導体膜７１６中の水素の濃度を低減し、高純度化することが
できる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度
以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体膜
を形成することができる。このため、大面積基板を用いてトランジスタを作製することが
でき、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化
物半導体膜を用いることで、耐圧性が高く、オフ電流の著しく低いトランジスタを作製す
ることができる。
できる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度
以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体膜
を形成することができる。このため、大面積基板を用いてトランジスタを作製することが
でき、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化
物半導体膜を用いることで、耐圧性が高く、オフ電流の著しく低いトランジスタを作製す
ることができる。
【0134】
なお、酸化物半導体膜は非晶質であっても良いが、結晶性を有していても良い。結晶性を
有する酸化物半導体膜としては、ｃ軸配向を有した結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌ
ｉｇｎｅｄ Ｃｒｙｓｔａｌ）を含む酸化物半導体であっても、トランジスタの信頼性を
高めるという効果を得ることができるので、好ましい。
有する酸化物半導体膜としては、ｃ軸配向を有した結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌ
ｉｇｎｅｄ Ｃｒｙｓｔａｌ）を含む酸化物半導体であっても、トランジスタの信頼性を
高めるという効果を得ることができるので、好ましい。
【0135】
ＣＡＡＣで構成された酸化物半導体膜は、スパッタリング法によっても作製することがで
きる。スパッタリング法によってＣＡＡＣを得るには酸化物半導体膜の堆積初期段階にお
いて六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が成長される
ようにすることが肝要である。そのためには、ターゲットと基板の距離を広くとり（例え
ば、１５０ｍｍ～２００ｍｍ程度）、基板加熱温度を１００℃～５００℃、好適には２０
０℃～４００℃、さらに好適には２５０℃～３００℃にすると好ましい。また、これに加
えて、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体膜を熱処理する
ことで膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができる。
きる。スパッタリング法によってＣＡＡＣを得るには酸化物半導体膜の堆積初期段階にお
いて六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が成長される
ようにすることが肝要である。そのためには、ターゲットと基板の距離を広くとり（例え
ば、１５０ｍｍ～２００ｍｍ程度）、基板加熱温度を１００℃～５００℃、好適には２０
０℃～４００℃、さらに好適には２５０℃～３００℃にすると好ましい。また、これに加
えて、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体膜を熱処理する
ことで膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができる。
【0136】
ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、非晶質の酸化物半導体と比較して、金属と酸素の結
合が秩序化している。すなわち、酸化物半導体が非晶質の場合は、個々の金属原子によっ
て配位数が異なることも有り得るが、ＣＡＡＣ－ＯＳでは金属原子の配位数はほぼ一定と
なる。そのため、微視的な酸素の欠損が減少し、水素原子（水素イオンを含む）やアルカ
リ金属原子の放出や結合による電荷の移動や不安定性を減少させる効果がある。
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、非晶質の酸化物半導体と比較して、金属と酸素の結
合が秩序化している。すなわち、酸化物半導体が非晶質の場合は、個々の金属原子によっ
て配位数が異なることも有り得るが、ＣＡＡＣ－ＯＳでは金属原子の配位数はほぼ一定と
なる。そのため、微視的な酸素の欠損が減少し、水素原子（水素イオンを含む）やアルカ
リ金属原子の放出や結合による電荷の移動や不安定性を減少させる効果がある。
【0137】
従って、ＣＡＡＣ－ＯＳで構成された酸化物半導体膜を用いてトランジスタを作製するこ
とで、トランジスタへの光照射またはバイアス－熱ストレス（ＢＴ）の付加を行った後に
生じる、トランジスタのしきい値電圧の変化量を、低減することができる。よって、安定
した電気的特性を有するトランジスタを作製することができる。
とで、トランジスタへの光照射またはバイアス－熱ストレス（ＢＴ）の付加を行った後に
生じる、トランジスタのしきい値電圧の変化量を、低減することができる。よって、安定
した電気的特性を有するトランジスタを作製することができる。
【0138】
次いで、図８（Ｂ）に示すように、導電膜７１４及び酸化物半導体膜７１６と接する導電
膜７１９と、導電膜７１５及び酸化物半導体膜７１６と接する導電膜７２０とを形成する
。導電膜７１９及び導電膜７２０は、導電膜７１４及び導電膜７１５と同様の材料、同様
の積層構造、同様の作製方法を用いて、形成することが可能である。
膜７１９と、導電膜７１５及び酸化物半導体膜７１６と接する導電膜７２０とを形成する
。導電膜７１９及び導電膜７２０は、導電膜７１４及び導電膜７１５と同様の材料、同様
の積層構造、同様の作製方法を用いて、形成することが可能である。
【0139】
なお、導電膜７１９及び導電膜７２０を形成する際のエッチングにおいて、酸化物半導体
膜７１６がなるべく除去されないように、それぞれの材料及びエッチング条件を適宜調節
する。エッチング条件によっては、酸化物半導体膜７１６の露出した部分が一部エッチン
グされることで、溝部（凹部）が形成されることもある。
膜７１６がなるべく除去されないように、それぞれの材料及びエッチング条件を適宜調節
する。エッチング条件によっては、酸化物半導体膜７１６の露出した部分が一部エッチン
グされることで、溝部（凹部）が形成されることもある。
【0140】
本実施の形態では、導電膜７１９及び導電膜７２０にチタン膜を用いる。そのため、アン
モニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、選択的に導電膜７１９及
び導電膜７２０をウェットエッチングすることができる。具体的には、３１重量％の過酸
化水素水と、２８重量％のアンモニア水と水とを、体積比５：２：２で混合したアンモニ
ア過水を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用い
て、導電膜をドライエッチングしても良い。
モニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、選択的に導電膜７１９及
び導電膜７２０をウェットエッチングすることができる。具体的には、３１重量％の過酸
化水素水と、２８重量％のアンモニア水と水とを、体積比５：２：２で混合したアンモニ
ア過水を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用い
て、導電膜をドライエッチングしても良い。
【0141】
また、酸化物半導体膜７１６と、ソース電極又はドレイン電極として機能する導電膜７１
９及び導電膜７２０との間に、酸化亜鉛、酸化亜鉛アルミニウム、酸化窒化亜鉛アルミニ
ウム、酸化亜鉛ガリウムなどの導電性を有する金属酸化物膜を設けるようにしても良い。
例えば、金属酸化物膜を形成する場合、金属酸化物膜を形成するためのパターニングと、
導電膜７１９及び導電膜７２０を形成するためのパターニングとを一括で行うようにして
も良い。上記金属酸化物膜を設けることで、酸化物半導体膜７１６と導電膜７１９及び導
電膜７２０の間の抵抗を下げることができるので、トランジスタの高速動作を実現させる
ことができる。また、金属酸化物膜を設けることで、トランジスタの耐圧を高めることが
できる。
９及び導電膜７２０との間に、酸化亜鉛、酸化亜鉛アルミニウム、酸化窒化亜鉛アルミニ
ウム、酸化亜鉛ガリウムなどの導電性を有する金属酸化物膜を設けるようにしても良い。
例えば、金属酸化物膜を形成する場合、金属酸化物膜を形成するためのパターニングと、
導電膜７１９及び導電膜７２０を形成するためのパターニングとを一括で行うようにして
も良い。上記金属酸化物膜を設けることで、酸化物半導体膜７１６と導電膜７１９及び導
電膜７２０の間の抵抗を下げることができるので、トランジスタの高速動作を実現させる
ことができる。また、金属酸化物膜を設けることで、トランジスタの耐圧を高めることが
できる。
【0142】
次いで、Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行うようにしても良
い。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した水などを除
去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
い。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した水などを除
去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【0143】
なお、プラズマ処理を行った後、図８（Ｃ）に示すように、導電膜７１９及び導電膜７２
０と、酸化物半導体膜７１６とを覆うように、ゲート絶縁膜７２１を形成する。そして、
ゲート絶縁膜７２１上において、酸化物半導体膜７１６と重なる位置に導電膜７２２を形
成し、導電膜７１９と重なる位置に導電膜７２３を形成する。導電膜７２２は、トランジ
スタ２０２のゲート電極として機能する。
０と、酸化物半導体膜７１６とを覆うように、ゲート絶縁膜７２１を形成する。そして、
ゲート絶縁膜７２１上において、酸化物半導体膜７１６と重なる位置に導電膜７２２を形
成し、導電膜７１９と重なる位置に導電膜７２３を形成する。導電膜７２２は、トランジ
スタ２０２のゲート電極として機能する。
【0144】
ゲート絶縁膜７２１は、ゲート絶縁膜７０３と同様の材料、同様の積層構造を用いて形成
することが可能である。なお、ゲート絶縁膜７２１は、水分や、水素などの不純物を極力
含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構
成されていても良い。ゲート絶縁膜７２１に水素が含まれると、その水素が酸化物半導体
膜７１６へ侵入し、又は水素が酸化物半導体膜７１６中の酸素を引き抜き、酸化物半導体
膜７１６が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よ
って、ゲート絶縁膜７２１はできるだけ水素を含まない膜になるように、成膜方法に水素
を用いないことが重要である。上記ゲート絶縁膜７２１には、バリア性の高い材料を用い
るのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、
窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いることができる。複数の積
層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの
絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜７１６に近い側に形成する
。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜７１９及び導電膜７２０及
び酸化物半導体膜７１６と重なるように、バリア性の高い絶縁膜を形成する。バリア性の
高い絶縁膜を用いることで、酸化物半導体膜７１６内、ゲート絶縁膜７２１内、或いは、
酸化物半導体膜７１６と他の絶縁膜の界面とその近傍に、水分又は水素などの不純物が入
り込むのを防ぐことができる。また、酸化物半導体膜７１６に接するように窒素の比率が
低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を
用いた絶縁膜が直接酸化物半導体膜７１６に接するのを防ぐことができる。
することが可能である。なお、ゲート絶縁膜７２１は、水分や、水素などの不純物を極力
含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構
成されていても良い。ゲート絶縁膜７２１に水素が含まれると、その水素が酸化物半導体
膜７１６へ侵入し、又は水素が酸化物半導体膜７１６中の酸素を引き抜き、酸化物半導体
膜７１６が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よ
って、ゲート絶縁膜７２１はできるだけ水素を含まない膜になるように、成膜方法に水素
を用いないことが重要である。上記ゲート絶縁膜７２１には、バリア性の高い材料を用い
るのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、
窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いることができる。複数の積
層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの
絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜７１６に近い側に形成する
。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜７１９及び導電膜７２０及
び酸化物半導体膜７１６と重なるように、バリア性の高い絶縁膜を形成する。バリア性の
高い絶縁膜を用いることで、酸化物半導体膜７１６内、ゲート絶縁膜７２１内、或いは、
酸化物半導体膜７１６と他の絶縁膜の界面とその近傍に、水分又は水素などの不純物が入
り込むのを防ぐことができる。また、酸化物半導体膜７１６に接するように窒素の比率が
低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を
用いた絶縁膜が直接酸化物半導体膜７１６に接するのを防ぐことができる。
【0145】
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ
法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、ゲート絶縁膜７
２１を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形
態では１００℃とする。
法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、ゲート絶縁膜７
２１を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形
態では１００℃とする。
【0146】
なお、ゲート絶縁膜７２１を形成した後に、加熱処理を施しても良い。加熱処理は、窒素
、超乾燥空気、又は希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは
２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の
含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であ
ることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱
処理を行う。或いは、導電膜７１９及び導電膜７２０を形成する前に、水分又は水素を低
減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴ
Ａ処理を行っても良い。酸素を含むゲート絶縁膜７２１が設けられた後に、加熱処理が施
されることによって、酸化物半導体膜７１６に対して行った先の加熱処理により、酸化物
半導体膜７１６に酸素欠損が発生していたとしても、ゲート絶縁膜７２１から酸化物半導
体膜７１６に酸素が供与される。そして、酸化物半導体膜７１６に酸素が供与されること
で、酸化物半導体膜７１６において、ドナーとなる酸素欠損を低減し、化学量論的組成を
満たすことが可能である。酸化物半導体膜７１６には、化学量論的組成を超える量の酸素
が含まれていることが好ましい。その結果、酸化物半導体膜７１６をｉ型に近づけること
ができ、酸素欠損によるトランジスタの電気的特性のばらつきを軽減し、電気的特性の向
上を実現することができる。この加熱処理を行うタイミングは、ゲート絶縁膜７２１の形
成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜
を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導
体膜７１６をｉ型に近づけることができる。
、超乾燥空気、又は希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは
２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の
含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であ
ることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱
処理を行う。或いは、導電膜７１９及び導電膜７２０を形成する前に、水分又は水素を低
減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴ
Ａ処理を行っても良い。酸素を含むゲート絶縁膜７２１が設けられた後に、加熱処理が施
されることによって、酸化物半導体膜７１６に対して行った先の加熱処理により、酸化物
半導体膜７１６に酸素欠損が発生していたとしても、ゲート絶縁膜７２１から酸化物半導
体膜７１６に酸素が供与される。そして、酸化物半導体膜７１６に酸素が供与されること
で、酸化物半導体膜７１６において、ドナーとなる酸素欠損を低減し、化学量論的組成を
満たすことが可能である。酸化物半導体膜７１６には、化学量論的組成を超える量の酸素
が含まれていることが好ましい。その結果、酸化物半導体膜７１６をｉ型に近づけること
ができ、酸素欠損によるトランジスタの電気的特性のばらつきを軽減し、電気的特性の向
上を実現することができる。この加熱処理を行うタイミングは、ゲート絶縁膜７２１の形
成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜
を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導
体膜７１６をｉ型に近づけることができる。
【0147】
また、酸素雰囲気下で酸化物半導体膜７１６に加熱処理を施すことで、酸化物半導体に酸
素を添加し、酸化物半導体膜７１６中においてドナーとなる酸素欠損を低減させても良い
。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０
℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが
含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９
９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不
純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
素を添加し、酸化物半導体膜７１６中においてドナーとなる酸素欠損を低減させても良い
。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０
℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが
含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９
９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不
純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【0148】
或いは、イオン注入法又はイオンドーピング法などを用いて、酸化物半導体膜７１６に酸
素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨ
ｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜７１６に添加すれば良い。
素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨ
ｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜７１６に添加すれば良い。
【0149】
また、導電膜７２２及び導電膜７２３は、ゲート絶縁膜７２１上に導電膜を形成した後、
該導電膜をパターニングすることで形成することができる。導電膜７２２及び導電膜７２
３は、導電膜７０７及び導電膜７０８、或いは導電膜７１４及び導電膜７１５と同様の材
料を用いて形成することが可能である。
該導電膜をパターニングすることで形成することができる。導電膜７２２及び導電膜７２
３は、導電膜７０７及び導電膜７０８、或いは導電膜７１４及び導電膜７１５と同様の材
料を用いて形成することが可能である。
【0150】
導電膜７２２及び導電膜７２３の膜厚は、１０ｎｍ～４００ｎｍ、好ましくは１００ｎｍ
～２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法に
より１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望
の形状に加工（パターニング）することで、導電膜７２２及び導電膜７２３を形成する。
なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジ
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
～２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法に
より１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望
の形状に加工（パターニング）することで、導電膜７２２及び導電膜７２３を形成する。
なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジ
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【0151】
以上の工程により、トランジスタ２０２が形成される。
【0152】
なお、ゲート絶縁膜７２１を間に挟んで導電膜７１９と導電膜７２３とが重なる部分が、
容量素子２０３に相当する。
容量素子２０３に相当する。
【0153】
また、トランジスタ２０２はシングルゲート構造のトランジスタを用いて説明したが、必
要に応じて、電気的に接続された複数のゲート電極を有することで、チャネル形成領域を
複数有する、マルチゲート構造のトランジスタも形成することができる。
要に応じて、電気的に接続された複数のゲート電極を有することで、チャネル形成領域を
複数有する、マルチゲート構造のトランジスタも形成することができる。
【0154】
なお、酸化物半導体膜７１６に接する絶縁膜（本実施の形態においては、ゲート絶縁膜７
２１が該当する。）は、第１３族元素及び酸素を含む絶縁材料を用いるようにしても良い
。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は
酸化物半導体との相性が良く、これを酸化物半導体膜に接する絶縁膜に用いることで、酸
化物半導体膜との界面の状態を良好に保つことができる。
２１が該当する。）は、第１３族元素及び酸素を含む絶縁材料を用いるようにしても良い
。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は
酸化物半導体との相性が良く、これを酸化物半導体膜に接する絶縁膜に用いることで、酸
化物半導体膜との界面の状態を良好に保つことができる。
【0155】
第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを意
味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウ
ム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化ア
ルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子
％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）が
アルミニウムの含有量（原子％）以上のものを示す。
味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウ
ム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化ア
ルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子
％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）が
アルミニウムの含有量（原子％）以上のものを示す。
【0156】
また、酸化物半導体膜７１６に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドー
プなどにより、絶縁材料を化学量論的組成より酸素が多い状態とすることが好ましい。酸
素ドープは、イオン注入法又はイオンドーピング法を用いて行ってもよい。
プなどにより、絶縁材料を化学量論的組成より酸素が多い状態とすることが好ましい。酸
素ドープは、イオン注入法又はイオンドーピング法を用いて行ってもよい。
【0157】
酸素ドープ処理を行うことにより、化学量論的組成より酸素が多い領域を有する絶縁膜を
形成することができる。このような領域を備える絶縁膜と酸化物半導体膜が接することに
より、絶縁膜中の過剰な酸素が酸化物半導体膜に供給され、酸化物半導体膜中、又は酸化
物半導体膜と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体膜をｉ型化又はｉ型
に限りなく近くすることができる。
形成することができる。このような領域を備える絶縁膜と酸化物半導体膜が接することに
より、絶縁膜中の過剰な酸素が酸化物半導体膜に供給され、酸化物半導体膜中、又は酸化
物半導体膜と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体膜をｉ型化又はｉ型
に限りなく近くすることができる。
【0158】
また、図９（Ｂ）に、本発明の一態様に係る半導体装置が有するメモリセルの、別の回路
図を示す。
図を示す。
【0159】
図９（Ｂ）に示すメモリセルは、トランジスタ２０４と、容量素子２０５とを有する。ト
ランジスタ２０４のゲート電極は、ワード線ＷＬに接続されている。また、トランジスタ
２０４は、ソース電極及びドレイン電極の一方がデータ線ＤＬに接続されており、他方が
容量素子２０５の一方の電極に接続されている。容量素子２０５の他方の電極は、接地電
位などの固定電位が与えられているノードに、接続されている。
ランジスタ２０４のゲート電極は、ワード線ＷＬに接続されている。また、トランジスタ
２０４は、ソース電極及びドレイン電極の一方がデータ線ＤＬに接続されており、他方が
容量素子２０５の一方の電極に接続されている。容量素子２０５の他方の電極は、接地電
位などの固定電位が与えられているノードに、接続されている。
【0160】
図９（Ｂ）に示すメモリセルでは、データの書き込み時にトランジスタ２０４がオンにな
り、データ線ＤＬからデータを含む信号の電位が、トランジスタ２０４を介して容量素子
２０５の一方の電極に与えられる。そして、上記信号の電位に従って、容量素子２０５に
蓄積されている電荷量が制御されることで、容量素子２０５へのデータの書き込みが行わ
れる。
り、データ線ＤＬからデータを含む信号の電位が、トランジスタ２０４を介して容量素子
２０５の一方の電極に与えられる。そして、上記信号の電位に従って、容量素子２０５に
蓄積されている電荷量が制御されることで、容量素子２０５へのデータの書き込みが行わ
れる。
【0161】
次いで、データの保持時には、トランジスタ２０４がオフになり、容量素子２０５におい
て電荷が保持される。トランジスタ２０４はオフ電流が極めて小さいという特性を有して
いる。そのため、容量素子２０５に蓄積された電荷はリークしづらく、トランジスタ２０
４にシリコンなどの半導体材料を用いた場合に比べ、長い期間に渡ってデータの保持を行
うことができる。
て電荷が保持される。トランジスタ２０４はオフ電流が極めて小さいという特性を有して
いる。そのため、容量素子２０５に蓄積された電荷はリークしづらく、トランジスタ２０
４にシリコンなどの半導体材料を用いた場合に比べ、長い期間に渡ってデータの保持を行
うことができる。
【0162】
データの読み出し時には、トランジスタ２０４がオンになり、データ線ＤＬを介して容量
素子２０５に蓄積された電荷が取り出される。そして、上記電荷量の違いを読み取ること
により、データを読み出すことができる。
素子２０５に蓄積された電荷が取り出される。そして、上記電荷量の違いを読み取ること
により、データを読み出すことができる。
【0163】
図１０（Ａ）に、図９（Ｂ）に示すメモリセルの断面図の一例を示す。トランジスタ２０
４は、絶縁表面を有する基板７５０上に導電膜７５１及び導電膜７５２と、導電膜７５１
及び導電膜７５２上の半導体膜７５３と、導電膜７５１及び導電膜７５２にそれぞれ接続
されている導電膜７５４及び導電膜７５５と、半導体膜７５３上の絶縁膜７５６と、絶縁
膜７５６上において、半導体膜７５３と重なる位置に設けられた導電膜７５７とを有する
。
４は、絶縁表面を有する基板７５０上に導電膜７５１及び導電膜７５２と、導電膜７５１
及び導電膜７５２上の半導体膜７５３と、導電膜７５１及び導電膜７５２にそれぞれ接続
されている導電膜７５４及び導電膜７５５と、半導体膜７５３上の絶縁膜７５６と、絶縁
膜７５６上において、半導体膜７５３と重なる位置に設けられた導電膜７５７とを有する
。
【0164】
また、容量素子２０５は、絶縁表面を有する基板７５０上の導電膜７５５と、導電膜７５
５上の絶縁膜７５６と、絶縁膜７５６上において導電膜７５５と重なる位置に形成された
導電膜７５８とを有する。
５上の絶縁膜７５６と、絶縁膜７５６上において導電膜７５５と重なる位置に形成された
導電膜７５８とを有する。
【0165】
なお、本発明の一態様に係る半導体装置は、メモリセルの下層に、メモリセルの駆動を制
御する駆動回路が設けられていても良い。図１０（Ｂ）に、メモリセルと駆動回路とが積
層された記憶装置の、断面図の一例を示す。
御する駆動回路が設けられていても良い。図１０（Ｂ）に、メモリセルと駆動回路とが積
層された記憶装置の、断面図の一例を示す。
【0166】
図１０（Ｂ）に示す記憶装置では、駆動回路を構成するトランジスタ２０６が、絶縁表面
を有する基板７６０上に、半導体膜７６１と、半導体膜７６１上の絶縁膜７６２と、絶縁
膜７６２上において半導体膜７６１と重なる位置に設けられた導電膜７６３と、半導体膜
７６１に接続されている導電膜７６４及び導電膜７６５とを有している。なお、半導体膜
７６１、絶縁膜７６２、及び導電膜７６３は絶縁膜７６６に覆われており、絶縁膜７６２
、及び絶縁膜７６６に設けられた開口部を介して、半導体膜７６１が導電膜７６４及び導
電膜７６５と接続されている。
を有する基板７６０上に、半導体膜７６１と、半導体膜７６１上の絶縁膜７６２と、絶縁
膜７６２上において半導体膜７６１と重なる位置に設けられた導電膜７６３と、半導体膜
７６１に接続されている導電膜７６４及び導電膜７６５とを有している。なお、半導体膜
７６１、絶縁膜７６２、及び導電膜７６３は絶縁膜７６６に覆われており、絶縁膜７６２
、及び絶縁膜７６６に設けられた開口部を介して、半導体膜７６１が導電膜７６４及び導
電膜７６５と接続されている。
【0167】
また、トランジスタ２０４は、導電膜７６４及び絶縁膜７６６上に、導電膜７８０、導電
膜７８１、及び導電膜７８０と導電膜７８１の間に設けられた絶縁膜７８２を有する。導
電膜７６４は導電膜７８１に接続されている。さらに、トランジスタ２０４は、導電膜７
８０、導電膜７８１、及び絶縁膜７８２で構成される層上において、導電膜７８０及び導
電膜７８１にそれぞれ接続された導電膜７７１及び導電膜７７２と、導電膜７７１及び導
電膜７７２上の半導体膜７７３と、導電膜７７１及び導電膜７７２にそれぞれ接続されて
いる導電膜７７４及び導電膜７７５と、半導体膜７７３、導電膜７７４及び導電膜７７５
上の絶縁膜７７６と、絶縁膜７７６上において、半導体膜７７３と重なる位置に設けられ
た導電膜７７７と、を有する。
膜７８１、及び導電膜７８０と導電膜７８１の間に設けられた絶縁膜７８２を有する。導
電膜７６４は導電膜７８１に接続されている。さらに、トランジスタ２０４は、導電膜７
８０、導電膜７８１、及び絶縁膜７８２で構成される層上において、導電膜７８０及び導
電膜７８１にそれぞれ接続された導電膜７７１及び導電膜７７２と、導電膜７７１及び導
電膜７７２上の半導体膜７７３と、導電膜７７１及び導電膜７７２にそれぞれ接続されて
いる導電膜７７４及び導電膜７７５と、半導体膜７７３、導電膜７７４及び導電膜７７５
上の絶縁膜７７６と、絶縁膜７７６上において、半導体膜７７３と重なる位置に設けられ
た導電膜７７７と、を有する。
【0168】
容量素子２０５は、導電膜７７５と、導電膜７７５上の絶縁膜７７６と、絶縁膜７７６上
において導電膜７７５上に位置する導電膜７８３とを有する。
において導電膜７７５上に位置する導電膜７８３とを有する。
【0169】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【0170】
（実施の形態３）
本発明の一態様に係る半導体装置の一つである、インバータの構成例について説明する。
本発明の一態様に係る半導体装置の一つである、インバータの構成例について説明する。
【0171】
【0172】
トランジスタ５０１は、そのゲート電極が配線５０８に接続され、そのソース電極がトラ
ンジスタ５０２のドレイン電極に接続され、そのドレイン電極が配線５０７に接続されて
いる。トランジスタ５０２は、そのゲート電極が配線５０９に接続され、そのソース電極
が配線５１０に接続され、そのドレイン電極がトランジスタ５０１のソース電極に接続さ
れている。トランジスタ５０３は、そのゲート電極が配線５０７に接続され、そのソース
電極及びドレイン電極の一方がトランジスタ５０１のソース電極及びトランジスタ５０２
のドレイン電極に接続され、その他方がトランジスタ５０４のゲート電極に接続されてい
る。トランジスタ５０４は、そのソース電極がトランジスタ５０５のドレイン電極及び配
線５１１に接続され、そのドレイン電極が配線５０７に接続されている。トランジスタ５
０５は、そのゲート電極が配線５０９に接続され、そのソース電極が配線５１０に接続さ
れ、そのドレイン電極がトランジスタ５０４のソース電極及び配線５１１に接続されてい
る。
ンジスタ５０２のドレイン電極に接続され、そのドレイン電極が配線５０７に接続されて
いる。トランジスタ５０２は、そのゲート電極が配線５０９に接続され、そのソース電極
が配線５１０に接続され、そのドレイン電極がトランジスタ５０１のソース電極に接続さ
れている。トランジスタ５０３は、そのゲート電極が配線５０７に接続され、そのソース
電極及びドレイン電極の一方がトランジスタ５０１のソース電極及びトランジスタ５０２
のドレイン電極に接続され、その他方がトランジスタ５０４のゲート電極に接続されてい
る。トランジスタ５０４は、そのソース電極がトランジスタ５０５のドレイン電極及び配
線５１１に接続され、そのドレイン電極が配線５０７に接続されている。トランジスタ５
０５は、そのゲート電極が配線５０９に接続され、そのソース電極が配線５１０に接続さ
れ、そのドレイン電極がトランジスタ５０４のソース電極及び配線５１１に接続されてい
る。
【0173】
容量素子５０６は、その一方の電極がトランジスタ５０４のゲート電極に接続され、その
他方の電極が配線５１１に接続されている。
他方の電極が配線５１１に接続されている。
【0174】
トランジスタ５０２及びトランジスタ５０５がｎチャネル型である場合、具体的に、配線
５０７にはハイレベルの電位ＶＤＤが与えられ、配線５１０にはローレベルの電位ＶＳＳ
が与えられる。また、配線５０８にはクロック信号の電位ＣＬが与えられ、配線５０９に
は電位Ｖｉｎが与えられる。そして、配線５１１からは、電位Ｖｉｎの極性を反転させる
ことで得られる電位Ｖｉｎｂが、出力される。
５０７にはハイレベルの電位ＶＤＤが与えられ、配線５１０にはローレベルの電位ＶＳＳ
が与えられる。また、配線５０８にはクロック信号の電位ＣＬが与えられ、配線５０９に
は電位Ｖｉｎが与えられる。そして、配線５１１からは、電位Ｖｉｎの極性を反転させる
ことで得られる電位Ｖｉｎｂが、出力される。
【0175】
本発明の一態様に係る半導体装置では、トランジスタを微細化しても、ソース電極または
ドレイン電極として機能する導電膜の抵抗を低く抑え、高いオン電流を確保することがで
きる。よって、本発明の構成をインバータ５００に適用させることで、インバータ５００
を微細化しても、高い動作速度を確保し、電流の供給能力を高めることができる。
ドレイン電極として機能する導電膜の抵抗を低く抑え、高いオン電流を確保することがで
きる。よって、本発明の構成をインバータ５００に適用させることで、インバータ５００
を微細化しても、高い動作速度を確保し、電流の供給能力を高めることができる。
【0176】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【0177】
（実施の形態４）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジ
タルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲー
ションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、
複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴ
Ｍ）、自動販売機などが挙げられる。これら電子機器の具体例を図１２に示す。
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジ
タルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲー
ションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、
複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴ
Ｍ）、自動販売機などが挙げられる。これら電子機器の具体例を図１２に示す。
【0178】
図１２（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、
表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタ
イラス５００８等を有する。携帯型ゲーム機の駆動回路に、本発明の一態様に係る半導体
装置を用いることで、動作速度の速い携帯型ゲーム機を提供することができる。或いは、
本発明の一態様に係る半導体装置を用いることで、携帯型ゲーム機の小型化を実現するこ
とができる。なお、図１２（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表
示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定され
ない。
表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタ
イラス５００８等を有する。携帯型ゲーム機の駆動回路に、本発明の一態様に係る半導体
装置を用いることで、動作速度の速い携帯型ゲーム機を提供することができる。或いは、
本発明の一態様に係る半導体装置を用いることで、携帯型ゲーム機の小型化を実現するこ
とができる。なお、図１２（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表
示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定され
ない。
【0179】
図１２（Ｂ）は表示機器であり、筐体５２０１、表示部５２０２、支持台５２０３等を有
する。表示機器の駆動回路に、本発明の一態様に係る半導体装置を用いることで、動作速
度の速い表示機器を提供することができる。或いは、本発明の一態様に係る半導体装置を
用いることで、表示機器の小型化を実現することができる。なお、表示機器には、パーソ
ナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示機器が含
まれる。
する。表示機器の駆動回路に、本発明の一態様に係る半導体装置を用いることで、動作速
度の速い表示機器を提供することができる。或いは、本発明の一態様に係る半導体装置を
用いることで、表示機器の小型化を実現することができる。なお、表示機器には、パーソ
ナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示機器が含
まれる。
【0180】
図１２（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２
、キーボード５４０３、ポインティングデバイス５４０４等を有する。ノート型パーソナ
ルコンピュータの駆動回路に、本発明の一態様に係る半導体装置を用いることで、動作速
度の速いノート型パーソナルコンピュータを提供することができる。或いは、本発明の一
態様に係る半導体装置を用いることで、ノート型パーソナルコンピュータの小型化を実現
することができる。
、キーボード５４０３、ポインティングデバイス５４０４等を有する。ノート型パーソナ
ルコンピュータの駆動回路に、本発明の一態様に係る半導体装置を用いることで、動作速
度の速いノート型パーソナルコンピュータを提供することができる。或いは、本発明の一
態様に係る半導体装置を用いることで、ノート型パーソナルコンピュータの小型化を実現
することができる。
【0181】
図１２（Ｄ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部
５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表
示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６
０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６
０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部
５６０５により変更が可能である。第１表示部５６０３における映像の切り替えを、接続
部５６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替
える構成としても良い。また、第１表示部５６０３及び第２表示部５６０４の少なくとも
一方に、位置入力装置としての機能が付加された半導体表示装置を用いるようにしても良
い。なお、位置入力装置としての機能は、半導体表示装置にタッチパネルを設けることで
付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれ
る光電変換素子を半導体表示装置の画素部に設けることでも、付加することができる。携
帯情報端末の駆動回路に、本発明の一態様に係る半導体装置を用いることで、動作速度の
速い携帯情報端末を提供することができる。或いは、本発明の一態様に係る半導体装置を
用いることで、携帯情報端末の小型化を実現することができる。
５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表
示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６
０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６
０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部
５６０５により変更が可能である。第１表示部５６０３における映像の切り替えを、接続
部５６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替
える構成としても良い。また、第１表示部５６０３及び第２表示部５６０４の少なくとも
一方に、位置入力装置としての機能が付加された半導体表示装置を用いるようにしても良
い。なお、位置入力装置としての機能は、半導体表示装置にタッチパネルを設けることで
付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれ
る光電変換素子を半導体表示装置の画素部に設けることでも、付加することができる。携
帯情報端末の駆動回路に、本発明の一態様に係る半導体装置を用いることで、動作速度の
速い携帯情報端末を提供することができる。或いは、本発明の一態様に係る半導体装置を
用いることで、携帯情報端末の小型化を実現することができる。
【0182】
図１２（Ｅ）は携帯電話であり、筐体５８０１、表示部５８０２、音声入力部５８０３、
音声出力部５８０４、操作キー５８０５、受光部５８０６等を有する。受光部５８０６に
おいて受信した光を電気信号に変換することで、外部の画像を取り込むことができる。携
帯電話の駆動回路に、本発明の一態様に係る半導体装置を用いることで、動作速度の速い
携帯電話を提供することができる。或いは、本発明の一態様に係る半導体装置を用いるこ
とで、携帯電話の小型化を実現することができる。
音声出力部５８０４、操作キー５８０５、受光部５８０６等を有する。受光部５８０６に
おいて受信した光を電気信号に変換することで、外部の画像を取り込むことができる。携
帯電話の駆動回路に、本発明の一態様に係る半導体装置を用いることで、動作速度の速い
携帯電話を提供することができる。或いは、本発明の一態様に係る半導体装置を用いるこ
とで、携帯電話の小型化を実現することができる。
【0183】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【0184】
１０１ 導電膜
１０１ｅ 端部
１０２ 導電膜
１０２ｅ 端部
１０３ 半導体膜
１０４ 導電膜
１０４ｅ 端部
１０５ 導電膜
１０５ｅ 端部
１０６ 絶縁膜
１０７ 導電膜
１０７ｅ 端部
１０８ 開口部
１０９ 開口部
１１０ 導電膜
１１１ 導電膜
１１２ 半導体膜
１１３ 半導体膜
１１４ Ｌｏｖ領域
１１５ Ｌｏｖ領域
１１６ Ｌｏｆｆ領域
１１７ Ｌｏｆｆ領域
１２０ 絶縁膜
２０１ トランジスタ
２０２ トランジスタ
２０３ 容量素子
２０４ トランジスタ
２０５ 容量素子
２０６ トランジスタ
５００ インバータ
５０１ トランジスタ
５０２ トランジスタ
５０３ トランジスタ
５０４ トランジスタ
５０５ トランジスタ
５０６ 容量素子
５０７ 配線
５０８ 配線
５０９ 配線
５１０ 配線
５１１ 配線
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ ゲート絶縁膜
７０４ 不純物領域
７０５ マスク
７０６ 開口部
７０７ 導電膜
７０８ 導電膜
７０９ 不純物領域
７１０ チャネル形成領域
７１１ 不純物領域
７１２ 絶縁膜
７１３ 絶縁膜
７１４ 導電膜
７１５ 導電膜
７１６ 酸化物半導体膜
７１７ 開口部
７１８ 開口部
７１９ 導電膜
７２０ 導電膜
７２１ ゲート絶縁膜
７２２ 導電膜
７２３ 導電膜
７５０ 基板
７５１ 導電膜
７５２ 導電膜
７５３ 半導体膜
７５４ 導電膜
７５５ 導電膜
７５６ 絶縁膜
７５７ 導電膜
７５８ 導電膜
７６０ 基板
７６１ 半導体膜
７６２ 絶縁膜
７６３ 導電膜
７６４ 導電膜
７６５ 導電膜
７６６ 絶縁膜
７７１ 導電膜
７７２ 導電膜
７７３ 半導体膜
７７４ 導電膜
７７５ 導電膜
７７６ 絶縁膜
７７７ 導電膜
７８０ 導電膜
７８１ 導電膜
７８２ 絶縁膜
７８３ 導電膜
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５２０１ 筐体
５２０２ 表示部
５２０３ 支持台
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 筐体
５６０３ 表示部
５６０４ 表示部
５６０５ 接続部
５６０６ 操作キー
５８０１ 筐体
５８０２ 表示部
５８０３ 音声入力部
５８０４ 音声出力部
５８０５ 操作キー
５８０６ 受光部
１０１ｅ 端部
１０２ 導電膜
１０２ｅ 端部
１０３ 半導体膜
１０４ 導電膜
１０４ｅ 端部
１０５ 導電膜
１０５ｅ 端部
１０６ 絶縁膜
１０７ 導電膜
１０７ｅ 端部
１０８ 開口部
１０９ 開口部
１１０ 導電膜
１１１ 導電膜
１１２ 半導体膜
１１３ 半導体膜
１１４ Ｌｏｖ領域
１１５ Ｌｏｖ領域
１１６ Ｌｏｆｆ領域
１１７ Ｌｏｆｆ領域
１２０ 絶縁膜
２０１ トランジスタ
２０２ トランジスタ
２０３ 容量素子
２０４ トランジスタ
２０５ 容量素子
２０６ トランジスタ
５００ インバータ
５０１ トランジスタ
５０２ トランジスタ
５０３ トランジスタ
５０４ トランジスタ
５０５ トランジスタ
５０６ 容量素子
５０７ 配線
５０８ 配線
５０９ 配線
５１０ 配線
５１１ 配線
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ ゲート絶縁膜
７０４ 不純物領域
７０５ マスク
７０６ 開口部
７０７ 導電膜
７０８ 導電膜
７０９ 不純物領域
７１０ チャネル形成領域
７１１ 不純物領域
７１２ 絶縁膜
７１３ 絶縁膜
７１４ 導電膜
７１５ 導電膜
７１６ 酸化物半導体膜
７１７ 開口部
７１８ 開口部
７１９ 導電膜
７２０ 導電膜
７２１ ゲート絶縁膜
７２２ 導電膜
７２３ 導電膜
７５０ 基板
７５１ 導電膜
７５２ 導電膜
７５３ 半導体膜
７５４ 導電膜
７５５ 導電膜
７５６ 絶縁膜
７５７ 導電膜
７５８ 導電膜
７６０ 基板
７６１ 半導体膜
７６２ 絶縁膜
７６３ 導電膜
７６４ 導電膜
７６５ 導電膜
７６６ 絶縁膜
７７１ 導電膜
７７２ 導電膜
７７３ 半導体膜
７７４ 導電膜
７７５ 導電膜
７７６ 絶縁膜
７７７ 導電膜
７８０ 導電膜
７８１ 導電膜
７８２ 絶縁膜
７８３ 導電膜
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５２０１ 筐体
５２０２ 表示部
５２０３ 支持台
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 筐体
５６０３ 表示部
５６０４ 表示部
５６０５ 接続部
５６０６ 操作キー
５８０１ 筐体
５８０２ 表示部
５８０３ 音声入力部
５８０４ 音声出力部
５８０５ 操作キー
５８０６ 受光部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】