特開 2024-153958 半導体装置及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024153958

(43)【公開日】2024-10-30

(54)【発明の名称】半導体装置及び半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/60 20060101AFI20241023BHJP

   H01L 23/12 20060101ALI20241023BHJP

   H01L 21/768 20060101ALI20241023BHJP

   H01L 21/3205 20060101ALI20241023BHJP

【ＦＩ】

H01L21/60 311Q

H01L23/12 F

H01L21/90 B

H01L21/88 T

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2021143433

(22)【出願日】2021-09-02

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110002907

【氏名又は名称】弁理士法人イトーシン国際特許事務所

(72)【発明者】

【氏名】北 恒博

(72)【発明者】

【氏名】伊計 斉

【テーマコード（参考）】

5F033

5F044

【Ｆターム（参考）】

5F033HH08

5F033KK08

5F033PP15

5F033QQ13

5F033QQ48

5F033SS08

5F033VV07

5F044KK01

5F044KK12

5F044LL15

5F044QQ02

5F044QQ03

5F044QQ04

(57)【要約】

【課題】半導体チップのパッドと基板のパッドとの接合を確実に行うことができる半導体装置を提供する。
【解決手段】実施形態の半導体装置は、パッシベーション膜１１を有する半導体チップ１と、半導体チップ１のパッシベーション膜１１を有する面に対向する面を有する実装基板２とを備える。半導体チップ１は、パッシベーション膜１１の表面から突出するように形成されたパッド３を有する。実装基板２は、パッド４を有し、酸化膜あるいは吸着物がパッド３とパッド４の接触領域から除去された状態で、パッド３とパッド４が接触している。
【選択図】図３

【特許請求の範囲】

【請求項1】

第１の面上にパッシベーション膜を有する半導体チップと、
前記半導体チップの前記第１の面に対向する第２の面を有する実装基板と、を備え、
前記半導体チップは、前記第１の面に前記パッシベーション膜の表面から突出するように形成された第１パッドを有し、
前記実装基板は、前記第２の面に第２パッドを有し、
酸化膜あるいは吸着物が前記第１パッドと前記第２パッドの接触領域から除去された状態で、前記第１パッドと前記第２パッドが接触している、半導体装置。

【請求項2】

前記実装基板は、前記第２の面上に設けられたソルダーレジストと有し、
前記第２のパッドは、前記ソルダーレジスト上に形成された凹みに形成され、
前記第１のパッドの突出部分が前記凹みに嵌合する、請求項１に記載の半導体装置。

【請求項3】

前記第１のパッドは、絶縁膜上に形成された導電膜を有し、
前記第１のパッドの突出部分は、前記導線膜の一部である、請求項１に記載の半導体装置。

【請求項4】

前記第１のパッドは、第１の導電膜上に積層された第２の導電膜を有し、
前記第１のパッドの突出部分は、前記第２の導電膜の一部である、請求項１に記載の半導体装置。

【請求項5】

前記半導体チップは、不揮発性メモリチップ、又は前記不揮発性メモリを制御するコントローラチップである、請求項１に記載の半導体装置。

【請求項6】

前記第１パッドは、導電材としてアルミニウムを用いて形成されている、請求項１に記載の半導体装置。

【請求項7】

第１の面上にパッシベーション膜を有する半導体チップを作製し、
前記半導体チップの前記第１の面に、前記パッシベーション膜の表面から突出するように形成された第１パッドを作製し、
前記半導体チップの前記第１の面に対向する第２の面に第２パッドを有する実装基板を作製し、
真空下において、前記第１パッド及び前記第２パッドのそれぞれの表面に対して、表面活性化処理を施し、
前記表面活性化処理の後、真空下において、前記第１パッドと前記第２パッドを接触させて接合する、
半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。

【背景技術】

【0002】

半導体チップを基板上にバンプレスで搭載する技術がある。半導体チップの複数のパッドは、基板上の複数のコンタクトパッドにそれぞれ確実に接続される必要がある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第２０１３／１６１８９１号

【発明の概要】

【発明が解決しようとする課題】

【0004】

実施形態は、半導体チップのパッドと基板のパッドとの接合を確実に行うことができる半導体装置及び半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0005】

実施形態の半導体装置は、第１の面上にパッシベーション膜を有する半導体チップと、前記半導体チップの前記第１の面に対向する第２の面を有する実装基板と、を備え、前記半導体チップは、前記第１の面に前記パッシベーション膜の表面から突出するように形成された第１パッドを有し、前記実装基板は、前記第２の面に第２パッドを有し、酸化膜あるいは吸着物が前記第１パッドと前記第２パッドの接触領域から除去された状態で、前記第１パッドと前記第２パッドが接触している。

【図面の簡単な説明】

【0006】

【図1】実施形態の、半導体チップと、その半導体チップが実装される基板の斜視図である。

【図2】実施形態の、半導体チップが実装基板上に搭載された状態における半導体チップと基板の断面図である。

【図3】実施形態の、半導体チップの１つのパッドの断面図である。

【図4】実施形態の、図３とは異なる構成を有する、半導体チップの１つのパッドの断面図である。

【図5】実施形態の、半導体チップのパッドの製造方法を説明するための図である。

【図6】実施形態の、半導体チップのパッドの製造方法を説明するための図である。

【図7】実施形態の、半導体チップを実装基板上にバンプレスで搭載する方法を説明するための図である。

【図8】実施形態の、半導体チップと実装基板に対する表面活性化処理を説明するための図である。

【図9】実施形態の、半導体チップと実装基板の貼り合わせを説明するための図である。

【図10】実施形態の、半導体チップのパッドと実装基板のパッドの接合を説明するための図である。

【図11】実施形態の、半導体チップのパッドと実装基板のパッドの接合を説明するための図である。

【発明を実施するための形態】

【0007】

以下、図面を参照して実施形態を説明する。

【0008】

なお、以下の説明に用いる各図においては、各構成要素を図面上で認識可能な程度の大きさとするため、構成要素毎に縮尺を異ならせてあるものであり、本発明は、これらの図に記載された構成要素の数量、構成要素の形状、構成要素の大きさの比率、及び各構成要素の相対的な位置関係のみに限定されるものではない。
（構成）

【0009】

図１は、本実施形態の、半導体チップ１と、その半導体チップ１が実装される基板２の斜視図である。半導体チップ１は、半導体ウエハから切り出されて個片化されたベアチップである。図１では、半導体チップ１が基板２上にフリップチップ実装される。

【0010】

ここでは、説明を簡単するために、実装基板である基板２上に、１つの半導体チップ（以下、チップともいう）１が搭載される例を説明するが、複数の半導体チップ１が基板２上に搭載されてもよい。さらに複数の半導体チップ１が基板２上に搭載される場合、複数の半導体チップ１は互いに異なる種類のデバイスでもよい。

【0011】

半導体チップ１は、板状のチップであり、基板２との電気的接続のための複数のパッド（以下、チップパッドという）３を有している。複数のチップパッド３は、半導体チップ１の１つの面（図１では、半導体チップ１の下面）上に設けられている。

【0012】

一方、基板２も、半導体チップ１が実装される面上に、半導体チップ１との電気的接続のための複数のパッド（以下、コンタクトパッドという）４を有している。複数のコンタクトパッド４は、基板２の１つの面（図１では、基板２の上面）上に設けられている。後述するように、半導体チップ１は、高真空環境下で基板２と貼り合わされる。

【0013】

図２は、半導体チップ１が基板２上に搭載された状態における半導体チップ１と基板２の断面図である。図２は、図１のＩＩ－ＩＩ線に沿った、半導体チップ１と基板２の断面を示す。

【0014】

半導体チップ１の複数のチップパッド３は、フリップチップ実装により、それぞれ基板２のコンタクトパッド４と接触して電気的に接続される。

【0015】

フリップチップ実装は、ワイヤボンディング実装に代わって、半導体メモリパッケージの小型化及び薄型化の要求に応じて広く用いられる。特に、モバイル情報端末などの高性能化及び高機能化に伴い、フリップチップ実装が多く採用されている。フリップチップ実装は、複数のチップを積層したＭＣＰ（Ｍｕｌｔｉ－Ｃｈｉｐ－Ｐａｃｋａｇｅ）においても採用される。

【0016】

図２に示すような半導体チップ１が実装された基板２は、各種装置内に搭載される。例えば、半導体チップ１は、不揮発性メモリであるＮＡＮＤ型フラッシュメモリのチップ及び／又は不揮発性メモリを制御するメモリコントローラのチップである。１又は２以上のチップ１が実装された基板２が、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）装置内に搭載される。

【0017】

半導体チップ１は、一方の面上にパッシベーション膜１１を有する。半導体チップ１の複数のチップパッド３は、それぞれ半導体チップ１のパッシベーション膜１１に設けられた複数の開口に設けられる。各チップパッド３は、半導体チップ１内の配線と電気的に接続されている。

【0018】

一方、基板２上の複数のコンタクトパッド４は、半導体チップ１が実装される表面上に設けられている。すなわち、基板２は、半導体チップ１の複数のチップパッド３を有する面に対向する面上に複数のコンタクトパッド４を有している。その表面上には、ソルダーマスク５が塗布されている。ソルダーマスク５は、複数のコンタクトパッド４の各々の表面上には、塗布されていない。
（チップパッドの構成）

【0019】

複数のチップパッド３の各々は、パッシベーション膜の表面から突出するように設けられている。図３は、１つのチップパッド３の断面図である。

【0020】

チップパッド３は、半導体チップ１のパッシベーション膜１１の開口１１ａから突出するように形成されている。具体的には、図３に示すように、チップパッド３は、絶縁膜である層間膜１２と、導電膜であるアルミニウム膜１３とを有する。チップパッド３は、層間膜１２上に形成されたアルミニウム膜１３を有する。アルミニウム膜１３は、層間膜１２を覆うように設けられている。アルミニウム膜１３の頂面（図３において上側表面）１３ａは、パッシベーション膜１１の表面１１ｓから高さｄだけ突出している。すなわち、チップパッド３の突出部分は、アルミニウム膜１３の一部である。

【0021】

図４は、図３とは異なる構成を有する、１つのチップパッド３Ａの断面図である。

【0022】

チップパッド３Ａは、半導体チップ１のパッシベーション膜１１の開口１１ａから突出するように形成されている。具体的には、図４に示すように、チップパッド３Ａは、導電膜であるアルミニウム膜１４と、導電膜である追加アルミニウム膜１５とを有する。追加アルミニウム膜１５は、アルミニウム膜１４上に積層されている。アルミニウム膜１４を第１の導電膜とすれば、追加アルミニウム膜１５は、再配線プロセスによりアルミニウム膜１４を覆うように形成された第２の導電膜である。追加アルミニウム膜１５の頂面（図４において上側表面）１５ａは、パッシベーション膜１１の表面１１ｓから高さｄだけ突出している。すなわち、チップパッド３Ａの突出部分は、追加アルミニウム膜１５の一部である。
（チップパッドの製造方法）

【0023】

チップパッド３の製造方法について説明する。

【0024】

図５は、チップパッド３の製造方法を説明するための図である。図５は、１つのチップパッド３の断面を示す。

【0025】

図５のＳＳ１で示すように、絶縁膜である層間膜１２が半導体チップ１の表面上に形成される。さらに、異方性エッチング（ＲＩＥ）用のフォトレジスト２１が、チップパッド３の形状に合わせて、層間膜１２上にパターニングされる。

【0026】

ＳＳ１の状態から、層間膜１２は、異方性エッチング（ＲＩＥ）等によりチップパッド３の形状に合わせてパターニングされる。

【0027】

ＳＳ２で示すように、フォトレジスト２１の除去後、アルミニウム膜１３とパッシベーション膜１１がスパッタリング、塗布などにより半導体チップ１の表面上に積層される。

【0028】

その後、ＳＳ３で示すように、保護膜２２がスパッタリングなどにより積層される。その後、異方性エッチング（ＲＩＥ）、化学的機械的研磨（ＣＭＰ）などにより、保護膜２２及びパッシベーション膜１１が全面エッチバックされる。その結果、図３に示すようなチップパッド３が形成される。

【0029】

チップパッド３Ａの製造方法について説明する。

【0030】

図６は、チップパッド３Ａの製造方法を説明するための図である。図６は、１つのチップパッド３Ａの断面を示す。半導体チップ１の表面上にチップパッド用のアルミニウム膜１４が形成された後、パッシベーション膜１１が塗布される。パッシベーション膜１１は、パターニングされて、ＳＳ１１で示すように、半導体チップ１のパッシベーション膜１１に形成された凹みの底部にアルミニウム膜１４が露出する。

【0031】

言い換えれば、パッシベーション膜１１は、図６に示すように、凹みの底部のアルミニウム膜１４の周囲に盛り上がるように形成されている。

【0032】

次に、ＳＳ１２で示すように、追加アルミニウム膜１５がスパッタリング、塗布などにより積層される。

【0033】

そして、ＳＳ１３で示すように、保護膜２３がスパッタリング、塗布などにより積層される。

【0034】

その後、異方性エッチング（ＲＩＥ）、化学的機械的研磨（ＣＭＰ）などにより、保護膜２３及び追加アルミニウム膜１５が全面エッチバックされる。その結果、図４に示すようなチップパッド３Ａが形成される。
（半導体チップを基板上にバンプレスで搭載する方法）

【0035】

図７は、半導体チップ１を基板２上にバンプレスで搭載する方法を説明するための図である。

【0036】

半導体チップ１の作製（Ｓ１）と、基板２の作製（Ｓ２）は、互いに別々に行われる。半導体チップ１の作製（Ｓ１）は、複数のチップパッド３（又は３Ａ）の作製（Ｓ３）を含む。複数のチップパッド３（又は３Ａ）の作製（Ｓ３）については、図５（又は図６）に示した通りである。

【0037】

すなわち、半導体チップ１の一方の面上にパッシベーション膜１１を有する半導体チップ（１）が作製され、パッシベーション膜１１の表面から突出するように形成される複数のチップ３が作製される。複数のコンタクトパッド４を有する基板２が、半導体チップ１とは別に作製される。

【0038】

半導体チップ１の作製（Ｓ１）と基板２の作製（Ｓ２）の後、表面活性化処理（Ｓ４）が行われる。表面活性化処理（Ｓ４）は、真空下において、半導体チップ１の複数のチップパッド３（又は３Ａ）及び基板２の複数のコンタクトパッド４のそれぞれの表面に対して施される。複数のチップパッド３（又は３Ａ）と複数のコンタクトパッド４の表面には、酸化膜が形成されていたり、あるいは各種吸着物が付着していたりする。表面活性化処理（Ｓ４）により、これらの酸化膜などは除去される。

【0039】

図８は、半導体チップ１と基板２に対する表面活性化処理を説明するための図である。図８に示すように、表面活性化処理（Ｓ４）では、高真空下の空間Ｃ内で、複数のチップパッド３（又は３Ａ）及び複数のコンタクトパッド４の表面に、イオンビームあるいは中性子ビームであるビームＢ（一点鎖線で示す）を照射することにより、接合材料（複数のチップパッド３（又は３Ａ）及び複数のコンタクトパッド４）の表面の酸化膜などが除去される。

【0040】

表面活性化処理（Ｓ４）の後、貼り合わせ処理（Ｓ５）が行われる。図９は、半導体チップ１と基板２の貼り合わせを説明するための図である。貼り合わせ処理（Ｓ５）では、高真空下の空間Ｃ内でかつ常温下で、複数のチップパッド３（又は３Ａ）と複数のコンタクトパッド４がそれぞれ接触されて接合される。

【0041】

具体的には、貼り合わせ処理（Ｓ５）では、複数のチップパッド３（又は３Ａ）と複数のコンタクトパッド４を、それぞれの位置合わせがされた後に、互いに接触させる。高真空下かつ常温下で複数のチップパッド３（又は３Ａ）と複数のコンタクトパッド４を接触させることにより、複数のチップパッド３（又は３Ａ）と複数のコンタクトパッド４は瞬時に接合される。複数のチップパッド３（又は３Ａ）の表面、及び複数のコンタクトパッド４の表面は、表面活性化処理されているので、複数のチップパッド３（又は３Ａ）と複数のコンタクトパッド４は強固に接合される。このとき、酸化膜あるいは吸着物が各チップパッド３（又は３Ａ）と各コンタクトパッド４の接触領域から除去された状態で、各チップパッド３（又は３Ａ）と各コンタクトパッド４は、接触している。

【0042】

従来のボールバンプを用いて半導体チップ１を基板２上に実装する方法では、途中に熱工程が入るため、熱応力により半導体チップ１と基板２の位置ずれが発生するが、表面活性化処理によるパッド接合では、熱工程が入らないので、このような位置ずれの問題は、生じない。

【0043】

図１０と図１１は、チップパッド３Ａとコンタクトパッド４の接合を説明するための図である。図１１は、追加アルミニウム膜１５の頂面１５ａがコンタクトパッド４の表面４ａに接触した状態を示す。

【0044】

図１０に示すように、チップパッド３Ａの追加アルミニウム膜１５の頂面１５ａが、コンタクトパッド４の表面４ａと接触するように、半導体チップ１と基板２は、位置合わせされて貼り合わされる。

【0045】

図１０に示すように、コンタクトパッド４の表面４ａは、ソルダーマスク５の表面に形成された凹みの底面にある場合もある。そのような場合であっても、パッシベーション膜１１の表面から追加アルミニウム膜１５の頂面１５ａは突出している。よって、図１１に示すように、追加アルミニウム膜１５の頂面１５ａは、ソルダーマスク５の凹みに嵌合するように入り込む。

【0046】

すなわち、基板２は、半導体チップ１が搭載される面上にソルダーレジスト５と有する。各コンタクトパッド４は、ソルダーレジスト５上に形成された凹みに形成され、各チップパッド３（３Ａ）の突出部分が、その凹みに嵌合する。

【0047】

コンタクトパッド４の表面４ａとチップパッド３Ａの表面（追加アルミニウム膜１５の頂面１５ａ）は、表面活性化処理されているので、接触することにより、瞬時に強固に接合する。

【0048】

以上のように、上述した実施の形態によれば、半導体チップのパッドと基板のパッドとの接合を確実に行うことができる半導体装置及び半導体装置の製造方法を提供することができる。

【0049】

一般的な半導体チップの複数のチップパッドは、パッシベーション膜の表面よりも低い位置（すなわちパッシベーション膜の無い位置）にあるため、単に活性化処理をしただけでは、基板２の複数のコンタクトパッド４と半導体チップ１のチップパッド３は、接触しただけでは接合され難い。

【0050】

これに対して、上述した実施の形態によれば、半導体チップ１のチップパッド３は、パッシベーション膜１１の表面から突出するように形成されているので、表面活性化処理されたパッド同士は、確実に強固に接合される。

【0051】

なお、上述した実施の形態では、各パッドの材料として、アルミニウムが用いられているが、銅などの他の導電性材料でもよい。

【0052】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として例示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0053】

１ 半導体チップ、
２ 基板、
３、３Ａ チップパッド、
４ コンタクトパッド、
４ａ コンタクトパッドの表面、
５ ソルダーマスク、
１１ パッシベーション膜、
１１ａ 開口、
１１ｓ 表面、
１２ 層間膜、
１３ アルミニウム膜、
１３ａ 頂面、
１４ アルミニウム膜、
１５ 追加アルミニウム膜、
１５ａ 頂面、
２１ フォトレジスト、
２２、２３ 保護膜。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】