知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024153999
(43)【公開日】2024-10-30
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 23/48 20060101AFI20241023BHJP
【ＦＩ】
H01L23/48 H
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023067564
(22)【出願日】2023-04-18
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110004185
【氏名又は名称】インフォート弁理士法人
(74)【代理人】
【識別番号】100121083
【弁理士】
【氏名又は名称】青木 宏義
(74)【代理人】
【識別番号】100138391
【弁理士】
【氏名又は名称】天田 昌行
(74)【代理人】
【識別番号】100132067
【弁理士】
【氏名又は名称】岡田 喜雅
(72)【発明者】
【氏名】佐藤 悠司
(57)【要約】
【課題】半導体装置において、構造を簡素化するとともに、インダクタンス低減を図る。
【解決手段】半導体装置１は、基板１１に対して、基板１１における半導体素子１２の搭載面に平行な第１方向Ｄ１の一方側に位置する第１主端子（Ｐ端子４０）及び第２主端子（Ｎ端子５０）を備える。第１主端子の第１幅狭部分４２は、搭載面に平行で第１方向Ｄ１に直交する第２方向Ｄ２の幅Ｗ１２が第１外部接続部分４１（幅Ｗ１１）よりも狭い。第２主端子の第２幅狭部分５２は、第２方向Ｄ２の幅Ｗ２２が第２外部接続部分５１（幅Ｗ２１）よりも狭い。第１幅狭部分４２の第２方向Ｄ２における中心Ｃ１２は、第１外部接続部分４１の第２方向Ｄ２における中心Ｃ１１よりも第２主端子側に寄って位置する。第２幅狭部分５２の第２方向Ｄ２における中心Ｃ２２は、第２外部接続部分５１の第２方向Ｄ２における中心Ｃ２１よりも第１主端子側に寄って位置する。
【選択図】図３
【解決手段】半導体装置１は、基板１１に対して、基板１１における半導体素子１２の搭載面に平行な第１方向Ｄ１の一方側に位置する第１主端子（Ｐ端子４０）及び第２主端子（Ｎ端子５０）を備える。第１主端子の第１幅狭部分４２は、搭載面に平行で第１方向Ｄ１に直交する第２方向Ｄ２の幅Ｗ１２が第１外部接続部分４１（幅Ｗ１１）よりも狭い。第２主端子の第２幅狭部分５２は、第２方向Ｄ２の幅Ｗ２２が第２外部接続部分５１（幅Ｗ２１）よりも狭い。第１幅狭部分４２の第２方向Ｄ２における中心Ｃ１２は、第１外部接続部分４１の第２方向Ｄ２における中心Ｃ１１よりも第２主端子側に寄って位置する。第２幅狭部分５２の第２方向Ｄ２における中心Ｃ２２は、第２外部接続部分５１の第２方向Ｄ２における中心Ｃ２１よりも第１主端子側に寄って位置する。
【選択図】図３
【特許請求の範囲】
【請求項1】
半導体素子を有する基板と、
前記基板に対して、当該基板における前記半導体素子の搭載面に平行な第１方向の一方側に位置する第１主端子及び第２主端子とを備え、
前記第１主端子は、外部導体に接続される第１外部接続部分と、前記搭載面に平行で前記第１方向に直交する第２方向の幅が前記第１外部接続部分よりも狭く、前記基板に接続される第１幅狭部分とを有し、
前記第２主端子は、外部導体に接続される第２外部接続部分と、前記第２方向の幅が前記第２外部接続部分よりも狭く、前記基板に接続される第２幅狭部分とを有し、
前記第１幅狭部分の前記第２方向における中心は、前記第１外部接続部分の前記第２方向における中心よりも前記第２主端子側に寄って位置し、
前記第２幅狭部分の前記第２方向における中心は、前記第２外部接続部分の前記第２方向における中心よりも前記第１主端子側に寄って位置する
ことを特徴とする半導体装置。
前記基板に対して、当該基板における前記半導体素子の搭載面に平行な第１方向の一方側に位置する第１主端子及び第２主端子とを備え、
前記第１主端子は、外部導体に接続される第１外部接続部分と、前記搭載面に平行で前記第１方向に直交する第２方向の幅が前記第１外部接続部分よりも狭く、前記基板に接続される第１幅狭部分とを有し、
前記第２主端子は、外部導体に接続される第２外部接続部分と、前記第２方向の幅が前記第２外部接続部分よりも狭く、前記基板に接続される第２幅狭部分とを有し、
前記第１幅狭部分の前記第２方向における中心は、前記第１外部接続部分の前記第２方向における中心よりも前記第２主端子側に寄って位置し、
前記第２幅狭部分の前記第２方向における中心は、前記第２外部接続部分の前記第２方向における中心よりも前記第１主端子側に寄って位置する
ことを特徴とする半導体装置。
【請求項2】
前記第１主端子の前記第１幅狭部分は、前記第１主端子の前記第２主端子側の端部に位置し、
前記第２主端子の前記第２幅狭部分は、前記第２主端子の前記第１主端子側の端部に位置する
ことを特徴とする請求項１記載の半導体装置。
前記第２主端子の前記第２幅狭部分は、前記第２主端子の前記第１主端子側の端部に位置する
ことを特徴とする請求項１記載の半導体装置。
【請求項3】
前記第１主端子と前記第２主端子との互いに対向する対向面のそれぞれは、前記第１方向の全体に亘って同一平面上に位置する
ことを特徴とする請求項２記載の半導体装置。
ことを特徴とする請求項２記載の半導体装置。
【請求項4】
前記第１主端子と前記第２主端子とは、前記第１方向に対して線対称の形状を呈する
ことを特徴とする請求項１記載の半導体装置。
ことを特徴とする請求項１記載の半導体装置。
【請求項5】
前記第１幅狭部分の前記第２方向における幅は、前記第１外部接続部分の前記第２方向における幅の半分以下であり、
前記第２幅狭部分の前記第２方向における幅は、前記第２外部接続部分の前記第２方向における幅の半分以下である
ことを特徴とする請求項１記載の半導体装置。
前記第２幅狭部分の前記第２方向における幅は、前記第２外部接続部分の前記第２方向における幅の半分以下である
ことを特徴とする請求項１記載の半導体装置。
【請求項6】
前記第１幅狭部分の全体が、前記第１外部接続部分の前記第２方向における中心よりも前記第２主端子側に寄って位置し、
前記第２幅狭部分の全体が、前記第２外部接続部分の前記第２方向における中心よりも前記第１主端子側に寄って位置する
ことを特徴とする請求項５記載の半導体装置。
前記第２幅狭部分の全体が、前記第２外部接続部分の前記第２方向における中心よりも前記第１主端子側に寄って位置する
ことを特徴とする請求項５記載の半導体装置。
【請求項7】
前記基板に対して、前記第１方向の前記第１主端子及び前記第２主端子とは反対側に位置する第３主端子を更に備え、
前記第３主端子は、外部導体に接続される第３外部接続部分と、前記第２方向の幅が前記第３外部接続部分よりも狭く、前記基板に接続される第３幅狭部分とを有し、
前記第３幅狭部分の前記第２方向における位置は、前記第１主端子と前記第２主端子との隙間の前記第２方向における位置と同一である
ことを特徴とする請求項１から６のいずれか１項記載の半導体装置。
前記第３主端子は、外部導体に接続される第３外部接続部分と、前記第２方向の幅が前記第３外部接続部分よりも狭く、前記基板に接続される第３幅狭部分とを有し、
前記第３幅狭部分の前記第２方向における位置は、前記第１主端子と前記第２主端子との隙間の前記第２方向における位置と同一である
ことを特徴とする請求項１から６のいずれか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子を有する基板と複数の主端子とを備える半導体装置に関する。
【背景技術】
【0002】
従来、半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体素子を有する基板を備える。この種の半導体装置は、基板の一方側に、外部導体に接続される正極端子、負極端子などの主端子が配置される（例えば、特許文献１～３参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２１－１２０９７５号公報
【特許文献2】国際公開第２０２１／０３３５６５号
【特許文献3】国際公開第２０１３／１２８７８７号
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、半導体装置においては、主回路インダクタンスが増加すると、サージ電圧の発生などの問題が生じる。これに伴い、高電圧や耐熱を確保可能な半導体素子の構造が必要になるなどの問題も生じる。
【0005】
また、上記の正極端子、負極端子などの主端子は、基板に接続されるため、主端子の幅が広いほど、基板上の回路層が拡大し、ひいては半導体装置が大型化する。
【0006】
本発明の目的は、構造を簡素化することができるとともに、インダクタンス低減を図ることができる半導体装置を提供することである。
【課題を解決するための手段】
【0007】
１つの態様では、半導体装置は、半導体素子を有する基板と、前記基板に対して、当該基板における前記半導体素子の搭載面に平行な第１方向の一方側に位置する第１主端子及び第２主端子とを備え、前記第１主端子は、外部導体に接続される第１外部接続部分と、前記搭載面に平行で前記第１方向に直交する第２方向の幅が前記第１外部接続部分よりも狭く、前記基板に接続される第１幅狭部分とを有し、前記第２主端子は、外部導体に接続される第２外部接続部分と、前記第２方向の幅が前記第２外部接続部分よりも狭く、前記基板に接続される第２幅狭部分とを有し、前記第１幅狭部分の前記第２方向における中心は、前記第１外部接続部分の前記第２方向における中心よりも前記第２主端子側に寄って位置し、前記第２幅狭部分の前記第２方向における中心は、前記第２外部接続部分の前記第２方向における中心よりも前記第１主端子側に寄って位置する。
【発明の効果】
【0008】
前記態様によれば、構造を簡素化することができるとともに、インダクタンス低減を図ることができる。
【図面の簡単な説明】
【0009】
【図1】一実施の形態に係る半導体装置の概略構成を示す平面図である。
【図2】一実施の形態に係る半導体装置の概略構成を示す断面図である。
【図3】一実施の形態における主端子及単位モジュールを示す平面図である。
【図4】一実施の形態における主端子の各部の寸法を示す平面図である。
【図5】一実施の形態の変形例における主端子（Ｐ端子及びＮ端子）を示す正面図である。
【図6】一実施の形態及び比較例における端子間距離とインダクタンスとの関係を示す図である。
【図7】一実施の形態における端子幅とインダクタンスとの関係を示す図である。
【図8】一実施の形態における端子厚みとインダクタンスとの関係を示す図である。
【発明を実施するための形態】
【0010】
以下、本発明の一実施の形態に係る半導体装置について、図面を参照しながら説明する。なお、本発明は、以下で説明する実施の形態に限定されるものではなく、その要旨を変更しない範囲内で適宜変形して実施することができる。
【0011】
【0012】
なお、図１及び図２並びに後述する図３～図５に示すＸ方向、Ｙ方向、及びＺ方向について、半導体装置１の上下方向（基板１１の厚み方向）をＺ方向、このＺ方向に直交するＸ方向及びＹ方向のうち、半導体装置１の長手方向をＸ方向、半導体装置１の短手方向をＹ方向と定義することにする。また、場合によっては、Ｘ方向を左右方向、Ｙ方向を前後方向、Ｚ方向を上下方向と呼ぶことがある。これらの方向は、説明の便宜上用いる文言であり、半導体装置１の取付姿勢によって、ＸＹＺ方向のそれぞれの対応関係が変わることになる。
【0013】
本実施の形態に係る半導体装置１は、例えば、パワーコントロールユニット等の電力変換装置に適用されるものであり、インバータ回路を構成するパワー半導体モジュールである。半導体装置１は、例えば、電動車向けトラクションインバータに使用される。
【0014】
図１及び図２に示す半導体装置１は、３つの単位モジュール１０と、これらの単位モジュール１０を冷却する冷却器２０（図２参照）と、３つの単位モジュール１０を収容するケース部材３０と、このケース部材３０内に注入される図示しない封止樹脂とを備える。
【0015】
単位モジュール１０は、基板１１と、この基板１１上に配置された半導体素子１２とを含む。本実施の形態では、３つの単位モジュール１０がＸ方向に並んで配置されている。３つの単位モジュール１０は、例えば、Ｕ相、Ｖ相、Ｗ相を構成し、全体として三相インバータ回路を形成する。なお、単位モジュール１０は、パワーセルあるいは半導体ユニットと呼ばれてもよい。単位モジュール１０は、１つ以上の任意の数で配置されればよい。
【0016】
図２に示す基板１１は、例えば、ＤＣＢ（Direct Copper Bonding）基板やＡＭＢ（Active Metal Brazing）基板、あるいは金属ベース基板などによって構成される。例えば、基板１１は、絶縁板１１ａと、この絶縁板１１ａの下面に配置された放熱板１１ｂと、絶縁板１１ａの上面に配置された複数の回路板１１ｃとを有する。基板１１は、例えば平面視矩形状に形成される。
【0017】
絶縁板１１ａは、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、又はセラミックス材料をフィラーとして用いたエポキシ樹脂材料等の絶縁材料によって形成される。なお、絶縁板１１ａは、絶縁層又は絶縁フィルムと呼ばれてもよい。
【0018】
放熱板１１ｂは、Ｚ方向に所定の厚みを有し、絶縁板１１ａの下面に形成される。放熱板１１ｂは、例えば銅やアルミニウム等の熱伝導性の良好な金属板によって形成される。放熱板１１ｂは、半田Ｓ等の接合材によって、冷却器２０（天板２２）の上面に接合される。
【0019】
絶縁板１１ａの上面には、３つの回路板１１ｃが形成される。絶縁板１１ａの上面に形成される回路板１１ｃの数は、１つ以上の任意の数であってよい。回路板１１ｃは、銅箔等の金属層であり、絶縁板１１ａ上に電気的に互いに絶縁された状態で島状に形成される。なお、回路板１１ｃは、回路層と呼ばれてもよい。
【0020】
図２に示すように、基板１１（回路板１１ｃ）の上面である搭載面には、半田Ｓを介して半導体素子１２（エミッタ電極）が配置されている。図１では、１つの基板１１につき２つの半導体素子１２を示すが、半導体素子１２の数は任意である。半導体素子１２は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、及びダイヤモンド等の半導体基板によって平面視方形状又は矩形状に形成される。
【0021】
なお、半導体素子１２としては、ＩＧＢＴ、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子、ＦＷＤ（Free Wheeling Diode）等のダイオードが用いられる。スイッチング素子とダイオードは逆並列接続されてよい。また、半導体素子１２として、ＩＧＢＴとＦＷＤとを一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ素子、又はパワーＭＯＳＦＥＴ素子、逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等が用いられてもよい。特に、ＲＣ－ＩＧＢＴ素子は、双方向の通電によって内部回路の小型化を図ることができるため、後述するように半導体装置１（基板１１）の小型化を図ることができる本実施の形態に組み合わせると、更なる小型化を期待できる。
【0022】
半導体素子１２のエミッタ電極は、金属配線板１３を介して所定の回路板１１ｃに導電接続される。金属配線板１３は、例えば、銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属素材を用いて、プレス加工等によって折り曲げて形成される。例えば、半導体素子１２と金属配線板１３とは、半田等の接合材によって接合される。これらの金属配線板１３は、リードフレームと呼ばれてもよい。なお、金属配線板１３に代えて導体ワイヤ等の他の接続部材が配置されてもよい。
【0023】
ケース部材３０は、中央に開口部３１を有する矩形枠状に形成されている。矩形状の開口部３１には、上述の３つの単位モジュール１０が収容される。すなわち、３つの単位モジュール１０は、枠状のケース部材３０によって画定される空間に収容される。なお、一例ではあるが、ケース部材３０の開口部３１を取り囲むように壁部３２が設けられている。この壁部３２は、所定の高さで立ち上がっている。
【0024】
図１に示すように、ケース部材３０には、外部導体２０１，２０２，２０３（図２の２点鎖線参照）との接続用の外部接続端子として機能する主端子（Ｐ端子４０、Ｎ端子５０、及びＭ端子６０）と、図示しない制御用の制御端子とが設けられている。Ｐ端子４０、Ｎ端子５０、及びＭ端子６０は、１つの単位モジュール１０につき１つずつ配置されている。Ｐ端子４０は、第１主端子の一例であり、Ｎ端子５０は第２主端子の一例であり、Ｍ端子６０は、第３主端子の一例である。
【0025】
Ｐ端子４０及びＮ端子５０は、基板１１に対して、Ｙ方向負側に位置する。換言すると、Ｐ端子４０及びＮ端子５０は、基板１１に対して、基板１１における半導体素子１２の搭載面（回路板１１ｃの上面であるＸＹ平面）に平行な第１方向Ｄ１（Ｙ方向）の一方側に位置する。
【0026】
一方、Ｍ端子６０は、基板１１に対して、Ｙ方向正側に位置する。換言すると、Ｍ端子６０は、基板１１に対して、第１方向Ｄ１のＰ端子４０及びＮ端子５０とは反対側に位置する。
【0027】
Ｐ端子４０、Ｎ端子５０、及びＭ端子６０は、例えば、銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属素材を用いて、プレス加工等によって折り曲げて形成されるとよい。
【0028】
Ｐ端子４０は、外部導体２０１に接続される第１外部接続部分４１と、この第１外部接続部分４１よりも幅が狭く、基板１１に接続される第１幅狭部分４２とを有する。ここで、各部の幅については後述するが、各部の幅は、基板１１における半導体素子１２の搭載面（回路板１１ｃの上面であるＸＹ平面）に平行で第１方向Ｄ１に直交する第２方向Ｄ２（Ｘ方向）の幅である。
【0029】
Ｎ端子５０は、外部導体２０２に接続される第２外部接続部分５１と、この第２外部接続部分５１よりも幅が狭く、基板１１に接続される第２幅狭部分５２とを有する。
【0030】
Ｍ端子６０は、外部導体２０３に接続される第３外部接続部分６１と、この第３外部接続部分６１よりも幅が狭く、基板１１に接続される第３幅狭部分６２とを有する。なお、Ｍ端子６０の第３幅狭部分６２では、基板１１に接続される先端部分６２ａの幅が、この先端部分６２ａと第３外部接続部分６１との間に位置する中間部分６２ｂの幅よりも更に狭くなっている。
【0031】
Ｐ端子４０、Ｎ端子５０、及びＭ端子６０のそれぞれは、各幅狭部分４２，５２，６２において、例えば、超音波接合によって回路板１１ｃ上に接続されるとよい。なお、Ｐ端子４０、Ｎ端子５０、及びＭ端子６０のそれぞれは、レーザ溶接や半田などの他の接合手段（接続手段）によって回路板１１ｃ上に接続されてもよい。
【0032】
Ｐ端子４０は正極端子（入力端子）、Ｎ端子５０は負極端子（出力端子）、Ｍ端子６０は中間端子（出力端子）と呼ばれてもよい。Ｐ端子４０、Ｎ端子５０、及びＭ端子６０の各外部接続部分４１，５１，６１は、例えば、ネジ孔４１ａ，５１ａ，６１ａにおける締結によって、図２に示す外部導体２０１，２０２，２０３に接続される。
【0033】
一例ではあるが、図１及び図２に示すように、Ｐ端子４０及びＮ端子５０は、第１外部接続部分４１及び第２外部接続部分５１のネジ孔４１ａ，５１ａよりも第１幅狭部分４２及び第２幅狭部分５２側において、水平から鉛直下方に屈曲し、再び水平に屈曲して壁部３２を貫通する。また、Ｐ端子４０及びＮ端子５０は、第１幅狭部分４２及び第２幅狭部分５２において、水平から鉛直下方に屈曲し、再び水平に屈曲して回路板１１ｃに接続される。また、Ｍ端子６０は、第３外部接続部分６１のネジ孔６１ａよりも第３幅狭部分６２側において水平から鉛直下方に屈曲し、再び水平に屈曲して壁部３２を貫通する。また、Ｍ端子６０は、基板１１上で第３幅狭部分６２において鉛直下方に屈曲し、再びに水平に屈曲して回路板１１ｃに接続される。
【0034】
ケース部材３０には、外周縁に沿って複数の貫通孔３３が形成されている。貫通孔３３は、例えば、半導体装置１と、図示しないインバータ装置などの外部装置とを固定するネジを挿通するための孔である。
【0035】
なお、ケース部材３０用の樹脂は、例えば、ポリフェニレンスルファイド（ＰＰＳ）の他、ポリブチレンテレフタラート（ＰＢＴ）、ポリブチルアクリレート（ＰＢＡ）、ポリアミド（ＰＡ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、液晶ポリマー（ＬＣＰ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリブチレンサクシネート（ＰＢＳ）、ウレタンやシリコン等の絶縁性樹脂から選択され得る。また、選択される樹脂は、２種以上の樹脂の混合物でもよい。樹脂には、強度又は機能性を向上させるためのフィラー（例えばガラスフィラー）が含まれてもよい。
【0036】
また、枠状のケース部材３０により規定される内部空間に注入される図示しない封止樹脂は、基板１１と、この基板１１に実装された半導体素子１２とを上記の空間内に封止する。封止樹脂は、熱硬化性の樹脂により構成される。封止樹脂は、エポキシ、シリコーン、ウレタン、ポリイミド、ポリアミド、及びポリアミドイミドのいずれかを少なくとも含むことが好ましい。封止樹脂には、例えば、フィラーを混入したエポキシ樹脂が、絶縁性、耐熱性及び放熱性の点から好適である。また、上記の内部空間への封入は、シリコーンゲルのようなゲル封止でも良い。
【0037】
図２に示すように、冷却器２０は、ケース部２１及び天板２２を有する。ケース部２１は、天板２２の下部に配置され、上面が開口し、周囲にフランジ部分を有する直方体形状を呈し、内部に空洞２３を有する。この空洞２３は、水等の冷媒が流通する冷媒流通部として機能する。ケース部２１は、周囲のフランジ部分において、天板２２及びケース部材３０に固定されるとよい。天板２２は、水平に配置された矩形板状を呈する。ケース部２１及び天板２２は、例えばアルミニウムを含む金属で形成されている。
【0038】
空洞２３の内部には、冷却フィン２４が配置されている。この冷却フィン２４は、天板２２の下面に固定されている。冷却フィン２４は、主に半導体素子１２が発生させる熱を上述の冷媒に伝える。なお、冷却器２０は、冷却フィン２４を通る冷媒の流路を有するジャケット一体型の冷却器であるが、冷却フィンが外部に露出したオープンフィン型の冷却器、フラットベース型の冷却器などであってもよく、特に制限されない。
【0039】
【0040】
図３に示すように、Ｐ端子４０の第１幅狭部分４２は、Ｐ端子４０のＮ端子５０側の端部に位置する。また、Ｎ端子５０の第２幅狭部分５２は、Ｎ端子５０のＰ端子４０側の端部に位置する。Ｐ端子４０とＮ端子５０とは、第１方向Ｄ１に対して線対称の形状を呈することが望ましい。
【0041】
そして、図４に示すように、Ｐ端子４０の第１幅狭部分４２の第２方向Ｄ２の幅Ｗ１２は、第１外部接続部分４１の第２方向Ｄ２の幅Ｗ１１よりも狭く、例えば半分以下である。また、Ｎ端子５０の第２幅狭部分５２の第２方向Ｄ２の幅Ｗ２２は、第２外部接続部分５１の第２方向Ｄ２の幅Ｗ２１よりも狭く、例えば半分以下である。
【0042】
図３に示すように、Ｐ端子４０の第１幅狭部分４２の第２方向Ｄ２における中心Ｃ１２は、第１外部接続部分４１の第２方向Ｄ２における中心Ｃ１１よりもＮ端子５０側に寄って位置する。また、Ｎ端子５０の第２幅狭部分５２の第２方向Ｄ２における中心Ｃ２２は、第２外部接続部分５１の第２方向Ｄ２における中心Ｃ２１よりもＰ端子４０側に寄って位置する。なお、第１幅狭部分４２の中心Ｃ１２が第１外部接続部分４１の中心Ｃ１１よりもＮ端子５０側に寄って位置し、第２幅狭部分５２の中心Ｃ２２が第２外部接続部分５１の中心Ｃ２１よりもＰ端子４０側に寄って位置すれば、第１幅狭部分４２は、Ｐ端子４０のＮ端子５０側の端部に位置していなくともよいし、第２幅狭部分５２は、Ｎ端子５０のＰ端子４０側の端部に位置していなくともよい。
【0043】
上述のように、第１幅狭部分４２の第２方向Ｄ２の幅Ｗ１２が、第１外部接続部分４１の第２方向Ｄ２の幅Ｗ１１の半分以下であり、第２幅狭部分５２の第２方向Ｄ２の幅Ｗ２２が、第２外部接続部分５１の第２方向Ｄ２の幅Ｗ２１の半分以下である場合、第１幅狭部分４２の全体が、第１外部接続部分４１の第２方向Ｄ２における中心Ｃ１１よりもＮ端子５０側に寄って位置し、第２幅狭部分５２の全体が、第２外部接続部分５１の第２方向Ｄ２における中心Ｃ２１よりもＰ端子４０側に寄って位置することが可能となる。
【0044】
Ｐ端子４０とＮ端子５０との互いに対向する対向面Ｆ１，Ｆ２、すなわち、第１方向Ｄ１（Ｙ方向）と厚み方向（Ｚ方向）とに拡がる面は、それぞれ第１方向Ｄ１の全体に亘って同一平面上に位置する。これらの対向面Ｆ１，Ｆ２の間隔は、図４に示す隙間Ｇである。なお、Ｐ端子４０及びＮ端子５０のうち、第１幅狭部分４２と第２幅狭部分５２との互いに対向する面のそれぞれだけが第１方向Ｄ１に亘って同一平面上に位置したり、第１外部接続部分４１と第２外部接続部分５１との互いに対向する面のそれぞれだけが第１方向Ｄ１に亘って同一平面上に位置したりしてもよい。
【0045】
図５（変形例）に示すように、Ｐ端子４０及びＮ端子５０は、対向面Ｆ１，Ｆ２において、下方（又は上方）に折り曲げられた折り曲げ部分４４，５４を有してもよい。この場合、Ｐ端子４０及びＮ端子５０の折り曲げ部分４４，５４は、上述の対向面Ｆ１，Ｆ２を形成する。なお、Ｐ端子４０及びＮ端子５０の折り曲げ部分４４，５４は、互いに対向することが望ましいため、第１外部接続部分４１と第２外部接続部分５１とに設けられるか、第１幅狭部分４２と第２幅狭部分５２とに設けられるか、或いは、Ｐ端子４０及びＮ端子５０のそれぞれの第１方向Ｄ１の全体に設けられるとよい。
【0046】
図４に示すように、Ｍ端子６０の第３幅狭部分６２の第２方向Ｄ２の幅は、中間部分６２ｂが幅Ｗ３２で、先端部分６２ａが更に狭い幅Ｗ３３である。そして、これらの幅Ｗ３２，Ｗ３３は、第３外部接続部分６１の幅Ｗ３１よりも狭い。
【0047】
第３幅狭部分６２の第２方向Ｄ２における位置は、上述のＰ端子４０（対向面Ｆ１）とＮ端子５０（対向面Ｆ２）との隙間Ｇの第２方向Ｄ２における位置と同一であることが望ましい。なお、図４の例では、第３幅狭部分６２の先端部分６２ａ及び中間部分６２ｂの両方の第２方向Ｄ２における位置も、隙間Ｇの第２方向Ｄ２における位置と同一である。ここで、第３幅狭部分６２の第２方向Ｄ２における少なくとも一部が、隙間Ｇの少なくとも一部の第２方向Ｄ２における位置と重複していれば、第３幅狭部分６２の第２方向Ｄ２における位置が隙間Ｇの第２方向Ｄ２における位置と同一といえる。
【0048】
図６に示すように、上述のＰ端子４０（対向面Ｆ１）とＮ端子５０（対向面Ｆ２）との隙間Ｇである端子間距離［ｍｍ］は、実線で示すように、１０［ｍｍ］から２［ｍｍ］にかけて、短いほど主回路インダクタンス（ＰＮ一巡インダクタンス）が低減する。特に６［ｍｍ］以下で主回路インダクタンスが大きく低減するため、隙間Ｇである端子間距離［ｍｍ］は、２［ｍｍ］以上で且つ６［ｍｍ］以下であることが望ましいといえる。
【0049】
なお、図６に破線で示す比較例は、Ｐ端子４０とＮ端子５０とが第１方向Ｄ１に対して線対称の形状ではなく、Ｐ端子４０とＮ端子５０とが平面視において同一形状である場合、例えば、Ｐ端子４０の第１外部接続部分４１の中心Ｃ１１と第１幅狭部分４２の中心Ｃ１２とが同一であり、Ｎ端子５０の第２外部接続部分５１の中心Ｃ２１と第２幅狭部分５２の中心Ｃ２２とが同一の場合の比較例である。この場合も、端子間距離［ｍｍ］が短いほど主回路インダクタンスが低減するが、本実施の形態とは異なり、第１幅狭部分４２と第２幅狭部分５２とが互いに接近していないため、主回路インダクタンスが本実施の形態よりも大きくなっている。
【0050】
図７に示す端子幅［ｍｍ］は、本実施の形態のＰ端子４０の第１幅狭部分４２の第２方向Ｄ２の幅Ｗ１２、及びＮ端子５０の第２幅狭部分５２の第２方向Ｄ２の幅Ｗ２２である。この端子幅［ｍｍ］は、２［ｍｍ］から１２［ｍｍ］にかけて、広いほど主回路インダクタンスが低減する。特に、端子幅［ｍｍ］が２［ｍｍ］から１０［ｍｍ］にかけて主回路インダクタンスが低減する。一方で、端子幅が広いと、第１幅狭部分４２及び第２幅狭部分５２が接続される回路板１１ｃの面積が増加するため、端子幅［ｍｍ］は、２［ｍｍ］以上で且つ１０［ｍｍ］以下であることが望ましいといえる。
【0051】
図８に示す端子厚みｔ［ｍｍ］は、本実施の形態のＰ端子４０及びＮ端子５０のＺ方向の厚みｔ（図５参照）である。なお、Ｐ端子４０及びＮ端子５０のそれぞれの厚みｔは、全体に亘って一定であり、且つ互いに同一である。端子厚みｔ［ｍｍ］は、１［ｍｍ］（０．５［ｍｍ］）から３［ｍｍ］にかけて、厚いほど主回路インダクタンスが低減する。そのため、端子厚みｔ［ｍｍ］は、０．５［ｍｍ］以上で且つ３［ｍｍ］以下であることが望ましいといえる。一方で、端子厚みｔが厚いほど、端子材料が多く必要となったり半導体装置１の薄型化に反したりするため、端子厚みｔを薄くし且つ主回路インダクタンスの低減を図る観点では、端子厚みｔ［ｍｍ］は、０．５［ｍｍ］以上で且つ１．５［ｍｍ］以下程度であると更によい。
【0052】
以上説明した本実施の形態では、半導体装置１は、半導体素子１２を有する基板１１と、この基板１１に対して、基板１１における半導体素子１２の搭載面（ＸＹ平面）に平行な第１方向Ｄ１の一方側（Ｙ方向負側）に位置するＰ端子４０（第１主端子の一例）及びＮ端子５０（第２主端子の一例）とを備える。Ｐ端子４０は、外部導体２０１に接続される第１外部接続部分４１と、上記搭載面に平行で第１方向Ｄ１に直交する第２方向Ｄ２（Ｘ方向）の幅Ｗ１２が第１外部接続部分４１（幅Ｗ１１）よりも狭い第１幅狭部分４２とを有する。この第１幅狭部分４２は、基板１１に接続される。Ｎ端子５０は、外部導体２０２に接続される第２外部接続部分５１と、第２方向Ｄ２の幅Ｗ２２が第２外部接続部分５１（幅Ｗ２１）よりも狭い第２幅狭部分５２とを有する。この第２幅狭部分５２は、基板１１に接続される。第１幅狭部分４２の第２方向Ｄ２における中心Ｃ１２は、第１外部接続部分４１の第２方向Ｄ２における中心Ｃ１１よりもＮ端子５０側に寄って位置する。第２幅狭部分５２の第２方向Ｄ２における中心Ｃ２２は、第２外部接続部分５１の第２方向Ｄ２における中心Ｃ２１よりもＰ端子４０側に寄って位置する。
【0053】
このように、Ｐ端子４０の第１幅狭部分４２がＮ端子５０側に寄って位置し、Ｎ端子５０の第２幅狭部分５２がＰ端子４０側に寄って位置することによって、磁界打ち消し効果が大きくなり、相互インダクタンス効果により、主回路インダクタンスが低減する。この主回路インダクタンスの低減は、半導体装置１のスイッチング周波数（一例としては、１．０ｋＨｚ～１０．０ｋＨｚ）が大きいほど大きな効果が得られる。そのため、半導体素子１２としてＳｉＣ－ＭＯＳＦＥＴが用いられる場合など、周波数が特に大きくなりやすい場合に特に有効である。また、本実施の形態では、第１幅狭部分４２及び第２幅狭部分５２が互いに近づくことで、回路板１１ｃにおいて、第１幅狭部分４２のＮ端子５０とは反対側、第２幅狭部分５２のＰ端子４０とは反対側のスペースを確保することができる。そのため、基板１１ひいては半導体装置１を小型化することができる。よって、本実施の形態によれば、構造を簡素化することができるとともに、インダクタンス低減を図ることができる。更には、第１幅狭部分４２及び第２幅狭部分５２を互いに近づけることで、第１幅狭部分４２及び第２幅狭部分５２の回路板１１ｃとの接続部分も互いに近づけることができる。そのため、この接続のためのツール（例えば超音波接合ユニット）の稼働幅を狭めて半導体装置１の組立てを短時間で行ったり、接続部分の位置検出を短時間で行ったりすることもできる。
【0054】
また、本実施の形態では、Ｐ端子４０の第１幅狭部分４２は、Ｐ端子４０のＮ端子５０側の端部に位置し、Ｎ端子５０の第２幅狭部分５２は、Ｎ端子５０のＰ端子４０側の端部に位置する。
【0055】
これにより、第１幅狭部分４２と第２幅狭部分５２とが接近することで、主回路インダクタンスがより一層低減する。更には、回路板１１ｃにおいて、第１幅狭部分４２のＮ端子５０とは反対側、第２幅狭部分５２のＰ端子４０とは反対側のスペースをより確保することができるため、半導体装置１をより小型化することができる。
【0056】
また、本実施の形態では、Ｐ端子４０とＮ端子５０との互いに対向する対向面Ｆ１，Ｆ２のそれぞれは、第１方向Ｄ１の全体に亘って同一平面上に位置する。
【0057】
これにより、Ｐ端子４０とＮ端子５０との対向面Ｆ１，Ｆ２における第１方向Ｄ１の全体に亘る相互インダクタンス効果によって主回路インダクタンスがより一層低減する。なお、Ｐ端子４０及びＮ端子５０の対向面Ｆ１，Ｆ２のそれぞれが同一平面上に位置しない場合、ケース部材３０との関係でＰ端子４０及びＮ端子５０の公差のズレが発生しやすくなるが、Ｐ端子４０及びＮ端子５０の対向面Ｆ１，Ｆ２のそれぞれが同一平面上に位置する場合、半導体装置１の組立てを容易にすることができる。
【0058】
また、本実施の形態では、Ｐ端子４０とＮ端子５０とは、第１方向Ｄ１に対して線対称の形状を呈する。
【0059】
これにより、Ｐ端子４０及びＮ端子５０の構造ひいては半導体装置１の構造が簡素化するとともに、上述のように第１幅狭部分４２と第２幅狭部分５２とが接近することで、主回路インダクタンスが低減する。
【0060】
また、本実施の形態では、Ｐ端子４０の第１幅狭部分４２の第２方向Ｄ２における幅Ｗ１２は、第１外部接続部分４１の第２方向Ｄ２における幅Ｗ１１の半分以下であり、Ｎ端子５０の第２幅狭部分５２の第２方向Ｄ２における幅Ｗ２２は、第２外部接続部分５１の第２方向Ｄ２における幅Ｗ２１の半分以下である。
【0061】
これにより、回路板１１ｃのスペースをより確保することができるため、半導体装置１をより小型化することができる。また、例えば、第１幅狭部分４２及び第２幅狭部分５２と基板１１との接続（例えば、超音波接合やレーザ溶接）時に荷重が分散しにくくなり、接続を容易にすることができる。
【0062】
また、本実施の形態では、Ｐ端子４０の第１幅狭部分４２の全体が、第１外部接続部分４１の第２方向Ｄ２における中心Ｃ１１よりもＮ端子５０側に寄って位置し、Ｎ端子５０の第２幅狭部分５２の全体が、第２外部接続部分５１の第２方向Ｄ２における中心Ｃ２１よりもＰ端子４０側に寄って位置する。
【0063】
これにより、第１幅狭部分４２と第２幅狭部分５２とが接近することで、主回路インダクタンスがより一層低減する。更には、回路板１１ｃにおいて、第１幅狭部分４２のＮ端子５０とは反対側、第２幅狭部分５２のＰ端子４０とは反対側のスペースをより確保することができるため、半導体装置１をより小型化することができる。
【0064】
また、本実施の形態では、半導体装置１は、基板１１に対して、第１方向Ｄ１のＰ端子４０及びＮ端子５０とは反対側に位置するＭ端子６０（第３主端子の一例）を更に備える。このＭ端子６０は、外部導体２０３に接続される第３外部接続部分６１と、第２方向Ｄ２の幅Ｗ３２，Ｗ３３が第３外部接続部分６１（幅Ｗ３１）よりも狭い第３幅狭部分６２とを有する。この第３幅狭部分６２は、基板１１に接続される。また、第３幅狭部分６２の第２方向Ｄ２における位置は、Ｐ端子４０とＮ端子５０との隙間Ｇの第２方向Ｄ２における位置と同一である。
【0065】
これにより、第２方向Ｄ２において、第３幅狭部分６２をＰ端子４０（第１幅狭部分４２）とＮ端子５０（第２幅狭部分５２）との隙間Ｇである中央側に寄せることで、Ｐ端子４０とＭ端子６０との電流経路の距離と、Ｎ端子５０とＭ端子６０との電流経路の距離とを近づけ、これらの距離が長くなることによるインダクタンスの増加を回避することができる。また、基板１１において、第３幅狭部分６２の第２方向Ｄ２における両側のスペースを確保することができるため、半導体装置１をより小型化することができる。また、上述のツール（例えば超音波接合ユニット）の稼働幅を狭めて半導体装置１の組立てを短時間で行ったり、接続部分の位置検出を短時間で行ったりすることもできる。また、Ｐ端子４０、Ｎ端子５０、及びＭ端子６０の平面視の見た目を良好にすることもできる。
【0066】
以下、本願の出願当初の特許請求の範囲に記載された発明を付記する。
【0067】
＜付記１＞
半導体素子を有する基板と、
前記基板に対して、当該基板における前記半導体素子の搭載面に平行な第１方向の一方側に位置する第１主端子及び第２主端子とを備え、
前記第１主端子は、外部導体に接続される第１外部接続部分と、前記搭載面に平行で前記第１方向に直交する第２方向の幅が前記第１外部接続部分よりも狭く、前記基板に接続される第１幅狭部分とを有し、
前記第２主端子は、外部導体に接続される第２外部接続部分と、前記第２方向の幅が前記第２外部接続部分よりも狭く、前記基板に接続される第２幅狭部分とを有し、
前記第１幅狭部分の前記第２方向における中心は、前記第１外部接続部分の前記第２方向における中心よりも前記第２主端子側に寄って位置し、
前記第２幅狭部分の前記第２方向における中心は、前記第２外部接続部分の前記第２方向における中心よりも前記第１主端子側に寄って位置する
ことを特徴とする半導体装置。
半導体素子を有する基板と、
前記基板に対して、当該基板における前記半導体素子の搭載面に平行な第１方向の一方側に位置する第１主端子及び第２主端子とを備え、
前記第１主端子は、外部導体に接続される第１外部接続部分と、前記搭載面に平行で前記第１方向に直交する第２方向の幅が前記第１外部接続部分よりも狭く、前記基板に接続される第１幅狭部分とを有し、
前記第２主端子は、外部導体に接続される第２外部接続部分と、前記第２方向の幅が前記第２外部接続部分よりも狭く、前記基板に接続される第２幅狭部分とを有し、
前記第１幅狭部分の前記第２方向における中心は、前記第１外部接続部分の前記第２方向における中心よりも前記第２主端子側に寄って位置し、
前記第２幅狭部分の前記第２方向における中心は、前記第２外部接続部分の前記第２方向における中心よりも前記第１主端子側に寄って位置する
ことを特徴とする半導体装置。
【0068】
＜付記２＞
前記第１主端子の前記第１幅狭部分は、前記第１主端子の前記第２主端子側の端部に位置し、
前記第２主端子の前記第２幅狭部分は、前記第２主端子の前記第１主端子側の端部に位置する
ことを特徴とする付記１記載の半導体装置。
前記第１主端子の前記第１幅狭部分は、前記第１主端子の前記第２主端子側の端部に位置し、
前記第２主端子の前記第２幅狭部分は、前記第２主端子の前記第１主端子側の端部に位置する
ことを特徴とする付記１記載の半導体装置。
【0069】
＜付記３＞
前記第１主端子と前記第２主端子との互いに対向する対向面のそれぞれは、前記第１方向の全体に亘って同一平面上に位置する
ことを特徴とする付記２記載の半導体装置。
前記第１主端子と前記第２主端子との互いに対向する対向面のそれぞれは、前記第１方向の全体に亘って同一平面上に位置する
ことを特徴とする付記２記載の半導体装置。
【0070】
＜付記４＞
前記第１主端子と前記第２主端子とは、前記第１方向に対して線対称の形状を呈する
ことを特徴とする付記１記載の半導体装置。
前記第１主端子と前記第２主端子とは、前記第１方向に対して線対称の形状を呈する
ことを特徴とする付記１記載の半導体装置。
【0071】
＜付記５＞
前記第１幅狭部分の前記第２方向における幅は、前記第１外部接続部分の前記第２方向における幅の半分以下であり、
前記第２幅狭部分の前記第２方向における幅は、前記第２外部接続部分の前記第２方向における幅の半分以下である
ことを特徴とする付記１記載の半導体装置。
前記第１幅狭部分の前記第２方向における幅は、前記第１外部接続部分の前記第２方向における幅の半分以下であり、
前記第２幅狭部分の前記第２方向における幅は、前記第２外部接続部分の前記第２方向における幅の半分以下である
ことを特徴とする付記１記載の半導体装置。
【0072】
＜付記６＞
前記第１幅狭部分の全体が、前記第１外部接続部分の前記第２方向における中心よりも前記第２主端子側に寄って位置し、
前記第２幅狭部分の全体が、前記第２外部接続部分の前記第２方向における中心よりも前記第１主端子側に寄って位置する
ことを特徴とする付記５記載の半導体装置。
前記第１幅狭部分の全体が、前記第１外部接続部分の前記第２方向における中心よりも前記第２主端子側に寄って位置し、
前記第２幅狭部分の全体が、前記第２外部接続部分の前記第２方向における中心よりも前記第１主端子側に寄って位置する
ことを特徴とする付記５記載の半導体装置。
【0073】
＜付記７＞
前記基板に対して、前記第１方向の前記第１主端子及び前記第２主端子とは反対側に位置する第３主端子を更に備え、
前記第３主端子は、外部導体に接続される第３外部接続部分と、前記第２方向の幅が前記第３外部接続部分よりも狭く、前記基板に接続される第３幅狭部分とを有し、
前記第３幅狭部分の前記第２方向における位置は、前記第１主端子と前記第２主端子との隙間の前記第２方向における位置と同一である
ことを特徴とする付記１から６のいずれか記載の半導体装置。
前記基板に対して、前記第１方向の前記第１主端子及び前記第２主端子とは反対側に位置する第３主端子を更に備え、
前記第３主端子は、外部導体に接続される第３外部接続部分と、前記第２方向の幅が前記第３外部接続部分よりも狭く、前記基板に接続される第３幅狭部分とを有し、
前記第３幅狭部分の前記第２方向における位置は、前記第１主端子と前記第２主端子との隙間の前記第２方向における位置と同一である
ことを特徴とする付記１から６のいずれか記載の半導体装置。
【産業上の利用可能性】
【0074】
以上説明したように、本発明は、半導体装置において、構造を簡素化することができるとともに、インダクタンス低減を図ることができるという効果を奏し、例えば、パワー半導体装置などに有用である。
【符号の説明】
【0075】
１ 半導体装置
１０ 単位モジュール
１１ 基板
１１ａ 絶縁板
１１ｂ 放熱板
１１ｃ 回路板
１２ 半導体素子
１３ 金属配線板
２０ 冷却器
２１ ケース部
２２ 天板
２３ 空洞
２４ 冷却フィン
３０ ケース部材
３１ 開口部
３２ 壁部
３３ 貫通孔
４０ Ｐ端子
４１ 第１外部接続部分
４１ａ ネジ孔
４２ 第１幅狭部分
４４ 折り曲げ部分
５０ Ｎ端子
５１ 第２外部接続部分
５１ａ ネジ孔
５２ 第２幅狭部分
５４ 折り曲げ部分
６０ Ｍ端子
６１ 第３外部接続部分
６１ａ ネジ孔
６２ 第３幅狭部分
６２ａ 先端部分
６２ｂ 中間部分
２０１，２０２，２０３ 外部導体
Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２ 中心
Ｄ１ 第１方向
Ｄ２ 第２方向
Ｆ１，Ｆ２ 対向面
Ｇ 隙間
Ｓ 半田
１０ 単位モジュール
１１ 基板
１１ａ 絶縁板
１１ｂ 放熱板
１１ｃ 回路板
１２ 半導体素子
１３ 金属配線板
２０ 冷却器
２１ ケース部
２２ 天板
２３ 空洞
２４ 冷却フィン
３０ ケース部材
３１ 開口部
３２ 壁部
３３ 貫通孔
４０ Ｐ端子
４１ 第１外部接続部分
４１ａ ネジ孔
４２ 第１幅狭部分
４４ 折り曲げ部分
５０ Ｎ端子
５１ 第２外部接続部分
５１ａ ネジ孔
５２ 第２幅狭部分
５４ 折り曲げ部分
６０ Ｍ端子
６１ 第３外部接続部分
６１ａ ネジ孔
６２ 第３幅狭部分
６２ａ 先端部分
６２ｂ 中間部分
２０１，２０２，２０３ 外部導体
Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２ 中心
Ｄ１ 第１方向
Ｄ２ 第２方向
Ｆ１，Ｆ２ 対向面
Ｇ 隙間
Ｓ 半田
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】