知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024001540
(43)【公開日】2024-01-10
(54)【発明の名称】送電装置
(51)【国際特許分類】
H02M 7/48 20070101AFI20231227BHJP
H02J 50/12 20160101ALI20231227BHJP
【ＦＩ】
H02M7/48 E
H02J50/12
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022100256
(22)【出願日】2022-06-22
(71)【出願人】
【識別番号】000003067
【氏名又は名称】ＴＤＫ株式会社
(74)【代理人】
【識別番号】100141139
【弁理士】
【氏名又は名称】及川 周
(74)【代理人】
【識別番号】100163496
【弁理士】
【氏名又は名称】荒 則彦
(74)【代理人】
【識別番号】100169694
【弁理士】
【氏名又は名称】荻野 彰広
(74)【代理人】
【識別番号】100114937
【弁理士】
【氏名又は名称】松本 裕幸
(72)【発明者】
【氏名】茶位 祐樹
(72)【発明者】
【氏名】花房 一義
【テーマコード（参考）】
5H770
【Ｆターム（参考）】
5H770AA02
5H770DA01
5H770DA11
5H770DA17
5H770DA41
5H770EA23
5H770LB02
(57)【要約】
【課題】半導体スイッチ素子のスイッチング時の効率化を図る送電装置を提供する。
【解決手段】受電装置へワイヤレスにて電力を伝送する送電装置であって、直流電圧を交流電圧に変換するインバータと、前記交流電圧が供給され交流磁界を発生させる送電コイルと、を備え、前記インバータは、少なくとも２個の半導体スイッチ素子と、前記半導体スイッチ素子をオン、オフさせるための駆動信号を発生する駆動信号発生器と、を備え、前記駆動信号発生器は、所定数のパルスを発生し、前記所定数は、前記受電装置の出力部に接続された磁化コイルに流れる出力電流が所定の電流値に達する数であり、前記駆動信号発生器は、あらかじめ設定された態様で、ＺＶＳを実現する前記パルスを発生する、送電装置。
【選択図】図１
【解決手段】受電装置へワイヤレスにて電力を伝送する送電装置であって、直流電圧を交流電圧に変換するインバータと、前記交流電圧が供給され交流磁界を発生させる送電コイルと、を備え、前記インバータは、少なくとも２個の半導体スイッチ素子と、前記半導体スイッチ素子をオン、オフさせるための駆動信号を発生する駆動信号発生器と、を備え、前記駆動信号発生器は、所定数のパルスを発生し、前記所定数は、前記受電装置の出力部に接続された磁化コイルに流れる出力電流が所定の電流値に達する数であり、前記駆動信号発生器は、あらかじめ設定された態様で、ＺＶＳを実現する前記パルスを発生する、送電装置。
【選択図】図１
【特許請求の範囲】
【請求項1】
受電装置へワイヤレスにて電力を伝送する送電装置であって、
直流電圧を交流電圧に変換するインバータと、
前記交流電圧が供給され交流磁界を発生させる送電コイルと、を備え、
前記インバータは、少なくとも２個の半導体スイッチ素子と、
前記半導体スイッチ素子をオン、オフさせるための駆動信号を発生する駆動信号発生器と、を備え、
前記駆動信号発生器は、所定数のパルスを発生し、
前記所定数は、前記受電装置の出力部に接続された磁化コイルに流れる出力電流が所定の電流値に達する数であり、
前記駆動信号発生器は、あらかじめ設定された態様で、ＺＶＳを実現する前記パルスを発生する、
送電装置。
直流電圧を交流電圧に変換するインバータと、
前記交流電圧が供給され交流磁界を発生させる送電コイルと、を備え、
前記インバータは、少なくとも２個の半導体スイッチ素子と、
前記半導体スイッチ素子をオン、オフさせるための駆動信号を発生する駆動信号発生器と、を備え、
前記駆動信号発生器は、所定数のパルスを発生し、
前記所定数は、前記受電装置の出力部に接続された磁化コイルに流れる出力電流が所定の電流値に達する数であり、
前記駆動信号発生器は、あらかじめ設定された態様で、ＺＶＳを実現する前記パルスを発生する、
送電装置。
【請求項2】
前記パルスのオン時間は、漸増する、
請求項１に記載の送電装置。
請求項１に記載の送電装置。
【請求項3】
前記インバータは、フルブリッジ方式であり、
前記パルスのオン時間について、第１パルスのオン時間は、
のｔ１の所定の条件を満たし、
であり、
Ｌｔｘは前記送電コイルのインダクタンス値であり、Ｃｔｘは前記送電コイルに接続された容量であり、Ｃｄｓは、前記半導体スイッチ素子に並列な容量である、
請求項１または請求項２に記載の送電装置。
前記パルスのオン時間について、第１パルスのオン時間は、
【数1】
【数2】
Ｌｔｘは前記送電コイルのインダクタンス値であり、Ｃｔｘは前記送電コイルに接続された容量であり、Ｃｄｓは、前記半導体スイッチ素子に並列な容量である、
請求項１または請求項２に記載の送電装置。
【請求項4】
ｔ１は、前記所定の条件を満たし、
前記パルスのデッドタイムについて、第１パルスのデッドタイムは、
のｔの条件を満たす、
請求項３に記載の送電装置。
前記パルスのデッドタイムについて、第１パルスのデッドタイムは、
【数3】
請求項３に記載の送電装置。
【請求項5】
前記インバータは、ハーフブリッジ方式であり、
前記パルスのオン時間について、第１パルスのオン時間は、
のｔ４の所定の条件を満たし、
であり、
Ｌｔｘは前記送電コイルのインダクタンス値であり、Ｃｔｘは前記送電コイルに接続された容量であり、Ｃｄｓは、前記半導体スイッチ素子に並列な容量である、
請求項１または請求項２に記載の送電装置。
前記パルスのオン時間について、第１パルスのオン時間は、
【数4】
【数5】
Ｌｔｘは前記送電コイルのインダクタンス値であり、Ｃｔｘは前記送電コイルに接続された容量であり、Ｃｄｓは、前記半導体スイッチ素子に並列な容量である、
請求項１または請求項２に記載の送電装置。
【請求項6】
ｔ４は、前記所定の条件を満たし、
前記パルスのデッドタイムについて、第１パルスのデッドタイムは、
のｔの条件を満たす、
請求項５に記載の送電装置。
前記パルスのデッドタイムについて、第１パルスのデッドタイムは、
【数6】
請求項５に記載の送電装置。
【請求項7】
前記受電装置の負荷は、可変磁石モジュールの磁化コイルであり、
一度に前記半導体スイッチ素子に印加する駆動パルス信号は有限の回数のパルスを有する、
請求項１または請求項２に記載の送電装置。
一度に前記半導体スイッチ素子に印加する駆動パルス信号は有限の回数のパルスを有する、
請求項１または請求項２に記載の送電装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、送電装置に関する。
【背景技術】
【0002】
複数の半導体スイッチ素子を有するインバータを有するインバータシステムが知られている。
【0003】
特許文献１に記載された可変磁束モータドライブシステムでは、固定磁石と可変磁石とを有した可変磁束モータを駆動するインバータを備えた可変磁束ドライブシステムにおいて、当該可変磁束モータのトルクがトルク指令となるように当該インバータを制御する主制御部と、当該可変磁束モータの可変磁石を磁化する磁化巻線と、当該磁化巻線に磁化電流を供給する磁化回路と、を備える（特許文献１参照。）。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００８－１２５２０１号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、インバータシステムにおいて、半導体スイッチ素子のゲート波形の周波数（パルス幅）を固定で動作させると、立ち上がり時はＺＶＳ（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ）をして、その後、スイッチング損失が大きくなる。
【0006】
本開示は、このような事情を考慮してなされたもので、半導体スイッチ素子のスイッチング時の効率化を図ることができる送電装置を提供することを課題とする。
【課題を解決するための手段】
【0007】
本開示の一態様は、受電装置へワイヤレスにて電力を伝送する送電装置であって、直流電圧を交流電圧に変換するインバータと、前記交流電圧が供給され交流磁界を発生させる送電コイルと、を備え、前記インバータは、少なくとも２個の半導体スイッチ素子と、前記半導体スイッチ素子をオン、オフさせるための駆動信号を発生する駆動信号発生器と、を備え、前記駆動信号発生器は、所定数のパルスを発生し、前記所定数は、前記受電装置の出力部に接続された磁化コイルに流れる出力電流が所定の電流値に達する数であり、前記駆動信号発生器は、あらかじめ設定された態様で、ＺＶＳを実現する前記パルスを発生する、送電装置である。
【発明の効果】
【0008】
本開示に係る送電装置によれば、半導体スイッチ素子のスイッチング時の効率化を図ることができる。
【図面の簡単な説明】
【0009】
【図1】実施形態に係るインバータシステムの構成の一例を示す図である。
【図2】実施形態に係る駆動信号の例を示す図である。
【図3】ＺＶＳ不成立の波形の一例を示す図である。
【図4】短い期間のＺＶＳ成立の波形の一例を示す図である。
【図5】長い期間のＺＶＳ成立の波形の一例を示す図である。
【図6】実施形態に係るインバータシステムの構成の他の一例を示す図である。
【図7】フルブリッジ回路のインバータが用いられる場合における可変磁石の磁化コイルに電力供給するＷＰＴの回路の一例を示す図である。
【図8】フルブリッジ回路のインバータが用いられる場合におけるインバータ回路の駆動波形の一例を示す図である。
【図9】フルブリッジ回路のインバータが用いられる場合におけるインバータが動作開始する際の等価回路を示す図である。
【図10】フルブリッジ回路のインバータが用いられる場合におけるインバータが動作開始する際の等価回路をさらに単純化した等価回路を示す図である。
【図11】フルブリッジ回路のインバータが用いられる場合における時間ｔ１での等価回路の一例を示す図である。
【図12】フルブリッジ回路のインバータが用いられる場合における期間ｔ３における等価回路を示す図である。
【図13】ハーフブリッジ回路のインバータが用いられる場合における可変磁石の磁化コイルに電力供給するＷＰＴの回路の一例を示す図である。
【図14】ハーフブリッジ回路のインバータが用いられる場合におけるインバータ回路の駆動波形の一例を示す図である。
【図15】ハーフブリッジ回路のインバータが用いられる場合における時間ｔ１での等価回路の一例を示す図である。
【図16】ハーフブリッジ回路のインバータが用いられる場合における期間ｔ３における等価回路を示す図である。
【発明を実施するための形態】
【0010】
以下、図面を参照し、本開示の実施形態について説明する。
【0011】
［インバータシステム］
図１は、実施形態に係るインバータシステム１の構成の一例を示す図である。
インバータシステム１は、送電装置Ａ１と、受電装置Ａ２と、を備える。
本実施形態では、送電装置Ａ１は、フルブリッジのインバータを備える。
図１は、実施形態に係るインバータシステム１の構成の一例を示す図である。
インバータシステム１は、送電装置Ａ１と、受電装置Ａ２と、を備える。
本実施形態では、送電装置Ａ１は、フルブリッジのインバータを備える。
【0012】
送電装置Ａ１は、４個のスイッチ素子（第１スイッチ素子１１～第４スイッチ素子１４）と、４個のコンデンサ（第１コンデンサ２１～第４コンデンサ２４）と、電圧源３１と、コンデンサ３２と、送電コイル３３と、駆動信号発生器５１と、を備える。
【0013】
第１スイッチ素子１１～第４スイッチ素子１４は、それぞれ、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。
第１スイッチ素子１１～第４スイッチ素子１４は、それぞれ、ボディダイオード（図１の例におけるボディダイオードＤ１～Ｄ４のそれぞれ）を有している。このようなダイオードとしては、それぞれのスイッチ素子（第１スイッチ素子１１～第４スイッチ素子１４）に並列にダイオード素子を接続する構成が用いられる場合もある。
本実施形態では、スイッチ素子としてＦＥＴを例として説明するが、スイッチ素子（第１スイッチ素子１１～第４スイッチ素子１４）は、半導体スイッチであればいずれでもよく、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。
第１スイッチ素子１１～第４スイッチ素子１４は、それぞれ、ボディダイオード（図１の例におけるボディダイオードＤ１～Ｄ４のそれぞれ）を有している。このようなダイオードとしては、それぞれのスイッチ素子（第１スイッチ素子１１～第４スイッチ素子１４）に並列にダイオード素子を接続する構成が用いられる場合もある。
本実施形態では、スイッチ素子としてＦＥＴを例として説明するが、スイッチ素子（第１スイッチ素子１１～第４スイッチ素子１４）は、半導体スイッチであればいずれでもよく、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。
【0014】
受電装置Ａ２は、受電コイル１１１と、コンデンサ１１２と、整流機能を有する全波整流回路（ダイオード１１３－１～１１３－４）と、出力端子（第１出力端子Ｐ１、第２出力端子Ｐ２）と、負荷である磁化コイル１２１と、を備える。
磁化コイル１２１は、インダクタ（成分）１３１と、抵抗（成分）１３２と、を備える。
磁化コイル１２１は、インダクタ（成分）１３１と、抵抗（成分）１３２と、を備える。
【0015】
本実施形態では、１次側コイルは送電コイル３３であり、２次側コイルは受電コイル１１１である。
送電コイル３３は、共振回路を有する。図１の例では、当該共振回路は、コンデンサ３２を含み、さらに、抵抗（図示せず）を含んでもよい。
送電コイル３３に、インバータが接続されている。
送電コイル３３は、共振回路を有する。図１の例では、当該共振回路は、コンデンサ３２を含み、さらに、抵抗（図示せず）を含んでもよい。
送電コイル３３に、インバータが接続されている。
【0016】
送電装置Ａ１について説明する。
電圧源３１に、第１スイッチ素子１１と第２スイッチ素子１２との第１直列回路と、第３スイッチ素子１３と第４スイッチ素子１４との第２直列回路と、が並列に接続されている。
図１の例では、電圧源３１の正側に第１スイッチ素子１１のドレイン（Ｄ）および第３スイッチ素子１３のドレイン（Ｄ）が接続されており、電圧源３１の負側に第２スイッチ素子１２のソース（Ｓ）および第４スイッチ素子１４のソース（Ｓ）が接続されている。
第１スイッチ素子１１のソース（Ｓ）と第２スイッチ素子１２のドレイン（Ｄ）との間の点と、第３スイッチ素子１３のソース（Ｓ）と第４スイッチ素子１４のドレイン（Ｄ）との間の点と、の間に、コンデンサ３２および送電コイル３３が直列に接続されている。
電圧源３１に、第１スイッチ素子１１と第２スイッチ素子１２との第１直列回路と、第３スイッチ素子１３と第４スイッチ素子１４との第２直列回路と、が並列に接続されている。
図１の例では、電圧源３１の正側に第１スイッチ素子１１のドレイン（Ｄ）および第３スイッチ素子１３のドレイン（Ｄ）が接続されており、電圧源３１の負側に第２スイッチ素子１２のソース（Ｓ）および第４スイッチ素子１４のソース（Ｓ）が接続されている。
第１スイッチ素子１１のソース（Ｓ）と第２スイッチ素子１２のドレイン（Ｄ）との間の点と、第３スイッチ素子１３のソース（Ｓ）と第４スイッチ素子１４のドレイン（Ｄ）との間の点と、の間に、コンデンサ３２および送電コイル３３が直列に接続されている。
【0017】
第１スイッチ素子１１～第４スイッチ素子１４のそれぞれに並列に、第１コンデンサ２１～第４コンデンサ２４のそれぞれが接続されている。
【0018】
駆動信号発生器５１は、第１スイッチ素子１１～第４スイッチ素子１４のそれぞれについて、ゲート（Ｇ）とソース（Ｓ）との間の電圧を制御する。つまり、駆動信号発生器５１は、第１スイッチ素子１１～第４スイッチ素子１４のそれぞれについて、駆動信号（駆動パルス信号）を発生して、ゲート電圧として供給する。
本実施形態では、駆動信号発生器５１は、あらかじめ定められた情報に基づいて、第１スイッチ素子１１～第４スイッチ素子１４のそれぞれに供給する駆動信号を制御する。
本実施形態では、駆動信号発生器５１は、あらかじめ定められた情報に基づいて、第１スイッチ素子１１～第４スイッチ素子１４のそれぞれに供給する駆動信号を制御する。
【0019】
ここで、送電装置Ａ１において、インバータは、４個のスイッチ素子（第１スイッチ素子１１～第４スイッチ素子１４）を含む。
また、当該インバータは、駆動信号発生器５１を含んでもよい。
また、当該インバータは、４個のコンデンサ（第１コンデンサ２１～第４コンデンサ２４）を含んでもよい。
また、当該インバータは、駆動信号発生器５１を含んでもよい。
また、当該インバータは、４個のコンデンサ（第１コンデンサ２１～第４コンデンサ２４）を含んでもよい。
【0020】
受電装置Ａ２について説明する。
受電コイル１１１と、コンデンサ１１２に、全波整流回路が接続されている。
全波整流回路は、４個のダイオード１１３－１～１１３－４を用いて構成されている。
受電コイル１１１の一端とコンデンサ１１２の一端とが接続されている。
受電コイル１１１の他端と、ダイオード１１３－３のアノードと、ダイオード１１３－４のカソードと、が接続されている。
コンデンサ１１２の他端と、ダイオード１１３－１のアノードと、ダイオード１１３－２のカソードと、が接続されている。
ダイオード１１３－１のカソードと、ダイオード１１３－３のカソードと、第１出力端子Ｐ１と、が接続されている。
ダイオード１１３－２のアノードと、ダイオード１１３－４のアノードと、第２出力端子Ｐ２と、が接続されている。
受電コイル１１１と、コンデンサ１１２に、全波整流回路が接続されている。
全波整流回路は、４個のダイオード１１３－１～１１３－４を用いて構成されている。
受電コイル１１１の一端とコンデンサ１１２の一端とが接続されている。
受電コイル１１１の他端と、ダイオード１１３－３のアノードと、ダイオード１１３－４のカソードと、が接続されている。
コンデンサ１１２の他端と、ダイオード１１３－１のアノードと、ダイオード１１３－２のカソードと、が接続されている。
ダイオード１１３－１のカソードと、ダイオード１１３－３のカソードと、第１出力端子Ｐ１と、が接続されている。
ダイオード１１３－２のアノードと、ダイオード１１３－４のアノードと、第２出力端子Ｐ２と、が接続されている。
【0021】
第１出力端子Ｐ１と第２出力端子Ｐ２との間に、磁化コイル１２１が接続されている。
磁化コイル１２１は、可変磁石および固定磁石を有しており、これらから可変磁石モジュールが構成されている。当該可変磁石モジュールでは、磁化コイル１２１に流れる電流により磁石の磁力（磁界）を変更することが可能である。負荷は、可変磁石を磁化させるコイルであり、インダクタンス負荷である。動作時間は、例えば、１ｍｓ以下である。
また、可変磁石モジュールは、モータに備えられている。当該モータは、例えば、ケース、ステータ、ロータ、シャフト、受電コイル、受電コイルに接続されたコンデンサおよび整流器を備える。
磁化コイル１２１は、可変磁石および固定磁石を有しており、これらから可変磁石モジュールが構成されている。当該可変磁石モジュールでは、磁化コイル１２１に流れる電流により磁石の磁力（磁界）を変更することが可能である。負荷は、可変磁石を磁化させるコイルであり、インダクタンス負荷である。動作時間は、例えば、１ｍｓ以下である。
また、可変磁石モジュールは、モータに備えられている。当該モータは、例えば、ケース、ステータ、ロータ、シャフト、受電コイル、受電コイルに接続されたコンデンサおよび整流器を備える。
【0022】
なお、本実施形態では、磁化コイル１２１が可変磁石および固定磁石を有する場合を示すが、他の例として、磁化コイル１２１が、可変磁石を有して、固定磁石を有していない構成が用いられてもよい。
【0023】
本実施形態では、インバータを駆動させる駆動パルスとして、所定の回数（有限の回数）のパルスを有する駆動パルスが用いられる。
当該所定の回数は、ｍ回以上でｎ回以下の回数である。ここで、ｍおよびｎはそれぞれ２以上の整数であり、ｎはｍ以上の整数である。
つまり、本実施形態では、一度の駆動パルスでは、可変磁石モジュールの磁化の状態を変化させるための電流を、所定の回数のパルスで、磁化コイル１２１に流す。
なお、本実施形態では、磁化コイル１２１に所定値以上の電流が流されればよいため、電流の平滑化（電圧の平滑化）は行われなくてもよく、つまり、直流でなくてもよい。
当該所定の回数は、ｍ回以上でｎ回以下の回数である。ここで、ｍおよびｎはそれぞれ２以上の整数であり、ｎはｍ以上の整数である。
つまり、本実施形態では、一度の駆動パルスでは、可変磁石モジュールの磁化の状態を変化させるための電流を、所定の回数のパルスで、磁化コイル１２１に流す。
なお、本実施形態では、磁化コイル１２１に所定値以上の電流が流されればよいため、電流の平滑化（電圧の平滑化）は行われなくてもよく、つまり、直流でなくてもよい。
【0024】
送電装置Ａ１では、インバータにより送電コイル３３に流れる電流を制御することで、送電コイル３３からワイヤレスで電力を送電する。
受電装置Ａ２では、送電コイル３３からワイヤレスで送電される電力を受電コイル１１１により受電し、受電した電力を出力端子（第１出力端子Ｐ１および第２出力端子Ｐ２）から磁化コイル１２１に供給する。
このように、送電コイル３３と受電コイル１１１との間で、ワイヤレス電力伝送が行われる。
受電装置Ａ２では、送電コイル３３からワイヤレスで送電される電力を受電コイル１１１により受電し、受電した電力を出力端子（第１出力端子Ｐ１および第２出力端子Ｐ２）から磁化コイル１２１に供給する。
このように、送電コイル３３と受電コイル１１１との間で、ワイヤレス電力伝送が行われる。
【0025】
＜パラメーターの説明＞
電圧源３１の電圧をＶｉｎで表す。
第１スイッチ素子１１に並列な第１コンデンサ２１の容量をＣｄｓ１で表し、第２スイッチ素子１２に並列な第２コンデンサ２２の容量をＣｄｓ２で表し、第３スイッチ素子１３に並列な第３コンデンサ２３の容量をＣｄｓ３で表し、第４スイッチ素子１４に並列な第４コンデンサ２４の容量をＣｄｓ４で表す。
なお、本実施形態では、Ｃｄｓ１～Ｃｄｓ４は同じ値（Ｃｄｓ）であるとする。
コンデンサ３２の容量をＣｔｘで表す。
送電コイル３３のインダクタンスをＬｔｘで表す。
なお、容量は、外付けの容量であってもよく、または、寄生容量（例えば、スイッチ素子の寄生容量）であってもよく、あるいは、これら両方を含んでもよい。
ω１は、共振の角周波数を表す。ω１は、式（１）により表される。
電圧源３１の電圧をＶｉｎで表す。
第１スイッチ素子１１に並列な第１コンデンサ２１の容量をＣｄｓ１で表し、第２スイッチ素子１２に並列な第２コンデンサ２２の容量をＣｄｓ２で表し、第３スイッチ素子１３に並列な第３コンデンサ２３の容量をＣｄｓ３で表し、第４スイッチ素子１４に並列な第４コンデンサ２４の容量をＣｄｓ４で表す。
なお、本実施形態では、Ｃｄｓ１～Ｃｄｓ４は同じ値（Ｃｄｓ）であるとする。
コンデンサ３２の容量をＣｔｘで表す。
送電コイル３３のインダクタンスをＬｔｘで表す。
なお、容量は、外付けの容量であってもよく、または、寄生容量（例えば、スイッチ素子の寄生容量）であってもよく、あるいは、これら両方を含んでもよい。
ω１は、共振の角周波数を表す。ω１は、式（１）により表される。
【0026】
【数1】
【0027】
受電コイル１１１のインダクタンスをＬｒｘで表す。
コンデンサ１１２の容量をＣｒｘで表す。
磁化コイル１２１において、インダクタ（成分）１３１のインダクタンスをＬＬｏａｄで表す。
磁化コイル１２１において、抵抗（成分）１３２の抵抗値をＲＬｏａｄで表す。
コンデンサ１１２の容量をＣｒｘで表す。
磁化コイル１２１において、インダクタ（成分）１３１のインダクタンスをＬＬｏａｄで表す。
磁化コイル１２１において、抵抗（成分）１３２の抵抗値をＲＬｏａｄで表す。
【0028】
［駆動信号の例］
図２は、実施形態に係る駆動信号の例を示す図である。
図２には、第１スイッチ素子１１（Ｑ１）に供給される第１駆動信号２０１１と、第２スイッチ素子１２（Ｑ２）に供給される第２駆動信号２０１２と、第３スイッチ素子１３（Ｑ３）に供給される第３駆動信号２０１３と、第４スイッチ素子１４（Ｑ４）に供給される第４駆動信号２０１４と、を示してある。
図２は、実施形態に係る駆動信号の例を示す図である。
図２には、第１スイッチ素子１１（Ｑ１）に供給される第１駆動信号２０１１と、第２スイッチ素子１２（Ｑ２）に供給される第２駆動信号２０１２と、第３スイッチ素子１３（Ｑ３）に供給される第３駆動信号２０１３と、第４スイッチ素子１４（Ｑ４）に供給される第４駆動信号２０１４と、を示してある。
【0029】
それぞれの駆動信号（第１駆動信号２０１１～第４駆動信号２０１４）について、横軸は時間を表しており、縦軸は信号のレベル（例えば、電圧のレベル）を表している。
それぞれの駆動信号（第１駆動信号２０１１～第４駆動信号２０１４）のレベルとしては、ハイ（Ｈｉｇｈ）状態であるオン（ｏｎ）のレベルと、ロウ（Ｌｏｗ）状態であるオフ（ｏｆｆ）のレベルがある。
それぞれの駆動信号（第１駆動信号２０１１～第４駆動信号２０１４）のレベルとしては、ハイ（Ｈｉｇｈ）状態であるオン（ｏｎ）のレベルと、ロウ（Ｌｏｗ）状態であるオフ（ｏｆｆ）のレベルがある。
【0030】
本実施形態では、駆動信号発生器５１は、１単位の制御態様として、所定数ｎ（ｎは１以上の整数）の回数、それぞれの駆動信号（第１駆動信号２０１１～第４駆動信号２０１４）について、オンまたはオフの状態に制御する。
本実施形態では、第１駆動信号２０１１と第４駆動信号２０１４とは、初期状態と駆動停止状態の部分を除いて、同じ信号波形である。
また、本実施形態では、第２駆動信号２０１２と第３駆動信号２０１３とは、初期状態と駆動停止状態の部分を除いて、同じ信号波形である。
本実施形態では、第１駆動信号２０１１と第４駆動信号２０１４とは、初期状態と駆動停止状態の部分を除いて、同じ信号波形である。
また、本実施形態では、第２駆動信号２０１２と第３駆動信号２０１３とは、初期状態と駆動停止状態の部分を除いて、同じ信号波形である。
【0031】
図２の例では、横軸に、初期状態、ｉ（ｉは１～ｎの整数）回目のパルス波形、それぞれのパルス波形の前後のデッドタイム（すべてのスイッチ素子がオフである時間）、駆動停止状態を示してある。
【0032】
第１駆動信号２０１１（および第４駆動信号２０１４も同様）は、ｉが奇数回であるときには、オン状態の信号部（例えば、信号部２１１１、信号部２１１３、信号部２１１４）を有し、また、ｉが偶数回であるときには、オフ状態の信号部（例えば、信号部２１１２）を有する。
第２駆動信号２０１２（および第３駆動信号２０１３も同様）は、ｉが奇数回であるときには、オフ状態の信号部（例えば、信号部２２１１、信号部２２１３、信号部２２１４）を有し、また、ｉが偶数回であるときには、オン状態の信号部（例えば、信号部２２１２）を有する。
ここで、図２の例では、ｎが奇数である場合を示しているが、ｎは偶数であってもよい。
第２駆動信号２０１２（および第３駆動信号２０１３も同様）は、ｉが奇数回であるときには、オフ状態の信号部（例えば、信号部２２１１、信号部２２１３、信号部２２１４）を有し、また、ｉが偶数回であるときには、オン状態の信号部（例えば、信号部２２１２）を有する。
ここで、図２の例では、ｎが奇数である場合を示しているが、ｎは偶数であってもよい。
【0033】
図２の例では、それぞれの駆動信号（第１駆動信号２０１１～第４駆動信号２０１４）において、回数ｉが増えるごとに、オン状態の信号部の長さ（オン状態の長さ）が大きくなっている。
具体例として、第１駆動信号２０１１では、１回目の信号部２１１１のオン状態の長さが最も小さく、３回目の信号部２１１３のオン状態の長さの方が大きく、以降も同様であり、ｎ回目の信号部２１１４のオン状態の長さが最も大きい。
第２駆動信号２０１２のオン状態の長さの変化についても、第１駆動信号２０１１の場合と同様である。
具体例として、第１駆動信号２０１１では、１回目の信号部２１１１のオン状態の長さが最も小さく、３回目の信号部２１１３のオン状態の長さの方が大きく、以降も同様であり、ｎ回目の信号部２１１４のオン状態の長さが最も大きい。
第２駆動信号２０１２のオン状態の長さの変化についても、第１駆動信号２０１１の場合と同様である。
【0034】
［ＺＶＳの条件］
図３は、送電コイル３３のＺＶＳ不成立の波形の一例を示す図である。
図３（Ａ）は、共振電流の波形の一例を示してある。
図３（Ｂ）は、スイッチ素子のドレイン－ソース間電圧（Ｖｄｓ）の波形の一例を示す図である。
ここで、スイッチ素子としては、第１スイッチ素子１１～第４スイッチ素子１４のうちのいずれか１個のスイッチ素子である。
本例では、図３（Ａ）には送電コイル３３に流れる共振電流を示してあり、図３（Ｂ）には第２スイッチ素子１２のドレイン－ソース間電圧（Ｖｄｓ）を示してある。
図３は、送電コイル３３のＺＶＳ不成立の波形の一例を示す図である。
図３（Ａ）は、共振電流の波形の一例を示してある。
図３（Ｂ）は、スイッチ素子のドレイン－ソース間電圧（Ｖｄｓ）の波形の一例を示す図である。
ここで、スイッチ素子としては、第１スイッチ素子１１～第４スイッチ素子１４のうちのいずれか１個のスイッチ素子である。
本例では、図３（Ａ）には送電コイル３３に流れる共振電流を示してあり、図３（Ｂ）には第２スイッチ素子１２のドレイン－ソース間電圧（Ｖｄｓ）を示してある。
【0035】
図３（Ａ）に示されるグラフにおいて、横軸は時間（ｔ）を表しており、縦軸は電流のレベル（Ｉｔｘ）を表している。
図３（Ｂ）に示されるグラフにおいて、横軸は時間（ｔ）を表しており、縦軸は電圧のレベル（Ｖｃ２）を表している。
なお、図３（Ａ）と図３（Ｂ）とで、横軸は共通となっている。
図３（Ｂ）に示されるグラフにおいて、横軸は時間（ｔ）を表しており、縦軸は電圧のレベル（Ｖｃ２）を表している。
なお、図３（Ａ）と図３（Ｂ）とで、横軸は共通となっている。
【0036】
図３（Ａ）には、期間Ｔ１における電流Ｉｔｘ１（ｔ）と、期間Ｔ１の後の期間Ｔ２における電流Ｉｔｘ２（ｔ）を示してある。
期間Ｔ１における電流Ｉｔｘ１（ｔ）は、上に凸の２次曲線状に上昇していき、最大値を超えた後に下降していく。
期間Ｔ２における電流Ｉｔｘ２（ｔ）は、期間Ｔ１における電流Ｉｔｘ１（ｔ）が下降している途中の続きであり、下降の程度が大きくなっている。
期間Ｔ１における電流Ｉｔｘ１（ｔ）は、上に凸の２次曲線状に上昇していき、最大値を超えた後に下降していく。
期間Ｔ２における電流Ｉｔｘ２（ｔ）は、期間Ｔ１における電流Ｉｔｘ１（ｔ）が下降している途中の続きであり、下降の程度が大きくなっている。
【0037】
ここで、本実施形態では、説明の便宜上、Ｉｔｘ１（ｔ）についてのｔは、横軸の原点の時間を０とみなしてそこからの経過時間を表す。ｔ１およびＴ１は、このような時間を使用した場合の期間を表し、本実施形態では、スイッチ素子のオン時間を表す。本実施形態では、時間ｔ１（または、時間Ｔ１）の時点と、期間ｔ１の経過時点（または、期間Ｔ１の経過時点）とが一致する。
同様に、本実施形態では、ｉｔｘ２（ｔ）についてのｔは、横軸の期間Ｔ１の経過時点の時間を０とみなしてそこからの経過時間を表す。ｔ２およびＴ２は、このような時間を使用した場合の期間を表し、本実施形態では、当該期間の経過時に、Ｖｃ２が最小値（図４および図５の例では、０）となる。
同様に、本実施形態では、Ｉｔｘ３（ｔ）についてのｔは、横軸の期間Ｔ２の経過時点の時間を０とみなしてそこからの経過時間を表す。ｔ３およびＴ３は、このような時間を使用した場合の期間を表し、本実施形態では、図５の例において、Ｉｔｘが０になる時間を表しており、当該期間に、オフにしたスイッチ素子の代わりにオンオフの切り替えタイミングが反対側となるスイッチ素子をオンにする。
同様に、本実施形態では、ｉｔｘ２（ｔ）についてのｔは、横軸の期間Ｔ１の経過時点の時間を０とみなしてそこからの経過時間を表す。ｔ２およびＴ２は、このような時間を使用した場合の期間を表し、本実施形態では、当該期間の経過時に、Ｖｃ２が最小値（図４および図５の例では、０）となる。
同様に、本実施形態では、Ｉｔｘ３（ｔ）についてのｔは、横軸の期間Ｔ２の経過時点の時間を０とみなしてそこからの経過時間を表す。ｔ３およびＴ３は、このような時間を使用した場合の期間を表し、本実施形態では、図５の例において、Ｉｔｘが０になる時間を表しており、当該期間に、オフにしたスイッチ素子の代わりにオンオフの切り替えタイミングが反対側となるスイッチ素子をオンにする。
【0038】
図３（Ｂ）には、期間Ｔ１および期間Ｔ２における電圧３０１１を示してある。
期間Ｔ１では、電圧３０１１が一定である。
期間Ｔ２では、下に凸の２次曲線状に下降していく。
図３（Ｂ）の例では、電圧Ｖｃ２は０［Ｖ］に達しておらず、ＺＶＳは不成立である。
期間Ｔ１では、電圧３０１１が一定である。
期間Ｔ２では、下に凸の２次曲線状に下降していく。
図３（Ｂ）の例では、電圧Ｖｃ２は０［Ｖ］に達しておらず、ＺＶＳは不成立である。
【0039】
図３の例では、オン時間Ｔ１が長く、電流値が小さいときにゲートをオフする場合の例であり、ＺＶＳ不成立であり、ノイズが発生する。
オン時間Ｔ１の取る範囲は、例えば、式（２）に示されるｔ１の取る範囲で表される。
ａｃｏｓ関数は、アークコサイン関数を表す。
オン時間Ｔ１の取る範囲は、例えば、式（２）に示されるｔ１の取る範囲で表される。
ａｃｏｓ関数は、アークコサイン関数を表す。
【0040】
【数2】
【0041】
図４は、短い期間のＺＶＳ成立の波形の一例を示す図である。
図４（Ａ）は、送電コイル３３の共振電流の波形の一例を示してある。
図４（Ｂ）は、スイッチ素子のドレイン－ソース間電圧（Ｖｄｓ）の波形の一例を示す図である。
ここで、スイッチ素子としては、第１スイッチ素子１１～第４スイッチ素子１４のうちのいずれか１個のスイッチ素子である。
本例では、図４（Ａ）には送電コイル３３に流れる共振電流を示してあり、図４（Ｂ）には第２スイッチ素子１２のドレイン－ソース間電圧（Ｖｄｓ）を示してある。
図４（Ａ）は、送電コイル３３の共振電流の波形の一例を示してある。
図４（Ｂ）は、スイッチ素子のドレイン－ソース間電圧（Ｖｄｓ）の波形の一例を示す図である。
ここで、スイッチ素子としては、第１スイッチ素子１１～第４スイッチ素子１４のうちのいずれか１個のスイッチ素子である。
本例では、図４（Ａ）には送電コイル３３に流れる共振電流を示してあり、図４（Ｂ）には第２スイッチ素子１２のドレイン－ソース間電圧（Ｖｄｓ）を示してある。
【0042】
図４（Ａ）に示されるグラフにおいて、横軸は時間（ｔ）を表しており、縦軸は電流のレベル（Ｉｔｘ）を表している。
図４（Ｂ）に示されるグラフにおいて、横軸は時間（ｔ）を表しており、縦軸は電圧のレベル（Ｖｃ２）を表している。
なお、図４（Ａ）と図４（Ｂ）とで、横軸は共通となっている。
図４（Ｂ）に示されるグラフにおいて、横軸は時間（ｔ）を表しており、縦軸は電圧のレベル（Ｖｃ２）を表している。
なお、図４（Ａ）と図４（Ｂ）とで、横軸は共通となっている。
【0043】
図４（Ａ）には、期間Ｔ１における電流Ｉｔｘ１（ｔ）と、期間Ｔ１の後の期間Ｔ２における電流Ｉｔｘ２（ｔ）を示してある。
期間Ｔ１における電流Ｉｔｘ１（ｔ）は、上に凸の２次曲線状に上昇していき、最大値を超えた後に下降していく。
期間Ｔ２における電流Ｉｔｘ２（ｔ）は、期間Ｔ１における電流Ｉｔｘ１（ｔ）が下降している途中の続きであり、下降の程度が大きくなっている。
期間Ｔ１における電流Ｉｔｘ１（ｔ）は、上に凸の２次曲線状に上昇していき、最大値を超えた後に下降していく。
期間Ｔ２における電流Ｉｔｘ２（ｔ）は、期間Ｔ１における電流Ｉｔｘ１（ｔ）が下降している途中の続きであり、下降の程度が大きくなっている。
【0044】
図４（Ｂ）には、期間Ｔ１および期間Ｔ２における電圧３１１１を示してある。
期間Ｔ１では、電圧３１１１が一定である。
期間Ｔ２では、下に凸の２次曲線状に下降していく。
図４（Ｂ）の例では、電圧Ｖｃ２は一点で０［Ｖ］に達しており、短い期間ＺＶＳが成立する。
期間Ｔ１では、電圧３１１１が一定である。
期間Ｔ２では、下に凸の２次曲線状に下降していく。
図４（Ｂ）の例では、電圧Ｖｃ２は一点で０［Ｖ］に達しており、短い期間ＺＶＳが成立する。
【0045】
図４の例では、オン時間Ｔ１がＺＶＳ成立ポイントであり、ノイズは発生しない。ただし、ＺＶＳ成立期間が短い。
オン時間Ｔ１の取る範囲は、例えば、式（３）に示されるｔ１の取る範囲で表される。
オン時間Ｔ１の取る範囲は、例えば、式（３）に示されるｔ１の取る範囲で表される。
【0046】
【数3】
【0047】
図５は、長い期間のＺＶＳ成立の波形の一例を示す図である。
図５（Ａ）は、送電コイル３３の共振電流の波形の一例を示してある。
図５（Ｂ）は、スイッチ素子のドレイン－ソース間電圧（Ｖｄｓ）の波形の一例を示す図である。
ここで、スイッチ素子としては、第１スイッチ素子１１～第４スイッチ素子１４のうちのいずれか１個のスイッチ素子である。
本例では、図５（Ａ）には送電コイル３３に流れる共振電流を示してあり、図５（Ｂ）には第２スイッチ素子１２のドレイン－ソース間電圧（Ｖｄｓ）を示してある。
図５（Ａ）は、送電コイル３３の共振電流の波形の一例を示してある。
図５（Ｂ）は、スイッチ素子のドレイン－ソース間電圧（Ｖｄｓ）の波形の一例を示す図である。
ここで、スイッチ素子としては、第１スイッチ素子１１～第４スイッチ素子１４のうちのいずれか１個のスイッチ素子である。
本例では、図５（Ａ）には送電コイル３３に流れる共振電流を示してあり、図５（Ｂ）には第２スイッチ素子１２のドレイン－ソース間電圧（Ｖｄｓ）を示してある。
【0048】
図５（Ａ）に示されるグラフにおいて、横軸は時間（ｔ）を表しており、縦軸は電流のレベル（Ｉｔｘ）を表している。
図５（Ｂ）に示されるグラフにおいて、横軸は時間（ｔ）を表しており、縦軸は電圧のレベル（Ｖｃ２）を表している。
なお、図５（Ａ）と図５（Ｂ）とで、横軸は共通となっている。
図５（Ｂ）に示されるグラフにおいて、横軸は時間（ｔ）を表しており、縦軸は電圧のレベル（Ｖｃ２）を表している。
なお、図５（Ａ）と図５（Ｂ）とで、横軸は共通となっている。
【0049】
図５（Ａ）には、期間Ｔ１における電流Ｉｔｘ１（ｔ）と、期間Ｔ１の後の期間Ｔ２における電流Ｉｔｘ２（ｔ）と、期間Ｔ２の後の期間Ｔ３における電流Ｉｔｘ３（ｔ）を示してある。
期間Ｔ１における電流Ｉｔｘ１（ｔ）は、上に凸の２次曲線状に上昇していき、最大値を超えた後に下降していく。
期間Ｔ２における電流Ｉｔｘ２（ｔ）は、期間Ｔ１における電流Ｉｔｘ１（ｔ）が下降している途中の続きであり、下降の程度が大きくなっている。
期間Ｔ３における電流Ｉｔｘ３（ｔ）は、期間Ｔ２における電流Ｉｔｘ２（ｔ）が下降している途中の続きである。
期間Ｔ１における電流Ｉｔｘ１（ｔ）は、上に凸の２次曲線状に上昇していき、最大値を超えた後に下降していく。
期間Ｔ２における電流Ｉｔｘ２（ｔ）は、期間Ｔ１における電流Ｉｔｘ１（ｔ）が下降している途中の続きであり、下降の程度が大きくなっている。
期間Ｔ３における電流Ｉｔｘ３（ｔ）は、期間Ｔ２における電流Ｉｔｘ２（ｔ）が下降している途中の続きである。
【0050】
図５（Ｂ）には、期間Ｔ１、期間Ｔ２および期間Ｔ３における電圧３２１１ａと、期間Ｔ３以降の電圧３２１１ｂ（電圧３２１１ａの続き）を示してある。
期間Ｔ１では、電圧３２１１ａが一定である。
期間Ｔ２では、下に直線状に下降していく。
期間Ｔ３では、電圧３２１１ａは０［Ｖ］である。
期間Ｔ３以降では、電圧３２１１ｂは、上に凸の曲線状に上昇していく。
図５（Ｂ）の例では、電圧Ｖｃ２は期間Ｔ３で０［Ｖ］で一定であり、長い期間ＺＶＳが成立する。
期間Ｔ１では、電圧３２１１ａが一定である。
期間Ｔ２では、下に直線状に下降していく。
期間Ｔ３では、電圧３２１１ａは０［Ｖ］である。
期間Ｔ３以降では、電圧３２１１ｂは、上に凸の曲線状に上昇していく。
図５（Ｂ）の例では、電圧Ｖｃ２は期間Ｔ３で０［Ｖ］で一定であり、長い期間ＺＶＳが成立する。
【0051】
図５の例では、オン時間Ｔ１がＺＶＳ成立ポイントよりも少し短く、ノイズは発生しない。ただし、ＺＶＳ成立期間が、図４の例と比べて、長い。
オン時間Ｔ１の取る範囲は、例えば、式（４）に示されるｔ１の取る範囲で表される。
オン時間Ｔ１の取る範囲は、例えば、式（４）に示されるｔ１の取る範囲で表される。
【0052】
【数4】
【0053】
図４および図５の例では、期間Ｔ１において電流Ｉｔｘ１（ｔ）が山の頂点に向かって上昇するとき（立ち上がりのとき）には、マスク時間として、スイッチ素子のゲート電圧をオフにしない。その後、期間Ｔ１以降に、電流が下降していくときに（立ち下がりのとき）、スイッチ素子のゲート電圧をオフにする。
図４の例では、期間Ｔ２が終了する点でＺＶＳが成立するため、もう一方のスイッチ素子（第２スイッチ素子１２）のゲート電圧をオンにする。
図５の例では、期間Ｔ３においてＺＶＳが成立するため、もう一方のスイッチ素子（第２スイッチ素子１２）のゲート電圧をオンにする。
図４の例では、期間Ｔ２が終了する点でＺＶＳが成立するため、もう一方のスイッチ素子（第２スイッチ素子１２）のゲート電圧をオンにする。
図５の例では、期間Ｔ３においてＺＶＳが成立するため、もう一方のスイッチ素子（第２スイッチ素子１２）のゲート電圧をオンにする。
【0054】
このように、本実施形態では、インバータシステム１において、例えば、それぞれの半導体スイッチ素子（第１スイッチ素子１１～第４スイッチ素子１４）の制御において、時系列の複数のパルスについて、徐々にオン時間を長くしていき、ＺＶＳを満足しながら、かつ、できるだけオフ時の電流を小さくすることが行われる。
【0055】
【0056】
＜ハーフブリッジ回路＞
ここで、本実施形態では、フルブリッジ回路のインバータが用いられる場合を示したが、他の構成例として、ハーフブリッジ回路のインバータが用いられてもよい。
ハーフブリッジ回路のインバータが用いられる場合、概略的には、図１に示される構成において、第３スイッチ素子１３および第４スイッチ素子１４が備えられない構成となる。
ここで、本実施形態では、フルブリッジ回路のインバータが用いられる場合を示したが、他の構成例として、ハーフブリッジ回路のインバータが用いられてもよい。
ハーフブリッジ回路のインバータが用いられる場合、概略的には、図１に示される構成において、第３スイッチ素子１３および第４スイッチ素子１４が備えられない構成となる。
【0057】
図６は、実施形態に係るインバータシステム２の構成の他の一例を示す図である。
インバータシステム２では、ハーフブリッジ回路のインバータを備えた構成となっている。
インバータシステム２では、図１に示されるフルブリッジ回路のインバータを有する送電装置Ａ１の代わりに、ハーフブリッジ回路のインバータを有する送電装置Ａ１１が備えられている。
インバータシステム２では、ハーフブリッジ回路のインバータを備えた構成となっている。
インバータシステム２では、図１に示されるフルブリッジ回路のインバータを有する送電装置Ａ１の代わりに、ハーフブリッジ回路のインバータを有する送電装置Ａ１１が備えられている。
【0058】
本実施形態に係るインバータシステム１では、受電装置Ａ２へワイヤレスにて電力を伝送する送電装置Ａ１であって、次のような構成とした。
送電装置Ａ１は、直流電圧を交流電圧に変換するインバータと、交流電圧が供給されて交流磁界を発生させる送電コイル３３と、を備える。
インバータは、少なくとも２個以上の半導体スイッチ素子（第１スイッチ素子１１～第４スイッチ素子１４）と、半導体スイッチ素子（第１スイッチ素子１１～第４スイッチ素子１４）をオン、オフさせるための駆動信号を発生する駆動信号発生器５１と、を備える。
本実施形態では、駆動信号発生器５１は、あらかじめ設定された態様で、ＺＶＳを実現するパルスを発生する。本実施形態では、説明の便宜上、本条件を条件ＣＯ１と呼ぶ。
例えば、当該パルスのオン時間は、漸増する。
送電装置Ａ１は、直流電圧を交流電圧に変換するインバータと、交流電圧が供給されて交流磁界を発生させる送電コイル３３と、を備える。
インバータは、少なくとも２個以上の半導体スイッチ素子（第１スイッチ素子１１～第４スイッチ素子１４）と、半導体スイッチ素子（第１スイッチ素子１１～第４スイッチ素子１４）をオン、オフさせるための駆動信号を発生する駆動信号発生器５１と、を備える。
本実施形態では、駆動信号発生器５１は、あらかじめ設定された態様で、ＺＶＳを実現するパルスを発生する。本実施形態では、説明の便宜上、本条件を条件ＣＯ１と呼ぶ。
例えば、当該パルスのオン時間は、漸増する。
【0059】
本実施形態では、駆動信号発生器５１は、所定のパルス数のパルスを発生する。
当該所定のパルス数は、受電装置Ａ２の出力部に接続された磁化コイル１２１に流れる出力電流が所定の電流値に達するパルス数である。
当該所定のパルス数は、受電装置Ａ２の出力部に接続された磁化コイル１２１に流れる出力電流が所定の電流値に達するパルス数である。
【0060】
本実施形態では、送電装置Ａ１は、フルブリッジ方式のインバータを有する。
そして、パルスのオン時間に関し、第１パルスのオン時間は、式（４）におけるｔ１の条件を満足する。
そして、パルスのオン時間に関し、第１パルスのオン時間は、式（４）におけるｔ１の条件を満足する。
【0061】
本実施形態では、送電装置Ａ１は、フルブリッジ方式のインバータを有する。
そして、パルスのデッドタイムに関し、第１パルスのデッドタイムは式（５）のｔの条件を満足する。
式（５）において、ｔ１は、上記した条件ＣＯ１を満たす任意の数である。
ａｔａｎ関数は、アークタンジェント関数を表す。
そして、パルスのデッドタイムに関し、第１パルスのデッドタイムは式（５）のｔの条件を満足する。
式（５）において、ｔ１は、上記した条件ＣＯ１を満たす任意の数である。
ａｔａｎ関数は、アークタンジェント関数を表す。
【0062】
【数5】
【0063】
本実施形態では、送電装置Ａ１１は、ハーフブリッジ方式のインバータを有する。
そして、パルスのオン時間に関し、第１パルスのオン時間は、式（６）におけるｔ４の所定の条件を満足する。
そして、パルスのオン時間に関し、第１パルスのオン時間は、式（６）におけるｔ４の所定の条件を満足する。
【0064】
【数6】
【0065】
本実施形態では、送電装置Ａ１１は、ハーフブリッジ方式のインバータを有する。
そして、パルスのデッドタイムに関し、第１パルスのデッドタイムは式（７）のｔの条件を満足する。
式（７）において、ｔ４は、上記した条件ＣＯ１を満たす任意の数である。
インバータシステム２においても、インバータシステム１と同様な効果を得ることができる。
そして、パルスのデッドタイムに関し、第１パルスのデッドタイムは式（７）のｔの条件を満足する。
式（７）において、ｔ４は、上記した条件ＣＯ１を満たす任意の数である。
インバータシステム２においても、インバータシステム１と同様な効果を得ることができる。
【0066】
なお、式（６）および式（７）におけるｔ４、ｔ５、ｔ６は、それぞれ、式（６）におけるｔ１、ｔ２、ｔ３と対応しており、本実施形態では、説明の便宜上、符号を異ならせている。
【0067】
【数7】
【0068】
以上のように、本実施形態に係るインバータシステム１（および、インバータシステム２）では、送電装置Ａ１（および、送電装置Ａ１１）において、インバータの半導体スイッチ素子（本実施形態では、第１スイッチ素子１１～第４スイッチ素子１４）のゲート波形について、パルス幅を調整することで、ハードスイッチングを抑制することができる。
これにより、本実施形態に係るインバータシステム１（および、インバータシステム２）では、送電装置Ａ１（および、送電装置Ａ１１）において、半導体スイッチ素子のスイッチング時の効率化を図ることができる。
これにより、本実施形態に係るインバータシステム１（および、インバータシステム２）では、送電装置Ａ１（および、送電装置Ａ１１）において、半導体スイッチ素子のスイッチング時の効率化を図ることができる。
【0069】
なお、ＦＥＴの印加電圧によって当該ＦＥＴに並列な寄生容量が変化するため、ノイズの低減に関し、印加電圧の最大値の容量に基づいて計算する例を示したが、回路方式ごとに、共振方式ごとに、計算式が異なってもよい。
【0070】
また、本実施形態では、半導体スイッチ素子の駆動パルスのオン時間を制御する場合を示したが、他の構成例として、半導体スイッチ素子の駆動パルスの周波数を制御する構成が用いられてもよい。
【0071】
ここで、本実施形態では、駆動パルスが有する時系列の複数のパルスについて、パルス幅が次第に長くなっていく例を示したが、これに限られない。
例えば、複数のパルスのそれぞれについてＺＶＳの条件が満たされれば、時系列の途中で、パルス幅が１つ前のパルスよりも短くなるところ、あるいは、パルス幅が１つ前のパルスと同じになるところがあってもよい。
例えば、複数のパルスのそれぞれについてＺＶＳの条件が満たされれば、時系列の途中で、パルス幅が１つ前のパルスよりも短くなるところ、あるいは、パルス幅が１つ前のパルスと同じになるところがあってもよい。
【0072】
なお、以上に説明した任意の装置における任意の構成部の機能を実現するためのプログラムを、コンピューター読み取り可能な記録媒体に記録し、そのプログラムをコンピューターシステムに読み込ませて実行するようにしてもよい。なお、ここでいう「コンピューターシステム」とは、オペレーティングシステムあるいは周辺機器等のハードウェアを含むものとする。また、「コンピューター読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）－ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の可搬媒体、コンピューターシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピューター読み取り可能な記録媒体」とは、インターネット等のネットワークあるいは電話回線等の通信回線を介してプログラムが送信された場合のサーバーあるいはクライアントとなるコンピューターシステム内部の揮発性メモリーのように、一定時間プログラムを保持しているものも含むものとする。当該揮発性メモリーは、例えば、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であってもよい。記録媒体は、例えば、非一時的記録媒体であってもよい。
【0073】
また、上記のプログラムは、このプログラムを記憶装置等に格納したコンピューターシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピューターシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワークあるいは電話回線等の通信回線のように情報を伝送する機能を有する媒体のことをいう。
また、上記のプログラムは、前述した機能の一部を実現するためのものであってもよい。さらに、上記のプログラムは、前述した機能をコンピューターシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイルであってもよい。差分ファイルは、差分プログラムと呼ばれてもよい。
また、上記のプログラムは、前述した機能の一部を実現するためのものであってもよい。さらに、上記のプログラムは、前述した機能をコンピューターシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイルであってもよい。差分ファイルは、差分プログラムと呼ばれてもよい。
【0074】
また、以上に説明した任意の装置における任意の構成部の機能は、プロセッサーにより実現されてもよい。例えば、実施形態における各処理は、プログラム等の情報に基づき動作するプロセッサーと、プログラム等の情報を記憶するコンピューター読み取り可能な記録媒体により実現されてもよい。ここで、プロセッサーは、例えば、各部の機能が個別のハードウェアで実現されてもよく、あるいは、各部の機能が一体のハードウェアで実現されてもよい。例えば、プロセッサーはハードウェアを含み、当該ハードウェアは、デジタル信号を処理する回路およびアナログ信号を処理する回路のうちの少なくとも一方を含んでもよい。例えば、プロセッサーは、回路基板に実装された１または複数の回路装置、あるいは、１または複数の回路素子のうちの一方または両方を用いて、構成されてもよい。回路装置としてはＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などが用いられてもよく、回路素子としては抵抗あるいはキャパシターなどが用いられてもよい。
【0075】
ここで、プロセッサーは、例えば、ＣＰＵであってもよい。ただし、プロセッサーは、ＣＰＵに限定されるものではなく、例えば、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、あるいは、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等のような、各種のプロセッサーが用いられてもよい。また、プロセッサーは、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）によるハードウェア回路であってもよい。また、プロセッサーは、例えば、複数のＣＰＵにより構成されていてもよく、あるいは、複数のＡＳＩＣによるハードウェア回路により構成されていてもよい。また、プロセッサーは、例えば、複数のＣＰＵと、複数のＡＳＩＣによるハードウェア回路と、の組み合わせにより構成されていてもよい。また、プロセッサーは、例えば、アナログ信号を処理するアンプ回路あるいはフィルター回路等のうちの１以上を含んでもよい。
【0076】
以上、この開示の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この開示の要旨を逸脱しない範囲の設計等も含まれる。
【0077】
［数式の概略の説明］
フルブリッジ回路とハーフブリッジ回路のそれぞれについて、概略的に、数式の説明をする。
なお、以下の説明では、図３～図５の例におけるＴ１、Ｔ２、Ｔ３は、それぞれ、以下のｔ１、ｔ２、ｔ３に対応する。
フルブリッジ回路とハーフブリッジ回路のそれぞれについて、概略的に、数式の説明をする。
なお、以下の説明では、図３～図５の例におけるＴ１、Ｔ２、Ｔ３は、それぞれ、以下のｔ１、ｔ２、ｔ３に対応する。
【0078】
フルブリッジ回路について、数式の説明をする。
本例では、ワイヤレス給電（ＷＰＴ）における、送電側インバータ回路のスイッチ素子のＺＶＳについて、ＺＶＳとなる条件を考察する。
特に、可変磁石の磁力を変化させるための磁化コイルにＷＰＴで電力伝送する場合について、ＷＰＴ起動時におけるＺＶＳの条件を考察する。
本例では、ワイヤレス給電（ＷＰＴ）における、送電側インバータ回路のスイッチ素子のＺＶＳについて、ＺＶＳとなる条件を考察する。
特に、可変磁石の磁力を変化させるための磁化コイルにＷＰＴで電力伝送する場合について、ＷＰＴ起動時におけるＺＶＳの条件を考察する。
【0079】
図７は、可変磁石の磁化コイルに電力供給するＷＰＴの回路の一例を示す図である。
図８は、インバータ回路の駆動波形の一例を示す図である。
なお、図７に示されるｒｔｘは、送電コイルに接続される共振回路の抵抗であるが、図１～図６の例では、当該抵抗の抵抗値が小さいとみなして、説明を省略した。
また、図７に示されるｒｒｘは、受電コイルに接続される共振回路の抵抗であるが、図１～図６の例では、当該抵抗の抵抗値が小さいとみなして、説明を省略した。
図８は、インバータ回路の駆動波形の一例を示す図である。
なお、図７に示されるｒｔｘは、送電コイルに接続される共振回路の抵抗であるが、図１～図６の例では、当該抵抗の抵抗値が小さいとみなして、説明を省略した。
また、図７に示されるｒｒｘは、受電コイルに接続される共振回路の抵抗であるが、図１～図６の例では、当該抵抗の抵抗値が小さいとみなして、説明を省略した。
【0080】
本例では、インバータが動作する前は、ＦＥＴ（Ｑ２）とＦＥＴ（Ｑ４）がオン（ＯＮ）の状態で、ＦＥＴ（Ｑ１）とＦＥＴ（Ｑ３）がオフ（ＯＦＦ）の状態である。
インバータ駆動開始直前にＦＥＴ（Ｑ２）がオフし、その後、ＦＥＴ（Ｑ１）がオンして、インバータ駆動が開始される。
その後、オン時間が経過した後にＦＥＴ（Ｑ１）とＦＥＴ（Ｑ４）がオフし、ＦＥＴ（Ｑ２）とＦＥＴ（Ｑ３）がオンし、オン時間が経過した後にオフし、再びＦＥＴ（Ｑ１）とＦＥＴ（Ｑ４）がオンする。
これら動作を繰り返すことにより、負荷である磁化コイルの電流値が時間とともに上昇し、目標の電流値に達したら、インバータ動作を停止する構成となっている。
本例では、ＦＥＴ（Ｑ１）がオンしてインバータ動作が開始し、オン時間が経過した後にＦＥＴ（Ｑ１）とＦＥＴ（Ｑ４）がオフし、ＦＥＴ（Ｑ２）とＦＥＴ（Ｑ３）がオンする際について、ＺＶＳが成立する条件を考察する。
インバータ駆動開始直前にＦＥＴ（Ｑ２）がオフし、その後、ＦＥＴ（Ｑ１）がオンして、インバータ駆動が開始される。
その後、オン時間が経過した後にＦＥＴ（Ｑ１）とＦＥＴ（Ｑ４）がオフし、ＦＥＴ（Ｑ２）とＦＥＴ（Ｑ３）がオンし、オン時間が経過した後にオフし、再びＦＥＴ（Ｑ１）とＦＥＴ（Ｑ４）がオンする。
これら動作を繰り返すことにより、負荷である磁化コイルの電流値が時間とともに上昇し、目標の電流値に達したら、インバータ動作を停止する構成となっている。
本例では、ＦＥＴ（Ｑ１）がオンしてインバータ動作が開始し、オン時間が経過した後にＦＥＴ（Ｑ１）とＦＥＴ（Ｑ４）がオフし、ＦＥＴ（Ｑ２）とＦＥＴ（Ｑ３）がオンする際について、ＺＶＳが成立する条件を考察する。
【0081】
ここで、負荷である磁化コイルの電流値が時間とともに上昇し、目標の電流値に達したら、インバータ動作を停止する構成に関し、目標の電流値としては、必ずしも、磁化コイルが所望の磁化状態となるために当該磁化コイルに流れることが必要な電流値と一致しなくてもよい。つまり、目標の電流値（インバータ停止時の電流値）としては、最終的に磁化コイルを所望の磁化状態とすることができる電流値であればよく、例えば、共振回路はインバータ停止後も共振が維持されることを考慮する場合には、インバータ停止後も少しの間負荷電流が増加するため、目標の電流値（インバータ停止時の電流値）としては、磁化コイルが所望の磁化状態となるために当該磁化コイルに流れることが必要な電流値よりも低い電流値であってもよい。この場合、インバータ停止時に磁化コイルに流れる電流値が必要な電流値に達していなくても、インバータ停止後も少しの間負荷電流が流れることにより、最終的に磁化コイルに流れる電流値が必要な電流値に達する。
なお、このような目標の電流値は、例えば、あらかじめ、理論または実験に基づいて設定されてもよい。
なお、このような目標の電流値は、例えば、あらかじめ、理論または実験に基づいて設定されてもよい。
【0082】
図９は、インバータが動作開始する際の等価回路を示す図である。
磁化コイルのインダクタンス値（ＬＬｏａｄ）は、相互インダクタンス値（Ｍ）よりはるかに大きな数値となっており、かつインバータ駆動前には電流が流れていない。
したがって、図９に示される回路は、さらに図１０に示すように単純化することが可能である。
磁化コイルのインダクタンス値（ＬＬｏａｄ）は、相互インダクタンス値（Ｍ）よりはるかに大きな数値となっており、かつインバータ駆動前には電流が流れていない。
したがって、図９に示される回路は、さらに図１０に示すように単純化することが可能である。
【0083】
【0084】
【数8】
【0085】
式（８）について、ラプラス変換および逆ラプラス変換を行い、インバータ動作開始時の条件を考慮し、ｒｔｘの値が小さいとしてｒｔｘの２乗を含む項をゼロ（０）とみなすと、式（９）が導かれる。
【0086】
【数9】
【0087】
次に、ＦＥＴ（Ｑ１）とＦＥＴ（Ｑ４）が時間ｔ１でオフしたとき、時間ｔ１以降のコイル電流ｉｔｘ２（ｔ）について検討する。
時間ｔ１では、すべてのＦＥＴがオフしていることになり、等価回路は図１１に示されるようになる。
なお、本例では、Ｃｄｓ１＝Ｃｄｓ２＝Ｃｄｓ３＝Ｃｄｓ４＝Ｃｄｓであるとする。
時間ｔ１では、すべてのＦＥＴがオフしていることになり、等価回路は図１１に示されるようになる。
なお、本例では、Ｃｄｓ１＝Ｃｄｓ２＝Ｃｄｓ３＝Ｃｄｓ４＝Ｃｄｓであるとする。
【0088】
図１１は、時間ｔ１での等価回路の一例を示す図である。
当該等価回路に基づいて、ラプラス変換および逆ラプラス変換を用いることで、式（１０）が得られる。
当該等価回路に基づいて、ラプラス変換および逆ラプラス変換を用いることで、式（１０）が得られる。
【0089】
【数10】
【0090】
ここで、Ｃｄｓ２の電圧がＶｉｎからゼロ（０）になる放電時間を求める。
ここでは、ｔ１＝０とみなしたときからの時間をｔとする。
Ｖｄｓ２がゼロ（０）となる時間ｔは、式（１１）により表される。
ａｔａｎ関数は、アークタンジェント関数である。
ここでは、ｔ１＝０とみなしたときからの時間をｔとする。
Ｖｄｓ２がゼロ（０）となる時間ｔは、式（１１）により表される。
ａｔａｎ関数は、アークタンジェント関数である。
【0091】
【数11】
【0092】
式（１１）の実数解が存在する条件は、式（１２）により表される。
【0093】
【数12】
【0094】
【0095】
ここで、時間ｔ１の設定値により決定されるＺＶＳ期間（期間ｔ３）について考える。
期間ｔ３内におけるｉｔｘ３（ｔ）では、図１２に示されるように、ＦＥＴ（Ｑ２）とＦＥＴ（Ｑ３）のボディダイオード（または、外部接続ダイオード）に電流が流れる。
期間ｔ３内におけるｉｔｘ３（ｔ）では、図１２に示されるように、ＦＥＴ（Ｑ２）とＦＥＴ（Ｑ３）のボディダイオード（または、外部接続ダイオード）に電流が流れる。
【0096】
図１２は、期間ｔ３における等価回路を示す図である。
ダイオードの順方向降下電圧Ｖｆの２倍の値は、Ｖｉｎの値と比べて小さく無視する。
当該等価回路に基づいて、ラプラス変換および逆ラプラス変換を行うことで、ｉｔｘ３（ｔ）がゼロ（０）となる時間ｔ（＝ｔ３）は、式（１３）のように表される。
ダイオードの順方向降下電圧Ｖｆの２倍の値は、Ｖｉｎの値と比べて小さく無視する。
当該等価回路に基づいて、ラプラス変換および逆ラプラス変換を行うことで、ｉｔｘ３（ｔ）がゼロ（０）となる時間ｔ（＝ｔ３）は、式（１３）のように表される。
【0097】
【数13】
【0098】
ＦＥＴ（Ｑ１）とＦＥＴ（Ｑ４）がｔ１時間後にオフしてからＦＥＴ（Ｑ２）およびＦＥＴ（Ｑ３）のＣｄｓ間電圧がゼロ（０）になるまでの時間ｔ（＝ｔ２）は、式（１４）により表される。
【0099】
【数14】
【0100】
インバータの動作開始時の最初にＦＥＴ（Ｑ２）およびＦＥＴ（Ｑ３）がオンするときにＺＶＳを成立させる条件は、ＦＥＴ（Ｑ１）およびＦＥＴ（Ｑ４）の最初のオン時間ｔ１を、上記の式（１２）を満たすようにする条件である。
例えば、大きい電力を早く負荷に伝送することは、ｔ１の値が大きい方が満たされるが、ｔ１の値が大きくなり過ぎると、ＺＶＳが成立する期間（期間ｔ３）が短くなるため、最適なｔ１を設定して駆動させることが行われてもよい。
例えば、大きい電力を早く負荷に伝送することは、ｔ１の値が大きい方が満たされるが、ｔ１の値が大きくなり過ぎると、ＺＶＳが成立する期間（期間ｔ３）が短くなるため、最適なｔ１を設定して駆動させることが行われてもよい。
【0101】
ハーフブリッジ回路について、数式の説明をする。
ハーフブリッジ回路についても、概略的には、フルブリッジ回路の場合と同様である。
ハーフブリッジ回路についても、概略的には、フルブリッジ回路の場合と同様である。
【0102】
図１３は、可変磁石の磁化コイルに電力供給するＷＰＴの回路の一例を示す図である。
図１４は、インバータ回路の駆動波形の一例を示す図である。
図９に示される等価回路、および、図１０に示されるさらに単純化した等価回路については、フルブリッジ回路の場合と同様である。
図１４は、インバータ回路の駆動波形の一例を示す図である。
図９に示される等価回路、および、図１０に示されるさらに単純化した等価回路については、フルブリッジ回路の場合と同様である。
【0103】
【0104】
ハーフブリッジ回路の場合、フルブリッジ回路の場合における式（１２）に対応する式は、式（１５）で表される。
【0105】
【数15】
【0106】
【0107】
インバータの動作開始時の最初にＦＥＴ（Ｑ２）がオンするときにＺＶＳを成立させる条件は、ＦＥＴ（Ｑ１）の最初のオン時間ｔ１を、上記の式（１５）を満たすようにする条件である。
例えば、大きい電力を早く負荷に伝送することは、ｔ１の値が大きい方が満たされるが、ｔ１の値が大きくなり過ぎると、ＺＶＳが成立する期間（期間ｔ３）が短くなるため、最適なｔ１を設定して駆動させることが行われてもよい。
例えば、大きい電力を早く負荷に伝送することは、ｔ１の値が大きい方が満たされるが、ｔ１の値が大きくなり過ぎると、ＺＶＳが成立する期間（期間ｔ３）が短くなるため、最適なｔ１を設定して駆動させることが行われてもよい。
【0108】
［付記］
以下で、構成例を示す。
（構成例１）
受電装置へワイヤレスにて電力を伝送する送電装置であって、
直流電圧を交流電圧に変換するインバータと、
前記交流電圧が供給され交流磁界を発生させる送電コイルと、を備え、
前記インバータは、少なくとも２個の半導体スイッチ素子と、
前記半導体スイッチ素子をオン、オフさせるための駆動信号を発生する駆動信号発生器と、を備え、
前記駆動信号発生器は、所定数のパルスを発生し、
前記所定数は、前記受電装置の出力部に接続された磁化コイルに流れる出力電流が所定の電流値に達する数であり、
前記駆動信号発生器は、あらかじめ設定された態様で、ＺＶＳを実現する前記パルスを発生する、
送電装置。
以下で、構成例を示す。
（構成例１）
受電装置へワイヤレスにて電力を伝送する送電装置であって、
直流電圧を交流電圧に変換するインバータと、
前記交流電圧が供給され交流磁界を発生させる送電コイルと、を備え、
前記インバータは、少なくとも２個の半導体スイッチ素子と、
前記半導体スイッチ素子をオン、オフさせるための駆動信号を発生する駆動信号発生器と、を備え、
前記駆動信号発生器は、所定数のパルスを発生し、
前記所定数は、前記受電装置の出力部に接続された磁化コイルに流れる出力電流が所定の電流値に達する数であり、
前記駆動信号発生器は、あらかじめ設定された態様で、ＺＶＳを実現する前記パルスを発生する、
送電装置。
【0109】
（構成例２）
前記パルスのオン時間は、漸増する、
（構成例１）に記載の送電装置。
前記パルスのオン時間は、漸増する、
（構成例１）に記載の送電装置。
【0110】
（構成例３）
前記インバータは、フルブリッジ方式であり、
前記パルスのオン時間について、第１パルスのオン時間は、式（４）のｔ１の所定の条件を満たし、
式（１）であり、
Ｌｔｘは前記送電コイルのインダクタンス値であり、Ｃｔｘは前記送電コイルに接続された容量であり、Ｃｄｓは、前記半導体スイッチ素子に並列な容量である、
（構成例１）または（構成例２）に記載の送電装置。
前記インバータは、フルブリッジ方式であり、
前記パルスのオン時間について、第１パルスのオン時間は、式（４）のｔ１の所定の条件を満たし、
式（１）であり、
Ｌｔｘは前記送電コイルのインダクタンス値であり、Ｃｔｘは前記送電コイルに接続された容量であり、Ｃｄｓは、前記半導体スイッチ素子に並列な容量である、
（構成例１）または（構成例２）に記載の送電装置。
【0111】
（構成例４）
ｔ１は、前記所定の条件を満たし、
前記パルスのデッドタイムについて、第１パルスのデッドタイムは、式（５）のｔの条件を満たす、
（構成例３）に記載の送電装置。
ｔ１は、前記所定の条件を満たし、
前記パルスのデッドタイムについて、第１パルスのデッドタイムは、式（５）のｔの条件を満たす、
（構成例３）に記載の送電装置。
【0112】
（構成例５）
前記インバータは、ハーフブリッジ方式であり、
前記パルスのオン時間について、第１パルスのオン時間は、式（６）のｔ４の所定の条件を満たし、
式（１）であり、
Ｌｔｘは前記送電コイルのインダクタンス値であり、Ｃｔｘは前記送電コイルに接続された容量であり、Ｃｄｓは、前記半導体スイッチ素子に並列な容量である、
（構成例１）または（構成例２）に記載の送電装置。
前記インバータは、ハーフブリッジ方式であり、
前記パルスのオン時間について、第１パルスのオン時間は、式（６）のｔ４の所定の条件を満たし、
式（１）であり、
Ｌｔｘは前記送電コイルのインダクタンス値であり、Ｃｔｘは前記送電コイルに接続された容量であり、Ｃｄｓは、前記半導体スイッチ素子に並列な容量である、
（構成例１）または（構成例２）に記載の送電装置。
【0113】
（構成例６）
ｔ４は、前記所定の条件を満たし、
前記パルスのデッドタイムについて、第１パルスのデッドタイムは、式（７）のｔの条件を満たす、
（構成例５）に記載の送電装置。
ｔ４は、前記所定の条件を満たし、
前記パルスのデッドタイムについて、第１パルスのデッドタイムは、式（７）のｔの条件を満たす、
（構成例５）に記載の送電装置。
【0114】
（構成例７）
前記受電装置の負荷は、可変磁石モジュールの磁化コイルであり、
一度に前記半導体スイッチ素子に印加する駆動パルス信号は有限の回数のパルスを有する、
（構成例１）から（構成例６）のいずれか１つに記載の送電装置。
前記受電装置の負荷は、可変磁石モジュールの磁化コイルであり、
一度に前記半導体スイッチ素子に印加する駆動パルス信号は有限の回数のパルスを有する、
（構成例１）から（構成例６）のいずれか１つに記載の送電装置。
【符号の説明】
【0115】
１、２…インバータシステム、１１…第１スイッチ素子、１２…第２スイッチ素子、１３…第３スイッチ素子、１４…第４スイッチ素子、２１…第１コンデンサ、２２…第２コンデンサ、２３…第３コンデンサ、２４…第４コンデンサ、３２、１１２…コンデンサ、３１…電圧源、３３…送電コイル、５１…駆動信号発生器、１１１…受電コイル、１１３－１～１１３－４…ダイオード、１２１…磁化コイル、１３１…インダクタ（成分）、１３２…抵抗（成分）、２０１１…第１駆動信号、２０１２…第２駆動信号、２０１３…第３駆動信号、２０１４…第４駆動信号、２１１１～２１１４、２２１１～２２１４…信号部、Ａ１、Ａ１１…送電装置、Ａ２…受電装置、Ｐ１…第１出力端子、Ｐ２…第２出力端子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】