(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024154025
(43)【公開日】2024-10-30
(54)【発明の名称】ＤＣ／ＤＣコンバータ
(51)【国際特許分類】
H02M 3/28 20060101AFI20241023BHJP
【ＦＩ】
H02M3/28 H
H02M3/28 Q
H02M3/28 W
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023067603
(22)【出願日】2023-04-18
(71)【出願人】
【識別番号】507151526
【氏名又は名称】株式会社ＧＳユアサ
(74)【代理人】
【識別番号】100097113
【弁理士】
【氏名又は名称】堀 城之
(74)【代理人】
【識別番号】100162363
【弁理士】
【氏名又は名称】前島 幸彦
(74)【代理人】
【識別番号】100194283
【弁理士】
【氏名又は名称】村上 大勇
(72)【発明者】
【氏名】高木 一斗
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730BB27
5H730BB57
5H730BB61
5H730BB82
5H730DD03
5H730DD04
5H730DD16
5H730EE07
5H730EE12
5H730EE72
5H730FG01
5H730FG10
5H730FG22
5H730ZZ17
(57)【要約】
【課題】インダクタの漏れ磁束インダクタンスの調整に依らずに二種類の回路動作用インダクタンス値を設定可能なＤＣ／ＤＣコンバータを提供する。
【解決手段】絶縁トランスＴ１、Ｔ２を介して接続された一次側回路１０と二次側回路２０とのそれぞれにフルブリッジ回路１１、２１を備える。ＤＣ／ＤＣコンバータ１は、ＬＬＣ共振コンバータ動作とＤＡＢコンバータ動作とを切り替え可能である。ＤＣ／ＤＣコンバータ１は、絶縁トランスＴ１、Ｔ２と一次側回路１０との間に接続された複数のインダクタＬｒ１～Ｌｒ４を備える。複数のインダクタＬｒ１～Ｌｒ４は、ＬＬＣ共振コンバータ動作の電流経路では、発生する磁束が打ち消されて小さいインダクタンス値に設定される。複数のインダクタＬｒ１～Ｌｒ４は、ＤＡＢコンバータ動作の電流経路では、発生する磁束が打ち消されることなく大きいインダクタンス値に設定される。
【選択図】図１
【解決手段】絶縁トランスＴ１、Ｔ２を介して接続された一次側回路１０と二次側回路２０とのそれぞれにフルブリッジ回路１１、２１を備える。ＤＣ／ＤＣコンバータ１は、ＬＬＣ共振コンバータ動作とＤＡＢコンバータ動作とを切り替え可能である。ＤＣ／ＤＣコンバータ１は、絶縁トランスＴ１、Ｔ２と一次側回路１０との間に接続された複数のインダクタＬｒ１～Ｌｒ４を備える。複数のインダクタＬｒ１～Ｌｒ４は、ＬＬＣ共振コンバータ動作の電流経路では、発生する磁束が打ち消されて小さいインダクタンス値に設定される。複数のインダクタＬｒ１～Ｌｒ４は、ＤＡＢコンバータ動作の電流経路では、発生する磁束が打ち消されることなく大きいインダクタンス値に設定される。
【選択図】図１
【特許請求の範囲】
【請求項1】
絶縁トランスを介して接続された一次側回路と二次側回路とのそれぞれにフルブリッジ回路を備え、ＬＬＣ共振コンバータ動作とＤＡＢコンバータ動作とを切り替え可能なＤＣ／ＤＣコンバータであって、
前記絶縁トランスと前記一次側回路との間に接続された複数のインダクタを備え、
複数の前記インダクタは、前記ＬＬＣ共振コンバータ動作の電流経路では、発生する磁束が打ち消されて小さいインダクタンス値に設定され、前記ＤＡＢコンバータ動作の電流経路では、発生する磁束が打ち消されることなく大きいインダクタンス値に設定されるＤＣ／ＤＣコンバータ。
前記絶縁トランスと前記一次側回路との間に接続された複数のインダクタを備え、
複数の前記インダクタは、前記ＬＬＣ共振コンバータ動作の電流経路では、発生する磁束が打ち消されて小さいインダクタンス値に設定され、前記ＤＡＢコンバータ動作の電流経路では、発生する磁束が打ち消されることなく大きいインダクタンス値に設定されるＤＣ／ＤＣコンバータ。
【請求項2】
複数の前記インダクタは、
前記ＬＬＣ共振コンバータ動作及び前記ＤＡＢコンバータ動作の共通の電流経路に接続された第１インダクタと、
前記ＬＬＣ共振コンバータ動作のみの電流経路に接続され、前記第１インダクタと磁気的に結合された第２インダクタと、を備える請求項１に記載のＤＣ／ＤＣコンバータ。
前記ＬＬＣ共振コンバータ動作及び前記ＤＡＢコンバータ動作の共通の電流経路に接続された第１インダクタと、
前記ＬＬＣ共振コンバータ動作のみの電流経路に接続され、前記第１インダクタと磁気的に結合された第２インダクタと、を備える請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項3】
絶縁トランスを介して接続された一次側回路と二次側回路とのそれぞれにフルブリッジ回路を備え、ＬＬＣ共振コンバータ動作とＤＡＢコンバータ動作とを切り替え可能なＤＣ／ＤＣコンバータであって、
前記絶縁トランスは、ハイサイド側一次巻線とローサイド側一次巻線とを備え、
前記一次側回路において、前記フルブリッジ回路の第１スイッチングレグ及び第２スイッチングレグのそれぞれ中点の間には、第１インダクタと、前記ハイサイド側一次巻線と、前記ローサイド側一次巻線と、第３インダクタと、が直列に接続されると共に、前記ハイサイド側一次巻線と前記ローサイド側一次巻線との接続点と、一端が高電位側入出力端子もしくは低電位側入出力端子に接続されたキャパシタの他端との間には、前記第１インダクタと磁気的に結合された第２インダクタと、前記第３インダクタと磁気的に結合され第４インダクタと、が直列に接続されるＤＣ／ＤＣコンバータ。
前記絶縁トランスは、ハイサイド側一次巻線とローサイド側一次巻線とを備え、
前記一次側回路において、前記フルブリッジ回路の第１スイッチングレグ及び第２スイッチングレグのそれぞれ中点の間には、第１インダクタと、前記ハイサイド側一次巻線と、前記ローサイド側一次巻線と、第３インダクタと、が直列に接続されると共に、前記ハイサイド側一次巻線と前記ローサイド側一次巻線との接続点と、一端が高電位側入出力端子もしくは低電位側入出力端子に接続されたキャパシタの他端との間には、前記第１インダクタと磁気的に結合された第２インダクタと、前記第３インダクタと磁気的に結合され第４インダクタと、が直列に接続されるＤＣ／ＤＣコンバータ。
【請求項4】
前記第２インダクタ及び前記第４インダクタは、前記ＬＬＣ共振コンバータ動作の電流経路で電流が流れるとき、前記第１インダクタ前記第３インダクタでそれぞれ発生する磁束を打ち消す向きにそれぞれ巻かれている請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項5】
前記第１インダクタと前記第２インダクタとは、四脚コアの第１の中脚に、前記第３インダクタと前記第４インダクタとは、前記四脚コアの第２の中脚にそれぞれ巻かれている請求項３又は４に記載のＤＣ／ＤＣコンバータ。
【請求項6】
請求項１に記載のＤＣ／ＤＣコンバータの一次側高電位側入出力端子と一次側低電位側入出力端子との間に蓄電池装置が接続され、
前記一次側高電位側入出力端子と、二次側高電位側入出力端子とが接続され、前記一次側低電位側入出力端子と、二次側低電位側入出力端子との間に直流電源が接続された部分電力変換装置。
前記一次側高電位側入出力端子と、二次側高電位側入出力端子とが接続され、前記一次側低電位側入出力端子と、二次側低電位側入出力端子との間に直流電源が接続された部分電力変換装置。
【請求項7】
請求項１に記載のＤＣ／ＤＣコンバータＮ台（Ｎは２以上の整数）を、一次側入出力と二次側入出力をそれぞれ並列に接続し、３６０°／Ｎの位相差で動作させるＮ相のマルチフェーズコンバータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＬＬＣ共振コンバータの動作とＤＡＢ（Dual Active Bridge）コンバータの動作とを切り替え可能なＤＣ／ＤＣコンバータに関する。
【背景技術】
【0002】
ＤＣ／ＤＣコンバータの一種として、ＬＬＣ共振コンバータの動作とＤＡＢコンバータの動作とを切り替えることが可能な絶縁形ＤＣ／ＤＣコンバータが提案されている（例えば、非特許文献１参照）。非特許文献１のＤＣ／ＤＣコンバータは、一次側回路と、二次側回路と、それを結合するトランスを備える。一次側回路及び二次側回路は、二つのスイッチングレグを有するフルブリッジ回路を備える。一次側回路の二つのスイッチングレグとトランスとの間には、磁気的に疎結合された二つのインダクタがそれぞれ接続されている。
【0003】
非特許文献１のＤＣ／ＤＣコンバータは、一次側回路の上二つ下二つのスイッチをそれぞれ組として同時にスイッチングし、二次側回路を同期整流またはダイオード整流とした場合、ＬＬＣ共振コンバータの動作となる。非特許文献１のＤＣ／ＤＣコンバータは、一次側回路と二次側回路とで位相差を設けて対角のスイッチを組として同時にスイッチングした場合、ＤＡＢコンバータの動作となる。インダクタの疎結合により、ＬＬＣ共振コンバータ動作時とＤＡＢコンバータ動作時とで、別々のインダクタンス値を設定できる。ＬＬＣ共振コンバータ動作時はインダクタンスが小さく、ＤＡＢコンバータ動作時は大きく現れる。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】X. Chen, G. Xu, H. Han, Y. Sun and M. Su, “Dual-mode bidirectional LLC-DAB converter based on modulated coupled inductor,” IEEE Trans. Power Electron.
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、疎結合インダクタ、つまり漏れインダクタンスの形成は、製造上の困難を伴う。例えば、分割ボビンを用いて漏れインダクタンスを形成する場合は、巻線間で大きな漏れ磁束が発生し損失が増加する。パスコアと呼ばれる追加のコアで漏れインダクタンスを形成する場合は、パスコアの微細な調整が必要になり、製造が難しい。
【0006】
本発明の一態様は、インダクタの漏れインダクタンスを考慮することなく、インダクタのインダクタンスをＬＬＣ共振コンバータ動作とＤＡＢコンバータ動作とで変更できるＤＣ／ＤＣコンバータを提供する。
【課題を解決するための手段】
【0007】
本発明の一態様に係るＤＣ／ＤＣコンバータは、絶縁トランスを介して接続された一次側回路と二次側回路とのそれぞれにフルブリッジ回路を備える。ＤＣ／ＤＣコンバータは、ＬＬＣ共振コンバータ動作とＤＡＢコンバータ動作とを切り替え可能である。ＤＣ／ＤＣコンバータは、前記絶縁トランスと前記一次側回路との間に接続された複数のインダクタを備える。複数の前記インダクタは、前記ＬＬＣ共振コンバータ動作の電流経路では、発生する磁束が打ち消されて小さいインダクタンス値に設定される。複数の前記インダクタは、前記ＤＡＢコンバータ動作の電流経路では、発生する磁束が打ち消されることなく大きいインダクタンス値に設定される。
本発明の一態様に係るＤＣ／ＤＣコンバータは、絶縁トランスを介して接続された一次側回路と二次側回路とのそれぞれにフルブリッジ回路を備える。ＤＣ／ＤＣコンバータは、ＬＬＣ共振コンバータ動作とＤＡＢコンバータ動作とを切り替え可能である。前記絶縁トランスは、ハイサイド側一次巻線とローサイド側一次巻線とを備える。前記一次側回路において、前記フルブリッジ回路の第１スイッチングレグ及び第２スイッチングレグのそれぞれ中点の間には、第１インダクタと、前記ハイサイド側一次巻線と、前記ローサイド側一次巻線と、第３インダクタと、が直列に接続される。前記ハイサイド側一次巻線と前記ローサイド側一次巻線との接続点と、一端が高電位側入出力端子もしくは低電位側入出力端子に接続されたキャパシタの他端との間には、前記第１インダクタと磁気的に結合された第２インダクタと、前記第３インダクタと磁気的に密結合され第４インダクタと、が直列に接続される。
本発明の一態様に係るＤＣ／ＤＣコンバータは、絶縁トランスを介して接続された一次側回路と二次側回路とのそれぞれにフルブリッジ回路を備える。ＤＣ／ＤＣコンバータは、ＬＬＣ共振コンバータ動作とＤＡＢコンバータ動作とを切り替え可能である。前記絶縁トランスは、ハイサイド側一次巻線とローサイド側一次巻線とを備える。前記一次側回路において、前記フルブリッジ回路の第１スイッチングレグ及び第２スイッチングレグのそれぞれ中点の間には、第１インダクタと、前記ハイサイド側一次巻線と、前記ローサイド側一次巻線と、第３インダクタと、が直列に接続される。前記ハイサイド側一次巻線と前記ローサイド側一次巻線との接続点と、一端が高電位側入出力端子もしくは低電位側入出力端子に接続されたキャパシタの他端との間には、前記第１インダクタと磁気的に結合された第２インダクタと、前記第３インダクタと磁気的に密結合され第４インダクタと、が直列に接続される。
【発明の効果】
【0008】
本発明の一態様によれば、インダクタの漏れインダクタンスの困難な調整を伴わずに、ＬＬＣ共振コンバータ動作のための小さなインダクタンスとＤＡＢコンバータ動作のための大きなインダクタンスの二つを別々に設定できる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
以下、図を参照して本発明の実施の形態を詳細に説明する。以下の実施の形態において、同様の機能を示す構成には、同一の符号を付して適宜説明を省略する。
【0011】
本実施の形態のＤＣ／ＤＣコンバータ１は、図１を参照すると、絶縁トランスＴ１、Ｔ２で結合された一次側回路１０及び二次側回路２０と、制御回路３０と、を備える。絶縁トランスＴ１は、ハイサイド側に配置された一次巻線Ｔ１１及び二次巻線Ｔ１２を備える。絶縁トランスＴ２は、ローサイド側に配置された一次巻線Ｔ２１及び二次巻線Ｔ２２を備える。
【0012】
一次側回路１０は、一次側フルブリッジ回路１１と、第１のキャパシタＣ１と、第２のキャパシタＣ２と、第１のインダクタＬｒ１と、第２のインダクタＬｒ２と、第３のインダクタＬｒ３と、第４のインダクタＬｒ４と、を備える。
【0013】
一次側フルブリッジ回路１１は、第１のスイッチ素子Ｓ１と、第２のスイッチ素子Ｓ２と、第３のスイッチ素子Ｓ３と、第４のスイッチ素子Ｓ４と、を備えたフルブリッジ回路である。スイッチ素子Ｓ１～Ｓ４は、例えば、還流ダイオードを備えたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成される。スイッチ素子Ｓ１～Ｓ４は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の他のスイッチ素子でもよい。
【0014】
スイッチ素子Ｓ１とスイッチ素子Ｓ２とは、一次側の高電位側入出力端子Ａ１１と低電位側入出力端子Ａ１２との間に直列に接続され、第１のスイッチングレグＢ１１を構成する。スイッチ素子Ｓ１は、ハイサイドスイッチであり、ドレインが高電位側入出力端子Ａ１１に、ソースがスイッチングレグＢ１１の中点Ｘ１１にそれぞれ接続される。スイッチ素子Ｓ２は、スイッチ素子Ｓ２のローサイドスイッチであり、ドレインがスイッチングレグＢ１１の中点Ｘ１１に、ソースが低電位側入出力端子Ａ１２にそれぞれ接続される。
【0015】
スイッチ素子Ｓ３とスイッチ素子Ｓ４とは、一次側の高電位側入出力端子Ａ１１と低電位側入出力端子Ａ１２との間に直列に接続され、第２のスイッチングレグＢ１２を構成する。スイッチ素子Ｓ３は、ハイサイドスイッチであり、ドレインが高電位側入出力端子Ａ１１に、ソースがスイッチングレグＢ１２の中点Ｘ１２にそれぞれ接続される。スイッチ素子Ｓ４は、ローサイドスイッチであり、ドレインがスイッチングレグＢ１２の中点Ｘ１２に、ソースが低電位側入出力端子Ａ１２にそれぞれ接続される。
【0016】
中点Ｘ１１と中点Ｘ１２との間には、インダクタＬｒ１と、絶縁トランスＴ１の一次巻線Ｔ１１と、絶縁トランスＴ２の一次巻線Ｔ２１と、インダクタＬｒ３と、が直列に接続される。
【0017】
キャパシタＣ１とキャパシタＣ２とは、一次側の高電位側入出力端子Ａ１１と低電位側入出力端子Ａ１２との間に直列に接続されている。キャパシタＣ１とキャパシタＣ２との接続点Ｙ１は、インダクタＬｒ４と、インダクタＬｒ２と、を介して絶縁トランスＴ１の一次巻線Ｔ１１と絶縁トランスＴ２の一次巻線Ｔ２１との接続点Ｚ１に接続される。
【0018】
インダクタＬｒ１及びインダクタＬｒ２と、インダクタＬｒ３及びインダクタＬｒ４とは、それぞれ磁気的に密結合された結合インダクタＬ１１、Ｌ１２として構成されている。
【0019】
図２を参照すると、結合インダクタＬ１１は、三脚コアＣＲのギャップが形成された中脚に、インダクタＬｒ１が巻数Ｎ１で、インダクタＬｒ２が巻数Ｎ２でそれぞれ巻かれている。結合インダクタＬ１２は、三脚コアＣＲのギャップが形成された中脚に、インダクタＬｒ３がインダクタＬｒ１と同じ巻数Ｎ１で、インダクタＬｒ４がインダクタＬｒ２と同じ巻数Ｎ２でそれぞれ巻かれている。図２は、便宜上、ギャップの上下に巻線（Ｌｒ１及びＬｒ２、Ｌｒ３及びＬｒ４）を分割して示しているが、実際にはギャップを覆って重ね巻きされる。
【0020】
インダクタＬｒ１と、インダクタＬｒ２とは、図２に示す矢印Ａ（端子ａからｂ、端子ｃからｄ）、もしくは矢印Ｂ（端子ｄからｃ、端子ｂからａ）の向きに電流が流れるとき、磁束を打ち消すように巻かれている。同様に、インダクタＬｒ３と、インダクタＬｒ４とは、図２に示す矢印Ａ（端子ｅからｆ、端子ｇからｈ）もしくは矢印Ｂ（端子ｈからｇ、端子ｆからｅ）の向きに電流が流れるとき、磁束を打ち消すように巻かれている。
【0021】
三脚コアＣＲの磁気特性（磁化曲線）は、使用範囲（使用時に三脚コアＣＲに生じることが想定される磁界、磁束密度）の全体に亘ってほぼ線形関係にある。
【0022】
本発明は、インダクタＬｒ１、Ｌｒ２（Ｌｒ３、Ｌｒ４）でそれぞれ発生した磁束が相互に貫く現象を利用している。結合インダクタＬ１１、Ｌ１２は、漏れインダクタンスの形成を前提として製造する必要がないことが重要で、厳密な密結合（漏れ磁束ゼロ、結合度Ｋ＝１）である必要はない。結合インダクタＬ１１、Ｌ１２は、漏れ磁束がゼロに近く、結合度Ｋ＝１に近い値であればよい。
【0023】
二次側回路２０は、二次側フルブリッジ回路２１と、第３のキャパシタＣ３と、第４のキャパシタＣ４と、を備える。
【0024】
二次側フルブリッジ回路２１は、第５のスイッチ素子Ｓ５と、第６のスイッチ素子Ｓ６と、第７のスイッチ素子Ｓ７と、第８のスイッチ素子Ｓ８と、を備えたフルブリッジ回路である。スイッチ素子Ｓ５～Ｓ８は、例えば、還流ダイオードを備えたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成される。スイッチ素子Ｓ５～Ｓ８は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の他のスイッチ素子でもよい。
【0025】
スイッチ素子Ｓ５とスイッチ素子Ｓ６とは、二次側の高電位側入出力端子Ａ２１と低電位側入出力端子Ａ２２との間に直列に接続され、第３のスイッチングレグＢ２１を構成する。スイッチ素子Ｓ５は、ハイサイドスイッチであり、ドレインが高電位側入出力端子Ａ２１に、ソースが中点Ｘ２１にそれぞれ接続される。スイッチ素子Ｓ６は、ローサイドスイッチであり、ドレインが中点Ｘ２１に、ソースが低電位側入出力端子Ａ２２にそれぞれ接続される。
【0026】
スイッチ素子Ｓ７とスイッチ素子Ｓ８とは、二次側の高電位側入出力端子Ａ２１と低電位側入出力端子Ａ２２との間に直列に接続され、第４のスイッチングレグＢ２２を構成する。スイッチ素子Ｓ７は、ハイサイドスイッチであり、ドレインが高電位側入出力端子Ａ２１に、ソースが中点Ｘ２２にそれぞれ接続される。スイッチ素子Ｓ８は、ローサイドスイッチであり、ドレインが中点Ｘ２２に、ソースが低電位側入出力端子Ａ２２にそれぞれ接続される。
【0027】
中点Ｘ２１と中点Ｘ２２とは、絶縁トランスＴ１の二次巻線Ｔ１２と、絶縁トランスＴ２の二次巻線Ｔ２２と、を介して接続される。
【0028】
キャパシタＣ３とキャパシタＣ４とは、二次側の高電位側入出力端子Ａ２１と低電位側入出力端子Ａ２２との間に直列に接続されている。キャパシタＣ３とキャパシタＣ４との接続点Ｙ２は、絶縁トランスＴ１の二次巻線Ｔ１２と絶縁トランスＴ２の二次巻線Ｔ２２との接続点Ｚ２に接続される。
【0029】
制御回路３０は、スイッチ素子Ｓ１～Ｓ８をオンオフ制御するそれぞれのゲート信号（駆動信号）Ｇ１～Ｇ８を生成して出力する。制御回路３０は、ゲート信号Ｇ１～Ｇ８のパターンを変更することで、ＬＬＣ共振コンバータ動作とＤＡＢコンバータ動作を切り替える。
【0030】
（ＬＬＣ共振コンバータ動作）
制御回路３０は、図３（ａ）に示すように、一次側回路１０の一次側フルブリッジ回路１１を駆動するゲート信号Ｇ１、Ｇ３と、ゲート信号Ｇ２、Ｇ４と、をデューティ比５０％の相補信号として出力する。ゲート信号Ｇ１、Ｇ３は、同じ信号であり、スイッチングレグＢ１１、Ｂ１２のハイサイドスイッチ（スイッチ素子Ｓ１、Ｓ３）を、同時にオンオフする。ゲート信号Ｇ２、Ｇ４は、同じ信号であり、スイッチングレグＢ１１、Ｂ１２のローサイドスイッチ（スイッチ素子Ｓ２、Ｓ４）を、同時にオンオフする。ゲート信号Ｇ１、Ｇ３と、ゲート信号Ｇ２、Ｇ４とは、相補信号であるため、ハイサイドスイッチ（スイッチ素子Ｓ１、Ｓ３）と、ローサイドスイッチ（スイッチ素子Ｓ２、Ｓ４）とは、相補的にスイッチングされる。ハイサイドスイッチと、ローサイドスイッチとは、デッドタイムを挟んでオンオフ制御されるが、動作に影響しないため、図３（ａ）においてデッドタイムは省略している。
制御回路３０は、図３（ａ）に示すように、一次側回路１０の一次側フルブリッジ回路１１を駆動するゲート信号Ｇ１、Ｇ３と、ゲート信号Ｇ２、Ｇ４と、をデューティ比５０％の相補信号として出力する。ゲート信号Ｇ１、Ｇ３は、同じ信号であり、スイッチングレグＢ１１、Ｂ１２のハイサイドスイッチ（スイッチ素子Ｓ１、Ｓ３）を、同時にオンオフする。ゲート信号Ｇ２、Ｇ４は、同じ信号であり、スイッチングレグＢ１１、Ｂ１２のローサイドスイッチ（スイッチ素子Ｓ２、Ｓ４）を、同時にオンオフする。ゲート信号Ｇ１、Ｇ３と、ゲート信号Ｇ２、Ｇ４とは、相補信号であるため、ハイサイドスイッチ（スイッチ素子Ｓ１、Ｓ３）と、ローサイドスイッチ（スイッチ素子Ｓ２、Ｓ４）とは、相補的にスイッチングされる。ハイサイドスイッチと、ローサイドスイッチとは、デッドタイムを挟んでオンオフ制御されるが、動作に影響しないため、図３（ａ）においてデッドタイムは省略している。
【0031】
制御回路３０は、二次側回路２０のスイッチ素子Ｓ４～Ｓ８を同期整流で動作させるか、スイッチングせずにダイオード整流とする。
【0032】
スイッチングレグＢ１１、Ｂ１２において、ハイサイドスイッチとローサイドスイッチとを同時に相補的にスイッチングすることで、ＤＣ／ＤＣコンバータ１は、二並列のハーフブリッジＬＬＣ共振コンバータとして動作する。
【0033】
スイッチ素子Ｓ１、Ｓ３の組がＯＮで、スイッチ素子Ｓ２、Ｓ４の組がＯＦＦである期間の大部分では、図３（ｂ）に示すように、結合インダクタＬ１１には、端子ａｂｃｄの経路で、結合インダクタＬ１２には、端子ｅｆｇｈの経路でそれぞれ電流が流れる。スイッチ素子Ｓ１、Ｓ３の組がＯＦＦで、スイッチ素子Ｓ２、Ｓ４の組がＯＮである期間の大部分では、図３（ｃ）に示すように、結合インダクタＬ１１には、端子ｄｃｂａの経路で、結合インダクタＬ１２には、端子ｈｇｆｅの経路でそれぞれ電流が流れる。結合インダクタＬ１１のインダクタＬｒ２、結合インダクタＬ１２のインダクタＬｒ４には、二並列のハーフブリッジＬＬＣ共振コンバータの二回路分の電流が流れる。
【0034】
ＬＬＣ共振コンバータ動作の電流経路において、結合インダクタＬ１１及び結合インダクタＬ１２のインダクタンスＬＬＬＣは、自己インダクタンスから相互インダクタンスを減じた小さな値となって現れる。
【0035】
（ＤＡＢコンバータ動作）
制御回路３０は、図４（ａ）に示すように、一次側回路１０の一次側フルブリッジ回路１１を駆動するゲート信号Ｇ１、Ｇ４と、ゲート信号Ｇ２、Ｇ３と、をデューティ比５０％の相補信号として出力する。ゲート信号Ｇ１、Ｇ４は、同じ信号であり、スイッチングレグＢ１１のハイサイドスイッチ（スイッチ素子Ｓ１）とスイッチングレグＢ１２のローサイドスイッチ（スイッチ素子Ｓ４）とを、同時にオンオフする。ゲート信号Ｇ２、Ｇ３は、同じ信号であり、スイッチングレグＢ１１のローサイドスイッチ（スイッチ素子Ｓ２）とスイッチングレグＢ１２のハイサイドスイッチ（スイッチ素子Ｓ３）とを、同時にオンオフする。ゲート信号Ｇ１、Ｇ４と、ゲート信号Ｇ２、Ｇ３とは、相補信号であるため、スイッチ素子Ｓ１、Ｓ４と、スイッチ素子Ｓ２、Ｓ３とは、相補的にスイッチングされる。スイッチ素子Ｓ１、Ｓ４と、スイッチ素子Ｓ２、Ｓ３とは、デッドタイムを挟んでオンオフ制御されるが、動作に影響しないため、図４（ａ）においてデッドタイムは省略している。
制御回路３０は、図４（ａ）に示すように、一次側回路１０の一次側フルブリッジ回路１１を駆動するゲート信号Ｇ１、Ｇ４と、ゲート信号Ｇ２、Ｇ３と、をデューティ比５０％の相補信号として出力する。ゲート信号Ｇ１、Ｇ４は、同じ信号であり、スイッチングレグＢ１１のハイサイドスイッチ（スイッチ素子Ｓ１）とスイッチングレグＢ１２のローサイドスイッチ（スイッチ素子Ｓ４）とを、同時にオンオフする。ゲート信号Ｇ２、Ｇ３は、同じ信号であり、スイッチングレグＢ１１のローサイドスイッチ（スイッチ素子Ｓ２）とスイッチングレグＢ１２のハイサイドスイッチ（スイッチ素子Ｓ３）とを、同時にオンオフする。ゲート信号Ｇ１、Ｇ４と、ゲート信号Ｇ２、Ｇ３とは、相補信号であるため、スイッチ素子Ｓ１、Ｓ４と、スイッチ素子Ｓ２、Ｓ３とは、相補的にスイッチングされる。スイッチ素子Ｓ１、Ｓ４と、スイッチ素子Ｓ２、Ｓ３とは、デッドタイムを挟んでオンオフ制御されるが、動作に影響しないため、図４（ａ）においてデッドタイムは省略している。
【0036】
制御回路３０は、図４（ａ）に示すように、二次側回路２０の二次側フルブリッジ回路２１を駆動するゲート信号Ｇ５、Ｇ８と、ゲート信号Ｇ６、Ｇ７と、をデューティ比５０％の相補信号として出力する。ゲート信号Ｇ５、Ｇ８は、同じ信号であり、スイッチングレグＢ２１のハイサイドスイッチ（スイッチ素子Ｓ５）とスイッチングレグＢ２２のローサイドスイッチ（スイッチ素子Ｓ８）とを、同時にオンオフする。ゲート信号Ｇ６、Ｇ７は、同じ信号であり、スイッチングレグＢ２１のローサイドスイッチ（スイッチ素子Ｓ６）とスイッチングレグＢ２２のハイサイドスイッチ（スイッチ素子Ｓ７）とを、同時にオンオフする。ゲート信号Ｇ５、Ｇ８と、ゲート信号Ｇ６、Ｇ７とは、相補信号であるため、スイッチ素子Ｓ５、Ｓ８と、スイッチ素子Ｓ６、Ｓ７とは、相補的にスイッチングされる。スイッチ素子Ｓ５、Ｓ８と、スイッチ素子Ｓ６、Ｓ７とは、デッドタイムを挟んでオンオフ制御されるが、動作に影響しないため、図４（ａ）においてデッドタイムは省略している。
【0037】
制御回路３０は、一次側フルブリッジ回路１１を駆動するゲート信号Ｇ１、Ｇ４及びゲート信号Ｇ２、Ｇ３と、二次側フルブリッジ回路２１を駆動するゲート信号Ｇ５、Ｇ８及びゲート信号Ｇ６、Ｇ７と、に位相差を設ける。位相が進んでいる側から遅れている側へ電力が伝送され、ＤＣ／ＤＣコンバータ１は、双方向に電力伝送可能なＤＡＢコンバータとして動作する。
【0038】
スイッチ素子Ｓ１、Ｓ４の組がＯＮで、スイッチ素子Ｓ２、Ｓ３の組がＯＦＦである期間の大部分では、図４（ｂ）に示すように、結合インダクタＬ１１には、端子ａｂの経路のみで、結合インダクタＬ１２には、端子ｆｅの経路のみでそれぞれ電流が流れる。スイッチ素子Ｓ１、Ｓ４の組がＯＦＦで、スイッチ素子Ｓ２、Ｓ３の組がＯＮである期間の大部分では、図４（ｃ）に示すように、結合インダクタＬ１１には、端子ｂａの経路のみで、結合インダクタＬ１２には、端子ｅｆの経路のみでそれぞれ電流が流れる。結合インダクタＬ１１のインダクタＬｒ２、結合インダクタＬ１２のインダクタＬｒ４には、電流は流れない。
【0039】
ＤＡＢコンバータ動作の電流経路において、結合インダクタＬ１１及び結合インダクタＬ１２のインダクタンスＬＤＡＢは、自己インダクタンスのみの値となって現れる。
【0040】
図５は、結合インダクタＬ１１、Ｌ１２の巻数比（Ｎ１／Ｎ２）と、インダクタンス比（インダクタンスＬＤＡＢ／インダクタンスＬＬＬＣ）との関係を示すグラフである。インダクタンス比は、結合インダクタＬ１１、Ｌ１２の巻数比を小さくすることで、大きくなる。ＤＡＢコンバータ動作時の大きなインダクタンス値と、ＬＬＣコンバータ動作時の大きなインダクタンス値とは、結合インダクタＬ１１、Ｌ１２の巻数比によって簡単に設定できる。
【0041】
一次側回路１０のキャパシタＣ１、Ｃ２は、図６に示すように、まとめて接続してもよい。図６（ａ）に示す一次側回路１０ａは、キャパシタＣ１、Ｃ２の合計容量を有するキャパシタＣ１ａをキャパシタＣ１に換えて接続し、キャパシタＣ２を省略している。図６（ｂ）に示す一次側回路１０ｂは、キャパシタＣ１、Ｃ２の合計容量を有するキャパシタＣ２ａをキャパシタＣ２に換えて接続し、キャパシタＣ１を省略している。
【0042】
結合インダクタＬ１１、Ｌ１２は、図７に示すように、四脚コアＣＲａを用い、二本の中脚にインダクタＬｒ１、Ｌｒ２と、インダクタＬｒ３、Ｌｒ４をそれぞれ巻いて統合してもよい。四脚コアＣＲａを用いて統合することで、結合インダクタＬ１１、Ｌ１２は、コア数・体積を低減できる。図７（ａ）は、ＤＡＢコンバータ動作において、外脚を通る磁束が打ち消しあうように巻線が巻かれている。従って、ＤＡＢコンバータ動作時は、鉄損が低減される。図７（ｂ）は、ＬＬＣ共振コンバータ動作において、外脚を通る磁束が打ち消しあうように巻線が巻かれている。ＬＬＣ共振コンバータ動作時は、鉄損が低減される。
【0043】
図８は、ＤＣ／ＤＣコンバータ１を用いた部分電力変換装置１００の構成例である。部分電力変換装置１００は、一次側の高電位側入出力端子Ａ１１と低電位側入出力端子Ａ１２との間にリチウムイオン電池、鉛蓄電池等の蓄電池Ｖｓｂが接続される。蓄電池Ｖｓｂは、キャパシタ、フライホイール等の蓄電装置でもよい。
【0044】
部分電力変換装置１００は、一次側の高電位側入出力端子Ａ１１と、二次側の高電位側入出力端子Ａ２１とが接続され、一次側の低電位側入出力端子Ａ１２と、二次側の低電位側入出力端子Ａ２２との間に別の蓄電池等の直流電源あるいは直流負荷ＶＬが接続される。
【0045】
、
部分電力変換装置１００は、例えば、放電をＬＬＣ共振コンバータ動作で、充電をＤＡＢコンバータ動作によってそれぞれ行うことで、効率のよい放電を実施できると共に、充電はより幅広い電圧比に対応できる。
部分電力変換装置１００は、例えば、放電をＬＬＣ共振コンバータ動作で、充電をＤＡＢコンバータ動作によってそれぞれ行うことで、効率のよい放電を実施できると共に、充電はより幅広い電圧比に対応できる。
【0046】
図９は、３台のＤＣ／ＤＣコンバータ１が並列に接続され、三相のマルチフェーズコンバータ２００として構成されている。３台のＤＣ／ＤＣコンバータ１の台数は、２台でも、４台以上でもよい。
【0047】
マルチフェーズコンバータ２００は、３台のＤＣ／ＤＣコンバータ１の一次側入出力（Ａ１１、Ａ１２）と二次側入出力（Ａ２１、Ａ２２）とがそれぞれ並列に接続される。３台のＤＣ／ＤＣコンバータ１におけるそれぞれの接続点Ｙ１は、キャパシタＣａを介して中性点Ｍに接続されている。キャパシタＣ１、Ｃ２、Ｃａの容量を合計した値は、所望の共振周波数ωｒを得るために必要な静電容量となるように設定されている。
【0048】
ＤＣ／ＤＣコンバータ１は、Ｎ台（Ｎは２以上の整数）を並列に接続し、３６０°／Ｎの位相差で動作させることで、複数相のマルチフェーズコンバータ２００として構成できる。
【0049】
（まとめ）
（１）本発明の各実施形態にかかるＤＣ／ＤＣコンバータ１は、絶縁トランスＴ１、Ｔ２を介して接続された一次側回路１０と二次側回路２０とに一次側フルブリッジ回路１１と二次側フルブリッジ回路２１とをそれぞれ備える。ＤＣ／ＤＣコンバータ１は、ＬＬＣ共振コンバータ動作とＤＡＢコンバータ動作とを切り替え可能である。ＤＣ／ＤＣコンバータ１は、絶縁トランスＴ１、Ｔ２と一次側回路１０との間に接続された複数のインダクタＬｒ１～Ｌｒ４を備える。複数のインダクタＬｒ１～Ｌｒ４は、ＬＬＣ共振コンバータ動作の電流経路では、発生する磁束が打ち消されて小さいインダクタンス値に設定される。複数のインダクタＬｒ１～Ｌｒ４は、ＤＡＢコンバータ動作の電流経路では、発生する磁束が打ち消されることなく大きいインダクタンス値に設定される。
換言すれば、複数のインダクタＬｒ１～Ｌｒ４は、ＬＬＣ共振コンバータの動作の電流経路と、ＤＡＢコンバータ動作の電流経路では、異なるインダクタンス値に設定され、ＬＬＣ共振コンバータ動作時よりもＤＡＢコンバータ動作時のほうが大きいインダクタンス値に設定される。
（１）本発明の各実施形態にかかるＤＣ／ＤＣコンバータ１は、絶縁トランスＴ１、Ｔ２を介して接続された一次側回路１０と二次側回路２０とに一次側フルブリッジ回路１１と二次側フルブリッジ回路２１とをそれぞれ備える。ＤＣ／ＤＣコンバータ１は、ＬＬＣ共振コンバータ動作とＤＡＢコンバータ動作とを切り替え可能である。ＤＣ／ＤＣコンバータ１は、絶縁トランスＴ１、Ｔ２と一次側回路１０との間に接続された複数のインダクタＬｒ１～Ｌｒ４を備える。複数のインダクタＬｒ１～Ｌｒ４は、ＬＬＣ共振コンバータ動作の電流経路では、発生する磁束が打ち消されて小さいインダクタンス値に設定される。複数のインダクタＬｒ１～Ｌｒ４は、ＤＡＢコンバータ動作の電流経路では、発生する磁束が打ち消されることなく大きいインダクタンス値に設定される。
換言すれば、複数のインダクタＬｒ１～Ｌｒ４は、ＬＬＣ共振コンバータの動作の電流経路と、ＤＡＢコンバータ動作の電流経路では、異なるインダクタンス値に設定され、ＬＬＣ共振コンバータ動作時よりもＤＡＢコンバータ動作時のほうが大きいインダクタンス値に設定される。
【0050】
上記（１）に記載のＤＣ／ＤＣコンバータ１によれば、ＬＬＣ共振コンバータ動作のための小さなインダクタンスとＤＡＢコンバータ動作のための大きなインダクタンスとは、漏れインダクタンスの困難な調整を行うことなく、二つを別々の値に設定できる。例えば、ＤＣ／ＤＣコンバータ１を蓄電池Ｖｓｂの充放電用の電力変換装置として用いた場合、放電は、効率の良いＬＬＣ共振コンバータ動作で実施できる。充電は、より幅広い電圧比に対応できるＤＡＢコンバータ動作で実施できる。
【0051】
（２）上記（１）に記載のＤＣ／ＤＣコンバータ１は、ＬＬＣ共振コンバータ動作及びＤＡＢコンバータ動作の共通の電流経路に接続された第１インダクタ（インダクタＬｒ１、Ｌｒ３）を備えてもよい。ＤＣ／ＤＣコンバータ１は、ＬＬＣ共振コンバータ動作のみの電流経路に接続され、第１インダクタ（インダクタＬｒ１、Ｌｒ３）と磁気的に結合された第２インダクタ（インダクタＬｒ２、Ｌｒ４）を備えてもよい。
【0052】
上記（２）に記載のＤＣ／ＤＣコンバータ１によれば、インダクタＬｒ１、Ｌｒ２とインダクタＬｒ３、Ｌｒ４とのそれぞれの結合は、密結合でよいため、漏れインダクタンスの形成に苦慮する必要はない。二つのインダクタンスの値は、インダクタＬｒ１～Ｌｒ４の巻数比を設計するだけで設定できる。
【0053】
（３）本発明の各実施形態にかかるＤＣ／ＤＣコンバータ１は、絶縁トランスＴ１、Ｔ２を介して接続された一次側回路１０と二次側回路２０とに一次側フルブリッジ回路１１と二次側フルブリッジ回路２１とをそれぞれ備える。ＤＣ／ＤＣコンバータ１は、ＬＬＣ共振コンバータ動作とＤＡＢコンバータ動作とを切り替え可能である。絶縁トランスＴ１、Ｔ２は、ハイサイド側一次巻線である一次巻線Ｔ１１とローサイド側一次巻線である一次巻線Ｔ２１とを備える。一次側回路１０において、一次側フルブリッジ回路１１の第１スイッチングレグ（スイッチングレグＢ１１）及び第２スイッチングレグ（スイッチングレグＢ１２）のそれぞれ中点Ｘ１１、Ｘ１２間には、第１インダクタ（インダクタＬｒ１）と、一次巻線Ｔ１１と、一次巻線Ｔ２１と、第３インダクタ（インダクタＬｒ３）と、が直列に接続される。接続点Ｚ１と接続点Ｙ１との間には、インダクタＬｒ１と磁気的に結合された第２インダクタ（インダクタＬｒ２）と、インダクタＬｒ３と磁気的に結合され第４インダクタ（インダクタＬｒ４）と、が直列に接続される。
【0054】
上記（３）に記載のＤＣ／ＤＣコンバータ１によれば、ＬＬＣ共振コンバータ動作のための小さなインダクタンスとＤＡＢコンバータ動作のための大きなインダクタンスとは、漏れインダクタンスの調整に依らずに、二つを別々に設定できる。インダクタＬｒ１、Ｌｒ２とインダクタＬｒ３、Ｌｒ４とのそれぞれの結合は、密結合でよいため、漏れインダクタンスの形成に苦慮する必要はない。
【0055】
（４）上記（２）又は（３）に記載のＤＣ／ＤＣコンバータ１において、インダクタＬｒ２及びインダクタＬｒ４は、ＬＬＣ共振コンバータ動作の電流経路で電流が流れるとき、インダクタＬｒ１及びインダクタＬｒ３でそれぞれ発生する磁束を打ち消す向きにそれぞれ巻かれている。
【0056】
上記（４）に記載のＤＣ／ＤＣコンバータ１によれば、二つのインダクタンスの値は、インダクタＬｒ１～Ｌｒ４の巻数比を設計するだけで設定できる。
【0057】
（５）上記（２）又は（３）に記載のＤＣ／ＤＣコンバータ１において、インダクタＬｒ１とインダクタＬｒ２とは、四脚コアＣＲａの第１の中脚に、インダクタＬｒ３とインダクタＬｒ４とは、四脚コアＣＲａの第２の中脚にそれぞれ巻かれている。
【0058】
上記（５）に記載のＤＣ／ＤＣコンバータ１によれば、四脚コアＣＲａを用いて統合することで、結合インダクタＬ１１、Ｌ１２は、コア数・体積を低減できる。
【0059】
（６）上記（２）～（５）のいずれかに記載のＤＣ／ＤＣコンバータ１の一次側高電位側入出力端子（高電位側入出力端子Ａ１１）と一次側低電位側入出力端子（低電位側入出力端子Ａ１２）との間に蓄電池装置（蓄電池Ｖｓｂ）が接続される。高電位側入出力端子Ａ１１と、二次側高電位側入出力端子（高電位側入出力端子Ａ２１）とが接続される。低電位側入出力端子Ａ１２と、二次側低電位側入出力端子（低電位側入出力端子Ａ２２）との間に直流電源又は直流負荷が接続される。
【0060】
上記（６）に記載のＤＣ／ＤＣコンバータ１は、部分電力変換装置１００を構成できる。
【0061】
（７）上記（２）～（５）のいずれかに記載のＤＣ／ＤＣコンバータ１の複数台が並列に接続され、一次側入出力（Ａ１１、Ａ１２）と二次側入出力（Ａ２１、Ａ２２）とがそれぞれ並列に接続される。
【0062】
上記（７）に記載のＤＣ／ＤＣコンバータ１は、マルチフェーズコンバータ２００を構成できる。
【0063】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。
【符号の説明】
【0064】
１ ＤＣ／ＤＣコンバータ
１０、１０ａ、１０ｂ 一次側回路
１１ 一次側フルブリッジ回路
２０ 二次側回路
２１ 二次側フルブリッジ回路
３０ 制御回路
１００ 部分電力変換装置
２００ マルチフェーズコンバータ
Ａ１１、Ａ２１ occnet
Ａ１２、Ａ２２ 低電位側入出力端子
Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２ スイッチングレグ
Ｃ１、Ｃ１ａ、Ｃ２、Ｃ２ａ、Ｃ３、Ｃ４、Ｃａ キャパシタ
ＣＲ 三脚コア
ＣＲａ 四脚コア
Ｌ１１、Ｌ１２ 結合インダクタ
Ｌｒ１、Ｌｒ２、Ｌｒ３、Ｌｒ４ インダクタ
Ｔ１、Ｔ２ 絶縁トランス
Ｔ１１、Ｔ２１ 一次巻線
Ｔ１２、Ｔ２２ 二次巻線
ＶＬ 直流電源または直流負荷
Ｖｓｂ 蓄電池
１０、１０ａ、１０ｂ 一次側回路
１１ 一次側フルブリッジ回路
２０ 二次側回路
２１ 二次側フルブリッジ回路
３０ 制御回路
１００ 部分電力変換装置
２００ マルチフェーズコンバータ
Ａ１１、Ａ２１ occnet
Ａ１２、Ａ２２ 低電位側入出力端子
Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２ スイッチングレグ
Ｃ１、Ｃ１ａ、Ｃ２、Ｃ２ａ、Ｃ３、Ｃ４、Ｃａ キャパシタ
ＣＲ 三脚コア
ＣＲａ 四脚コア
Ｌ１１、Ｌ１２ 結合インダクタ
Ｌｒ１、Ｌｒ２、Ｌｒ３、Ｌｒ４ インダクタ
Ｔ１、Ｔ２ 絶縁トランス
Ｔ１１、Ｔ２１ 一次巻線
Ｔ１２、Ｔ２２ 二次巻線
ＶＬ 直流電源または直流負荷
Ｖｓｂ 蓄電池
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】