知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024154098
(43)【公開日】2024-10-30
(54)【発明の名称】接合体及びその製造方法
(51)【国際特許分類】
B23K 35/14 20060101AFI20241023BHJP
B23K 35/26 20060101ALI20241023BHJP
C22C 12/00 20060101ALI20241023BHJP
C22C 28/00 20060101ALI20241023BHJP
C22C 30/04 20060101ALI20241023BHJP
C22C 13/02 20060101ALI20241023BHJP
H05K 3/34 20060101ALI20241023BHJP
【ＦＩ】
B23K35/14 A
B23K35/26 310C
B23K35/26 310D
C22C12/00
C22C28/00 B
C22C30/04
C22C13/02
H05K3/34 501D
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023067726
(22)【出願日】2023-04-18
(71)【出願人】
【識別番号】314012076
【氏名又は名称】パナソニックＩＰマネジメント株式会社
(74)【代理人】
【識別番号】100132241
【弁理士】
【氏名又は名称】岡部 博史
(74)【代理人】
【識別番号】100113170
【弁理士】
【氏名又は名称】稲葉 和久
(72)【発明者】
【氏名】坂口 茂樹
【テーマコード（参考）】
5E319
【Ｆターム（参考）】
5E319BB05
5E319BB10
5E319CC33
5E319CD29
5E319GG03
(57)【要約】
【課題】柔軟性、伸縮性が要望されるデバイス実装用の基材を用いた信頼性の高い接合体を提供する。
【解決手段】接合体は、基材と、基材と対向させて配置された電極ランドと、基材と電極ランドとの間を接合する接合部と、を備えた接合体であって、接合部は、電極ランドの上に設けられたＳｎ－Ｂｉ層と、Ｓｎ－Ｂｉ層の全面を覆うと共に、基材に支持されたＳｎ－Ｂｉ－Ｉｎ層とを有する。
【選択図】図１
【解決手段】接合体は、基材と、基材と対向させて配置された電極ランドと、基材と電極ランドとの間を接合する接合部と、を備えた接合体であって、接合部は、電極ランドの上に設けられたＳｎ－Ｂｉ層と、Ｓｎ－Ｂｉ層の全面を覆うと共に、基材に支持されたＳｎ－Ｂｉ－Ｉｎ層とを有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
基材と、
前記基材と対向して配置された電極ランドと、
前記基材と前記電極ランドとの間を接合する接合部と、
を備えた、接合体であって、
前記接合部は、
前記電極ランドの上に設けられたＳｎ－Ｂｉ層と、
前記Ｓｎ－Ｂｉ層の全面を覆うと共に、前記基材に支持されたＳｎ－Ｂｉ－Ｉｎ層と、
を有する、
接合体。
前記基材と対向して配置された電極ランドと、
前記基材と前記電極ランドとの間を接合する接合部と、
を備えた、接合体であって、
前記接合部は、
前記電極ランドの上に設けられたＳｎ－Ｂｉ層と、
前記Ｓｎ－Ｂｉ層の全面を覆うと共に、前記基材に支持されたＳｎ－Ｂｉ－Ｉｎ層と、
を有する、
接合体。
【請求項2】
前記電極ランドは、Ｎｉめっき層を有する、請求項１に記載の接合体。
【請求項3】
前記基材から前記電極ランドに向かっての平面視において、前記Ｓｎ－Ｂｉ－Ｉｎ層の外径は、前記Ｓｎ－Ｂｉ層の外径を含んでより外側に拡がっている、請求項１に記載の接合体。
【請求項4】
前記Ｓｎ－Ｂｉ層は、前記電極ランドから前記基材に向かう方向に沿って、凸部を有し、前記方向に沿った前記凸部の高さは、１５μｍ～５０μｍである、請求項１に記載の接合体。
【請求項5】
前記Ｓｎ－Ｂｉ層は、Ｂｉの含有量が４４～６１ａｔｍ％であり、
前記Ｓｎ－Ｂｉ－Ｉｎ層は、Ｓｎの含有量が１～４０ａｔｍ％、Ｂｉの含有量が１０～７０ａｔｍ％、Ｉｎの含有量が１５～７５ａｔｍ％である、請求項１に記載の接合体。
前記Ｓｎ－Ｂｉ－Ｉｎ層は、Ｓｎの含有量が１～４０ａｔｍ％、Ｂｉの含有量が１０～７０ａｔｍ％、Ｉｎの含有量が１５～７５ａｔｍ％である、請求項１に記載の接合体。
【請求項6】
前記電極ランドは、電子部品に設けられており、前記接合体によって前記電子部品と前記基材とを接合している、請求項１に記載の接合体。
【請求項7】
前記基材は、伸縮性を有する、請求項１に記載の接合体。
【請求項8】
電子部品の電極ランドの上にＳｎ－Ｂｉ層を形成する工程と、
回路形成された基材の上にＳｎ－Ｂｉ－Ｉｎソルダーペーストを設ける工程と、
前記基材から前記電極ランドに向かっての平面視において、前記Ｓｎ－Ｂｉ層を覆うように前記Ｓｎ－Ｂｉ－Ｉｎソルダーペーストを溶融させて、前記電極ランドと前記基材とを接合して、前記基材に前記電子部品を実装する工程と、
を含む、接合体の製造方法。
回路形成された基材の上にＳｎ－Ｂｉ－Ｉｎソルダーペーストを設ける工程と、
前記基材から前記電極ランドに向かっての平面視において、前記Ｓｎ－Ｂｉ層を覆うように前記Ｓｎ－Ｂｉ－Ｉｎソルダーペーストを溶融させて、前記電極ランドと前記基材とを接合して、前記基材に前記電子部品を実装する工程と、
を含む、接合体の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、基材と電極ランドとの間を接合する接合体及びその製造方法に関する。特に、Ｓｎ－Ｂｉ－Ｉｎソルダーペーストと部品電極ランドがＮｉめっき／Ａｕフラッシュめっきの低温実装における接合体及びその製造方法に関する。
【背景技術】
【0002】
近年の健康志向から日常生活において日々の生体情報を取得し、健康管理を行いたとのニーズが高まっている。これらの生体デバイスは、意識的に装着するウエアラブルデバイスから無意識的に密着するウエアラブルデバイスへと変化している。
【0003】
現在、多くの回路基材は、ＦＲ－４やポリイミドといった樹脂基材が一般的に使用されており、電子部品の電極ランドと回路基材との接合は、融点２２７℃のＳｎ－Ａｇ－Ｃｕソルダーペーストを用いてリフロー温度２６０℃で接合が行われている。
【0004】
一方、ウエアラブルデバイスを構成するには、回路基材に柔軟性、伸縮性が求められる。しかしながら、柔軟性、伸縮性のある基材（例えば、ＰＥＴ、ウレタンなど）の耐熱温度は、１３０℃前後であり、電子部品を実装するリフロー工程においてリフロー温度が１３０℃以下と基材の耐熱温度より低いソルダーペースト材料が必要となっている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第５０９０３４９号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
一般的な低温のソルダーペーストとしては、弱耐熱部品を実装する場合に融点が１３９℃のＳｎ－Ｂｉ共晶のソルダーペーストを用いてリフロー温度１６０℃にて接合されている。
しかし、伸縮性のある基材の融点が１２０℃前後であるのに対し、Ｓｎ－Ｂｉ共晶ソルダーペーストの融点は、１３９℃であり、Ｓｎ－Ｂｉ共晶ソルダーペーストの融点が高い。このため、１２０℃のリフローではＳｎ－Ｂｉ共晶ソルダーペーストが溶融しないため、実装が出来ない。そこで、融点を下げるため、Ｓｎ－ＢｉにＩｎを添加することで融点を９６℃まで低融点化させた低温のソルダーペースト材料が開発されている（例えば、特許文献１参照。）。
しかし、伸縮性のある基材の融点が１２０℃前後であるのに対し、Ｓｎ－Ｂｉ共晶ソルダーペーストの融点は、１３９℃であり、Ｓｎ－Ｂｉ共晶ソルダーペーストの融点が高い。このため、１２０℃のリフローではＳｎ－Ｂｉ共晶ソルダーペーストが溶融しないため、実装が出来ない。そこで、融点を下げるため、Ｓｎ－ＢｉにＩｎを添加することで融点を９６℃まで低融点化させた低温のソルダーペースト材料が開発されている（例えば、特許文献１参照。）。
【0007】
一方、ウエアラブルデバイスに用いる電子部品においては、従来のＱＦＰ、ＳＯＰ、ＢＧＡパッケージよりも高密度、低背化に向けたＬＧＡタイプでの部品実装を行う必要がある。一般的にＢＧＡとは異なり、はんだボールが無いＬＧＡパッケージの電極ランドは、Ｎｉめっき処理を施した後にＮｉの酸化を防止するため、Ａｕをフラッシュした構造が採用されている。
【0008】
しかしながら、Ｓｎ－ＢｉソルダーペーストにＩｎを添加することでリフロー時にＩｎの酸化、粘度上昇が発生する。実装時に粘度上昇が発生することで部品の電極ランド部への濡れ広がりは大きく低下し、かつ電子部品の電極ランドのＮｉおよびＡｕめっきは融点が高いため濡れ広がりは小さい。その結果、はんだ濡れ性が低下することで接続面積が縮小される。接続面積の縮小により部品実装後の信頼性試験（温度サイクル試験など）においてクラックが発生しやすく、製品信頼性が低下する場合がある。
【0009】
本開示は、前記従来の課題を解決するもので、柔軟性、伸縮性が要望されるデバイス実装用の基材を用いた信頼性の高い接合体を提供することを目的とする。
【課題を解決するための手段】
【0010】
本開示に係る接合体は、基材と、基材と対向して配置された電極ランドと、基材と電極ランドとの間を接合する接合部と、を備えた、接合体であって、接合部は、電極ランドの上に設けられたＳｎ－Ｂｉ層と、Ｓｎ－Ｂｉ層の全面を覆うと共に、基材に支持されたＳｎ－Ｂｉ－Ｉｎ層と、を有する。
本開示に係る接合体の製造方法は、電子部品の電極ランドの上にＳｎ－Ｂｉ層を形成する工程と、回路形成された基材の上にＳｎ－Ｂｉ－Ｉｎソルダーペーストを設ける工程と、基材から電極ランドに向かっての平面視において、Ｓｎ－Ｂｉ層を覆うようにＳｎ－Ｂｉ－Ｉｎソルダーペーストを溶融させて、電極ランドと前記基材とを接合して、基材に前記電子部品を実装する工程と、を含む。
本開示に係る接合体の製造方法は、電子部品の電極ランドの上にＳｎ－Ｂｉ層を形成する工程と、回路形成された基材の上にＳｎ－Ｂｉ－Ｉｎソルダーペーストを設ける工程と、基材から電極ランドに向かっての平面視において、Ｓｎ－Ｂｉ層を覆うようにＳｎ－Ｂｉ－Ｉｎソルダーペーストを溶融させて、電極ランドと前記基材とを接合して、基材に前記電子部品を実装する工程と、を含む。
【発明の効果】
【0011】
本開示にかかる接合体によれば、柔軟性が要望されるデバイス実装用の回路基板と、電極ランドと、を、Ｓｎ－Ｂｉ層とＳｎ－Ｂｉ－Ｉｎ層とを含む接合部で接合することで、接続面積を広げることができ、信頼性を向上させることができる。
【図面の簡単な説明】
【0012】
【図1】（ａ）は、実施の形態１に係る接合体の平面構成を透過的に示す平面透視図であり、（ｂ）は、（ａ）の接合体の断面構成を示す概略断面図である。
【図2A】電子部品の電極ランドへのＳｎ－Ｂｉ層のプリフォーム前の断面構成を示す概略断面図である。
【図3】本実施の形態１に係る接合体の製造方法のフローチャートである。
【図4】Ｓｎ－Ｂｉ層のプリフォームの有無に関する、接合後の濡れ面積の濡れ広がり率と信頼性結果とを示す図である。
【発明を実施するための形態】
【0013】
第１の態様に係る接合体は、基材と、基材と対向して配置された電極ランドと、基材と電極ランドとの間を接合する接合部と、を備えた、接合体であって、接合部は、電極ランドの上に設けられたＳｎ－Ｂｉ層と、Ｓｎ－Ｂｉ層の全面を覆うと共に、基材に支持されたＳｎ－Ｂｉ－Ｉｎ層と、を有する。
【0014】
第２の態様に係る接合体は、上記第１の態様において、電極ランドは、Ｎｉめっき層を有してもよい。
【0015】
第３の態様に係る接合体は、上記第１の態様において、基材から電極ランドに向かっての平面視において、Ｓｎ－Ｂｉ－Ｉｎ層の外径は、Ｓｎ－Ｂｉ層の外径を含んでより外側に拡がっていてもよい。
【0016】
第４の態様に係る接合体は、上記第１の態様において、Ｓｎ－Ｂｉ層は、電極ランドから基材に向かう方向に沿って、凸部を有し、方向に沿った凸部の高さは、１５μｍ～５０μｍであってもよい。
【0017】
第５の態様に係る接合体は、上記第１の態様において、Ｓｎ－Ｂｉ層は、Ｂｉの含有量が４４～６１ａｔｍ％であり、Ｓｎ－Ｂｉ－Ｉｎ層は、Ｓｎの含有量が１～４０ａｔｍ％、Ｂｉの含有量が１０～７０ａｔｍ％、Ｉｎの含有量が１５～７５ａｔｍ％であってもよい。
【0018】
第６の態様に係る接合体は、上記第１の態様において、電極ランドは、電子部品に設けられていてもよく、接合体によって電子部品と基材とを接合している。
【0019】
第７の態様に係る接合体は、上記第１の態様において、基材は、伸縮性を有してもよい。
【0020】
第８の態様に係る接合体の製造方法は、電子部品の電極ランドの上にＳｎ－Ｂｉ層を形成する工程と、回路形成された基材の上にＳｎ－Ｂｉ－Ｉｎソルダーペーストを設ける工程と、基材から電極ランドに向かっての平面視において、Ｓｎ－Ｂｉ層を覆うようにＳｎ－Ｂｉ－Ｉｎソルダーペーストを溶融させて、電極ランドと前記基材とを接合して、基材に前記電子部品を実装する工程と、を含む。
【0021】
以下、本開示の実施の形態に係る接合体及びその製造方法について、添付図面を参照しながら説明する。
【0022】
（実施の形態１）
図１（ａ）は、実施の形態１に係る接合体の平面構成を透過的に示す平面透視図であり、（ｂ）は、（ａ）の接合体の断面構成を示す概略断面図である。なお、便宜上、基材１０１から電極ランド１０２に向かう方向をＺ方向（鉛直上方）、基材１０１の面内、及び、電極ランド１０２の面内をＸ－Ｙ面として示している。
実施の形態１に係る接合体１１０は、回路成形された伸縮性のある基材１０１と、基材１０１と対向して配置された電子部品１００の電極ランド１０２と、基材１０１と電極ランド１０２との間を接合する接合部１０９とを備える。電極ランド１０２は、表面にＮｉめっき１０６／Ａｕフラッシュめっき１０７を有する。接合部１０９は、電極ランド１０２の上にプリフォームされたＳｎ－Ｂｉ層１０３と、Ｓｎ－Ｂｉ層の全面を覆うＳｎ－Ｂｉ－Ｉｎ層１０４とを有する。
この接合体１１０によれば、低温はんだ材料であるＳｎ－Ｂｉ－Ｉｎ層１０４が電極ランドにプリフォームされたＳｎ－Ｂｉ層１０３の全面を覆うと共に、電極ランド１０２のＮｉめっき１０６の面に広く濡れ拡がるので、接続面積が広くなり、信頼性を向上させることができる。また、電極ランドにプリフォームされたＳｎ－Ｂｉ層１０２の融点は、Ｓｎ－Ｂｉ－Ｉｎ層１０４の融点より高く、温度サイクルを受けた場合にも、同時に溶融しにくくクラックの進展を遅らせる効果が期待でき、強度を保持できる。
図１（ａ）は、実施の形態１に係る接合体の平面構成を透過的に示す平面透視図であり、（ｂ）は、（ａ）の接合体の断面構成を示す概略断面図である。なお、便宜上、基材１０１から電極ランド１０２に向かう方向をＺ方向（鉛直上方）、基材１０１の面内、及び、電極ランド１０２の面内をＸ－Ｙ面として示している。
実施の形態１に係る接合体１１０は、回路成形された伸縮性のある基材１０１と、基材１０１と対向して配置された電子部品１００の電極ランド１０２と、基材１０１と電極ランド１０２との間を接合する接合部１０９とを備える。電極ランド１０２は、表面にＮｉめっき１０６／Ａｕフラッシュめっき１０７を有する。接合部１０９は、電極ランド１０２の上にプリフォームされたＳｎ－Ｂｉ層１０３と、Ｓｎ－Ｂｉ層の全面を覆うＳｎ－Ｂｉ－Ｉｎ層１０４とを有する。
この接合体１１０によれば、低温はんだ材料であるＳｎ－Ｂｉ－Ｉｎ層１０４が電極ランドにプリフォームされたＳｎ－Ｂｉ層１０３の全面を覆うと共に、電極ランド１０２のＮｉめっき１０６の面に広く濡れ拡がるので、接続面積が広くなり、信頼性を向上させることができる。また、電極ランドにプリフォームされたＳｎ－Ｂｉ層１０２の融点は、Ｓｎ－Ｂｉ－Ｉｎ層１０４の融点より高く、温度サイクルを受けた場合にも、同時に溶融しにくくクラックの進展を遅らせる効果が期待でき、強度を保持できる。
【0023】
以下に、この接合体１１０の構成要素について説明する。
【0024】
＜伸縮基材１０１＞
伸縮性を有する基材１０１は、１方向以上に伸縮が可能であり、異方性のシートである。以下では、「伸縮基材」と呼ぶ場合がある。伸縮基材１０１の伸び率は、引っ張り力の印加のない場合を１００％とした場合に、１０％～６０％伸びることが好ましい。人体の表面の伸びにおいて、膝の屈伸運動では最大５０％の伸びが発生する。この伸び率においても機能する必要があるため、伸び率は６０％とした。伸縮基材１０１の伸び率は、弾性変形可能な伸び率である。
伸縮基材１０１の素材は、例えば、ウレタン系エラストマーやシリコーン系エラストマーおよびニトリルゴム、ラテックスゴム、熱硬化性の伸縮樹脂等を用いてもよい。伸縮基材１０１の厚みは、使用する部位の必要な伸び率により決定される。例えば、ウエアラブル心電センサのように胸部に使用する場合、胸部の肌の伸びが２０％である場合、伸縮基材１０１には、２０％以上の伸び率を有する材料からなる基材を用いる。
伸縮性を有する基材１０１は、１方向以上に伸縮が可能であり、異方性のシートである。以下では、「伸縮基材」と呼ぶ場合がある。伸縮基材１０１の伸び率は、引っ張り力の印加のない場合を１００％とした場合に、１０％～６０％伸びることが好ましい。人体の表面の伸びにおいて、膝の屈伸運動では最大５０％の伸びが発生する。この伸び率においても機能する必要があるため、伸び率は６０％とした。伸縮基材１０１の伸び率は、弾性変形可能な伸び率である。
伸縮基材１０１の素材は、例えば、ウレタン系エラストマーやシリコーン系エラストマーおよびニトリルゴム、ラテックスゴム、熱硬化性の伸縮樹脂等を用いてもよい。伸縮基材１０１の厚みは、使用する部位の必要な伸び率により決定される。例えば、ウエアラブル心電センサのように胸部に使用する場合、胸部の肌の伸びが２０％である場合、伸縮基材１０１には、２０％以上の伸び率を有する材料からなる基材を用いる。
【0025】
＜電子部品＞
電子部品１００とは、例えば、ＱＦＮ（Quad Flat Non-leaded package）、セラミックＬＧＡ、プラスチックＬＧＡなどである。
＜電子部品の電極ランド１０２＞
図２Ａは、電子部品１００の電極ランド１０２へのＳｎ－Ｂｉ層のプリフォーム前の断面構成を示す概略断面図である。電極ランド１０２は、例えば、Ｎｉめっき１０６であり、その表面にＡｕフラッシュめっき１０７を有してもよい。Ｎｉめっき１０６は、例えば、部品電極である銅または鉄上に電解、無電解めっき処理により膜厚０．２～１μｍのＮｉめっき１０６処理を施して得られる。また、Ｎｉめっき１０６の上に、電解、無電解めっき処理により膜厚０．００５μｍ以下のＡｕフラッシュめっき１０７処理を施してもよい。また、Ａｕの使用量を抑制するため、Ｎｉめっき１０６とＡｕフラッシュめっき層との間に膜厚０．０５μｍ以下のＰｄめっきを施してもよい。
電子部品１００とは、例えば、ＱＦＮ（Quad Flat Non-leaded package）、セラミックＬＧＡ、プラスチックＬＧＡなどである。
＜電子部品の電極ランド１０２＞
図２Ａは、電子部品１００の電極ランド１０２へのＳｎ－Ｂｉ層のプリフォーム前の断面構成を示す概略断面図である。電極ランド１０２は、例えば、Ｎｉめっき１０６であり、その表面にＡｕフラッシュめっき１０７を有してもよい。Ｎｉめっき１０６は、例えば、部品電極である銅または鉄上に電解、無電解めっき処理により膜厚０．２～１μｍのＮｉめっき１０６処理を施して得られる。また、Ｎｉめっき１０６の上に、電解、無電解めっき処理により膜厚０．００５μｍ以下のＡｕフラッシュめっき１０７処理を施してもよい。また、Ａｕの使用量を抑制するため、Ｎｉめっき１０６とＡｕフラッシュめっき層との間に膜厚０．０５μｍ以下のＰｄめっきを施してもよい。
【0026】
＜Ｓｎ－Ｂｉ層１０３＞
図２Ｂは、図２Ａの電極ランド１０２にＳｎ－Ｂｉ層１０３をプリフォーム後の断面構成を示す概略断面図である。Ｓｎ－Ｂｉ層は、例えば、Ｂｉの含有量が４４～６１ａｔｍ％であってもよい。また、共晶組成であるＢｉ５８ａｔｍ％であってもよい。Ｓｎ－Ｂｉソルダーペーストの組成は、融点が１２０℃以上であり、１６０℃以下が好ましい。更には、５８重量％のＢｉ残部をＳｎとした融点１３８℃のソルダーペーストが好ましい。すなわち、伸縮基材１０１と電子部品のリフロー実装時（１２０℃以下の温度）にＳｎ－Ｂｉ層１０３を実装時の熱により溶融させないためである。また、Ｓｎ－Ｂｉ層の形状は、電極ランド１０２の面の法線方向（鉛直方向）に沿って凸形状の凸部を有することが好ましい。図１（ｂ）及び図２Ｂに示すように、Ｓｎ－Ｂｉ層１０３は、鉛直下方に凸形状の凸部を有する。この凸部により、実装時のＳｎ－Ｂｉ－ＩｎソルダーペーストがＳｎ－Ｂｉ層の周りに広がりやすくなる。また、電極ランド１０２のＡｕフラッシュめっき１０７は、その表面にＳｎ－Ｂｉ層形成時にＳｎ－Ｂｉ層１０３に拡散され、Ｓｎ－Ｂｉ層１０３のＳｎと電極ランド１０２のＮｉめっきとでＮｉ－Ｓｎの合金層を形成する。
Ｓｎ－Ｂｉ層１０３は、例えば、電極ランド１０２上にＳｎ－Ｂｉソルダーペーストを用いてＳｎ－Ｂｉ層１０３を形成してもよい。
図２Ｂは、図２Ａの電極ランド１０２にＳｎ－Ｂｉ層１０３をプリフォーム後の断面構成を示す概略断面図である。Ｓｎ－Ｂｉ層は、例えば、Ｂｉの含有量が４４～６１ａｔｍ％であってもよい。また、共晶組成であるＢｉ５８ａｔｍ％であってもよい。Ｓｎ－Ｂｉソルダーペーストの組成は、融点が１２０℃以上であり、１６０℃以下が好ましい。更には、５８重量％のＢｉ残部をＳｎとした融点１３８℃のソルダーペーストが好ましい。すなわち、伸縮基材１０１と電子部品のリフロー実装時（１２０℃以下の温度）にＳｎ－Ｂｉ層１０３を実装時の熱により溶融させないためである。また、Ｓｎ－Ｂｉ層の形状は、電極ランド１０２の面の法線方向（鉛直方向）に沿って凸形状の凸部を有することが好ましい。図１（ｂ）及び図２Ｂに示すように、Ｓｎ－Ｂｉ層１０３は、鉛直下方に凸形状の凸部を有する。この凸部により、実装時のＳｎ－Ｂｉ－ＩｎソルダーペーストがＳｎ－Ｂｉ層の周りに広がりやすくなる。また、電極ランド１０２のＡｕフラッシュめっき１０７は、その表面にＳｎ－Ｂｉ層形成時にＳｎ－Ｂｉ層１０３に拡散され、Ｓｎ－Ｂｉ層１０３のＳｎと電極ランド１０２のＮｉめっきとでＮｉ－Ｓｎの合金層を形成する。
Ｓｎ－Ｂｉ層１０３は、例えば、電極ランド１０２上にＳｎ－Ｂｉソルダーペーストを用いてＳｎ－Ｂｉ層１０３を形成してもよい。
【0027】
＜Ｓｎ－Ｂｉ－Ｉｎ層１０４＞
Ｓｎ－Ｂｉ－Ｉｎ層１０４は、Ｓｎ、ＢｉおよびＩｎを含む基本組成を有し、例えば、Ｓｎが１～４０ａｔｍ％、Ｂｉが１０～７０ａｔｍ％、Ｉｎが１５～７５ａｔｍ％である。上記組成範囲を（Ｓｎ、Ｂｉ、Ｉｎ）の三元相図で表すと、（Ｓｎ４０、Ｂｉ４５、Ｉｎ１５）、（Ｓｎ１５、Ｂｉ７０、Ｉｎ１５）、（Ｓｎ１、Ｂｉ７０、Ｉｎ２９）、（Ｓｎ１、Ｂｉ２４、Ｉｎ７５）、（Ｓｎ１５、Ｂｉ１０、Ｉｎ７５）、（Ｓｎ４０、Ｂｉ１０、Ｉｎ５０）を頂点とする六角形の各辺及び内部である。Ｓｎ－Ｂｉ－Ｉｎ層１０４は、上記の組成範囲において、融点が１２０℃以下となる。あるいは、重量ベースで表した場合には、５０～７０重量％のＢｉ、１０～２４．５重量％のＩｎおよび残部のＳｎを含んでもよい。具体的な重量ベースでは、例えば、５５重量％のＢｉ、２０重量％のＩｎ、残部をＳｎとした融点９６℃のＳｎ－Ｂｉ－Ｉｎ層１０４が挙げられる。基材１０１から電極ランド１０２に向かっての平面視において、Ｓｎ－Ｂｉ－Ｉｎ層１０４の外径は、Ｓｎ－Ｂｉ層１０３の外径を含んでより外側に拡がっていてもよい。
なお、図１では、Ｓｎ－Ｂｉ－Ｉｎ層１０４は、電極ランド１０２（１０６）と同じ外径で示しているが、これに限られず、電極ランド１０２（１０６）の外径より大きく拡がっていてもよい。
Ｓｎ－Ｂｉ－Ｉｎ層１０４は、Ｓｎ－Ｂｉ－Ｉｎソルダーペーストを基材１０１に塗布し、リフロー炉で加熱して溶融させ、Ｓｎ－Ｂｉ層１０３の全面を覆って、実装してもよい。
Ｓｎ－Ｂｉ－Ｉｎ層１０４は、Ｓｎ、ＢｉおよびＩｎを含む基本組成を有し、例えば、Ｓｎが１～４０ａｔｍ％、Ｂｉが１０～７０ａｔｍ％、Ｉｎが１５～７５ａｔｍ％である。上記組成範囲を（Ｓｎ、Ｂｉ、Ｉｎ）の三元相図で表すと、（Ｓｎ４０、Ｂｉ４５、Ｉｎ１５）、（Ｓｎ１５、Ｂｉ７０、Ｉｎ１５）、（Ｓｎ１、Ｂｉ７０、Ｉｎ２９）、（Ｓｎ１、Ｂｉ２４、Ｉｎ７５）、（Ｓｎ１５、Ｂｉ１０、Ｉｎ７５）、（Ｓｎ４０、Ｂｉ１０、Ｉｎ５０）を頂点とする六角形の各辺及び内部である。Ｓｎ－Ｂｉ－Ｉｎ層１０４は、上記の組成範囲において、融点が１２０℃以下となる。あるいは、重量ベースで表した場合には、５０～７０重量％のＢｉ、１０～２４．５重量％のＩｎおよび残部のＳｎを含んでもよい。具体的な重量ベースでは、例えば、５５重量％のＢｉ、２０重量％のＩｎ、残部をＳｎとした融点９６℃のＳｎ－Ｂｉ－Ｉｎ層１０４が挙げられる。基材１０１から電極ランド１０２に向かっての平面視において、Ｓｎ－Ｂｉ－Ｉｎ層１０４の外径は、Ｓｎ－Ｂｉ層１０３の外径を含んでより外側に拡がっていてもよい。
なお、図１では、Ｓｎ－Ｂｉ－Ｉｎ層１０４は、電極ランド１０２（１０６）と同じ外径で示しているが、これに限られず、電極ランド１０２（１０６）の外径より大きく拡がっていてもよい。
Ｓｎ－Ｂｉ－Ｉｎ層１０４は、Ｓｎ－Ｂｉ－Ｉｎソルダーペーストを基材１０１に塗布し、リフロー炉で加熱して溶融させ、Ｓｎ－Ｂｉ層１０３の全面を覆って、実装してもよい。
【0028】
＜接合体の製造方法＞
図３は、実施の形態１に係る接合体の製造方法のフローチャートである。以下に接合体の製造方法を説明する。
（１）Ｎｉめっき１０６／Ａｕフラッシュめっき１０７からなる電極ランド１０２を有する電子部品１００を用意する。
（２）電子部品１００の電極ランド１０２のＮｉめっき１０６／Ａｕフラッシュめっき１０７の上にＳｎ－Ｂｉ層１０３をプリフォームする。具体的には、電子部品の電極ランド１０２のＮｉめっき１０６／Ａｕフラッシュめっき１０７上に電極ランド１０２と同径もしくは電極ランド１０２より小さい開口の開いた印刷マスクを用いてＳｎ－Ｂｉソルダーペーストを印刷する。
（３）次いで、Ｓｎ－Ｂｉソルダーペーストが電極ランド１０２に印刷された電子部品を加熱（リフロー）により溶融させ、電極ランド１０２上にＳｎ－Ｂｉ層を形成する。
（４）次に、伸縮性のある基材１０１を電極ランドと対向して配置する。
（５）その後、Ｓｎ－Ｂｉ－Ｉｎソルダー１０４を基材１０１の上に塗布し、リフロー炉において加熱し、電極ランド１０２の上のＳｎ－Ｂｉ層１０３を覆うようにＳｎ－Ｂｉ－Ｉｎソルダー１０４を溶融させて、実装する。これによって、電極ランド１０２と、基材１０１とをＳｎ－Ｂｉ層１０３及びＳｎ－Ｂｉ－Ｉｎ層１０４からなる接合部によって接合する。
以上によって、電極ランド１０２と、基材１０１と、接合部とを含む接合体１１０を得ることができる。なお、電極ランド１０２のＡｕフラッシュめっき１０７は、Ｓｎ－Ｂｉソルダーペースト内に拡散され、その接合界面には、Ｎｉめっき１０６とＳｎ－Ｂｉ－Ｉｎソルダー１０４のＳｎとによりＮｉ－Ｓｎの合金層が形成される。
図３は、実施の形態１に係る接合体の製造方法のフローチャートである。以下に接合体の製造方法を説明する。
（１）Ｎｉめっき１０６／Ａｕフラッシュめっき１０７からなる電極ランド１０２を有する電子部品１００を用意する。
（２）電子部品１００の電極ランド１０２のＮｉめっき１０６／Ａｕフラッシュめっき１０７の上にＳｎ－Ｂｉ層１０３をプリフォームする。具体的には、電子部品の電極ランド１０２のＮｉめっき１０６／Ａｕフラッシュめっき１０７上に電極ランド１０２と同径もしくは電極ランド１０２より小さい開口の開いた印刷マスクを用いてＳｎ－Ｂｉソルダーペーストを印刷する。
（３）次いで、Ｓｎ－Ｂｉソルダーペーストが電極ランド１０２に印刷された電子部品を加熱（リフロー）により溶融させ、電極ランド１０２上にＳｎ－Ｂｉ層を形成する。
（４）次に、伸縮性のある基材１０１を電極ランドと対向して配置する。
（５）その後、Ｓｎ－Ｂｉ－Ｉｎソルダー１０４を基材１０１の上に塗布し、リフロー炉において加熱し、電極ランド１０２の上のＳｎ－Ｂｉ層１０３を覆うようにＳｎ－Ｂｉ－Ｉｎソルダー１０４を溶融させて、実装する。これによって、電極ランド１０２と、基材１０１とをＳｎ－Ｂｉ層１０３及びＳｎ－Ｂｉ－Ｉｎ層１０４からなる接合部によって接合する。
以上によって、電極ランド１０２と、基材１０１と、接合部とを含む接合体１１０を得ることができる。なお、電極ランド１０２のＡｕフラッシュめっき１０７は、Ｓｎ－Ｂｉソルダーペースト内に拡散され、その接合界面には、Ｎｉめっき１０６とＳｎ－Ｂｉ－Ｉｎソルダー１０４のＳｎとによりＮｉ－Ｓｎの合金層が形成される。
【0029】
＜実施例＞
本開示の実施例に係る接合体及びその製造方法について説明する。
（１）電子部品として、ＬＧＡの２２８ピンパッケージ１０１（Ａｍｋｏｒ製）、電極ランド径０．３ｍｍΦ、電極ランド１０２の電極構成は、Ｎｉめっき１０６／Ａｕフラッシュめっき１０７を施した電子部品を用いた。
（２）次に、電極ランド１０２と同一径で印刷マスクの厚みが８０ｕｍの印刷マスクを用いて、５８重量％のＢｉ残部をＳｎとした融点１３８℃のＳｎ－Ｂｉソルダーペースト（弘輝製）を供給した。
（３）その後、Ｓｎ－Ｂｉソルダーペーストを供給した電子部品をリフロー炉（千住金属製）により、温度１６０℃にてＳｎ－Ｂｉソルダーペーストを溶融させ、電極ランドの面の法線方向（鉛直方向）に凸形状の凸部を有するＳｎ－Ｂｉ層１０３を形成した。形成したＳｎ－Ｂｉ層１０３の凸部の高さは、約３０μｍであり、高さの範囲として凸部の高さが１５μｍ～９０μｍとなる様にソルダーペーストを供給する。好ましくは、凸部の高さが１５μｍ～５０μｍになることが好ましい。凸部の高さが１５μｍより低いと電極ランド１０２上に形成されたＳｎ－Ｂｉ層１０３の周りにＳｎ－Ｂｉ－Ｉｎソルダーペースト１０４が濡れ広がらないため、実装後の接続面積が低下する。また、凸部の高さが９０μｍより高いと実装後の接続高さが高くなるため強度低下が発生する。
本開示の実施例に係る接合体及びその製造方法について説明する。
（１）電子部品として、ＬＧＡの２２８ピンパッケージ１０１（Ａｍｋｏｒ製）、電極ランド径０．３ｍｍΦ、電極ランド１０２の電極構成は、Ｎｉめっき１０６／Ａｕフラッシュめっき１０７を施した電子部品を用いた。
（２）次に、電極ランド１０２と同一径で印刷マスクの厚みが８０ｕｍの印刷マスクを用いて、５８重量％のＢｉ残部をＳｎとした融点１３８℃のＳｎ－Ｂｉソルダーペースト（弘輝製）を供給した。
（３）その後、Ｓｎ－Ｂｉソルダーペーストを供給した電子部品をリフロー炉（千住金属製）により、温度１６０℃にてＳｎ－Ｂｉソルダーペーストを溶融させ、電極ランドの面の法線方向（鉛直方向）に凸形状の凸部を有するＳｎ－Ｂｉ層１０３を形成した。形成したＳｎ－Ｂｉ層１０３の凸部の高さは、約３０μｍであり、高さの範囲として凸部の高さが１５μｍ～９０μｍとなる様にソルダーペーストを供給する。好ましくは、凸部の高さが１５μｍ～５０μｍになることが好ましい。凸部の高さが１５μｍより低いと電極ランド１０２上に形成されたＳｎ－Ｂｉ層１０３の周りにＳｎ－Ｂｉ－Ｉｎソルダーペースト１０４が濡れ広がらないため、実装後の接続面積が低下する。また、凸部の高さが９０μｍより高いと実装後の接続高さが高くなるため強度低下が発生する。
【0030】
凸部のＳｎ－Ｂｉ層１０３の形成は、電解や無電解で製作すると処理コストやめっき液のパッケージへの侵入など不具合が生じるため、ソルダーペーストでの供給が好ましい。
また、印刷マスクにてソルダーペーストを供給する場合、印刷マスクの形状は、電極ランド１０２のランド径と同じか、若しくは電極ランド１０２のランド径よりも印刷マスクの径を小さくする方が凸部の形成が容易である。
凸形状のＳｎ－Ｂｉ層１０３を形成する上で必要なソルダーペースト量は、電子部品の電極ランド１０２の面積により異なるため、印刷マスクの厚みやマスク開口面積によりソルダーペースト量を調整する。電極ランドのランド径が小さい場合は、ディスペンスやはんだボールでの供給を行うとよい。
また、印刷マスクにてソルダーペーストを供給する場合、印刷マスクの形状は、電極ランド１０２のランド径と同じか、若しくは電極ランド１０２のランド径よりも印刷マスクの径を小さくする方が凸部の形成が容易である。
凸形状のＳｎ－Ｂｉ層１０３を形成する上で必要なソルダーペースト量は、電子部品の電極ランド１０２の面積により異なるため、印刷マスクの厚みやマスク開口面積によりソルダーペースト量を調整する。電極ランドのランド径が小さい場合は、ディスペンスやはんだボールでの供給を行うとよい。
【0031】
（４）次に、電子部品の電極ランド１０２と回路形成された伸縮基材１０１との接合をリフロー炉（千住金属製）にてリフロー温度１２０℃で実装を行った。具体的には、回路形成された伸縮基材１０１であるウレタンシート（厚み０．１ｍｍ、伸び率６００％）の電極に厚さ８０μｍの印刷マスクにてＳｎ－Ｂｉ－Ｉｎソルダーペーストを供給した。Ｓｎ－Ｂｉ－Ｉｎソルダーペーストは、５５重量％のＢｉ、２０重量％のＩｎ、残部をＳｎとした融点９６℃のものを用いた。
【0032】
実装後の断面観察において、Ｓｎ－Ｂｉ層１０３は、凸形状の状態で存在し、その周りをＳｎ－Ｂｉ－Ｉｎソルダーペースト１０５の組成で覆われていることを確認した。
図４は、今回評価を実施した、Ｓｎ－Ｂｉ層のプリフォームの有無に関する、接合後の濡れ面積の濡れ広がり率と信頼性結果とを示す図である。
図４は、今回評価を実施した、Ｓｎ－Ｂｉ層のプリフォームの有無に関する、接合後の濡れ面積の濡れ広がり率と信頼性結果とを示す図である。
【0033】
信頼性試験は、ＪＩＳ Ｃ ６００６８２－１４（ＩＥＣ６００６８）に準拠して行った。信頼性試験は、温度サイクルとして－４０℃～＋８５℃にて実施した。温度サイクルは、－４０℃で１５分保持し、－４０℃から＋８５℃まで昇温し、＋８５℃で１５分保持し、＋８５℃から－４５℃まで降温する、というサイクルを繰り返す。具体的には、電子部品と基材とをディジーチェーンで接続して、全ての端子の接合部の応力変化を抵抗値で確認できるようにした。評価は、ディジーチェーンされた全ての端子の合計の抵抗値（初期抵抗値：１．９Ω）を測定し、その後、１００、２５０、５００、７５０、１０００、１５００サイクルでそれぞれ抵抗値を測定し、抵抗値が初期抵抗値の２倍である３．８Ω以上となった場合に評価ＮＧと判断した。例えば、１０００サイクルにて評価ＮＧの場合は、実力は７５０サイクルとした。なお、抵抗値の上昇は、例えば、温度サイクルによるクラックが接合部の端部から内部に進行し、接合面積が減少することにより生じるものと考えられる。
【0034】
図４の評価結果によれば、接合部にＳｎ－Ｂｉ層が存在しない場合の接合面積と比較し、接合部にＳｎ－Ｂｉ層を設けると共に、Ｓｎ－Ｂｉ層の全面を覆うＳｎ－Ｂｉ－Ｉｎ層を含む場合に、ソルダーペーストの濡れ性が良化していることがわかる。すなわち接合部の面積が増加した結果となった。
【産業上の利用可能性】
【0035】
本開示に係る接合体により、柔軟性が要望されるデバイス実装用の回路基板と、Ｎｉめっき／Ａｕフラッシュめっきの電極ランドとを、Ｓｎ－Ｂｉ層とＳｎ－Ｂｉ－Ｉｎ層とを含む説後凹部で接合することにより、高い信頼性が必要となる電子部品用途に適用できる。
【符号の説明】
【0036】
１００ 電子部品
１０１ 伸縮基材
１０２ 電極ランド
１０３ Ｓｎ－Ｂｉ層
１０４ Ｓｎ－Ｂｉ－Ｉｎソルダーペースト
１０５ Ｓｎ－Ｂｉ共晶ソルダーペースト
１０６ Ｎｉめっき
１０７ Ａｕフラッシュめっき
１０８ ＬＧＡパッケージ
１０９ 接合部
１１０ 接合体
１０１ 伸縮基材
１０２ 電極ランド
１０３ Ｓｎ－Ｂｉ層
１０４ Ｓｎ－Ｂｉ－Ｉｎソルダーペースト
１０５ Ｓｎ－Ｂｉ共晶ソルダーペースト
１０６ Ｎｉめっき
１０７ Ａｕフラッシュめっき
１０８ ＬＧＡパッケージ
１０９ 接合部
１１０ 接合体
【図1】
【図2A】
【図2B】
【図3】
【図4】