知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024154171
(43)【公開日】2024-10-30
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
H01L 23/28 20060101AFI20241023BHJP
H01L 23/12 20060101ALI20241023BHJP
【ＦＩ】
H01L23/28 A
H01L23/12 501C
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2023067856
(22)【出願日】2023-04-18
(71)【出願人】
【識別番号】390022471
【氏名又は名称】アオイ電子株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】高尾 勝大
(72)【発明者】
【氏名】黒羽 淳史
(72)【発明者】
【氏名】鈴木 敬史
【テーマコード（参考）】
4M109
【Ｆターム（参考）】
4M109AA01
4M109CA01
4M109CA04
4M109CA21
4M109DB02
4M109DB17
4M109EA11
(57)【要約】
【課題】半導体装置を実装基板などに実装する際の、半導体装置の実装信頼性を向上させる。
【解決手段】半導体装置１は、半導体チップ２と、半導体チップ２を封止する封止部３と、封止部３を貫通する貫通電極６とを備えている。貫通電極６は、封止部３の上面３ａから下面３ｂまで貫通する導体部４と、導体部４と隣接し、かつ封止部３の下面３ｂから突出する導体部５とを有している。
【選択図】図４
【解決手段】半導体装置１は、半導体チップ２と、半導体チップ２を封止する封止部３と、封止部３を貫通する貫通電極６とを備えている。貫通電極６は、封止部３の上面３ａから下面３ｂまで貫通する導体部４と、導体部４と隣接し、かつ封止部３の下面３ｂから突出する導体部５とを有している。
【選択図】図４
【特許請求の範囲】
【請求項1】
半導体チップと、
第１主面および前記第１主面とは反対側の第２主面を有し、前記半導体チップを封止する封止部と、
前記封止部を貫通する第１貫通電極と、
前記封止部を貫通する第２貫通電極と、
を備える半導体装置であって、
前記第１貫通電極は、前記封止部の前記第１主面から前記第２主面まで貫通する第１導体部と、前記第１導体部と隣接し、前記封止部の前記第１主面から突出する第２導体部とを有し、
前記第２貫通電極は、前記封止部の前記第１主面から前記第２主面まで貫通する第３導体部と、前記第３導体部と隣接し、前記封止部の前記第１主面から突出する第４導体部とを有し、
前記封止部の前記第１主面上に、前記第２導体部の一部と前記第４導体部の一部を覆うように形成された絶縁層を更に備える、半導体装置。
第１主面および前記第１主面とは反対側の第２主面を有し、前記半導体チップを封止する封止部と、
前記封止部を貫通する第１貫通電極と、
前記封止部を貫通する第２貫通電極と、
を備える半導体装置であって、
前記第１貫通電極は、前記封止部の前記第１主面から前記第２主面まで貫通する第１導体部と、前記第１導体部と隣接し、前記封止部の前記第１主面から突出する第２導体部とを有し、
前記第２貫通電極は、前記封止部の前記第１主面から前記第２主面まで貫通する第３導体部と、前記第３導体部と隣接し、前記封止部の前記第１主面から突出する第４導体部とを有し、
前記封止部の前記第１主面上に、前記第２導体部の一部と前記第４導体部の一部を覆うように形成された絶縁層を更に備える、半導体装置。
【請求項2】
請求項１記載の半導体装置において、
前記封止部の前記第１主面上に形成された複数の配線を更に備え、
前記半導体チップは、複数の電極を有し、
前記半導体チップは、前記半導体チップの前記複数の電極が前記複数の配線とそれぞれ電気的に接続されており、
前記複数の配線のそれぞれの一部は、前記絶縁層に覆われている、半導体装置。
前記封止部の前記第１主面上に形成された複数の配線を更に備え、
前記半導体チップは、複数の電極を有し、
前記半導体チップは、前記半導体チップの前記複数の電極が前記複数の配線とそれぞれ電気的に接続されており、
前記複数の配線のそれぞれの一部は、前記絶縁層に覆われている、半導体装置。
【請求項3】
請求項１記載の半導体装置において、
前記絶縁層から露出する前記第２導体部と前記第４導体部のそれぞれの表面にめっき層が形成されている、半導体装置。
前記絶縁層から露出する前記第２導体部と前記第４導体部のそれぞれの表面にめっき層が形成されている、半導体装置。
【請求項4】
請求項１記載の半導体装置において、
前記第２導体部は、前記第４導体部と対向する面と、前記対向する面とは反対側に位置する面を有し、
前記第４導体部は、前記第２導体部と対向する面と、前記対向する面とは反対側の面を有し、
前記第２導体部と前記第４導体部のそれぞれの前記対向する面は前記絶縁層で覆われており、前記第２導体部と前記第４導体部のそれぞれの前記反対側の面の少なくとも一部は、前記絶縁層から露出している、半導体装置。
前記第２導体部は、前記第４導体部と対向する面と、前記対向する面とは反対側に位置する面を有し、
前記第４導体部は、前記第２導体部と対向する面と、前記対向する面とは反対側の面を有し、
前記第２導体部と前記第４導体部のそれぞれの前記対向する面は前記絶縁層で覆われており、前記第２導体部と前記第４導体部のそれぞれの前記反対側の面の少なくとも一部は、前記絶縁層から露出している、半導体装置。
【請求項5】
請求項１記載の半導体装置において、
前記半導体装置を実装基板に搭載する際には、前記第１貫通電極の前記第２導体部は前記実装基板の第１端子と半田を介して接続され、
前記第２貫通電極の前記第４導体部は前記実装基板の第２端子と半田を介して接続され、
前記半田がフィレットを形成している、半導体装置。
前記半導体装置を実装基板に搭載する際には、前記第１貫通電極の前記第２導体部は前記実装基板の第１端子と半田を介して接続され、
前記第２貫通電極の前記第４導体部は前記実装基板の第２端子と半田を介して接続され、
前記半田がフィレットを形成している、半導体装置。
【請求項6】
請求項１記載の半導体装置において、
平面視において、前記第１貫通電極と前記第２貫通電極との間に前記半導体チップが配置されている、半導体装置。
平面視において、前記第１貫通電極と前記第２貫通電極との間に前記半導体チップが配置されている、半導体装置。
【請求項7】
請求項１記載の半導体装置において、
前記封止部の前記第２主面上に形成された第５導体部および第６導体部を更に備え、
前記第５導体部は、前記第１導体部と電気的に接続され、
前記第６導体部は、前記第３導体部と電気的に接続され、
前記第５導体部と前記第６導体部のそれぞれの一部は、前記封止部上に直接形成されている、半導体装置。
前記封止部の前記第２主面上に形成された第５導体部および第６導体部を更に備え、
前記第５導体部は、前記第１導体部と電気的に接続され、
前記第６導体部は、前記第３導体部と電気的に接続され、
前記第５導体部と前記第６導体部のそれぞれの一部は、前記封止部上に直接形成されている、半導体装置。
【請求項8】
請求項７記載の半導体装置において、
前記第５導体部と前記第６導体部との間の間隔は、前記第１導体部と前記第３導体部との間の間隔よりも小さい、半導体装置。
前記第５導体部と前記第６導体部との間の間隔は、前記第１導体部と前記第３導体部との間の間隔よりも小さい、半導体装置。
【請求項9】
（ａ）基材層上に第１導体部を形成する工程、
（ｂ）前記（ａ）工程後、複数の電極を有する半導体チップを、前記半導体チップの前記複数の電極が前記基材層と対向する向きで、前記基材層上に配置する工程、
（ｃ）前記（ｂ）工程後、前記基材層上に、前記第１導体部および前記半導体チップを覆うように、封止部を形成する工程、
ここで、前記封止部は、前記基材層に対向する第１主面および前記第１主面とは反対側の第２主面を有する、
（ｄ）前記（ｃ）工程後、前記封止部から前記基材層を剥離する工程、
（ｅ）前記（ｄ）工程後、前記封止部の前記第２主面を研磨して、前記封止部の前記第２主面から前記第１導体部を露出させる工程、
（ｆ）前記（ｅ）工程後、前記封止部の前記第１主面側に、前記半導体チップの前記複数の電極とそれぞれ電気的に接続された複数の配線と、前記第１導体部と重なる第２導体部と、を形成する工程、
（ｇ）前記（ｆ）工程後、前記封止部の前記第１主面上に、前記複数の配線のそれぞれの一部と前記第２導体部の一部とを覆うように、絶縁層を形成する工程、
を有し、
前記第２導体部は、前記封止部の前記第１主面から突出し、
前記第１導体部と前記第２導体部とにより、前記封止部を貫通する貫通電極が形成される、半導体装置の製造方法。
（ｂ）前記（ａ）工程後、複数の電極を有する半導体チップを、前記半導体チップの前記複数の電極が前記基材層と対向する向きで、前記基材層上に配置する工程、
（ｃ）前記（ｂ）工程後、前記基材層上に、前記第１導体部および前記半導体チップを覆うように、封止部を形成する工程、
ここで、前記封止部は、前記基材層に対向する第１主面および前記第１主面とは反対側の第２主面を有する、
（ｄ）前記（ｃ）工程後、前記封止部から前記基材層を剥離する工程、
（ｅ）前記（ｄ）工程後、前記封止部の前記第２主面を研磨して、前記封止部の前記第２主面から前記第１導体部を露出させる工程、
（ｆ）前記（ｅ）工程後、前記封止部の前記第１主面側に、前記半導体チップの前記複数の電極とそれぞれ電気的に接続された複数の配線と、前記第１導体部と重なる第２導体部と、を形成する工程、
（ｇ）前記（ｆ）工程後、前記封止部の前記第１主面上に、前記複数の配線のそれぞれの一部と前記第２導体部の一部とを覆うように、絶縁層を形成する工程、
を有し、
前記第２導体部は、前記封止部の前記第１主面から突出し、
前記第１導体部と前記第２導体部とにより、前記封止部を貫通する貫通電極が形成される、半導体装置の製造方法。
【請求項10】
請求項９記載の半導体装置の製造方法において、
（ｈ）前記（ｇ）工程後、前記絶縁層から露出する前記第２導体部の表面と、前記絶縁層から露出する前記複数の配線の表面とに、めっき層を形成する工程、
を更に有する、半導体装置の製造方法。
（ｈ）前記（ｇ）工程後、前記絶縁層から露出する前記第２導体部の表面と、前記絶縁層から露出する前記複数の配線の表面とに、めっき層を形成する工程、
を更に有する、半導体装置の製造方法。
【請求項11】
（ａ）基材層上に、複数の第１配線と、前記複数の第１配線よりも厚い第１導体部とを形成する工程、
（ｂ）前記（ａ）工程後、複数の電極を有する半導体チップを、前記半導体チップの前記複数の電極が前記複数の第１配線とそれぞれと対向するように配置し、前記半導体チップの前記複数の電極を前記複数の第１配線とそれぞれ電気的に接続する工程、
（ｃ）前記（ｂ）工程後、前記基材層上に、前記第１導体部、前記複数の第１配線および前記半導体チップを覆うように、封止部を形成する工程、
ここで、前記封止部は、前記基材層に対向する第１主面および前記第１主面とは反対側の第２主面を有する、
（ｄ）前記（ｃ）工程後、前記封止部から前記基材層を剥離する工程、
（ｅ）前記（ｄ）工程後、前記封止部の前記第２主面を研磨して、前記封止部の前記第２主面から前記第１導体部を露出させる工程、
（ｆ）前記（ｅ）工程後、前記封止部の前記第１主面側に、前記複数の第１配線と重なる複数の第２配線と、前記第１導体部と重なる第２導体部と、を形成する工程、
を有し、
前記複数の第１配線と前記複数の第２配線とにより、前記半導体チップの前記複数の電極とそれぞれ電気的に接続された複数の配線が形成され、
前記第２導体部は、前記封止部の前記第１主面から突出し、
前記第１導体部と前記第２導体部とにより、前記封止部を貫通する貫通電極が形成される、半導体装置の製造方法。
（ｂ）前記（ａ）工程後、複数の電極を有する半導体チップを、前記半導体チップの前記複数の電極が前記複数の第１配線とそれぞれと対向するように配置し、前記半導体チップの前記複数の電極を前記複数の第１配線とそれぞれ電気的に接続する工程、
（ｃ）前記（ｂ）工程後、前記基材層上に、前記第１導体部、前記複数の第１配線および前記半導体チップを覆うように、封止部を形成する工程、
ここで、前記封止部は、前記基材層に対向する第１主面および前記第１主面とは反対側の第２主面を有する、
（ｄ）前記（ｃ）工程後、前記封止部から前記基材層を剥離する工程、
（ｅ）前記（ｄ）工程後、前記封止部の前記第２主面を研磨して、前記封止部の前記第２主面から前記第１導体部を露出させる工程、
（ｆ）前記（ｅ）工程後、前記封止部の前記第１主面側に、前記複数の第１配線と重なる複数の第２配線と、前記第１導体部と重なる第２導体部と、を形成する工程、
を有し、
前記複数の第１配線と前記複数の第２配線とにより、前記半導体チップの前記複数の電極とそれぞれ電気的に接続された複数の配線が形成され、
前記第２導体部は、前記封止部の前記第１主面から突出し、
前記第１導体部と前記第２導体部とにより、前記封止部を貫通する貫通電極が形成される、半導体装置の製造方法。
【請求項12】
請求項１１記載の半導体装置の製造方法において、
（ｇ）前記（ｆ）工程後、前記封止部の前記第１主面上に、前記複数の配線のそれぞれの一部と前記第２導体部の一部とを覆うように、絶縁層を形成する工程、
（ｈ）前記（ｇ）工程後、前記絶縁層から露出する前記第２導体部の表面と、前記絶縁層から露出する前記複数の配線の表面とに、めっき層を形成する工程、
を更に有する、半導体装置の製造方法。
（ｇ）前記（ｆ）工程後、前記封止部の前記第１主面上に、前記複数の配線のそれぞれの一部と前記第２導体部の一部とを覆うように、絶縁層を形成する工程、
（ｈ）前記（ｇ）工程後、前記絶縁層から露出する前記第２導体部の表面と、前記絶縁層から露出する前記複数の配線の表面とに、めっき層を形成する工程、
を更に有する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、例えば、封止部を貫通する貫通電極を有する半導体装置およびその製造方法に好適に利用できるものである。
【背景技術】
【0002】
半導体装置は、半導体チップと半導体チップを封止する封止部とを有しているが、封止部を貫通する貫通電極を設ける場合がある。
【0003】
特許第６２８３１３１号公報（特許文献１）には、パッケージの第１面から第１面と反対側の第２面まで貫通する銅ポストを有する半導体パッケージが記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第６２８３１３１号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
半導体装置は、実装基板などに半田を用いて実装される。半導体装置を実装基板などに実装する際の、半導体装置の実装信頼性を向上させることが望まれる。
【課題を解決するための手段】
【0006】
一実施の形態によれば、半導体装置は、半導体チップと、前記半導体チップを封止する封止部と、前記封止部を貫通する第１貫通電極および第２貫通電極とを備えている。前記第１貫通電極は、前記封止部の第１主面から前記第１主面とは反対の第２主面まで貫通する第１導体部と、前記第１導体部と隣接し、前記封止部の前記第１主面から突出する第２導体部とを有する。前記第２貫通電極は、前記封止部の前記第１主面から前記第２主面まで貫通する第３導体部と、前記第３導体部と隣接し、前記封止部の前記第１主面から突出する第４導体部とを有する。半導体装置は、前記封止部の前記第１主面上に、前記第２導体部の一部と前記第４導体部の一部を覆うように形成された絶縁層を更に備える。
【発明の効果】
【0007】
一実施の形態によれば、半導体装置を実装基板などに実装する際の、半導体装置の実装信頼性を向上させることができる。
【図面の簡単な説明】
【0008】
【図1】実施の形態１の半導体装置の上面図である。
【図2】実施の形態１の半導体装置の下面図である。
【図3】実施の形態１の半導体装置の平面透視図である。
【図4】実施の形態１の半導体装置の断面図である。
【図5】実施の形態１の半導体装置の断面図である。
【図6】実施の形態１の半導体装置を実装基板上に実装した状態を示す断面図である。
【図7】実施の形態１の半導体装置を実装基板上に実装した状態を示す断面図である。
【図8】実施の形態１の半導体装置の製造工程中の断面図である。
【図18】変形例の半導体装置の製造工程中の断面図である。
【図28】実施の形態２の半導体装置の断面図である。
【図29】実施の形態３の半導体装置の上面図である。
【図30】実施の形態３の半導体装置の断面図である。
【図31】実施の形態３の半導体装置を実装基板上に実装した状態を示す断面図である。
【図32】実施の形態３の半導体装置を実装基板上に実装した状態を示す断面図である。
【発明を実施するための形態】
【0009】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0010】
（実施の形態１）
＜半導体装置の構造について＞
図１は、本実施の形態の半導体装置１の上面図であり、図２は、本実施の形態の半導体装置１の下面図（裏面図）であり、図３は、本実施の形態の半導体装置１の平面透視図であり、図４および図５は、本実施の形態の半導体装置１の断面図である。図２では、理解を簡単にするために、絶縁層８で覆われている導体部５および配線７の外周位置を、点線で示してある。また、図３では、貫通電極６と配線７を実線で示し、半導体チップ２を点線で示してある。また、図４は、図１～図３に示されるＡ－Ａ線の位置での半導体装置１の断面図であり、図５は、図１～図３に示されるＢ－Ｂ線の位置での半導体装置１の断面図である。図１～図５に示されるＸ方向、Ｙ方向およびＺ方向は、互いに直交する方向である。
＜半導体装置の構造について＞
図１は、本実施の形態の半導体装置１の上面図であり、図２は、本実施の形態の半導体装置１の下面図（裏面図）であり、図３は、本実施の形態の半導体装置１の平面透視図であり、図４および図５は、本実施の形態の半導体装置１の断面図である。図２では、理解を簡単にするために、絶縁層８で覆われている導体部５および配線７の外周位置を、点線で示してある。また、図３では、貫通電極６と配線７を実線で示し、半導体チップ２を点線で示してある。また、図４は、図１～図３に示されるＡ－Ａ線の位置での半導体装置１の断面図であり、図５は、図１～図３に示されるＢ－Ｂ線の位置での半導体装置１の断面図である。図１～図５に示されるＸ方向、Ｙ方向およびＺ方向は、互いに直交する方向である。
【0011】
【0012】
本実施の形態の半導体装置（半導体パッケージ）１は、半導体チップ２と、半導体チップ２を封止する封止部（封止樹脂部）３と、封止部３を貫通する貫通電極６と、封止部３の下面３ｂ側に形成された複数の配線７と、封止部３の下面３ｂ上に形成された絶縁層８と、を有している。
【0013】
封止部３は、絶縁性を有しており、例えば熱硬化性樹脂などの絶縁性の樹脂材料などからなる。封止部３は、更にフィラーを含有することもできる。封止部３は、一方の主面である上面３ａと、上面３ａとは反対側の主面である下面３ｂと、上面３ａと下面３ｂとをつなぐ４つの側面３ｃ１，３ｃ２，３ｃ３，３ｃ４と、を有している。封止部３の下面３ｂは、半導体装置１を実装基板などに実装する際の実装面である。封止部３の上面３ａおよび下面３ｂは、Ｘ方向およびＹ方向に略平行である。封止部３の厚さ方向は、Ｚ方向である。側面３ｃ１および側面３ｃ３は、Ｙ方向に略平行であり、かつ互いに反対側に位置している。側面３ｃ２および側面３ｃ４は、Ｘ方向に略平行であり、かつ互いに反対側に位置している。側面３ｃ１は側面３ｃ２および側面３ｃ４と交差し、また、側面３ｃ３は側面３ｃ２および側面３ｃ４と交差している。封止部３の平面形状は、Ｘ方向に略平行な２辺とＹ方向に略平行な２辺とを有する長方形状である。
【0014】
半導体チップ２は、一方の主面である表面２ａと、表面２ａとは反対側に位置する主面である裏面２ｂと、表面２ａに形成された複数の電極（パッド電極）１１と、を有している。電極１１は、半導体チップ２の表面２ａ側に形成されているため、表面電極とみなすことができる。各電極１１は、半導体チップ２の最上層保護膜の開口部から露出する導電膜からなる。各電極１１は、半導体チップ２内に形成された半導体素子または回路と電気的に接続されている。半導体チップ２の各電極１１上には、銅（Ｃｕ）ポストまたは銅（Ｃｕ）ピラーなどの柱状電極（突起状電極）１２が形成されている。柱状電極１２は、半導体チップ２の電極１１上に形成された接続用の電極である。
【0015】
半導体チップ２は、半導体チップ２の裏面２ｂが上を向き、半導体チップ２の複数の電極１１が複数の配線７（の内部端子部１５）とそれぞれ対向するように、配置されている。すなわち、半導体チップ２は、フェイスダウンで配置されている。半導体チップ２の複数の電極１１は、複数の配線７とそれぞれ電気的に接続されている。半導体チップ２の表面２ａおよび裏面２ｂは、Ｘ方向およびＹ方向に略平行であり、半導体チップ２の厚さ方向は、Ｚ方向である。半導体チップ２の平面形状は、Ｘ方向に略平行な２辺とＹ方向に略平行な２辺とを有する長方形状である。
【0016】
半導体チップ２の表面２ａと絶縁層８との間には、柱状電極１２の側面を覆うように、絶縁層１３が介在している。柱状電極１２は、絶縁層１３を貫通しており、半導体チップ２の電極１１と配線７の内部端子部１５とが、柱状電極１２を介して電気的に接続されている。半導体チップ２の裏面２ｂおよび側面は封止部３で覆われ、半導体チップ２の表面２ａは絶縁層１３で覆われている。半導体チップ２の表面２ａは絶縁層１３で覆われているので、絶縁層１３を封止部３の一部とみなすこともできる。
【0017】
貫通電極６は、封止部３の上面３ａと下面３ｂとの間を貫通している。図１～図５には、半導体装置１が２つの貫通電極６を有する場合が示されており、一方の貫通電極６に符号６ａを付して貫通電極６ａと称し、他方の貫通電極６に符号６ｂを付して貫通電極６ｂと称することとする。
【0018】
貫通電極６ａと貫通電極６ｂとは、Ｘ方向に離間しており、平面視において、貫通電極６ａと貫通電極６ｂとの間に半導体チップ２が配置されている。なお、本願において、平面視とは、封止部３の上面３ａまたは下面３ｂに平行な平面で見た場合に対応している。
【0019】
貫通電極６ａ，６ｂのうち、封止部３の側面３ｃ１に近い側に貫通電極６ａが位置し、封止部３の側面３ｃ３に近い側に貫通電極６ｂが位置している。すなわち、平面視において、封止部３の側面３ｃ１と半導体チップ２との間に貫通電極６ａが配置され、また、封止部３の側面３ｃ３と半導体チップ２との間に貫通電極６ｂが配置されている。図１～図３の場合は、平面視において、貫通電極６ａのＹ方向の寸法は貫通電極６ａのＸ方向の寸法よりも大きく、また、貫通電極６ｂのＹ方向の寸法は貫通電極６ｂのＸ方向の寸法よりも大きい。平面視において、貫通電極６ａは、封止部３内を、側面３ｃ１に沿うように延在し、また、貫通電極６ｂは、封止部３内を、側面３ｃ３に沿うように延在している。平面視において、貫通電極６ａ，６ｂのそれぞれは、封止部３の側面３ｃ１，３ｃ２，３ｃ３，３ｃ４から離間しているため、封止部３の側面３ｃ１，３ｃ２，３ｃ３，３ｃ４から貫通電極６ａ，６ｂは露出されていない。
【0020】
各貫通電極６は、導体部（電極部、導体層）４と、導体部４と隣接する導体部（電極部、端子部、導体層）５とにより構成されている。導体部４と導体部５とは、Ｚ方向に隣接しており、互いに接して電気的に接続されている。導体部４と導体部５とは、互いに同じ金属材料からなり、具体的には銅（Ｃｕ）からなる。このため、貫通電極６は、銅（Ｃｕ）からなる貫通電極である。
【0021】
導体部４は、上面と、上面とは反対側の下面と、上面と下面とをつなぐ側面と、を有している。導体部４は、貫通電極６のうちの封止部３内に位置する部分である。導体部４は、封止部３の上面３ａから下面３ｂまで貫通している。導体部４の側面は封止部３で覆われている。導体部４の上面は、封止部３の上面３ａと同一平面上に位置している。導体部４の下面は、封止部３の下面３ｂと同一平面上に位置している。導体部４の上面および下面は、封止部３で覆われておらず、封止部３から露出されている。すなわち、導体部４の上面は、封止部３の上面３ａにおいて、封止部３から露出され、また、導体部４の下面は、封止部３の下面３ｂにおいて、封止部３から露出されている。導体部４が封止部３を貫通しているので、導体部４は貫通電極６における貫通部（封止部３を貫通する部分）とみなすこともできる。
【0022】
導体部５は、上面と、上面とは反対側の下面と、上面と下面とをつなぐ側面と、を有している。導体部５は、導体部４の下面上に形成されている。導体部４の下面と導体部５の上面とが、互いに接している。このため、導体部５は、貫通電極６のうちの封止部３の下面３ｂから突出している部分である。導体部５は、封止部３の下面３ｂから突出しており、半導体装置１を実装基板などに実装する際の接続用端子として機能し得るので、貫通電極６における端子部（下側端子部）とみなすこともできる。また、封止部３の上面３ａにおいて封止部３から露出する導体部４の上面は、半導体装置１上に電子部品を搭載する際の接続用端子として機能し得るので、貫通電極６における端子部（上側端子部）とみなすこともできる。
【0023】
貫通電極６は、導体部４だけでなく導体部５も有しているため、貫通電極６の一部（具体的には導体部５）は、封止部３の下面３ｂから突出している。各貫通電極６は、半導体チップ２が有する複数の電極１１のいずれとも、導体を通じて繋がっていない。
【0024】
各配線７は、内部端子部１５と、外部端子部１６と、内部端子部１５と外部端子部１６とをつなぐ配線部１７と、を一体的に有している。各配線７の一方の端部が内部端子部１５であり、各配線７の他方の端部が外部端子部１６であり、各配線７において、内部端子部１５と外部端子部１６との間の部分が、配線部１７である。配線７と導体部５とは、互いに同じ金属材料からなり、具体的には銅（Ｃｕ）からなる。
【0025】
半導体装置１が有する配線７の数は、半導体チップ２が有する電極１１の数に対応している。図１～図５の場合は、電極１１および配線７の数がそれぞれ６つの場合が示されているが、電極１１および配線７の数はこれに限定されない。
【0026】
半導体チップ２の各電極１１上に形成されている柱状電極１２が、配線７の内部端子部１５と接してその配線７の内部端子部１５と電気的に接続されている。このため、半導体チップ２の各電極１１と各配線７の内部端子部１５とは、Ｚ方向（上下方向）に対向しているが、半導体チップ２の各電極１１と各配線７の内部端子部１５との間には、柱状電極１２が介在している。半導体チップ２の各電極１１と各配線７の内部端子部１５とは、柱状電極１２を介して互いに電気的に接続されている。内部端子部１５は、半導体チップ２の電極１１（より特定的には電極１１上の柱状電極１２）と接続するための端子部である。
【0027】
封止部３の下面３ｂ上には、各配線７の一部と各導体部５の一部とを覆うように、絶縁層８が形成されている。すなわち、封止部３の下面３ｂ上に、各配線７の一部（内部端子部１５および配線部１７）と、貫通電極６ａを構成する導体部５の一部と、貫通電極６ｂを構成する導体部５の一部とを覆うように、絶縁層８が形成されている。絶縁層１３の下面も、絶縁層８により覆われている。絶縁層８は、例えばソルダレジスト層からなる。
【0028】
各配線７において、内部端子部１５と配線部１７とは絶縁層８で覆われるが、外部端子部１６は絶縁層８で覆われずに、絶縁層８から露出されている。また、各貫通電極６の導体部５の少なくとも一部は、絶縁層８で覆われずに、絶縁層８から露出されている。具体的には、各貫通電極６の導体部５の下面の一部（大部分）と、各貫通電極６の導体部５の側面の一部（大部分）とは、絶縁層８で覆われずに、絶縁層８から露出されている。
【0029】
貫通電極６ａの導体部５は、貫通電極６ｂの導体部５と対向する面（側面）５ａ１と、その面５ａ１とは反対側に位置する面（側面）５ａ２とを有している。また、貫通電極６ｂの導体部５は、貫通電極６ａの導体部５と対向する面（側面）５ｂ１と、その面５ｂ１とは反対側に位置する面（側面）５ｂ２とを有している。貫通電極６ａの導体部５の面５ａ１と貫通電極６ｂの導体部５の面５ｂ１とは、互いに対向している。平面視において、貫通電極６ａの導体部５の面５ａ２は、封止部３の側面３ｃ１に沿うようにＹ方向に延在しており、また、貫通電極６ｂの導体部５の面５ｂ２は、封止部３の側面３ｃ３に沿うようにＹ方向に延在している。平面視において、貫通電極６ａの導体部５（の面５ａ２）と封止部３の側面３ｃ１との間に配線７は配置されておらず、また、貫通電極６ｂの導体部５（の面５ｂ２）と封止部３の側面３ｃ３との間に配線７は配置されていない。貫通電極６ａの導体部５の面５ａ１と貫通電極６ｂの導体部５の面５ｂ１は、絶縁層８で覆われている。貫通電極６ａの導体部５の面５ａ２の少なくとも一部と、貫通電極６ｂの導体部５の面５ｂ２の少なくとも一部は、絶縁層８で覆われておらず、絶縁層８から露出している。
【0030】
各配線７のうち、絶縁層８から露出されている外部端子部１６の表面（下面および側面）には、めっき層９が形成されている。なお、外部端子部１６は、互いに反対側に位置する上面および下面を有しており、外部端子部１６の上面は、封止部３の下面３ｂに接している。
【0031】
また、各貫通電極６のうち、絶縁層８から露出されている導体部５の表面（下面および側面）にも、めっき層９が形成されている。また、封止部３の上面３ａ側において、封止部３から露出される導体部４の表面（上面）にも、めっき層９が形成されている。このため、絶縁層８から露出する貫通電極６ａの導体部５の面５ａ２には、めっき層９が形成され、また、絶縁層８から露出する貫通電極６ｂの導体部５の面５ｂ２には、めっき層９が形成されている。貫通電極６ａの導体部５の面５ａ１と貫通電極６ｂの導体部５の面５ｂ１には、めっき層９は形成されていない。
【0032】
めっき層９は、金（Ａｕ）めっき層を含んでいる。すなわち、めっき層９は、金（Ａｕ）めっき層の単体膜か、あるいは、金（Ａｕ）めっき層を含む複数のめっき層の積層膜からなる。めっき層９が積層膜である場合は、めっき層９を構成する金（Ａｕ）めっき層は、めっき層９の最表層を構成することが好ましい。めっき層９としては、例えば、ニッケル（Ｎｉ）めっき層とパラジウム（Ｐｄ）めっき層と金（Ａｕ）めっき層との積層膜を好適に用いることができる。
【0033】
めっき層９が形成されていることにより、半導体装置１を実装基板などに実装する際に、半導体装置１の各貫通電極６の導体部５や各配線７の外部端子部１６を、実装基板などの端子に、半田などの導電性接合材を介して適格に接続することができる。また、半導体装置１上に電子部品を搭載する際に、その電子部品の電極を半導体装置１の貫通電極６に、半田などの導電性接合材を介して適格に接続することができる。
【0034】
【0035】
図６および図７に示されるように、半導体装置１は、封止部３の下面３ｂ（または絶縁層８）が実装基板（配線基板）２１の上面に対向するように、実装基板２１の上面上に搭載されている。実装基板２１の上面には、複数の端子（電極）２２が形成されている。半導体装置１の各貫通電極６の導体部５（より特定的には導体部５の表面のめっき層９）と各配線７の外部端子部１６（より特定的には外部端子部１６の表面のめっき層９）とは、それぞれ実装基板２１の各端子２２に半田（導電性接合材）２３を介して接合されて電気的に接続されている。半導体装置１の各貫通電極６の導体部５と各配線７の外部端子部１６は、実装基板２１の各端子２２と、半田２３を介して対向している。
【0036】
図６および図７の場合は、貫通電極６ａの導体部５は、実装基板２１の端子２２ａと半田２３を介して接続され、貫通電極６ｂの導体部５は、実装基板２１の端子２２ｂと半田２３を介して接続され、配線７の外部端子部１６は、実装基板２１の端子２２ｃと半田２３を介して接続される。貫通電極６ａの導体部５と端子２２ａとを接続する半田２３、貫通電極６ｂの導体部５と端子２２ｂとを接続する半田２３、および配線７の外部端子部１６と端子２２ｃを接続する半田は、それぞれフィレットを形成している。
【0037】
また、図６および図７に示されるように、半導体装置１上に電子部品２５を搭載することができる。電子部品２５は、封止部３の上面３ａ上に配置される。電子部品２５としては、例えばコイルまたはチップコンデンサなどの受動部品（受動チップ部品）を用いることができる。電子部品２５は、複数（ここでは２つ）の電極２６を有しており、電子部品２５の各電極２６は、半導体装置１の各貫通電極６の導体部４（より特定的には導体部４の表面のめっき層９）に半田（導電性接合材）２７を介して接合されて電気的に接続されている。電子部品２５の各電極２６は、半導体装置１の各貫通電極６の導体部４と、半田２７を介して対向している。
【0038】
半導体装置１の貫通電極６は、封止部３を貫通するように形成されており、半田２３を介して実装基板２１の端子２２に電気的に接続されるとともに、半田２７を介して電子部品２５の電極２６に電気的に接続されている。これにより、電子部品２５の各電極２６は、半導体装置１の貫通電極６を通じて、実装基板２１の端子２２と電気的に接続される。この場合、半導体装置１の貫通電極６は、半導体装置１を実装する実装基板２１の端子２２と、半導体装置１上に搭載される電子部品２５の電極２６とを電気的に接続する機能を有している。
【0039】
また、半導体チップ２で発生した熱は、半導体チップ２から配線７および半田２７を経由して実装基板２１へ伝導する経路と、半導体チップ２から封止部３内を貫通電極６に向かって伝導し、その貫通電極６および半田２３を経由して実装基板２１へ伝導する経路とにより、実装基板２１へ放熱することができる。また、電子部品２５で発生した熱を、半田２７、貫通電極６および半田２３を通じて、実装基板２１に放熱することができる。これにより、半導体装置１の放熱特性を向上させることができる。
【0040】
また、本実施の形態の半導体装置１においては、各貫通電極６の一部（具体的には導体部５）は、封止部３の下面３ｂから突出している。そして、絶縁層８で覆われずに絶縁層８から露出する導体部５の表面（下面および側面）に、めっき層９が形成されている。これにより、半導体装置１を実装基板２１などに半田を用いて実装する際に、半導体装置１の貫通電極６と実装基板２１などの端子との半田を介した接続状態を確認することができる。
【0041】
すなわち、半導体装置１を実装基板２１に実装する際には、半導体装置１の貫通電極６の導体部５や配線７の外部端子部１６が実装基板２１に対向する向きで半導体装置１を実装基板２１に搭載する。そして、半導体装置１の貫通電極６の導体部５（具体的には導体部５の表面のめっき層９）や配線７の外部端子部１６（具体的には外部端子部１６の表面のめっき層９）を実装基板２１の端子２２に、半田２３を介して接続する。この際、各貫通電極６の一部（具体的には導体部５）が、封止部３の下面３ｂから突出し、絶縁層８から露出する導体部５の下面だけでなく、絶縁層８から露出する導体部５の側面（より特定的には面５ａ２，５ｂ２）上にもめっき層９が形成されていることで、半田２３は導体部５の側面上に這い上がり、フィレット（半田フィレット）が形成される。導体部５の側面（より特定的には面５ａ２，５ｂ２）に形成されたフィレットが、封止部３の側面よりも外に濡れ拡がる斜面を形成することで、半導体装置１の貫通電極６と実装基板２１の端子２２との半田接続の状態を、上方から（つまりは、封止部３の上面３ａの上方から）半導体装置１を観察することにより、容易に確認することができる。
【0042】
ここでは、貫通電極６ａの導体部５の面５ａ２上に形成されたフィレットが、封止部３の側面３ｃ１よりも外に濡れ拡がる斜面を形成し、そのフィレットを半導体装置１の上方から観察することにより、半導体装置１の貫通電極６ａと実装基板２１の端子２２ａとの半田接続の状態を確認することができる。また、貫通電極６ｂの導体部５の面５ｂ２上に形成されたフィレットが、封止部３の側面３ｃ３よりも外に濡れ拡がる斜面を形成し、そのフィレットを半導体装置１の上方から観察することで、半導体装置１の貫通電極６ｂと実装基板２１の端子２２ｂとの半田接続の状態を確認することができる。具体的には、外観検査において上方からフィレットが確認できる程度にフィレットに斜面が形成されている場合は、半導体装置１の貫通電極６（６ａ，６ｂ）と実装基板２１の端子２２（２２ａ，２２ｂ）との半田接続が良好であると判断することができる。一方、上方からフィレットが確認できない場合は、半導体装置１の貫通電極６（６ａ，６ｂ）と実装基板２１の端子２２（２２ａ，２２ｂ）との半田接続が良好ではないと判断することができる。
【0043】
従って、半導体装置１を実装基板２１などに実装する際の、半導体装置１の実装の信頼性を向上させることができる。また、半導体装置１を用いた電子装置の信頼性を向上させることができる。
【0044】
導体部５の側面（面５ａ２，５ｂ２）にフィレットを適格に形成できるように、導体部５の厚さ（Ｚ方向の寸法）は、３０～７０μｍ程度とすることが好ましい。
【0045】
＜半導体装置の製造工程について＞
図８～図１７は、本実施の形態の半導体装置１の製造工程を示す断面図であり、上記図４に相当する断面が示されている。また、各図面では１パッケージ分のみ図示しているが、面方向に複数のパッケージが連結した状態で、複数のパッケージを同時に製造することができる。
図８～図１７は、本実施の形態の半導体装置１の製造工程を示す断面図であり、上記図４に相当する断面が示されている。また、各図面では１パッケージ分のみ図示しているが、面方向に複数のパッケージが連結した状態で、複数のパッケージを同時に製造することができる。
【0046】
まず、図８に示されるように、基材層としてベース層３１を準備する。ベース層３１の上面には、粘着層３２が形成されている。ベース層３１としては、例えばテープ部材またはフィルム部材などを用いることができる。ベース層３１と粘着層３２とを合わせたものを、基材層とみなすこともできる。
【0047】
次に、図９に示されるように、ベース層３１上の粘着層３２上に、銅（Ｃｕ）からなる導体部４を形成する。これは、例えば、導体部４を有するリードフレームをベース層３１上の粘着層３２上に配置することにより、実現することができる。
【0048】
次に、図１０に示されるように、ベース層３１上の粘着層３２上に、半導体チップ２を配置（搭載）する。この際、半導体チップ２の表面２ａが粘着層３２（ベース層３１）と対向する向きで、すなわち、半導体チップ２の複数の電極１１が粘着層３２（ベース層３１）と対向する向きで、半導体チップ２をベース層３１上の粘着層３２上に配置する。
【0049】
半導体チップ２は、その表面２ａに複数の電極１１を有している。半導体チップ２をベース層３１上の粘着層３２上に配置する前の段階で、半導体チップ２の複数の電極１１上には、複数の柱状電極１２がそれぞれ形成されている。また、半導体チップ２をベース層３１上の粘着層３２上に配置する前の段階で、半導体チップ２の表面２ａ上には、樹脂材料からなる絶縁層１３が形成されており、この絶縁層１３は、複数の柱状電極１２のそれぞれの側面を覆っている。各柱状電極１２は、この絶縁層１３を貫通している。そして、柱状電極１２と絶縁層１３とが形成されている半導体チップ２を、柱状電極１２が粘着層３２と対向するように、半導体チップ２をベース層３１上の粘着層３２上に配置する。これにより、図１０に示されるように、半導体チップ２の複数の柱状電極１２のそれぞれの先端面が粘着層３２と接触し、また、絶縁層１３の下面（半導体チップ２の表面２ａと接している側とは反対側の面）が、粘着層３２と接触して接着される。半導体チップ２の表面２ａと粘着層３２との間には、複数の柱状電極１２のそれぞれの側面を覆うように、絶縁層１３が介在する。
【0050】
他の形態として、半導体チップ２の表面２ａ上に絶縁層１３を形成していない場合もあり得る。図１１は、半導体チップ２の表面２ａ上に絶縁層１３を形成していなかった場合の断面図である。半導体チップ２の表面２ａ上に絶縁層１３を形成していなかった場合は、図１１に示されるようにベース層３１上の粘着層３２上に半導体チップ２を配置すると、半導体チップ２の複数の柱状電極１２のそれぞれの先端面が粘着層３２と接触して接着される。この場合、半導体チップ２の表面２ａと粘着層３２との間には、隙間が生じ得る。
【0051】
次に、図１２に示されるように、樹脂封止工程を行って、ベース層３１上の粘着層３２上に、半導体チップ２および導体部４を覆うように、封止部３を形成する。半導体チップ２の裏面２ｂおよび側面と導体部４の上面および側面は、封止部３で覆われる。封止部３は、粘着層３２（ベース層３１）に対向する主面である下面３ｂと、下面３ｂとは反対側の主面である上面３ａとを有している。この段階では、封止部３の上面３ａから導体部４は露出されない。封止部３は、モールド樹脂からなる。例えばコンプレッションモールドにより、封止部３を形成することができる。
【0052】
図１２は、上記図１０のように半導体チップ２の表面２ａ上に絶縁層１３を形成していた場合に対応している。上記図１０のように半導体チップ２の表面２ａ上に絶縁層１３を形成していた場合は、封止部３を形成すると、図１２に示されるように、半導体チップ２の表面２ａと粘着層３２との間には絶縁層１３が介在しているため、半導体チップ２の表面２ａと粘着層３２との間に封止部３は形成されない。
【0053】
一方、上記図１１のように半導体チップ２の表面２ａ上に絶縁層１３を形成していない場合は、半導体チップ２の表面２ａと粘着層３２との間にも封止部３が形成される。この場合は、半導体チップ２の裏面２ｂおよび側面だけでなく、半導体チップ２の表面２ａも覆われ、図１２～図１７および上記図４および図５において、絶縁層１３は封止部３に置換される。
【0054】
次に、図１３に示されるように、半導体チップ２や導体部４を封止する封止部３から、ベース層３１および粘着層３２を剥離して取り除く。これにより、封止部３の下面３ｂが露出される。封止部３の下面３ｂでは、導体部４の下面、柱状電極１２の先端面、および絶縁層１３の下面が、露出される。
【0055】
次に、図１４に示されるように、封止部３の上面３ａを研磨して封止部３の厚さを薄くする。これにより、封止部３の上面３ａで導体部４の上面を露出させる。言い換えると、封止部３の上面３ａから導体部４の上面が露出するまで、封止部３の上面３ａを研磨する。但し、封止部３の上面３ａから半導体チップ２は露出されない。
【0056】
次に、図１５に示されるように、封止部３の下面３ｂ側に、導体部５および配線７を形成する。導体部５および配線７は、めっき法により形成することができる。導体部５と配線７とは、同じ工程で形成されるため、互いに同じ金属材料（ここでは銅）からなり、かつ、互いに同じ厚さを有している。
【0057】
例えば、まず、封止部３の下面３ｂ上と、絶縁層１３の下面上と、柱状電極１２の先端面上と、導体部４の下面上に、銅（Ｃｕ）のシード層を無電解めっき法を用いて形成する。それから、そのシード層上にレジストパターンを形成する。レジストパターンは、例えば、フォトレジストフィルムをシード層上に貼り付けてから、そのフォトレジストフィルムを露光、現像することにより、形成することができる。それから、そのレジストパターンで覆われずに露出する部分のシード層上に、電解めっき法を用いて銅（Ｃｕ）の電解めっき層を形成する。その後、レジストパターンを除去してから、銅めっき層で覆われずに露出する部分のシード層を、エッチングなどにより除去する。これにより、銅のシード層とシード層上の銅の電解めっき層との積層膜からなる導体部５および配線７を形成することができる。この場合、シード層よりも電解めっき層の方が厚いため、導体部５および配線７は、主として電解めっき層からなる。
【0058】
導体部５は、導体部４と重なるように、導体部４の下面上に形成される。本実施の形態では、平面視において、導体部４と導体部５は、平面形状および平面寸法がほぼ一致している。導体部４と導体部４の下面上に形成された導体部５とにより、貫通電極６が形成される。導体部５は、封止部３の下面３ｂから突出している。また、各配線７は、上述のように、内部端子部１５と外部端子部１６とそれらをつなぐ配線部１７とを一体的に有している（上記図３参照）。
【0059】
平面視において配線７の内部端子部１５は柱状電極１２と重なっているため、配線７の内部端子部１５は柱状電極１２の先端面と接して、その柱状電極１２と電気的に接続される。このため、半導体チップ２の各電極１１は、柱状電極１２を通じて、各配線７の内部端子部１５と電気的に接続される。
【0060】
配線７は、リードフレームを用いて形成するのではなく、めっき法で形成している。このため、半導体装置１の薄型化が容易となる。
【0061】
次に、図１６に示されるように、封止部３の下面３ｂ側に、絶縁層８を形成する。絶縁層８は、各配線７の内部端子部１５および配線部１７を覆い、かつ、各貫通電極６の導体部５の下面および側面のそれぞれの少なくとも一部と各配線７の外部端子部１６の下面および側面のそれぞれの少なくとも一部とを露出するように形成される。絶縁層８としては、例えばソルダレジストなどの絶縁性コート材を用いることができる。
【0062】
次に、図１７に示されるように、めっき層９を形成する。めっき層９は、例えば、ニッケル（Ｎｉ）めっき層と、その上のパラジウム（Ｐｄ）めっき層と、その上の金（Ａｕ）めっき層との積層膜からなる。めっき層９は、各配線７のうち、絶縁層８から露出されている外部端子部１６の表面（下面および側面）に形成される。また、めっき層９は、各貫通電極６のうち、絶縁層８から露出されている導体部５の表面（下面および側面）に形成される。また、めっき層９は、封止部３の上面３ａにおいて封止部３から露出される導体部４の表面（上面）に形成される。
【0063】
このようにして、半導体装置１が製造される。複数の半導体パッケージの封止部３を一体的に連続して形成していた場合は、隣り合う半導体パッケージ間の封止部３をダイシングブレードなどにより切断することで、個片化された半導体装置１を得ることができる。
【0064】
【0065】
まず、図８に示されるように、基材層としてベース層３１を準備する。この場合、ベース層３１の上面に上記粘着層３２は形成されていない。
【0066】
次に、図１９に示されるように、ベース層３１上に、導体部４ａおよび複数の配線７ａを、めっき法を用いて形成する。導体部４ａと配線７ａとは、同じ工程で形成されるため、互いに同じ金属材料（ここでは銅）からなる。導体部４ａと配線７ａとは、同層に形成される。配線７ａの平面形状は、上記図３に示される配線７の平面形状と同じである。このため、各配線７ａは、上述した内部端子部１５と外部端子部１６とそれらをつなぐ配線部１７とを一体的に有している（上記図３参照）。
【0067】
次に、図２０に示されるように、導体部４ａ上に導体部４ｂを、めっき法を用いて形成する。導体部４ｂを形成する際には、配線７ａ上に追加のめっき層は形成しない。
【0068】
導体部４ａと導体部４ｂとは、互いに同じ金属材料（ここでは銅）からなる。導体部４ａとその上の導体部４ｂとにより、導体部４が形成される。導体部４ａと導体部４ｂとは同じ金属材料からなるため、導体部４ａ上に導体部４ｂを形成する工程は、導体部４ａの厚さを増大させる工程とみなすこともできる。導体部４の厚さは、配線７ａの厚さよりも厚い。
【0069】
このようにして、ベース層３１上に、複数の配線７ａと、配線７ａよりも厚い導体部４とが形成される。
【0070】
次に、図２１に示されるように、ベース層３１上に、半導体チップ２を配置（搭載）する。この際、半導体チップ２の表面２ａがベース層３１と対向する向きで、半導体チップ２の複数の電極１１が複数の配線７ａ（の内部端子部１５）とそれぞれ対向するように、半導体チップ２をベース層３１上に配置する。半導体チップ２の電極１１上には柱状電極１２が形成されており、その柱状電極１２が配線７ａ（の内部端子部１５）に、半田などの導電性接合材（図示せず）を介して接合される。この場合、半導体チップ２の電極１１は、柱状電極１２および半田を通じて、配線７ａ（の内部端子部１５）と電気的に接続される。
【0071】
あるいは、柱状電極１２の代わりに半田バンプを用いることもできる。その場合は、ベース層３１上に半導体チップ２を搭載すると、半田バンプが配線７ａ（の内部端子部１５）に接続される。これにより、半導体チップ２の電極１１は、半田バンプを通じて、配線７ａ（の内部端子部１５）と電気的に接続される。
【0072】
次に、図２２に示されるように、樹脂封止工程を行って、ベース層３１上に、半導体チップ２、導体部４および配線７ａを覆うように、封止部３を形成する。半導体チップ２の裏面２ｂおよび側面と導体部４の上面および側面は、封止部３で覆われる。また、各配線７ａの上面および側面も、封止部３で覆われる。封止部３の下面３ｂは、ベース層３１と対向している。この段階では、封止部３の上面３ａから導体部４は露出されていない。半導体チップ２の表面２ａ上に上記絶縁層１３を形成していない場合は、図２２に示されるように、半導体チップ２の表面２ａとベース層３１との間にも封止部３が形成される。この場合、半導体チップ２の裏面２ｂおよび側面だけでなく、半導体チップ２の表面２ａも封止部３で覆われる。封止部３は、例えばコンプレッションモールドにより、形成することができる。
【0073】
次に、図２３に示されるように、半導体チップ２や導体部４を封止する封止部３から、ベース層３１を剥離して取り除く。これにより、封止部３の下面３ｂが露出される。封止部３の下面３ｂでは、導体部４の下面および配線７ａの下面が、露出される。
【0074】
次に、図２４に示されるように、封止部３の上面３ａを研磨して封止部３の厚さを薄くする。これにより、封止部３の上面３ａで導体部４の上面を露出させる。
【0075】
次に、図２５に示されるように、封止部３の下面３ｂ側に、導体部５および複数の配線７ｂを、めっき法を用いて形成する。導体部５と配線７ｂとは、同じ工程で形成されるため、互いに同じ金属材料（ここでは銅）からなり、かつ、互いに同じ厚さを有している。また、導体部５と導体部４とは、互いに同じ金属材料（ここでは銅）からなる。また、配線７ａと配線７ｂとは、互いに同じ金属材料（ここでは銅）からなる。導体部５および配線７ｂの形成法は、上記図１５を参照して説明した導体部５および配線７の形成法とほぼ同様であるので、ここではその繰り返しの説明は省略する。
【0076】
導体部５は、導体部４と重なるように、導体部４の下面上に形成される。配線７ｂは、配線７ａと重なるように、配線７ａの下面上に形成される。本実施の形態では、平面視において、導体部４と導体部５は、平面形状および平面寸法がほぼ一致している。また、平面視において、配線７ａと配線７ｂは、平面形状および平面寸法がほぼ一致している。導体部４と導体部４の下面上に形成された導体部５とにより、貫通電極６が形成される。また、配線７ａと配線７ａの下面上に形成された配線７ｂとにより、配線７が形成される。各配線７は、上述のように、内部端子部１５と外部端子部１６とそれらをつなぐ配線部１７とを一体的に有している（上記図３参照）。半導体チップ２の電極１１は、柱状電極１２（または半田バンプ）を通じて配線７の内部端子部１５と電気的に接続される。ここでは、配線７は配線７ａと配線７ｂとにより形成されているため、配線７の厚さは、導体部５の厚さよりも厚い。
【0077】
次に、図２６に示されるように、封止部３の下面３ｂ側に、絶縁層８を形成する。絶縁層８は、各配線７の内部端子部１５および配線部１７を覆い、かつ、各貫通電極６の導体部５の下面および側面のそれぞれの少なくとも一部と、各配線７ｂの外部端子部１６の下面および側面のそれぞれの少なくとも一部とを露出するように形成される。各貫通電極６の導体部５の一部は、絶縁層８により覆われる。
【0078】
次に、図２７に示されるように、めっき層９を形成する。めっき層９の材料は、上述した通りである。めっき層９は、各配線７のうち、絶縁層８から露出されている配線７ｂの外部端子部１６の表面（下面および側面）に形成される。また、めっき層９は、各貫通電極６のうち、絶縁層８から露出されている導体部５の表面（下面および側面）に形成される。また、めっき層９は、封止部３の上面３ａにおいて封止部３から露出される導体部４の表面（上面）に形成される。
【0079】
このようにして、半導体装置１が製造される。複数の半導体パッケージの封止部３を一体的に連続して形成していた場合は、隣り合う半導体パッケージ間の封止部３をダイシングブレードなどにより切断することで、個片化された半導体装置１を得ることができる。
【0080】
【0081】
一方、図１８～図２７の変形例の製造工程を適用した場合に比べて、上記図８～図１７の製造工程を適用した場合は、半導体装置の製造工程数を抑制することができる。このため、半導体装置の製造コストを、より低減することができる。
【0082】
（実施の形態２）
図２８は、本実施の形態２の半導体装置１の断面図である。図２８には、上記実施の形態１の上記図４に対応する断面図が示されている。以下では、図２８に示される本実施の形態２の半導体装置１を、符号１ａを付して半導体装置１ａと称することとする。
図２８は、本実施の形態２の半導体装置１の断面図である。図２８には、上記実施の形態１の上記図４に対応する断面図が示されている。以下では、図２８に示される本実施の形態２の半導体装置１を、符号１ａを付して半導体装置１ａと称することとする。
【0083】
【0084】
すなわち、上記実施の形態１では、平面視において、導体部４と導体部５は、平面形状および平面寸法がほぼ一致していた。このため、平面視において、導体部５の外周位置は、導体部４の外周位置とほぼ一致していた。
【0085】
それに対して、本実施の形態２では、平面視において、導体部４の下面は、導体部５に内包されている。平面視において、導体部５の平面寸法（平面積）は、導体部４の下面の平面寸法（平面積）よりも大きい。これを反映して、平面視において、絶縁層８から露出する導体部５の平面寸法は、本実施の形態２の半導体装置１ａの方が、上記実施の形態１の半導体装置１より大きい。
【0086】
【0087】
本実施の形態２では、絶縁層８から露出する導体部５の平面寸法を大きくすることができるため、半導体装置１ａを実装基板に実装した際に、導体部５の側面に形成される半田フィレットを、より確認しやすくなる。
【0088】
（実施の形態３）
図２９は、本実施の形態３の半導体装置１の上面図であり、図３０は、本実施の形態３の半導体装置１の断面図である。図３０は、図２９に示されるＡ－Ａ線の位置での半導体装置１の断面図であり、上記実施の形態１の図４に相当する断面図が示されている。以下では、図２９および図３０に示される本実施の形態３の半導体装置１を、符号１ｂを付して半導体装置１ｂと称することとする。
図２９は、本実施の形態３の半導体装置１の上面図であり、図３０は、本実施の形態３の半導体装置１の断面図である。図３０は、図２９に示されるＡ－Ａ線の位置での半導体装置１の断面図であり、上記実施の形態１の図４に相当する断面図が示されている。以下では、図２９および図３０に示される本実施の形態３の半導体装置１を、符号１ｂを付して半導体装置１ｂと称することとする。
【0089】
【0090】
図２９および図３０に示される本実施の形態３の半導体装置１ｂにおいては、封止部３の上面３ａ上に導体部（導体層）４１が形成されている。導体部４１と導体部４とは、互いに同じ金属材料（ここでは銅）からなる。導体部４１は、導体部４と隣接し、その導体部と電気的に接続されている。
【0091】
ここで、貫通電極６ａを構成する導体部４と重なる導体部４１を、符号４１ａを付して導体部４１ａと称し、貫通電極６ｂを構成する導体部４と重なる導体部４１を、符号４１ｂを付して導体部４１ｂと称することとする。導体部４１ａと導体部４１ｂとは、互いに離間している。図２９の場合は、導体部４１ａと導体部４１ｂとは、Ｘ方向に離間している。
【0092】
導体部４１ａ，４１ｂのそれぞれの一部は、封止部３上に直接形成されている。すなわち、導体部４１ａは、貫通電極６ａを構成する導体部４上に位置してその導体部４に隣接する部分と、封止部３上に位置して封止部３に隣接する部分とを、一体的に有している。また、導体部４１ｂは、貫通電極６ｂを構成する導体部４上に位置してその導体部４に隣接する部分と、封止部３上に位置して封止部３に隣接する部分とを、一体的に有している。
【0093】
貫通電極６ａを構成する導体部４の上面は、導体部４１ａで覆われている。貫通電極６ａを構成する導体部４の上面は、導体部４１ａと接しており、その導体部４は導体部４１ａと電気的に接続されている。導体部４１ａは、貫通電極６ａを構成する導体部４および導体部５と電気的に接続されているため、導体部４１ａを貫通電極６ａの一部とみなすこともできる。
【0094】
貫通電極６ｂを構成する導体部４の上面は、導体部４１ｂで覆われている。貫通電極６ｂを構成する導体部４の上面は、導体部４１ｂと接しており、その導体部４は導体部４１ｂと電気的に接続されている。導体部４１ｂは、貫通電極６ｂを構成する導体部４および導体部５と電気的に接続されているため、導体部４１ｂを貫通電極６ｂの一部とみなすこともできる。
【0095】
封止部３の上面３ａ上には、各導体部４１ａ，４１ｂの一部を覆うように、絶縁層４２が形成されている。絶縁層４２は、例えばソルダレジスト層からなる。絶縁層４２は、形成しない場合もあり得る。
【0096】
絶縁層４２で覆われずに絶縁層４２から露出する導体部４１ａ，４１ｂは、半導体装置１ｂ上に電子部品を搭載する際の接続用端子として機能し得るので、貫通電極６における端子部（上側端子部）とみなすこともできる。
【0097】
平面視において、絶縁層４２から露出する導体部４１ａと絶縁層４２から露出する導体部４１ｂとの間の間隔Ｌ２は、貫通電極６ａを構成する導体部４と貫通電極６ｂを構成する導体部４との間の間隔Ｌ１よりも小さい（すなわちＬ２＜Ｌ１）。貫通電極６ａを構成する導体部４と貫通電極６ｂを構成する導体部４との間の間隔Ｌ１は、貫通電極６ａと貫通電極６ｂとの間の間隔と実質的に同じである。間隔Ｌ１，Ｌ２は、図２９に示されている。絶縁層４２を形成しない場合は、間隔Ｌ１は、導体部４１ａと導体部４１ｂとの間の間隔に対応する。
【0098】
他の構成は、図２９および図３０に示される本実施の形態３の半導体装置１ｂも、上記図１～図５に示される上記半導体装置１とほぼ同様であるので、ここではその繰り返しの説明は省略する。また、上記図２８に示される上記半導体装置１ａに本実施の形態３を適用することもできる。
【0099】
図３１および図３２は、本実施の形態３の半導体装置１ｂを実装基板２１上に実装した状態を示す断面図である。図３１および図３２には、上記図３０に対応する断面が示されている。但し、図３１には、半導体装置１ｂ上に電子部品２５ａが搭載された場合が示され、図３２には、半導体装置１ｂ上に、電子部品２５ａよりも小さな電子部品２５ｂが搭載された場合が示されている。
【0100】
上記実施の形態１と同様に、本実施の形態３においても、図３１および図３２に示されるように、半導体装置１は、封止部３の下面３ｂ（または絶縁層８）が実装基板２１の上面に対向するように、実装基板２１の上面上に搭載されている。半導体装置１の各貫通電極６の導体部５と各配線７の外部端子部１６とは、それぞれ実装基板２１の各端子２２に半田２３を介して接合されて電気的に接続されている。
【0101】
図３１の場合は、半導体装置１ｂ上に電子部品２５ａが搭載されている。電子部品２５ａの各電極２６ａは、半導体装置１ｂの各導体部４１ａ，４１ｂに半田２７を介して接合されて電気的に接続されている。
【0102】
図３２の場合は、半導体装置１ｂ上に電子部品２５ｂが搭載されている。電子部品２５ｂの各電極２６ｂは、半導体装置１ｂの各導体部４１ａ，４１ｂに半田２７を介して接合されて電気的に接続されている。電子部品２５ａ，２５ｂとしては、例えばコイルまたはチップコンデンサなどの受動部品（受動チップ部品）を用いることができる。
【0103】
平面視において、電子部品２５ｂは電子部品２５ａよりも小さい。より特定的には、電子部品２５ｂの長さは、電子部品２５ａの長さよりも小さい。ここで、各電子部品２５ａ，２５ｂの長さは、半導体装置１ｂ上に電子部品２５ａ，２５ｂを搭載したときの電子部品２５ａ，２５ｂの上記Ｘ方向における長さに対応している。
【0104】
電子部品２５ａは、上記実施の形態１の半導体装置１と本実施の形態３の半導体装置１ｂのいずれにも搭載することができる。一方、電子部品２５ａよりも小さい電子部品２５ｂは、上記実施の形態１の半導体装置１上に搭載することは難しいが、本実施の形態３の半導体装置１ｂ上には容易かつ適格に搭載することができる。
【0105】
なぜなら、上記実施の形態１の半導体装置１の場合は、封止部３の上面で露出する導体部４の上面が、電子部品２５ａの電極２６を接続するための端子部として機能するため、貫通電極６ａと貫通電極６ｂとの間の間隔Ｌ１よりも小さな電子部品２５ｂを半導体装置１上に搭載しようとしても、その電子部品２５ｂの電極２６ｂを貫通電極６に接続することは難しいからである。
【0106】
それに対して、本実施の形態３では、封止部３上に導体部４１ａ，４１ｂを形成している。そして、半導体装置１ｂ上に搭載する電子部品２５ｂの各電極２６ｂは、各導体部４１ａ，４１ｂに半田２７を介して接続している。平面視において、絶縁層４２から露出する導体部４１ａと絶縁層４２から露出する導体部４１ｂとの間の間隔Ｌ２は、貫通電極６ａを構成する導体部４と貫通電極６ｂを構成する導体部４との間の間隔Ｌ１よりも小さくすることができる。このため、図３２のように、貫通電極６ａと貫通電極６ｂとの間の間隔Ｌ１よりも小さな電子部品２５ｂを半導体装置１上に搭載する場合でも、その電子部品２５ｂの各電極２６ｂを各導体部４１ａ，４１ｂに半田２７を介して容易かつ適格に接続することができる。従って、上記実施の形態１に比べて、本実施の形態３の場合は、半導体装置上に搭載する電子部品の寸法の自由度が高くなる。本実施の形態３の場合は、半導体装置１ｂ上に様々な寸法の電子部品の搭載が可能になる。
【0107】
一方、上記実施の形態１の場合は、半導体装置の製造工程数を抑制することができ、半導体装置の製造コストを抑制することができる。
【0108】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【0109】
１，１ａ，１ｂ 半導体装置
２ 半導体チップ
２ａ 表面
２ｂ 裏面
３ 封止部
３ａ 上面
３ｂ 下面
３ｃ１，３ｃ２，３ｃ３，３ｃ４ 側面
４，４ａ，４ｂ 導体部
５ 導体部
５ａ１，５ａ２，５ｂ１，５ｂ２ 面
６，６ａ，６ｂ 貫通電極
７，７ａ，７ｂ 配線
８ 絶縁層
９ めっき層
１１ 電極
１２ 柱状電極
１３ 絶縁層
１５ 内部端子部
１６ 外部端子部
１７ 配線部
２１ 実装基板
２２，２２ａ，２２ｂ，２２ｃ 端子
２３ 半田
２５，２５ａ，２５ｂ 電子部品
２６，２６ａ，２６ｂ 電極
２７ 半田
３１ ベース層
３２ 粘着層
２ 半導体チップ
２ａ 表面
２ｂ 裏面
３ 封止部
３ａ 上面
３ｂ 下面
３ｃ１，３ｃ２，３ｃ３，３ｃ４ 側面
４，４ａ，４ｂ 導体部
５ 導体部
５ａ１，５ａ２，５ｂ１，５ｂ２ 面
６，６ａ，６ｂ 貫通電極
７，７ａ，７ｂ 配線
８ 絶縁層
９ めっき層
１１ 電極
１２ 柱状電極
１３ 絶縁層
１５ 内部端子部
１６ 外部端子部
１７ 配線部
２１ 実装基板
２２，２２ａ，２２ｂ，２２ｃ 端子
２３ 半田
２５，２５ａ，２５ｂ 電子部品
２６，２６ａ，２６ｂ 電極
２７ 半田
３１ ベース層
３２ 粘着層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】