ホーム > 特許ランキング > 株式会社コベルコ科研
知財求人 - 知財ポータルサイト「IP Force」
特開2024-154366薄膜トランジスタの製造方法、スパッタリングターゲットおよび焼結体
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024154366
(43)【公開日】2024-10-30
(54)【発明の名称】薄膜トランジスタの製造方法、スパッタリングターゲットおよび焼結体
(51)【国際特許分類】
H01L 29/786 20060101AFI20241023BHJP
H01L 21/336 20060101ALI20241023BHJP
H01L 21/318 20060101ALI20241023BHJP
H01L 21/203 20060101ALI20241023BHJP
H10K 50/00 20230101ALI20241023BHJP
H10K 59/12 20230101ALI20241023BHJP
【ＦＩ】
H01L29/78 618B
H01L29/78 619A
H01L29/78 618A
H01L21/318 B
H01L21/203 S
H10K50/00
H10K59/12
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2024016439
(22)【出願日】2024-02-06
(31)【優先権主張番号】P 2023068149
(32)【優先日】2023-04-18
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000130259
【氏名又は名称】株式会社コベルコ科研
(74)【代理人】
【識別番号】100159499
【弁理士】
【氏名又は名称】池田 義典
(74)【代理人】
【識別番号】100120329
【弁理士】
【氏名又は名称】天野 一規
(74)【代理人】
【識別番号】100159581
【弁理士】
【氏名又は名称】藤本 勝誠
(74)【代理人】
【識別番号】100139354
【弁理士】
【氏名又は名称】松浦 昌子
(74)【代理人】
【識別番号】100208708
【弁理士】
【氏名又は名称】河村 健志
(74)【代理人】
【識別番号】100215371
【弁理士】
【氏名又は名称】古茂田 道夫
(74)【代理人】
【識別番号】100187997
【弁理士】
【氏名又は名称】田中 厳輝
(72)【発明者】
【氏名】越智 元隆
【テーマコード（参考）】
3K107
5F058
5F103
5F110
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC21
3K107CC45
3K107EE04
3K107EE46
3K107FF14
3K107GG28
3K107HH05
5F058BA07
5F058BB01
5F058BC08
5F058BD10
5F058BF04
5F058BF07
5F103AA08
5F103BB22
5F103DD30
5F103GG02
5F103GG03
5F103LL13
5F103NN06
5F103PP05
5F103RR07
5F110AA14
5F110BB01
5F110CC01
5F110DD01
5F110DD02
5F110DD05
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110FF01
5F110FF02
5F110FF03
5F110FF04
5F110FF09
5F110FF29
5F110FF30
5F110FF35
5F110FF36
5F110GG01
5F110GG06
5F110GG15
5F110GG25
5F110GG28
5F110GG33
5F110GG34
5F110GG43
5F110GG58
5F110HJ13
5F110HJ15
5F110HJ18
5F110HL02
5F110HL03
5F110HL04
5F110HL06
5F110NN03
5F110NN22
5F110NN23
5F110NN24
5F110NN28
5F110NN35
5F110QQ11
(57)【要約】
【課題】本開示は、動作安定性を高めることができる薄膜トランジスタの製造方法を提供することを目的とする。
【解決手段】本開示の一態様に係る酸化物半導体層は、基板上に少なくとも酸化物半導体層、保護層、ゲート絶縁層、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタを製造する方法であって、上記基板上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む上記酸化物半導体層を形成する工程と、上記酸化物半導体層上に、ＳｉＮを含む上記保護層を形成する工程とを備える。
【選択図】図１
【解決手段】本開示の一態様に係る酸化物半導体層は、基板上に少なくとも酸化物半導体層、保護層、ゲート絶縁層、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタを製造する方法であって、上記基板上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む上記酸化物半導体層を形成する工程と、上記酸化物半導体層上に、ＳｉＮを含む上記保護層を形成する工程とを備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
基板上に少なくとも酸化物半導体層、保護層、ゲート絶縁層、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタを製造する方法であって、
上記基板上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む上記酸化物半導体層を形成する工程と、
上記酸化物半導体層上に、ＳｉＮを含む上記保護層を形成する工程と
を備えることを特徴とする薄膜トランジスタの製造方法。
上記基板上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む上記酸化物半導体層を形成する工程と、
上記酸化物半導体層上に、ＳｉＮを含む上記保護層を形成する工程と
を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項2】
基板上に少なくとも酸化物半導体層、酸化物ガスバリア層、保護層、ゲート絶縁層、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタを製造する方法であって、
上記基板上に、上記酸化物半導体層を形成する工程と、
上記酸化物半導体層上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む上記酸化物ガスバリア層を形成する工程と、
上記酸化物ガスバリア層上に、ＳｉＮを含む上記保護層を形成する工程と
を備えることを特徴とする薄膜トランジスタの製造方法。
上記基板上に、上記酸化物半導体層を形成する工程と、
上記酸化物半導体層上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む上記酸化物ガスバリア層を形成する工程と、
上記酸化物ガスバリア層上に、ＳｉＮを含む上記保護層を形成する工程と
を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項3】
上記酸化物半導体層が、金属元素としてＩｎ、ＺｎおよびＡｌを含む請求項２に記載の薄膜トランジスタの製造方法。
【請求項4】
上記金属元素の合計に対する含有率が、
Ｉｎ：４０原子％以上７５原子％以下、
Ｚｎ：１５原子％以上４５原子％以下、および
Ａｌ：０．５原子％以上２０原子％以下
である請求項１、請求項２または請求項３に記載の薄膜トランジスタの製造方法。
Ｉｎ：４０原子％以上７５原子％以下、
Ｚｎ：１５原子％以上４５原子％以下、および
Ａｌ：０．５原子％以上２０原子％以下
である請求項１、請求項２または請求項３に記載の薄膜トランジスタの製造方法。
【請求項5】
上記酸化物半導体層が非晶質層である請求項１に記載の薄膜トランジスタの製造方法。
【請求項6】
上記酸化物半導体層および上記酸化物ガスバリア層の少なくとも一方が非晶質層である請求項３に記載の薄膜トランジスタの製造方法。
【請求項7】
上記酸化物半導体層を、Ｈ２およびＨ２Ｏの少なくとも一方に対するバリア層として形成する請求項１または請求項３に記載の薄膜トランジスタの製造方法。
【請求項8】
上記酸化物ガスバリア層を、Ｈ２およびＨ２Ｏの少なくとも一方に対するバリア層として形成する請求項２または請求項３に記載の薄膜トランジスタの製造方法。
【請求項9】
薄膜トランジスタに用いられる酸化物半導体層および酸化物ガスバリア層の少なくとも一方を形成するためのスパッタリングターゲットであって、
金属元素としてＩｎ、ＺｎおよびＡｌを含み、
含有する全金属元素の合計に対する上記Ｉｎ、上記Ｚｎおよび上記Ａｌの含有量が、
Ｉｎ：４０原子％以上７５原子％以下、
Ｚｎ：１５原子％以上４５原子％以下、および
Ａｌ：０．５原子％以上２０原子％以下
であるスパッタリングターゲット。
金属元素としてＩｎ、ＺｎおよびＡｌを含み、
含有する全金属元素の合計に対する上記Ｉｎ、上記Ｚｎおよび上記Ａｌの含有量が、
Ｉｎ：４０原子％以上７５原子％以下、
Ｚｎ：１５原子％以上４５原子％以下、および
Ａｌ：０．５原子％以上２０原子％以下
であるスパッタリングターゲット。
【請求項10】
請求項９に記載のスパッタリングターゲットを形成するための焼結体。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、薄膜トランジスタの製造方法、スパッタリングターゲットおよび焼結体に関する。
【背景技術】
【0002】
有機ＥＬ（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ等のフラットパネルディスプレイに用いられるアクティブ素子として、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が普及しつつある。この薄膜トランジスタとしては、トップゲート型（スタガ型）のもの及びボトムゲート型（逆スタガ型）のものが公知である。
【0003】
このような薄膜トランジスタには、動作安定性が求められている。キャリア移動度および光ストレス耐性を高めて動作安定性を向上した薄膜トランジスタが知られている（特開２０２０－１９４９４５号公報）。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０２０－１９４９４５号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１の薄膜トランジスタは、Ｉｎ、ＺｎおよびＦｅを含む酸化物半導体層を備えることにより、動作安定性を向上している。薄膜トランジスタの保護層にはＳｉＮが用いられているものが多い。ＳｉＮを含む保護層は水素含有率が大きく、製造過程における熱履歴によって、上記保護層から水素が脱離して拡散することがある。この水素が薄膜トランジスタの酸化物半導体層に浸入すると、薄膜トランジスタのＶｔｈシフト等の特性を悪化させることがある。このような特性の悪化は、キャリア移動度の高い酸化物半導体層を備える薄膜トランジスタで影響が大きく、動作が不安定になり易い傾向がある。水素の影響を低減し、酸化物半導体層を備える薄膜トランジスタの動作安定性を向上することが求められている。
【0006】
本開示は、このような事情に鑑みてなされたものであり、動作安定性を高めることができる薄膜トランジスタの製造方法、および動作安定性の高い薄膜トランジスタの酸化物半導体層と酸化物ガスバリア層とを形成するためのスパッタリングターゲットを提供することを目的とする。
【課題を解決するための手段】
【0007】
本開示の一態様に係る薄膜トランジスタの製造方法は、基板上に少なくとも酸化物半導体層、保護層、ゲート絶縁層、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタを製造する方法であって、上記基板上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む上記酸化物半導体層を形成する工程と、上記酸化物半導体層上に、ＳｉＮを含む上記保護層を形成する工程とを備える。
【0008】
本開示の他の一態様に係る薄膜トランジスタの製造方法は、基板上に少なくとも酸化物半導体層、酸化物ガスバリア層、保護層、ゲート絶縁層、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタを製造する方法であって、上記基板上に、上記酸化物半導体層を形成する工程と、上記酸化物半導体層上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む上記酸化物ガスバリア層を形成する工程と、上記酸化物ガスバリア層上に、ＳｉＮを含む上記保護層を形成する工程とを備える。
【0009】
本開示のさらに他の一態様に係るスパッタリングターゲットは、薄膜トランジスタに用いられる酸化物半導体層および酸化物ガスバリア層の少なくとも一方を形成するためのスパッタリングターゲットであって、金属元素としてＩｎ、ＺｎおよびＡｌを含み、含有する全金属元素の合計に対する上記Ｉｎ、上記Ｚｎおよび上記Ａｌの含有量が、Ｉｎ：４０原子％以上７５原子％以下、Ｚｎ：１５原子％以上４５原子％以下、およびＡｌ：０．５原子％以上２０原子％以下である。
【発明の効果】
【0010】
本開示の一態様である薄膜トランジスタの製造方法は、薄膜トランジスタの動作安定性を高めることができる。本開示の他の一態様であるスパッタリングターゲットは、動作安定性の高い薄膜トランジスタの酸化物半導体層および酸化物ガスバリア層を形成することができる。
【図面の簡単な説明】
【0011】
【図6】図６は、チャネル長１０μｍ、ＩｎおよびＺｎを含む酸化物半導体層を備える試料１５の薄膜トランジスタのＩｄ－Ｖｇ特性を測定し、ゲート負バイアスおよび光照射（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ：ＮＢＴＩＳ）試験による光ストレス耐性の比較結果を示すグラフである。
【発明を実施するための形態】
【0012】
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。
最初に本開示の実施態様を列記して説明する。
【0013】
上述のように、ＳｉＮを含む保護層から脱離して拡散した水素（Ｈ２）が酸化物半導体層内に浸入し、あるいはこの水素が水分（Ｈ２Ｏ）となって酸化物半導体層内に浸入することで、薄膜トランジスタのＶｔｈシフト等の特性を悪化させることがある。本発明者らが鋭意検討したところ、酸化物半導体層にインジウム（Ｉｎ）、亜鉛（Ｚｎ）およびアルミニウム（Ａｌ）を含ませることで層内にＨ２およびＨ２Ｏが浸入することを抑制でき、または薄膜トランジスタにＩｎ、ＺｎおよびＡｌを含む酸化物ガスバリア層を備えさせることで酸化物半導体層内にＨ２およびＨ２Ｏが浸入することを抑制できることを突き止めた。同時に、上記Ａｌには、経年変化などにより層内から脱離することがあるＺｎについて、上記脱離を抑制できることを突き止めた。
【0014】
（１）本開示の一態様に係る薄膜トランジスタの製造方法は、基板上に少なくとも酸化物半導体層、保護層、ゲート絶縁層、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタを製造する方法であって、上記基板上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む上記酸化物半導体層を形成する工程と、上記酸化物半導体層上に、ＳｉＮを含む上記保護層を形成する工程とを備える。
【0015】
当該薄膜トランジスタの製造方法は、Ｉｎ、ＺｎおよびＡｌを含む酸化物半導体層を基板上に形成しているため、この酸化物半導体層内に拡散したＨ２およびＨ２Ｏが浸入することを抑制でき、得られる薄膜トランジスタの動作安定性を高めることができる。
【0016】
（２）本開示の他の一態様に係る薄膜トランジスタの製造方法は、基板上に少なくとも酸化物半導体層、酸化物ガスバリア層、保護層、ゲート絶縁層、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタを製造する方法であって、上記基板上に、上記酸化物半導体層を形成する工程と、上記酸化物半導体層上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む上記酸化物ガスバリア層を形成する工程と、上記酸化物ガスバリア層上に、ＳｉＮを含む上記保護層を形成する工程とを備える。
【0017】
当該薄膜トランジスタの製造方法は、酸化物半導体層上にＩｎ、ＺｎおよびＡｌを含む酸化物ガスバリア層を形成しているため、上記酸化物半導体層内に拡散したＨ２およびＨ２Ｏが浸入することを抑制でき、得られる薄膜トランジスタの動作安定性を高めることができる。
【0018】
（３）上記（２）において、上記酸化物半導体層が、金属元素としてＩｎ、ＺｎおよびＡｌを含んでいてもよい。このようにすることで、上記酸化物半導体層内にＨ２およびＨ２Ｏが拡散することをより抑制できる。
【0019】
（４）上記（１）、（２）および（３）において、上記金属元素の合計に対する含有率が、Ｉｎ：４０原子％以上７５原子％以下、Ｚｎ：１５原子％以上４５原子％以下、およびＡｌ：０．５原子％以上２０原子％以下であってもよい。このように、上記金属元素における上記Ｉｎ、上記Ｚｎおよび上記Ａｌの含有量が上記範囲内であることによって、上記酸化物半導体層内にＨ２およびＨ２Ｏが浸入することを効果的に抑制しつつ、薄膜トランジスタのキャリア移動度や閾値電圧の適正化を促進することができる。
【0020】
（５）上記（１）、（２）および（３）において、上記酸化物半導体層および上記酸化物ガスバリア層は非晶質層であってもよい。このようにすることで、Ｈ２およびＨ２Ｏの拡散抑制効果を向上できる。
【0021】
（６）上記（１）乃至（５）において、上記酸化物半導体層および上記酸化物ガスバリア層を、Ｈ２およびＨ２Ｏの少なくとも一方に対するバリア層として形成してもよい。すなわち、上記酸化物半導体層自体がＨ２およびＨ２Ｏの少なくとも一方の浸入を抑制するガスのバリア層を兼ねる層として形成されていてもよい。
【0022】
（７）上記（１）乃至（６）において、上記酸化物半導体層中および上記酸化物ガスバリア層中の上記Ａｌが上記Ｚｎの脱離を抑制するものであってもよい。すなわち、上記ＡｌがＺｎの脱離を抑制する金属元素として含有されていてもよい。
【0023】
本開示のさらに他の一態様に係るスパッタリングターゲットは、薄膜トランジスタに用いられる酸化物半導体層および酸化物ガスバリア層の少なくとも一方を形成するためのスパッタリングターゲットであって、金属元素としてＩｎ、ＺｎおよびＡｌを含み、含有する全金属元素の合計に対する上記Ｉｎ、上記Ｚｎおよび上記Ａｌの含有量が、Ｉｎ：４０原子％以上７５原子％以下、Ｚｎ：１５原子％以上４５原子％以下、およびＡｌ：０．５原子％以上２０原子％以下である。
【0024】
当該スパッタリングターゲットは、酸化物半導体層内にＨ２およびＨ２Ｏが拡散することを抑制できる酸化物半導体層および酸化物ガスバリア層を形成できる。
【0025】
本開示のさらに他の一態様に係る焼結体は、上記スパッタリングターゲットを形成するための焼結体である。
【0026】
すなわち上記スパッタリングターゲットは、焼結体で形成されていてもよい。
【0027】
［本開示の実施形態の詳細］
以下、適宜図面を参照しつつ、本開示の実施の形態を詳説する。なお、本明細書に記載の数値については、記載された上限値と下限値との一方のみを採用すること、或いは上限値と下限値を任意に組み合わせることが可能である。本明細書では、組み合わせ可能な上限値から下限値までの数値範囲が好適な範囲として全て記載されているものとする。
以下、適宜図面を参照しつつ、本開示の実施の形態を詳説する。なお、本明細書に記載の数値については、記載された上限値と下限値との一方のみを採用すること、或いは上限値と下限値を任意に組み合わせることが可能である。本明細書では、組み合わせ可能な上限値から下限値までの数値範囲が好適な範囲として全て記載されているものとする。
【0028】
［第一実施形態］
図１に、当該薄膜トランジスタの製造方法（以下、単に「当該製造方法」ともいう）で得られる薄膜トランジスタの一例として、トップゲート型薄膜トランジスタ１０（以下、単に「薄膜トランジスタ１０」ともいう）を示す。薄膜トランジスタ１０は、基板１１上に酸化物半導体層１２、保護層１３、ゲート絶縁層１４、ゲート電極１５、ソース電極１６およびドレイン電極１７を有する。図１の薄膜トランジスタ１０の保護層１３は、珪素酸化物（ＳｉＯｘ）を含む第１保護層１３１と、この第１保護層１３１に積層され、珪素窒化物（ＳｉＮ）を含む第２保護層１３２とを含む。ゲート絶縁層１４およびゲート電極１５は、保護層１３（第１保護層１３１）内に配置されている。ゲート絶縁層１４は酸化物半導体層１２に積層され、ゲート電極１５はゲート絶縁層１４に積層されている。ソース電極１６およびドレイン電極１７は、それらの一部が酸化物半導体層１２の導体化されたＳ／Ｄ領域に接するように配置されている。酸化物半導体層１２のゲート絶縁層１４が積層されている領域は、導体化されていないチャネル領域である。
図１に、当該薄膜トランジスタの製造方法（以下、単に「当該製造方法」ともいう）で得られる薄膜トランジスタの一例として、トップゲート型薄膜トランジスタ１０（以下、単に「薄膜トランジスタ１０」ともいう）を示す。薄膜トランジスタ１０は、基板１１上に酸化物半導体層１２、保護層１３、ゲート絶縁層１４、ゲート電極１５、ソース電極１６およびドレイン電極１７を有する。図１の薄膜トランジスタ１０の保護層１３は、珪素酸化物（ＳｉＯｘ）を含む第１保護層１３１と、この第１保護層１３１に積層され、珪素窒化物（ＳｉＮ）を含む第２保護層１３２とを含む。ゲート絶縁層１４およびゲート電極１５は、保護層１３（第１保護層１３１）内に配置されている。ゲート絶縁層１４は酸化物半導体層１２に積層され、ゲート電極１５はゲート絶縁層１４に積層されている。ソース電極１６およびドレイン電極１７は、それらの一部が酸化物半導体層１２の導体化されたＳ／Ｄ領域に接するように配置されている。酸化物半導体層１２のゲート絶縁層１４が積層されている領域は、導体化されていないチャネル領域である。
【0029】
薄膜トランジスタ１０は、基板１１上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む酸化物半導体層１２を形成する工程と、酸化物半導体層１２上に、ＳｉＮを含む保護層１３を形成する工程とを備える当該製造方法によって得られる。当該製造方法は、これら２つの工程の間に、酸化物半導体層１２上にゲート絶縁層１４を形成する工程と、ゲート絶縁層１４上にゲート電極１５を形成する工程とを有する。また当該製造方法は、保護層１３を形成する工程の後に、ソース電極１６およびドレイン電極１７を形成する工程を有する。
【0030】
〔酸化物半導体層を形成する工程〕
酸化物半導体層１２を形成する工程では、基板１１上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む酸化物半導体層１２を形成する。
酸化物半導体層１２を形成する工程では、基板１１上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む酸化物半導体層１２を形成する。
【0031】
（基板）
基板１１としては、特に限定されるものではなく、ガラス基板やシリコン基板等が挙げられる。上記ガラス基板に用いられるガラスとしては、例えば無アルカリガラス、高歪点ガラス、ソーダライムガラス等が挙げられる。また、基板１１として、ステンレスシート等の金属基板、ポリエチレンテレフタレート（ＰＥＴ）フィルム等の樹脂基板を用いることもできる。
基板１１としては、特に限定されるものではなく、ガラス基板やシリコン基板等が挙げられる。上記ガラス基板に用いられるガラスとしては、例えば無アルカリガラス、高歪点ガラス、ソーダライムガラス等が挙げられる。また、基板１１として、ステンレスシート等の金属基板、ポリエチレンテレフタレート（ＰＥＴ）フィルム等の樹脂基板を用いることもできる。
【0032】
基板１１の平均厚さは、加工性の観点から０．００１ｍｍ以上１０ｍｍ以下が好ましい。また、基板１１の大きさ及び形状は、ディスプレイのサイズ等に応じて設定できる。
【0033】
（酸化物半導体層）
酸化物半導体層１２は、金属元素としてＩｎ、ＺｎおよびＡｌを含む。これらの金属元素を含むことで、酸化物半導体層１２は、後述するＳｉＮを含む第２保護層１３２から拡散されるＨ２が内部に浸入することを抑制できる。また、拡散したＨ２が酸素と結合し、Ｈ２Ｏとして内部に浸入することも抑制できる。すなわち、酸化物半導体層１２はＨ２およびＨ２Ｏのガスのバリア層としての機能を有している。
酸化物半導体層１２は、金属元素としてＩｎ、ＺｎおよびＡｌを含む。これらの金属元素を含むことで、酸化物半導体層１２は、後述するＳｉＮを含む第２保護層１３２から拡散されるＨ２が内部に浸入することを抑制できる。また、拡散したＨ２が酸素と結合し、Ｈ２Ｏとして内部に浸入することも抑制できる。すなわち、酸化物半導体層１２はＨ２およびＨ２Ｏのガスのバリア層としての機能を有している。
【0034】
＜Ｉｎ＞
Ｉｎは、Ｈ２およびＨ２Ｏが酸化物半導体層１２内に浸入することを抑制すると共に、導電性（電気伝導性）の向上にも寄与する元素である。Ｉｎの含有量が大きい程、当該酸化物半導体層１２の導電性が向上し、キャリア密度及びキャリア移動度が向上する。
Ｉｎは、Ｈ２およびＨ２Ｏが酸化物半導体層１２内に浸入することを抑制すると共に、導電性（電気伝導性）の向上にも寄与する元素である。Ｉｎの含有量が大きい程、当該酸化物半導体層１２の導電性が向上し、キャリア密度及びキャリア移動度が向上する。
【0035】
上記金属元素の合計に対するＩｎの含有率の下限値としては、４０原子％であることが好ましい。上記含有率の上限値としては、７５原子％であることが好ましく、６５原子％であることがより好ましい。Ｉｎの含有率を上記範囲とすることで、Ｈ２およびＨ２Ｏが酸化物半導体層１２内に浸入することの抑制効果の確実性が向上でき、かつキャリア移動度などを十分なものとすることができる。
【0036】
＜Ｚｎ＞
Ｚｎは、Ｈ２およびＨ２Ｏが酸化物半導体層１２内に浸入することを抑制すると共に、酸化物半導体層１２の加工特性にも影響する元素である。
Ｚｎは、Ｈ２およびＨ２Ｏが酸化物半導体層１２内に浸入することを抑制すると共に、酸化物半導体層１２の加工特性にも影響する元素である。
【0037】
上記金属元素の合計に対するＺｎの含有率の下限値としては、１５原子％であることが好ましく、２５原子％であることがより好ましい。上記含有率の上限値としては、４５原子％であることが好ましく、３５原子％であることがより好ましい。Ｚｎの含有率を上記範囲とすることで、Ｈ２およびＨ２Ｏが酸化物半導体層１２内に浸入することの抑制効果の確実性が向上でき、かつ酸化物半導体層１２の加工性、均一性などが確保し易くなる。
【0038】
＜Ａｌ＞
Ａｌは、Ｈ２およびＨ２Ｏが酸化物半導体層１２内に浸入することを抑制すると共に、Ｚｎが酸化物半導体層１２から脱離することを抑制する元素である。具体的には、経年変化などにより酸化物半導体層１２中からＺｎが脱離することがある。Ａｌを含有させることで、上記Ｚｎの脱離を抑制することができる。また、Ａｌは、酸化物半導体層１２に含有されることで、薄膜トランジスタ１０の光ストレス耐性を向上することができる。
Ａｌは、Ｈ２およびＨ２Ｏが酸化物半導体層１２内に浸入することを抑制すると共に、Ｚｎが酸化物半導体層１２から脱離することを抑制する元素である。具体的には、経年変化などにより酸化物半導体層１２中からＺｎが脱離することがある。Ａｌを含有させることで、上記Ｚｎの脱離を抑制することができる。また、Ａｌは、酸化物半導体層１２に含有されることで、薄膜トランジスタ１０の光ストレス耐性を向上することができる。
【0039】
上記金属元素の合計に対するＡｌの含有率の下限値としては、０．５原子％であることが好ましく、１．５原子％であることがより好ましい。上記含有率の上限値としては、２０原子％であることが好ましく、１０原子％であることがより好ましい。Ａｌの含有率を上記範囲とすることで、Ｈ２およびＨ２Ｏが酸化物半導体層１２内に浸入することの抑制効果の確実性が向上でき、かつ上記Ｚｎ脱離の抑制効果の確実性を向上できる。
【0040】
ＡｌがＺｎの脱離を抑制できる理由としては、以下のように考えられる。酸化物層中のＺｎは、その酸化物層に含まれるＨ２やＨ２Ｏが放出された後に脱離することが知られている。酸化物層は、Ａｌが添加されると、Ｈ２やＨ２Ｏが酸化物層中に浸入するのを抑制する機能（ガスバリア機能）に加え、酸化物層中のＨ２やＨ２Ｏが放出されるのを抑制する機能が得られる。このため、酸化物層にＡｌを添加することで、酸化物層中のＺｎの脱離が抑制できると考えられる。
【0041】
酸化物半導体層１２において、上記以外の元素は、Ｏ（酸素）及び不可避的不純物である。不可避的不純物は、原料、資材、製造設備等に起因して含有され得る。この不可避的不純物としては、例えばＰｂ、Ｓｉ、Ｆｅ、Ｎｉ、Ｔｉ、Ｍｇ、Ｃｒ及びＺｒが挙げられる。酸化物半導体層１２における不可避的不純物の含有量は、好ましくは元素毎に１質量％以下、より好ましくは５００質量ｐｐｍ以下である。なお、かかる構成においては、当該酸化物半導体層１２における上記Ｉｎ、上記Ｚｎおよび上記Ａｌの含有率は、Ｏを除く全元素に占める割合ということもできる。
【0042】
酸化物半導体層１２の平均厚さは、スイッチング素子として用いられる場合にドレイン電流をオフ状態とできる条件から定めることができる。酸化物半導体層１２の平均厚さの下限としては、１０ｎｍが好ましく、１５ｎｍがより好ましい。一方、上記平均厚さの上限としては、６０ｎｍが好ましく、５０ｎｍがより好ましい。なお、本明細書において「平均厚さ」とは、任意の５点の厚さの平均値を意味する。
【0043】
酸化物半導体層１２は、非晶質層であることが好ましい。または、少なくとも一部が非晶質層として形成されていることが好ましい。すなわち、酸化物半導体層１２を形成する酸化物が、非晶質、または少なくとも一部が非晶質であることが好ましい。酸化物半導体層１２は、このような構成を有する場合でも、汎用のアモルファスシリコンに比べてキャリア移動度を十分に高めることができる。また、このような構成を有することで、光学バンドギャップを容易かつ確実に大きくすることができる。
【0044】
一般に、酸化物層は、緻密性が高いほどガスバリア機能が向上する。酸化物層は、粒界が多く存在する多結晶質で構成されるより、非結晶質で構成されることで緻密性を向上することができる。Ｉｎ酸化物は、ガスバリア機能を有するが、酸化物層を結晶質化する傾向がある。一方で、Ｚｎは、添加することで、酸化物層の非晶質化を促進することができる。Ａｌは、Ｈ２Ｏと反応して部分的にＡｌ酸化物になることで、その部分を結晶質化する傾向があるが、Ａｌとしては酸化物層の非晶質化を促進することができる。このため、酸化物層は、Ｉｎ、ＺｎおよびＡｌを含むことで非晶質化が促進され、Ｈ２やＨ２Ｏに対する好適なガスバリア機能が発揮できると考えられる。
【0045】
酸化物半導体層１２は、例えばガス圧を１ｍＴｏｒｒ以上５ｍＴｏｒｒ以下の範囲に制御すると共に、成膜後にプラズマや還元ガスによって表面処理することで、非晶質層とすることができる。
【0046】
酸化物半導体層１２のシート抵抗（表面処理を行った後のＳ／Ｄ領域のシート抵抗）の上限としては、１．０ｋΩ／□が好ましく、０．５ｋΩ／□がより好ましい。酸化物半導体層１２は、表面処理後の上記シート抵抗が上記上限以下であることで、Ｓ／Ｄ領域の導体化を容易かつ確実に実現できる。なお、上記シート抵抗は、四探針方式の抵抗測定器で測定された値とすることができる。
【0047】
酸化物半導体層１２は、スパッタリングターゲットを用いたスパッタリング法によって成膜される。酸化物半導体層１２は、成膜後フォトリソグラフィ等によってパターニングされる。また、このパターニングの直後には、膜質改善のために熱処理（プレアニール処理）が施されることが好ましい。
【0048】
《スパッタリングターゲット》
酸化物半導体層１２は、金属元素としてＩｎ、ＺｎおよびＡｌを含み、含有する全金属元素の合計に対する上記Ｉｎ、上記Ｚｎおよび上記Ａｌの含有量が、Ｉｎ：４０原子％以上７５原子％以下、Ｚｎ：１５原子％以上４５原子％以下、およびＡｌ：０．５原子％以上２０原子％以下であるスパッタリングターゲットによって形成できる。当該スパッタリングターゲットにおける上記以外の元素は、不可避的不純物である。当該スパッタリングターゲットにおける各元素の含有量は、酸化物半導体層１２について記載した範囲と同じとすることができる。
酸化物半導体層１２は、金属元素としてＩｎ、ＺｎおよびＡｌを含み、含有する全金属元素の合計に対する上記Ｉｎ、上記Ｚｎおよび上記Ａｌの含有量が、Ｉｎ：４０原子％以上７５原子％以下、Ｚｎ：１５原子％以上４５原子％以下、およびＡｌ：０．５原子％以上２０原子％以下であるスパッタリングターゲットによって形成できる。当該スパッタリングターゲットにおける上記以外の元素は、不可避的不純物である。当該スパッタリングターゲットにおける各元素の含有量は、酸化物半導体層１２について記載した範囲と同じとすることができる。
【0049】
上記スパッタリングターゲットに形成されるスパッタリングターゲット材は、酸化物半導体層１２を形成するために用いることができ、後述する酸化物ガスバリア層を形成するために用いることもできる。当該スパッタリングターゲット材は、上述のスパッタリングターゲットと同一の金属元素を含み、その含有量も略同一であるため、Ｈ２およびＨ２Ｏに対するガスバリア機能を有することができる。
【0050】
《焼結体》
上記スパッタリングターゲットは、焼結体によって形成される。
上記スパッタリングターゲットは、焼結体によって形成される。
【0051】
〔ゲート絶縁層を形成する工程〕
ゲート絶縁層１４を形成する工程では、酸化物半導体層１２上にゲート絶縁層１４を形成する。ゲート絶縁層１４は、上記プレアニール処理後に、酸化物半導体層１２上に形成される。
ゲート絶縁層１４を形成する工程では、酸化物半導体層１２上にゲート絶縁層１４を形成する。ゲート絶縁層１４は、上記プレアニール処理後に、酸化物半導体層１２上に形成される。
【0052】
ゲート絶縁層１４としては、例えばシリコン酸化層、シリコン窒化層、シリコン酸窒化層、Ａｌ２Ｏ３やＹ２Ｏ３等の金属酸化物層などが挙げられる。ゲート絶縁層１４は、ＣＶＤ法や、ＰＥＣＶＤ法等を用いて成膜することができる。ゲート絶縁層１４は、単層体であってもよく、２層以上の多層体であってもよい。ゲート絶縁層１４が２層以上の多層体である場合、１層目と２層目以降とは異なる成分であることが好ましい。
【0053】
ゲート絶縁層１４の平均厚さの下限としては、５０ｎｍが好ましく、１００ｎｍがより好ましい。一方、ゲート絶縁層１４の平均厚さの上限としては、３００ｎｍが好ましく、２５０ｎｍがより好ましい。上記平均厚さが上記下限に満たないと、ゲート絶縁層１４の耐圧が不十分となるおそれがある。逆に、上記平均厚さが上記上限を超えると、ゲート電極１５と酸化物半導体層１２との間に形成されるキャパシタの容量が不足し、ドレイン電流が不十分となるおそれがある。なお、ゲート絶縁層１４が多層である場合、「ゲート絶縁層の平均厚さ」とは、ゲート絶縁層全体の平均厚さを意味する。
【0054】
〔ゲート電極を形成する工程〕
ゲート電極１５を形成する工程では、ゲート絶縁層１４上にゲート電極１５を形成する。ゲート絶縁層１４及びゲート電極１５は、ゲート電極１５を形成した後、フォトリソグラフィ等によってパターニングされる。
ゲート電極１５を形成する工程では、ゲート絶縁層１４上にゲート電極１５を形成する。ゲート絶縁層１４及びゲート電極１５は、ゲート電極１５を形成した後、フォトリソグラフィ等によってパターニングされる。
【0055】
（ゲート電極）
ゲート電極１５は、導電性を有する。ゲート電極１５は、例えばゲート絶縁層１４を形成した後、酸化物半導体層１２に熱処理（アニール処理）を施した後に形成される。ゲート電極１５としては、特に限定されるものではないが、電気抵抗率の低いＡｌ、Ｃｕなどの金属、耐熱性の高いＭｏ、Ｃｒ、Ｔｉなどの高融点金属などの合金を用いることができる。
ゲート電極１５は、導電性を有する。ゲート電極１５は、例えばゲート絶縁層１４を形成した後、酸化物半導体層１２に熱処理（アニール処理）を施した後に形成される。ゲート電極１５としては、特に限定されるものではないが、電気抵抗率の低いＡｌ、Ｃｕなどの金属、耐熱性の高いＭｏ、Ｃｒ、Ｔｉなどの高融点金属などの合金を用いることができる。
【0056】
ゲート電極１５の平均厚さの下限としては、５０ｎｍが好ましく、８０ｎｍがより好ましい。上記平均厚さを上記下限値以上とすることで、ゲート電極１５の抵抗が大きくなることを抑制でき、ゲート電極１５で電力消費が増大することを抑制できる。一方、ゲート電極１５の平均厚さの上限としては、加工性等の観点から、５００ｎｍが好ましく、４００ｎｍがより好ましい。
【0057】
〔保護層を形成する工程〕
保護層１３を形成する工程では、酸化物半導体層１２上に、ＳｉＮを含む保護層１３を形成する。本実施形態の本工程は、ゲート絶縁層１４およびゲート電極１５を被覆するように酸化物半導体層１２上に、ＳｉＯｘを含む第１保護層１３１を形成する手順と、この第１保護層１３１上にＳｉＮを含む第２保護層１３２を形成する手順とを含む。
保護層１３を形成する工程では、酸化物半導体層１２上に、ＳｉＮを含む保護層１３を形成する。本実施形態の本工程は、ゲート絶縁層１４およびゲート電極１５を被覆するように酸化物半導体層１２上に、ＳｉＯｘを含む第１保護層１３１を形成する手順と、この第１保護層１３１上にＳｉＮを含む第２保護層１３２を形成する手順とを含む。
【0058】
第１保護層１３１は、ゲート絶縁層１４及びゲート電極１５のパターニング後、酸化物半導体層１２に表面処理を行った後に形成される。酸化物半導体層１２の表面処理は、Ｓ／Ｄ領域を導体化するために行うものであり、例えばイオン注入、元素拡散、還元ガスによる還元、プラズマ処理等によって行うことができる。
【0059】
第１保護層１３１および第２保護層１３２は、ＣＶＤ法や、ＰＥＣＶＤ法等を用いて成膜することができる。成膜後には、フォトリソグラフィ等によって、ソース電極１６およびドレイン電極１７を配置するためのコンタクトホールが形成される。
【0060】
第１保護層１３１はＳｉＯｘを含み、第２保護層１３２はＳｉＮを含む。すなわち、第１保護層１３１はシリコン酸化層であり、第２保護層１３２はシリコン窒化層である。
【0061】
保護層１３を設けることで、酸化物半導体層１２やゲート電極１５等が外部環境から受ける影響を低減することができる。ＳｉＮを含む第２保護層１３２は、Ｈ２Ｏなどの影響を低減するのに適している。一方で、ＳｉＮを含む第２保護層１３２は、Ｈ２を多く含むため、製造過程における熱履歴により、そのＨ２を放出することがある。この放出されたＨ２が酸化物半導体層１２内に浸入すると、薄膜トランジスタ１０の電気特性が低下することがある。ＳｉＯｘを含む第１保護層１３１は、Ｈ２の浸入を抑制できるため、酸化物半導体層１２と第２保護層１３２との間に配置することで、第２保護層１３２から放出されたＨ２が直接的に酸化物半導体層１２内に浸入することを抑制できる。薄膜トランジスタ１０は、ガスバリア機能を有する酸化物半導体層１２をさらに備えるため、Ｈ２の酸化物半導体層１２内への浸入をさらに抑制できる。
【0062】
〔電極を形成する工程〕
電極を形成する工程では、ソース電極１６およびドレイン電極１７を形成する。具体的には、上記コンタクトホールで、一部が酸化物半導体層１２のＳ／Ｄ領域に接するようにソース電極１６およびドレイン電極１７を形成する。ソース電極１６およびドレイン電極１７は、形成された後、フォトリソグラフィ等によってパターニングされる。
電極を形成する工程では、ソース電極１６およびドレイン電極１７を形成する。具体的には、上記コンタクトホールで、一部が酸化物半導体層１２のＳ／Ｄ領域に接するようにソース電極１６およびドレイン電極１７を形成する。ソース電極１６およびドレイン電極１７は、形成された後、フォトリソグラフィ等によってパターニングされる。
【0063】
ソース電極１６およびドレイン電極１７は、導電性を有する。ソース電極１６およびドレイン電極１７としては、特に限定されるものではないが、電気抵抗率の低いＡｌ、Ｃｕなどの金属、耐熱性の高いＭｏ、Ｃｒ、Ｔｉなどの高融点金属、あるいはこれらの合金を用いることができる。
【0064】
ソース電極１６およびドレイン電極１７は、保護層１３の一部を被覆すると共に、上記コンタクトホールに充填される。このように設けられることで、ソース電極１６およびドレイン電極１７は、薄膜トランジスタ１０の上記チャネル領域の両端で酸化物半導体層１２と電気的に接続する。
【0065】
ソース電極１６およびドレイン電極１７の平均厚さの下限としては、１００ｎｍが好ましく、１５０ｎｍがより好ましい。上記平均厚さを上記下限値以上とすることで、ソース電極１６およびドレイン電極１７の抵抗が大きくなることを抑制でき、電力消費が増大することを抑制できる。ソース電極１６およびドレイン電極１７の平均厚さの上限としては、ゲート絶縁層１４とゲート電極１５との合計厚さよりも大きいことが望ましく、例えば１０００μｍが好ましく、８００μｍがより好ましい。
【0066】
＜利点＞
当該製造方法は、基板１１上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む酸化物半導体層１２を形成する工程と、酸化物半導体層１２上に、ＳｉＮを含む保護層１３を形成する工程とを備えるので、製造過程における熱履歴によって保護層１３から拡散するＨ２が酸化物半導体層１２に浸入することを抑制できる。このため、得られる薄膜トランジスタ１０は、キャリア移動度が高く、動作安定性に優れる。
当該製造方法は、基板１１上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む酸化物半導体層１２を形成する工程と、酸化物半導体層１２上に、ＳｉＮを含む保護層１３を形成する工程とを備えるので、製造過程における熱履歴によって保護層１３から拡散するＨ２が酸化物半導体層１２に浸入することを抑制できる。このため、得られる薄膜トランジスタ１０は、キャリア移動度が高く、動作安定性に優れる。
【0067】
当該スパッタリングターゲットは、酸化物半導体層１２の製造に適している。
【0068】
［第二実施形態］
以下、当該薄膜トランジスタの製造方法の他の実施形態について説明する。なお、上述の第一実施形態と同一の構成については、同一の符号を付して説明を省略する。
以下、当該薄膜トランジスタの製造方法の他の実施形態について説明する。なお、上述の第一実施形態と同一の構成については、同一の符号を付して説明を省略する。
【0069】
図２に、当該薄膜トランジスタの製造方法（以下、単に「当該製造方法」ともいう）で得られるトップゲート型薄膜トランジスタ２０（以下、単に「薄膜トランジスタ２０」ともいう）を示す。薄膜トランジスタ２０は、基板１１上に酸化物半導体層２２、酸化物ガスバリア層２７、保護層１３、ゲート絶縁層１４、ゲート電極１５、ソース電極１６およびドレイン電極１７を有する。保護層１３は、ＳｉＯｘを含む第１保護層１３１と、この第１保護層１３１に積層され、ＳｉＮを含む第２保護層１３２とを含む。
【0070】
薄膜トランジスタ２０は、基板１１上に、酸化物半導体層２２を形成する工程と、酸化物半導体層２２上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む酸化物ガスバリア層２７を形成する工程と、酸化物ガスバリア層２７上に、ＳｉＮを含む保護層１３を形成する工程とを備える。当該製造方法は、酸化物半導体層を形成する工程と酸化物ガスバリア層を形成する工程との工程の間に、酸化物半導体層２２上にゲート絶縁層１４を形成する工程と、ゲート絶縁層１４上にゲート電極１５を形成する工程とを有する。また当該製造方法は、保護層１３を形成する工程の後に、ソース電極１６およびドレイン電極１７を形成する工程を有する。
【0071】
〔酸化物半導体層を形成する工程〕
酸化物半導体層を形成する工程では、基板１１上に酸化物半導体層２２を形成する。この酸化物半導体層２２が含有する金属元素としては、特に限定されるものではなく、Ｉｎ、ＺｎおよびＡｌのいずれかまたは全部を含まなくてもよい。
酸化物半導体層を形成する工程では、基板１１上に酸化物半導体層２２を形成する。この酸化物半導体層２２が含有する金属元素としては、特に限定されるものではなく、Ｉｎ、ＺｎおよびＡｌのいずれかまたは全部を含まなくてもよい。
【0072】
次に、酸化物半導体層２２上にゲート絶縁層１４およびゲート電極１５を形成する。
【0073】
〔酸化物ガスバリア層を形成する工程〕
酸化物ガスバリア層を形成する工程では、酸化物半導体層２２上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む酸化物ガスバリア層２７を形成する。具体的には、酸化物半導体２２上に形成されたゲート絶縁層１４およびゲート電極１５を被覆するように酸化物ガスバリア層２７を形成する。
酸化物ガスバリア層を形成する工程では、酸化物半導体層２２上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む酸化物ガスバリア層２７を形成する。具体的には、酸化物半導体２２上に形成されたゲート絶縁層１４およびゲート電極１５を被覆するように酸化物ガスバリア層２７を形成する。
【0074】
酸化物ガスバリア層２７は、金属元素としてＩｎ、ＺｎおよびＡｌを含む。これらの金属元素の合計に対する上記Ｉｎ、上記Ｚｎおよび上記Ａｌそれぞれの含有量としては、第一実施形態で説明した酸化物半導体層１２と同様にすることができる。酸化物ガスバリア層２７は、非晶質層であることが好ましい。または、少なくとも一部が非晶質層として形成されていることが好ましい。酸化物ガスバリア層２７は、Ｈ２およびＨ２Ｏのガスのバリア層としての機能を有している。上記Ａｌは、上記Ｚｎが酸化物ガスバリア層２７から脱離することを抑制している。
【0075】
〔保護層を形成する工程〕
保護層１３を形成する工程では、酸化物ガスバリア層２７上に、ＳｉＮを含む保護層１３を形成する。本実施形態の本工程では、酸化物ガスバリア層２７上にＳｉＯｘを含む第１保護層１３１を形成する手順と、この第１保護層１３１上にＳｉＮを含む第２保護層１３２を形成する手順とを含む。
保護層１３を形成する工程では、酸化物ガスバリア層２７上に、ＳｉＮを含む保護層１３を形成する。本実施形態の本工程では、酸化物ガスバリア層２７上にＳｉＯｘを含む第１保護層１３１を形成する手順と、この第１保護層１３１上にＳｉＮを含む第２保護層１３２を形成する手順とを含む。
【0076】
保護層１３は形成された後にコンタクトホールが形成され、このコンタクトホールにソース電極１６およびドレイン電極１７が形成される。
【0077】
＜利点＞
当該製造方法は、基板１１上に、酸化物半導体層２２を形成する工程と、酸化物半導体層２２上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む酸化物ガスバリア層２７を形成する工程と、酸化物ガスバリア層２７上に、ＳｉＮを含む保護層１３を形成する工程とを備える。すなわち、当該製造方法では、酸化物半導体層２２とＳｉＮを含む保護層１３との間にＩｎ、ＺｎおよびＡｌを含む酸化物ガスバリア層２７が形成された薄膜トランジスタ２０を得ることができる。このため、製造過程における熱履歴によって保護層１３から拡散するＨ２が酸化物半導体層２２に浸入することを抑制できる。
当該製造方法は、基板１１上に、酸化物半導体層２２を形成する工程と、酸化物半導体層２２上に、金属元素としてＩｎ、ＺｎおよびＡｌを含む酸化物ガスバリア層２７を形成する工程と、酸化物ガスバリア層２７上に、ＳｉＮを含む保護層１３を形成する工程とを備える。すなわち、当該製造方法では、酸化物半導体層２２とＳｉＮを含む保護層１３との間にＩｎ、ＺｎおよびＡｌを含む酸化物ガスバリア層２７が形成された薄膜トランジスタ２０を得ることができる。このため、製造過程における熱履歴によって保護層１３から拡散するＨ２が酸化物半導体層２２に浸入することを抑制できる。
【0078】
［その他の実施形態］
上記実施形態は、本発明の構成を限定するものではない。従って、上記実施形態は、本明細書の記載及び技術常識に基づいて上記実施形態各部の構成要素の省略、置換又は追加が可能であり、それらは全て本発明の範囲に属するものと解釈されるべきである。
上記実施形態は、本発明の構成を限定するものではない。従って、上記実施形態は、本明細書の記載及び技術常識に基づいて上記実施形態各部の構成要素の省略、置換又は追加が可能であり、それらは全て本発明の範囲に属するものと解釈されるべきである。
【0079】
酸化物ガスバリア層を有する薄膜トランジスタ（第二実施形態）の酸化物半導体層は、Ｉｎ、ＺｎおよびＡｌを含んでいてもよい。また、図３で示すように、Ｉｎ、ＺｎおよびＡｌを含む酸化物半導体層１２を用いる場合、薄膜トランジスタ３０の酸化物ガスバリア層２７は、保護層１３内（第１保護層１３１と第２保護層１３２との間）に配置されてもよい。
【0080】
当該薄膜トランジスタの具体的な構成は、図１、図２および図３に記載された構成に限定されるものではない。例えば上記保護層は、ＳｉＮを含む保護層のみであってもよい。また、当該薄膜トランジスタは、ボトムゲート型であってもよい。
【0081】
薄膜トランジスタには、基板と酸化物半導体層との間に、接着性を向上するため、あるいは緩衝材としてのバッファ層などの他の層を設けてもよい。
【実施例0082】
以下、実施例に基づき本発明を詳述するが、この実施例の記載に基づいて本発明が限定的に解釈されるものではない。
【0083】
Ｉｎ、ＺｎおよびＡｌを含む酸化物層によるＨ２およびＨ２Ｏのガスバリア耐性を評価するための試料１乃至試料１４を作成した。各試料は、厚さ５２５μｍのシリコン基板上に厚さ１５０ｎｍの第２保護層（ＳｉＮを含む）を成膜し、この第２保護層上に厚さ２００ｎｍ第１保護層（ＳｉＯを含む）を成膜し、この第１保護層上にＩｎ、ＺｎおよびＡｌの含有率を変更した酸化物層を成膜した。
【0084】
各試料の酸化物層の成膜条件および厚さ（膜厚）を以下に示す。
（１）試料１乃至試料１２
成膜法：ＤＣ（直流）スパッタリング法
装置：株式会社アルバック製 ＣＳ２００
成膜温度：室温
ガス圧：１ｍＴｏｒｒ
キャリアガス：Ａｒ
酸素分圧：１００×Ｏ２／（Ａｒ＋Ｏ２）＝４体積％
成膜パワー密度：２．５５Ｗ／ｃｍ２
膜厚：１５ｎｍ
（２）試料１３、試料１４
成膜法：ＤＣ（直流）スパッタリング法
装置：株式会社アルバック製 ＣＳ２００
成膜温度：室温
ガス圧：１ｍＴｏｒｒ
キャリアガス：Ａｒ
酸素分圧（第１分圧）：１００×Ｏ２／（Ａｒ＋Ｏ２）＝０体積％
酸素分圧（第２分圧）：１００×Ｏ２／（Ａｒ＋Ｏ２）＝４体積％
成膜パワー密度：２．５５Ｗ／ｃｍ２
膜厚：上記第１分圧で１０ｎｍを形成後、さらに上記第２分圧で１５ｎｍを形成した（合計２５ｎｍ）
（１）試料１乃至試料１２
成膜法：ＤＣ（直流）スパッタリング法
装置：株式会社アルバック製 ＣＳ２００
成膜温度：室温
ガス圧：１ｍＴｏｒｒ
キャリアガス：Ａｒ
酸素分圧：１００×Ｏ２／（Ａｒ＋Ｏ２）＝４体積％
成膜パワー密度：２．５５Ｗ／ｃｍ２
膜厚：１５ｎｍ
（２）試料１３、試料１４
成膜法：ＤＣ（直流）スパッタリング法
装置：株式会社アルバック製 ＣＳ２００
成膜温度：室温
ガス圧：１ｍＴｏｒｒ
キャリアガス：Ａｒ
酸素分圧（第１分圧）：１００×Ｏ２／（Ａｒ＋Ｏ２）＝０体積％
酸素分圧（第２分圧）：１００×Ｏ２／（Ａｒ＋Ｏ２）＝４体積％
成膜パワー密度：２．５５Ｗ／ｃｍ２
膜厚：上記第１分圧で１０ｎｍを形成後、さらに上記第２分圧で１５ｎｍを形成した（合計２５ｎｍ）
【0085】
各試料は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析にて測定されるＨ２およびＨ２Ｏの量からガスバリア耐性を判定した。
【0086】
ＴＤＳ分析によるガスバリア耐性の評価としては以下のように設定した。
（１）Ｈ２：
３００℃～４５０℃の温度範囲で以下のイオン電流［Ａ］を超えるか否かでＡ，ＢまたはＣの判定をした。「Ａ」は、Ｈ２のガスバリア耐性が良好、「Ｃ」は、Ｈ２のガスバリア耐性が不良、「Ｂ」は、ＡとＣとの中間的な評価を意味する。
１Ｅ－９［Ａ］超：Ｃ
５Ｅ－１０［Ａ］超：Ｂ
５Ｅ－１０［Ａ］以下：Ａ
（２）Ｈ２Ｏ：
以下の温度範囲とイオン電流［Ａ］との関係でＡ，ＢまたはＣの判定をした。「Ａ」は、Ｈ２Ｏのガスバリア耐性が良好、「Ｃ」は、Ｈ２Ｏのガスバリア耐性が不良、「Ｂ」は、ＡとＣとの中間的な評価を意味する。
１Ｅ－９［Ａ］を超える温度が３００℃以上３５０℃未満：Ｃ
１Ｅ－９［Ａ］を超える温度が３５０℃以上４００℃未満：Ｂ
１Ｅ－９［Ａ］を超える温度が４００℃以上４５０℃未満：Ａ
（１）Ｈ２：
３００℃～４５０℃の温度範囲で以下のイオン電流［Ａ］を超えるか否かでＡ，ＢまたはＣの判定をした。「Ａ」は、Ｈ２のガスバリア耐性が良好、「Ｃ」は、Ｈ２のガスバリア耐性が不良、「Ｂ」は、ＡとＣとの中間的な評価を意味する。
１Ｅ－９［Ａ］超：Ｃ
５Ｅ－１０［Ａ］超：Ｂ
５Ｅ－１０［Ａ］以下：Ａ
（２）Ｈ２Ｏ：
以下の温度範囲とイオン電流［Ａ］との関係でＡ，ＢまたはＣの判定をした。「Ａ」は、Ｈ２Ｏのガスバリア耐性が良好、「Ｃ」は、Ｈ２Ｏのガスバリア耐性が不良、「Ｂ」は、ＡとＣとの中間的な評価を意味する。
１Ｅ－９［Ａ］を超える温度が３００℃以上３５０℃未満：Ｃ
１Ｅ－９［Ａ］を超える温度が３５０℃以上４００℃未満：Ｂ
１Ｅ－９［Ａ］を超える温度が４００℃以上４５０℃未満：Ａ
【0087】
ＴＤＳ分析後、各試料の酸化物層の抵抗値を測定した。抵抗値が１００Ωｃｍ未満のものは「Ａ」、抵抗値が１００Ωｃｍ以上のものは「Ｂ」とした。判定が「Ｂ」である酸化物層は、半導体層としての利用が困難であると考えられる。
【0088】
測定は、以下のようにして行った。
（１）イオン電流の測定
・分析装置：ＴＤＳ１２００ＩＩ（電子科学株式会社製）
温度条件：設定温度ＵＳＣ温度でＲＴ－５００℃（６０℃／ｍｉｎ）
試料ステージ：石英ステージ
・四重極質量分析計（Ｑｕａｄｒｕｐｏｌｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ）
イオン化法：電子イオン化
測定モード：ＳＩＭモード（選択質量数測定モード）
（２）抵抗の測定
・分析装置：ＭＣＰ－ＨＴ４５０（日東精工アナリテック株式会社製）
測定方式：定電圧印加、漏洩電流測定方式
（１）イオン電流の測定
・分析装置：ＴＤＳ１２００ＩＩ（電子科学株式会社製）
温度条件：設定温度ＵＳＣ温度でＲＴ－５００℃（６０℃／ｍｉｎ）
試料ステージ：石英ステージ
・四重極質量分析計（Ｑｕａｄｒｕｐｏｌｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ）
イオン化法：電子イオン化
測定モード：ＳＩＭモード（選択質量数測定モード）
（２）抵抗の測定
・分析装置：ＭＣＰ－ＨＴ４５０（日東精工アナリテック株式会社製）
測定方式：定電圧印加、漏洩電流測定方式
【0089】
各試料のＩｎ、ＺｎおよびＡｌの含有率および測定結果を表１に示す。表１中、数値はＩｎ、ＺｎおよびＡｌの含有率であり、「－」は含有していないことを示す。
【0090】
【表1】
【0091】
表１から、試料８、試料９、試料１０および試料１４が、いずれの結果も高評価であったことが分かる。
【0092】
次に、Ｉｎ：６５原子％、Ｚｎ：３５原子％、Ａｌ：０原子％を含む酸化物半導体層を備える薄膜トランジスタ（試料１５）と、Ｉｎ：６５原子％、Ｚｎ：２８原子％、Ａｌ：７原子％を含む酸化物半導体層を備える薄膜トランジスタ（試料１６）と、Ｉｎ：６４原子％、Ｚｎ：３５原子％、Ａｌ：０．７原子％を含む酸化物半導体層を備える薄膜トランジスタ（試料２７）とを作成した。試料１５、試料１６および試料２７についてＩｄ－Ｖｇ特性を、試料１５および試料１６について光ストレス耐性を比較した。その結果を図４乃至図１１に示す。
【0093】
試料１５、試料１６および試料２７のチャネル長を１０μｍとしてＩｄ－Ｖｇ特性（ドレイン電流（Ｉｄ）－ゲート電圧（Ｖｇ）特性）を比較した。Ｉｄ－Ｖｇ特性の測定は、それぞれの試料で３回行った。試料１５の結果を図４、試料１６の結果を図５、試料２７の結果を図１０に示す。
【0094】
図４、図５および図１０を比較すると、Ｖｇ０［Ｖ］付近において、図４（試料１５）、図１０（試料２７）、図５（試料１６）の順に傾きが小さくなっている（縦軸に対して平行に近づいている。）。このことから、Ａｌが含有され、またＡｌの含有量が大きくなることで伝達特性（Ｉｄ－Ｖｇ特性）が向上できると考えられる。
【0095】
続いて試料１５および試料１６の光ストレス耐性を比較した。光ストレス耐性の評価は、各試料（薄膜トランジスタ：ＴＦＴ）において、実際の液晶パネル駆動時の環境（ストレス）を模擬して、試料に光（白色光）を照射しながら、ゲート電極に負バイアスをかけ続けるストレス印加試験（ＮＢＴＩＳ試験）を実施し、ストレス印加前後の閾値電圧（Ｖｔｈ）の変動値（閾値電圧シフト量：ΔＶｔｈ）をＴＦＴ特性における光ストレス耐性の指標とした。光ストレス耐性は、液晶ディスプレイを駆動する上で重要な特性での一つである。ＮＢＴＩＳ試験は、以下の条件で行った。
ゲート電圧：－２０Ｖ
ソース・ドレイン電圧：１０Ｖ
基板温度：６０℃
ストレス印加時間：２時間
光ストレス時の光強度：２５０００ｎｉｔ
光ストレス時の光源：白色ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）
ゲート電圧：－２０Ｖ
ソース・ドレイン電圧：１０Ｖ
基板温度：６０℃
ストレス印加時間：２時間
光ストレス時の光強度：２５０００ｎｉｔ
光ストレス時の光源：白色ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）
【0096】
試料１５のΔＶｔｈは３．０［Ｖ］であり、試料１６のΔＶｔｈは１．８［Ｖ］であった。試料１５の光ストレス耐性の結果を図６に、試料１６の光ストレス耐性の結果を図７に示す。図６および図７を比較すると、Ｖｇ０［Ｖ］付近で、試料１５では横軸方向のばらつきが比較的大きく、かつ縦軸方向に対する傾き（傾斜角度）が比較的大きい。試料１６では横軸方向のばらつきが比較的小さく、かつ縦軸方向に対する傾きが比較的小さい。このことから、Ａｌが含有されていることで光ストレス耐性が向上していることが分かる。なお、グラフ（図６および図７）中の左の数値は、光ストレスの印加時間を示している。０ｓｅｃは光ストレスの印加開始であり、３０ｓｅｃ印加した後に測定し、次に１００ｓｅｃ後に測定し、さらに３００ｓｅｃ、１０００ｓｅｃ、３６００ｓｅｃ、７２００ｓｅｃ後にそれぞれ測定した。
【0097】
Ｉｎ：６５原子％、Ｚｎ：３５原子％、Ａｌ：０原子％を含む酸化物半導体層を備える薄膜トランジスタと、Ｉｎ：６５原子％、Ｚｎ：２８原子％、Ａｌ：７原子％を含む酸化物半導体層を備える薄膜トランジスタと、Ｉｎ：６４原子％、Ｚｎ：３５原子％、Ａｌ：０．７原子％を含む酸化物半導体層を備える薄膜トランジスタとでチャネル長（チャネル領域の長さ）の異なる試料を作成し、チャネル長の依存性を比較した。各試料番号の含有金属元素およびチャネル長を表２に示す。なお、上述の試料１５と表２中の試料１９は同一の試料であり、上述の試料１６と表２中の試料２４は同一の試料であり、上述の試料２７と表２中の試料３０は同一の試料である。
【0098】
【表2】
【0099】
【0100】
図８、図９および図１１を比較すると、チャネル長が８μｍ以上の試料では、Ｖｇ０［Ｖ］付近において、図８、図１１および図９の順に傾きが小さくなっている（縦軸に対して平行に近づいている。）。このことから、Ａｌが含有され、またＡｌの含有量が大きくなることで伝達特性（Ｉｄ－Ｖｇ特性）が向上できると考えられる。また、チャネル長が５μｍの試料１７、試料２２および試料２８を比較すると、試料１７ではＶｇ０［Ｖ］付近で横軸方向に大きなシフト（ずれ）が生じているのに対し、試料２２および試料２８ではシフトが小さくなっている。このことから、Ａｌを酸化物半導体層に含ませることで薄膜トランジスタの小型化が図れると考えられる。
【産業上の利用可能性】
【0101】
以上説明したように、本開示の一態様に係る薄膜トランジスタの製造方法は、動作安定性の高く、有機ＥＬディスプレイ等に好適な薄膜トランジスタを得ることができる。
【符号の説明】
【0102】
１０，２０，３０ 薄膜トランジスタ
１１ 基板
１２，２２ 酸化物半導体層
１３ 保護層
１３１ 第１保護層
１３２ 第２保護層
１４ ゲート絶縁層
１５ ゲート電極
１６ ソース電極
１７ ドレイン電極
２７ 酸化物ガスバリア層
１１ 基板
１２，２２ 酸化物半導体層
１３ 保護層
１３１ 第１保護層
１３２ 第２保護層
１４ ゲート絶縁層
１５ ゲート電極
１６ ソース電極
１７ ドレイン電極
２７ 酸化物ガスバリア層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】