特開 2024-154500 電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024154500

(43)【公開日】2024-10-31

(54)【発明の名称】電源装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20241024BHJP

【ＦＩ】

H02M3/28 H

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023068323

(22)【出願日】2023-04-19

(71)【出願人】

【識別番号】000004606

【氏名又は名称】ニチコン株式会社

(74)【代理人】

【識別番号】110001841

【氏名又は名称】弁理士法人ＡＴＥＮ

(72)【発明者】

【氏名】藤井 泰博

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA03

5H730AA15

5H730AS01

5H730BB42

5H730CC01

5H730EE02

5H730EE07

5H730EE19

5H730EE22

(57)【要約】

【課題】ロードスイッチを備えかつ低コスト化を実現可能な電源装置を提供する。
【解決手段】電源装置１は、トランスＴの二次巻線ｔ２に、当該二次巻線ｔ２の誘起電圧に基づき発生した電流を制限する電流制限部（インダクタＬ１、ダイオードＤ１）とコンデンサＣ１を含む直列回路Ｘが並列に接続されている。直列回路Ｘにおいて、電流制限部は二次巻線ｔ２の巻き始め側に位置し、コンデンサＣ１は二次巻線ｔ２の巻き終わり側に位置している。電流制限部とコンデンサＣ２との中間点に、ダイオードＤ２が接続され、電流制限部を通ってコンデンサＣ１に蓄えられた電荷がダイオードＤ２を介してロードスイッチとして機能とするＮＰＮ型トランジスタＱ１へ供給される。
【選択図】図１

【特許請求の範囲】

【請求項1】

フライバック方式の電源装置において、
一次巻線および二次巻線を有するトランスと、
前記一次巻線に接続されたスイッチング回路と、
前記二次巻線に接続され、前記スイッチング回路のスイッチングにより前記二次巻線に発生した誘起電圧を直流化する直流化回路と、
前記直流化回路と負荷との間に介装された、ＮＰＮ型トランジスタからなるロードスイッチと、
前記誘起電圧に基づき発生した電流を制限する電流制限部と、
前記電流制限部で制限された電流により充電される第１コンデンサと、
前記第１コンデンサに充電された充電電圧を前記ロードスイッチの制御端子に印加する電圧印加部と
を備えたことを特徴とする電源装置。

【請求項2】

前記電流制限部が前記二次巻線の巻き始め側に接続されるように前記電流制限部と前記第１コンデンサとからなる直列回路が前記二次巻線に並列に接続され、前記電流制限部と前記第１コンデンサとの接続点が前記電圧印加部を介して前記ロードスイッチの制御端子に接続されることを特徴とする請求項１記載の電源装置。

【請求項3】

前記電流制限部はインダクタと第１ダイオードを有し、前記第１ダイオードのアノード側が前記二次巻線の巻き始め側に接続されていることを特徴とする請求項２記載の電源装置。

【請求項4】

前記電圧印加部は第２ダイオードと第２コンデンサとを有し、前記第２ダイオードのアノードが前記第１コンデンサと前記電流制限部との接続点に接続され、前記第１コンデンサに充電された充電電圧が前記第２ダイオードを通じて前記第２コンデンサで平滑されて前記ロードスイッチの制御端子に印加されることを特徴とする請求項２記載の電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＮＰＮ型トランジスタからなるロードスイッチを備えた電源装置に関する。

【背景技術】

【0002】

特許文献１の図４には、ＮＰＮ型トランジスタである整流用ＭＯＳ-ＦＥＴ(51)をロードスイッチとして用いた電源装置が開示されている。当該電源装置の動作の際に、主制御回路(8)内の駆動信号発生回路(10)から高電圧(Ｈ)レベルの主駆動信号(VG1)が出力されると、主ＭＯＳ-ＦＥＴ(3)がオフからオンに切り換えられて、トランス(2)にエネルギが蓄積され、主ＭＯＳ-ＦＥＴ(3)に流れる電流(IQ1)が直線的に増加する。一方、トランス(2)の２次巻線(2b)には、負極性の電圧が誘起されて、同期整流制御回路(52)内の極性検出用比較器(54)から図５に示す低電圧(Ｌ)レベルの同期制御信号(VSC)が出力され、パルス幅延長回路(55)内のＲＳフリップフロップ(65)のセット端子(S)に付与される。これと同時に、パルス幅延長回路(55)内の放電用ＭＯＳ-ＦＥＴ(63)のゲートに低電圧(Ｌ)レベルの同期制御信号(VSC)が付与され、放電用ＭＯＳ-ＦＥＴ(63)がオフに保持される。このとき、パルス幅延長回路(55)内のタイマ用コンデンサ(62)の電圧(VC5)は、駆動用電源(VCC2)から定電流回路(61)を通してタイマ用コンデンサ(62)に流れる一定の充電電流により、三角波発振回路(56)の三角波信号(VOS)の電圧よりも高い電圧に保持される。このため、変調用比較器(64)からＲＳフリップフロップ(65)のリセット端子(R)に高電圧(Ｈ)レベルのリセット信号(VCP4)が付与されて、ＲＳフリップフロップ(65)がリセット状態に保持される。これにより、ＲＳフリップフロップ(65)から整流用ＭＯＳ-ＦＥＴ(51)のゲートに低電圧(Ｌ)レベルの同期駆動信号(VG2)が付与され、整流用ＭＯＳ-ＦＥＴ(51)がオフに保持される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００８－３１２３９９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１の図４に記載の電源装置においては、ＮＰＮ型トランジスタである整流用ＭＯＳ-ＦＥＴ(51)を駆動させるため、駆動用電源(VCC2)が設けられている。この場合、構成要素として駆動用電源(VCC2)となるため、コストアップが問題になり得る。また、特許文献１の図１に記載の電源装置でも、比較器(60)等を動作させるために、図示しない駆動用電源が必要となり、同様の問題が発生する。

【0005】

駆動用電源を設ける代わりに、トランスの２次巻線(2b)を巻き上げることで、整流用ＭＯＳ-ＦＥＴ(51)の駆動用電圧を確保することも考えられる。しかしながら、２次巻線(2b)を巻き上げるためには、巻線を絡げるためのピンが必要となり、巻き上げる作業工程も追加される。したがって、この場合もコストアップを回避することは困難である。

【0006】

また、ロードスイッチとしてＮＰＮ型トランジスタではなくＰＮＰ型トランジスタを用いることで、駆動用電圧の確保を不要とし、コストアップを抑制することも考えられる。しかしながら、ＰＮＰ型トランジスタは、ＮＰＮ型トランジスタに比べて一般に部品コストが高いため、この場合もコストアップを回避することは困難である。

【0007】

本発明の目的は、ロードスイッチを備えかつ低コスト化を実現可能な電源装置を提供することである。

【課題を解決するための手段】

【0008】

本発明の電源装置は、フライバック方式の電源装置において、一次巻線および二次巻線を有するトランスと、前記一次巻線に接続されたスイッチング回路と、前記二次巻線に接続され、前記スイッチング回路のスイッチングにより前記二次巻線に発生した誘起電圧を直流化する直流化回路と、前記直流化回路と負荷の間に介装された、ＮＰＮ型トランジスタからなるロードスイッチと、前記誘起電圧に基づき発生した電流を制限する電流制限部と、前記電流制限部で制限された電流により充電される第１コンデンサと、前記第１コンデンサに充電された充電電圧を前記ロードスイッチの制御端子に印加する電圧印加部とを備えたことを特徴とする。

【発明の効果】

【0009】

本発明によれば、ロードスイッチとしてＮＰＮ型トランジスタを用いることで、ロードスイッチとしてＰＮＰ型トランジスタを用いる場合に比べ、コストアップを抑制できる。また、駆動用電源を設けたり、トランスの二次巻線をロードスイッチ用に巻き上げたりする必要がなく、駆動用電源を設けることや二次巻線を巻き上げることに伴うコストアップを抑制できる。したがって、本発明によれば、ロードスイッチを備えかつ低コスト化を実現可能な電源装置を提供することができる。

【図面の簡単な説明】

【0010】

【図1】本発明の一実施形態に係る電源装置の構成を示す回路図である。

【図2】図１の電源装置の動作時における各部の電圧波形を示す図である。

【発明を実施するための形態】

【0011】

本発明の一実施形態に係る電源装置１は、図１に示すように、トランスＴと、トランスＴの一次側に設けられたフィルタ回路１０、一次側整流平滑回路２０およびスイッチング回路３０と、トランスＴの二次側に設けられた二次側整流平滑回路４０、ロードスイッチ回路５０および出力制御回路６０とで構成された、フライバック方式のスイッチング電源装置である。

【0012】

フィルタ回路１０は、入力端子に接続されている。入力端子には、商用交流系統等の交流電源（図示略）が接続される。フィルタ回路１０は、入力端子に入力された交流電圧に重畳されるノイズを除去する。フィルタ回路１０を介して入力された交流電圧は一次側整流平滑回路２０により整流平滑され、整流平滑後の電圧がスイッチング回路３０に入力される。スイッチング回路３０は、トランスＴの一次巻線ｔ１に接続され、スイッチング回路３０のスイッチング動作により、トランスＴの二次巻線ｔ２にスイッチングされた電圧を誘起する。二次巻線ｔ２に誘起された電圧は、二次側整流平滑回路４０（本発明の「直流化回路」に相当）により直流化（整流平滑）される。整流平滑後の電圧がロードスイッチ回路５０を介して出力端子Ｏｕｔ１に出力可能とされるととともに、出力端子Ｏｕｔ２に出力される。出力端子Ｏｕｔ１、Ｏｕｔ２には、例えばモータ、ＡＶ機器、ポータブル機器等の負荷（図示略）が接続される。なお、スイッチング回路３０は、出力電圧フィードバック回路（図示略）を通じて出力電圧の大きさに応じてスイッチング回路３０（スイッチング回路３０が備えるスイッチング素子）のスイッチング動作（オン／オフのタイミング）が制御される。

【0013】

ロードスイッチ回路５０は、トランジスタＱ１を備えている。出力制御回路６０に入力される外部信号に応じてトランジスタＱ１がオン／オフ制御されることで、出力端子Ｏｕｔ１への電圧出力のオン／オフの切り替えが行われる。トランジスタＱ１は、ＮＰＮ型トランジスタであり、出力端子Ｏｕｔ１に接続された負荷への電源供給のオン／オフ切り替えを行うロードスイッチとして機能する。トランジスタＱ１の電流路は、二次側整流平滑回路４０と出力端子Ｏｕｔ１（負荷）との間に介装されている。トランジスタＱ１は、ＮＰＮ型ＦＥＴ（Ｎチャネル型ＦＥＴ）からなる。

【0014】

トランスＴの二次巻線ｔ２には、インダクタＬ１、ダイオードＤ１（本発明の「第１ダイオード」に相当）およびコンデンサＣ１（本発明の「第１コンデンサ」に相当）が直列接続された直列回路Ｘが並列に接続される。当該直列回路Ｘにおいて、インダクタＬ１およびダイオードＤ１は二次巻線ｔ２の巻き始め側に位置し、コンデンサＣ１は二次巻線ｔ２の巻き終わり側に位置している。インダクタＬ１とダイオードＤ１は、二次巻線ｔ２の誘起電圧に基づき発生した電流を制限する、本発明の「電流制限部」として機能する。そして、電流制限部で制限された電流によりコンデンサＣ１が充電される。また、本実施形態では、インダクタＬ１がダイオードＤ１よりも二次巻線ｔ２の巻き始め側に位置し、インダクタＬ１とコンデンサＣ１との間にダイオードＤ１が配置されている。インダクタＬ１およびダイオードＤ１の直列部と、コンデンサＣ１との中間点（本実施形態ではダイオードＤ１とコンデンサＣ１との接続点）とは、ダイオードＤ２のアノードに接続されている。

【0015】

インダクタＬ１は、一方端が二次巻線ｔ２の巻き始め側に接続され、他方端がダイオードＤ１のアノードに接続されている。コンデンサＣ１は、一方端がダイオードＤ１のカソードに接続され、他方端が二次巻線ｔ２の巻き終わり側に接続されるとともに二次側整流平滑回路４０を構成するダイオードＤ３のアノードに接続されている。

【0016】

ダイオードＤ３は、二次巻線ｔ２に直列に接続されており、二次巻線ｔ２と出力端子Ｏｕｔ２との間に設けられている。また、コンデンサＣ３がダイオードＤ３のカソードと二次巻線ｔ２のグランド（巻き始め側）との間に接続されている。ダイオードＤ３とコンデンサＣ３とにより、二次側整流平滑回路４０が構成される。二次側整流平滑回路４０は、スイッチング回路３０のスイッチングにより二次巻線ｔ２に発生した誘起電圧を直流化する。

【0017】

ダイオードＤ２のカソードは、トランジスタＱ１のゲート（制御端子）に接続されている。また、ダイオードＤ２のカソードとトランジスタＱ１のゲートとを繋ぐ配線と、出力端子Ｏｕｔ２に繋がる配線との間に、コンデンサＣ２（本発明の「第２コンデンサ」に相当）が接続されている。コンデンサＣ２は、ダイオードＤ２を介してトランジスタＱ１のゲートに印加される電圧を平滑する。このように、ダイオードＤ２とコンデンサＣ２とが、コンデンサＣ１に充電された充電電圧をトランジスタＱ１のゲートに印加する、本発明の「電圧印加部」として機能する。

【0018】

電源装置１は、インダクタＬ１およびダイオードＤ１を通ってコンデンサＣ１に蓄えられた電荷がダイオードＤ２を介してトランジスタＱ１へ供給されるように構成されている。これにより、コンデンサＣ１の充電電圧がトランジスタＱ１のゲートに安定して供給され、トランジスタＱ１による、出力端子Ｏｕｔ１に接続された負荷への電源供給のオン／オフ切り替えを確実に行うことができる。

【0019】

具体的には、ＮＰＮ型のトランジスタＱ１をロードスイッチとして用いる場合、出力端子Ｏｕｔ１、Ｏｕｔ２に接続された負荷への電圧供給に加え、トランジスタＱ１を駆動させるための駆動用電圧を、トランジスタＱ１に供給する必要がある。当該駆動用電圧を確保するため、駆動用電源を設けることや、二次巻線ｔ２をロードスイッチ用に巻き上げることが考えられるが、これらの場合、コストアップが問題になり得る。この点、本実施形態では、駆動用電源を設けたり二次巻線ｔ２をロードスイッチ用に巻き上げたりするのではなく、インダクタＬ１、ダイオードＤ１およびコンデンサＣ１を含む直列回路Ｘを設け、インダクタＬ１およびダイオードＤ１を通ってコンデンサＣ１に蓄えられた電荷がダイオードＤ２を介してトランジスタＱ１へ供給されるように構成している。これにより、駆動用電源を設けたり二次巻線ｔ２をロードスイッチ用に巻き上げたりしなくとも、トランジスタＱ１の駆動用電圧が確保され、トランジスタＱ１のロードスイッチとしての機能を十分に発揮させることができる。

【0020】

図２は、図１に示す電源装置１を動作させたときの各部の電圧波形を示す。波形Ｗ１は、ダイオードＤ２のアノードと、二次巻線ｔ２のグランド（巻き始め側）間の電圧（すなわち、インダクタＬ１およびダイオードＤ１を通ってコンデンサ１２に蓄えられた充電電圧）を示す。波形Ｗ２は、ダイオードＤ３のアノードと、二次巻線ｔ２のグランド（巻き始め側）間の電圧（すなわち、二次巻線ｔ２の両端の電圧）を示す。波形Ｗ３は、ダイオードＤ２のカソードと、二次巻線ｔ２のグランド（巻き始め側）間の電圧（すなわち、トランジスタＱ１のゲートへ供給される電圧）を示す。

【0021】

図２から、波形Ｗ１のようにコンデンサＣ１に蓄えられた電荷が、ダイオードＤ２により整流され、さらにコンデンサＣ２により平滑されて、波形Ｗ３のように安定した電圧がトランジスタＱ１のゲートへ供給されることがわかる。

【0022】

本実施形態によれば、ロードスイッチとしてＮＰＮ型トランジスタを用いることで、ロードスイッチとしてＰＮＰ型トランジスタを用いる場合に比べ、コストアップを抑制できる。また、インダクタおよび第１ダイオードを通って第１コンデンサに蓄えられた電荷が第２ダイオードを介してロードスイッチへ供給されるように構成されているため、駆動用電源を設けたり、トランスの二次巻線をロードスイッチ用に巻き上げたりする必要がなく、駆動用電源を設けることや二次巻線を巻き上げることに伴うコストアップを抑制できる。したがって、本実施形態によれば、ロードスイッチを備えかつ低コスト化を実現可能な電源装置を提供することができる。

【0023】

＜変形例＞
以上、本発明の好適な実施の形態について説明したが、本発明は上述の実施形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な設計変更が可能である。

【0024】

上述の実施形態では、トランジスタＱ１としてＦＥＴを例示したが、これに限定されない。例えば、トランジスタＱ１はバイポーラトランジスタ等であってもよい。

【0025】

上述の実施形態では、インダクタＬ１がダイオードＤ１よりも二次巻線ｔ２の巻き始め側に位置し、インダクタＬ１とコンデンサＣ１との間にダイオードＤ１が配置されているが、インダクタＬ１とダイオードＤ２との配置が逆であってもよい。すなわち、ダイオードＤ１がインダクタＬ１よりも二次巻線ｔ２の巻き始め側に位置し、ダイオードＤ１とコンデンサＣ１との間にインダクタＬ１が配置されてもよい。

【符号の説明】

【0026】

１ 電源装置
Ｃ１ コンデンサ（第１コンデンサ）
Ｃ２ コンデンサ（第２コンデンサ、電圧印加部）
Ｄ１ ダイオード（第１ダイオード、電流制限部）
Ｄ２ ダイオード（第２ダイオード、電圧印加部）
Ｄ３ ダイオード（第３ダイオード、直流化回路）
Ｌ１ インダクタ（電流制限部）
Ｑ１ トランジスタ（ロードスイッチ）
Ｔ トランス
ｔ１ 一次巻線
ｔ２ 二次巻線
Ｘ 直列回路

【図1】

【図2】