特開 2024-154523 トレンチゲートタイプのＩＧＢＴおよびその駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024154523

(43)【公開日】2024-10-31

(54)【発明の名称】トレンチゲートタイプのＩＧＢＴおよびその駆動方法

(51)【国際特許分類】

   H01L 29/739 20060101AFI20241024BHJP

   H01L 29/78 20060101ALI20241024BHJP

【ＦＩ】

H01L29/78 655A

H01L29/78 654Z

H01L29/78 653A

H01L29/78 652M

H01L29/78 655B

H01L29/78 652Q

H01L29/78 655F

H01L29/78 655G

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023068361

(22)【出願日】2023-04-19

(71)【出願人】

【識別番号】520366927

【氏名又は名称】ウィル セミコンダクター （シャンハイ） カンパニー リミテッド

(74)【代理人】

【識別番号】110001210

【氏名又は名称】弁理士法人ＹＫＩ国際特許事務所

(72)【発明者】

【氏名】岡田 哲也

(72)【発明者】

【氏名】新井 寛己

(57)【要約】

【課題】高周波使用、低周波使用という使用条件に応じて、損失を低減する。
【解決手段】半導体基板の表面から裏面側に向けて伸び、電圧が印加されることで周辺に形成されたチャネル領域に電流を流すゲートトレンチ１２０Ｇと、半導体基板の表面から裏面側に向けて伸び、周辺にチャネル領域が形成されていないスイッチトレンチ１２０ＳＷと、スイッチトレンチ１２０ＳＷの電圧を外部から制御するための設定端子と、を含み、設定端子へ印加する電圧によって、オン時の電圧降下が比較的小さくターンオフ時のエネルギー損失が比較的大きい第１状態とするか、またはオン時の電圧降下が比較的大きくターンオフ時のエネルギー損失が比較的小さい第２状態とするかを切り換えることができる。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板の表面から裏面側に向けて伸び、電圧が印加されることで周辺に形成されたチャネル領域に電流を流すゲートトレンチと、
前記半導体基板の表面から裏面側に向けて伸び、周辺にチャネル領域が形成されていないスイッチトレンチと、
前記スイッチトレンチの電圧を外部から制御するための設定端子と、
を含み、
前記設定端子へ印加する電圧によって、オン時の電圧降下が比較的小さくターンオフ時のエネルギー損失が比較的大きい第１状態とするか、またはオン時の電圧降下が比較的大きくターンオフ時のエネルギー損失が比較的小さい第２状態とするかを切り換えることができる、
トレンチゲートタイプＩＧＢＴ。

【請求項2】

請求項１に記載のトレンチゲートタイプＩＧＢＴであって、
オンオフ周波数が低い時に、前記第１状態を採用し、オンオフ周波数が高い時に前記第２状態を採用する、
トレンチゲートタイプＩＧＢＴ。

【請求項3】

請求項２に記載のトレンチゲートタイプＩＧＢＴであって、
前記設定端子に印加する電圧は、連続的に変更可能である、
トレンチゲートタイプＩＧＢＴ。

【請求項4】

半導体基板と、
前記半導体基板の表面上に形成されたエミッタ電極と、
前記半導体基板の裏面上に形成されたコレクタパッドと、
前記コレクタパッドの上の前記半導体基板の裏面側に形成されたＰタイプのＰコレクタ層と、
前記半導体基板中の前記Ｐコレクタ層の上に位置するＮタイプのＮドリフト層と、
前記Ｎドリフト層の上に形成され、前記Ｎドリフト層より不純物濃度が高いＮタイプのキャリアストア層と、
前記半導体基板の前記キャリアストア層の表面側に形成されたＰタイプのＰボディー層と、
前記半導体基板の表面側からメサセクションを介在させて離散的に形成され、裏面側に向けて前記Ｎドリフト層まで伸びる複数のトレンチであって、内部に絶縁膜を介し形成されたゲート領域を有する複数のゲートトレンチと、
前記半導体基板の表面側からメサセクションを介在させて離散的に形成された、裏面側に向けて前記Ｎドリフト層まで伸びるトレンチであって、内部に絶縁膜を介し形成され、外部から電圧が設定できる設定端子に接続されたスイッチトレンチと、
前記ゲートトレンチに隣接する前記メサセクションであって、前記Ｐボディー層の表面側に形成され、前記エミッタ電極と接続されるエミッタ領域と、
前記メサセクションの前記Ｐボディー層であって、コンタクトにより前記エミッタ電極に接続されるとともに、表面側に前記エミッタ領域が形成されていることでチャネルとして機能する第１メサ領域と、
前記メサセクションの前記Ｐボディー層であって、コンタクトにより前記エミッタ電極に接続されるとともに、表面側に前記エミッタ領域が形成されていないことでチャネルとして機能しない第２メサ領域と、
を含み、
前記スイッチトレンチの周囲には、前記第２メサ領域が位置している、
トレンチゲートタイプＩＧＢＴ。

【請求項5】

請求項４に記載のトレンチゲートタイプＩＧＢＴであって、
オンオフ周波数が低い時に、前記第１状態を採用し、オンオフ周波数が高い時に前記第２状態を採用する、
トレンチゲートタイプＩＧＢＴ。

【請求項6】

請求項５に記載のトレンチゲートタイプＩＧＢＴであって、
前記設定端子に印加する電圧は、連続的に変更可能である、
トレンチゲートタイプＩＧＢＴ。

【請求項7】

半導体基板と、
前記半導体基板の表面から裏面側に向けて伸び、電圧が印加されることで周辺に形成されたチャネル領域に電流を流すゲートトレンチと、
前記半導体基板の表面から裏面側に向けて伸び、周辺にチャネル領域が形成されていないスイッチトレンチと、
前記スイッチトレンチの電圧を外部から制御するための設定端子と、
を含む、トレンチゲートタイプＩＧＢＴの駆動方法であって、
オンオフ周波数が低い時に、オン時の電圧降下が比較的小さくターンオフ時のエネルギー損失が比較的大きい第１状態とし、
オンオフ周波数が高い時に、またはオン時の電圧降下が比較的大きくターンオフ時のエネルギー損失が比較的小さい第２状態とする、
トレンチゲートタイプＩＧＢＴの駆動方法。

【請求項8】

請求項７に記載のトレンチゲートタイプＩＧＢＴの駆動方法であって、
オンオフ周波数が低い時に、前記第１状態を採用し、オンオフ周波数が高い時に前記第２状態を採用する、
トレンチゲートタイプＩＧＢＴの駆動方法。

【請求項9】

請求項８に記載のトレンチゲートタイプＩＧＢＴの駆動方法であって、
前記設定端子に印加する電圧は、連続的に変更可能である、
トレンチゲートタイプＩＧＢＴの駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

従来、大電力のモータを駆動する回路のスイッチング素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が広く利用されている。

【0002】

例えば、特許文献１には、トレンチゲートタイプのＩＧＢＴにおいて、ＩＧＢＴのチャネルの下側にホールを蓄積するキャリアストア（ＣＳ：Carrier Store）層を設けることが示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００５－３４７２８９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ここで、キャリアストア層を設けると、ＩＧＢＴのオン時の電圧降下（コレクタ・エミッタ間電圧ＶＣＥ）を低減することができる。すなわち、ＩＧＢＴのオン抵抗による電圧降下を低減して、オン時のエネルギーロスを小さくできる。しかしながら、ＩＧＢＴのターンオフ（オンからオフへの切り替え）時には、残留するホールの影響で、ターンオフに要する時間が長くなって、エネルギー消費（スイッチング損失）が大きくなる。
このようにＩＧＢＴの導通損失とスイッチング損失はトレードオフの関係にあり、ＩＧＢＴを作る際の構造及びキャリアストア層濃度で決まり、ユーザ側でこのトレードオフをコントロールすることが不可能であった。

【課題を解決するための手段】

【0005】

本開示に係るトレンチゲートタイプＩＧＢＴは、
半導体基板と、
前記半導体基板の表面から裏面側に向けて伸び、電圧が印加されることで周辺に形成されたチャネル領域に電流を流すゲートトレンチと、
前記半導体基板の表面から裏面側に向けて伸び、周辺にチャネル領域が形成されていないスイッチトレンチと、
前記スイッチトレンチの電圧を外部から制御するための設定端子と、
を含み、
前記設定端子へ印加する電圧によって、オン時の電圧降下が比較的小さくターンオフ時のエネルギー損失が比較的大きい第１状態とするか、またはオン時の電圧降下が比較的大きくターンオフ時のエネルギー損失が比較的小さい第２状態とするかを切り換えることができる。

【発明の効果】

【0006】

本開示に係るトレンチゲートタイプＩＧＢＴによれば、スイッチトレンチの電圧を設定することで、使用条件（オンオフが高周波数または低周波数か）に応じて、スイッチング損失を低減するか、オン時の電圧降下を低減するかを選択できる。従って、使用条件に応じて損失を低減したトレンチゲートタイプＩＧＢＴを得ることができる。

【図面の簡単な説明】

【0007】

【図1】実施形態に係るトレンチゲートタイプＩＧＢＴの構成を模式的に示す断面図である。

【図2】スイッチトレンチ１２０ＳＷについて、０Ｖまたは－１５Ｖに設定した場合における、ＩＧＢＴのターンオフ直後のスイッチトレンチ１２０ＳＷの周辺のホール密度の深さ方向の変化を示したものである。

【図3】スイッチトレンチ１２０ＳＷについて、ＳＷ＝０Ｖまたは－１５Ｖに設定した場合における、ターンオフ時のＶＣＥ、ＩＣＥの変化を示す図である。

【図4】スイッチングの周波数を３０ｋＨｚ、１０ｋＨｚ、３ｋＨｚの場合におけるスイッチング損失および導通損失の状態を示す図である。

【図5】ＳＷの電圧に応じた、Ｅｏｆｆ、ＶＣＥ（飽和）の関係を示すグラフである。

【図6】ＩＧＢＴのメタル層（単層）の一例を示す平面図である。この例では、ＩＧＢＴは、正方形の平面形状を有する。

【図7A】図６におけるＡ部の拡大模式図である。

【図7B】図７ＡのＡ－Ａ’断面図である。

【図7C】図７ＡのＢ－Ｂ’断面図である。

【図8】ＩＧＢＴのメタル層（単層）の他の例を示す平面図である。

【図9】図８のＢ部の拡大図である。

【図10】ＩＧＢＴのメタル層（２層）の一例を示す平面図である。

【図11A】図８のＢ部の拡大図である。

【図11B】図１１ＡにおけるＡ－Ａ’断面である。

【図12】実施形態に係るＩＧＢＴの製造工程を示す図である。

【発明を実施するための形態】

【0008】

以下、図面を参照しながら、本開示の実施形態について以下に説明する。なお、以下の実施形態は本開示を限定するものではなく、また複数の例示を選択的に組み合わせてなる構成も本開示に含まれる。

【0009】

「ＩＧＢＴの構成」
図１は、実施形態に係るトレンチゲートタイプＩＧＢＴの構成を模式的に示す断面図である。

【0010】

半導体基板１００の表面上には、層間絶縁膜１０２が形成される。この層間絶縁膜１０２上には、メタルの配線層が設けられ、必要な電気的接続が行われる。図１においては、エミッタパッド１０４を示している。

【0011】

半導体基板１００には、例えばＦＺ（Floating Zone）ウェハなどのシリコン（Ｓｉ）ウェハが用いられるが、炭化ケイ素（ＳｉＣ）のウェハなどでもよい。層間絶縁膜１０２は、酸化シリコンなどの絶縁性の材料が用いられる。メタル配線には、通常アルミなどの金属材料が用いられる。

【0012】

半導体基板１００の裏面上には、コレクタパッド１０６が形成される。コレクタパッド１０６には、通常アルミなどの金属材料が用いられる。

【0013】

コレクタパッド１０６の上側の半導体基板の裏面部には、不純物濃度の高い、Ｐ＋のＰコレクタ層１１０が形成され、その上には後述するＮドリフト層１１４より不純物濃度が高い、Ｎ＋のフィールドストップ層１１２が形成される。これらは半導体基板１００内のＮタイプ、Ｐタイプの領域は、それぞれのタイプの不純物ドープによって形成される。Ｐコレクタ層１１０は、コレクタ領域として機能し、フィールドストップ層１１２は、オフ時の空乏層の拡大を防止する。

【0014】

フィールドストップ層１１２の上には、Ｎタイプの半導体基板１００で構成されるＮドリフト層１１４が位置する。このＮドリフト層１１４は、半導体基板１００のボディーであり、ＩＧＢＴのＰＮＰバイポーラトランジスタのベースとしての機能を有する。

【0015】

前記Ｎドリフト層１１４の上には、Ｎドリフト層１１４よりは不純物濃度が高いＮ＋のキャリアストア層１１６が設けられている。このキャリアストア層１１６は、ホールを蓄積することでオン抵抗を下げ、オン時の電圧降下であるＶＣＥを下げる機能がある。

【0016】

キャリアストア層１１６の上には、比較的不純物濃度の低い、Ｐ－のＰボディー層１１８が設けられる。このＰボディー層１１８は、ＰＮＰバイポーラトランジスタのエミッタとして機能する。

【0017】

また、半導体基板１００の表面から下方に向けて複数のトレンチ１２０が形成されている。トレンチ１２０は、半導体基板１００の表面（層間絶縁膜１０２の下側）から下方に向けて伸び、Ｐボディー層１１８、キャリアストア層１１６を貫通して、Ｎドリフト層１１４にまで至る。

【0018】

トレンチ１２０は、周壁が例えば酸化シリコンからなる絶縁膜で周囲から絶縁されており、内部には導電材、例えばポリシリコンなどが充填されている。この例では、内部がゲート電極（図示せず）と接続され、ゲート領域を形成するゲートトレンチ１２０Ｇ、スイッチ１４０に接続されるスイッチトレンチ１２０ＳＷとを含む。図１では、スイッチトレンチ１２０ＳＷとスイッチ１４０を接続する配線を模式的に示してある。この例では、スイッチＳＷは、切り替えスイッチであり、０Ｖまたは－１５Ｖのいずれかに接続される。例えば、半導体基板１００の表面にスイッチ１４０用の端子を設け、ここに外部から０Ｖまたは－１５Ｖを切り替えて供給できるようにすればよい。

【0019】

また、Ｐボディー層１１８の表面側であって、ゲートトレンチ１２０Ｇに隣接するエリアには、不純物濃度の高い、Ｎ＋のエミッタ領域１２２が形成される。このエミッタ領域１２２は、エミッタパッド１０４と電気的に接続される。例えば、図示しない部分において、層間絶縁膜１０２が除去され、エミッタパッド１０４とエミッタ領域１２２が直接接続される。

【0020】

これによって、エミッタ領域１２２とキャリアストア層１１６の間の領域がＦＥＴのチャネルとして機能し、ＦＥＴのオン時においてキャリアである電子はエミッタ領域からキャリアストア層１１６を介し、Ｎドリフト層１１４に流れ込む。

【0021】

また、エミッタパッド１０４からのコンタクト１３２は、複数のトレンチ１２０の間に形成される各メサセクションのＰボディー層１１８に伸びるように配置されている。そして、このコンタクト１３２はメサセクションのＰボディー層１１８の内部（中間部分）に形成された不純物濃度の高い（Ｐ＋）コンタクト領域１３４に接続されている。従って、エミッタパッド１０４が、コンタクト１３２、コンタクト領域１３４に電気的に接続され、ターンオフ時にＮドリフト層１１４内にたまったホールを、Ｐボディー層１１８を介しエミッタ電極に引き抜くことができる。

【0022】

ここで、本実施形態では、表面部にはエミッタ領域１２２が形成されているチャネルとして機能するＰボディー層１１８だけでなく、エミッタ領域１２２が形成されておらずチャネルとして機能しないＰボディー層１１８についてもコンタクト領域１３４が設けられ、コンタクト１３２によりエミッタパッド１０４に接続されている。

【0023】

なお、ゲートトレンチ１２０Ｇの内部は、別に設けたゲート電極に接続されており、ゲートトレンチ１２０Ｇの周壁の絶縁膜がゲート絶縁膜として機能する。

【0024】

「ＩＧＢＴの動作」
コレクタパッド１０６とエミッタパッド１０４の間に電圧（例えば、コレクタパッド１０６に４００Ｖ、エミッタパッド１０４に０Ｖ）をかけた状態で、ゲートトレンチ１２０Ｇに正の電圧（例えば、１５Ｖ）を印加する。なお、上述のコレクタパッド１０６の印加電圧４００Ｖは単なる一例であり、適用対象によっては１０Ｖなどの低電圧の場合もある。

【0025】

これによって、ゲートトレンチ１２０Ｇの周辺のチャネルに反転層が生じてＦＥＴがオンし、エミッタ領域１２２からＮドリフト層１１４に向けた電子電流が流れる。すなわちＰボディー層１１８のＰ領域がゲートトレンチ１２０Ｇを＋にすることにより、ゲートトレンチ１２０Ｇの側壁に－が蓄積され、このチャネル領域がＰ型からＮ型に反転することでここに電流が流れる。これによって、ＰＮＰバイポーラトランジスタがオンして、Ｎドリフト層１１４にコレクタ側からホールが供給され、エミッタ側から電子が供給されてＩＧＢＴがオンする。すなわち、ホールと電子の両方が移動することにより、コレクタパッド１０６からエミッタパッド１０４に向けた電流が流れる。

【0026】

また、フィールドストップ層１１２により、空乏層の広がりを抑制できるため、全体の厚みを小さくできる。

【0027】

本実施形態のＩＧＢＴでは、ゲートトレンチ１２０Ｇだけでなく、エミッタトレンチ１２０Ｅを設けるとともに、Ｐボディー層１１８において、その表面にエミッタ領域１２２のない領域を設けてある。

【0028】

すなわち、ゲートトレンチ１２０Ｇに隣接するＰボディー層１１８領域であって、表面側にエミッタ領域１２２が存在する領域がチャネルとして機能する。この領域を第１メサ領域と呼ぶ。従って、このゲートエリア（図１におけるＩＧＢＴ ＧＡＴＥ）がＩＧＢＴのゲートとして機能する。

【0029】

一方、表面にエミッタ領域１２２のないＰボディー層１１８は、ゲートトレンチ１２０Ｇに隣接していてもチャネルとして機能せず、さらにスイッチトレンチ１２０ＳＷに隣接する領域もチャネルとして機能しない。この領域を第２メサ領域と呼ぶ。従って、この非ゲートエリア（図１におけるＩＧＢＴ 非ＧＡＴＥ）は、ＩＧＢＴのゲートとして機能しない。
なお、ゲートエリアのゲートトレンチ１２０Ｇの数、非ゲートエリアにおけるゲートトレンチ１２０Ｇ、エミッタトレンチ１２０Ｅの数は、任意の数に設定することができる。

【0030】

さらに、本実施形態のＩＧＢＴでは、コンタクト１３２によって、チャネルとして機能しないＰボディー層１１８にも接続されている。ＩＧＢＴをターンオフした際には、Ｎドリフト層１１４内に残留するホールをエミッタパッド１０４に早期に引き抜くことができる。なお、コンタクト１３２は、チャネルとして機能するＰボディー層１１８についても配置されており、ここにおいてもターンオフ時にホールを引き抜くことができる。また、非ゲートエリアにゲートトレンチ１２０Ｇを配置しているが、このゲートトレンチ１２０Ｇの周辺のＰボディー層１１８からも同様にホールが引き抜かれる。

【0031】

特に、本実施形態では、非ゲート領域において、ゲートトレンチ１２０Ｇと、スイッチトレンチ１２０ＳＷを配置してある。そして、スイッチトレンチ１２０ＳＷの電圧を制御することで、周辺の領域のホールの状態を制御することができる。例えば、スイッチトレンチ１２０ＳＷを－１５Ｖに設定することで、ＩＧＢＴがオンからオフに切り替わった際に、ホールの引き抜きを高速に行うことができる。一方、スイッチトレンチ１２０ＳＷを０Ｖに設定することで、ＩＧＢＴのオン時における電圧降下（コレクタ・エミッタ間電圧ＶＣＥ（飽和））を小さくすることができる。

【0032】

図２は、スイッチトレンチ１２０ＳＷについて、０Ｖ（第１状態）または－１５Ｖ（第２状態）に設定した場合における、ＩＧＢＴのターンオン時のホール密度を示したものである。実線が－１５Ｖ、破線が０Ｖの場合を示す。このように、－１５Ｖに設定することで、ターンオン時のホール蓄積が減少するためＶＣＥ（ｓａｔ）は増加するが、ホール排出に時間がかからずＥｏｆｆ及びｔｄ（ＯＦＦ）は小さくなる。従って、－１５Ｖの設定は、高周波動作に適する。また、０Ｖに設定することで、ホール蓄積が多くＶＣＥ（ＳＡＴ）は減少するが、ホール排出に時間がかかるためＥｏｆｆ及びｔｄ（ＯＦＦ）が大きくなる。従って、０Ｖの設定は、低周波動作に適する。

【0033】

図３は、スイッチトレンチ１２０ＳＷについて、ＳＷ＝０Ｖまたは－１５Ｖに設定した場合における、ターンオフ時のＶＣＥ（コレクタ・エミッタ間電圧）、ＩＣＥ（コレクタ電流）の変化を示す図である。

【0034】

このように、ＳＷ＝０の場合には、遅れ時間Ｔｄ（ｏｆｆ）＝５．９ｅ^－６秒（ｓ）に対し、ＳＷ＝－１５Ｖの場合には、Ｔｄ（ｏｆｆ）＝１．０ｅ^－６秒（ｓ）と遅れが短くなる。また、ＶＣＥの傾きｄｖ／ｄｔがＳＷ＝－１５Ｖの場合に大きくなる。従って、ターンオフ時のエネルギー損失（スイッチング損失ともいう）は、ＳＷ＝－１５Ｖの場合に２５．４ｍＪ、ＳＷ＝０の場合に５１．３ｍＪとＳＷ＝－１５に設定することでホールの引き抜きが速やかに行われスイッチングの損失を抑えることができる。

【0035】

一方、ＳＷ＝０Ｖの場合のＶＣＥ（飽和）は、導通電流３０Ａにおいて０．７８Ｖ、導通電流３００Ａにおいて１．０９Ｖであり、ＳＷ＝－１５Ｖの場合のＶＣＥ（飽和）は、導通電流３０Ａにおいて１．１２Ｖ、導通電流３００Ａにおいて１．５７Ｖであった。

【0036】

ＶＣＥ（飽和）の電圧が高いということはＩＧＢＴの通電時においてエネルギー損失（導通損失）が大きいことである。

【0037】

すなわち、ＳＷ＝０Ｖの場合は、ホール蓄積が多く低ＶＣＥ（飽和）になるが、蓄積されたホール排出に時間がかかるためＥｏｆｆ及びＴｄ（ｏｆｆ）が大きくなる。一方、ＳＷ＝－１５Ｖにすると、ホールの蓄積が少なくなる。よって、ＶＣＥ（飽和）は大きくなるが、ターンオフ時に蓄積されたホールが少ないためＥｏｆｆ及びＴｄ（ｏｆｆ）は小さくなる。

【0038】

このように、ＩＧＢＴには、導通時損失に対応するＶＣＥ（飽和）と、ターンオフ時のスイッチング損失Ｅｏｆｆの間にトレードオフが存在する。そして、このトレードオフはコレクタ領域のキャリア濃度及びキャリアストア層のキャリア濃度により、調整することが出来るが、それはＩＧＢＴの設計で決まってしまう。従って、ＩＧＢＴを使用するユーザ側において、使用時において調整することはできない。

【0039】

一方、本実施形態のＩＧＢＴでは、スイッチトレンチ１２０ＳＷの電圧を変更することで、導通損失を小さくするか、スイッチング損失を小さくするかのトレードオフに対応できる。

【0040】

図４には、スイッチングの周波数（オンオフ周波数）を３０ｋＨｚ、１０ｋＨｚ、３ｋＨｚの場合におけるスイッチング損失および導通損失の状態を示している。このように３０ｋＨｚではＳＷ＝－１５Ｖ、３ｋＨｚではＳＷ＝０Ｖの方が、損失が少ないことがわかる。

【0041】

本実施形態に係るＩＧＢＴでは、スイッチトレンチ１２０ＳＷの電圧をユーザが設定することが可能である。すなわち、低周波の場合はこのＳＷを０Ｖ，高周波の場合はこのＦＳＷを－１５ＶにすることによりＩＧＢＴの特性を変えることで損失を低減することができる。

【0042】

図５は、ＳＷの電圧に応じた、スイッチング損失Ｅｏｆｆ、コレクタ・エミッタ間電圧ＶＣＥ（飽和）の関係を示すグラフである。このように、ＳＷの電圧に応じて、スイッチング損失Ｅｏｆｆ、コレクタ・エミッタ間電圧ＶＣＥ（飽和）が決定される。従って、本実施形態のＩＧＢＴによれば、スイッチング周波数に応じて、ＳＷの電圧を設定することで、常に適切なＥｏｆｆ、ＶＣＥ（飽和）に設定することが可能である。

【0043】

「平面および断面構成」
図６は、ＩＧＢＴのメタル層（単層）の一例を示す平面図である。この例では、ＩＧＢＴは、正方形の平面形状を有する。

【0044】

正方形の表面には、図における縦方向において、３分割されたエミッタパッド１０４が設けられている。３つのエミッタパッド１０４は、周辺部分に間隔をあけるとともに、３つのエミッタパッド１０４の間に所定の間隙が設けられている。

【0045】

図における左側のエミッタパッド１０４は、左上角が凹んでおり、この左上隅には、スイッチパッド１４２が配置されている。また、スイッチパッド１４２に接続されて、ＩＧＢＴの表面の外周に沿って四角形状のスイッチ配線１４２ａが設けられている。スイッチ配線１４２ａは、外周からスクライブピッチ分内側に配置されている。スイッチパッド１４２がスイッチトレンチ１２０ＳＷの電圧を設定する設定端子として機能する。

【0046】

また、左側のエミッタパッド１０４の左中央が凹んでおり、ここにゲートパッド１０８が配置されている。このゲートパッド１０８には、ゲート配線１０８ａが接続され、このゲート配線１０８ａは、左右の両側と、下側および３つのエミッタパッド１０４の縦方向間隙に伸びている。

【0047】

図７Ａは、図６におけるＡ部の拡大模式図であり、半導体基板１００内の構造も示してある。図７Ｂは、図７ＡのＡ－Ａ’断面図、図７Ｃは、図７ＡのＢ－Ｂ’断面図である。

【0048】

このように、ゲートトレンチ１２０Ｇ、スイッチトレンチ１２０ＳＷは、横方向に伸び、縦方向に伸びるエミッタパッド１０４、ゲート配線１０８ａ、スイッチ配線１４２ａの下方に位置する。

【0049】

そして、ゲートトレンチ１２０Ｇと、ゲート配線１０８ａが、下方に向けて伸びるコンタクト１０８ｂで接続され、スイッチトレンチ１２０ＳＷと、スイッチ配線１４２ａが下方に向けて伸びるコンタクト１４２ｂで接続される。

【0050】

図８は、ＩＧＢＴのメタル層（単層）の他の例を示す平面図である。また、図９は、図８のＢ部の拡大図である。

【0051】

この例では、スイッチ配線１４２ａが分割されたエミッタパッド１０４の間隙にも伸びている。従って、スイッチ配線１４２ａとスイッチトレンチ１２０ＳＷとのコンタクト１４２ｂの数を増やすことができ、スイッチトレンチ１２０ＳＷによる電界を早期に設定することができる。

【0052】

なお、図９におけるＡ－Ａ’断面図、Ｂ－Ｂ’断面図は、それぞれ図７Ｂ、図７Ｃと同じである。

【0053】

図１０は、ＩＧＢＴのメタル層（２層）の一例を示す平面図である。また、図１１Ａは、図８のＢ部の拡大図であり、図１１Ｂは図１１ＡにおけるＡ－Ａ’断面である。

【0054】

図１０に示すように、半導体基板１００の表面には、エミッタパッド１０４、ゲートパッド１０８、スイッチパッド１４２、スイッチ配線１４２ａがあるが、ゲート配線１０８ａは存在しない。図１１Ｂに示すように、ゲート配線１０８ａは、スイッチ配線１４２ａの下方の層間絶縁膜１０２内に配置される。このように、配線層を２層構造にすることによって、複数の配線を配置するための面積を削減することが可能になる。

【0055】

＜製造工程＞
図１２は、実施形態に係るＩＧＢＴの製造工程を示す図である。まず、半導体基板１００を用意し、製造工程に投入する（Ｓ１１）。半導体基板１００としては、例えばＦＺ（浮遊帯(Floating Zone)）ウェハであって、Ｎタイプのものが利用される。

【0056】

まず、表面側を酸化して層間絶縁膜１０２を形成する（Ｓ１２）。なお、１枚のウェハには複数の素子（この場合はＩＧＢＴ）を作成するため、この段階で素子分離の処理を行うとよい。

【0057】

次に、表面側からのＰタイプの不純物ドープによって、Ｐ＋のＰボディー層１１８を形成する（ｓ１３）。表面側からのエッチングによりトレンチを形成し（Ｓ１４）、形成したトレンチの壁面に酸化膜を形成する（Ｓ１５）。ゲートトレンチであれば、この酸化膜がゲート絶縁膜となる。そして、トレンチの内部にポリシリコンを堆積する（Ｓ１６）。このポリシリコンは導電性である。

【0058】

次に、Ｎタイプの不純物の注入によってキャリアストア層（ＣＳ層）１１６を形成する（Ｓ１７）。そして、表面側からのＮタイプの不純物の注入によってエミッタ領域を形成する（Ｓ１８）。

【0059】

表面側からのエッチングによってコンタクトホールを形成し、Ｐタイプ不純物の注入によって、コンタクト領域１３４を形成する。次に、層間絶縁膜１０２を形成した後、必要なコンタクトホールを形成する。そして、メタルの堆積によって、エミッタパッド１０４、ゲートパッド１０８、スイッチパッド１４２、およびコンタクトホール内を伸びるコンタクトなどを形成する。（Ｓ２０）。そして、表面側をパッシベーション膜で覆う（Ｓ２１）。

【0060】

次に、裏面側を研磨し（Ｓ２２）、裏面側からフィールドストップ層１１２、Ｐコレクタ層１１０を順に形成する（Ｓ２２，Ｓ２４）。そして、メタルの堆積によって、コレクタパッド１０６を形成する（Ｓ２４）。

【0061】

このようにして、ＩＧＢＴが形成され、次にこれについて各種検査を行い（Ｓ２５）、製造工程を終了する。

【符号の説明】

【0062】

１００ 半導体基板、１０２ 層間絶縁膜、１０４ エミッタパッド、１０６ コレクタパッド、１０８ ゲートパッド、１０８ａ ゲート配線、１１０ Ｐコレクタ層、１１２ フィールドストップ層、１１４ Ｎドリフト層、１１６ キャリアストア層、１１８ Ｐボディー層、１２０ トレンチ、１２０Ｅ エミッタトレンチ、１２０Ｇ ゲートトレンチ、１２０ＳＷ ：スイッチトレンチ、１２２ エミッタ領域、１３２ コンタクト、１３４ コンタクト領域、１４０ スイッチ、１４２ スイッチパッド、１４２ａ スイッチ配線、１４２ｂ コンタクト。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図7C】

【図8】

【図9】

【図10】

【図11A】

【図11B】

【図12】

【手続補正書】

【提出日】2023-05-19

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】００４１

【補正方法】変更

【補正の内容】

【0041】

本実施形態に係るＩＧＢＴでは、スイッチトレンチ１２０ＳＷの電圧をユーザが設定することが可能である。すなわち、低周波の場合はこのＳＷを０Ｖ，高周波の場合はこのＳＷを－１５ＶにすることによりＩＧＢＴの特性を変えることで損失を低減することができる。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００５９

【補正方法】変更

【補正の内容】

【0059】

表面側からのエッチングによってコンタクトホールを形成し、Ｐタイプ不純物の注入によって、コンタクト領域１３４を形成する。次に、層間絶縁膜１０２を形成した後、必要なコンタクトホールを形成する。そして、メタルの堆積によって、エミッタパッド１０４、ゲートパッド１０８、スイッチパッド１４２、およびコンタクトホール内を伸びるコンタクトなどを形成する（Ｓ２０）。そして、表面側をパッシベーション膜で覆う（Ｓ２１）。

【手続補正書】

【提出日】2023-06-16

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】０００７

【補正方法】変更

【補正の内容】

【0007】

【図1】実施形態に係るトレンチゲートタイプＩＧＢＴの構成を模式的に示す断面図である。

【図2】スイッチトレンチ１２０ＳＷについて、０Ｖまたは－１５Ｖに設定した場合における、ＩＧＢＴのターンオフ直後のスイッチトレンチ１２０ＳＷの周辺のホール密度の深さ方向の変化を示したものである。

【図3】スイッチトレンチ１２０ＳＷについて、ＳＷ＝０Ｖまたは－１５Ｖに設定した場合における、ターンオフ時のＶＣＥ、ＩＣＥの変化を示す図である。

【図4】スイッチングの周波数を３０ｋＨｚ、１０ｋＨｚ、３ｋＨｚの場合におけるスイッチング損失および導通損失の状態を示す図である。

【図5】ＳＷの電圧に応じた、Ｅｏｆｆ、ＶＣＥ（飽和）の関係を示すグラフである。

【図6】ＩＧＢＴのメタル層（単層）の一例を示す平面図である。この例では、ＩＧＢＴは、正方形の平面形状を有する。

【図7A】図６におけるＡ部の拡大模式図である。

【図7B】図７ＡのＡ－Ａ’断面図である。

【図7C】図７ＡのＢ－Ｂ’断面図である。

【図8】ＩＧＢＴのメタル層（単層）の他の例を示す平面図である。

【図9】図８のＢ部の拡大図である。

【図10】ＩＧＢＴのメタル層（２層）の一例を示す平面図である。

【図11A】図１０のＢ部の拡大図である。

【図11B】図１１ＡにおけるＡ－Ａ’断面である。

【図12】実施形態に係るＩＧＢＴの製造工程を示す図である。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００５３

【補正方法】変更

【補正の内容】

【0053】

図１０は、ＩＧＢＴのメタル層（２層）の一例を示す平面図である。また、図１１Ａは、図１０のＢ部の拡大図であり、図１１Ｂは図１１ＡにおけるＡ－Ａ’断面である。

【手続補正3】

【補正対象書類名】図面

【補正対象項目名】図１０

【補正方法】変更

【補正の内容】

【図10】