特開 2024-154702 アクティブマトリクス基板、それを備えた液晶表示装置及びアクティブマトリクス基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024154702

(43)【公開日】2024-10-31

(54)【発明の名称】アクティブマトリクス基板、それを備えた液晶表示装置及びアクティブマトリクス基板の製造方法

(51)【国際特許分類】

   G02F 1/1368 20060101AFI20241024BHJP

【ＦＩ】

G02F1/1368

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2023068674

(22)【出願日】2023-04-19

(71)【出願人】

【識別番号】520487808

【氏名又は名称】シャープディスプレイテクノロジー株式会社

(74)【代理人】

【識別番号】110001427

【氏名又は名称】弁理士法人前田特許事務所

(72)【発明者】

【氏名】美崎 克紀

【テーマコード（参考）】

2H192

【Ｆターム（参考）】

2H192BB52

2H192BC11

2H192BC32

2H192BC35

2H192CB05

2H192CB35

2H192CB81

2H192CC02

2H192CC42

2H192EA42

2H192EA56

2H192EA62

2H192EA66

2H192EA74

2H192HA14

2H192HA32

2H192JA32

(57)【要約】

【課題】透明電極に形成されたスリットの端部における焼き付きや残像の発生を抑制する。
【解決手段】ベース基板と、ベース基板上に複数のサブ画素Ｐに対応して設けられた複数のＴＦＴ５と、各ＴＦＴ５上に設けられ、各サブ画素Ｐに対応して所定色の着色層が配置されたカラーフィルタと、カラーフィルタの上側に設けられた第１透明電極１８ａと、第１透明電極１８ａ上に無機絶縁膜からなる無機保護膜を介して設けられ、帯状のスリットＳａが形成された第２透明電極２３ａと、無機保護膜上に互いに異なる色の着色層の境界部分に帯状に設けられ、第１金属層、中間層、第２金属層が順に積層された反射抑制層Ｂとを備え、反射抑制層Ｂには、スリットＳａの端部と重ならないように切り欠き部Ｃが設けられている。
【選択図】図１

【特許請求の範囲】

【請求項1】

ベース基板と、
上記ベース基板上に複数のサブ画素に対応して設けられた複数の薄膜トランジスタと、
上記各薄膜トランジスタ上に設けられ、上記各サブ画素に対応して所定色の着色層が配置されたカラーフィルタと、
上記カラーフィルタの上側に設けられた第１透明電極と、
上記第１透明電極上に無機絶縁膜からなる無機保護膜を介して設けられ、帯状のスリットが形成された第２透明電極と、
上記無機保護膜上に互いに異なる色の上記着色層の境界部分に帯状に設けられ、第１金属層、中間層、第２金属層が順に積層された反射抑制層とを備え、
上記反射抑制層には、上記スリットの端部と重ならないように切り欠き部が設けられていることを特徴とするアクティブマトリクス基板。

【請求項2】

請求項１に記載されたアクティブマトリクス基板において、
上記切り欠き部の端面と、該切り欠き部に対応する上記スリットの端部の端面とは、面一に設けられていることを特徴とするアクティブマトリクス基板。

【請求項3】

請求項１又は２に記載されたアクティブマトリクス基板において、
上記第１透明電極は、上記各サブ画素に対応して設けられ、上記各薄膜トランジスタに電気的に接続された画素電極であり、
上記第２透明電極は、上記複数のサブ画素に共通して設けられた共通電極であることを特徴とするアクティブマトリクス基板。

【請求項4】

請求項１又は２に記載されたアクティブマトリクス基板において、
上記第１透明電極は、上記複数のサブ画素に共通して設けられた共通電極であり、
上記第２透明電極は、上記各サブ画素に対応して設けられ、上記各薄膜トランジスタに電気的に接続された画素電極であることを特徴とするアクティブマトリクス基板。

【請求項5】

請求項１又は２に記載されたアクティブマトリクス基板において、
上記中間層は、透明導電膜により形成されていることを特徴とするアクティブマトリクス基板。

【請求項6】

請求項１又は２に記載されたアクティブマトリクス基板において、
上記中間層は、無機絶縁膜により形成されていることを特徴とするアクティブマトリクス基板。

【請求項7】

請求項１又は２に記載されたアクティブマトリクス基板と、
上記アクティブマトリクス基板に対向するように設けられた対向基板と、
上記アクティブマトリクス基板及び上記対向基板の間に設けられた液晶層とを備えていることを特徴とする液晶表示装置。

【請求項8】

ベース基板上に複数のサブ画素に対応して複数の薄膜トランジスタを形成する薄膜トランジスタ形成工程と、
上記各薄膜トランジスタ上に上記各サブ画素に対応して所定色の着色層が配置されたカラーフィルタを形成するカラーフィルタ形成工程と、
上記カラーフィルタの上側に第１透明導電膜を成膜した後に、該第１透明導電膜をパターニングして第１透明電極を形成する第１透明電極形成工程と、
上記第１透明電極を覆うように無機絶縁膜、第１金属膜、中間膜及び第２金属膜を成膜した後に、該第１金属膜、該中間膜及び該第２金属膜をパターニングして、第１金属層、中間層、第２金属層をそれぞれ形成し、該第１金属層、該中間層、該第２金属層が順に積層された反射抑制形成層を互いに異なる色の上記着色層の境界部分に重なるように帯状に形成する反射抑制形成層形成工程と、
上記反射抑制形成層から露出する上記無機絶縁膜をパターニングして、無機保護膜を形成する無機保護膜形成工程と、
上記無機保護膜上の上記反射抑制形成層を覆うように第２透明導電膜を成膜した後に、該第２透明導電膜をパターニングして、端部が上記反射抑制形成層と重なる帯状のスリットを有する第２透明電極を形成する第２透明電極形成工程とを備え、
上記第２透明電極形成工程では、上記スリットから露出する上記反射抑制形成層を除去して、切り欠き部を有する反射抑制層を形成することを特徴とするアクティブマトリクス基板の製造方法。

【請求項9】

請求項８に記載されたアクティブマトリクス基板の製造方法において、
上記第１透明電極は、上記各サブ画素に対応して設けられ、上記各薄膜トランジスタに電気的に接続された画素電極であり、
上記第２透明電極は、上記複数のサブ画素に共通して設けられた共通電極であることを特徴とするアクティブマトリクス基板の製造方法。

【請求項10】

請求項８に記載されたアクティブマトリクス基板の製造方法において、
上記第１透明電極は、上記複数のサブ画素に共通して設けられた共通電極であり、
上記第２透明電極は、上記各サブ画素に対応して設けられ、上記各薄膜トランジスタに電気的に接続された画素電極であることを特徴とするアクティブマトリクス基板の製造方法。

【請求項11】

請求項８～１０の何れか１つに記載されたアクティブマトリクス基板の製造方法において、
上記中間膜は、透明導電膜により形成されていることを特徴とするアクティブマトリクス基板の製造方法。

【請求項12】

請求項８～１０の何れか１つに記載されたアクティブマトリクス基板の製造方法において、
上記中間膜は、無機絶縁膜により形成されていることを特徴とするアクティブマトリクス基板の製造方法。

【請求項13】

請求項８～１０の何れか１つに記載されたアクティブマトリクス基板の製造方法において、
上記カラーフィルタ形成工程では、上記各薄膜トランジスタに電気的に接続するためのコンタクトホールを有する上記カラーフィルタを形成することを特徴とするアクティブマトリクス基板の製造方法。

【請求項14】

請求項１３に記載されたアクティブマトリクス基板の製造方法において、
上記カラーフィルタ形成工程では、上記カラーフィルタ上に上記コンタクトホールを有する有機絶縁膜からなる有機保護膜を形成することを特徴とするアクティブマトリクス基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、アクティブマトリクス基板、それを備えた液晶表示装置及びアクティブマトリクス基板の製造方法に関するものである。

【背景技術】

【0002】

近年、液晶表示装置では、アクティブマトリクス基板（アレイ基板）上にカラーフィルタを設け、対向基板とのアライメントが不要になるカラーフィルタオンアレイ（color filter on array、以下、ＣＯＡとも称する）構造がよく用いられている。

【0003】

例えば、特許文献１には、ＣＯＡ構造を有する基板に画素電極及び共通電極が設けられ、横電界駆動方式の１つのＦＦＳ（Fringe Field Switching）モードを利用した液晶表示装置が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１７－１１６８２１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、画素電極又は共通電極に液晶配向用のスリットが形成されたＣＯＡ構造を有するアクティブマトリクス基板を備えた横電界駆動方式の液晶表示装置では、例えば、ヘッドマウントディスプレイ用途等の１０００～１２００ｐｐｉ（pixel per inch）以上の超高精細な画素サイズになると、画素電極又は共通電極の透明電極に形成されたスリットの端部がカラーフィルタの各着色層の間に配置する金属層を含む反射抑制層に重なる構造を取ることが多くなる。そうなると、電気的にフローティングな反射抑制層とスリットの端部とが重なった部分では、液晶層の配向乱れが発生することにより、焼き付きや残像が発生するので、表示品位が低下してしまう。

【0006】

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、透明電極に形成されたスリットの端部における焼き付きや残像の発生を抑制することにある。

【課題を解決するための手段】

【0007】

上記目的を達成するために、本発明に係るアクティブマトリクス基板は、ベース基板と、上記ベース基板上に複数のサブ画素に対応して設けられた複数の薄膜トランジスタと、上記各薄膜トランジスタ上に設けられ、上記各サブ画素に対応して所定色の着色層が配置されたカラーフィルタと、上記カラーフィルタの上側に設けられた第１透明電極と、上記第１透明電極上に無機絶縁膜からなる無機保護膜を介して設けられ、帯状のスリットが形成された第２透明電極と、上記無機保護膜上に互いに異なる色の上記着色層の境界部分に帯状に設けられ、第１金属層、中間層、第２金属層が順に積層された反射抑制層とを備え、上記反射抑制層には、上記スリットの端部と重ならないように切り欠き部が設けられていることを特徴とする。

【0008】

また、本発明に係る液晶表示装置は、上述したアクティブマトリクス基板と、上記アクティブマトリクス基板に対向するように設けられた対向基板と、上記アクティブマトリクス基板及び上記対向基板の間に設けられた液晶層とを備えていることを特徴とする。

【0009】

また、本発明に係るアクティブマトリクス基板の製造方法は、ベース基板上に複数のサブ画素に対応して複数の薄膜トランジスタを形成する薄膜トランジスタ形成工程と、上記各薄膜トランジスタ上に上記各サブ画素に対応して所定色の着色層が配置されたすカラーフィルタを形成するカラーフィルタ形成工程と、上記カラーフィルタの上側に第１透明導電膜を成膜した後に、該第１透明導電膜をパターニングして第１透明電極を形成する第１透明電極形成工程と、上記第１透明電極を覆うように無機絶縁膜、第１金属膜、中間膜及び第２金属膜を成膜した後に、該第１金属膜、該中間膜及び該第２金属膜をパターニングして、第１金属層、中間層、第２金属層をそれぞれ形成し、該第１金属層、該中間層、該第２金属層が順に積層された反射抑制形成層を互いに異なる色の上記着色層の境界部分に重なるように帯状に形成する反射抑制形成層形成工程と、上記反射抑制形成層から露出する上記無機絶縁膜をパターニングして、無機保護膜を形成する無機保護膜形成工程と、上記無機保護膜上の上記反射抑制形成層を覆うように第２透明導電膜を成膜した後に、該第２透明導電膜をパターニングして、端部が上記反射抑制形成層と重なる帯状のスリットを有する第２透明電極を形成する第２透明電極形成工程とを備え、上記第２透明電極形成工程では、上記スリットから露出する上記反射抑制形成層を除去して、切り欠き部を有する反射抑制層を形成することを特徴とする。

【発明の効果】

【0010】

本発明によれば、透明電極に形成されたスリットの端部における焼き付きや残像の発生を抑制することができる。

【図面の簡単な説明】

【0011】

【図1】本発明の第１の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の平面図である。

【図2】図１中のII－II線に沿ったアクティブマトリクス基板及びそれを備えた液晶表示装置の断面図である。

【図3】図１中のIII－III線に沿ったアクティブマトリクス基板及びそれを備えた液晶表示装置の断面図である。

【図4】図１中のIV－IV線に沿ったアクティブマトリクス基板及びそれを備えた液晶表示装置の断面図である。

【図5】本発明の第１の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す第１の断面図である。

【図6】本発明の第１の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図５に続く第２の断面図である。

【図7】本発明の第１の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図６に続く第３の断面図である。

【図8】本発明の第１の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図７に続く第４の断面図である。

【図9】本発明の第１の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図８に続く第５の断面図である。

【図10】本発明の第１の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図９に続く第６の断面図である。

【図11】本発明の第１の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図１０に続く第７の断面図である。

【図12】本発明の第１の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図１１に続く第８の断面図である。

【図13】本発明の第１の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図１２に続く第９の断面図である。

【図14】本発明の第１の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図１３に続く第１０の断面図である。

【図15】本発明の第２の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の平面図である。

【図16】図１５中のXVI－XVI線に沿ったアクティブマトリクス基板の断面図である。

【図17】図１５中のXVII－XVII線に沿ったアクティブマトリクス基板の断面図である。

【図18】図１５中のXVIII－XVIII線に沿ったアクティブマトリクス基板の断面図である。

【図19】本発明の第２の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の変形例の平面図である

【図20】本発明の第２の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す第１の断面図である。

【図21】本発明の第２の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図２０に続く第２の断面図である。

【図22】本発明の第２の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図２１に続く第３の断面図である。

【図23】本発明の第２の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図２２に続く第４の断面図である。

【図24】本発明の第２の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図２３に続く第５の断面図である。

【図25】本発明の第２の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す図２４に続く第６の断面図である。

【発明を実施するための形態】

【0012】

以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。

【0013】

《第１の実施形態》
図１～図１４は、本発明に係るアクティブマトリクス基板、それを備えた液晶表示装置及びアクティブマトリクス基板の製造方法の第１の実施形態を示している。ここで、図１は、本実施形態の液晶表示装置を構成するアクティブマトリクス基板３０ａの平面図である。また、図２、図３及び図４は、図１中のII－II線、III－III線及びIV－IV線に沿った液晶表示装置５０の断面図である。

【0014】

液晶表示装置５０は、図２～図４に示すように、ＣＯＡ構造を有するアクティブマトリクス基板３０ａと、アクティブマトリクス基板３０ａに対向するように設けられた対向基板４０と、アクティブマトリクス基板３０ａ及び対向基板４０の間に設けられた液晶層４５とを備えている。また、液晶表示装置５０において、画像表示を行う表示領域には、複数のサブ画素Ｐ（図１参照）がマトリクス状に設けられている。ここで、表示領域には、図２～図４に示すように、赤色層１６ｒが配置されて赤色の階調表示を行うためのサブ画素Ｐ、緑色層１６ｇが配置されて緑色の階調表示を行うためのサブ画素Ｐ、青色層（不図示）が配置されて青色の階調表示を行うためのサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域では、赤色、緑色及び青色の階調表示を行うための互いに隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。

【0015】

アクティブマトリクス基板３０ａは、図２～図４に示すように、ガラス基板等のベース基板１０ａと、ベース基板１０ａ上に複数のサブ画素Ｐに対応して設けられた複数の薄膜トランジスタ（thin film transistor、以下、ＴＦＴとも称する）５と、各ＴＦＴ５上に設けられたカラーフィルタ１６と、カラーフィルタ１６上に設けられた有機保護膜１７と、有機保護膜１７上に第１透明電極としてそれぞれ設けられた複数の画素電極１８ａと、各画素電極１８ａ上に設けられた無機保護膜１９ａと、無機保護膜１９ａ上に第２透明電極として設けられた共通電極２３ａと、共通電極２３ａ上に設けられた表面保護膜２５と、表面保護膜２５上に設けられた配向膜２６とを備えている。また、アクティブマトリクス基板３０ａは、図１に示すように、ベース基板１０ａ上に、表示領域において、図中のＹ方向に互いに平行に延びるように設けられた複数のゲート線１１と、ゲート絶縁膜１２を介して各ゲート線１１と交差するように、図中のＸ方向に互いに平行に延びるように設けられた複数のソース線１４とを備えている。

【0016】

ＴＦＴ５は、図２に示すように、ベース基板１０ａ上に設けられたゲート電極１１ａと、ゲート電極１１ａを覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上にゲート電極１１ａに重なるように島状に設けられた半導体層１３と、半導体層１３上に互いに離間するように設けられたソース電極１４ａ及びドレイン電極１４ｂとを備えている。また、ＴＦＴ５は、ゲート線１１及びソース線１４の交差する部分毎、すなわち、サブ画素Ｐ毎に設けられている。ここで、ゲート電極１１ａは、図１に示すように、ゲート線１１の幅広に形成された部分である。また、半導体層１３は、例えば、ゲート絶縁膜１２側に設けられた真性アモルファスシリコン層と、真性アモルファスシリコン層上に設けられ、真性アモルファスシリコン層のチャネル領域が露出すると共に互いに離間するように配置された一対のｎ^＋アモルファスシリコン層とを備えている。また、ソース電極１４ａは、図１に示すように、ソース線１４の側方にＬ字状に突出した部分であり、半導体層１３の一方のｎ^＋アモルファスシリコン層に接するように設けられている。また、ドレイン電極１４ｂは、半導体層１３の他方のｎ^＋アモルファスシリコン層に接するように設けられ、図２に示すように、カラーフィルタ１６及び有機保護膜１７に形成されたコンタクトホールＨを介して画素電極１８ａに電気的に接続されている。なお、本実施形態では、真性アモルファスシリコン層を備えた半導体層１３を例示したが、半導体層１３は、例えば、ＬＴＰＳ（low temperature polysilicon）のポリシリコン、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体等により構成されていてもよい。

【0017】

カラーフィルタ１６は、各サブ画素Ｐに対応して所定色の着色層が配置されるように設けられ、具体的には、図２～図４に示すように、赤色の階調表示用のサブ画素Ｐに着色層として設けられた赤色層１６ｒと、緑色の階調表示用のサブ画素Ｐに着色層として設けられた緑色層１６ｇと、青色の階調表示用のサブ画素Ｐに着色層として設けられた青色層（不図示）とを備えている。なお、ＴＦＴ５及びカラーフィルタ１６の間には、層間絶縁膜１５が設けられている。ここで、ゲート絶縁膜１２、層間絶縁膜１５、無機保護膜１９ａ及び表面保護膜２５は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。

【0018】

有機保護膜１７は、例えば、アクリル樹脂等の透明な有機樹脂材料により構成されている。

【0019】

画素電極１８ａは、図１～図４に示すように、有機保護膜１７上に矩形状に設けられている。ここで、複数の画素電極１８ａは、図１に示すように、複数のサブ画素Ｐに対応してマトリクス状に設けられている。また、画素電極１８ａは、共通電極２３ａ、及び共通電極２３ａとの間に設けられた無機保護膜１９ａと共に、各サブ画素Ｐの補助容量を構成している。

【0020】

共通電極２３ａは、図１に示すように、複数のサブ画素Ｐに共通して設けられている。また、共通電極２３ａには、図１及び図４に示すように、液晶層４５を配向させるためのスリットＳａが共通電極２３ａを貫通するように帯状に設けられている。ここで、スリットＳａの両端部は、図１に示すように、後述する反射抑制形成層Ｂｐと交差するように設けられている。また、共通電極２３ａには、図１及び図２に示すように、コンタクトホールＨと重なるように開口部Ｍが共通電極２３ａを貫通するように矩形状に設けられている。さらに、共通電極２３ａの開口部Ｍの内部には、図１及び図２に示すように、コンタクトホールＨの底面及び側面と重なるように、共通電極２３ａと同一材料により同一層に形成された透明導電層２３ｂが共通電極２３ａと離間して凹状に設けられている。なお、透明導電層２３ｂと表面保護膜２５との間には、図２に示すように、樹脂充填層２４が設けられている。また、共通電極２３ａと無機保護膜１９ａとの間において、無機保護膜１９ａ上には、図１、図３及び図４に示すように、互いに異なる色の着色層の境界部分Ｌにその境界部分Ｌと重なるように反射抑制層Ｂが設けられている。

【0021】

反射抑制層Ｂは、図１に示すように、各ソース線１４に重なるように表示領域にわたって帯状に設けられている。また、反射抑制層Ｂは、図３及び図４に示すように、無機保護膜１９ａ上に順に積層された第１金属層２０ａ、中間層２１ａ及び第２金属層２２ａを備え、液晶層４５側から入射する光を第２金属層２２ａで反射し、第２金属層２２ａで反射せずに第２金属層２２ａを透過した光を第１金属層２０ａで反射し、第２金属層２２ａで反射した光と第１金属層２０ａで反射した光とが互いに打ち消し合うことにより、液晶層４５側から入射する光の反射を抑制するように構成されている。ここで、第１金属層２０ａは、例えば、厚さ６０ｎｍ以上程度のタングステン膜、モリブデン膜、モリブデン－タングステン合金等の金属膜により構成されている。また、中間層２１ａ、例えば、屈折率１．８～２．１程度であり、厚さ４０ｎｍ～９０ｎｍ程度の窒化シリコン膜等の無機絶縁膜、ＩＴＯ（Indium Tin Oxide）膜やＩＺＯ（Indium Zinc Oxide）膜等の透明導電膜により構成されている。また、第２金属層２２ａは、例えば、厚さ２ｎｍ～１５ｎｍ程度のタングステン膜、モリブデン膜等の金属膜により構成されている。

【0022】

また、反射抑制層Ｂには、図１及び図４に示すように、スリットＳａの両端部と重ならないように切り欠き部Ｃが設けられている。ここで、切り欠き部Ｃの端面と、その切り欠き部Ｃに対応するスリットＳａの端部の端面とは、面一に設けられている。なお、本明細書において、端面が面一とは、２つの端面同士が厳密に段差無く揃う場合だけでなく、例えば、０．８μｍ程度以内の僅かな段差を生じる場合を含む。

【0023】

配向膜２６及び後述する配向膜３１は、例えば、ラビング処理が表面に行われたポリイミド樹脂により構成されている。

【0024】

対向基板４０は、図２～図４に示すように、ガラス基板等のベース基板１０ｂと、ベース基板１０ｂ上に設けられた配向膜３１とを備えている。

【0025】

液晶層４５は、例えば、電気光学特性を有するネマチック液晶材料により構成されている。ここで、液晶層４５は、アクティブマトリクス基板３０ａ及び対向基板４０を表示領域の周囲の額縁領域で互いに接着する枠状のシール材により、アクティブマトリクス基板３０ａ及び対向基板４０の間に封入されている。

【0026】

上記構成の液晶表示装置５０は、各画素電極１８ａと共通電極２３ａとの間に配置する液晶層４５及び補助容量に所定の電圧を印加して、基板表面に沿う方向、すなわち、横方向に生じる電界によって、液晶層４５の配向状態を変えることにより、各サブ画素Ｐのパネル内を透過する光の透過率を調整して、画像表示を行うようになっている。

【0027】

次に、本実施形態の液晶表示装置５０の製造方法について、アクティブマトリクス基板３０ａの製造方法を中心に説明する。ここで、図５～図１４は、アクティブマトリクス基板３０ａの製造工程の一部を連続的に示す第１～第１０の断面図である。なお、図５～図１４の各断面図では、破断線を挟んで、図中の右側部分、中央部分及び左側部分が図２、図３及び図４の断面図に対応する部分をそれぞれ示している。また、アクティブマトリクス基板３０ａの製造工程は、ＴＦＴ形成工程、カラーフィルタ形成工程、第１透明電極形成工程、反射抑制形成層形成工程、無機保護膜形成工程及び第２透明電極形成工程を備える。

【0028】

まず、ガラス基板等のベース基板１０ａ上に、例えば、スパッタリング法により、アルミニウム膜（厚さ３００ｎｍ程度）及びモリブデンニオブ膜（厚さ５０ｎｍ程度）を順に成膜して、金属積層膜を形成した後に、その金属積層膜に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、ゲート電極１１ａを含むゲート線１１を形成する。

【0029】

続いて、ゲート線１１が形成された基板表面に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜、酸化シリコン膜等の無機絶縁膜（厚さ３５０ｎｍ程度）、真性アモルファスシリコン膜（厚さ１２０ｎｍ程度）及びリンがドープされたｎ^＋アモルファスシリコン膜（厚さ３０ｎｍ程度）を順に成膜した後に、真性アモルファスシリコン膜及びｎ^＋アモルファスシリコン膜の積層膜に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、ゲート絶縁膜１２及び半導体形成層を形成する。

【0030】

その後、ゲート絶縁膜１２及び半導体形成層が形成された基板表面に、例えば、スパッタリング法により、チタン膜（厚さ３０ｎｍ程度）、アルミニウム膜（厚さ３００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）を順に成膜して、金属積層膜を形成した後に、その金属積層膜に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、ソース線１４、ソース電極１４ａ及びドレイン電極１４ｂを形成する。

【0031】

さらに、ソース電極１４ａ及びドレイン電極１４ｂをマスクとして、上記半導体形成層のｎ^＋アモルファスシリコン膜をエッチングにより除去することにより、半導体層１３及びそれを備えたＴＦＴ５を形成する（ＴＦＴ形成工程）。

【0032】

続いて、ＴＦＴ５が形成された基板表面に、例えば、プラズマＣＶＤ法により、窒化シリコン膜、酸化シリコン膜等の無機絶縁膜（厚さ７５０ｎｍ程度）を成膜することにより、層間絶縁膜１５を形成した後に、例えば、スピンコート法又はスリットコート法により、赤、緑又は青に着色されたアクリル系の感光性樹脂（厚さ１．６μｍ程度）を塗布し、その塗布された感光性樹脂を部分的に露光した後に、現像することによりパターニングして、選択した色の着色層（例えば、赤色層１６ｒ）を形成する。さらに、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層１６ｇ及び青色層）を形成して、図５に示すように、コンタクトホールＨを有するカラーフィルタ１６を形成する（カラーフィルタ形成工程）。

【0033】

その後、カラーフィルタ１６が形成された基板表面に、例えば、スピンコート法又はスリットコート法により、アクリル系の感光性樹脂（厚さ２．０μｍ程度）を塗布し、その塗布された感光性樹脂を部分的に露光した後に、現像することによりパターニングして、図６に示すように、コンタクトホールＨを有する有機保護膜１７を形成する。

【0034】

さらに、コンタクトホールＨから露出する層間絶縁膜１５をエッチングして、図７に示すように、層間絶縁膜１５にコンタクトホールＨを形成することにより、コンタクトホールＨからドレイン電極１４ｂを露出させる。

【0035】

続いて、層間絶縁膜１５にコンタクトホールＨが形成された基板表面に、例えば、スパッタリング法により、図８に示すように、厚さ７０ｎｍ程度のＩＴＯ膜又はＩＺＯ膜の第１透明導電膜１８を成膜した後に、第１透明導電膜１８に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、図９に示すように、画素電極１８ａを形成する（第１透明電極形成工程）。

【0036】

その後、画素電極１８ａが形成された基板表面に、例えば、プラズマＣＶＤ法により、厚さ１００ｎｍ程度の窒化シリコン膜等の無機絶縁膜１９を成膜し、スパッタリング法により、厚さ６０ｎｍ程度のモリブデン－タングステン合金膜等の第１金属膜２０、厚さ６０ｎｍ程度のＩＺＯ膜等の中間膜２１及び厚さ６ｎｍ程度のモリブデン膜等の第２金属膜２２を成膜した後に、図１０に示すように、その基板表面に、フォトリソグラフィによりレジストＲａを形成する。

【0037】

さらに、レジストＲａから露出する第１金属膜２０、中間膜２１及び第２金属膜２２に対して、リン酸、硝酸及び酢酸の混酸液を用いたウエットエッチングを行うことにより、図１１に示すように、第１金属層２０ａｐ、中間層２１ａｐ及び第２金属層２２ａｐが積層された反射抑制形成層Ｂｐを形成する（反射抑制形成層形成工程）。

【0038】

続いて、レジストＲａの剥離洗浄を行った後に、無機絶縁膜１９に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、図１２に示すように、無機保護膜１９ａを形成する（無機保護膜形成工程）。

【0039】

その後、無機保護膜１９ａが形成された基板表面に、例えば、スパッタリング法により、厚さ７０ｎｍ程度のＩＴＯ膜又はＩＺＯ膜の第２透明導電膜２３を成膜した後に、図１３に示すように、その基板表面にフォトリソグラフィによりレジストＲｂを形成する。

【0040】

さらに、レジストＲａから露出する第２透明導電膜２３及び反射抑制形成層Ｂｐに対して、リン酸、硝酸及び酢酸の混酸液を用いたウエットエッチングを行うことにより、図１４に示すように、スリットＳａ及び開口部Ｍを有する共通電極２３ａ、透明導電層２３ｂ、並びに第１金属層２０ａ、中間層２１ａ及び第２金属層２２ａが積層され、切り欠き部Ｃを有する反射抑制層Ｂを形成する（第２透明電極形成工程）。

【0041】

続いて、共通電極２３ａ等が形成された基板表面に、例えば、スピンコート法又はスリットコート法により、アクリル系の感光性樹脂（厚さ２．５μｍ程度）を塗布し、その塗布された感光性樹脂を部分的に露光した後に、現像することによりパターニングして、充填樹脂層２４を形成する。

【0042】

さらに、充填樹脂層２４が形成された基板表面に、例えば、プラズマＣＶＤ法により、窒化シリコン膜等の無機絶縁膜（厚さ３０ｎｍ程度）を成膜することにより、表面保護膜２５を形成する。

【0043】

最後に、表面保護膜２５が形成された基板全体に、例えば、印刷法によりポリイミドの樹脂膜を塗布した後に、その樹脂膜に対して、ベーキング及びラビング処理を行うことにより、配向膜２６を形成する。

【0044】

以上のようにして、アクティブマトリクス基板３０ａを製造することができる。

【0045】

さらに、上記のように製造されたアクティブマトリクス基板３０ａと対向基板４０とをシール材を介して貼り合わせ、アクティブマトリクス基板３０ａ及び対向基板４０の間に液晶材料を封入することにより、液晶層４５を形成することにより、液晶表示装置５０を製造することができる。

【0046】

以上説明したように、本実施形態のアクティブマトリクス基板３０ａ、それを備えた液晶表示装置５０及びアクティブマトリクス基板３０ａの製造方法によれば、第２透明電極形成工程において、共通電極２３ａのスリットＳａから露出する反射抑制形成層Ｂｐを除去して、スリットＳａの両端部と重ならないように切り欠き部Ｃが設けられた反射抑制層Ｂを形成する。これにより、共通電極２３ａのスリットＳａから反射抑制層Ｂが露出することがないので、液晶層４５の配向乱れが抑制され、共通電極２３ａに形成されたスリットＳａの端部における焼き付きや残像の発生を抑制することができる。

【0047】

また、本実施形態のアクティブマトリクス基板３０ａ、それを備えた液晶表示装置５０及びアクティブマトリクス基板３０ａの製造方法によれば、共通電極２３ａのスリットＳａの両端部が反射抑制層Ｂとなる反射抑制形成層Ｂｐと重なっているので、例えば、ヘッドマウントディスプレイ用途等の１０００～１２００ｐｐｉ以上の超高精細な画素サイズを実現することができる。

【0048】

また、本実施形態のアクティブマトリクス基板３０ａ、それを備えた液晶表示装置５０及びアクティブマトリクス基板３０ａの製造方法によれば、第１金属層２０ａ、中間層２１ａ及び第２金属層２２ａが順に積層された反射抑制層Ｂ上に共通電極２３ａが設けられているので、製造工程を追加することなく、液晶層４５側から入射する光の反射を効果的に抑制することができる。

【0049】

《第２の実施形態》
図１５～図２５は、本発明に係るアクティブマトリクス基板、それを備えた液晶表示装置及びアクティブマトリクス基板の製造方法の第２の実施形態を示している。ここで、図１５は、本実施形態の液晶表示装置を構成するアクティブマトリクス基板３０ｂの平面図である。また、図１６、図１７及び図１８は、図１５中のXVI－XVI線、XVII－XVII線及びXVIII－XVIII線に沿ったアクティブマトリクス基板３０ｂの断面図である。また、図１９は、アクティブマトリクス基板３０ｂの変形例としてのアクティブマトリクス基板３０ｃの平面図である。なお、以下の実施形態において、図１～図１４と同じ部分については同じ符号を付して、その詳細な説明を省略する。

【0050】

上記第１の実施形態では、画素電極１８ａの上側に共通電極２３ａが設けられ、共通電極２３ａにスリットＳａが形成されたアクティブマトリクス基板３０ａを備えた液晶表示装置５０を例示したが、本実施形態では、共通電極１８ｂａの上側に画素電極２３ｂが設けられ、画素電極２３ｂにスリットＳｂが形成されたアクティブマトリクス基板３０ｂを備えた液晶表示装置を例示する。

【0051】

本実施形態の液晶表示装置は、ＣＯＡ構造を有するアクティブマトリクス基板３０ｂと、アクティブマトリクス基板３０ｂに対向するように設けられた対向基板４０（図２～図４参照）と、アクティブマトリクス基板３０ｂ及び対向基板４０の間に設けられた液晶層４５（図２～図４参照）とを備えている。また、本実施形態の液晶表示装置において、表示領域には、上記第１の実施形態の液晶表示装置５０と同様に、複数のサブ画素Ｐがマトリクス状に設けられている。なお、表示領域には、上記第１の実施形態の液晶表示装置５０と同様に、赤色層１６ｒが配置されたサブ画素Ｐ、緑色層１６ｇが配置されたサブ画素Ｐ、青色層が配置されたサブ画素Ｐが互いに隣り合うように設けられている。

【0052】

アクティブマトリクス基板３０ｂは、図１６～図１８に示すように、ガラス基板等のベース基板１０ａと、ベース基板１０ａ上に複数のサブ画素Ｐに対応して設けられた複数のＴＦＴ５と、各ＴＦＴ５上に設けられたカラーフィルタ１６と、カラーフィルタ１６上に設けられた有機保護膜１７と、有機保護膜１７上に第１透明電極として設けられた共通電極１８ｂａと、共通電極１８ｂａ上に設けられた無機保護膜１９ｂと、無機保護膜１９ｂ上に第２透明電極としてそれぞれ設けられた複数の画素電極２３ｂと、各画素電極２３ｂ上に設けられた表面保護膜２５と、表面保護膜２５上に設けられた配向膜２６とを備えている。また、アクティブマトリクス基板３０ｂは、上記第１の実施形態のアクティブマトリクス基板３０ａと同様に、複数のゲート線１１及び複数のソース線１４を備えている。

【0053】

共通電極１８ｂａは、図１５に示すように、有機保護膜１７上に複数のサブ画素Ｐに共通して設けられている。また、共通電極１８ｂａには、図１５及び図１６に示すように、コンタクトホールＨと重なるように開口部Ｍが共通電極１８ｂａを貫通するように矩形状に設けられている。さらに、共通電極１８ｂａの開口部Ｍの内部には、図１５及び図１６に示すように、コンタクトホールＨの底面及び側面と重なるように、共通電極１８ｂａと同一材料により同一層に形成された透明導電層１８ｂｂが共通電極１８ｂａと離間して凹状に設けられている。

【0054】

画素電極２３ｂは、図１５に示すように、矩形状に設けられている。ここで、複数の画素電極２３ｂは、複数のサブ画素Ｐに対応してマトリクス状に設けられている。また、画素電極２３ｂは、共通電極１８ｂａ、及び共通電極１８ｂａとの間に設けられた無機保護膜１９ｂと共に、各サブ画素Ｐの補助容量を構成している。また、画素電極２３ｂは、図１６に示すように、コンタクトホールＨに設けられた透明導電層１８ｂｂを介して、ＴＦＴ５のドレイン電極１４ｂに電気的に接続されている。また、画素電極２３ｂには、図１５及び図１８に示すように、液晶層４５を配向させるためのスリットＳｂが画素電極２３ｂを貫通するように帯状に設けられている。なお、スリットＳｂの一方（図１５中の左下側）の端部は、後述する反射抑制形成層Ｂｐと交差するように設けられている。また、画素電極２３ｂと表面保護膜２５との間には、図１６に示すように、樹脂充填層２４が設けられている。また、画素電極２３ｂと無機保護膜１９ｂとの間において、無機保護膜１９ｂ上には、図１５、図１７及び図１８に示すように、互いに異なる色の着色層の境界部分Ｌにその境界部分Ｌと重なるように反射抑制層Ｂが設けられている。

【0055】

反射抑制層Ｂは、図１５に示すように、各ソース線１４に重なるようにサブ画素Ｐ毎に途切れ途切れに帯状に設けられている。また、反射抑制層Ｂは、図１７及び図１８に示すように、無機保護膜１９ｂ上に順に積層された第１金属層２０ｂ、中間層２１ｂ及び第２金属層２２ｂを備え、液晶層４５側から入射する光を第２金属層２２ｂで反射し、第２金属層２２ｂで反射せずに第２金属層２２ｂを透過した光を第１金属層２０ｂで反射し、第２金属層２２ｂで反射した光と第１金属層２０ｂで反射した光とが互いに打ち消し合うことにより、液晶層４５側から入射する光の反射を抑制するように構成されている。ここで、第１金属層２０ｂは、例えば、厚さ６０ｎｍ以上程度のタングステン膜、モリブデン膜、モリブデン－タングステン合金等の金属膜により構成されている。また、中間層２１ｂは、例えば、屈折率１．８～２．１程度であり、厚さ４０ｎｍ～９０ｎｍ程度の窒化シリコン膜等の無機絶縁膜、ＩＴＯ膜やＩＺＯ膜等の透明導電膜により構成されている。また、第２金属層２２ｂは、例えば、厚さ２ｎｍ～１５ｎｍ程度のタングステン膜、モリブデン膜等の金属膜により構成されている。また、反射抑制層Ｂには、図１５及び図１８に示すように、スリットＳｂの一方（図１５中の左下側）の端部と重ならないように切り欠き部Ｃが設けられている。ここで、切り欠き部Ｃの端面と、その切り欠き部Ｃに対応するスリットＳａの端部の端面とは、面一に設けられている。

【0056】

なお、本実施形態では、各サブ画素Ｐにおいて、反射抑制層Ｂの長さ方向（図１５中のＸ方向）の両端面が画素電極２３ｂの長さ方向（図１５中のＸ方向）の両端面よりも内側に配置するアクティブマトリクス基板３０ｂを例示したが、図１９に示すようなアクティブマトリクス基板３０ｃであってもよい。具体的にアクティブマトリクス基板３０ｃでは、図１９に示すように、反射抑制層Ｂの長さ方向（図中のＸ方向）の両端面が画素電極２３ｂの長さ方向（図中のＸ方向）の両端面と面一になっている。

【0057】

本実施形態の液晶表示装置は、上記第１の実施形態の液晶表示装置５０と同様に、各画素電極２３ｂと共通電極１８ｂａとの間に配置する液晶層４５及び補助容量に所定の電圧を印加して、基板表面に沿う方向、すなわち、横方向に生じる電界によって、液晶層４５の配向状態を変えることにより、各サブ画素Ｐのパネル内を透過する光の透過率を調整して、画像表示を行うように構成されている。

【0058】

次に、本実施形態の液晶表示装置の製造方法について、アクティブマトリクス基板３０ｂの製造方法を中心に説明する。ここで、図２０～図２５は、アクティブマトリクス基板３０ｂの製造工程の一部を連続的に示す第１～第６の断面図である。なお、図２０～図２５の断面図では、破断線を挟んで、図中の右側部分、中央部分及び左側部分が図１６、図１７及び図１８の断面図に対応する部分をそれぞれ示している。

【0059】

まず、上記第１の実施形態のアクティブマトリクス基板３０ａの製造方法において、層間絶縁膜１５にコンタクトホールＨが形成された基板表面に、例えば、スパッタリング法により、ＩＴＯ膜又はＩＺＯ膜の第１透明導電膜１８（図８参照）を成膜した後に、第１透明導電膜１８に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、図２０に示すように、開口部Ｍを有する共通電極１８ｂａ、及び透明導電層１８ｂｂを形成する（第１透明電極形成工程）。

【0060】

続いて、共通電極１８ｂａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、厚さ１００ｎｍ程度の窒化シリコン膜等の無機絶縁膜１９を成膜し、スパッタリング法により、厚さ６０ｎｍ程度のモリブデン－タングステン合金膜等の第１金属膜２０、厚さ６０ｎｍ程度の窒化シリコン膜等の中間膜２１及び厚さ６ｎｍ程度のモリブデン膜等の第２金属膜２２を成膜した後に、図２１に示すように、その基板表面に、フォトリソグラフィによりレジストＲｃを形成する。

【0061】

その後、レジストＲｃから露出する第１金属膜２０、中間膜２１及び第２金属膜２２に対して、フッ素系ガスを用いたドライエッチングを行うことにより、図２２に示すように、第１金属層２０ｂｐ、中間層２１ｂｐ及び第２金属層２２ｂｐが積層された反射抑制形成層Ｂｐを形成する（反射抑制形成層形成工程）。

【0062】

さらに、レジストＲｃの剥離洗浄を行った後に、無機絶縁膜１９に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、図２３に示すように、無機保護膜１９ｂを形成する（無機保護膜形成工程）。

【0063】

続いて、無機保護膜１９ｂが形成された基板表面に、例えば、スパッタリング法により、厚さ７０ｎｍ程度のＩＴＯ膜又はＩＺＯ膜の第２透明導電膜２３を成膜した後に、図２４に示すように、その基板表面にフォトリソグラフィによりレジストＲｄを形成する。

【0064】

さらに、レジストＲｄから露出する第２透明導電膜２３及び反射抑制形成層Ｂｐに対して、フッ素系ガスを用いたドライエッチングを行うことにより、図２５に示すように、スリットＳｂを有する画素電極２３ｂ、並びに第１金属層２０ｂ、中間層２１ｂ及び第２金属層２２ｂが積層され、切り欠き部Ｃを有する反射抑制層Ｂを形成する（第２透明電極形成工程）。

【0065】

続いて、画素電極２３ｂ等が形成された基板表面に、例えば、スピンコート法又はスリットコート法により、アクリル系の感光性樹脂（厚さ２．５μｍ程度）を塗布し、その塗布された感光性樹脂を部分的に露光した後に、現像することによりパターニングして、充填樹脂層２４を形成する。

【0066】

さらに、充填樹脂層２４が形成された基板表面に、例えば、プラズマＣＶＤ法により、窒化シリコン膜等の無機絶縁膜（厚さ３０ｎｍ程度）を成膜することにより、表面保護膜２５を形成する。

【0067】

最後に、表面保護膜２５が形成された基板全体に、例えば、印刷法によりポリイミドの樹脂膜を塗布した後に、その樹脂膜に対して、ベーキング及びラビング処理を行うことにより、配向膜２６を形成する。

【0068】

以上のようにして、アクティブマトリクス基板３０ｂを製造することができる。

【0069】

さらに、上記のように製造されたアクティブマトリクス基板３０ｂと対向基板４０とをシール材を介して貼り合わせ、アクティブマトリクス基板３０ｂ及び対向基板４０の間に液晶材料を封入することにより、液晶層４５を形成することにより、本実施形態の液晶表示装置を製造することができる。

【0070】

以上説明したように、本実施形態のアクティブマトリクス基板３０ｂ、それを備えた液晶表示装置及びアクティブマトリクス基板３０ｂの製造方法によれば、第２透明電極形成工程において、画素電極２３ｂのスリットＳｂから露出する反射抑制形成層Ｂｐを除去して、スリットＳｂの一方の端部と重ならないように切り欠き部Ｃが設けられた反射抑制層Ｂを形成する。これにより、画素電極２３ｂのスリットＳｂから反射抑制層Ｂが露出することがないので、液晶層４５の配向乱れが抑制され、画素電極２３ｂに形成されたスリットＳｂの端部における焼き付きや残像の発生を抑制することができる。

【0071】

また、本実施形態のアクティブマトリクス基板３０ｂ、それを備えた液晶表示装置及びアクティブマトリクス基板３０ｂの製造方法によれば、画素電極２３ｂのスリットＳｂの一方の端部が反射抑制層Ｂとなる反射抑制形成層Ｂｐと重なっているので、例えば、ヘッドマウントディスプレイ用途等の１０００～１２００ｐｐｉ以上の超高精細な画素サイズを実現することができる。

【0072】

また、本実施形態のアクティブマトリクス基板３０ｂ、それを備えた液晶表示装置及びアクティブマトリクス基板３０ｂの製造方法によれば、第１金属層２０ｂ、中間層２１ｂ及び第２金属層２２ｂが順に積層された反射抑制層Ｂ上に画素電極２３ｂが設けられているので、製造工程を追加することなく、液晶層４５側から入射する光の反射を効果的に抑制することができる。

【0073】

《その他の実施形態》
上記各実施形態では、画素電極に接続されたＴＦＴの電極をドレイン電極としたアクティブマトリクス基板を備えた液晶表示装置を例示したが、本発明は、画素電極に接続されたＴＦＴの電極をソース電極と呼ぶアクティブマトリクス基板を備えた液晶表示装置にも適用することができる。

【産業上の利用可能性】

【0074】

以上説明したように、本発明は、カラーフィルタオンアレイ構造を有するアクティブマトリクス基板を備えた横電界駆動方式の液晶表示装置について有用である。

【符号の説明】

【0075】

Ｂ 反射抑制層
Ｂｐ 反射抑制形成層
Ｃ 切り欠き部
Ｈ コンタクトホール
Ｌ 境界部分
Ｐ サブ画素
Ｓａ，Ｓｂ スリット
５ ＴＦＴ（薄膜トランジスタ）
１０ａ ベース基板
１６ カラーフィルタ
１６ｇ 緑色層（着色層）
１６ｒ 赤色層（着色層）
１７ 有機保護膜
１８ 第１透明導電膜
１８ａ 画素電極（第１透明電極）
１８ｂａ 共通電極（第１透明電極）
１９ 無機絶縁膜
１９ａ，１９ｂ 無機保護膜
２０ 第１金属膜
２０ａ，２０ａｐ，２０ｂ，２０ｂｐ 第１金属層
２１ 中間膜
２１ａ，２０ａｐ，２１ｂ，２１ｂｐ 中間層
２２ 第２金属膜
２２ａ，２２ａｐ，２２ｂ，２２ｂｐ 第２金属層
２３ 第２透明導電膜
２３ａ 共通電極（第２透明電極）
２３ｂ 画素電極（第２透明電極）
３０ａ，３０ｂ，３０ｃ アクティブマトリクス基板
４０ 対向基板
４５ 液晶層
５０ 液晶表示装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】