特開 2024-154704 イメージデータの高速取得装置、高速取得方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024154704

(43)【公開日】2024-10-31

(54)【発明の名称】イメージデータの高速取得装置、高速取得方法

(51)【国際特許分類】

   H04N 25/779 20230101AFI20241024BHJP

   H04N 25/76 20230101ALI20241024BHJP

【ＦＩ】

H04N25/779

H04N25/76

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023068676

(22)【出願日】2023-04-19

(71)【出願人】

【識別番号】000220620

【氏名又は名称】東芝テリー株式会社

(74)【代理人】

【識別番号】110001737

【氏名又は名称】弁理士法人スズエ国際特許事務所

(72)【発明者】

【氏名】佐藤 慶裕

(72)【発明者】

【氏名】田所 典明

(72)【発明者】

【氏名】中川 清治

【テーマコード（参考）】

5C024

【Ｆターム（参考）】

5C024GX03

5C024GX16

5C024GX18

5C024GY31

5C024HX02

5C024HX12

5C024HX23

5C024JX08

(57)【要約】

【課題】 本装置は、イメージセンサの画像データのさらなる高速読出し処理を可能にする。
【解決手段】複数のレジスタを含むレジスタ装置が、イメージセンサのピクセルデータ読出し対象である第１の集合クラスタと第２の集合クラスタのエリアに対して、第１の集合クラスタの第１のピクセルデータ読出し回路に与える第１の読出し制御データを第１のレジスタに保持し、第２の集合クラスタの第２のピクセルデータ読出し回路に与える第２の読出し制御データを第２のレジスタに保持し、前記第１の集合クラスタと前記第２の集合クラスタからのピクセルデータを同時読出し可能としている。
【選択図】図６

【特許請求の範囲】

【請求項1】

ＣＭＯＳイメージセンサと、
前記ＣＭＯＳイメージセンサの中に、水平方向と垂直方向の２次元上に配列されている複数のピクセルのピクセルデータを読出し可能な複数のピクセルデータ読出し回路と、
前記ピクセルデータ読出し回路を、前記複数のピクセルが複数のクラスタに区分されている如く、前記クラスタの単位で制御するクラスタコントローラであって、
前記クラスタコントローラは、
前記クラスタの中の任意のクラスタのピクセル回路とピクセルデータ読出し回路に電源を供給するために電源制御データを保持するビットマップメモリを有し、
さらに前記水平方向のライン毎に設けられ、前記複数のピクセルデータ読出し回路を前記水平方向のライン毎に読出しオン又はオフとする読出し制御データを導通させる複数の水平制御ラインと、
前記読出しオンとなった前記ピクセルデータ読出し回路からのピクセルデータを出力する前記垂直方向の複数の垂直読出しラインと、
前記複数の水平制御ラインの中の任意の水平制御ラインに対して、それぞれ読出し制御データを与える、それぞれが独立した複数のレジスタを含むレジスタ装置と、
を備え、
前記レジスタ装置は、
ピクセルデータ読出し対象である第１の集合クラスタと第２の集合クラスタのエリアが垂直方向の区分上でずれており、且つ、前記水平方向の区分上でずれている状況において、
前記第１の集合クラスタの第１のピクセルデータ読出し回路に与える第１の読出し制御データを第１のレジスタに保持し、前記第２の集合クラスタの第２のピクセルデータ読出し回路に与える第２の読出し制御データを第２のレジスタに保持し、前記第１の集合クラスタと前記第２の集合クラスタからのピクセルデータを同時読出し可能としている、イメージデータの高速取得装置。

【請求項2】

前記ピクセルデータ読出し回路からのピクセルデータをデジタル変換するＡＤ変換器と、
前記ＡＤ変換器の出力データを保持する出力回路を備え、前記出力回路に格納された画像データは、前記ＣＭＯＳイメージセンサで露光されたときの画像イメージを垂直方向へ圧縮した画像データである、請求項１記載のイメージデータの高速取得装置。

【請求項3】

前記垂直方向へ圧縮した画像データは、データ解析回路へ送信される、請求項２記載のイメージデータの高速取得装置。

【請求項4】

前記データ解析回路は、前記垂直方向へ圧縮した画像データのままで解析処理を事項する、請求項３記載のイメージデータの高速取得装置。

【請求項5】

ＣＭＯＳイメージセンサと、前記ＣＭＯＳイメージセンサの中に、水平方向と垂直方向の２次元上に配列されている複数のピクセルのピクセルデータを読出し可能な複数のピクセルデータ読出し回路と、前記ピクセルデータ読出し回路を、前記複数のピクセルが複数のクラスタに区分されている如く、前記クラスタの単位で制御するクラスタコントローラを用いたイメージデータの高速取得方法であって、
ビットマップメモリに保持する電源制御データにより、前記クラスタの中の任意のクラスタのピクセル回路とピクセルデータ読出し回路に電源を供給し、
複数の水平制御ラインを通じて、前記水平方向のライン毎に設けられ、所望の前記複数のピクセルデータ読出し回路を前記水平方向のライン毎に読出しオン又はオフを行い、
複数の垂直読出しラインを通じて、前記読出しオンとなった前記ピクセルデータ読出し回路からのピクセルデータを出力し、
前記複数の水平制御ラインの中の任意の水平制御ラインに対して、それぞれ読出し制御データを与え、それぞれが独立した複数のレジスタを含むレジスタ装置が、
ピクセルデータ読出し対象である第１の集合クラスタと第２の集合クラスタのエリアが垂直方向の区分上でずれており、且つ、前記水平方向の区分上でずれている状況において、
前記第１の集合クラスタの第１のピクセルデータ読出し回路に与える第１の読出し制御データを第１のレジスタに保持し、前記第２の集合クラスタの第２のピクセルデータ読出し回路に与える第２の読出し制御データを第２のレジスタに保持し、前記第１の集合クラスタと前記第２の集合クラスタからのピクセルデータを同時読出し可能としている、
イメージデータの高速取得方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、イメージデータの高速取得装置、高速取得方法に関する。

【背景技術】

【0002】

電子カメラ装置のイメージセンサとしてＣＣＤ（Charge Coupled Devices）イメージセンサを用いたものと、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサを用いたものがある。

【0003】

ここで、イメージセンサの1つの画素に着目すると、シャッターが開いている露光時間に前記画素に電荷が蓄積される。そして蓄積された電荷（電圧又はイメージデータと称される場合もある）がイメージセンサの外部へ読み出される。

【0004】

ＣＣＤイメージセンサと、ＣＭＯＳイメージセンサでは、画素に蓄積された電荷（電圧又はイメージデータと称される場合もある）をイメージセンサの外部へ読み出す方法が大きく異なる。

【0005】

ＣＣＤイメージセンサでは、画素に蓄積された電荷（電圧又はイメージデータ）は、リレー式の電荷結合による転送技術を利用して、出力端子に導出される。一方、ＣＭＯＳイメージセンサでは、画素に蓄積された電荷（電圧又はイメージデータ）は、この画素に直接接続されているスイッチトランジスタをオンさせることで、出力端子に直接導出される。

【0006】

ＣＭＯＳイメージセンサは、1画素ごとの電荷（電圧又はイメージデータ）を読出し可能であるために、ＲＯＩ（Ｒｅｇｉｏｎ Ｏｆ Ｉｎｔｅｒｅｓｔ）と呼ばれる技術を適用するのに適している。この技術は、ＣＭＯＳイメージセンサの一部の領域を読出し領域として指定して、当該一部の領域のイメージデータを取得可能とするものである。このＲＯＩ技術を利用するカメラ装置によると、通常のカメラ装置よりもフレームレートを高速化することができる。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特表２０１６－５０４８８９号公報

【特許文献2】特表２０１６－５０４８９０号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

上記したＲＯＩ技術を適用したカメラ装置は、既に開発されているが、さらなる改善、高速読出しの出来るものが要望される。

【0009】

そこで本発明は、イメージセンサのイメージセンシングエリアに対する読出しエリアの指定回路と指定方法並びに指定アルゴリズムを工夫することで、画像データのさらなる高速処理を可能としたイメージデータの高速取得装置、高速取得方法を提供することを目的とする。

【課題を解決するための手段】

【0010】

一実施形態によると、ＣＭＯＳイメージセンサと、
前記ＣＭＯＳイメージセンサの中に、水平方向と垂直方向の２次元上に配列されている複数のピクセルのピクセルデータを読出し可能な複数のピクセルデータ読出し回路と、
前記ピクセルデータ読出し回路を、前記複数のピクセルが複数のクラスタに区分されている如く、前記クラスタの単位で制御するクラスタコントローラであって、
前記クラスタコントローラは、
前記クラスタの中の任意のクラスタのピクセル回路とピクセルデータ読出し回路に電源を供給するために電源制御データを保持するビットマップメモリを有し、
さらに前記水平方向のライン毎に設けられ、前記複数のピクセルデータ読出し回路を前記水平方向のライン毎に読出しオン又はオフとする読出し制御データを導通させる複数の水平制御ラインと、
前記読出しオンとなった前記ピクセルデータ読出し回路からのピクセルデータを出力する前記垂直方向の複数の垂直読出しラインと、
前記複数の水平制御ラインの中の任意の水平制御ラインに対して、それぞれ前記読出し制御データを与えるそれぞれが独立した複数のレジスタを含むレジスタ装置と、
を備え、
前記レジスタ装置は、
ピクセルデータ読出し対象である第１の集合クラスタと第２の集合クラスタのエリアが垂直方向の区分上でずれており、且つ、前記水平方向の区分上でずれている状況にあって、
前記第１の集合クラスタの第１のピクセルデータ読出し回路に与える第１の読出し制御データを第１のレジスタに保持し、前記第２の集合クラスタの第２のピクセルデータ読出し回路に与える第２の読出し制御データを第２のレジスタに保持し、前記第１の集合クラスタと前記第２の集合クラスタからのピクセルデータを同時読出し可能としている、イメージデータの高速取得装置が提供される。

【図面の簡単な説明】

【0011】

【図1】図１は本発明に係る一実施形態の概要を示す構成説明図である。

【図2】図２は図１の構成のイメージセンサとクラスタコントローラの部分からピクセルデータが処理される順路の回路構成例を示す図である。

【図3】図３は一実施形態において特にイメージセンサとクラスタの関係を説明する図である。

【図4】図４は一実施形態においてイメージセンサとクラスタの関係をさらに説明する図である 。

【図5】図５は一実施形態において、ピクセルデータ読出し回路の基本を説明する図であり、１つのピクセルのピクセルデータが読み出され、ＡＤ変換される様子を説明する図である。

【図6】図６は一実施形態においてクラスタコントローラが読出し回路を制御する基本動作とその効果の一例を説明するために示した説明図である。

【図7】図７は一実施形態においてクラスタコントローラが読出し回路を制御する基本動作とレジスタ装置による基本動作とその効果の一例を説明するために示した説明図である。

【図8】図８は一実施形態の装置が読み取る画像の一例を示す説明図である。

【図9】図９は図８に示した画像の画像データを読み出す手順を説明する説明図である。

【図10】図１０は一実施形態の装置が読み取る画像の他の例を示す説明図である。

【図11】図１１は図１０に示した画像の画像データを読み出す手順を説明する説明図である。

【図12】図１２はＲＯＩ領域のクラスタに対して、電源を供給する（アクティブにする）ためのシステム構成例を示す図である。

【図13】図１３はカメラ制御器において、集合クラスタからのピクセルデータを読み出すために、レジスタに対して読出し制御データを設定するための手順を示すフローチャートである。

【図14】図１４は一実施形態の装置が撮像した画像データを解析する手順の一例を示すフローチャートである。

【発明を実施するための形態】

【0012】

以下、実施の形態について図面を参照して説明する。
図１は、本発明に係る一実施形態の概要を示す構成説明図である。カメラ装置１００は、光学系１０１、ＣＭＯＳイメージセンサ（以下単にイメージセンサと称する）１０２、ピクセル（ＰＸ）データ読出し回路１０３Ａ、クラスタコントローラ１０３Ｂ、アナログデジタル（ＡＤ）変換器１０４、出力回路１０５、インターフェース（Ｉ／Ｆ）１０６を備える。カメラ装置１００は、電源１１１、カメラ制御器１１２を備える。

【0013】

カメラ制御器１１２は、光学系１０１のフォーカス、イメージセンサ１０２における露光時間設定、絞りの設定などを行う。このカメラ装置１００は、被写体として例えば検査対象であるの基板３００を撮像し、特に基板３００に付加されている記号３０１を読み取るものとする。

【0014】

本カメラ装置１００は、局所的な記号３０１を、読み取ることができるように工夫されており、イメージデータの高速取得装置として機能する。カメラ装置１００で読み取られたイメージデータは、接続ライン１０７を介して、コンピュータ装置２００のキャプチャボード２０１に送信される。キャプチャボード２０１で取得されたイメージデータは、データ解析回路２０２で解析されることができる。

【0015】

本カメラ装置１００は、局所的な記号３０１を、読み取る場合、記号３０１のエリアのみを読み取ることができ、視野内の他のエリアを読み取ることはしない。このためにイメージの読み取り速度が高速に実現される。

【0016】

図２は、上記カメラ装置１００の電源１１１、カメラ制御器１１２、イメージセンサ１０２、ＰＸデータ読出し回路１０３Ａ、クラスタコントローラ１０３Ｂ、ＡＤ変換器１０４、出力回路１０５、インターフェース（Ｉ／Ｆ）１０６を取り出して示している。

【0017】

本装置１００は、イメージセンサ１０２を複数のクラスタに区分して制御可能である。そのためにＰＸデータ読出し回路１０３Ａ、クラスタコントローラ１０３Ｂが設けられる。

【0018】

また、クラスタコントローラ１０３Ｂは、クラスタ毎のピクセル回路の電源をオン可能なように、ビットマップメモリ（イメージセンサと一体構成されている）を有する。ビットマップメモリは、クラスタ毎のピクセル回路の電源をオンまたはオフための制御データを保持することができ、そのクラスタ対応位置を任意に変更可能である。したがって、ビットマップメモリは、ＲＯＩの領域に対応するクラスタに対応するアドレスに、クラスタ電源をオンするための制御データが書き込まれる。

【0019】

上記した、ＰＸデータ読出し回路１０３Ａ、クラスタコントローラ１０３Ｂも、イメージセンサ１０２と一体に構成され、イメージセンサ１０２の読出しエリアを任意のエリアに設定可能である。つまりＰＸデータ読出し回路１０３Ａ、クラスタコントローラ１０３Ｂは、読出しエリアをビットマップメモリと共に、クラスタ単位で設定することができ、高速読出しに寄与している。

【0020】

図３は、特にイメージセンサ１０２と、このイメージセンサ１０２上にて区分されたクラスタ１０２１（代表として１つを取り出したもの）を概略的に示している。この例はイメージセンサ１０２が例えば有効ピクセルとして４０９６ピクセル（水平）×４０９６ピクセル（垂直）を備え、クラスタが３２個（水平）×３２個（垂直）に区分された例を示している。１つのクラスタは、１２８ピクセル（水平）×１２８ピクセル（垂直）を有する。

【0021】

図では、１つのクラスタ１０２１を取り出して示し、このクラスタ１０２１からの１つのピクセルのピクセルデータがＡＤ変換器１０４でデジタルデータとして出力される様子を模式的に示している。しかし、実際には、１つのクラスタからは、１２８ピクセル×１２８ピクセルからのピクセルデータが、ＡＤ変換されて出力される。

【0022】

またこのクラスタ１０２１は、ビットマップメモリからの制御データにより、ＲＯＩの領域内のクラスタとして電源がオンされ、活性状態となることができる。

【0023】

図４は、イメージセンサ１０２と、このイメージセンサ１０２上にて複数に区分されたクラスタの区分状態１０２Ａと、代表として１つを取り出したクラスタ１０２１を概略的に示している。ＡＤ変換器１０４の前段のスイッチＳ２は、ＰＸデータ読出し回路１０３Ａの一部である。また図では省略しているが、このクラスタ１０２１がＲＯＩの領域内のクラスタである場合は、３２×３２のクラスタをそれぞれ個別に電源オン、又はオフするビットマップメモリからの制御データにより、電源がオンされる。

【0024】

図５は、ピクセル回路とＰＸデータ読出し回路１０３Ａの基本動作を説明するための図である。ピクセル素子は、フォトダイオ―ドＰＨＤであり、スイッチＳ１，コンデンサＣ１と共にピクセル回路を構成している。そしてスイッチＳ２、スイッチＳ３が、ピクセルデータ読出し回路を構成している。

【0025】

今、ピクセル回路、及びピクセルデータ読出し回路には、ビットマップメモリの電源制御データに基づく電圧が供給されているものとする。まず、ステップＳＴ１において、フォトダイオードＰＨＤに光が照射されると、フォトダイオードＰＨＤには光量に応じた電流が流れる。この電流は、スイッチＳ１を介してコンデンサＣ１にチャージされる。次にステップＳＴ２において、スイッチＳ１がオフとなりコンデンサＣ１にチャージされた電圧は、スイッチＳ２を介してＡＤ変換器１０４においてデジタル変換される。この場合のデジタルデータは、例えば８ビットである。

【0026】

次のステップＳＴ３では、スイッチＳ３がオンし、コンデンサＣ１の電荷が放電され、ステップＳＴ１に戻る。

【0027】

図６は、一実施形態においてクラスタコントローラが読出し回路を制御する基本動作とその効果の一例を説明するために示した説明図である。この実施形態では、説明を分かり易くするために、クラスタを配列する行と列とが、２行、８列存在するエリアを示している。そして水平方向（行方向と称してもよい）に４個のクラスタＣｕｓ１１－Ｃｕｓ１４からなる第１の集合クラスタが、第1行に位置し、水平方向に４個のクラスタＣｕｓ２１－Ｃｕｓ２４からなる第２の集合クラスタが、第２行に位置する例を示している。つまり２つの集合クラスタは、少なくとも、垂直方向（列方向と称してもよい）へずれている。また水平方向へもずれている。

【0028】

上記したクラスタＣｕｓ１１－Ｃｕｓ１４のピクセルデータは、それぞれ、スイッチＳ２１－Ｓ２４を介して、垂直読み出しラインＶ１－３２、Ｖ２－３２、Ｖ３－３２、Ｖ４－３２を介して読み出すことができる。読出し原理は、図５で説明した通りである。

【0029】

図６では、１つのクラスタに対して１つのスイッチと垂直読み出しラインを示しているが、実際には、３２×３２のフォトダイオードからの出力ラインが存在する。同様に、上記したクラスタＣｕｓ２１－Ｃｕｓ２４のピクセルデータは、それぞれ、スイッチＳ２５－Ｓ２８を介して、垂直読み出しラインＶ５－３２、Ｖ６－３２、Ｖ７－３２、Ｖ８－３２を介して読み出すことができる。ここでも図では、１つのクラスタに対して１つのスイッチと垂直読み出しラインを示しているが、実際には、３２×３２のフォトダイオードからの出力ラインが存在する。

【0030】

上記した第１の集合クラスタＣｕｓ１１－Ｃｕｓ１４、及び第２の集合クラスタＣｕｓ２１－Ｃｕｓ２４からのピクセルデータは、ＡＤ変換器（図示せず）を介して、出力回路１０５に取り込まれる。出力回路１０５は、バッファメモリと称されてもよい。

【0031】

上記したピクセルデータを高速で読み出すためには、読出し対象となる集合クラスタが、同時読出し集合クラスタとして取り扱われることが好ましい。

【0032】

そこで、まず、クラスタコントロール回路１０３Ａは、複数の水平制御ラインＨ１、Ｈ２と、複数の垂直読み出しラインＶ１－３２、Ｖ２－３２、Ｖ３－３２、Ｖ４－３２、Ｖ５－３２、Ｖ６－３２、Ｖ７－３２、Ｖ８－３２を含み、さらに複数のレジスタＲｇ１、Ｒｇ２を含むレジスタ装置１５０を備える。

【0033】

そして、複数の水平制御ラインＨ１、Ｈ２は、水平方向のライン毎に設けられ、複数のピクセルデータ読出し回路を前記水平方向の水平制御ラインＨ１、Ｈ２毎に読出しオン又はオフを行えるようにしている。これにより、複数の垂直読み出しラインＶ１－３２、・・・・Ｖ８－３２は、前記読出しオンとなったピクセルデータ読出し回路からのピクセルデータを出力する。

【0034】

この場合、複数のレジスタを備えるレジスタ装置１５０は、次のように動作を実行する。即ち、複数のレジスタＲｇ１、Ｒｇ２は、複数の水平制御ラインの中の任意の水平制御ライン（図の例の場合、Ｈ１、Ｈ２）を、前記任意の水平制御ラインＨ１、Ｈ２に対応して読出し制御データ“１”“１”を与えるように動作する。つまり、前記第１の集合クラスタＣｕｓ１１－Ｃｕｓ１４の第１のピクセルデータ読出し回路１０３Ａ１に与える第１の読出し制御データＨ１を第１のレジスタＲｇ１に保持し、前記第２の集合クラスタＣｕｓ２１－Ｃｕｓ２４の第２のピクセルデータ読出し回路１０３Ａ２に与える第２の読出し制御データＨ２を第２のレジスタＲｇ２に保持している。このために、第１の集合クラスタＣｕｓ１１－Ｃｕｓ１４と第２の集合クラスＣｕｓ２１－Ｃｕｓ２４の区分上の位置が、垂直方向へずれており、かつ、前記水平方向で異なる位置であっても、前記同時読出し対象の複数の集合クラスタとして特定することができる。

【0035】

上記のように読み出された第１の集合クラスタＣｕｓ１１－Ｃｕｓ１４と第２の集合クラスＣｕｓ２１－Ｃｕｓ２４は、出力回路１０５において、１つのクラスタ・ラインとして保持されることになる。

【0036】

上記の読出しシステムは、垂直方向と水平方向の区分上のエリアがずれている局所的な集合クラスタのピクセルデータを、一斉に読み出すことができ高速読出しを実現する。

【0037】

なお、上記のレジスタＲｇ１、Ｒｇ２は、レジスタ制御回路１５０１により制御される。レジスタ制御回路１５０１は、読出し対象となる集合クラスタの水平方向エリアと、垂直方向エリアを予め設定する。例えば、被写体の特定の位置（例えば傷）を検査する目的で本システムが利用された場合、前記特定の位置の画像エリアの水平アドレス、垂直アドレスを別途設けられたアドレッサブル装置に求める。

【0038】

レジスタ制御回路は、水平アドレス、垂直アドレスに基づいて、読出し対象とすべき複数の集合クラスタのエリアを認識する。そして、複数の集合クラスタの中から、クラスタ区分上の位置が、垂直方向へずれており、かつ、水平方向で異なる位置の集合クラスタを判定する（上記の例は第１の集合クラスタと第２の集合クラスタ）。そして、この集合クラスタを同時読出し制御が可能な集合クラスタとして取り扱う。つまり、レジスタ制御回路は、同時読出し制御が可能な例えば第１の集合クラスタ、第２の集合クラスタを特定し、それぞれのピクセルデータ読出し回路を別々のレジスタで制御すべく、各レジスタに対して読出し制御データを設定する。

【0039】

図７は、本発明における他の動作例を説明する図である。
この例は、集合クラスタＣｕs４１、Ｃｕs４２、Ｃｕs４３、Ｃｕs４４（クラスタ上の画像パターンと称してもよい）が、それぞれ４つのクラスタ１１、１２、２１、２２の集合で形成されている例を示している。ここで、クラスタ１１、１２が同じ行であり、クラスタ２１、２２が隣の行に位置し、水平方向の区分のエリアは同じであるとする。

【0040】

なお、各クラスタは、ビットマップメモリの電源制御データの指定により電源オンとなることができるもので、水平方向のラインからの読出し制御データが与えられたときに、初めて画像データが垂直方向の垂直ラインへ導出される。

【0041】

上記の集合クラスタＣｕs４１、Ｃｕs４２、Ｃｕs４３、Ｃｕs４４は、垂直方向と水平方向に区分上のエリアがずれている局所的な集合クラスタであるものとする。

【0042】

このようなクラスタのピクセルデータを高速で読み出すために、レジスタ装置１５０には、４つのレジスタＲｇ１、Ｒｇ２、Ｒｇ３、Ｒｇ４が用意されている。

【0043】

第１回目のデータ読出し時には、まずレジスタＲｇ１、Ｒｇ２、Ｒｇ３、Ｒｇ４に、集合クラスタＣｕs４１、Ｃｕs４２、Ｃｕs４３、Ｃｕs４４の各クラスタ１１、１２の読出し回路をオンするための読出し制御データ「１」がセットされる。そして、読出し回路がオンされると同時に、読出し制御データ「１」に対応する各Ｃｕs４１、Ｃｕs４２、Ｃｕs４３、Ｃｕs４４からのピクセルデータ（１１、１２）、（１１、１２）、（１１、１２）、（１１、１２）が出力回路１０５に保持される。

【0044】

第２回目のデータ読出し時には、まずレジスタＲｇ１、Ｒｇ２、Ｒｇ３、Ｒｇ４に、集合クラスタＣｕs４１、Ｃｕs４２、Ｃｕs４３、Ｃｕs４４の各クラスタ２１、２２の読出し回路をオンするための読出し制御データ「２」がセットされる。そして、読出し回路がオンされると同時に、読出し制御データ「２」に対応する各Ｃｕs４１、Ｃｕs４２、Ｃｕs４３、Ｃｕs４４からのピクセルデータ（２１、２２）、（２１、２２）、（２１、２２）、（２１、２２）が出力回路１０５に保持される。

【0045】

図８は、本発明の装置の発展形であり、ピクセルデータを読み出すことができる他のクラスタ上の画像パターンの例を示している。イメージセンサ１０２上に設定されたクラスタは、列方向（水平方向）へ３２、行方向（垂直方向）へ３２ある場合の例を示している。

【0046】

画像パターン６０１は、略四角形にほぼ四角形の中空を有する画像であり、画像パターン６０２は、四角形の画像であり、画像パターン６０１とは垂直方向へ見た場合は区分されているが、水平方向へ見た場合は、一部が重複している。画像パターン６０３は、四角形の画像であり、画像パターン６０１とは、垂直方向へ見た場合、重複しており、水平方向へ見た場合、画像パターン６０２と一部が重複している。

【0047】

図９は、図８の画像パターン６０１、６０２、６０３のピクセルデータを高速で読出す際に、レジスタＲｇ１、Ｒｇ２、Ｒｇ３、Ｒｇ４に設定される読出し制御データの設定状態を示している。図９において上段は、イメージセンサ１０２上の映像パターンであり、図９の下段は、読み出されたピクセルデータが、出力回路１０５に蓄積された状態を示している。イメージセンサ１０２において、図の上部の線に沿って、左から右に記載された数字０－３１は、クラスタの水平方向アドレスを意味するものとする。また図の左側の線に沿って、上から下に向かって記載された数字０－３１は、クラスタの垂直方向アドレスを意味するものとする。

【0048】

今、画像パターン６０１のエリアは、クラスタアドレスの垂直方向の２－１８（クラスタ１７個分）、水平方向アドレスの２－１８（クラスタ１７個分）であるものとする。

【0049】

この例は、第１のレジスタＲｇ１に対して、画像パターン６０１のクラスタの垂直方向の配置に対して読出し制御データ「１」、「２」・・・・・「１７」を設定している。この場合、水平方向へ見た場合、画像パターン６０１と６０２の一部が重複している。このことは、重複エリアのピクセルデータが共通の読出し制御データ「１６」、「１７」により読み出されることを意味する。つまり、画像パターン６０１と６０２の一部が重複しているので、重複水平ラインの領域ａｒ１のピクセルデータは同時に読み出しが設定されることである。

【0050】

さらに第２のレジスタＲｇ２に対して、画像パターン６０２の残りのクラスタの垂直方向の配置と、画像パターン６０３のクラスタの垂直方向の配置に対して読出し制御データ「１」、「２」・・・・・「１０」を設定している。ここで、第１のレジスタＲｇ１と第２のレジスタＲｇ２とで同じ値の読出し制御データは、同時に出力されることを意味する。
この場合、画像パターン６０３の一部と画像パターン６０２の一部とが重複しているので、重複水平ラインの領域ａｒ２のデータは、同時に読出されることになる。

【0051】

ピクセルデータの読出し制御は、レジスタ制御回路１５０１の制御手順に基づき次のように実行される。

【0052】

まず第１のレジスタＲｅｇ１の読出し制御データが「１７」、「１６」、「１５」・・・「１２」、「１１」の順序で出力される読出し制御データが「１７」、「１６」のときは、画像パターン６０２の一部（クラスタ単位での水平２ライン分）のピクセルデータも読出される。

【0053】

そして、第１のレジスタＲｅｇ１から次の読出し制御データ「１０」が出力されるときは、第２のレジスタＲｅｇ２の読出し制御データ「１０」も出力される。この制御により、映像パターン６０３のピクセルデータの読出しも開始される。つまり同じ値の読出し制御データは、同時に出力されるからである。

【0054】

第１のレジスタＲｅｇ１からの読出し制御データと第２のレジスタＲｅｇ２の読出し制御データが「１０」から「８」まで進行すると、次の読出し制御データ「７」により、再び画像パターン６０２のピクセルデータの読出しも開始する。そして、第１のレジスタＲｅｇ１と第２のレジスタＲｅｇ２の読出し制御データが「７」から「５」まで進行すると、つぎのステップでは第２のレジスタＲｅｇ２の読出し制御データが「４」が欠番となっている。このため、画像パターン６０２に対する読出し制御データは、１クロック期間、停止する。しかし、画像パターン６０２に対する読出し制御データの「４」は、存在するので、対応する水平ライン上の画像パターン６０２上のピクセルデータの読出しは実行される。

【0055】

そして次の読出し制御データ「３」「２」「１」は、第１のレジスタＲｅｇ１と第２のレジスタＲｅｇ２から順次出力される。上記の読出し処理により、
出力回路１０５に蓄積されるピクセルデータは、図９の下段に示すようになる。即ち、画像データ（ピクセルデータ）６０１の中央の空間に画像データ（ピクセルデータ）６０３が位置し、画像データ６０２は、分散された状態の画像データ（ピクセルデータ）６０２Ａ、６０２Ｂ、６０２Ｃとし、出力回路１０５に蓄積される。

【0056】

図１０は一実施形態の装置が読み取る画像の他の例を示す説明図である。
この画像は、例えば数字の列がＸの文字のようにイメージセンサ１０２のクラスタ上に撮像された様子を示している。図には、左の縦方向にクラスタの水平ラインに順番に番号００、０１、０２・・・３１（総数３２のクラスタライン分）を付している。また図上のラインには、クラスタの垂直ラインに左から右に向かって順番に０、１、２、・・・９、０、１、２、・・・９、０、１、２、・・・９、０、１（総計３２のクラスタライン分）を付している。さらにピクセルデータの読出し時に、クラスタレベルの独立した水平ラインを指定する４つのレジスタＲ０、Ｒ１、Ｒ２、Ｒ３を示している。

【0057】

今の状態は、Ｘの文字が、数字の配列により描画されている状態を示している。このＸの文字は、水平ライン第１のレジスタＲ０にのみ、読出し順序を示す読出し制御データ１，２、・・・・２３が格納されている。この状態で、レジスタＲ０の読出し制御データを用いて、順番にピクセルデータを読み出しても高速読出しは実現できない。

【0058】

図１１は図１０に示した画像の画像データを読み出す本発明の手順を説明する説明図である。

【0059】

本システムは、垂直方向に見た場合、重複していない数字列画像を同時読出しできるように、読出し順序を設定した読出し制御データを作成する。ここでは数字列画像とは、図に示されるように“１１１１１”、 “２２２２２”、 “３３３３３”、・・・・などを言う。つまりこれらの数字列画像が、全体としてＸの文字を描いている。この数字列画像は、先の実施形態では、集合クラスタに相当する。

【0060】

垂直方向に見た場合、重複していない数字列画像は、垂直方向へずれていても同時読出し可能である。そこで、垂直方向へずれていて、同時読出し可能な数字列画像（集合クラスタ）に対して、別々のレジスタから同じ読出しタイミングの読出し制御データを設定している。

【0061】

実施形態においては、レジスタＲ０とＲ１とに、読出し制御データ「１」「２」「３」「４」「５」を設定している。ただし、レジスタＲ０は、水平ライン０４、０５、０６、０７、０８を指定し、レジスタＲ１は、水平ライン１０、１１、１２、１３、１４を指定するように、読出し制御データが割り当てられている。これは水平ライン０４の数列画像“１１１１１”と水平ライン１０の数字画像“７７７７”が垂直方向へ見た場合、重複していないからである。同様に水平ライン０５の数列画像“２２２２２”と水平ライン１１の数字画像“８８８８８”が垂直方向へ見た場合、重複していないし、水平ライン０６の数列画像“３３３３３”と水平ライン１２の数字画像“９９９９９９９９９”も垂直方向へ見た場合、重複していないからである。

【0062】

垂直方向へ見た場合、重複していない数列画像が３個所にある場合は、第３のレジスタＲ２が利用される。水平ライン０７、１３、２６にある数列画像は、重複していない。このような場合は、例えば４番目の読出し制御データ「４」が第１、第２及び第３のレジスタＲ０、Ｒ１、Ｒ３、に設定される。

【0063】

上記のように読出された列画像のピクセルデータは、図１１の下段に示すような状態で、垂直方向へ圧縮された形で格納される。

【0064】

本来は水平ライン０４－２６までの２２ラインに渡って存在したピクセルデータが、本システムによると１１ラインのアクセス、即ち、１/２のアクセス時間で読みだされることになる。なおこの実施例に場合は、出力回路１０５に読出しデータを保存する順序が、小さい番号の水平ラインから順番に大きい番号の水平ラインとなっているが、これは出力回路１０５のバッファメモリの書き込みアドレス指定の順序に基づくものである。

【0065】

上記したように、本システムでは、出力回路１０５に保持されるピクセルデータのイメージ（画像データ）は、イメージセンサ１０２で露光されたときの画像イメージを垂直方向へ圧縮した画像データである。

【0066】

この画像データは、データ解析回路２０２で解析される。この場合、データ解析回路２０２は、垂直方向へ圧縮した画像データのまま解析処理することが可能である。これは、予め検査する被写体の例えば形状を示す画像が分かっており、読み出されたときの圧縮画像もあらかじめ分かっているからである。

【0067】

なお検査システムとしては、例えば塗装面の傷を検知する、果物などの表面の傷を検知する、精工部品の形状を検査する、医療部品の汚れや傷を検知するなど、多くの用途に適応可能である。

【0068】

図１２は、ＲＯＩ領域のクラスタに対して、電源を供給する（アクティブにする）ためのシステム構成例を示している。ビットマップメモリ１０２Ａ、１０２Ｂは、それぞれイメージセンサ１０２を３２×３２クラスタに区分して電源制御可能なように、３２×３２クラスタに対して独立して電源制御データを設定することができる。

【0069】

ビットマップメモリ１０２Ａは、電源をオンするための電源制御データを例えばクラスタＡ１－Ａ８（第１のＲＯＩ領域）に記憶している。またビットマップメモリ１０２Ｂは、電源をオンするための電源制御データを例えばクラスタＢ１－Ｂ８（第２のＲＯＩ領域）に記憶している。クラスタＡ１－Ａ８（第１のＲＯＩ領域）とクラスタＢ１－Ｂ８（第２のＲＯＩ領域）のパターンは異なる。

【0070】

そして、ビットマップメモリ１０２Ａ、１０２Ｂは、スイッチＳＷ１を介していずれか一方が、イメージセンサ１０２に接続されて、ＲＯＩ領域を設定することができる。つまりＲＯＩ領域のクラスタに対して電源を接続し、この領域の光センサ（フォトダイオ―ド）を活性化することができる。活性化されたフォトダイオードの露光時にチャージされた電荷が読み出される原理は、図５で説明した。

【0071】

上記した電源供給システム（ＲＯＩ領域設定システム）であると、被写体の種類が次々変化しても、ＲＯＩ領域を設定する時間が短時間でよい。つまり、高速化読出し処理に寄与することになる。

【0072】

さらに、各ビットマップメモリ１０２Ａ、１０２Ｂの電源制御データの設定アドレスに対応して、ＲＯＩ領域のピクセルデータを読み出すための読出し制御データを与えるシフトレジスタＲ０１、Ｒ４７にも事前に読出し制御データが設定される。これにより、被写体が変更されたときのＲＯＩ領域の設定およびＲＯＩ領域からピクセルデータの読出しがスムーズに行われることになる。

【0073】

図１３は、シフトレジスタに対して集合クラスタに対する読出し制御データを設定するためのフローチャートの例を示している。

【0074】

被写体が決まると、カメラ装置１００は、レジスタの読出し制御データ設定モードに設定され被写体の撮像を行う（ステップＳＴ１０，ＳＴ１１）。例えば、カメラ制御器１１２内で、フレームデータに基づいて注目画像エリア（集合クラスタの位置）が特定される（ステップＳＴ１２）。次にカメラ制御器１１２は、クラスタの垂直ラインの方向をクラスタの水平ライン単位でチェックする。そして、カメラ制御器１１２は、異なる水平ラインの集合クラスタを同時に読み出した場合、読み出したピクセルデータの垂直ラインが重複していないかどうかを判断する。

【0075】

そして、同時に読み出したピクセルデータの垂直ラインが重複していない集合クラスタ（同時読出し可能な集合クラスタ）を特定する（ステップＳＴ１３）。次に、同時読出し制御可能な集合クラスタであって、垂直方向にずれている集合クラスタには、異なるレジスタが同じタイミングで読出し制御を実行するように、同じタイミングの読出し制御データを各レジスタに設定する（ステップＳＴ１４）。そして、レジスタへの読出し制御データの設定を終了する（ステップＳＴ１５）。

【0076】

通常上記の設定作業は事前に行われ、装置の稼働時（被写体の具体的な検査時）は上記制御データやクラスタの特定が行われたあと（いわゆるパラメータの設定後）である。このときは特定されたクラスタによって構成されるエリアの画像（必要な部分の画像）のみがキャプチャされる。
図１４は一実施形態の装置が撮像した画像データを解析する手順の一例を示すフローチャートである。

【0077】

コンピュータ２００は、カメラ装置１００の出力回路１０５に保存されている画像データをキャプチャボード２０１に取り込み、データ解析回路２０２で画像データの解析を行う。

【0078】

本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。さらにまた、請求項の各構成要素において、構成要素を分割して表現した場合、或いは複数を合わせて表現した場合、或いはこれらを組み合わせて表現した場合であっても本発明の範疇である。また、複数の実施形態を組み合わせてもよく、この組み合わせで構成される実施例も発明の範疇である。

【0079】

また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合がある。また請求項を制御ロジックとして表現した場合、コンピュータを実行させるインストラクションを含むプログラムとして表現した場合、及び前記インストラクションを記載したコンピュータ読み取り可能な記録媒体として表現した場合でも本発明の装置を適用したものである。また、使用している名称や用語についても限定されるものではなく、他の表現であっても実質的に同一内容、同趣旨であれば、本発明に含まれるものである。

【符号の説明】

【0080】

１００・・・カメラ装置、１０２・・・イメージセンサ、１０３Ａ・・・ピクセルデータ読出し回路、１０３Ｂ・・・クラスタコントローラ、１０４・・・ＡＤ変換器、１０５・・・出力回路、２０２・・・データ解析回路。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】