知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024154767
(43)【公開日】2024-10-31
(54)【発明の名称】駆動装置及び電力変換装置
(51)【国際特許分類】
H02M 1/08 20060101AFI20241024BHJP
H02M 7/48 20070101ALI20241024BHJP
【ＦＩ】
H02M1/08 A
H02M7/48 M
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2023068811
(22)【出願日】2023-04-19
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】木口 龍雅
(72)【発明者】
【氏名】田久保 拡
【テーマコード（参考）】
5H740
5H770
【Ｆターム（参考）】
5H740BA12
5H740BB02
5H740BB05
5H740BB08
5H740BB10
5H740BC01
5H740BC02
5H740HH06
5H740JA01
5H740JB01
5H740JB02
5H740KK01
5H740MM11
5H770BA01
5H770CA06
5H770DA44
5H770GA02
5H770GA03
5H770GA04
5H770GA06
5H770GA13
5H770JA10X
5H770LB02
(57)【要約】
【課題】スイッチング素子の劣化を抑制すること。
【解決手段】
第１スイッチング素子の制御電極に接続される第１制御線を第１正電源線に接続するか否かを切り替える第１切り替え部と、前記第１制御線を第１負電源線に接続するか否かを切り替える第２切り替え部と、前記第１制御線を第１基準線に接続するか否かを切り替える第３切り替え部と、前記第１制御線がデッドタイムに前記第１基準線に接続されるように前記第３切り替え部を動作させる第１制御回路と、第２スイッチング素子の制御電極に接続される第２制御線を第２正電源線に接続するか否かを切り替える第４切り替え部と、前記第２制御線を第２負電源線に接続するか否かを切り替える第５切り替え部と、前記第２制御線を第２基準線に接続するか否かを切り替える第６切り替え部と、前記第２制御線が前記第２基準線に接続されるように前記第６切り替え部を動作させる第２制御回路と、を有する、駆動装置。
【選択図】図５
【解決手段】
第１スイッチング素子の制御電極に接続される第１制御線を第１正電源線に接続するか否かを切り替える第１切り替え部と、前記第１制御線を第１負電源線に接続するか否かを切り替える第２切り替え部と、前記第１制御線を第１基準線に接続するか否かを切り替える第３切り替え部と、前記第１制御線がデッドタイムに前記第１基準線に接続されるように前記第３切り替え部を動作させる第１制御回路と、第２スイッチング素子の制御電極に接続される第２制御線を第２正電源線に接続するか否かを切り替える第４切り替え部と、前記第２制御線を第２負電源線に接続するか否かを切り替える第５切り替え部と、前記第２制御線を第２基準線に接続するか否かを切り替える第６切り替え部と、前記第２制御線が前記第２基準線に接続されるように前記第６切り替え部を動作させる第２制御回路と、を有する、駆動装置。
【選択図】図５
【特許請求の範囲】
【請求項1】
直列に接続された第１スイッチング素子及び第２スイッチング素子を同時にオフするデッドタイムを挟んで、前記第１スイッチング素子及び前記第２スイッチング素子を交互にスイッチングする駆動装置であって、
前記第１スイッチング素子を駆動する第１駆動回路と、
前記第２スイッチング素子を駆動する第２駆動回路と、を備え、
前記第１駆動回路は、
前記第１スイッチング素子の制御電極に電気的に接続される第１制御線と、
第１正電源電圧に設定された第１正電源線と、
第１負電源電圧に設定された第１負電源線と、
前記第１スイッチング素子の第１主電極に電気的に接続され、前記第１負電源電圧よりも高く前記第１スイッチング素子の閾値電圧よりも低い第１中間電圧に設定された第１基準線と、
前記第１制御線を前記第１正電源線に電気的に接続するか否かを切り替える第１切り替え部と、
前記第１制御線を前記第１負電源線に電気的に接続するか否かを切り替える第２切り替え部と、
前記第１制御線を前記第１基準線に電気的に接続するか否かを切り替える第３切り替え部と、
前記第１制御線が前記デッドタイムに前記第１基準線に電気的に接続されるように前記第３切り替え部を動作させる第１制御回路と、を有し、
前記第２駆動回路は、
前記第２スイッチング素子の制御電極に電気的に接続される第２制御線と、
第２正電源電圧に設定された第２正電源線と、
第２負電源電圧に設定された第２負電源線と、
前記第２スイッチング素子の第１主電極に電気的に接続され、前記第２負電源電圧よりも高く前記第２スイッチング素子の閾値電圧よりも低い第２中間電圧に設定された第２基準線と、
前記第２制御線を前記第２正電源線に電気的に接続するか否かを切り替える第４切り替え部と、
前記第２制御線を前記第２負電源線に電気的に接続するか否かを切り替える第５切り替え部と、
前記第２制御線を前記第２基準線に電気的に接続するか否かを切り替える第６切り替え部と、
前記第２制御線が前記第２基準線に電気的に接続されるように前記第６切り替え部を動作させる第２制御回路と、を有する、駆動装置。
前記第１スイッチング素子を駆動する第１駆動回路と、
前記第２スイッチング素子を駆動する第２駆動回路と、を備え、
前記第１駆動回路は、
前記第１スイッチング素子の制御電極に電気的に接続される第１制御線と、
第１正電源電圧に設定された第１正電源線と、
第１負電源電圧に設定された第１負電源線と、
前記第１スイッチング素子の第１主電極に電気的に接続され、前記第１負電源電圧よりも高く前記第１スイッチング素子の閾値電圧よりも低い第１中間電圧に設定された第１基準線と、
前記第１制御線を前記第１正電源線に電気的に接続するか否かを切り替える第１切り替え部と、
前記第１制御線を前記第１負電源線に電気的に接続するか否かを切り替える第２切り替え部と、
前記第１制御線を前記第１基準線に電気的に接続するか否かを切り替える第３切り替え部と、
前記第１制御線が前記デッドタイムに前記第１基準線に電気的に接続されるように前記第３切り替え部を動作させる第１制御回路と、を有し、
前記第２駆動回路は、
前記第２スイッチング素子の制御電極に電気的に接続される第２制御線と、
第２正電源電圧に設定された第２正電源線と、
第２負電源電圧に設定された第２負電源線と、
前記第２スイッチング素子の第１主電極に電気的に接続され、前記第２負電源電圧よりも高く前記第２スイッチング素子の閾値電圧よりも低い第２中間電圧に設定された第２基準線と、
前記第２制御線を前記第２正電源線に電気的に接続するか否かを切り替える第４切り替え部と、
前記第２制御線を前記第２負電源線に電気的に接続するか否かを切り替える第５切り替え部と、
前記第２制御線を前記第２基準線に電気的に接続するか否かを切り替える第６切り替え部と、
前記第２制御線が前記第２基準線に電気的に接続されるように前記第６切り替え部を動作させる第２制御回路と、を有する、駆動装置。
【請求項2】
前記第１駆動回路は、前記第１制御線と前記第１基準線との間において前記第３切り替え部に直列に接続された第１抵抗素子を有し、
または、
前記第２駆動回路は、前記第２制御線と前記第２基準線との間において前記第６切り替え部に直列に接続された第２抵抗素子を有する、請求項１に記載の駆動装置。
または、
前記第２駆動回路は、前記第２制御線と前記第２基準線との間において前記第６切り替え部に直列に接続された第２抵抗素子を有する、請求項１に記載の駆動装置。
【請求項3】
前記第１駆動回路は、前記第１制御線と前記第１正電源線との間において前記第１切り替え部に直列に接続された第３抵抗素子を有し、
または、
前記第２駆動回路は、前記第２制御線と前記第２正電源線との間において前記第４切り替え部に直列に接続された第４抵抗素子を有する、請求項１に記載の駆動装置。
または、
前記第２駆動回路は、前記第２制御線と前記第２正電源線との間において前記第４切り替え部に直列に接続された第４抵抗素子を有する、請求項１に記載の駆動装置。
【請求項4】
前記第１駆動回路は、前記第１抵抗素子を有する場合、前記第１抵抗素子に並列に接続された第１ダイオードを有し、
または、
前記第２駆動回路は、前記第２抵抗素子を有する場合、前記第２抵抗素子に並列に接続された第２ダイオードを有する、請求項２に記載の駆動装置。
または、
前記第２駆動回路は、前記第２抵抗素子を有する場合、前記第２抵抗素子に並列に接続された第２ダイオードを有する、請求項２に記載の駆動装置。
【請求項5】
前記第１駆動回路は、
前記第１抵抗素子を有する場合、
前記第１抵抗素子に並列に接続された第１コンデンサと、
前記第１コンデンサに直列に接続された第３ダイオードと、
前記第１コンデンサに並列に接続された第５抵抗素子と、を有し、
または、
前記第２駆動回路は、
前記第２抵抗素子を有する場合、
前記第２抵抗素子に並列に接続された第２コンデンサと、
前記第２コンデンサに直列に接続された第４ダイオードと、
前記第２コンデンサに並列に接続された第６抵抗素子と、を有する、請求項２に記載の駆動装置。
前記第１抵抗素子を有する場合、
前記第１抵抗素子に並列に接続された第１コンデンサと、
前記第１コンデンサに直列に接続された第３ダイオードと、
前記第１コンデンサに並列に接続された第５抵抗素子と、を有し、
または、
前記第２駆動回路は、
前記第２抵抗素子を有する場合、
前記第２抵抗素子に並列に接続された第２コンデンサと、
前記第２コンデンサに直列に接続された第４ダイオードと、
前記第２コンデンサに並列に接続された第６抵抗素子と、を有する、請求項２に記載の駆動装置。
【請求項6】
前記第１切り替え部及び前記第２切り替え部は、双方向スイッチを有する、請求項１に記載の駆動装置。
【請求項7】
請求項１から６のいずれか一項に記載の駆動装置、前記第１スイッチング素子及び前記第２スイッチング素子を備える電力変換装置。
【請求項8】
前記第１制御線に直列に接続又は挿入された第７抵抗素子を備え、
または、
前記第２制御線に直列に接続又は挿入された第８抵抗素子を備える、請求項７に記載の電力変換装置。
または、
前記第２制御線に直列に接続又は挿入された第８抵抗素子を備える、請求項７に記載の電力変換装置。
【請求項9】
前記第１スイッチング素子及び前記第２スイッチング素子は、ワイドバンドギャップ半導体により形成された素子である、請求項７に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、駆動装置及び電力変換装置に関する。
【背景技術】
【0002】
従来、直列接続された二つのスイッチング素子が直流電源に並列接続された電力変換回路がある。このような電力変換回路は、下記の特許文献１のように、デッドタイム期間において、スイッチング素子が同時にオンしないように、二つのスイッチング素子のゲート電圧を共に負方向にバイアスすることが知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１７－５１０４９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ＳｉＣ－ＭＯＳＦＥＴ等のスイッチング素子は、ボディダイオードに電流が流れると、特性が劣化するという問題がある。特許文献１の駆動方法をそのようなスイッチング素子の駆動に適用すると、電流がデッドタイムにスイッチング素子のボディダイオードに流れ、スイッチング素子の劣化が進行するおそれがある。
【0005】
本開示は、スイッチング素子の劣化を抑制する駆動装置及び当該駆動装置を備える電力変換装置を提供する。
【課題を解決するための手段】
【0006】
本開示の一態様では、
直列に接続された第１スイッチング素子及び第２スイッチング素子を同時にオフするデッドタイムを挟んで、前記第１スイッチング素子及び前記第２スイッチング素子を交互にスイッチングする駆動装置であって、
前記第１スイッチング素子を駆動する第１駆動回路と、
前記第２スイッチング素子を駆動する第２駆動回路と、を備え、
前記第１駆動回路は、
前記第１スイッチング素子の制御電極に電気的に接続される第１制御線と、
第１正電源電圧に設定された第１正電源線と、
第１負電源電圧に設定された第１負電源線と、
前記第１スイッチング素子の第１主電極に電気的に接続され、前記第１負電源電圧よりも高く前記第１スイッチング素子の閾値電圧よりも低い第１中間電圧に設定された第１基準線と、
前記第１制御線を前記第１正電源線に電気的に接続するか否かを切り替える第１切り替え部と、
前記第１制御線を前記第１負電源線に電気的に接続するか否かを切り替える第２切り替え部と、
前記第１制御線を前記第１基準線に電気的に接続するか否かを切り替える第３切り替え部と、
前記第１制御線が前記デッドタイムに前記第１基準線に電気的に接続されるように前記第３切り替え部を動作させる第１制御回路と、を有し、
前記第２駆動回路は、
前記第２スイッチング素子の制御電極に電気的に接続される第２制御線と、
第２正電源電圧に設定された第２正電源線と、
第２負電源電圧に設定された第２負電源線と、
前記第２スイッチング素子の第１主電極に電気的に接続され、前記第２負電源電圧よりも高く前記第２スイッチング素子の閾値電圧よりも低い第２中間電圧に設定された第２基準線と、
前記第２制御線を前記第２正電源線に電気的に接続するか否かを切り替える第４切り替え部と、
前記第２制御線を前記第２負電源線に電気的に接続するか否かを切り替える第５切り替え部と、
前記第２制御線を前記第２基準線に電気的に接続するか否かを切り替える第６切り替え部と、
前記第２制御線が前記第２基準線に電気的に接続されるように前記第６切り替え部を動作させる第２制御回路と、を有する、駆動装置が提供される。
直列に接続された第１スイッチング素子及び第２スイッチング素子を同時にオフするデッドタイムを挟んで、前記第１スイッチング素子及び前記第２スイッチング素子を交互にスイッチングする駆動装置であって、
前記第１スイッチング素子を駆動する第１駆動回路と、
前記第２スイッチング素子を駆動する第２駆動回路と、を備え、
前記第１駆動回路は、
前記第１スイッチング素子の制御電極に電気的に接続される第１制御線と、
第１正電源電圧に設定された第１正電源線と、
第１負電源電圧に設定された第１負電源線と、
前記第１スイッチング素子の第１主電極に電気的に接続され、前記第１負電源電圧よりも高く前記第１スイッチング素子の閾値電圧よりも低い第１中間電圧に設定された第１基準線と、
前記第１制御線を前記第１正電源線に電気的に接続するか否かを切り替える第１切り替え部と、
前記第１制御線を前記第１負電源線に電気的に接続するか否かを切り替える第２切り替え部と、
前記第１制御線を前記第１基準線に電気的に接続するか否かを切り替える第３切り替え部と、
前記第１制御線が前記デッドタイムに前記第１基準線に電気的に接続されるように前記第３切り替え部を動作させる第１制御回路と、を有し、
前記第２駆動回路は、
前記第２スイッチング素子の制御電極に電気的に接続される第２制御線と、
第２正電源電圧に設定された第２正電源線と、
第２負電源電圧に設定された第２負電源線と、
前記第２スイッチング素子の第１主電極に電気的に接続され、前記第２負電源電圧よりも高く前記第２スイッチング素子の閾値電圧よりも低い第２中間電圧に設定された第２基準線と、
前記第２制御線を前記第２正電源線に電気的に接続するか否かを切り替える第４切り替え部と、
前記第２制御線を前記第２負電源線に電気的に接続するか否かを切り替える第５切り替え部と、
前記第２制御線を前記第２基準線に電気的に接続するか否かを切り替える第６切り替え部と、
前記第２制御線が前記第２基準線に電気的に接続されるように前記第６切り替え部を動作させる第２制御回路と、を有する、駆動装置が提供される。
【発明の効果】
【0007】
本開示によれば、スイッチング素子の劣化を抑制できる。
【図面の簡単な説明】
【0008】
【図1】電力変換装置の構成例を示す図である。
【図2】一比較例に係る駆動方法による動作を示すタイミングチャートである。
【図3】ＳｉＣ－ＭＯＳＦＥＴのボディダイオードの特性の一例を示す図である。
【図4】本開示の第１駆動方法による動作を示すタイミングチャートである。
【図5】第１実施形態の駆動装置を備える電力変換装置の構成例を示す図である。
【図6】第１実施形態の駆動装置による第１駆動方法を示すタイミングチャートである。
【図7】第１制御回路及び第２制御回路の一構成例を示す図である。
【図8】第１実施形態の駆動装置による第２駆動方法を示すタイミングチャートである。
【図9】第２実施形態の駆動装置を備える電力変換装置の構成例を示す図である。
【図10】第３実施形態の駆動装置を備える電力変換装置の構成例を示す図である。
【図11】第４実施形態の駆動装置を備える電力変換装置の構成例を示す図である。
【図12】第４実施形態の駆動装置の動作例を示すタイミングチャートである。
【図13】第５実施形態の駆動装置の動作例を示すタイミングチャートである。
【図14】第３切り替え部または第６切り替え部の一構成例を示す図である。
【発明を実施するための形態】
【0009】
図１は、電力変換装置の構成例を示す図である。図１に示す電力変換装置１００は、直流を交流に変換するインバータでも、交流を直流に又は直流を直流に変換するコンバータでもよい。例えば、電力変換装置１００は、直流電源４００から供給される直流電圧Ｅの電力を、モータ等の負荷３００に供給する交流電力に変換するインバータである。電力変換装置１００は、制御装置１０と、駆動装置２０と、上アームＱ１と、下アームＱ２と、直流電源４００と、を備える。
【0010】
図１は、上アームＱ１と下アームＱ２とが直列に接続された一相分のアームと、当該アームを駆動する一相分の駆動装置２０とを示す。電力変換装置１００が例えばＵ，Ｖ，Ｗの三相の交流電力を生成するインバータの場合、電力変換装置１００は、図１に示すアームと同じ構成の三相分のアームと、図１に示す駆動装置２０と同じ構成の三相分の駆動装置とを備える。ハイサイドの上アームＱ１とローサイドの下アームＱ２との間の接続点は、負荷３００に接続される。
【0011】
駆動装置２０は、制御装置１０から供給される指令信号Ｑ１ｓｉｇ，Ｑ２ｓｉｇに従って、直列に接続された上アームＱ１及び下アームＱ２を同時にオフするデッドタイムを挟んで、上アームＱ１及び下アームＱ２を交互にスイッチングする。"同時"は、"同期間"と同義でよい。指令信号Ｑ１ｓｉｇは、上アームＱ１のオン又はオフの期間を指令する制御信号である。指令信号Ｑ２ｓｉｇは、下アームＱ２のオン又はオフの期間を指令する制御信号である。駆動装置２０は、第１駆動回路２１及び第２駆動回路２２を有する。
【0012】
第１駆動回路２１は、指令信号Ｑ１ｓｉｇ，Ｑ２ｓｉｇに従って、上アームＱ１を駆動する。第１駆動回路２１は、上アームＱ１のゲートソース間電圧ＶＧＳ１を、第１正電源電圧Ｖ１Ｐ、第１負電源電圧Ｖ１Ｎ又は第１中間電圧ＶＭ１に切り替える。第１中間電圧ＶＭ１は、第１負電源電圧Ｖ１Ｎよりも高く第１正電源電圧Ｖ１Ｐよりも低い電圧であり、より詳しくは、第１負電源電圧Ｖ１Ｎよりも高く上アームＱ１の閾値電圧よりも低い電圧である。
【0013】
第２駆動回路２２は、指令信号Ｑ１ｓｉｇ，Ｑ２ｓｉｇに従って、下アームＱ２を駆動する。第２駆動回路２２は、下アームＱ２のゲートソース間電圧ＶＧＳ２を、第２正電源電圧Ｖ２Ｐ、第２負電源電圧Ｖ２Ｎ又は第２中間電圧ＶＭ２に切り替える。第２中間電圧ＶＭ２は、第２負電源電圧Ｖ２Ｎよりも高く第２正電源電圧Ｖ２Ｐよりも低い電圧であり、より詳しくは、第２負電源電圧Ｖ２Ｎよりも高く下アームＱ２の閾値電圧よりも低い電圧である。
【0014】
上アームＱ１及び下アームＱ２は、それぞれ、電圧駆動型の半導体素子であり、制御電極と、第１主電極と、第２主電極とを有するスイッチング素子である。上アームＱ１及び下アームＱ２の具体例として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などが挙げられる。図１は、上アームＱ１及び下アームＱ２が、それぞれ、ゲートとドレソースとドレインとを有するＮチャネル型のＭＯＳＦＥＴの場合を例示する。ゲートは、制御電極の一例である。ソースは、第１主電極の一例である。ドレインは、第２主電極の一例である。
【0015】
上アームＱ１の制御電極は、第１駆動回路２１の第１制御線５４に電気的に接続されている。上アームＱ１の第１主電極は、第１駆動回路２１の第１基準線５７、下アームＱ２の第２主電極及び負荷３００に電気的に接続されている。下アームＱ２の第２主電極は、直流電源４００の正極側に電気的に接続されている。
【0016】
下アームＱ２の制御電極は、第２駆動回路２２の第２制御線６４に電気的に接続されている。下アームＱ２の第１主電極は、第２駆動回路２２の第２基準線６７及び直流電源４００の負極側に電気的に接続されている。下アームＱ２の第２主電極は、第１駆動回路２１の第１基準線５７、上アームＱ１の第１主電極及び負荷３００に電気的に接続されている。
【0017】
上アームＱ１及び下アームＱ２は、シリコン半導体により形成された素子でもよいし、バンドギャップがシリコンよりも大きなワイドバンドギャップ半導体により形成された素子でもよい。ワイドバンドギャップ半導体の例としては、例えば窒化ガリウム、炭化ケイ素、ダイヤモンドなどが挙げられる。上アームＱ１及び下アームＱ２がワイドバンドギャップ半導体により形成された素子であると、電力変換装置１００の電力変換効率を高めることができる。
【0018】
上アームＱ１及び下アームＱ２は、例えば、ゲートとソースとドレインを有するＳｉＣ－ＭＯＳＦＥＴである。ＳｉＣは、炭化ケイ素、ＭＯＳＦＥＴは、金属酸化膜半導体電界効果トランジスタの略語である。ＳｉＣ－ＭＯＳＦＥＴ等のスイッチング素子は、ソースとドレインとの間のチャネル部と、ソースからドレインへの向きを順方向とするボディダイオードとを有する。上アームＱ１は、第１スイッチング素子又は第１ＳｉＣ－ＭＯＳＦＥＴの一例である。下アームＱ２は、第２スイッチング素子又は第２ＳｉＣ－ＭＯＳＦＥＴの一例である。
【0019】
次に、駆動装置２０が行う駆動方法を、電力変換装置１０１の一相分（例えばＵ相アーム）の駆動に適用したときの動作について説明する。なお、以下で説明する一相以外の他の２つの相（例えばＶ相及びＷ相）もこの一相と同様に動作するので、一相分の動作についての以下の説明は、他の相の動作に援用される。
【0020】
最初に、本開示の駆動方法と比較するため、一比較例に係る駆動方法について説明する。
【0021】
図２は、一比較例に係る駆動方法による動作を示すタイミングチャートである。なお、図２についての以下の説明では、便宜上、図１に示す電力変換装置１００の参照符号を援用して説明する。電力変換装置１００の一相分のスイッチング動作は、図２に示すように、モードＭＤ１、モードＭＤ２、モードＭＤ３及びモードＭＤ４の４つの動作に区分される。
【0022】
時点ｔ１から時点ｔ２までのモードＭＤ１の動作では、指令信号Ｑ１ｓｉｇがハイレベルであり、指令信号Ｑ２ｓｉｇがローレベルとなっている。このため、上アームＱ１のゲートソース間電圧ＶＧＳ１は、第１正電源電圧Ｖ１Ｐと同電圧となり、下アームＱ２のゲートソース間電圧ＶＧＳ２は、第２負電源電圧Ｖ２Ｎと同電圧となる。
【0023】
このため、上アームＱ１はオン状態となり、下アームＱ２はオフ状態となり、上アームＱ１のドレイン電流ＩＤ１が出力電流Ｉｕとして負荷３００のＵ相コイルに流れる。これにより、上アームＱ１のドレイン電流ＩＤ１が増加するとともに、出力電流Ｉｕも徐々に増加する。また、出力電流Ｉｕは正の値となる。モードＭＤ１では、下アームＱ２は、オフ状態であるので、ドレイン電流ＩＤ２の値は、０〔Ａ〕となる。
【0024】
次いで、時点ｔ２で電力変換装置１００の一相分のスイッチング動作がモードＭＤ１からモードＭＤ２に切り替わる。モードＭＤ２は、第１デッドタイムＤＴ１を形成するために、上アームＱ１をオン状態からオフ状態に切り替えて、上アームＱ１及び下アームＱ２を両方ともオフ状態にするモードである。第１デッドタイムＤＴ１は、上アームＱ１及び下アームＱ２が同時にオン状態になって上アームＱ１及び下アームＱ２間に貫通電流が流れるのを防止するための期間である。
【0025】
モードＭＤ２の動作では、上アームＱ１のゲートソース間電圧ＶＧＳ１は、ミラー期間を経て、第１負電源電圧Ｖ１Ｎと同電圧となり、下アームＱ２のゲートソース間電圧ＶＧＳ２は、第２負電源電圧Ｖ２Ｎと同電圧となる。このため、上アームＱ１はオン状態からオフ状態に切り替わり、下アームＱ２はオフ状態を維持する。このため、上アームＱ１及び下アームＱ２は、両方ともオフ状態になる。
【0026】
このとき、下アームＱ２に内蔵されたボディダイオードを介して流れる還流電流が出力電流Ｉｕとして負荷３００に流れる。この還流電流は、負荷３００のインダクタンス等に基づく電流であるため、出力電流Ｉｕは、正の値を維持しつつ徐々に低下する。この還流電流は、下アームＱ２に内蔵されたボディダイオードを経由する電流であり、下アームＱ２のソースからドレインに向かって流れるドレイン電流ＩＤ２に相当する。一方、モードＭＤ２では、上アームＱ１はオフ状態となるため、上アームＱ１のドレイン電流ＩＤ１は、０〔Ａ〕まで減少する。
【0027】
その後、時点ｔ３で電力変換装置１００の一相分のスイッチング動作がモードＭＤ２からモードＭＤ３に切り替わる。モードＭＤ３は、下アームＱ２がオフ状態からオン状態に切り替わり、還流電流が下アームＱ２のチャネル部及びボディダイオードの両方に流れるモードである。
【0028】
モードＭＤ３では、指令信号Ｑ２ｓｉｇが、ローレベルからハイレベルに反転する。このため、下アームＱ２のゲートソース間電圧ＶＧＳ２は、第２正電源電圧Ｖ２Ｐとなる。これにより、下アームＱ２のゲートソース間電圧ＶＧＳ２には順バイアス電圧が出力されるので、下アームＱ２はオフ状態からオン状態に切り替わる。下アームＱ２がオン状態となると、還流電流は、下アームＱ２のチャネル部及びボディダイオードの両方に流れる。このため、モードＭＤ３における下アームＱ２は、チャネル部のオン抵抗とボディダイオードのオン抵抗が並列に接続されることになり、還流電流がボディダイオードのみを流れるモードＭＤ２と比較して低抵抗となる。なお、モードＭＤ３では、上アームＱ１はオフ状態を維持する。
【0029】
モードＭＤ３における還流電流は、モードＭＤ２の場合と同様に、負荷３００のインダクタンス等に基づく電流であるため、還流電流の電流値は徐々に０（Ａ）に近付く。これに伴い、出力電流Ｉｕは、正の値を維持しつつ徐々に低下する。
【0030】
その後、時点ｔ４でモードＭＤ３からモードＭＤ４に切り替わる。モードＭＤ４は、前述したモードＭＤ２と同様に、第２デッドタイムＤＴ２を形成するために、下アームＱ２をオン状態からオフ状態に切り替えて、上アームＱ１及び下アームＱ２を両方ともオフ状態にするモードである。第２デッドタイムＤＴ２は、上アームＱ１及び下アームＱ２が同時にオン状態になって上アームＱ１及び下アームＱ２間に貫通電流が流れるのを防止するための期間である。
【0031】
モードＭＤ４の動作では、下アームＱ２のゲートソース間電圧ＶＧＳ２は、ミラー期間を経て、第２負電源電圧Ｖ２Ｎと同電圧となり、上アームＱ１のゲートソース間電圧ＶＧＳ１は、第１負電源電圧Ｖ１Ｎと同電圧となる。このため、下アームＱ２はオン状態からオフ状態に切り替わり、上アームＱ１はオフ状態を維持する。このため、上アームＱ１及び下アームＱ２は、両方ともオフ状態になる。
【0032】
このとき、下アームＱ２に内蔵されたボディダイオードを介して流れる還流電流が出力電流Ｉｕとして負荷３００に流れる。この還流電流は、負荷３００のインダクタンス等に基づく電流であるため、出力電流Ｉｕは、正の値を維持しつつ徐々に低下する。また、モードＭＤ４では、上アームＱ１はオフ状態となるため、上アームＱ１のドレイン電流ＩＤ１は、０〔Ａ〕を維持する。一方、この還流電流は、下アームＱ２に内蔵されたボディダイオードを経由する電流であり、下アームＱ２のソースからドレインに向かって流れるドレイン電流ＩＤ２に相当する。
【0033】
その後、時点ｔ５で電力変換装置１００の一相分のスイッチング動作がモードＭＤ４からモードＭＤ１に切り替わる。このモードＭＤ１では、前述したように、上アームＱ１がオン状態となり、下アームＱ２がオフ状態を維持する。
【0034】
このモードＭＤ１では、指令信号Ｑ１ｓｉｇが、ローレベルからハイレベルに反転し、指令信号Ｑ２ｓｉｇが、ローレベルを維持する。このため、上アームＱ１がオフ状態からオン状態に切り替わり、上アームＱ１のドレインソース間電圧ＶＤＳ１が、直流電源４００の直流電圧Ｅから"０"に低下し、ドレイン電流ＩＤ１は、ゼロから正方向（ドレインからソースへの方向）に増加する。
【0035】
一方、ローサイドでは、下アームＱ２がオフ状態を継続しているが、上アームＱ１がターンオンすることにより、下アームＱ２に高ｄｖ／ｄｔが発生し（ドレインソース間電圧ＶＤＳ２が急上昇し）、高ｄｖ／ｄｔによる逆回復電流が下アームＱ２のボディダイオードに流れる。逆回復電流の収束後に、ドレイン電流ＩＤ２は、ゼロとなる。
【0036】
ところが、上述の説明の通り、デッドタイムＤＴ１，ＤＴ２では、下アームＱ２のボディダイオードのみに還流電流が流れるので、ＳｉＣ－ＭＯＳＦＥＴ等のスイッチング素子である下アームＱ２が劣化する要因となり得る。また、ボディダイオードのオン電圧（順方向電圧）も比較的高いので、下アームＱ２の損失も大きくなる要因となり得る。
【0037】
図３は、ＳｉＣ－ＭＯＳＦＥＴのボディダイオードの特性の一例を示す図である。図３の横軸のドレイン－ソース間電圧（ボディダイオードの両端電圧）は、ソースからドレインを見た電圧で示しているので、負の値で表されている。ゲート－ソース間電圧を上げると、ドレイン－ソース間電圧（ボディダイオードの両端電圧）が低下するので、損失が低下する。上述の図２の駆動方法では、デッドタイムでは、ゲート－ソース間に、逆バイアス（負電源電圧）が印加されているので、損失が大きい。この点に着目し、本開示の駆動方法は、デッドタイムにおいて、ＳｉＣ－ＭＯＳＦＥＴ等のスイッチング素子のゲート－ソース間に印加する電圧（ゲート電圧）を、負電源電圧よりも高く当該スイッチング素子の閾値電圧よりも低い中間電圧に設定する。
【0038】
図４は、本開示の第１駆動方法による動作を示すタイミングチャートである。なお、図４についての以下の説明では、図１に示す電力変換装置１００の参照符号を援用して説明する。電力変換装置１００の一相分のスイッチング動作は、図４に示すように、モードＭＤ１、モードＭＤ２、モードＭＤ３及びモードＭＤ４の４つの動作に区分される。
【0039】
時点ｔ１から時点ｔ２までのモードＭＤ１の動作では、指令信号Ｑ１ｓｉｇがハイレベルであり、指令信号Ｑ２ｓｉｇがローレベルとなっている。このため、上アームＱ１のゲートソース間電圧ＶＧＳ１は、第１正電源電圧Ｖ１Ｐと同電圧となり、下アームＱ２のゲートソース間電圧ＶＧＳ２は、第２負電源電圧Ｖ２Ｎと同電圧となる。
【0040】
このため、上アームＱ１はオン状態となり、下アームＱ２はオフ状態となり、上アームＱ１のドレイン電流ＩＤ１が出力電流Ｉｕとして負荷３００のＵ相コイルに流れる。これにより、上アームＱ１のドレイン電流ＩＤ１が増加するとともに、出力電流Ｉｕも徐々に増加する。また、出力電流Ｉｕは正の値となる。モードＭＤ１では、下アームＱ２は、オフ状態であるので、ドレイン電流ＩＤ２の値は、０〔Ａ〕となる。
【0041】
このように、モードＭＤ１では、第１駆動回路２１は、上アームＱ１のゲート電圧を第１正電源電圧Ｖ１Ｐに設定し、第２駆動回路２２は、下アームＱ２のゲート電圧を第２負電源電圧Ｖ２Ｎに設定する。
【0042】
次いで、時点ｔ２で電力変換装置１００の一相分のスイッチング動作がモードＭＤ１からモードＭＤ２に切り替わる。モードＭＤ２は、第１デッドタイムＤＴ１を形成するためのモードである。第１デッドタイムＤＴ１は、指令信号Ｑ１ｓｉｇによる上アームＱ１のオン指令期間の直後かつ指令信号Ｑ２ｓｉｇによる下アームＱ２のオン指令期間の直前の期間である。
【0043】
モードＭＤ２の動作では、上アームＱ１のゲートソース間電圧ＶＧＳ１は、ミラー期間を経て、第１中間電圧ＶＭ１となり、下アームＱ２のゲートソース間電圧ＶＧＳ２は、第２中間電圧ＶＭ２となる。第１中間電圧ＶＭ１は、第１負電源電圧Ｖ１Ｎよりも高く上アームＱ１の閾値電圧よりも低い電圧であり、図４に示す例では、ゼロである。第２中間電圧ＶＭ２は、第２負電源電圧Ｖ２Ｎよりも高く下アームＱ２の閾値電圧よりも低い電圧であり、図４に示す例では、ゼロである。
【0044】
このとき、第２中間電圧ＶＭ２はほぼゼロなので、下アームＱ２のチャネル部が僅かに開く。これにより、モードＭＤ２に流れる循環電流（還流電流）は、下アームＱ２のチャネル部及びボディダイオードの両方に流れる。このため、モードＭＤ２における下アームＱ２は、チャネル部のオン抵抗とボディダイオードのオン抵抗が並列に接続されることになる。これにより、下アームＱ２のドレインソース間の電圧が低下するので、下アームＱ２の損失が低下する。また、整流電流（還流電流）がボディダイオードとチャネル部に分流するので、ボディダイオードに流れる分の電流が減少し、ボディダイオードに電流が流れることによる劣化の進行を抑制できる。
【0045】
モードＭＤ２で下アームＱ２のチャネル部及びボディダイオードを介して流れる還流電流が出力電流Ｉｕとして負荷３００に流れる。この還流電流は、負荷３００のインダクタンス等に基づく電流であるため、出力電流Ｉｕは、正の値を維持しつつ徐々に低下する。この還流電流は、下アームＱ２のチャネル部及びボディダイオードを経由する電流であり、下アームＱ２のソースからドレインに向かって流れるドレイン電流ＩＤ２に相当する。一方、モードＭＤ２では、上アームＱ１はオフ状態となるため、上アームＱ１のドレイン電流ＩＤ１は、０〔Ａ〕まで減少する。
【0046】
このように、モードＭＤ２では、第１駆動回路２１は、第１デッドタイムＤＴ１が開始すると、上アームＱ１のゲート電圧を、第１正電源電圧Ｖ１Ｐから第１中間電圧ＶＭ１に変更する。一方、第２駆動回路２２は、第１デッドタイムＤＴ１が開始すると、下アームＱ２のゲート電圧を、第２負電源電圧Ｖ２Ｎから第２中間電圧ＶＭ２に変更する。
【0047】
その後、時点ｔ３で電力変換装置１００の一相分のスイッチング動作がモードＭＤ２からモードＭＤ３に切り替わる。モードＭＤ３は、下アームＱ２がオフ状態からオン状態に切り替わり、還流電流が下アームＱ２のチャネル部及びボディダイオードの両方に流れるモードである。
【0048】
モードＭＤ３では、指令信号Ｑ２ｓｉｇが、ローレベルからハイレベルに反転する。このため、下アームＱ２のゲートソース間電圧ＶＧＳ２は、第２正電源電圧Ｖ２Ｐとなる。これにより、下アームＱ２のゲートソース間電圧ＶＧＳ２には順バイアス電圧が出力されるので、下アームＱ２はオフ状態からオン状態に切り替わる。下アームＱ２がオン状態となると、還流電流は、下アームＱ２のチャネル部及びボディダイオードの両方に流れる。このため、モードＭＤ３における下アームＱ２は、チャネル部のオン抵抗とボディダイオードのオン抵抗が並列に接続されることになり、還流電流がボディダイオードのみを流れるモードＭＤ２と比較して低抵抗となる。なお、モードＭＤ３では、上アームＱ１はオフ状態を維持する。
【0049】
モードＭＤ３における還流電流は、モードＭＤ２の場合と同様に、負荷３００のインダクタンス等に基づく電流であるため、還流電流の電流値は徐々に０（Ａ）に近付く。これに伴い、出力電流Ｉｕは、正の値を維持しつつ徐々に低下する。
【0050】
このように、モードＭＤ３では、第１駆動回路２１は、第１デッドタイムＤＴ１が終了すると、上アームＱ１のゲート電圧を、第１中間電圧ＶＭ１から第１負電源電圧Ｖ１Ｎに変更する。一方、第２駆動回路２２は、第１デッドタイムＤＴ１が終了すると、下アームＱ２のゲート電圧を、第２中間電圧ＶＭ２から第２正電源電圧Ｖ２Ｐに変更する。
【0051】
その後、時点ｔ４でモードＭＤ３からモードＭＤ４に切り替わる。モードＭＤ４は、前述したモードＭＤ２と同様に、第２デッドタイムＤＴ２を形成するためのモードである。第２デッドタイムＤＴ２は、指令信号Ｑ２ｓｉｇによる下アームＱ２のオン指令期間の直後かつ指令信号Ｑ１ｓｉｇによる上アームＱ１のオン指令期間の直前の期間である。
【0052】
モードＭＤ４の動作では、下アームＱ２のゲートソース間電圧ＶＧＳ２は、ミラー期間を経て、第２中間電圧ＶＭ２となり、上アームＱ１のゲートソース間電圧ＶＧＳ１は、第１中間電圧ＶＭ１となる。第１中間電圧ＶＭ１は、第１負電源電圧Ｖ１Ｎよりも高く上アームＱ１の閾値電圧よりも低い電圧であり、図４に示す例では、ゼロである。第２中間電圧ＶＭ２は、第２負電源電圧Ｖ２Ｎよりも高く下アームＱ２の閾値電圧よりも低い電圧であり、図４に示す例では、ゼロである。
【0053】
このとき、第２中間電圧ＶＭ２はほぼゼロなので、下アームＱ２のチャネル部が僅かに開く。これにより、モードＭＤ４に流れる循環電流（還流電流）は、下アームＱ２のチャネル部及びボディダイオードの両方に流れる。このため、モードＭＤ４における下アームＱ２は、チャネル部のオン抵抗とボディダイオードのオン抵抗が並列に接続されることになる。これにより、下アームＱ２のドレインソース間の電圧が低下するので、下アームＱ２の損失が低下する。また、整流電流（還流電流）がボディダイオードとチャネル部に分流するので、ボディダイオードに流れる分の電流が減少し、ボディダイオードに電流が流れることによる劣化の進行を抑制できる。
【0054】
モードＭＤ４で下アームＱ２のチャネル部及びボディダイオードを介して流れる還流電流が出力電流Ｉｕとして負荷３００に流れる。この還流電流は、負荷３００のインダクタンス等に基づく電流であるため、出力電流Ｉｕは、正の値を維持しつつ徐々に低下する。この還流電流は、下アームＱ２のチャネル部及びボディダイオードを経由する電流であり、下アームＱ２のソースからドレインに向かって流れるドレイン電流ＩＤ２に相当する。一方、モードＭＤ４では、上アームＱ１はオフ状態となるため、上アームＱ１のドレイン電流ＩＤ１は、０〔Ａ〕を維持する。
【0055】
このように、モードＭＤ４では、第１駆動回路２１は、第２デッドタイムＤＴ２が開始すると、上アームＱ１のゲート電圧を、第１負電源電圧Ｖ１Ｎから第１中間電圧ＶＭ１に変更する。一方、第２駆動回路２２は、第１デッドタイムＤＴ１が開始すると、下アームＱ２のゲート電圧を、第２正電源電圧Ｖ２Ｐから第２中間電圧ＶＭ２に変更する。
【0056】
その後、時点ｔ５で電力変換装置１００の一相分のスイッチング動作がモードＭＤ４からモードＭＤ１に切り替わる。このモードＭＤ１では、前述したように、上アームＱ１がオン状態となり、下アームＱ２がオフ状態を維持する。
【0057】
このモードＭＤ１では、指令信号Ｑ１ｓｉｇが、ローレベルからハイレベルに反転し、指令信号Ｑ２ｓｉｇが、ローレベルを維持する。このため、上アームＱ１がオフ状態からオン状態に切り替わり、上アームＱ１のドレインソース間電圧ＶＤＳ１が、直流電源４００の直流電圧Ｅから"０"に低下し、ドレイン電流ＩＤ１は、ゼロから正方向（ドレインからソースへの方向）に増加する。
【0058】
一方、ローサイドでは、下アームＱ２がオフ状態を継続しているが、上アームＱ１がターンオンすることにより、下アームＱ２に高ｄｖ／ｄｔが発生し（ドレインソース間電圧ＶＤＳ２が急上昇し）、高ｄｖ／ｄｔによる逆回復電流が下アームＱ２のボディダイオードに流れる。逆回復電流の収束後に、ドレイン電流ＩＤ２は、ゼロとなる。
【0059】
このように、モードＭＤ１では、第１駆動回路２１は、第２デッドタイムＤＴ２が終了すると、上アームＱ１のゲート電圧を、第１中間電圧ＶＭ１から第１正電源電圧Ｖ１Ｐに変更する。一方、第２駆動回路２２は、第２デッドタイムＤＴ２が終了すると、下アームＱ２のゲート電圧を、第２中間電圧ＶＭ２から第２負電源電圧Ｖ２Ｎに変更する。
【0060】
したがって、図４に示す駆動方法によれば、デッドタイム中の下アームＱ２のゲート電圧は第２中間電圧ＶＭ２に設定される。これにより、下アームＱ２のボディダイオードに還流電流が流れる還流モードでは、当該環流電流は、デッドタイム中の下アームＱ２のゲート電圧が第２負電源電圧Ｖ２Ｎに設定される場合に比べて減少する。したがって、下アームＱ２の劣化を抑制することができる。同様に、デッドタイム中の上アームＱ１のゲート電圧は第１中間電圧ＶＭ１に設定される。これにより、上アームＱ１のボディダイオードに還流電流が流れる還流モードでは、当該環流電流は、デッドタイム中の上アームＱ１のゲート電圧が第１負電源電圧Ｖ１Ｎに設定される場合に比べて減少する。したがって、上アームＱ１の劣化を抑制することができる。
【0061】
次に、より具体的な駆動装置及び電力変換装置の構成例について説明する。
【0062】
図５は、第１実施形態の駆動装置を備える電力変換装置の構成例を示す図である。図５において、電力変換装置１０１は、上記の電力変換装置１００の一実施形態であり、駆動装置２０１は、上記の駆動装置２０の一実施形態である。
【0063】
駆動装置２０１は、上アームＱ１を駆動する第１駆動回路２１と、下アームＱ２を駆動する第２駆動回路２２とを備える。第２駆動回路２２は、第１駆動回路２１と同じ構成を有する。
【0064】
第１駆動回路２１は、第１制御回路３０と第１ゲート駆動回路５０を備える。第１制御回路３０は、指令信号Ｑ１ｓｉｇ，Ｑ２ｓｉｇの指令内容に基づいて、第１ゲート駆動回路５０を駆動するための駆動信号Ｓ５１，Ｓ５２，Ｓ５３を生成する。第１ゲート駆動回路５０は、第１制御回路３０から供給される駆動信号Ｓ５１，Ｓ５２，Ｓ５３に従って、上アームＱ１を駆動する。第１ゲート駆動回路５０は、第１制御線５４、第１正電源線５５、第１負電源線５６、第１基準線５７、第１切り替え部５１、第２切り替え部５２及び第３切り替え部５３を有する。
【0065】
第１制御線５４は、上アームＱ１の制御電極に電気的に接続される駆動配線である。第１正電源線５５は、上アームＱ１をオン状態に維持するための正電圧である第１正電源電圧Ｖ１Ｐに設定された基準電位線であり、第１正電源電圧Ｖ１Ｐを生成する正電源に接続されている。第１負電源線５６は、上アームＱ１をオフ状態に維持するための負電圧である第１負電源電圧Ｖ１Ｎに設定された基準電位線であり、第１負電源電圧Ｖ１Ｎを生成する負電源に接続されている。第１基準線５７は、上アームＱ１の第１主電極に電気的に接続される基準電位線であり、第１負電源電圧Ｖ１Ｎよりも高く上アームＱ１の閾値電圧よりも低い第１中間電圧ＶＭ１に設定されている。
【0066】
第１切り替え部５１は、第１制御回路３０により生成される駆動信号Ｓ５１に従って、第１制御線５４を第１正電源線５５に接続するか否かを切り替える回路又は素子である。第１切り替え部５１は、駆動信号Ｓ５１に従ってオン又はオフとなる第１スイッチを有する。第１スイッチがオンすることで、第１制御線５４と第１正電源線５５との間は電気的に接続され、第１スイッチがオフすることで、第１制御線５４と第１正電源線５５との間は電気的に遮断される。
【0067】
第２切り替え部５２は、第１制御回路３０により生成される駆動信号Ｓ５２に従って、第１制御線５４を第１負電源線５６に接続するか否かを切り替える回路又は素子である。第２切り替え部５２は、駆動信号Ｓ５２に従ってオン又はオフとなる第２スイッチを有する。第２スイッチがオンすることで、第１制御線５４と第１負電源線５６との間は電気的に接続され、第２スイッチがオフすることで、第１制御線５４と第１負電源線５６との間は電気的に遮断される。
【0068】
第３切り替え部５３は、第１制御回路３０により生成される駆動信号Ｓ５３に従って、第１制御線５４を第１基準線５７に接続するか否かを切り替える回路又は素子である。第３切り替え部５３は、駆動信号Ｓ５３に従ってオン又はオフとなる第３スイッチを有する。第３スイッチがオンすることで、第１制御線５４と第１基準線５７との間は電気的に接続され、第３スイッチがオフすることで、第１制御線５４と第１基準線５７との間は電気的に遮断される。
【0069】
第１制御回路３０は、指令信号Ｑ１ｓｉｇ，Ｑ２ｓｉｇの指令内容に基づいて、デッドタイムＤＴ１，ＤＴ２を検出する。第１制御回路３０は、第１制御線５４がデッドタイムＤＴ１，ＤＴ２に第１基準線５７に電気的に接続されるように第３切り替え部５３を動作させる。第１制御回路３０は、例えば、検出されたデッドタイムＤＴ１，ＤＴ２の各期間のみに第３切り替え部５３の第３スイッチをオンさせる。これにより、第１ゲート駆動回路５０は、電圧値がほぼゼロの第１中間電圧ＶＭ１を、上アームＱ１のゲート－ソース間に印加する。
【0070】
なお、デッドタイムが既知であれば、第１制御回路３０は、ワンショット回路などを使用して、デッドタイムＤＴ１，ＤＴ２を推定してもよい。
【0071】
第２駆動回路２２は、第２制御回路４０と第２ゲート駆動回路６０を備える。第２制御回路４０は、指令信号Ｑ１ｓｉｇ，Ｑ２ｓｉｇの指令内容に基づいて、第２ゲート駆動回路６０を駆動するための駆動信号Ｓ６１，Ｓ６２，Ｓ６３を生成する。第２ゲート駆動回路６０は、第２制御回路４０から供給される駆動信号Ｓ６１，Ｓ６２，Ｓ６３に従って、下アームＱ２を駆動する。第２ゲート駆動回路６０は、第２制御線６４、第２正電源線６５、第２負電源線６６、第２基準線６７、第４切り替え部６１、第５切り替え部６２及び第６切り替え部６３を有する。
【0072】
第２制御線６４は、下アームＱ２の制御電極に電気的に接続される駆動配線である。第２正電源線６５は、下アームＱ２をオン状態に維持するための正電圧である第２正電源電圧Ｖ２Ｐに設定された基準電位線であり、第２正電源電圧Ｖ２Ｐを生成する正電源に接続されている。第２負電源線６６は、下アームＱ２をオフ状態に維持するための負電圧である第２負電源電圧Ｖ２Ｎに設定された基準電位線であり、第２負電源電圧Ｖ２Ｎを生成する負電源に接続されている。第２基準線６７は、下アームＱ２の第１主電極に電気的に接続される基準電位線であり、第２負電源電圧Ｖ２Ｎよりも高く下アームＱ２の閾値電圧よりも低い第２中間電圧ＶＭ２に設定されている。
【0073】
第４切り替え部６１は、第２制御回路４０により生成される駆動信号Ｓ６１に従って、第２制御線６４を第２正電源線６５に接続するか否かを切り替える回路又は素子である。第４切り替え部６１は、駆動信号Ｓ６１に従ってオン又はオフとなる第４スイッチを有する。第４スイッチがオンすることで、第２制御線６４と第２正電源線６５との間は電気的に接続され、第４スイッチがオフすることで、第２制御線６４と第２正電源線６５との間は電気的に遮断される。
【0074】
第５切り替え部６２は、第２制御回路４０により生成される駆動信号Ｓ６２に従って、第２制御線６４を第２負電源線６６に接続するか否かを切り替える回路又は素子である。第５切り替え部６２は、駆動信号Ｓ６２に従ってオン又はオフとなる第５スイッチを有する。第５スイッチがオンすることで、第２制御線６４と第２負電源線６６との間は電気的に接続され、第５スイッチがオフすることで、第２制御線６４と第２負電源線６６との間は電気的に遮断される。
【0075】
第６切り替え部６３は、第２制御回路４０により生成される駆動信号Ｓ６３に従って、第２制御線６４を第２基準線６７に接続するか否かを切り替える回路又は素子である。第６切り替え部６３は、駆動信号Ｓ６３に従ってオン又はオフとなる第６スイッチを有する。第６スイッチがオンすることで、第２制御線６４と第２基準線６７との間は電気的に接続され、第６スイッチがオフすることで、第２制御線６４と第２基準線６７との間は電気的に遮断される。
【0076】
第２制御回路４０は、指令信号Ｑ１ｓｉｇ，Ｑ２ｓｉｇの指令内容に基づいて、デッドタイムＤＴ１，ＤＴ２を検出する。第２制御回路４０は、第２制御線６４がデッドタイムＤＴ１，ＤＴ２に第２基準線６７に電気的に接続されるように第６切り替え部６３を動作させる。第２制御回路４０は、例えば、検出されたデッドタイムＤＴ１，ＤＴ２の各期間のみに第６切り替え部６３の第６スイッチをオンさせる。これにより、第２ゲート駆動回路６０は、電圧値がほぼゼロの第２中間電圧ＶＭ２を、下アームＱ２のゲート－ソース間に印加する。
【0077】
なお、デッドタイムが既知であれば、第２制御回路４０は、ワンショット回路などを使用して、デッドタイムＤＴ１，ＤＴ２を推定してもよい。
【0078】
図６は、第１実施形態の駆動装置による第１駆動方法を示すタイミングチャートである。駆動信号Ｓ５１，Ｓ５２，Ｓ５３は、それぞれ、第１論理レベル（この例では、ハイレベル）のとき、駆動対象の切り替え部のスイッチをオンとし、第２論理レベル（この例では、ローレベル）のとき、駆動対象の切り替え部のスイッチをオフとする。
【0079】
第１制御回路３０は、制御装置１０から入力される指令信号Ｑ１ｓｉｇに従って、第１切り替え部５１の第１スイッチをオン又はオフとする駆動信号Ｓ５１を生成する。第１制御回路３０は、指令信号Ｑ１ｓｉｇがハイレベルのとき、第１切り替え部５１の第１スイッチをオンとする駆動信号Ｓ５１を生成し、指令信号Ｑ１ｓｉｇがローレベルのとき、第１切り替え部５１の第１スイッチをオフとする駆動信号Ｓ５１を生成する。
【0080】
第１制御回路３０は、制御装置１０から入力される指令信号Ｑ２ｓｉｇに従って、第２切り替え部５２の第２スイッチをオン又はオフとする駆動信号Ｓ５２を生成する。第１制御回路３０は、指令信号Ｑ２ｓｉｇがハイレベルのとき、第２切り替え部５２の第２スイッチをオンとする駆動信号Ｓ５２を生成し、指令信号Ｑ２ｓｉｇがローレベルのとき、第２切り替え部５２の第２スイッチをオフとする駆動信号Ｓ５２を生成する。
【0081】
第１制御回路３０は、制御装置１０から入力される指令信号Ｑ１ｓｉｇ，Ｑ２ｓｉｇに従って、デッドタイムＤＴ１，ＤＴ２のみに第３切り替え部５３の第３スイッチをオンとする駆動信号Ｓ５３を生成する。第１制御回路３０は、例えば、指令信号Ｑ１ｓｉｇと指令信号Ｑ２ｓｉｇの反転信号との排他的論理和に従って、第３切り替え部５３の第３スイッチをオン又はオフとする駆動信号Ｓ５３を生成する。
【0082】
切り替え部５１，５２，５３がこのようにオン動作又はオフ動作することで、デッドタイム中の上アームＱ１のゲート電圧を第１中間電圧ＶＭ１に設定できる。これにより、上アームＱ１のボディダイオードに還流電流が流れる還流モードでは、当該環流電流は、デッドタイム中の上アームＱ１のゲート電圧が第１負電源電圧Ｖ１Ｎに設定される場合に比べて減少する。したがって、上アームＱ１の劣化を抑制することができる。
【0083】
第２制御回路４０は、制御装置１０から入力される指令信号Ｑ２ｓｉｇに従って、第４切り替え部６１の第１スイッチをオン又はオフとする駆動信号Ｓ６１を生成する。第２制御回路４０は、指令信号Ｑ２ｓｉｇがハイレベルのとき、第４切り替え部６１の第４スイッチをオンとする駆動信号Ｓ６１を生成し、指令信号Ｑ２ｓｉｇがローレベルのとき、第４切り替え部６１の第４スイッチをオフとする駆動信号Ｓ６１を生成する。
【0084】
第２制御回路４０は、制御装置１０から入力される指令信号Ｑ１ｓｉｇに従って、第５切り替え部６２の第５スイッチをオン又はオフとする駆動信号Ｓ６２を生成する。第２制御回路４０は、指令信号Ｑ１ｓｉｇがハイレベルのとき、第５切り替え部６２の第５スイッチをオンとする駆動信号Ｓ６２を生成し、指令信号Ｑ１ｓｉｇがローレベルのとき、第５切り替え部６２の第５スイッチをオフとする駆動信号Ｓ６２を生成する。
【0085】
第２制御回路４０は、制御装置１０から入力される指令信号Ｑ１ｓｉｇ，Ｑ２ｓｉｇに従って、デッドタイムＤＴ１，ＤＴ２のみに第６切り替え部６３の第６スイッチをオンとする駆動信号Ｓ６３を生成する。第２制御回路４０は、例えば、指令信号Ｑ２ｓｉｇと指令信号Ｑ１ｓｉｇの反転信号との排他的論理和に従って、第６切り替え部６３の第６スイッチをオン又はオフとする駆動信号Ｓ６３を生成する。
【0086】
切り替え部６１，６２，６３がこのようにオン動作又はオフ動作することで、デッドタイム中の下アームＱ２のゲート電圧を第２中間電圧ＶＭ２に設定できる。これにより、下アームＱ２のボディダイオードに還流電流が流れる還流モードでは、当該環流電流は、デッドタイム中の下アームＱ２のゲート電圧が第２負電源電圧Ｖ２Ｎに設定される場合に比べて減少する。したがって、下アームＱ２の劣化を抑制することができる。
【0087】
なお、第１駆動回路２１は、デッドタイム中の上アームＱ１のゲート電圧を、電圧値がゼロの第１中間電圧ＶＭ１に設定するのではなく、電圧値が正又は負の第１中間電圧ＶＭ１に設定してもよい。同様に、第２駆動回路２２は、デッドタイム中の下アームＱ２のゲート電圧を、電圧値がゼロの第２中間電圧ＶＭ２に設定するのではなく、電圧値が正又は負の第２中間電圧ＶＭ２に設定してもよい。
【0088】
例えば、第１中間電圧ＶＭ１は、ゼロよりも高く上アームＱ１の閾値電圧よりも低い正電圧でもよく、第２中間電圧ＶＭ２は、ゼロよりも高く下アームＱ２の閾値電圧よりも低い正電圧でもよい。これにより、デッドタイム中に印加される中間電圧が、アームがオンしない程度の正電圧となる。よって、チャネル部にも流れる電流が僅かに増え、アームのドレインソース間の電圧が低下し、損失が低減し、劣化の進行が抑制される。
【0089】
例えば、第１中間電圧ＶＭ１は、第１負電源電圧Ｖ１Ｎよりも高くゼロよりも低い負電圧でもよく、第２中間電圧ＶＭ２は、第２負電源電圧Ｖ２Ｎよりも高くゼロよりも低い負電圧でもよい。これにより、デッドタイム中に印加される中間電圧が、アームがオンしない程度の負電圧となる。よって、ノイズ等によって、アームがデッドタイム中に誤ってオンすることを抑制できる。
【0090】
図７は、第１制御回路３０及び第２制御回路４０の一構成例を示す図である。
【0091】
第１制御回路３０は、反転回路３３及び排他的論理和ゲート３４と、を有する。第２制御回路４０は、反転回路４３及び排他的論理和ゲート４４と、を有する。各反転回路は、入力される信号の論理を反転させて出力する。排他的論理和ゲートは、入力される二つの論理レベルの排他的論理和を出力する。これにより、図６に示す駆動信号Ｓ５１，Ｓ５２，Ｓ５３，Ｓ６１，Ｓ６２，Ｓ６３が生成される。そして、生成された各駆動信号は図示しない信号絶縁素子（フォトカプラなど）を介し各切り替えスイッチに入力される。
【0092】
図８は、第１実施形態の駆動装置による第２駆動方法を示すタイミングチャートである。第１制御回路３０は、デッドタイムＤＴ２が開始する時点ｔ４から所定の遅延時間ｄ１経過時に、駆動信号Ｓ５２をハイレベルからローレベルに変更し、かつ、駆動信号Ｓ５３をローレベルからハイレベルに変更してもよい。これにより、デッドタイムＤＴ２の途中においてデッドタイムＤＴ２の開始から遅延時間ｄ１だけ遅れて、第２切り替え部５２の第２スイッチがターンオフし、かつ、第３切り替え部５３の第３スイッチがターンオンする。つまり、デッドタイムＤＴ２の途中においてデッドタイムＤＴ２の開始から遅延時間ｄ１だけ遅れて、デッドタイムＤＴ２中の上アームＱ１のゲート電圧が、第１負電源電圧Ｖ１Ｎから第１中間電圧ＶＭ１に切り替わる。
【0093】
第２制御回路４０は、デッドタイムＤＴ１が開始する時点ｔ２から所定の遅延時間ｄ２経過時に、駆動信号Ｓ６２をハイレベルからローレベルに変更し、かつ、駆動信号Ｓ６３をローレベルからハイレベルに変更してもよい。これにより、デッドタイムＤＴ１の途中においてデッドタイムＤＴ１の開始から遅延時間ｄ２だけ遅れて、第５切り替え部６２の第５スイッチがターンオフし、かつ、第６切り替え部６３の第６スイッチがターンオンする。つまり、デッドタイムＤＴ１の途中においてデッドタイムＤＴ１の開始から遅延時間ｄ２だけ遅れて、デッドタイムＤＴ１中の下アームＱ２のゲート電圧が、第２負電源電圧Ｖ２Ｎから第２中間電圧ＶＭ２に切り替わる。
【0094】
上アームＱ１及び下アームＱ２のうち自身に対向するアームがオンからオフに切り替わる期間（オン状態から、ＶＧＳ＝ゼロ、ＩＤ＝ゼロまたはＶＤＳ＝Ｅになるまで）では、自身に対向するアームは、完全にオフしていなく誤ってオンする可能性がある。図８に示す駆動方法は、自身に対向するアームがオンからオフに切り替わる期間では、自身のゲート電圧を負バイアスさせることで自身のオンを抑制する。これにより、自身に対向するアームがオンからオフに切り替わる期間において、自身に対向するアームが誤ってオンしても、自身のオンが抑制されているので、上アームＱ１及び下アームＱ２を貫通する電流の発生が抑制される。
【0095】
なお、遅延時間ｄ１，ｄ２は、自身に対向するアームがオンからオフに切り替わる期間に基づき決まる固定値でもよいし、自身に対向するアームのゲートソース間電圧ＶＧＳ＝ゼロ、ドレイン電流ＩＤ＝ゼロまたはドレインソース間電圧ＶＤＳを検知する時点に応じて決まる可変値でもよい。
【0096】
図９は、第２実施形態の駆動装置を備える電力変換装置の構成例を示す図である。図９において、電力変換装置１０２は、上記の電力変換装置１００の一実施形態であり、駆動装置２０２は、上記の駆動装置２０の一実施形態である。第２実施形態において、上記の実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで、省略する。
【0097】
スイッチング素子の特性や回路によっては、スイッチング素子の動作速度を調整することが求められる場合がある。第２実施形態では、第１駆動回路２１は、上アームＱ１の制御電極から第１基準線５７までの経路において第３切り替え部５３に直列に接続された第１抵抗素子７１を有する。この例では、第１抵抗素子７１は、第１制御線５４と第１基準線５７との間において第３切り替え部５３に直列に接続されている。同様に、第２実施形態では、第２駆動回路２２は、下アームＱ２の制御電極から第２基準線６７までの経路において第６切り替え部６３に直列に接続された第２抵抗素子７２を有する。この例では、第２抵抗素子７２は、第２制御線６４と第２基準線６７との間において第６切り替え部６３に直列に接続されている。
【0098】
第１駆動回路２１は、上アームＱ１の制御電極から第１正電源線５５までの経路において第１切り替え部５１に直列に接続された第３抵抗素子７３を有してもよい。この例では、第３抵抗素子７３は、第１制御線５４と第１正電源線５５との間において第１切り替え部５１に直列に接続されている。同様に、第２駆動回路２２は、下アームＱ２の制御電極から第２正電源線６５までの経路において第４切り替え部６１に直列に接続された第４抵抗素子７４を有してもよい。この例では、第４抵抗素子７４は、第２制御線６４と第２正電源線６５との間において第４切り替え部６１に直列に接続されている。
【0099】
第１抵抗素子７１と第３抵抗素子７３は、上アームＱ１のゲート抵抗としての役割を有する。具体的には、第１抵抗素子７１の抵抗値を調整することにより、ターンオフ時の上アームＱ１の動作速度を調整することができる。第３抵抗素子７３の抵抗値を調整することにより、ターンオン時の上アームＱ１の動作速度を調整することができる。抵抗値を大きく調整すると、上アームＱ１の動作速度は遅くなり、抵抗値を小さく調整すると、上アームＱ１の動作速度は速くなる。
【0100】
第２抵抗素子７２と第４抵抗素子７４は、下アームＱ２のゲート抵抗としての役割を有する。具体的には、第２抵抗素子７２の抵抗値を調整することにより、ターンオフ時の下アームＱ２の動作速度を調整することができる。第４抵抗素子７４の抵抗値を調整することにより、ターンオン時の下アームＱ２の動作速度を調整することができる。抵抗値を大きく調整すると、下アームＱ２の動作速度は遅くなり、抵抗値を小さく調整すると、下アームＱ２の動作速度は速くなる。
【0101】
第２実施形態によれば、第１実施形態によって得られる効果に加えて、スイッチング素子の動作速度を調整できる効果が得られる。
【0102】
なお、第１抵抗素子７１と第３抵抗素子７３のうち一方のみが設けられてもよく、第２抵抗素子７２と第４抵抗素子７４のうち一方のみが設けられてもよい。
【0103】
第１制御線５４と第１負電源線５６との間において抵抗素子が第２切り替え部５２に直列に接続されてもよいが（図９では不図示）、不図示の当該抵抗素子は、抵抗値が第１抵抗素子７１よりも小さいことが好ましく、無くてもよい。これにより、上アームＱ１のゲート電圧が第１中間電圧ＶＭ１と第１負電源電圧Ｖ１Ｎとの間で遷移する速度が速くなるので、無駄時間が低減する。また、上アームＱ１の制御電極と第１負電源電圧Ｖ１Ｎが低い抵抗値で接続されることにより、切り替え部５２がオンしている期間における上アームＱ１のゲート電圧の変動を抑制できるため上アームＱ１が誤ってオンすることを抑制できる。不図示の当該抵抗素子は、第２切り替え部５２又は上アームＱ１の制御電極に流れる過電流を抑制する程度の抵抗値を有してもよい。
【0104】
第２制御線６４と第２負電源線６６との間において抵抗素子が第５切り替え部６２に直列に接続されてもよいが（図９では不図示）、不図示の当該抵抗素子は、抵抗値が第２抵抗素子７２よりも小さいことが好ましく、無くてもよい。これにより、下アームＱ２のゲート電圧が第２中間電圧ＶＭ２と第２負電源電圧Ｖ２Ｎとの間で遷移する速度が速くなるので、無駄時間が低減する。また、下アームＱ２の制御電極と第２負電源電圧Ｖ２Ｎが低い抵抗値で接続されることにより、切り替え部６２がオンしている期間における下アームＱ２のゲート電圧の変動を抑制できるため下アームＱ２が誤ってオンすることを抑制できる。不図示の当該抵抗素子は、第５切り替え部６２又は下アームＱ２の制御電極に流れる過電流を抑制する程度の抵抗値を有してもよい。
【0105】
図１０は、第３実施形態の駆動装置を備える電力変換装置の構成例を示す図である。図１０において、電力変換装置１０３は、上記の電力変換装置１００の一実施形態であり、駆動装置２０３は、上記の駆動装置２０の一実施形態である。第３実施形態において、上記の実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで、省略する。
【0106】
図６及び図８に示すゲートソース間電圧ＶＧＳ１が逆バイアス電圧（第１負電源電圧Ｖ１Ｎ）から零電圧（第１中間電圧ＶＭ１）まで変化する期間ｔｄｏｎ１が長いと、スイッチング素子の動作周波数が期間ｔｄｏｎ１により制限され、電力変換回路の設計仕様を満たさない虞がある。よって、期間ｔｄｏｎ１が長いことを許容できない場合がある。同様の理由から、ゲートソース間電圧ＶＧＳ２が逆バイアス電圧（第２負電源電圧Ｖ２Ｎ）から零電圧（第２中間電圧ＶＭ２）まで変化する期間ｔｄｏｎ２が長いことを許容できない場合がある。
【0107】
図１０に示す第３実施形態では、第１駆動回路２１は、第１抵抗素子７１に並列に接続される第１ダイオード８１を有する。第１ダイオード８１は、第１抵抗素子７１の第１基準線５７に近い方の一端に接続されるアノードと、第１抵抗素子７１の第１制御線５４に近い方の他端に接続されるカソードとを有する。第１ダイオード８１の接続により、逆バイアス電圧（第１負電源電圧Ｖ１Ｎ）から零電圧（第１中間電圧ＶＭ１）までの期間ｔｄｏｎ１を、スイッチング特性に及ぼす影響を抑えて短縮できる。
【0108】
図１０に示す第３実施形態では、第２駆動回路２２は、第２抵抗素子７２に並列に接続される第２ダイオード８２を有する。第２ダイオード８２は、第２抵抗素子７２の第２基準線６７に近い方の一端に接続されるアノードと、第１抵抗素子７１の第２制御線６４に近い方の他端に接続されるカソードとを有する。第２ダイオード８２の接続により、逆バイアス電圧（第２負電源電圧Ｖ２Ｎ）から零電圧（第２中間電圧ＶＭ２）までの期間ｔｄｏｎ２を、スイッチング特性に及ぼす影響を抑えて短縮できる。
【0109】
なお、第１ダイオード８１又は第２ダイオード８２は、整流作用のある素子であればよく、ダイオード素子以外の素子（例えば、同期整流制御されるＭＯＳＦＥＴ等の半導体スイッチ）でもよい。また、第１ダイオード８１と第２ダイオード８２のうち一方のみが設けられてもよい。
【0110】
図１１は、第４実施形態の駆動装置を備える電力変換装置の構成例を示す図である。図１１において、電力変換装置１０４は、上記の電力変換装置１００の一実施形態であり、駆動装置２０４は、上記の駆動装置２０の一実施形態である。第４実施形態において、上記の実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで、省略する。
【0111】
第４実施形態では、第１駆動回路２１は、第１抵抗素子７１に並列に接続された第１コンデンサ９１と、第１コンデンサ９１に直列に接続された第３ダイオード８３と、第１コンデンサ９１に並列に接続された第５抵抗素子７５と、を有する。第３ダイオード８３は、第１制御線５４に電気的に接続されたアノードと、第１コンデンサ９１と第５抵抗素子７５との並列回路の一端に電気的に接続されたカソードとを有する。同様に、第２駆動回路２２は、第２抵抗素子７２に並列に接続された第２コンデンサ９２と、第２コンデンサ９２に直列に接続された第４ダイオード８４と、第２コンデンサ９２に並列に接続された第６抵抗素子７６と、を有する。第４ダイオード８４は、第２制御線６４に電気的に接続されたアノードと、第２コンデンサ９２と第６抵抗素子７６との並列回路の一端に電気的に接続されたカソードとを有する。なお、第１駆動回路２１は、第１コンデンサ９１と第３ダイオード８３と第５抵抗素子７５とを有しなくてもよく、第２駆動回路２２は、第２コンデンサ９２と第４ダイオード８４と第６抵抗素子７６とを有しなくてもよい。
【0112】
【0113】
期間Ｔ１では、第１切り替え部５１がオン状態で、第２切り替え部５２と第３切り替え部５３がオフ状態である。よって、第１駆動回路２１の出力電圧は、第１正電源電圧Ｖ１Ｐに等しく、上アームＱ１はオン状態である。
【0114】
期間Ｔ２では、第３切り替え部５３がオン状態で、第１切り替え部５１と第２切り替え部５２がオフ状態である。第３実施形態の駆動装置２０３とは異なり、期間Ｔ２では、上アームＱ１から流れ出るゲート電流Ｉｇ１の大半は、第１抵抗素子７１を経由せずに、第３ダイオード８３を経由して第１コンデンサ９１を通る。そのため、第２実施形態及び第３実施形態と比べて、第１抵抗素子７１の抵抗値の大小によらずに、上アームＱ１のゲートソース間電圧ＶＧＳ１は速やかに低下する。
【0115】
期間Ｔ３では、期間Ｔ２と同様に、第３切り替え部５３がオン状態で、第１切り替え部５１と第２切り替え部５２がオフ状態である。一方、期間Ｔ２では、第１コンデンサ９１はゲート電流Ｉｇ１により電荷が供給され、第１コンデンサ９１のコンデンサ電圧ＶＣは上昇するが、期間Ｔ３では、上アームＱ１のゲートソース間電圧ＶＧＳ１がコンデンサ電圧ＶＣよりも低下し、第３ダイオード８３が逆阻止動作する。この逆阻止動作により、第１コンデンサ９１は、上アームＱ１の制御電極から切り離され、第５抵抗素子７５により放電される。よって、期間Ｔ３以降のゲート電流Ｉｇ１が通る経路は、第１抵抗素子７１を通る経路のみとなる。なお、この期間Ｔ３において、上アームＱ１のスイッチング動作（ＭＯＳＦＥＴであれば、ドレインソース間電圧ＶＤＳ１やドレイン電流ＩＤ１の変化）がなされる。
【0116】
期間Ｔ４では、期間Ｔ３と同様に、第３切り替え部５３がオン状態で、第１切り替え部５１と第２切り替え部５２がオフ状態である。この期間Ｔ４は、デッドタイムＴＤ１に含まれる期間に相当し、ゲートソース間電圧ＶＧＳ１がほぼ零となる期間である。また、期間Ｔ４以降、上アームＱ１はオフ状態である。なお、期間Ｔ４の終了するタイミングは、上アームＱ１がターンオフ動作した際のデッドタイムＴＤ１の終了するタイミングと同一である。
【0117】
期間Ｔ５では、第２切り替え部５２がオン状態で、第３切り替え部５３と第１切り替え部５１がオフ状態である。
【0118】
したがって、第４実施形態の第１駆動回路２１によれば、上アームＱ１がターンオフ動作する際にスイッチング特性に影響を及ぼすことなく、スイッチング動作を開始するまでの遅れ時間（期間ｔｄｏｆｆ１（図６）及び期間Ｔ２（図１２））を短縮できる。
【0119】
なお、図１２の上述の説明を第４実施形態における下アームＱ２のターンオフ動作について説明に援用する。第４実施形態の第２駆動回路２２によれば、下アームＱ２がターンオフ動作する際にスイッチング特性に影響を及ぼすことなく、スイッチング動作を開始するまでの遅れ時間（期間ｔｄｏｆｆ２（図６））を短縮できる。
【0120】
図１３は、第５実施形態の駆動装置を備える電力変換装置の構成例を示す図である。図１３において、電力変換装置１０５は、上記の電力変換装置１００の一実施形態であり、駆動装置２０５は、上記の駆動装置２０の一実施形態である。第３実施形態において、上記の実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで、省略する。
【0121】
図１３は、一つの第１駆動回路２１によって駆動される上アームＱ１が、並列に接続された複数（この例では、３個）の上アーム素子により構成されている場合を示している。図１３は、一つの第２駆動回路２２によって駆動される下アームＱ２が、並列に接続された複数（この例では、３個）の下アーム素子により構成されている場合を示している。
【0122】
一つの駆動回路に対して複数のスイッチング素子が接続されると、複数のスイッチング素子の間で電気的な振動が生じる場合があり、最悪の場合、素子が破壊する可能性がある。
【0123】
第５実施形態では、電力変換装置１０５は、第１制御線５４に直列に接続又は挿入された第７抵抗素子７７と、第２制御線６４に直列に接続又は挿入された第８抵抗素子７８とを備える。第７抵抗素子７７は、上アームＱ１の制御電極から、第１切り替え部５１と第２切り替え部５２との間の中間接続点までの経路において直列に挿入されている。第７抵抗素子７７は、第１制御線５４の分岐点と複数の上アーム素子の各制御電極との間を結ぶ複数の分岐線のそれぞれに直列に挿入された抵抗素子を含む。第８抵抗素子７８は、下アームＱ２の制御電極から、第４切り替え部６１と第５切り替え部６２との間の中間接続点までの経路において直列に挿入されている。第８抵抗素子７８は、第２制御線６４の分岐点と複数の下アーム素子の各制御電極との間を結ぶ複数の分岐線のそれぞれに直列に挿入された抵抗素子を含む。なお、第７抵抗素子７７と第８抵抗素子７８のうち一方のみが設けられてもよい。
【0124】
第７抵抗素子７７を設けることにより、複数の上アーム素子の間での電気的振動を抑制し、上アームＱ１の破壊を防ぐことができる。第８抵抗素子７８を設けることにより、複数の下アーム素子の間での電気的振動を抑制し、下アームＱ２の破壊を防ぐことができる。
【0125】
なお、上アーム素子又は下アーム素子の並列数は、３に限られず、２以上であれば、同様の効果が得られる。また、複数の上アーム素子もしくは複数の下アーム素子が並列に接続される構成、または、第７抵抗素子７７もしくは第８抵抗素子７８が追加される構成は、第１から第４の他の実施形態の構成に適用可能である。また、図１３に示す第１駆動回路２１及び第２駆動回路２２は、第１から第４の実施形態を組み合わせた構成を有するが、第１から第４の実施形態のうち、一つの形態の構成又は複数の形態を組み合わせた構成を有してもよい。
【0126】
図１４は、第３切り替え部５３または第６切り替え部６３の一構成例を示す図である。第１～第５実施形態において、第３切り替え部５３または第６切り替え部６３は、ドレイン端子が共通する複数のＭＯＳＦＥＴ６０１，６０２により形成された双方向スイッチを有する構成でもよい。双方向スイッチは、第１制御線５４と第１基準線５７との間または第２制御線６４と第２基準線６７との間において、電流を双方向に流すことが可能な素子である。しかし、第３切り替え部５３は、第１制御線５４から第１基準線５７への一方向のみに電流を流す単方向スイッチを有する構成でもよく、第６切り替え部６３は、第２制御線６４から第２基準線６７への一方向のみに電流を流す単方向スイッチを有する構成でもよい。第３切り替え部５３または第６切り替え部６３の構成は、これらの構成に限られず、種々のトランジスタの組み合せにより構成されてもよい。
【0127】
以上の通り、実施形態を説明したが、上記実施形態は、例として提示したものであり、上記実施形態により本発明が限定されるものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の組み合わせ、省略、置き換え、変更などを行うことが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【0128】
例えば、ハイサイドの駆動回路は、ローサイドの駆動回路と同じ構成に限られず、異なる構成でもよい。
【0129】
また、上記実施形態では、一相分のアームが上アームＱ１と下アームＱ２とが直列に接続された２レベル回路の素子を駆動する装置について説明した。しかし、本開示の技術は、出力電圧レベルが３レベル以上のマルチレベル回路の素子を駆動する駆動装置に適用されてもよい。
【0130】
なお、"または"という用語に関して、「ＡまたはＢ」を備える構成は、「ＡとＢの少なくとも一方のみ」を含む構成でも、「ＡおよびＢの両方」を含む構成でもよい。
【符号の説明】
【0131】
１０ 制御装置
２０ 駆動装置
２１ 第１駆動回路
２２ 第２駆動回路
３０ 第１制御回路
３３ 反転回路
３４ 排他的論理和ゲート
４０ 第２制御回路
４３ 反転回路
４４ 排他的論理和ゲート
５０ 第１ゲート駆動回路
５１ 第１切り替え部
５２ 第２切り替え部
５３ 第３切り替え部
５４ 第１制御線
５５ 第１正電源線
５６ 第１負電源線
５７ 第１基準線
６０ 第２ゲート駆動回路
６１ 第４切り替え部
６２ 第５切り替え部
６３ 第６切り替え部
６４ 第２制御線
６５ 第２正電源線
６６ 第２負電源線
６７ 第２基準線
７１ 第１抵抗素子
７２ 第２抵抗素子
７３ 第３抵抗素子
７４ 第４抵抗素子
７５ 第５抵抗素子
７６ 第６抵抗素子
８１ 第１ダイオード
８２ 第２ダイオード
８３ 第３ダイオード
８４ 第４ダイオード
９１ 第１コンデンサ
９２ 第２コンデンサ
１００，１０１，１０２。１０３．１０４，１０５ 電力変換装置
２０１，２０２，２０３，２０４，２０５ 駆動装置
３００ 負荷
４００ 直流電源
６０１，６０２ ＭＯＳＦＥＴ
２０ 駆動装置
２１ 第１駆動回路
２２ 第２駆動回路
３０ 第１制御回路
３３ 反転回路
３４ 排他的論理和ゲート
４０ 第２制御回路
４３ 反転回路
４４ 排他的論理和ゲート
５０ 第１ゲート駆動回路
５１ 第１切り替え部
５２ 第２切り替え部
５３ 第３切り替え部
５４ 第１制御線
５５ 第１正電源線
５６ 第１負電源線
５７ 第１基準線
６０ 第２ゲート駆動回路
６１ 第４切り替え部
６２ 第５切り替え部
６３ 第６切り替え部
６４ 第２制御線
６５ 第２正電源線
６６ 第２負電源線
６７ 第２基準線
７１ 第１抵抗素子
７２ 第２抵抗素子
７３ 第３抵抗素子
７４ 第４抵抗素子
７５ 第５抵抗素子
７６ 第６抵抗素子
８１ 第１ダイオード
８２ 第２ダイオード
８３ 第３ダイオード
８４ 第４ダイオード
９１ 第１コンデンサ
９２ 第２コンデンサ
１００，１０１，１０２。１０３．１０４，１０５ 電力変換装置
２０１，２０２，２０３，２０４，２０５ 駆動装置
３００ 負荷
４００ 直流電源
６０１，６０２ ＭＯＳＦＥＴ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】