特開 2024-154946 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024154946

(43)【公開日】2024-10-31

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/76 20060101AFI20241024BHJP

   H01L 29/78 20060101ALI20241024BHJP

   H01L 29/739 20060101ALI20241024BHJP

【ＦＩ】

H01L29/78 652R

H01L29/78 653C

H01L29/78 652H

H01L29/78 657D

H01L29/78 655B

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023069193

(22)【出願日】2023-04-20

(71)【出願人】

【識別番号】000233273

【氏名又は名称】ミネベアパワーデバイス株式会社

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール弁理士法人

(72)【発明者】

【氏名】白石 正樹

(57)【要約】

【課題】
ＲＣ－ＩＧＢＴにおけるスナップバック現象を抑制する。
【解決手段】
同一チップ内にＩＧＢＴ領域２１とダイオード領域２２とを有する半導体装置１００において、ＩＧＢＴ領域２１のＩＧＢＴは、第１導電型のドリフト層１と、トレンチ３と、トレンチ３内に設けられたゲート電極５と、第２導電型のボディ層２と、第１導電型のエミッタ層７と、ゲート絶縁膜（絶縁膜４）と、第２導電型のコレクタ層１１とを有し、ダイオード領域２２のダイオードは、ドリフト層１と、ドリフト層１よりも表面側に設けられた第２導電型の第１半導体層１２と、ドリフト層１よりも裏面側に設けられた第１導電型の第２半導体層１３とを有し、ＩＧＢＴ領域２１は、ダイオード領域２２との境界部に、ドリフト層１を貫通してボディ層２とコレクタ層１１とに接する第２導電型の境界部ピラー層８Ａを有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

同一チップ内にＩＧＢＴ領域とダイオード領域とを有する半導体装置において、
前記ＩＧＢＴ領域のＩＧＢＴは、第１導電型のドリフト層と、トレンチと、前記トレンチ内に設けられたゲート電極と、前記ドリフト層よりも表面側に前記トレンチに隣接して設けられた第２導電型のボディ層と、前記ボディ層の表面側に設けられた第１導電型のエミッタ層と、前記ボディ層および前記エミッタ層と前記ゲート電極との間に設けられたゲート絶縁膜と、前記ドリフト層よりも裏面側に設けられた第２導電型のコレクタ層とを有し、
前記ダイオード領域のダイオードは、前記ドリフト層と、前記ドリフト層よりも表面側に設けられた第２導電型の第１半導体層と、前記ドリフト層よりも裏面側に設けられた第１導電型の第２半導体層とを有し、
前記ＩＧＢＴ領域は、前記ダイオード領域との境界部に、前記ドリフト層を貫通して前記ボディ層と前記コレクタ層とに接する第２導電型の境界部ピラー層を有することを特徴とする半導体装置。

【請求項2】

請求項１において、
前記ダイオード領域は、前記ドリフト層の内部に設けられ前記第１半導体層に接する第２導電型のダイオード部ピラー層と、前記ドリフト層の内部であって前記第１半導体層よりも前記第２半導体層に近い位置に設けられた低ライフタイム領域とを有することを特徴とする半導体装置。

【請求項3】

請求項２において、
前記ＩＧＢＴ領域は、前記ドリフト層と前記コレクタ層との間で、前記境界部ピラー層を除く領域に、第１導電型のバッファ層を有し、
前記ダイオード領域は、前記ドリフト層と前記第２半導体層との間に、前記バッファ層を有することを特徴とする半導体装置。

【請求項4】

請求項３において、
前記ダイオード部ピラー層と前記バッファ層とが接していることを特徴とする半導体装置。

【請求項5】

請求項３において、
前記ダイオード部ピラー層と前記バッファ層との間に前記ドリフト層が存在することを特徴とする半導体装置。

【請求項6】

請求項５において、
前記低ライフタイム領域は、前記ダイオード部ピラー層と前記バッファ層との間の位置に設けられていることを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

同一チップ内にＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとを内蔵するＲＣ－ＩＧＢＴ（ＲＣ：Reverse-Conducting、逆導通ＩＧＢＴ）は、ＩＧＢＴとダイオードのターミネーション領域を共通化できるため、チップサイズ低減ができるメリットがある。また、ＩＧＢＴとダイオードが動作するタイミングがそれぞれ異なるため、ＩＧＢＴ領域とダイオード領域とのうち一方で発生した損失による熱が他方に分散され、チップ全体で放熱できるため、熱抵抗が低減できるメリットもある。

【0003】

一方、ＲＣ－ＩＧＢＴは、ＩＧＢＴがオンする際に、特にダイオードとの境界部近傍のＩＧＢＴの表面側から注入された電子が、ＩＧＢＴの裏面側のコレクタ層であるｐ層から抜けず、ダイオードのカソード層であるｎ＋層に抜けてＭＯＳ動作をしてしまい、裏面側のｐｎ接合のビルトイン電圧以上の電圧を印加しないと、裏面側のｐ層からのホール注入が起こらないという現象が起きる。このため、ＩＧＢＴがオンする際に、電圧が上昇した後に一旦小さくなるというスナップバック現象が起きるという課題がある。

【0004】

ここで、ＩＧＢＴとダイオードとを内蔵する通常のＲＣ－ＩＧＢＴではなく、ＩＧＢＴとＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とを内蔵し、さらにＳＪ（Super Junction）構造としたＳＪ－ＲＣ－ＩＧＢＴに関する技術ではあるが、スナップバック現象を抑制する技術として、例えば特許文献１がある。特許文献１には、ＳＪ－ＲＣ－ＩＧＢＴにおいて、ＳＪ構造の繰り返しピッチと、繰り返し構造の厚みと、ＳＪ構造の不純物濃度と、バッファ層の厚みおよび不純物濃度と、ＩＧＢＴとＭＯＳＦＥＴの繰り返しピッチを調節することで、スナップバック電圧が小さく、高い電流密度でもＭＯＳＦＥＴ動作を行うことが可能であることが記載されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】国際公開第２０１３／１７９３７９号

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、特許文献１では、特許文献１の図１に示すように、Ｎ－ドリフト層（１）とＰ－ドリフト層（２）の繰り返しによるＳＪ構造の下に、Ｎバッファ層（１１）が存在するため、ＩＧＢＴにおいて注入されたキャリアである電子がＰコレクタ層（１２）から抜けずにＮバッファ層（１１）を通ってＭＯＳＦＥＴのＮコレクタ層（１３）側に抜ける可能性があるため、スナップバック現象を小さくするのには限界があるという問題がある。

【0007】

本発明が解決しようとする課題は、ＲＣ－ＩＧＢＴにおけるスナップバック現象を抑制できる半導体装置を提供することである。

【課題を解決するための手段】

【0008】

上記の課題を解決するために、本発明の半導体装置は、同一チップ内にＩＧＢＴ領域とダイオード領域とを有する半導体装置において、前記ＩＧＢＴ領域のＩＧＢＴは、第１導電型のドリフト層と、トレンチと、前記トレンチ内に設けられたゲート電極と、前記ドリフト層よりも表面側に前記トレンチに隣接して設けられた第２導電型のボディ層と、前記ボディ層の表面側に設けられた第１導電型のエミッタ層と、前記ボディ層および前記エミッタ層と前記ゲート電極との間に設けられたゲート絶縁膜と、前記ドリフト層よりも裏面側に設けられた第２導電型のコレクタ層とを有し、前記ダイオード領域のダイオードは、前記ドリフト層と、前記ドリフト層よりも表面側に設けられた第２導電型の第１半導体層と、前記ドリフト層よりも裏面側に設けられた第１導電型の第２半導体層とを有し、前記ＩＧＢＴ領域は、前記ダイオード領域との境界部に、前記ドリフト層を貫通して前記ボディ層と前記コレクタ層とに接する第２導電型の境界部ピラー層を有することを特徴とする。

【発明の効果】

【0009】

本発明によれば、境界部ピラー層によってＩＧＢＴ領域からダイオード領域へキャリアが移動するのを抑制できるので、ＲＣ－ＩＧＢＴにおけるスナップバック現象を抑制できる。

【図面の簡単な説明】

【0010】

【図1】実施例１の半導体装置の概略構成を説明する断面図。

【図2】ＲＣ－ＩＧＢＴにおけるスナップバック現象を説明する電流電圧特性。

【図3】実施例２の半導体装置の概略構成を説明する断面図。

【図4】実施例３の半導体装置の概略構成を説明する断面図。

【図5】実施例４の半導体装置の概略構成を説明する断面図。

【発明を実施するための形態】

【0011】

以下、図面を用いて本発明の実施例を説明する。各図、各実施例において、同一または類似の構成要素については同じ符号を付け、重複する説明は省略する。

【実施例0012】

図１は、実施例１の半導体装置の概略構成を説明する断面図である。

【0013】

実施例１の半導体装置１００は、ＲＣ－ＩＧＢＴであり、同一チップ内（同一の半導体基板上）にＩＧＢＴ領域２１とダイオード領域２２とを有する。

【0014】

ＩＧＢＴ領域２１には、ＩＧＢＴが形成されており、ＩＧＢＴは、例えば、第１導電型のドリフト層１と、トレンチ３と、トレンチ３内に設けられたゲート電極５と、ドリフト層１よりも表面側にトレンチ３に隣接して設けられた第２導電型のボディ層２と、ボディ層２の表面側に設けられた第１導電型のエミッタ層７と、ボディ層２およびエミッタ層７とゲート電極５との間に設けられたゲート絶縁膜として機能する絶縁膜４と、ドリフト層１よりも裏面側に設けられた第２導電型のコレクタ層１１とを有する。

【0015】

ダイオード領域２２には、ダイオードが形成されており、ダイオードは、例えば、ドリフト層１と、ドリフト層１よりも表面側に設けられた第２導電型の第１半導体層１２と、ドリフト層１よりも裏面側に設けられた第１導電型の第２半導体層１３とを有する。

【0016】

なお、図１では第１導電型をｎ型、第２導電型をｐ型とした例を用いて説明している。この場合、第１半導体層１２はアノード層、第２半導体層１３はカソード層となる。なお、これに限られず、第１導電型をｐ型、第２導電型をｎ型としてもよい。その場合は、キャリアである電子およびホールが逆になるとともに、第１半導体層１２はカソード層、第２半導体層１３はアノード層となる。

【0017】

また、半導体装置１００は、ＩＧＢＴ領域２１とダイオード領域２２とに共通して、表面側に設けられた図示しない表面電極と、裏面側に設けられた図示しない裏面電極とを有している。

【0018】

表面電極は、ＩＧＢＴ領域２１とダイオード領域２２とにおいて、図示しないコンタクトホールおよび第２導電型のコンタクト層を介してボディ層２および第１半導体層１２と接続されている。表面電極は、エミッタ層７にも接続されている。表面電極は、エミッタ電位Ｅであるとともに、アノード電位Ａでもある。

【0019】

裏面電極は、コレクタ層および第２半導体層１３に接続されている。裏面電極は、コレクタ電位であるとともに、カソード電位でもある。

【0020】

ＩＧＢＴ領域２１において、ゲート電極５は、トレンチ３内に形成された絶縁膜４を介してボディ層２およびエミッタ層７と隣接している。ゲート電極５に接する絶縁膜４は、ゲート絶縁膜として機能する。ゲート電極５と表面電極との間は、層間絶縁膜９によって絶縁されている。本実施例では層間絶縁膜９がトレンチ３内に形成されている例を示しているが、トレンチ３の外部にも図示しない層間絶縁膜が形成されてる構成としてもよい。ゲート電極５には、図示しないゲート駆動回路などからゲート電位Ｇが供給される。

【0021】

ダイオード領域２２にもトレンチ３を有しており、ダイオード領域２２のトレンチ３内には絶縁膜４とダミー電極６とが設けられている。ダミー電極６には、例えばエミッタ電位Ｅが供給されているが、これに限られず、例えばゲート電位Ｇなどの他の電位としてもよい。なお、ダイオード領域２２の第１半導体層１２にはエミッタ層７は設けられていないので、ダミー電極６はゲート電極としては機能しない。

【0022】

本実施例および後述する他の実施例において、各層の不純物濃度は、例えば、ドリフト層１の不純物濃度は低濃度のｎ－であり、エミッタ層７の不純物濃度は高濃度のｎ＋であり、第２半導体層１３の不純物濃度は高濃度のｎ＋であり、これ以外はｎまたはｐである例を用いて説明しているが、これに限られず、各実施例で意図した動作が可能な範囲で適宜変更可能である。

【0023】

ここで、実施例１の半導体装置１００は、ＩＧＢＴ領域２１が、ダイオード領域２２との境界部に、ドリフト層１を貫通してボディ層２とコレクタ層１１とに接する第２導電型のピラー層８である境界部ピラー層８Ａを有する。この境界部ピラー層８Ａによって、ＩＧＢＴ領域２１からダイオード領域２２へキャリアである電子３３が移動するのを抑制できるので、ＲＣ－ＩＧＢＴにおけるスナップバック現象を抑制できる。

【0024】

図２は、ＲＣ－ＩＧＢＴにおけるスナップバック現象を説明する電流電圧特性である。図２において、横軸は電圧Ｖ、縦軸は電流Ｉである。図２では、スナップバックなしの特性３１を点線で、スナップバックありの特性３２を実線で図示している。

【0025】

ＩＧＢＴは、通常はスナップバックなしの特性３１のように、裏面側のｐｎ接合部（図１ではｐ型のコレクタ層１１とｎ型のドリフト層１）がビルトイン電圧以上になるとホール注入が始まってＩＧＢＴ動作が始まり、電圧Ｖに対して電流Ｉが曲線状に立ち上がる。

【0026】

しかしながら、ＲＣ－ＩＧＢＴでは、ＩＧＢＴがオンする際に、最初は裏面側のｐｎ接合部がビルトイン電圧より低いので、ＩＧＢＴ領域２１とダイオード領域２２との境界部近傍において、ＩＧＢＴの表面側のボディ層２から注入された電子３３が、ＩＧＢＴの裏面側のコレクタ層１１であるｐ層から抜けず、ダイオードの第２半導体層１３（図１ではカソード層）であるｎ＋層に抜けてしまい、スナップバックありの特性３２に示すように、最初は電圧Ｖに対して電流Ｉが直線状に増加するというＭＯＳ動作をする。その理由は、ＩＧＢＴの裏面のｐ層をｎ＋層にした構造はＭＯＳＦＥＴの構造と同じになるからである。その後、裏面側のｐｎ接合部にかかる電圧が上昇してビルトイン電圧を超えるとＩＧＢＴ動作が始まる。そのとき、スナップバックなしの特性３１と同じ特性に戻るので、スナップバックありの特性３２に示すように、電圧Ｖが上昇した後に一旦小さくなる。このような現象をスナップバック現象と呼んでいる。スナップバック現象が発生すると、通常のＩＧＢＴ動作での波形に比べて、ＭＯＳ動作中は電圧が高くなり、その分だけ損失が大きくなるという問題がある。

【0027】

これに対して、図１に示すように、実施例１の半導体装置１００では、境界部ピラー層８Ａがキャリアである電子３３に対する障壁となることで、ＩＧＢＴ領域２１からダイオード領域２２へキャリアである電子３３が移動するのを抑制できるので、ＲＣ－ＩＧＢＴにおけるスナップバック現象を抑制できる。

【実施例0028】

図３は、実施例２の半導体装置の概略構成を説明する断面図である。

【0029】

実施例２は、実施例１の変形例であり、実施例１との相違点は、ダイオード領域２２が、ドリフト層１の内部に設けられ第１半導体層１２に接する第２導電型のピラー層８であるダイオード部ピラー層８Ｂと、ドリフト層１の内部であって第１半導体層１２よりも第２半導体層１３に近い位置に設けられた低ライフタイム領域１４とを有する点である。なお、図３ではダイオード部ピラー層８Ｂと第２半導体層１３とが接している例を示しているが、これに限られず、ダイオード部ピラー層８Ｂと第２半導体層１３との間にドリフト層１が存在するようにしてもよい。また、図３では低ライフタイム領域１４がＩＧＢＴ領域２１にも設けられている例を示しているが、これに限られず、少なくともダイオード領域２２に設けられていればよい。これ以外は実施例１と同じである。

【0030】

低ライフタイム領域１４は、プロトンやヘリウムなどの軽イオンの照射によって格子欠陥を形成した領域であり、キャリアのライフタイムを短くすることができる。

【0031】

通常は、ダイオード部ピラー層８Ｂは設けられておらず、また、ダイオードのリカバリー時のピーク電流を低減するために、半導体装置１００の表面側から軽イオンの照射を行って、ドリフト層１の内部であって第１半導体層１２に近い位置に低ライフタイム領域１４を形成している。この位置に形成する理由は、ダイオードのリカバリー時のピーク電流が発生する時点では、ダイオードのアノード－カソード間の電圧は上昇途中であるため、ドリフト層１における空乏層は表面側のｐｎ接合部（図３ではｐ型の第１半導体層１２とｎ型のドリフト層１との間の接合部）からあまり広がっていないからである。

【0032】

しかしながら、表面側から軽イオンの照射を行うと、ＩＧＢＴ領域２１の絶縁膜４（ゲート絶縁膜）にも照射され、絶縁膜４（ゲート絶縁膜）に界面電荷が発生して、ＩＧＢＴのゲートのしきい値電圧変動が生じるという問題が発生する。なお、メタルマスクによってＩＧＢＴ領域２１に軽イオンの照射が行われないようにすることも可能であるが、メタルマスクなどの設備が必要になり、製造コストが上昇するという問題が発生する。また、裏面側から軽イオンの照射を行って第１半導体層１２に近い位置に低ライフタイム領域１４を形成する場合は、打ち込みエネルギーを大きくする必要があるので分散が大きくなるとともに、ウエハ厚さにばらつきがあると照射位置がばらつくという問題が発生する。

【0033】

そこで、本実施例では、ダイオード領域２２において、ドリフト層１の内部にダイオード部ピラー層８Ｂが設けられたＳＪ構造とすることで、ダイオードに電圧が印加されたときに第１半導体層１２に接続されたダイオード部ピラー層８Ｂからも横方向に空乏層が広がるため、低い電圧でもドリフト層１が空乏化し、空乏層が裏面近傍まで広がる。そのため、ダイオードのリカバリー時のピーク電流を低減するための低ライフタイム領域１４を、ドリフト層１の内部の裏面近傍に設ければよくなり、低ライフタイム領域１４を形成するための軽イオンの照射も裏面側から裏面近傍に照射すればよくなる。これにより、ＩＧＢＴのゲートのしきい値電圧変動や、軽イオンの照射位置がばらつくことを抑制できる。